TWI565051B - 用於奈米線裝置的製造內部間隔物的整合方法 - Google Patents

用於奈米線裝置的製造內部間隔物的整合方法 Download PDF

Info

Publication number
TWI565051B
TWI565051B TW104104751A TW104104751A TWI565051B TW I565051 B TWI565051 B TW I565051B TW 104104751 A TW104104751 A TW 104104751A TW 104104751 A TW104104751 A TW 104104751A TW I565051 B TWI565051 B TW I565051B
Authority
TW
Taiwan
Prior art keywords
spacer
light
nanowire
gate
dielectric material
Prior art date
Application number
TW104104751A
Other languages
English (en)
Other versions
TW201547016A (zh
Inventor
金世淵
丹尼爾 賽門
克萊恩 坎恩
克提斯 華德
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201547016A publication Critical patent/TW201547016A/zh
Application granted granted Critical
Publication of TWI565051B publication Critical patent/TWI565051B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Description

用於奈米線裝置的製造內部間隔物的整合方法
本發明係關於一種半導體裝置及其製造方法。
當積體裝置製造者持續縮小電晶體裝置的特徵尺寸以達成更高的電路密度及較高的表現，有在次世代的裝置中處理電晶體裝置驅動電流同時減少短通道效應、寄生電容及關閉狀態洩漏的需求。非平面電晶體，例如鰭部及基於奈米線的裝置，使能改進短通道效應的控制。例如，基於奈米線的電晶體中，閘極堆疊環繞奈米線的整個周圍，使能在通道區域中更完全的空乏，且減少因為更陡的次臨界電流擺盪(SS)及較小的汲極誘導能障降低(DIBL)造成的短通道效應。即使當驅動電流上升，使用於奈米線裝置中的環繞閘極結構及源極/汲極接觸亦致能更高的在主動區域中的對洩漏及電容的控制。
100‧‧‧裝置
101‧‧‧奈米線堆疊
102‧‧‧間隔物
103‧‧‧表面
104‧‧‧基板
106‧‧‧奈米線
107‧‧‧表面
108‧‧‧通道區域
109‧‧‧表面
110‧‧‧間隔物
112‧‧‧源極/汲極區域
113‧‧‧材料
114‧‧‧閘極介電層
115‧‧‧源極/汲極部分
116‧‧‧閘極電極
200‧‧‧裝置
201‧‧‧奈米線堆疊
202‧‧‧間隔物
204‧‧‧基板
206‧‧‧奈米線
208‧‧‧通道區域
210‧‧‧間隔物
211‧‧‧凹坑容積
212‧‧‧源極/汲極區域
213‧‧‧遮罩
214‧‧‧閘極介電層
216‧‧‧閘極電極
217‧‧‧介電材料
220‧‧‧犧牲材料
222‧‧‧閘極結構
226‧‧‧間隔物材料
228‧‧‧間隔物材料
300‧‧‧電晶體
301‧‧‧奈米線堆疊
302‧‧‧間隔物
304‧‧‧基板
306‧‧‧奈米線
307‧‧‧表面
308‧‧‧通道區域
310‧‧‧間隔物
311‧‧‧凹坑容積
312‧‧‧源極/汲極區域
313‧‧‧遮罩
314‧‧‧閘極介電層
316‧‧‧閘極電極
320‧‧‧犧牲材料
322‧‧‧閘極結構
326‧‧‧間隔物材料
328‧‧‧間隔物材料
330‧‧‧硬遮罩
332‧‧‧介電質
400‧‧‧電腦裝置
402‧‧‧主機板
404‧‧‧處理器
406‧‧‧通訊晶片
圖1A說明根據本發明的一實施方式的具有複數內部間隔物的奈米線裝置的等角視圖。
圖1B說明根據本發明的一實施方式的具有複數內部間隔物的奈米線裝置的二維截面視圖。
圖1C說明根據本發明的一實施方式的具有複數內部間隔物的奈米線裝置的二維截面視圖。
圖1D說明根據本發明的一實施方式的具有複數內部間隔物及均質源極及汲極部分的奈米線裝置的二維截面視圖。
圖2A至2H說明根據本發明的一實施方式的形成具有內部間隔物的奈米線裝置的方法的二維截面視圖。
圖3A至3G說明根據本發明的一實施方式的形成奈米線裝置內部間隔物的方法的二維截面視圖。
圖4說明根據本發明的一實施方式的電腦裝置。
【發明內容及實施方式】
敘述了用於奈米線電晶體的內部間隔物的製造方法。為了提供對本發明的實施方式的徹底理解，本發明的實施方式敘述伴隨特定細節。所屬技術領域中具有通常知識者會理解本發明的實施方式可被實現而不需要這些特定的細節。在其它的情況下，為了不非必要的模糊本發明的實施方式，已知的半導體製程及設備未以特定的細節 的方式敘述。此外，於圖式中顯示的許多實施方式係說明性代表，且不需以比例繪製。
本發明的實施方式敘述由在形成在鄰接於通 道區域的凹坑中沉積間隔物材料形成奈米線電晶體的內部間隔物的方法，其中凹坑由從源極/汲極區域蝕刻形成。 於一實施方式中，一開始提供初步結構於基板上。初步結構包含：奈米線堆疊，於奈米線堆疊中定義通道區域的閘極結構，設置在通道區域的相對側上的一對源極/汲極區域，及在閘極結構的相對側上的一對外部閘極側壁間隔物。在源極/汲極區域中，奈米線堆疊包含交替的奈米線材料及犧牲材料的層。其後，在奈米線之間的犧牲材料從源極/汲極區域被移除，產生暴露通道區域的側表面的凹坑。再來，光可定義間隔物材料被旋塗於凹坑的暴露表面上以及奈米線之間的空間。之後，在凹坑外的光可定義間隔物材料可由暴露於電磁輻射或粒子束而被轉變而改變其溶解度。之後，被轉變的間隔物材料被選擇性地移除，使得未被轉變的間隔物材料保留於凹坑中。最後，位在凹坑區域中的間隔物材料被固化以保留作為內部間隔物結構。
另外，本發明的實施方式敘述由在形成在鄰 接於通道區域的凹坑中沉積間隔物材料形成內部間隔物的方法，其中凹坑由從通道區域蝕刻形成。於一實施方式中，一開始提供初步結構於基板上。初步結構包含：交替的奈米線及犧牲材料層的奈米線堆疊，於奈米線堆疊中定義通道區域的犧牲閘極結構，在犧牲閘極結構的相對側上 的一對外部閘極側壁間隔物，在通道區域的相對側上的一對源極/汲極區域。之後，犧牲閘極結構被移除以暴露在通道區域中的奈米線堆疊。之後，犧牲材料從相鄰的奈米線之間被移除，以暴露在通道區域中的各奈米線的完整周圍。犧牲材料被蝕刻出通道區域及源極/汲極區域的部分使得凹坑產生在源極/汲極區域的部分中。此後，光可定義間隔物材料被旋塗於由被開口的通道區域暴露的表面上，使得它填充通道區域及形成在源極/汲極區域的部分中的凹坑。之後，在通道區域中且在凹坑外的光可定義間隔物材料由暴露於電磁輻射或粒子束而被轉變而改變其溶解度。之後，被轉變的間隔物材料被選擇性地移除，使得未被轉變的間隔物材料保留於凹坑中。最後，位在凹坑區域中的間隔物材料被固化以保留作為內部間隔物結構。
可形成功能性的閘極結構於通道區域中，環 繞在通道區域中的各奈米線的部分且接觸內部間隔物。另外，可形成源極/汲極接觸於源極/汲極區域中。內部間隔物改進閘極結構從源極/汲極區域的隔離，減少重疊電容。
圖1A至1C說明根據本發明的實施方式的組 態有內部閘極側壁間隔物的奈米線電晶體。說明於圖1B及1C中的奈米線電晶體100的組件於圖1A中被省略或由虛線表示以清楚說明內部間隔物102的設置。現在參照圖1A，說明根據本發明的實施方式的具有內部閘極側壁間隔物102的奈米線電晶體100的部分的等角視圖。內部 間隔物102位於裝置100源極/汲極區域112中，鄰接於通道區域108，在相鄰的奈米線106之間，且進一步由外部側壁間隔物110定義。於一實施方式中，另一對內部間隔物102位於裝置100的源極/汲極區域112中，鄰接於通道區域108，在最底部的奈米線106及基板104之間，且進一步由外部側壁間隔物110定義。
由圖1B中的實施方式顯示的截面視圖中所說 明的，奈米線電晶體100有複數奈米線106的特徵，設置在基板104上於垂直奈米線堆疊101中。圖1B的截面視圖沿圖1A中的奈米線裝置100的A-A’線。奈米線堆疊101具有內部區域及外部區域。於一實施方式中，內部區域含有奈米線106及在奈米線106之間的材料及/或容積。於一實施方式中，內部區域亦含有在最底部的奈米線及基板104之間的材料及/或容積。於一實施方式中，外部區域含有不含有於內部區域中的所有材料及/或容積。
基板104可組成有適用於半導體裝置製程的材料。於一實施方式中，使用塊狀半導體基板形成結構。基板104可包含但不限於，矽、鍺、矽鍺或III-V族化合物半導體材料。於另一實施方式中，基板104係絕緣覆矽(SOI)基板。SOI基板包含較低的塊狀基板，設置在較低的塊狀基板上的中間絕緣層，及頂單晶層。中間絕緣層可包含二氧化矽、氮化矽或氧氮化矽。頂單晶層可為任何適合的半導體材料，例如上列用於塊狀基板的材料。
於一實施方式中，從半導體材料形成奈米線 106。於一此種實施方式中，奈米線106係單晶且具有晶格常數。奈米線106可為材料，例如但不限於，矽、鍺、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。於特定的實施方式中，奈米線106係矽。於另一特定的實施方式中，奈米線106係鍺。 於一實施方式中，奈米線106包含被壓材料，特別是在裝置100的通道區域108中的奈米線106的通道部分。於一實施方式中，奈米線106具有在裝置100中的源極/汲極區域112中的源極/汲極部分。
如圖1C中所示，根據本發明的一實施方式， 裝置100的通道區域108由閘極結構定義，其環繞各奈米線106的周圍。圖1C的截面視圖沿著圖1A中的奈米線裝置100的B-B’線。於圖1C中，根據本發明的一實施方式，閘極結構包含接觸奈米線106的通道部分的整個周圍的閘極介電層114，以及環繞閘極介電層114的閘極電極116。於一實施方式中，閘極介電層114組成有高介電常數介電質材料。例如，於一實施方式中，閘極介電層114組成有材料，例如但不限於，氧化鉿、鉿氧氮化物、矽酸鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鋇鍶、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、鉛鈧鉭氧化物、鈮酸鉛鋅或其組合。於一實施方式中，閘極介電層114係10至60Å厚。
於一實施方式中，閘極電極116組成有金屬 層，例如但不限於，金屬氮化物、金屬碳化物、金屬矽化 物、金屬礬土、鉿、鋯、鈦、鉭、鋁、釕、鈀、鈷或鎳。 於特定的實施方式中，閘極電極組成有導電非功函數設定填充材料形成在功函數設定層上。於一實施方式中，閘極電極116包含p型功函數金屬或金屬化合物。於另一實施方式中，閘極電極116包含n型功函數金屬或金屬化合物。
根據一實施方式，一對源極/汲極區域112設 置在通道區域108的相對側上。於一實施方式中，一對外部閘極側壁間隔物110形成於奈米線堆疊外的閘極結構側壁的部分上，一個在各源極/汲極區域112中。可選擇外部側壁間隔物110的厚度及材料以偏移奈米線106的源極/汲極部分的摻雜，以最小化在奈米線堆疊外的通道區域108及源極/汲極區域112的部分之間的重疊電容，以減少裝置洩漏，且降低閘極電極與源極/汲極接觸之間的短路風險。側壁間隔物110可組成有絕緣介電材料，例如但不限於，氧化矽、氧氮化矽或氮化矽。外部側壁間隔物110可為20至100Å厚。
根據本發明的一實施方式，內部側壁間隔物 102鄰接於閘極結構，在源極/汲極區域112中且在相鄰的奈米線106之間。快速參照圖1B，於一實施方式中，內部側壁間隔物102由相鄰的奈米線106的二相對表面109以及外部側壁間隔物110的二相對表面103定義。回頭參照圖1C，根據一實施方式，內部側壁間隔物102進一步由通道區域108定義，如由閘極結構的表面定義。於一實 施方式中，內部側壁間隔物102對齊外部側壁間隔物110的表面107。於一實施方式中，內部側壁間隔物102係交聯的光可定義介電材料。此外，內部側壁間隔物的厚度可與外部側壁間隔物110相同或不同，例如從20至100Å。
於一實施方式中，在裝置100的源極/汲極區 域112中的奈米線堆疊的內部區域中，內部側壁間隔物102保護防止短路及洩漏，且減少在閘極結構及導電或半導體材料113之間的重疊電容。例如，其中材料113係金屬源極/汲極接觸，環繞奈米線106的源極/汲極部分，內部間隔物減少在奈米線堆疊內的在閘極電極116及金屬源極/汲極接觸113之間的電容。材料113亦可為半導體材料。內部側壁間隔物102可形成為交聯的光可定義介電材料。
於圖1D中所示的一實施方式，源極/汲極區 域112包含均質源極及汲極部分115。於特定的實施方式中，均質源極/汲極部分115係電接觸各奈米線106的通道部分。於一實施方式中，均質源極及汲極部分115可為摻雜或非摻雜半導體材料。於另一實施方式中，均質源極/汲極部分115係金屬物種。於一實施方式中，奈米線106的部分保留於源極/汲極區域112中，例如於內部間隔物102之間，如圖1D所示。於另一實施方式中，奈米線106的所有源極/汲極部分被移除，使得奈米線106僅在通道區域108中。
於再另一範例實施方式中，最底奈米線106 在位於從基板104延伸的半導體鰭部的頂表面上的奈米線堆疊中，形成三閘極裝置。於此種實施方式中，閘極結構不環繞最底的奈米線106的整個周圍。於沒有閘極部分在最底奈米線之下及在奈米線堆疊內部的實施方式中，內部間隔物不需要在最底奈米線之下以從裝置的源極/汲極區域中的材料隔離閘極堆疊。
圖2A至2H係說明根據本發明的一實施方式 的由開口裝置的源極/汲極區域而形成組態有內部間隔物的奈米線電晶體的方法的截面視圖。各圖說明部分形成的奈米線電晶體200的二不同的截面視圖：一者在左經過裝置的源極/汲極區域，且一者在右平行於奈米線206。源極/汲極截面左手視圖的位置由在右手視圖的虛線說明。
於圖2A-1中，提供設置在基板204上的具有 奈米線堆疊201的結構及各定義奈米線堆疊201中的通道區域208的二閘極結構222。裝置200的源極/汲極區域212設置在各通道區域208的相對側上。外部閘極間隔物210直接設置鄰接於在源極/汲極區域212中的閘極結構222。
奈米線堆疊201包含奈米線206及犧牲材料 220。奈米線206及犧牲材料220之內的容積係於奈米線堆疊201之內，而奈米線206及犧牲材料220之外的容積係於奈米線堆疊201之外。於一實施方式中，犧牲材料220及奈米線206皆單晶半導體材料。犧牲材料220可為 任何可對奈米線206有蝕刻選擇性的單晶半導體材料。奈米線206及犧牲材料220可各為半導體材料，例如但不限於，矽、鍺、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。於特定的實施方式中，奈米線206係矽且犧牲材料220為SiGe。於另一特定的實施方式中，奈米線206係鍺且犧牲材料220為SiGe。 於一實施方式中，犧牲材料220形成為足以在奈米線206中產生想要的應變量的厚度。
奈米線堆疊201可由適合的已知的沉積及蝕 刻技術形成。例如，於一實施方式中，在奈米線堆疊201中的奈米線206及犧牲材料220以交替的設置相互重疊磊晶沉積。沉積造成奈米線206及犧牲材料220的交替層的垂直堆疊。其後，奈米線206及犧牲材料220的交替層可以任何適合的遮罩及電漿蝕刻製程被蝕刻而形成鰭部結構(奈米線堆疊201)。
閘極結構222可為功能性的或犧牲的。於說 明於圖2A-1中的範例實施方式中，閘極結構222係犧牲的，環繞奈米線堆疊201。閘極結構222可為任何適合的材料，例如多晶矽。於另一實施方式中，閘極結構係功能性的且各包含環繞奈米線206的通道部分的閘極介電層及閘極電極。功能性的閘極材料如上所討論的。
根據本發明的一實施方式，外部閘極側壁間 隔物210形成為直接鄰接於閘極結構222且在奈米線堆疊201外。外部側壁間隔物210可使用傳統在本領域中已知 的形成間隔物的方法而形成。外部側壁間隔物210可為任何適合的介電材料，例如但不限於，氧化矽、氮化矽、氧氮化矽及其組合。於一實施方式中，外部側壁間隔物210以可吸光而防止光穿過外部側壁間隔物210的不透明材料形成。可理解的是，實施方式不限於僅吸收可見光，而可為任何形式的電磁輻射，例如但不限於，紫外光(包含深紫外光(DUV))，或任何形式的粒子束，例如但不限於，離子束及電子束。一些適合的不透明材料包含氮化物及碳化物，如氮化矽或碳化矽。於一些實施方式中，外部側壁間隔物210為從20至100Å厚。
於圖2A-2中所示的另一實施方式中，反射或 不透明的遮罩213形成在外部間隔物210及閘極結構222上以防止光進入外部間隔物210。於此種情況，外部間隔物210可以任何適合的材料形成，不透明或透明，如氧化矽。反射或不透明的遮罩213可由任何可吸收光或反射光而防止光進入外部閘極間隔物210的適合的材料形成。於一實施方式中，遮罩213由氮化鈦形成。於一實施方式中，遮罩213及外部間隔物210皆由不透明材料形成，以防止光穿過外部間隔物210。於一實施方式中，遮罩213由反射材料形成且外部間隔物210由不透明介電質材料形成。遮罩213可由任何本領域已知的適合方法形成。例如，遮罩213可由傳統的沉積及蝕刻技術形成。於另一例子中，遮罩213可由選擇性生長技術形成，其中垂直生長優選地生長於側向生長上。
於圖2B中，根據本發明的一實施方式，在裝 置200的源極/汲極區域212中的犧牲材料220從奈米線206之間被移除。於一實施方式中，犧牲材料220被移除至通道區域208的邊緣，產生複數凹坑容積211。於一實施方式中，凹坑容積211由二相鄰的奈米線206的表面、奈米線堆疊201的內部區域及外部區域的介面及通道區域208的邊緣定義。於一實施方式中，在奈米線堆疊的內部及外部區域的介面處，外部側壁間隔物210環繞奈米線堆疊201，接觸凹坑容積211。
犧牲材料220可使用任何已知的對於奈米線 206有選擇性的蝕刻劑移除。於一實施方式中，犧牲材料220由定時濕蝕刻製程移除，定時以基蝕外部側壁間隔物210。於一實施方式中，蝕刻劑的犧牲材料對於奈米線材料的選擇性需求大於50：1。於一實施方式中，選擇性大於100：1。於一實施方式中，其中奈米線206係矽且犧牲材料220係矽鍺，犧性材料220使用濕蝕刻劑選擇性移除，例如但不限於，羧酸/硝酸/HF水溶液及檸檬酸/硝酸/HF水溶液。於一實施方式中，其中奈米線206係鍺且犧牲材料220係矽鍺，犧牲材料220使用濕蝕刻劑選擇性移除，例如但不限於，氫氧化銨(NH4OH)、四甲基氫氧化銨(TMAH)，乙二胺鄰苯二酚(EDP)或氫氧化鉀(KOH)溶液。於另一實施方式中，犧牲材料220由濕蝕刻及乾蝕刻的組合移除。
另外，在奈米線堆疊201中的最底的奈米線 206下的基板204材料可被選擇性移除以暴露最底的奈米線206的完整周圍，此情況凹坑容積211由最底的奈米線206、通道區域208的邊緣及基板204定義。基板204可由已知的基板材料對奈米線材料有選擇性的製程蝕刻。
接著，於圖2C中說明的實施方式中，間隔物 材料226形成在源極/汲極區域中的暴露表面上，使其填充凹坑容積211及相鄰的奈米線206之間的空間。根據本發明的一實施方式，間隔物材料226由光可定義介電材料(PDDM)形成。PDDM可為任何當由暴露電磁輻射或粒子束的化學修整時轉變蝕刻特性的正型光阻。於一實施方式中，化學修整係由暴露電磁輻射或粒子束而離子化PDDM材料。例如，PDDM可為任何基於Si-O-R的聚合物(其中R代表化學官能基)。於一實施方式中，光可定義介電材料(PDDM)亦包含致能光定義的添加物。 PDDM及添加物的組合係可溶於鑄型液。於一實施方式中，PDDM係有光致產酸劑(PAG)添加物的矽倍半氧烷(SSQ)基聚合物，例如但不限於，三苯基鋶(TPS)三氟甲磺酸酯，TPS全氟丁基，或任何其它工業標準的PAG。簡單光阻抑制劑(例如，叔胺類的四乙胺)亦可與PAG一起使用以最佳化曝光寬容度及化學相對性。或是，於一實施方式中，PDDM係有光可破壞基添加物的SSQ基聚合物。光可破壞基可包含有機酸的共軛基作為與光活化陽離子耦合的陰離子。TPS可用於作為伴隨陰離子的光活化陽離子，其作為有機基的功用。範例陰離子可包含去 質子化酸羧酸或磺酸官能基的化合物。此外，這些陰離子可含有胺或乙醇官能基以增加鹼性。PDDM聚合物加上添加物的混合物作為鑄型劑具有基線極性，當暴露光子或離子束的化學修整時，其可被改變。此極性修整可影響在PDDM顯影劑液體中的溶解率。於一實施方式中，間隔物材料226係低介電常數介電質材料，即，具有小於3.6的介電常數。此外，於一實施方式中，間隔物材料226具有低分子量，例如低於7kD的分子量，以允許在凹坑211中的足夠的間隙填充。於特定的實施方式中，間隔物材料226具有小於5kD的分子量。先於形成間隔物材料226，可進行選擇性濕製程以具有間隔物材料226的較佳一致性。之後，間隔物材料226可以濕沉積製程形成，例如旋塗沉積製程。此後，可於80至250℃的溫度範圍進行後施加的烘烤。後施加的烘烤驅離鑄型液中的用於PDDM的旋塗沉積製程的溶劑。於此，避免大於250℃的暴露溫度以避免間隔物材料226的固化。
再來，如圖2D中說明的，沉積於凹坑容積 211之外的間隔物材料226可被轉變為被轉變的間隔物材料228。於一實施方式中，被轉變的間隔物材料228具有與間隔物材料226不同的分子極性。由改變間隔物材料226的分子極性，轉變亦改變被轉變的間隔物材料228的蝕刻特性。如此，用於從凹坑211外移除多餘的間隔物材料的顯影製程更容易控制。轉變可由暴露任何形式的電磁輻射的化學修整而發生，例如但不限於，可見光，UV光 (包含DUV光)，或任何形式的粒子束，例如但不限於，離子束及電子束。於一實施方式中，化學修整係由暴露電磁輻射或粒子束的間隔物材料226的離子化。於一實施方式中，轉變係由172nm、193nm或248nm的波長的DUV光的泛曝光進行。當光可定義間隔物材料226暴露於電磁輻射，PDDM間隔物材料226的極性被改變以形成更可溶的結構。於一實施方式中，轉變的間隔物材料228成為更可溶於顯影劑溶液中而未被轉變的間隔物材料226維持不溶於顯影劑溶液中。如此，被轉變的間隔物材料228的被改變的分子極性使其能相對於在位於凹坑容積211中的未被轉變的間隔物材料226而被選擇性的移除。
於一實施方式中，由圖2A-2，外部閘極側壁間隔物210，或選擇性的不透明/反射遮罩213，完全保護在凹坑容積211中的間隔物材料226免於暴露電磁輻射或粒子束。於一實施方式中，不足的電磁輻射或粒子束穿過外部閘極側壁間隔物210或選擇性的不透明/反射遮罩213而轉變PDDM226。如此，轉變係自對準而防止凹坑容積211中的間隔物材料226暴露。例如，外部閘極間隔物210可由吸收電磁輻射的不透明材料形成。因此，外部間隔物210保護間隔物材料226防止暴露電磁輻射。或是，由不透明或反射材料設立的選擇性的遮罩213可形成在閘極間隔物的頂上以避免間隔物材料226對電磁輻射及/或粒子束的暴露。轉變製程足以改變在凹坑211外的間隔物材料228的蝕刻選擇性，但不影響在源極/汲極區域212 中的奈米線206的移動率或劣化奈米線206的表現。可理解的是，光子或離子束的暴露可能不會僅發生為對於基板204的垂直入射。光入射亦可發生於垂直於外部閘極間隔物210的角度，但以足以暴露在奈米線206之下的區域的垂直分佈角以允許在奈米線206之下的間隔物材料226的轉變。使用電磁輻射或粒子束轉變間隔物材料226對於其他方法，例如電漿處理極氧化，而言具有較佳的指向性，允許對於轉變區域的更多控制。
其後，如圖2E中所示，在凹坑容積外的被轉變的間隔物材料228從源極/汲極區域212的部分移除；凹坑容積保留未被轉變的間隔物材料226。於一實施方式中，被轉變的間隔物材料228可由以相對於未被轉變的間隔物材料226有選擇性的顯影劑的濕蝕刻製程移除。例如，由有PAG添加物的SSQ製成的被轉變的間隔物材料228可由極性有機溶劑或鹼水溶液相對於未被轉變的間隔物材料228選擇性移除。範例極性有機溶劑主要包含乙醇，例如乙醇、IPA或丁醇，或次乙醇，例如4-甲基-2-戊醇或二異戊基醚。範例鹼水溶液溶劑包含氫氧化銨(TMAH)或不同濃度的稀釋胺。於另一實施方式中，被轉變的間隔物材料228由SSQ製成且光可破壞基添加物可由TMAH或HF基顯影劑選擇性移除。間隔物分子的改變接著轉變增加其溶解度，使顯影劑能選擇性移除被轉變的間隔物材料228而大致完整保留未被轉變的間隔物材料226。
再來，如圖2F中所示，保留的被轉變的間隔 物材料226可被固化而形成內部間隔物202。於一實施方式中，間隔物材料226的固化交聯光可定義介電材料且增加其分子量。如此，交聯的光可定義介電材料可保留作為內部間隔物202。於一實施方式中，由在高溫的熱處理進行固化間隔物材料226。例如，在大於250℃的溫度固化間隔物材料226。於特定的實施方式中，固化溫度在350至450℃之間。於一實施方式中，紫外(UV)光或離子束導入固化製程(於非垂直入射角)以幫助光可定義介電材料的交聯。以額外的UV光或離子束，可降低固化溫度。
接著，於圖2G中，根據本發明的一實施方 式，開始形成功能性的閘極電極的製程(例如，置換金屬閘極(RMG)製程)。介電材料217係覆沉積於結構上，填充源極/汲極區域212。介電材料217可為任何適合的介電材料，例如，氧化矽、氧氮化矽或氮化矽。之後，由移除犧牲閘極結構222以暴露在通道區域208中的奈米線堆疊的通道部分而開口通道區域。犧牲閘極電極222可使用傳統蝕刻方法移除，例如電漿乾蝕刻或濕蝕刻。於一實施方式中，濕蝕刻劑例如TMAH溶液用於選擇性移除犧牲閘極。
再來，根據一實施方式，犧牲材料220從通 道區域208移除，以暴露各奈米線206的通道部分的完整周圍。犧牲材料220的移除留下在奈米線206之間的空間。於一實施方式中，犧牲材料226被蝕刻以暴露內部間 隔物202的表面。犧牲材料220可由任何適合的製程被蝕刻，如上對於從源極/汲極區域212的犧牲材料220的蝕刻的討論。於一實施方式中，移除在最底的奈米線206下的基板204的部分以暴露最底的奈米線206的完整周圍，如上述對於蝕刻基板204以暴露最底部的奈米線206的源極/汲極的部分的討論。
之後，如圖2H中所示，功能性的閘極結構可形成於通道區域208中，環繞各奈米線206的通道部分。閘極結構可包含閘極介電層214及閘極電極216。於一實施方式中，閘極介電層214係共形沉積於通道區域208中的所有暴露表面上，包含內部間隔物202的暴露表面。於一實施方式中，閘極電極216形成在閘極介電層214上，環繞在通道區域208中的各奈米線206的部分。閘極介電質214及閘極電極216可由任何適合的共形沉積方法形成，例如ALD。
於另一實施方式中，如圖2C中所示，在沉積間隔物材料226後，進行RMG製程。於另一實施方式中，如圖2D中所示，在間隔物材料226的轉變後，進行RMG製程。
可進行額外的製程步驟以形成功能裝置，例如形成源極/汲極接觸。源極/汲極接觸可形成於在介電質217中被蝕刻的的溝渠中以暴露奈米線206的源極/汲極部分。於一實施方式中，源極/汲極接觸由金屬物種形成，其環繞奈米線206的源極/汲極的部分。於另一實施方式 中，如上述對於圖1D討論的均質源極/汲極部分被形成。 於完成的裝置中，內部間隔物202從源極/汲極區域隔離功能性的閘極結構。於一實施方式中，內部間隔物202減少於奈米線堆疊內的閘極電極216的部分與在源極/汲極區域212中的任何相鄰的導電或半導體材料之間的重疊電容。
圖3A至3G係根據本發明的一實施方式的由 開口裝置的通道區域而組態有內部間隔物的奈米線電晶體300的形成方法的截面視圖。各圖說明部分形成的奈米線電晶體300的二不同的截面視圖：一者在左穿越裝置的通道區域，且一者在右平行奈米線。左手通道的視圖的位置由平行於奈米線的右手視圖的虛線說明。
在圖3A-1中，提供具有奈米線堆疊301設置 在基板304上的結構，犧牲閘極結構322定義通道區域308，外部閘極側壁間隔物310在犧牲閘極結構322的側壁上，且源極/汲極區域312在通道區域308的相對側上。於一實施方式中，源極/汲極區域312由硬遮罩330及層間介電質332覆蓋。硬遮罩330可為任何適用於在蝕刻及摻雜製程保護下伏的奈米線的材料。層間介電質332可為任何已知的低介電常數材料，例如氧化矽、氧氮化矽或氮化矽。如圖3A-2中所示，可形成光學反射或不透明的遮罩在外部間隔物310及層間介電質332上以避免電磁輻射或粒子束進入外部間隔物310。
接著，如圖3B中所示，根據本發明的一實施 方式，奈米線306暴露於通道區域308中。於一實施方式中，先移除犧牲閘極結構322以暴露在通道區域308中的奈米線堆疊301的部分。可使用傳統的蝕刻方法移除犧牲閘極電極322，例如電漿乾蝕刻或濕蝕刻。於一實施方式中，可使用例如TMAH溶液的濕蝕刻劑，以選擇性移除犧牲閘極。
再來，根據一實施方式，犧牲材料320從通 道區域308移除，以暴露各奈米線306的完整周圍。犧牲材料320的移除留下在相鄰的奈米線306之間的空間。於一實施方式中，犧牲材料326被蝕刻超越通道區域308以部分延伸進入源極/汲極區域312以定義內部間隔物將被形成於其中的凹坑311。於一實施方式中，凹坑311被蝕刻對齊外部側壁間隔物310的表面307。於範例實施方式中，凹坑容積311由通道區域308的邊緣、奈米線堆疊的內部區域與外部區域的介面及二相鄰的奈米線306的表面定義。於一實施方式中，外部側壁間隔物310環繞奈米線堆疊301於奈米線堆疊的內部區域與外部區域的介面，接觸凹坑容積311。犧牲材料320可由任何適合的製程蝕刻，如上對於犧牲材料220的蝕刻所討論的。於一實施方式中，下伏的最底的奈米線306的基板304的部分被移除以暴露最底的奈米線306的完整周圍，定義凹坑容積311於最底的奈米線306下。基板304可由任何已知的對基板304材料相對於奈米線306材料有選擇性的製程蝕刻。
參照圖3C，根據本發明的一實施方式，之 後，間隔物材料326形成在通道區域308中的暴露表面上，使其填充凹坑311。於一實施方式中，間隔物材料326填充整個通道區域308。根據本發明的一實施方式，間隔物材料326由正型光可定義介電材料(PDDM)形成，例如於前所揭示的材料。間隔物材料326可由在技術領域中已知的旋塗濕沉積製程形成。
如圖3D中所示，之後，在通道區域308中但 不在凹坑311中的間隔物材料326，被轉變以形成為被轉變的間隔物材料328。於一實施方式中，被轉變的間隔物材料328與間隔物材料326具有不同的蝕刻選擇性。由改變被轉變的間隔物材料328的與間隔物材料326相比的蝕刻選擇性，從凹坑311外移除多餘的間隔物材料的蝕刻製程更容易控制。轉變可由暴露任何形式的電磁輻射發生，例如但不限於，可見光及紫外光，或任何形式的粒子束，例如但不限於，離子束及電子束。於一實施方式中，轉變由波長為172nm、193nm或248nm的DUV光的泛曝光發生。如上所述，曝光角度可垂直於間隔物310垂直邊緣且於足夠的垂直分佈角以暴露在奈米線306下的間隔物材料206。當光可定義間隔物材料326暴露於電磁輻射，間隔物材料226的極性被改變以形成為更可溶的結構。於一實施方式中，被轉變的間隔物材料328變為在顯影劑溶液中可溶而未被轉變的間隔物材料326維持在顯影劑溶液中不可溶。如此，被轉變的間隔物材料328的分子結構使其能相對於位於凹坑容積311物中的未被轉變的間隔物材料 326選擇性地被蝕刻。
於一實施方式中，圖3A-2的外部閘極側壁間 隔物310，或光學不透明/反射遮罩313，保護凹坑容積311中的間隔物材料326避免暴露於電磁輻射及/或粒子束。於一實施方式中，不充足的電磁輻射或粒子束穿越外部閘極側壁間隔物310或光不透明/反射遮罩313。如此，轉變係自對準以防止凹坑容積311中的間隔物材料326暴露。於一實施方式中，轉變製程足以改變在通道區域中的間隔物材料326的蝕刻選擇性，但不影響奈米線306的移動率或劣化奈米線306的表現。
再來，於圖3E中，被轉變的間隔物材料328 從裝置的通道區域中被移除。被轉變的間隔物材料328可由對於未被轉變的間隔物材料326有選擇性的濕蝕刻製程移除。例如，由有PAG添加物的SSQ製成的被轉變的間隔物材料328可相對於未被轉變的間隔物材料326由例如乙醇的顯影劑選擇性地被移除。其它適合的顯影劑如上所揭示。
之後，如圖3F中所示，保留的被轉變的間隔 物材料326可被固化以形成內部間隔物302。於一實施方式中，間隔物材料326的固化交聯光可定義介電材料且提升其分子量。如此，交聯的光可定義介電材料可保留作為內部間隔物302。於一實施方式中，由在高溫的熱處理進行固化間隔物材料326。於一實施方式中，間隔物材料326在高於250℃的溫度被固化。於特定的實施方式中， 固化溫度於350及450℃之間。於一實施方式中，紫外(UV)光或離子束(以偏軸照射)導入固化製程中以幫助光可定義介電材料的交聯。以額外的UV光或離子束，固化溫度可被降低。
接著，於圖3G中，功能性的閘極結構可形成 於通道區域308中，環繞各奈米線306的部分。閘極結構可包含閘極介電層314及閘極電極316。於一實施方式中，閘極介電層314共形地沉積於通道區域308中的所有暴露表面，包含內部間隔物302的暴露表面上。於實施方式中閘極電極316係形成在閘極介電層314上，環繞在通道區域308中的各奈米線306的部分。閘極介電質314及閘極電極316可由任何適合的沉積方法形成，例如ALD。
之後，可進行額外的製程步驟以形成功能性 裝置，例如形成源極/汲極接觸。源極/汲極接觸可形成於被蝕刻以暴露奈米線306的源極/汲極部分的完整周圍的溝槽中。於一實施方式中，源極/汲極接觸從環繞奈米線306的源極/汲極部分的金屬物種形成。於另一實施方式中，如前述對於圖1D討論的形成均質源極/汲極部分。於完成的裝置中，內部間隔物302從源極/汲極區域隔離功能性的閘極結構。於一實施方式中，內部間隔物302減少在奈米線堆疊內的閘極電極316的部分與在源極/汲極區域312中的任何相鄰的導電或半導體材料之間的重疊電容。
圖4說明使用根據本發明的一實施例的電腦 裝置400。電腦裝置400裝載有主機板402。主機板402可包含複數的組件，包含但不限於，處理器404以及至少一通訊晶片406。處理器404實體及電耦合至主機板402。於一些實施例中，至少一通訊晶片406亦實體及電耦合至主機板402。於其它實施例中，通訊晶片406係處理器404的部分。
依照其應用，電腦裝置400可包含可以或沒 有實體及電耦合至主機板402的其它組件。這些其它的組件，包含但不限於，揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、影片編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀螺儀、喇叭、相機、及大量儲存裝置(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。
通訊晶片406使能用於從且至電腦裝置400 的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可用於形容電路、裝置、系統、方法、技術、通訊頻道等，可由調整經由非固態介質的電磁輻射的使用而通訊資料。 此單詞並非暗示相關的裝置未包含任何線，雖然於一些實施方式中它們可能沒有線。通訊晶片406可實現任何許多的無線標準或協定，包含但不限於Wi-Fi(IEEE802.11家族)、WiMAX(IEEE802.16家族)、IEEE802.20、長期 演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、Bluetooth、其衍生物，以及任何指定用於3G、4G、5G以及更多的其它無線協定。電腦裝置400可包含複數通訊晶片406。例如，第一通訊晶片406可用於較短範圍的無線通訊，例如Wi-Fi及Bluetooth，且第二通訊晶片406可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
電腦裝置400的處理器404包含封裝於處理 器404中的積體電路晶粒。於本發明的一些實施例中，處理器的積體電路晶粒包含一或更多的根據本發明的實施例的具有複數內部閘極側壁間隔物的閘極全環繞電晶體。單詞「處理器」可表示處理從暫存器及/或記憶體的電資料以將電資料轉換成可儲存於暫存器及/或記憶體中的其它電資料的任何裝置或裝置的部分。
通訊晶片406亦包含封裝在通訊晶片406中 的積體電路晶粒。根據本發明的其它實施例，通訊晶片的積體電路晶粒包含一或更多的根據本發明的實施例的具有複數內部閘極側壁間隔物的閘極全環繞電晶體。
於其它實施例中，另外的整合於電腦裝置400 中的組件可包含積體電路晶粒，此積體電路晶粒包含一或更多的根據本發明的實施例的具有複數內部閘極側壁間隔物的閘極全環繞電晶體。
於不同的實施例中，電腦裝置400可為膝上 電腦、小筆電、筆記型電腦、超極筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動電腦、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於其它實施例中，電腦裝置400可為任何其它處理資料的電子裝置。
於一實施方式中，一種半導體裝置，包含：設置在基板上的奈米線堆疊，該奈米線堆疊具有複數垂直堆疊的奈米線；閘極結構環繞各複數該奈米線，定義該裝置的通道區域，該閘極結構具有閘極側壁；外部間隔物，於在該奈米線堆疊上的該閘極側壁的部分上；一對源極區域及汲極區域，在該通道區域的相對側上；以及內部間隔物，於二相鄰的奈米線之間的該閘極側壁的部分上，在該奈米線堆疊內，該內部間隔物包含光可定義介電材料。於其它實施方式中，該光可定義介電材料係交聯的。於另一實施方式中，該光可定義介電材料包含矽倍半氧烷(SSQ)基光阻及光可破壞基。於再一實施方式中，該光可破壞基係與光致產酸劑(PAG)成對。於一實施方式中，該光可破壞基包含有機酸的共軛基作為陰離子及光活化陽離子。於一實施方式中，該光可破壞基的活化係由添加額外官能基至該陰離子而強化，如胺或乙醇。此外，於一實施方式中，該半導體裝置更包含在該奈米線堆疊中的該底部奈米線下的該閘極側壁的各部分上的內部間隔物。於一實施方式中，該內部間隔物從該奈米線堆疊內的該閘 極結構側壁的部分隔離該源極接觸及該汲極接觸。此外，於一實施方式中，該外部間隔物具有垂直於該閘極側壁的該表面的第一厚度，其中該內部間隔物具有垂直於該閘極側壁的第二厚度，且其中該第二厚度等於該第一厚度。此外，於一實施方式中，該裝置的該源極區域及該汲極區域包含該奈米線的源極部分及汲極部分。於一實施方式中，該裝置的該源極區域及該汲極區域包含均質半導體材料。
於一實施方式中，一種形成半導體裝置的內 部間隔物的方法，包含：提供結構，具有：設置在基板上的奈米線堆疊，該奈米線堆疊具有由犧牲材料分開的複數垂直堆疊的奈米線；閘極結構，定義該裝置的通道區域；一對外部間隔物，在該閘極結構的相對側上；以及一對源極區域及汲極區域，在該通道區域的相對側上；由移除該閘極結構及直接在該閘極結構下的該犧牲材料形成開口；由移除在該源極區域及該汲極區域中且在該對外部間隔物下的該奈米線之間該犧牲材料形成凹坑；以光可定義介電材料填充該開口及該凹坑；修整在該開口中的該光可定義介電材料；以及以濕顯影劑移除在該開口中的被修整的該光可定義介電材料使得該光可定義介電材料的部分保留在該凹坑中。於一實施方式中，該方法更包含形成遮罩在該外部間隔物上。此外，於一實施方式中，該遮罩包含光不透明材料。
於一實施方式中，該光不透明材料係選自氮 及碳所組成的群組的材料。於一實施方式中，該遮罩包含 光反射材料。另外，於一實施方式中，該光反射材料係氮化鈦。此外，於一實施方式中，修整該光可定義介電材料係由暴露於以偏軸照射的電磁輻射進行的化學修整。於一實施方式中，該電磁輻射係可見光。於一實施方式中，該電磁輻射係紫外光。此外，於一實施方式中，修整該光可定義介電材料係由暴露於以偏軸照射的粒子束進行的化學修整。此外，於一實施方式中，該粒子束係離子束。於一實施方式中，該粒子束係電子束。於一實施方式中，該凹坑被蝕刻為與該外部間隔物對齊。於一實施方式中，以間隔物材料填充該凹坑包含濕旋塗光可定義間隔物材料在暴露的該奈米線表面上。於一實施方式中，該方法更包含轉變於該通道區域中的該光可定義間隔物材料，其中轉變該間隔物材料包含由改變該間隔物材料的分子極性而改變該間隔物材料的蝕刻選擇性。另外，於一實施方式中，該方法更包含在大於250℃的溫度固化該光可定義介電材料。 於一實施方式中，固化該光可定義介電材料包含暴露於紫外(UV)光。於一實施方式中，固化該光可定義介電材料包含暴露於離子束。
雖然本發明的實施例已參照特定的實施方式敘述，可為所屬技術領域中具有通常知識者理解的是可作許多不同改變而不脫離本發明的實施方式的範圍或精神。因此，本發明的實施方式的揭示係為本發明的實施方式的範圍說明而無意限制。有意的是，本發明的申請專利範圍的範圍應僅由所附的申請專利範圍的延伸需求而界定。例 如，對於所屬技術領域中具有通常知識者而言，非常顯然地此處所討論的內部間隔物及相關的結構及方法可以許多不同的實施方式實現，且這些實施方式的前述的特定討論不需代表所有可能的實施方式的完整敘述。
另外，已參照特定的實施方式敘述利益、其它優點及問題的解決方式。利益、優點、問題的解決方式及任何可造成利益、優點、問題的解決方式發生或成為更顯著的元件，唯，不解釋為任何或所有申請專利範圍的關鍵、需求或必須特徵或元件。
此外，若實施方式及/或限制有以下的情形，在專用論下，此處揭示的實施方式及限制非專屬於公眾：(1)未特定主張於申請專利範圍中；及(2)在均等論下，在申請專利範圍中的特定元件及/或限制的均等或可能的均等。
100‧‧‧裝置
102‧‧‧間隔物
104‧‧‧基板
106‧‧‧奈米線
108‧‧‧通道區域
110‧‧‧間隔物
112‧‧‧源極/汲極區域

Claims (25)

  1. 一種半導體裝置，包含：設置在基板上的奈米線堆疊，該奈米線堆疊具有複數垂直堆疊的奈米線；閘極結構環繞各複數該奈米線，定義該裝置的通道區域，該閘極結構具有閘極側壁；外部間隔物，於在該奈米線堆疊上的該閘極側壁的部分上；一對源極區域及汲極區域，在該通道區域的相對側上；內部間隔物，於二相鄰的奈米線之間的該閘極側壁的部分上，在該奈米線堆疊內，該內部間隔物包含光可定義介電材料；開口，由移除該閘極結構及直接在該閘極結構下的犧牲材料形成；以及凹坑，由移除在該源極區域及該汲極區域中且在該外部間隔物下的該奈米線之間的該犧牲材料形成，其中，該光可定義介電材料係藉由填充該開口及該凹坑後修整且移除在該開口中的部分而保留在該凹坑中的部分而形成。
  2. 如請求項第1項的半導體裝置，其中該光可定義介電材料係交聯的。
  3. 如請求項第2項的半導體裝置，其中該光可定義介電材料包含矽倍半氧烷(SSQ)基光阻及光可破壞基。
  4. 如請求項第3項的半導體裝置，其中該光可破壞基係與光致產酸劑(PAG)成對。
  5. 如請求項第3項的半導體裝置，其中該光可破壞基包含有機酸的共軛基作為陰離子及光活化陽離子。
  6. 如請求項第5項的半導體裝置，其中該光可破壞基的活化係由添加額外官能基至該陰離子而強化，如胺或乙醇。
  7. 如請求項第1項的半導體裝置，其中該外部間隔物具有垂直於該閘極側壁的該表面的第一厚度，其中該內部間隔物具有垂直於該閘極側壁的第二厚度，且其中該第二厚度等於該第一厚度。
  8. 一種形成半導體裝置的內部間隔物的方法，包含：提供結構，具有：設置在基板上的奈米線堆疊，該奈米線堆疊具有由犧牲材料分開的複數垂直堆疊的奈米線；閘極結構，定義該裝置的通道區域；一對外部間隔物，在該閘極結構的相對側上；以及一對源極區域及汲極區域，在該通道區域的相對側上；由移除該閘極結構及直接在該閘極結構下的該犧牲材料形成開口；由移除在該源極區域及該汲極區域中且在該對外部間 隔物下的該奈米線之間的該犧牲材料形成凹坑；以光可定義介電材料填充該開口及該凹坑；修整在該開口中的該光可定義介電材料；以及以濕顯影劑移除在該開口中的被修整的該光可定義介電材料使得該光可定義介電材料的部分保留在該凹坑中。
  9. 如請求項第8項的方法，更包含形成遮罩在該外部間隔物上。
  10. 如請求項第9項的方法，其中該遮罩包含光不透明材料。
  11. 如請求項第10項的方法，其中該光不透明材料係選自氮及碳所組成的群組的材料。
  12. 如請求項第9項的方法，其中該遮罩包含光反射材料。
  13. 如請求項第12項的方法，其中該光反射材料係氮化鈦。
  14. 如請求項第8項的方法，其中修整該光可定義介電材料係由暴露於以偏軸照射的電磁輻射進行的化學修整。
  15. 如請求項第14項的方法，其中該電磁輻射係可見光。
  16. 如請求項第14項的方法，其中該電磁輻射係紫外光。
  17. 如請求項第8項的方法，其中修整該光可定義介電材料係由暴露於以偏軸照射的粒子束進行的化學修整。
  18. 如請求項第17項的方法，其中該粒子束係離子束。
  19. 如請求項第17項的方法，其中該粒子束係電子束。
  20. 如請求項第8項的方法，其中該凹坑被蝕刻為與該外部間隔物對齊。
  21. 如請求項第8項的方法，其中以間隔物材料填充該凹坑包含濕旋塗光可定義間隔物材料在暴露的該奈米線表面上。
  22. 如請求項第21項的方法，更包含轉變於該通道區域中的該光可定義間隔物材料，其中轉變該間隔物材料包含由改變該間隔物材料的分子極性而改變該間隔物材料的蝕刻選擇性。
  23. 如請求項第8項的方法，更包含在大於250℃的溫度固化該光可定義介電材料。
  24. 如請求項第23項的方法，其中固化該光可定義介電材料包含暴露於紫外(UV)光。
  25. 如請求項第23項的方法，其中固化該光可定義介電材料包含暴露於離子束。
TW104104751A 2014-03-24 2015-02-12 用於奈米線裝置的製造內部間隔物的整合方法 TWI565051B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/031632 WO2015147792A1 (en) 2014-03-24 2014-03-24 Integration methods to fabricate internal spacers for nanowire devices

Publications (2)

Publication Number Publication Date
TW201547016A TW201547016A (zh) 2015-12-16
TWI565051B true TWI565051B (zh) 2017-01-01

Family

ID=54196116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104751A TWI565051B (zh) 2014-03-24 2015-02-12 用於奈米線裝置的製造內部間隔物的整合方法

Country Status (6)

Country Link
US (1) US9893167B2 (zh)
EP (1) EP3123515B1 (zh)
KR (1) KR102168475B1 (zh)
CN (1) CN106030815B (zh)
TW (1) TWI565051B (zh)
WO (1) WO2015147792A1 (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083494B1 (ko) * 2013-10-02 2020-03-02 삼성전자 주식회사 나노와이어 트랜지스터를 포함하는 반도체 소자
US10170608B2 (en) * 2015-06-30 2019-01-01 International Business Machines Corporation Internal spacer formation from selective oxidation for fin-first wire-last replacement gate-all-around nanowire FET
EP3127862B1 (en) * 2015-08-06 2018-04-18 IMEC vzw A method of manufacturing a gate-all-around nanowire device comprising two different nanowires
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
KR102577628B1 (ko) * 2016-01-05 2023-09-13 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 수평 게이트 올 어라운드 디바이스들을 위한 나노와이어들을 제조하기 위한 방법
US9570550B1 (en) * 2016-01-05 2017-02-14 International Business Machines Corporation Stacked nanowire semiconductor device
US10074730B2 (en) * 2016-01-28 2018-09-11 International Business Machines Corporation Forming stacked nanowire semiconductor device
US9978833B2 (en) * 2016-03-11 2018-05-22 Samsung Electronics Co., Ltd. Methods for varied strain on nano-scale field effect transistor devices
US10388729B2 (en) * 2016-05-16 2019-08-20 Globalfoundries Inc. Devices and methods of forming self-aligned, uniform nano sheet spacers
US9905672B2 (en) 2016-05-23 2018-02-27 Samsung Electronics Co., Ltd. Method of forming internal dielectric spacers for horizontal nanosheet FET architectures
US11004985B2 (en) 2016-05-30 2021-05-11 Samsung Electronics Co., Ltd. Semiconductor device having multi-thickness nanowire
KR20170135115A (ko) 2016-05-30 2017-12-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10332986B2 (en) 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
US9905643B1 (en) * 2016-08-26 2018-02-27 International Business Machines Corporation Vertically aligned nanowire channels with source/drain interconnects for nanosheet transistors
US10340340B2 (en) * 2016-10-20 2019-07-02 International Business Machines Corporation Multiple-threshold nanosheet transistors
TWI749100B (zh) * 2016-11-14 2021-12-11 日商東京威力科創股份有限公司 奈米線fet裝置用閘極間隔件的形成方法
US10290546B2 (en) 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage adjustment for a gate-all-around semiconductor structure
CN108231591B (zh) 2016-12-09 2021-05-04 Imec 非营利协会 形成纳米线内间隔的方法
CN108231590B (zh) 2016-12-09 2023-03-14 Imec 非营利协会 水平纳米线半导体器件
CN108231589B (zh) 2016-12-09 2020-06-05 Imec 非营利协会 纳米线半导体器件中内间隔的形成
US10410931B2 (en) * 2017-01-09 2019-09-10 Samsung Electronics Co., Ltd. Fabricating method of nanosheet transistor spacer including inner spacer
KR102400558B1 (ko) * 2017-04-05 2022-05-20 삼성전자주식회사 반도체 소자
KR102318560B1 (ko) * 2017-04-12 2021-11-01 삼성전자주식회사 반도체 소자
US10008583B1 (en) 2017-05-08 2018-06-26 Samsung Electronics Co., Ltd. Gate-all-around nanosheet field-effect transistors and methods of manufacturing the same
US10269983B2 (en) * 2017-05-09 2019-04-23 Globalfoundries Inc. Stacked nanosheet field-effect transistor with air gap spacers
US10651291B2 (en) * 2017-08-18 2020-05-12 Globalfoundries Inc. Inner spacer formation in a nanosheet field-effect transistor
US11205715B2 (en) * 2017-08-21 2021-12-21 Intel Corporation Self-aligned nanowire
KR102283024B1 (ko) * 2017-09-01 2021-07-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102341721B1 (ko) * 2017-09-08 2021-12-23 삼성전자주식회사 반도체 소자
CN107749421B (zh) * 2017-09-30 2020-11-10 中国科学院微电子研究所 垂直堆叠的环栅纳米线晶体管及其制备方法
CN107845684B (zh) * 2017-09-30 2021-03-09 中国科学院微电子研究所 垂直堆叠的环栅纳米线晶体管及其制备方法
CN108133960B (zh) * 2017-11-15 2020-06-23 中国科学院微电子研究所 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法
US10355102B2 (en) 2017-11-15 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US10714391B2 (en) * 2017-12-04 2020-07-14 Tokyo Electron Limited Method for controlling transistor delay of nanowire or nanosheet transistor devices
US10439049B2 (en) * 2017-12-19 2019-10-08 International Business Machines Corporation Nanosheet device with close source drain proximity
US10418449B2 (en) * 2018-01-10 2019-09-17 Globalfoundries Inc. Circuits based on complementary field-effect transistors
US10971584B2 (en) * 2018-03-07 2021-04-06 International Business Machines Corporation Low contact resistance nanowire FETs
US10437402B1 (en) * 2018-03-27 2019-10-08 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
US10367061B1 (en) 2018-03-30 2019-07-30 International Business Machines Corporation Replacement metal gate and inner spacer formation in three dimensional structures using sacrificial silicon germanium
EP3567003A1 (en) * 2018-05-11 2019-11-13 IMEC vzw Self-aligned method of making a transistor with multiple nanowire or nanosheet channels, comrpising the use of a spacer comprising euv exposed resist as well as non-exposed resist
US11552180B2 (en) 2018-06-29 2023-01-10 Intel Corporation Antiferroelectric perovskite gate oxide for transistor applications
US10903077B2 (en) * 2018-07-16 2021-01-26 Tokyo Electron Limited Methods to protect nitride layers during formation of silicon germanium nano-wires in microelectronic workpieces
US10403738B1 (en) * 2018-07-20 2019-09-03 Varian Semiconductor Equipment Associates, Inc. Techniques for improved spacer in nanosheet device
US10608083B2 (en) * 2018-08-31 2020-03-31 International Business Machines Corporation Non-planar field effect transistor devices with low-resistance metallic gate structures
US11069793B2 (en) * 2018-09-28 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing parasitic capacitance for gate-all-around device by forming extra inner spacers
US10991798B2 (en) * 2019-01-21 2021-04-27 International Business Machines Corporation Replacement sacrificial nanosheets having improved etch selectivity
KR20210006727A (ko) 2019-07-09 2021-01-19 삼성전자주식회사 복수의 채널 패턴을 포함하는 반도체 소자 제조 방법
US11387319B2 (en) * 2019-09-11 2022-07-12 International Business Machines Corporation Nanosheet transistor device with bottom isolation
KR102291339B1 (ko) * 2019-11-26 2021-08-20 광운대학교 산학협력단 더블 게이트 올 어라운드 구조의 나노트랜지스터 제조방법, 이로부터 제조된 나노트랜지스터 및 이를 이용한 익스텐디드 게이트(extended-gate) 구조의 센서
US11393925B2 (en) 2019-12-31 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with nanostructure
DE102020120432B4 (de) 2019-12-31 2024-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungsstruktur und deren Herstellungsverfahren
US11145746B2 (en) * 2020-02-26 2021-10-12 Taiwan Semiconductor Manufacturing Co.y, Ltd. Semiconductor device and method
CN113113363A (zh) * 2020-02-26 2021-07-13 台湾积体电路制造股份有限公司 制造半导体装置的方法
EP3876287A1 (en) * 2020-03-02 2021-09-08 Imec VZW Inner spacers for nanowires or nanosheets
US11251288B2 (en) 2020-05-18 2022-02-15 International Business Machines Corporation Nanosheet transistor with asymmetric gate stack
CN112151386B (zh) * 2020-09-27 2023-01-06 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法
US11581410B2 (en) * 2021-02-12 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121340A (en) * 1996-11-04 2000-09-19 The B. F. Goodrich Company Photodefinable dielectric compositions comprising polycyclic polymers
US20100059807A1 (en) * 2008-09-05 2010-03-11 Samsung Electronics Co., Ltd. Semiconductor device having bar type active pattern
US20130153996A1 (en) * 2011-12-16 2013-06-20 International Business Machines Corporation Hybrid cmos nanowire mesh device and pdsoi device
US20130279145A1 (en) * 2011-12-19 2013-10-24 Han Wui Then Group iii-n nanowire transistors
US20140001441A1 (en) * 2012-06-29 2014-01-02 Seiyon Kim Integration methods to fabricate internal spacers for nanowire devices
WO2014018201A1 (en) * 2012-07-27 2014-01-30 Intel Corporation Nanowire transistor devices and forming techniques

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
FR2895835B1 (fr) 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
US10483385B2 (en) 2011-12-23 2019-11-19 Intel Corporation Nanowire structures having wrap-around contacts
WO2013099460A1 (ja) * 2011-12-26 2013-07-04 東亞合成株式会社 有機半導体絶縁膜用組成物及び有機半導体絶縁膜
US9034701B2 (en) 2012-01-20 2015-05-19 International Business Machines Corporation Semiconductor device with a low-k spacer and method of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121340A (en) * 1996-11-04 2000-09-19 The B. F. Goodrich Company Photodefinable dielectric compositions comprising polycyclic polymers
US20100059807A1 (en) * 2008-09-05 2010-03-11 Samsung Electronics Co., Ltd. Semiconductor device having bar type active pattern
US20130153996A1 (en) * 2011-12-16 2013-06-20 International Business Machines Corporation Hybrid cmos nanowire mesh device and pdsoi device
US20130279145A1 (en) * 2011-12-19 2013-10-24 Han Wui Then Group iii-n nanowire transistors
US20140001441A1 (en) * 2012-06-29 2014-01-02 Seiyon Kim Integration methods to fabricate internal spacers for nanowire devices
WO2014018201A1 (en) * 2012-07-27 2014-01-30 Intel Corporation Nanowire transistor devices and forming techniques

Also Published As

Publication number Publication date
US20170053998A1 (en) 2017-02-23
KR102168475B1 (ko) 2020-10-21
EP3123515A1 (en) 2017-02-01
WO2015147792A1 (en) 2015-10-01
KR20160136290A (ko) 2016-11-29
EP3123515A4 (en) 2017-12-20
CN106030815B (zh) 2020-01-21
EP3123515B1 (en) 2021-04-28
CN106030815A (zh) 2016-10-12
TW201547016A (zh) 2015-12-16
US9893167B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
TWI565051B (zh) 用於奈米線裝置的製造內部間隔物的整合方法
US11756829B2 (en) Gate aligned contact and method to fabricate same
US11004739B2 (en) Gate contact structure over active gate and method to fabricate same
US10692888B2 (en) High voltage three-dimensional devices having dielectric liners
JP2017523593A (ja) ドープサブフィン領域があるオメガフィンを有する非プレーナ型半導体デバイスおよびそれを製造する方法
US20170011929A1 (en) Vertical channel transistors fabrication process by selective subtraction of a regular grid