TWI559557B - 形成包含金屬絕緣體金屬電容之半導體結構的方法 - Google Patents

形成包含金屬絕緣體金屬電容之半導體結構的方法 Download PDF

Info

Publication number
TWI559557B
TWI559557B TW103103093A TW103103093A TWI559557B TW I559557 B TWI559557 B TW I559557B TW 103103093 A TW103103093 A TW 103103093A TW 103103093 A TW103103093 A TW 103103093A TW I559557 B TWI559557 B TW I559557B
Authority
TW
Taiwan
Prior art keywords
layer
capacitor
insulating material
electrically insulating
metal
Prior art date
Application number
TW103103093A
Other languages
English (en)
Other versions
TW201442254A (zh
Inventor
馬克 路易本
羅尼 福斯納
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201442254A publication Critical patent/TW201442254A/zh
Application granted granted Critical
Publication of TWI559557B publication Critical patent/TWI559557B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

形成包含金屬絕緣體金屬電容之半導體結構的方法
一般而言，本揭露關於積體電路的領域，且尤其是關於包含電容器的積體電路。
積體電路典型地包含大量的電路元件，其形成一電子電路。在譬如，舉例而言，場效電晶體及/或雙極性電晶體(bipolar transistor)的主動裝置之外，積體電路包含被動裝置，譬如電阻器、電感器及/或電容器。
可以設置在積體電路中的電容器敍述在“The International Technology Roadmap for Semiconductors,”2009 Edition,Interconnect。在借助在積體電路中的金屬線之間的原生或“寄生(parasitic)”金屬間電容的所謂的原生電容器(native capasitor)之外，還有金屬-絕緣體-金屬電容器(metal-insulator-metal capacitor)。金屬-絕緣體-金屬電容器可以設置在其他內連接層，其設置在內連接層之外，其中設置有連接譬如電晶體的積體電路的主動電路元件的導電線。
金屬-絕緣體-金屬電容器可以用在CMOS、BICMOS和雙極性積體電路。金屬-絕緣體-金屬電容器的典型應用包含濾波器和模擬電容器，例如，類比到類比轉換器或數位到類比轉換器、去耦電容器(decoupling capacitor)、在射頻震盪器中的射頻耦合或射頻旁路電容器、諧振器電路和匹配網路。金屬-絕緣體-金屬電容器的關鍵屬性可包含在相對廣的電壓範圍中相對高的線性度、相對低的串聯電阻、相對好的匹配特性、相對小的溫度係數、相對低的洩漏電流、相對高的崩潰電壓和足夠的介電可靠度。
用於形成金屬-絕緣體-金屬電容器的技術可包含沉積金屬-絕緣體-金屬堆疊在半導體結構經平坦化的表面上，並圖案化該金屬-絕緣體-金屬推疊。金屬-絕緣體-金屬堆疊可包含底部電極層、介電層和頂部電極層。可以使用光微影(photolithography)製程來圖案化該金屬-絕緣體-金屬堆疊。
在光微影製程中，可使用由光阻所形成的遮罩。針對該遮罩的形成，是將光阻設在具有金屬-絕緣體-金屬堆疊形成在其上的半導體結構上。之後，將該半導體結構對準到曝光系統的光學系統。再來，遮罩圖案被投影到該光阻上以曝光該部分的光阻，然後藉由移除該光阻經曝光的部分或是該光阻未經曝光的部分來處理該光阻。
對於該半導體結構和該曝光系統的光學系統的對準，可以使用利用設置在半導體結構上的對準標記 (alignment mark)光學對準技術。
在上述金屬-絕緣體-金屬電容器的形成方法中會發生的一個問題是來自設在半導體結構中位於金屬-絕緣體-金屬堆疊下方的對準標記的光學資訊的相對低的光強度(intensity)，其可能是由該金屬-絕緣體-金屬堆疊對光的吸收及/或反射而造成。因此，使用在光微影製程中用於圖案化金屬-絕緣體-金屬堆疊的遮罩的光學對準可能是困難的，或是對於用來形成該金屬-絕緣體-金屬堆疊的一些材料而言實質上是不可能的。
該金屬-絕緣體-金屬堆疊對光的吸收及/或反射極大地視所使用的材料和在該金屬-絕緣體-金屬堆疊中的層的厚度而定。因此，有限定的材料組合其使得光學對準能夠透過該金屬-絕緣體-金屬堆疊。
藉由執行額外的光微影步驟來避開該對準問題已經被提出。所謂的“清除型光微影(clear out-litho)”製程使用預光微影(pre-lithography)步驟來圖案化視窗在該半導體結構上的對準標記上的金屬-絕緣體-金屬堆疊中。當該金屬-絕緣體-金屬堆疊形成時，該經清除的視窗隨後被用於對準該遮罩。用於形成該金屬-絕緣體-金屬電容器的進一步技術包含在沉積該金屬-絕緣體-金屬堆疊之前形成該半導體結構的表面的特定形貌(topography)，並使用該形貌用於遮罩的對準。
然而，在用來圖案化該金屬-絕緣體-金屬堆疊的光微影步驟之外，對於在金屬-絕緣體-金屬電容器的 形成中使用對準標記來避免關於遮罩對準的問題的此些技術可能需要額外的光微影步驟。因此，增加了製程的複雜度和製程的成本。
本揭露提供可避免或至少減少上述問題的製程。
以下呈現了本發明的簡化概要以便提供對本發明的一些態樣的基本理解。此概要並非本發明的詳盡綜述。此概要並非意在標識本發明的關鍵要件，也並非意在描繪本發明的範圍。該概要的唯一目的是以簡化的形式呈現本發明的一些概念，以作為稍後呈現的更詳細描述的前序。
本文所揭露的一種例示方法包含形成第一電性絕緣材料層在半導體結構上方。形成凹口在該第一電性絕緣材料層中。沉積電容層堆疊在該第一電性絕緣材料層上方。該電容層堆疊包含一層或多層底部電極層、介電層、以及頂部電極層。該電容層堆疊的第一部分是設置在該凹口中。該電容層堆疊的第二部分是設置在該第一電性絕緣材料層鄰近該凹口的部分上方。實行化學機械研磨製程。該化學機械研磨製程移除該電容層堆疊的第二部分。該電容層堆疊的該第一部分的至少相當部分未被移除。
本文所揭露的另一例示方法包含形成電性絕緣材料層在半導體結構上方。該半導體結構包含含有金屬的導電線。形成凹口在該電性絕緣材料層中。沉積電容 層堆疊在該電性絕緣材料層上方。該電容層堆疊包含含有金屬和金屬化合物中的至少一者的一層或多層底部電極層、介電層、以及含有金屬和金屬化合物中的至少一者的頂部電極層。該電容層堆疊具有對應於該凹口的深度的厚度。實行化學機械研磨製程。該化學機械研磨製程移除該電容層堆疊的第一部分，該第一部分在該電性絕緣材料層鄰接該凹口的一部分上方。該電容層堆疊在該凹口中的的第二部分的至少相當部分未被移除。在該化學機械研磨製程之後，實行圖案化該電容層堆疊的該第二部分的光微影製程。
100‧‧‧半導體結構
101‧‧‧基板
102‧‧‧層間電介質
103‧‧‧擴散阻障層
104‧‧‧導電線
105‧‧‧蝕刻停止層
106‧‧‧電性絕緣材料層
107‧‧‧遮罩
201‧‧‧凹口
202‧‧‧凹口201的深度
203‧‧‧電容層堆疊
204、205‧‧‧底部電極層
206‧‧‧介電層
207‧‧‧頂部電極層
208‧‧‧電容層堆疊203的厚度
209‧‧‧電容層堆疊203的部分
210‧‧‧電容層堆疊203的部分
301‧‧‧遮罩
302‧‧‧電容區域
303‧‧‧底部電極接觸區域
401‧‧‧電容器
501‧‧‧電性絕緣材料層
502‧‧‧凹口
601‧‧‧底部電極接觸通孔
602‧‧‧頂部電極接觸通孔
603‧‧‧金屬接觸通孔
604‧‧‧遮罩
701‧‧‧擴散阻障層
702‧‧‧金屬
703、704‧‧‧溝槽
801‧‧‧濕式填隙材料
藉由參考以下敍述結合附圖可以更瞭解本揭露，其中相同的元件符號意指類似的元件，且其中：第1a和1b圖顯示依據一具體實施例在一製程階段中的半導體結構的示意圖，其中，第1a圖顯示示意剖面圖且第1b圖顯示示意上視圖；第2圖顯示在另一製程階段中的半導體結構的示意剖面圖；第3圖顯示在另一製程階段中的半導體結構的示意剖面圖；第4a和4b圖顯示在另一製程階段中的半導體結構的示意剖面圖，其中，第4a圖顯示示意剖面圖，且第4b圖顯示示意上視圖； 第5圖顯示在另一製程階段中的半導體結構的示意剖面圖；第6圖顯示在另一製程階段中的半導體結構的示意剖面圖；第7圖顯示在另一製程階段中的半導體結構的示意剖面圖；以及第8圖顯示依據一具體實施例的在一製程階段中的半導體結構的示意剖面圖。
雖然本文所揭露的標的容許各種的修改及替代形式，但其特定的實施例已通過附圖中的例子來顯示，並在本文中詳細描述。然而，應該瞭解的是，本文中特定實施例的描述不是為了要限制本發明所披露的特定形式，相反地，本發明欲涵蓋落入本發明的精神與範疇內的所有修改物、相等物、以及替代物，其將如附加的申請專利範圍所定義。
下面將說明本發明的例示性實施例。為了清楚起見，本說明書中並不記載實際實施方式中的所有特徵。當然，應該理解，在研發任何這種實際實施例的過程中，必須考慮許多具體的實施因素來達到研發人員的特定目的，諸如符合系統相關以及商業相關的約束，這些約束在各個實施方式中都是不同的。而且，應該理解，這種研發的努力可能是複雜並且耗時的，雖然如此，本領域技術人員受益於本公開內容也能正常地實現。
現在參照附圖描述本發明主題。附圖中示 意的各種結構、系統及裝置只是出於解釋目的並用以避免由本領域技術人員已知的細節模糊本揭露。但是，該些附圖被包括來描述並解釋本揭露的實施例。這裏所用的詞語和片語的意思應當解釋為與相關領域技術人員對該些詞語及片語的理解一致。在本文中的連貫使用的術語或片語並不意圖隱含特別的定義，亦即與本領域技術人員所理解的通常慣用意思不同的定義。若術語或片語意圖具有特定意義，亦即不同於本領域技術人員所理解的意思，則此類特別定義會以直接明確地提供該術語或片語的特定定義的定義方式明確表示於說明書中。
本揭露提供一種可用來形成金屬-絕緣體-金屬電容器的自對準製程(self-aligned process)，且其是基於金屬-絕緣體-金屬堆疊的化學機械研磨。更具體地說，該金屬-絕緣體-金屬電容器的形成可以包含將一輪廓(profile)圖案化到電性絕緣材料層上。該電性絕緣材料層可以是使用化學氣相沉積製程或電漿強化化學氣相沉積製程(其中，使用原矽酸四乙酯(tetraethyl orthosilicate,TEOS)作為反應物)所形成的二氧化矽層。金屬-絕緣體-金屬堆疊可以被沉積在該圖案化的電性絕緣材料層上。該輪廓可能具有對應於該金屬-絕緣體-金屬堆疊的高度的步階高度(step height)。可以實行化學機械研磨製程來移除該電性絕緣材料層的浮凸區域的該金屬-絕緣體-金屬堆疊層，以使在該金屬-絕緣體-金屬堆疊下方的對準標記變得可見。如此形成的結構可藉由打開該底部金屬電極、接觸蝕刻和進 一步的標準銅鑲嵌技術(copper damascene technology)被進一步地處理。
第1a和1b圖顯示依據本揭露的一種方法的在一階段中的半導體結構100的示意圖。第1b圖顯示該半導體結構100的示意上視圖，而第1a圖顯示沿第1b圖中的線段A-A的示意剖面圖。
該半導體結構100可包含基板101。在一些具體實施例中，該基板101可包含由半導體材料所形成的塊材半導體結構，舉例而言，矽晶圓或矽晶片。在其他具體實施例中，該基板101可包含絕緣體上覆半導體(semiconductor-on-insulator,SOI)基板，其包含半導體材料層(例如，矽層)形成在支撐基板(其可以是矽晶圓)上，且該半導體材料層和該支撐基板由電性絕緣材料層(舉例而言，二氧化矽層)分離開。
該半導體結構100可進一步包含層間電介質(interlayer dielectric)102。該層間電介質102可以包含電性絕緣材料，例如二氧化矽及/或氮化矽。額外地及/或替代地，該層間電介質102可以具有小於二氧化矽的介電常數的介電常數的低k介電材料，舉例而言，氟摻雜二氧化矽(fluorine-doped silicon dioxide)、碳摻雜二氧化矽(carbon-doped silicon dioxide)、多孔二氧化矽(porous silicon dioxide)、多孔碳摻雜二氧化矽、譬如聚醯亞胺(polyimide)、聚降冰片烯(polynorbornenes)、苯並環丁烯(benzocyclobutene)及/或聚四氟乙烯(polytetrafluoroethylene) 的聚合物電介質、或是例如含氫矽氧烷(hydrogen silsequioxane)及/或甲基倍半矽氧烷(methylsilsequioxane)的矽基聚合物電介質。
在一些具體實施例中，可設置電路(未圖示)在該基板101中、上及/或上方。該電路可包含複數個電路元件，特別是場效電晶體。各個該場效電晶體可具有包含形成在該基板101的半導體材料中的源極區域、汲極區域和通道區域的主動區域。此外，各個該場效電晶體可包含形成在各個場效電晶體的通道區域上方並在該層間電介質102下方的閘極電極，並且在該閘極電極和該通道區域之間設有閘極絕緣層。該閘極絕緣層可以提供該閘極電極和該通道區域之間的電性絕緣。場效電晶體的進一步特徵可以對應於習知場效電晶體的特徵。
該半導體結構100可進一步包含導電線104。該導電線104可包含金屬，例如銅及/或銅合金。擴散阻障層(diffusion barrier layer)103可設在該導電線104和該層間電介質102之間。該擴散阻障層103可適用於實質地避免金屬從該導電線104擴散到該層間電介質102中。在一些實施例中，該擴散阻障層103可包含一個或多個層，包含氮化鈦(TiN)、鉭(Ta)及/或氮化鉭(TaN)。
在該導電線104之上，可設置蝕刻停止層105。該蝕刻停止層105可包含介電材料譬如，舉例而言，氮化矽，對於導電線104的金屬，其也可以具有擴散阻障的特性。
在一些具體實施例中，該半導體結構100可進一步包含以例如銅、銅合金及/或鎢導電材料填充的一個或多個接觸通孔(未圖示)，以提供導電線104和該半導體結構100的其他部分(例如，電路元件，譬如場效電晶體及/或導電線104之外的導電線)之間的電性連接。
該半導體結構100的上述特徵可以如以下地形成。可提供該基板101，以及使用習知半導體製程技術形成在該基板101中、該基板101上及/或該基板101上方的複數個電路元件，譬如場效電晶體。之後，可沉積層間電介質102。這可使用譬如化學氣相沉積、電漿強化化學氣相沉積及/或旋轉塗布的技術來完成。在一些具體實施例中，在沉積該層間電介質102之後，可以實行平坦化製程，舉例而言，化學機械研磨製程，用以得到實質上平坦的層間電介質102表面。在其他具體實施例中，特別是使用旋轉塗布沉積該層間電介質102的具體實施例中，該平坦化製程可以被省略，因為旋轉塗布可以產生實質上平坦的層間電介質102表面。
在沉積該層間電介質102之後，可形成導電線104。形成該導電線104可包含在該層間電介質102中形成溝槽以及選擇性的一個或多個接觸通孔。這可以使用光微影及/或蝕刻技術來完成。之後，可使用一個或多個化學氣相沉積、電漿強化化學氣相沉積及/或濺鍍的技術來沉積擴散阻障層103。然後，可以用層104的導電材料填充該溝槽。在該導電線104包含銅及/或銅合金的具體實施例 中，這可以使用電鍍來完成。
之後，可實行化學機械研磨來移除導電線104的材料及/或該擴散阻障層103位於溝槽之外的的部分。沉積在該溝槽中的導電材料保留在該半導體結構100中並形成導電線104。之後，可以沉積蝕刻停止層105，舉例而言，使用化學氣相沉積及/或電漿強化化學氣相沉積。
填充有導電材料的導電線104及/或一個或多個導電通孔的形成的進一步特徵可對照用於在半導體結構中形成內連接的習知的鑲嵌或雙鑲嵌製程。
本揭露並不限於該半導體結構101包含其中形成有導電線104的單一層間電介質102的具體實施例。在其他具體實施例中，半導體結構100可以包含類似層間電介質層102的複數個層間電介質層，其中，各個層間電介質層包含一個或多個類似導電線104的導電線，且其中，層間電介質層102是彼此堆疊而成的。可設置填充有導電材料，舉例而言，譬如銅或銅合金的金屬，用以提供在不同層中的導電線之間的電性連接。
電性絕緣材料層106被沉積在該半導體結構100上。該電性絕緣材料層106的材料相對於該蝕刻停止層105的材料可以是能夠被選擇性地蝕刻的。
在第一材料相對於第二材料的選擇性蝕刻中，可使用一蝕刻製程，其中該第一材料的蝕刻速率實質上大於該第二材料的蝕刻速率。材料的蝕刻速率可以被表達成當該材料曝露使用在該蝕刻製程的蝕刻劑中時，單位 時間中被移除的該材料層的部分的厚度，其中，該厚度是以垂直於該材料層表面的方向來測量的。
在一些具體實施例中，該蝕刻停止層105可包含氮化矽，且該電性絕緣材料層106可包含二氧化矽。可使用乾式蝕刻製程來實行二氧化矽對氮化矽的選擇性蝕刻，其中，使用蝕刻氣體含有四氟化碳(carbon tetrafluoride,CF4)、四氟化碳和氧氣(O2)的混合氣體及/或四氟化碳和氫氣(H2)的混合氣體。
當包含二氧化矽時，該電性絕緣材料層106可以用化學氣相沉積製程及/或電漿強化化學氣相沉積製程來形成，其中，使用包含原矽酸四乙酯(TEOS)的反應氣體。
在形成該電性絕緣材料層106之後，可以在該電性絕緣材料層106中形成凹口201(見圖2)。
可以使用光微影製程形成該開口201。在該光微影製程中，可形成遮罩107在該電性絕緣材料層106上。該遮罩107覆蓋該電性絕緣材料層106在該凹口201要形成的地方以外的部分。該遮罩107可包含光阻且可藉由將該光阻層以由將分劃板(reticle)投影在該半導體結構100上而獲得的光圖案進行曝光來形成。當該光阻被顯影，已曝光的(或替代地是未曝光的)部分的光阻會被顯影液選擇性地移除。
第2圖顯示在製造過程的之後的步驟中的該半導體結構100的示意剖面圖。在形成該遮罩107之後， 可實行蝕刻製程。該蝕刻製程可以是非等向性(anisotropic)蝕刻製程，其中，在該電性絕緣材料層106的材料一部分上的蝕刻速率是依據相對於垂直方向的該電性絕緣材料層106的該部分的表面方向而定。
該垂直方向可以平行於該基板101的厚度方向，其中，該基板101在厚度方向的延伸小於該基板101在垂直於該厚度方向的任何水準方向的延伸。特別是，該厚度方向可以平行於有譬如場效電晶體的電路元件形成在其上的該基板101的表面的正向方向。
在該非等向性蝕刻製程中，該電性絕緣材料層106具有垂直於該厚度方向得實質上水準表面的部分的蝕刻速率大於該電性絕緣材料層106具有相對於該水準方向傾斜或平行的表面的部分的蝕刻速率。
由於蝕刻製程的非等向性，該凹口201可以獲得實質上水準的底部表面和實質上垂直的側壁，如第2圖中示意地所示。
該蝕刻製程可能停止在未被該遮罩107覆蓋的該電性絕緣材料層106的部分完全被移除之前。因此，部分的該電性絕緣材料層106殘留在該凹口201的底部。在第2圖中，元件符號202表示該凹口201的深度，是該凹口201的底部表面和鄰近該凹口201的該電性絕緣材料層106的部分的表面之間的距離，該距離是沿該垂直方向來測量。如第2圖所示，該凹口201的深度202可以小於該電性絕緣材料層106的厚度。
在一些具體實施例中，該電性絕緣材料層106可具有約200nm的厚度，且該凹口201的深度202可以是約182nm。在該電性絕緣材料層106下方的該蝕刻停止層105可具有約60nm的厚度。
然而，本揭露並不限於上述的層105、106的厚度和該凹口201的深度202的特定數值。在其他具體實施例中，可以使用不同的數值。舉例而言，該蝕刻停止層105可具有在約10-100nm的範圍中的厚度，該電性絕緣材料層106可具有小於約15000nm的厚度，且該凹口201的深度202可具有從約50-500nm的範圍中的值。
用於形成該凹口201的蝕刻製程可以是適用於選擇性移除該電性絕緣材料層106的材料的電漿蝕刻製程。在該電性絕緣材料層106包含二氧化矽的具體實施例中，該蝕刻製程可以是電漿蝕刻製程，其中，使用含有四氟化碳、四氟化碳和氧氣的混合氣體及/或四氟化碳和氫氣)的混合氣體的蝕刻氣體。可藉由調整該電漿蝕刻製程的參數來控制蝕刻製程的非等向性的程度，譬如施加給該半導體結構100的偏壓、施加給該蝕刻氣體用來產生電漿的射頻功率、以及該蝕刻氣體的組成和氣壓。
在形成該凹口201之後，可移除該遮罩107。這可以使用去光阻製程(resist strip process)來完成，舉例而言，電漿去光阻製程，其中，電漿是由在包含氧氣的氣體中的射頻放電而產生。
在移除該遮罩107之後，可沉積電容層堆疊 203。該電容層堆疊203可包含底部電極層204、205，其中該底部電極層204、205可以由不同的材料形成。該底部電極層204可以直接沉積在該電性絕緣材料層106上，而該底部電極層205可以沉積在該底部電極層204上。
該底部電極層204可包含金屬，例如鋁。可以使用例如濺鍍製程的物理氣相沉積製程來沉積該底部電極層204。該底部電極層204可具有從約50-1000nm的範圍中的厚度，特別是約80nm的厚度。
該底部電極層205可包含金屬化合物，例如氮化鈦，且可以使用例如濺鍍的物理氣相沉積製程、化學氣相沉積製程或電漿強化化學氣相沉積製程來沉積。該底部電極層205可具有從約10-250nm的範圍中的厚度，特別是約35nm的厚度。
該電容層堆疊203還可包含介電層206。該介電層206包含電性絕緣的材料。在一些具體實施例中，該介電層206可包含具有大於二氧化矽的介電常數的高k材料。在一些具體實施例中，該介電層206可包含五氧化二鉭(tantalum pentoxide,Ta2O5)。該介電層206可使用化學氣相沉積製程或原子層沉積製程來沉積。在一些具體實施例中，在形成該介電層206之後，該介電層206可以在包含臭氧(ozone)的周圍空氣中被退火。可以藉由以紫外光輻射照射包含氧的氣體來產生臭氧。該退火製程可幫助提供該介電層206的導電性的進一步降低。在進一步的具體實施例中，該介電層206可以用數個步驟沉積，其中，在各 個步驟中，沉積該介電層206的一部分，並在各個沉積步驟之後實行在包含臭氧的周圍空氣中的退火製程。該介電層206可具有小於約200nm的厚度，特別是約12nm的厚度。
該電容層堆疊203還可包含形成在該介電層206上的頂部電極層207。該頂部電極層207可以包含金屬或金屬化合物，例如氮化鈦。對於形成該頂部電極層207，可使用與用於形成該底部電極層205的沉積製程對應的沉積製程，如上所述。該頂部電極層207可具有從約10-250nm的範圍中的厚度，特別是約55nm的厚度。
本揭露並不限於具有如上述的結構的該電容層堆疊203的具體實施例。舉例而言，在其他具體實施例中，該電容層堆疊203可包含單一底部電極層包含舉例而言譬如鋁的金屬，或是舉例而言譬如氮化鈦的金屬化合物。該頂部電極層207可以用和該底部電極層相同的材料或不同的材料來形成。
此外，該介電層206可以由五氧化二鉭之外的介電材料來形成，舉例而言，從包含二氧化矽、三氧化矽、氮化矽、氧化鋁(Al2O3)、氧化鉿(hafnium oxide,HfO2)、氧化鈮(niobium oxide,Nb2O5)、氧化鈦鉭(TiTaO)、鈦酸鍶鋇(barium strontium titanate,BST)和鈦酸鍶(strontium titanate,STO)的材料群組中選出的一種材料。在一些具體實施例中，該介電層206可包含含有從上述材料群組中選出的不同材料所形成的次級層(sub-layer)的電介質堆疊。該 底部電極層204、205和頂部電極層207可用不同於鋁或氮化鈦的材料來形成，例如銅或氮化鉭。
在第2圖中，元件符號208表示該電容層堆疊203的厚度，沿該垂直方向測量。該電容層堆疊203的厚度208可對應於在該電性絕緣材料層106中的該凹口201的深度202。特別是，該電容層堆疊203的厚度20和該凹口201的深度202可以約略相等。因此，在該凹口201中的該電容層堆疊203的部分209具有位元在該電性絕緣材料層106和設在鄰近該凹口201的電性絕緣材料層106的部分之上的該電容層堆疊203的部分210之間的介面實質上相同的平面。設在鄰近該凹口的電性絕緣材料層106的部分之上的該電容層堆疊203的部分210是水準地和在該凹口201中的該電容層堆疊203的部分209分離開，其中，任何水準方向是實質上垂直於對應該基板101地厚度方向的垂直方向。
第3圖顯示在製造過程隨後的步驟中的該半導體結構100的示意剖面圖。在沉積該電容層堆疊203之後，可實行化學機械研磨製程。在該化學機械研磨製程中，該半導體結構100已經沉積有該電容層堆疊203的表面(在第3圖的視圖中的頂部)是相對於研磨墊移動，同時研磨液(slurry)被供應到該半導體結構100的該表面和該研磨墊之間的介面。該研磨液可與該半導體結構100的部分在該表面上化學反應，且可藉由該半導體結構100和該研磨墊之間的摩擦及/或在研磨液中的磨料顆粒所造成的磨 耗來移除反應產物。
在該化學機械研磨製程中，可平坦化該半導體結構100，以使得在該化學機械研磨製程之後，該半導體結構100具有實質上垂直於上述平行於該基板101的厚度方向的垂直方向的實質上平坦、水準的表面。
在該化學機械研磨製程中，設在該電性絕緣材料層106鄰近該凹口201的部分上的該電容層堆疊203的部分210可被移除。因此，在該化學機械研磨製程之後，該電性絕緣材料層106鄰近該凹口201的部分曝露在該半導體結構100的表面。
該化學機械研磨製程可在該電容層堆疊203的部分210被移除後同時停止，以使得該電性絕緣材料層106鄰近該凹口201的部分所曝露出來的表面實質上對應於在沉積該電容層堆疊203之前的該電性絕緣材料層106鄰近該凹口201的部分的表面，且在該化學機械研磨製程中，該電容層堆疊203的部分209未被移除。
然而，在一些具體實施例中，該化學機械研磨製程可移除鄰近該凹口201的該電性絕緣材料層106的少量材料。此外，該化學機械研磨製程可移除在該凹口201中的該頂部電極層207的少量材料，然而，其中，該凹口201中的該頂部電極層207實質部分未被移除，以使在該凹口201中的該電容層堆疊203的部分209的整體性不受影響。在一些具體實施例中，在該化學機械研磨製程之後，在該凹口201中的該頂部電極層207的部分的至少 80%、至少90%及/或至少95%的厚度可保留在該半導體結構100中。
在該化學機械研磨製程之後，可實行光微影製程。該光微影製程可圖案化在該凹口201中的該電容層堆疊203的部分209。
在該光微影製程中，可以從在該凹口201中的該電容層堆疊203的部分209形成電容器401(見圖4a和4b)，以下將詳細描述。
遮罩301可形成在該半導體結構100上。可使用光微影技術的光阻來形成該遮罩301。該遮罩301可覆蓋該電性絕緣材料層106鄰近該凹口201的部分。此外，該遮罩301可覆蓋一部分的該電容器401的電容區域302要形成該電容層堆疊203的部分209。鄰近該電容區域302，可有未被該遮罩301覆蓋的該電容器401的底部電極接觸區域303。
該底部電極接觸區域可包含將形成提供電性接觸給該底部電極層204、205的底部電極接觸通孔601(見第6圖)的區域(在第3圖中的該電容區域302的右側)，以及環狀包圍該電容區域302更窄的部分(在一些具體實施例中，其可具有約315nm的寬度)。特別是，該底部電極接觸區域303可包含一部分的在該凹口201中接近該凹口201的邊緣的該電容層堆疊203的部分209，此處該底部電極層204、205和該介電層206不平行於該凹口201的底部表面，但實質上平行於該凹口201的側壁地延 伸。
第4a、4b圖顯示在製造過程隨後的步驟中的該半導體結構100的示意剖面圖，其中，第4b圖顯示示意上視圖且第4a圖顯示沿線段A-A的示意剖面圖，對應第1a、2和3圖所示的示意剖面圖。
在形成該遮罩301之後，可實行蝕刻製程來移除在該底部電極接觸區域303中的該頂部電極層207的該介電層206的部分。在該電容區域302中的該頂部電極層207的該介電層206的部分被該遮罩301保護而不曝露在用於蝕刻製程的蝕刻液中，以使他們在蝕刻製程中不被移除。此外，該遮罩301可保護該電性絕緣材料層106鄰近該凹口201的部分不被蝕刻液影響。
用來移除在該底部電極接觸區域303中的該頂部電極層207的該介電層206的部分的蝕刻製程可以是電漿蝕刻製程，其中，使用包含氟和氟碳(fluorocarbon)的源氣體(source gas)，特別是在該頂部電極層207包含氮化鈦以及該介電層206包含五氧化二鉭的具體實施例中。
當在該底部電極接觸區域303中的該頂部電極層207的該介電層206的部分被移除時，可停止該蝕刻製程，其中，在該底部電極接觸區域303中的該底部電極層205的部分和在該底部電極接觸區域303中的該底部電極層204的部分中的至少一者未被移除。
因此，在該電漿蝕刻製程之後，該底部電極層204和該底部電極層205中的至少一者曝露在該底部 電極接觸區域303中。
在一些具體實施例中，該底部電極層204和該底部電極層205兩者可保留在該半導體結構100的該底部電極接觸區域303中，使得該底部電極層205曝露在該底部電極接觸區域303中，如第4a和4b圖所示。在該凹口201的邊緣附近，該蝕刻製程中未被移除的在該凹口的側壁上的該底部電極層204的部分的殘留物也可以曝露出來，如第4a和4b圖所示。
在該電漿蝕刻製程之後，可實行濕式清洗製程來移除可能在該電漿蝕刻製程中形成的聚合物以及來自該凹口201的側壁的該底部電極層204、205的材料的殘留物，例如鋁殘留物。在一些具體實施例中，在濕式清洗製程中，該半導體結構100可曝露在胺基的光阻剝離液(resist stripper)及/或四甲基氫氧化銨(tetramethyl ammonium hydroxide,TMAH)中。
在該電容區域302中，該底部電極層204、205的部分形成該電容器401的一個電極，且在該電容區域302中的該頂部電極層207的部分形成該電容器401的另一個電極。在該電容區域302中的該介電層206提供該電容器401的電介質。因此，該電容器401可以具有平板電容結構。
該電容區域302可具有實質上矩形的結構，特別是實質上方形的結構，如圖4b所示，其中，該電容區域302的邊角可以導角(rounded)。如第4b圖所示，該 凹口201可具有實質上矩形的結構，其中該凹口201的邊角可以導角。在其他具體實施例中，該凹口201和該電容區域302可具有不同的形狀。舉例而言，在一些具體實施例中，該電容區域302可具有圓形形狀，且該凹口201可具有橢圓形形狀。
如上所述，該電容器401的形成可包含兩個光微影製程，其中，第一光微影製程是實行來形成該凹口201，且該第二光微影製程是實行來曝露出在該底部電極接觸區域303中的該底部電極層204、205中的至少一者。該第一光微影製程是實行在沉積該電容層堆疊203之前，且該第二光微影製程是實行在移除該電容層堆疊203在該凹口201之外的部分的化學機械研磨製程之後。因此，不需要在存在覆蓋實質上整個該半導體結構100的表面的連續不斷的該電容層堆疊203下才該第一和第二光微影製程。特別是，當實行該第一和第二光微影製程時，在該半導體結構100中的對準標記(未圖示)不需要被該電容層堆疊203覆蓋。因此，在該第一和第二光微影製程中，可以使用傳統的光學對準技術來將該遮罩107、301對準該半導體結構100。
第5圖顯示在製造過程的之後的步驟中的該半導體結構100的示意剖面圖。可形成電性絕緣材料層501。在一些具體實施例中，可使用相同的材料形成該電性絕緣材料層106、501。特別是，該電性絕緣材料層106和該電性絕緣材料層501兩者都可包含二氧化矽。因此，該 電性絕緣材料層106、501形成圍繞該電容器401的電性絕緣區域。當包含該二氧化矽時，可使用化學氣相沉積製程或電漿強化化學氣相沉積製程來形成該層501，其中，使用原矽酸四乙酯作為反應氣體，類似上述該電性絕緣材料層106的形成。
在沉積該電性絕緣材料層501之後，該層501可具有非平面的表面輪廓。特別是，在該底部電極接觸區域303上方的該電性絕緣材料層501的部分和在該電容區域302上方的該電性絕緣材料層501的部分可具有實質上相同的厚度，以使該電性絕緣材料層501具有凹口502在在該底部電極接觸區域303上方。
第6圖顯示在製造過程的之後的步驟中的該半導體結構100的示意剖面圖。在沉積該電性絕緣材料層501之後，可實行平坦化製程。在一些具體實施例中，該平坦化製程可以是化學機械研磨製程。在平坦化製程之後，該電性絕緣材料層501可具有實質上平坦、水準的表面，其垂直於該半導體結構100的垂直方向。
之後，可形成底部電極接觸通孔601、頂部電極接觸通孔602和金屬接觸通孔603。這可以使用光微影和蝕刻製程來完成。在光微影製程中，遮罩604可以形成在該電性絕緣材料層501上。該遮罩604可包含光阻。該遮罩604未覆蓋在該接觸通孔601、602、603的位置的該電性絕緣材料層501的部分。該電性絕緣材料層501的其他部分可被該遮罩604覆蓋。
在形成該遮罩604之後，可以實施一個或多個蝕刻製程，例如電漿蝕刻製程，來形成該接觸通孔601、602、603。該一個或多個蝕刻製程可包含非等向性蝕刻製程，其適用於移除該電性絕緣材料層106、501的材料。由於該蝕刻製程的非等向性，可以獲得該接觸通孔601、602、603實質上垂直的側壁。
該非等向性蝕刻製程可以是適用於相對於該頂部電極層207、該底部電極層205和該蝕刻停止層105的材料來選擇性移除該電性絕緣材料層106、501的材料的選擇性蝕刻製程。因此，該電性絕緣材料層106、501的材料的蝕刻會立即停止在該頂部電極層207曝露在該頂部電極接觸通孔602底部、該底部電極層205曝露在該底部電極接觸通孔601底部以及該蝕刻停止層105曝露在該金屬接觸通孔603底部時立即停止。
之後，可實行進一步的蝕刻製程來移除在該金屬接觸通孔603底部的該蝕刻停止層105的部分，以使該導電線104曝露在該金屬接觸通孔603底部。
第7圖顯示在製造過程的之後的步驟中的該半導體結構100的示意剖面圖。在形成該接觸通孔601、602、603之後，可以在該電性絕緣材料層501中形成溝槽703、704。類似該接觸通孔601、602、603，可以使用光微影製程形成該溝槽703、704，其中遮罩(未圖示)形成在該半導體結構100上方，其覆蓋除了該溝槽703、704要形成處的部分之外的該電性絕緣材料層501的表面。之後，可 實行適用於移除該電性絕緣材料層501的材料的蝕刻製程。該蝕刻製程的特徵可以對應於在該接觸通孔601、602、603的形成中用來移除該電性絕緣材料層106、501的材料的的蝕刻製程的特徵，然而，其中，依據該溝槽703、704的深度，該蝕刻製程的持續時間可以較短。之後，可以使用去光阻製程來移除用來形成該溝槽703、704的遮罩。
在形成該溝槽703、704之後，可沉積擴散阻障層701在該半導體結構100上。該擴散阻障層701的材料和其形成方法可以對應上述的擴散阻障層103的材料和形成方法。在形成該擴散阻障層701之後，擴散阻障層701可覆蓋該接觸通孔601、602、603和該溝槽703、704的底部和側壁的表面，以及鄰近該接觸通孔601、602、603和該溝槽703、704的該電性絕緣材料層501的部分的表面。
可以沉積金屬702在該半導體結構100上。在一些具體實施例中，該金屬702可包含銅及/或銅合金，且可使用電鍍製程來沉積。該金屬702可填充該接觸通孔601、602、603和該溝槽703、704。在沉積金屬702之後，金屬可能還存在於鄰近該接觸通孔601、602、603和該溝槽703、704的該電性絕緣材料層501的表面上。
可實行化學機械研磨製程。在化學機械研磨製程中，可以移除位於該接觸通孔601、602、603和該溝槽703、704之外的該擴散阻障層701和該金屬702的部分，特別是在鄰近該接觸通孔601、602、603和該溝槽703、704的該電性絕緣材料層501的表面部分上的金屬的部 分，以獲得如第7圖所示的結構。
以該金屬702填充的該溝槽703提供供應該底部電極接觸通孔601和該金屬接觸通孔603之間的電性連接的導電線。以該金屬702填充的該底部電極接觸通孔601可提供在該溝槽703中的導電線和該底部電極層204、205之間的電性連接。該金屬接觸通孔603可提供形成在該溝槽703中的導電線和該導電線104之間的電性連接。因此，該電容器401的該底部電極層204、205可以電性連接到該導電線104。
在該頂部電極接觸通孔中的該金屬702可提供該頂部電極層207和由在該溝槽704中的該金屬702所形成的導電線之間的電性連接。
該導電線104和由在該溝槽704中的該金屬702所形成的導電線可提供該電容器401和在該半導體結構100中的其他電路元件(未圖示)之間的電性連接。
進一步的製程步驟可包含在該電性絕緣材料層501和該金屬702上形成一個或多個介電層。
本揭露並不限於如上所述的使用化學機械研磨製程來平坦化該電性絕緣材料層501的具體實施例。在其他具體實施例中，可以實行不同種類的平坦化製程，如將在以下參考第8圖進行描述者。為了方便起見，一邊是在第1到7圖中，另一邊是在第8圖中，相同的元件符號被用來代表相同的元件。除非特別明確地闡明，由相同的元件符號來代表的元件可具有對應的特徵，且使用對應 的方法來形成。
第8圖顯示在製造過程的一個階段中的半導體結構100的示意剖面圖。該半導體結構100包含基板101、層間電介質102、由擴散阻障層103和蝕刻停止層105和該半導體結構100的其他特徵分離開的導電線104、具有電容器401形成在其中的凹口201的電性絕緣材料層106、以及覆蓋該電容器401的電性絕緣材料層501。該電容器401可包含底部電極層204、205，其設置在電容區域302和底部電極接觸區域303中。此外，該電容器401包含介電層206和頂部電極層207，其設置在該電容區域302中。該電性絕緣材料層501包含凹口502，其位在該底部電極接觸區域303上方。該半導體結構100的上述特徵可以參考第1a到5圖如上所述地完成。
在沉積該電性絕緣材料層501之後，可實行平坦化製程。該平坦化製程可包含旋轉塗布製程。在旋轉塗布製程中，該半導體結構100可以繞一平行於該半導體結構的垂直方向的旋轉軸心旋轉。在該半導體結構100旋轉過程中，可供應濕式填隙材料(wet gap-fill material)801的溶液到該半導體結構100的表面上，該濕式填隙材料801的溶液可包含習知的旋塗玻璃(spin-on glass)，舉例而言，在溶劑中的矽氧烷(siloxane)、矽酸(silicate)及/或含氫矽氧烷((hydrogen silsequioxane)。
由於離心力，該濕式填隙材料801的溶液可以分佈到該半導體結構100的整個表面，且在該電性絕緣 材料層501的實質上水準的表面部分上的該濕式填隙材料801的部分可被移除。然而，在該電性絕緣材料層501的該凹口502中的該濕式填隙材料801的部分可保留在該半導體結構100上。因此，可以獲得該半導體結構100的實質上平坦的表面。
在沉積該濕式填隙材料801之後，可實行參考如上第6到7圖所述的進一步的製程步驟，其中，可省略該電性絕緣材料層501的化學機械研磨。
以上所述的具體實施例僅是說明性的，因為本發明可以以不同的但等效的方式修改和實施，這些方式對於獲得這裏講授的益處的本領域的技術人員是顯然的。舉例而言，可以不同的順序實行所闡述的製程步驟。此外，除在下面的申請專利範圍中描述的之外，不打算限制這裏表示的構造或設計的細節。因此證實，以上公開的具體實施例可以改變或修改，並且所有這樣的變化認為在本發明的範圍和精神內。因而，這裏尋求的保護在下面的申請專利範圍中敍述。
100‧‧‧半導體結構
101‧‧‧基板
102‧‧‧層間電介質
103‧‧‧擴散阻障層
104‧‧‧導電線
105‧‧‧蝕刻停止層
106‧‧‧電性絕緣材料層
201‧‧‧凹口
203‧‧‧電容層堆疊
204、205‧‧‧底部電極層
206‧‧‧介電層
207‧‧‧頂部電極層
209‧‧‧電容層堆疊203的部分
301‧‧‧遮罩
302‧‧‧電容區域
303‧‧‧底部電極接觸區域

Claims (20)

  1. 一種形成積體電路之方法，包括：形成第一電性絕緣材料層在半導體結構上方；形成凹口在該第一電性絕緣材料層中；沉積電容層堆疊在該第一電性絕緣材料層上方，該電容層堆疊包含一層或多層底部電極層、介電層、以及頂部電極層，其中，該電容層堆疊的第一部分係設置在該凹口中，且該電容層堆疊的第二部分係設置在該第一電性絕緣材料層鄰近該凹口的部分上方；以及實行化學機械研磨製程，該化學機械研磨製程移除該電容層堆疊的該第二部分，其中，該電容層堆疊的該第一部分的至少相當部分未被移除。
  2. 如申請專利範圍第1項所述的方法，其中，該一層或多層底部電極層中的至少一者包含金屬以及金屬化合物中的至少一者，且該頂部電極層包含金屬以及金屬化合物中的至少一者。
  3. 如申請專利範圍第1項所述的方法，還包括在該化學機械研磨製程之後，從該電容層堆疊的該第一部分形成電容器，該電容器包含電容區域以及鄰接該電容區域的底部電極接觸區域，形成該電容器包含移除該頂部電極層在該底部電極接觸區域中的一部分以及該介電層在該底部電極接觸區域中的一部分，使得該一層或多層底部電極層中的一者曝露在該底部電極接觸區 域中，其中，該頂部電極層以及該介電層在該電容區域中的部分未被移除。
  4. 如申請專利範圍第3項所述的方法，其中，形成該電容器包含：形成覆蓋該電容區域以及該第一電性絕緣材料層鄰接該凹口的該至少一部分的遮罩，其中，該遮罩未覆蓋該底部電極接觸區域；以及實行蝕刻製程，該蝕刻製程移除該頂部電極層以及該介電層在該底部電極接觸區域中的該部分。
  5. 如申請專利範圍第3項所述的方法，還包含形成第二電性絕緣材料層在該半導體結構上方，該第二電性絕緣材料層覆蓋該電容器。
  6. 如申請專利範圍第5項所述的方法，還包含形成底部電極接觸通孔和頂部電極接觸通孔在該第二電性絕緣材料層中，該底部電極接觸通孔設置在該底部電極接觸區域上方，該頂部電極接觸通孔設置在該電容區域上方。
  7. 如申請專利範圍第6項所述的方法，還包含在形成該底部電極接觸通孔和該頂部電極接觸通孔之前，平坦化該第二電性絕緣材料層。
  8. 如申請專利範圍第7項所述的方法，其中，該平坦化包含實行化學機械研磨製程。
  9. 如申請專利範圍第7項所述的方法，其中，該平坦化包含實行旋塗製程以沉積濕式填隙材料在該第一半導 體材料層上。
  10. 如申請專利範圍第6項所述的方法，還包含以導電材料填充該頂部電極接觸通孔和該底部電極接觸通孔。
  11. 如申請專利範圍第10項所述的方法，其中，該半導體結構包括含有金屬的導電特徵。
  12. 如申請專利範圍第11項所述的方法，還包含形成金屬接觸通孔在該第一電性絕緣材料層和該第二電性絕緣材料層中，該金屬接觸通孔位在該導電特徵上方。
  13. 如申請專利範圍第11項所述的方法，其中，在該第一電性絕緣材料層中的該凹口係形成在該導電特徵上方。
  14. 如申請專利範圍第13項所述的方法，其中，該導電特徵包含導電線。
  15. 如申請專利範圍第1項所述的方法，其中，該一層或多層底部電極層包括含有鋁的第一底部電極層和含有氮化鈦的第二底部電極層。
  16. 如申請專利範圍第15項所述的方法，其中，該介電層包含五氧化二鉭。
  17. 如申請專利範圍第16項所述的方法，其中，該頂部電極層包含氮化鈦。
  18. 如申請專利範圍第1項所述的方法，其中，該電容層堆疊的厚度和該凹口的深度大約相等。
  19. 如申請專利範圍第1項所述的方法，其中，形成該凹口包含形成在該第一電性絕緣材料層上方的遮罩，以 及實行蝕刻製程，以部分地移除該電性絕緣材料層未被該遮罩覆蓋的部分。
  20. 一種形成積體電路之方法，包括：形成電性絕緣材料層在半導體結構上方，該半導體結構包含含有金屬的導電線；形成凹口在該電性絕緣材料層中；沉積電容層堆疊在該電性絕緣材料層上方，該電容層堆疊包含含有金屬和金屬化合物中的至少一者的一層或多層底部電極層、介電層、以及含有金屬和金屬化合物中的至少一者的頂部電極層，其中，該電容層堆疊具有對應於該凹口的深度的厚度；實行化學機械研磨製程，該化學機械研磨製程移除該電容層堆疊的第一部分，該第一部分在該電性絕緣材料層鄰接該凹口的一部分上方，其中，該電容層堆疊在該凹口中的第二部分的至少相當部分未被移除；以及在該化學機械研磨製程之後，實行光微影製程，該光微影製程圖案化該電容層堆疊的該第二部分。
TW103103093A 2013-03-14 2014-01-28 形成包含金屬絕緣體金屬電容之半導體結構的方法 TWI559557B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/827,786 US8969170B2 (en) 2013-03-14 2013-03-14 Method of forming a semiconductor structure including a metal-insulator-metal capacitor

Publications (2)

Publication Number Publication Date
TW201442254A TW201442254A (zh) 2014-11-01
TWI559557B true TWI559557B (zh) 2016-11-21

Family

ID=51503922

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103093A TWI559557B (zh) 2013-03-14 2014-01-28 形成包含金屬絕緣體金屬電容之半導體結構的方法

Country Status (3)

Country Link
US (1) US8969170B2 (zh)
CN (1) CN104051231B (zh)
TW (1) TWI559557B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497773B2 (en) * 2014-03-31 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve MIM device performance
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9892924B2 (en) * 2015-03-16 2018-02-13 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor structure and manufacturing method thereof
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10381161B2 (en) * 2017-11-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Capacitor structure
EP3733310A1 (en) * 2019-04-30 2020-11-04 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO Acoustic piezoelectric membrane transducer arrays with localized membrane vibrations
US11170834B2 (en) * 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
JP2022079335A (ja) * 2020-11-16 2022-05-26 株式会社村田製作所 受動部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319769B1 (en) * 1999-01-29 2001-11-20 Hyundai Electronics Industries Co., Ltd. Capacitor in a semiconductor device and a fabricating method thereof
US6603169B2 (en) * 2000-12-20 2003-08-05 Samsung Electronics Co., Ltd. Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same
US20080291601A1 (en) * 2005-11-08 2008-11-27 Nxp B.V. Integrated Capacitor Arrangement for Ultrahigh Capacitance Values
US20080291603A1 (en) * 2005-11-08 2008-11-27 Nxp B.V. Trench Capacitor Device Suitable for Decoupling Applications in High-Frequency Operation
US20100244189A1 (en) * 2007-05-10 2010-09-30 Ipdia Integration substrate with a ultra-high-density capacitor and a through-substrate via

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6646323B2 (en) * 2001-05-04 2003-11-11 Texas Instruments Incorporated Zero mask high density metal/insulator/metal capacitor
US6436787B1 (en) * 2001-07-26 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming crown-type MIM capacitor integrated with the CU damascene process
CN1532911A (zh) * 2003-03-19 2004-09-29 矽统科技股份有限公司 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法
KR20090079559A (ko) * 2008-01-18 2009-07-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그의 형성 방법
CN102420107B (zh) * 2011-06-15 2013-12-04 上海华力微电子有限公司 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319769B1 (en) * 1999-01-29 2001-11-20 Hyundai Electronics Industries Co., Ltd. Capacitor in a semiconductor device and a fabricating method thereof
US6603169B2 (en) * 2000-12-20 2003-08-05 Samsung Electronics Co., Ltd. Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same
US20080291601A1 (en) * 2005-11-08 2008-11-27 Nxp B.V. Integrated Capacitor Arrangement for Ultrahigh Capacitance Values
US20080291603A1 (en) * 2005-11-08 2008-11-27 Nxp B.V. Trench Capacitor Device Suitable for Decoupling Applications in High-Frequency Operation
US20100244189A1 (en) * 2007-05-10 2010-09-30 Ipdia Integration substrate with a ultra-high-density capacitor and a through-substrate via

Also Published As

Publication number Publication date
CN104051231A (zh) 2014-09-17
CN104051231B (zh) 2017-04-26
US8969170B2 (en) 2015-03-03
TW201442254A (zh) 2014-11-01
US20140273396A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
TWI559557B (zh) 形成包含金屬絕緣體金屬電容之半導體結構的方法
JP3196203B2 (ja) 半導体素子の形成方法
KR100413908B1 (ko) 반도체 물질 상의 유전체층 보호 방법, 상호 접속 구조체 형성 방법 및 이중 대머신 상호 접속 구조체 형성 방법
US6171951B1 (en) Dual damascene method comprising ion implanting to densify dielectric layer and forming a hard mask layer with a tapered opening
US9269663B2 (en) Single pattern high precision capacitor
TWI636576B (zh) 嵌入式金屬－絕緣體－金屬（ｍｉｍ）電容器
US9412651B2 (en) Air-gap formation in interconnect structures
JP2009528690A (ja) 誘電材料における金属配線
TWI713147B (zh) 半導體裝置的形成方法
US10276378B1 (en) Method of forming funnel-like opening for semiconductor device structure
CN111448657B (zh) 亚微米间距金属层上的模拟电容器
US9911648B2 (en) Interconnects based on subtractive etching of silver
TW201801181A (zh) 半導體裝置之形成方法
TWI323021B (en) Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric
US9373680B1 (en) Integrated circuits with capacitors and methods of producing the same
CN105720001A (zh) 半导体结构的形成方法
US11615983B2 (en) Semiconductor structure and method for forming the same
US20040157392A1 (en) Capacitor in an interconnect system and method of manufacturing thereof
US7326647B2 (en) Dry etching process to form a conductive layer within an opening without use of a mask during the formation of a semiconductor device
CN105655288A (zh) 半导体结构的形成方法
KR20070045578A (ko) 반도체 소자의 제조방법
KR100668961B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
JP2011155074A (ja) 半導体装置の製造方法
CN112018029A (zh) 半导体制造方法
JP2006041109A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees