TWI558041B - 連接器結構與其製作方法 - Google Patents
連接器結構與其製作方法 Download PDFInfo
- Publication number
- TWI558041B TWI558041B TW102148227A TW102148227A TWI558041B TW I558041 B TWI558041 B TW I558041B TW 102148227 A TW102148227 A TW 102148227A TW 102148227 A TW102148227 A TW 102148227A TW I558041 B TWI558041 B TW I558041B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- conductive
- segment
- layer
- terminal
- Prior art date
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本發明是有關於一種連接器結構,且特別是有關於一種連接器結構的製作方法。
近年來,隨著科技產業日益發達,電子產品例如筆記型電腦(notebook computer,NB)、平板電腦(tablet computer)與智慧型手機(smart phone)已頻繁地出現在日常生活中。電子產品的型態與使用功能越來越多元,因此應用於電子產品中的線路板(circuit board)也成為相關技術中的重要角色。為了增加線路板的應用,線路板上可以配置各種不同類型的連接器,以連接線路板與其他電子元件或連接多個線路板。其中,一些連接器可以直接在線路板的製作過程中同時製作於線路板上。
圖1是習知的一種連接器結構的剖面示意圖。請參考圖1,連接器結構50通常包括介電層52與多個端子54,其中介電層52具有通孔56(圖1繪示一個通孔56作為舉例說明)。端子54分別壓合在介電層52上並鄰近通孔56。導電層58藉由電鍍製程
而形成於通孔56的內側並連接端子54。導電層58也可藉由電鍍製程形成於介電層52上,並構成未繪示的導電線路。如此,分別位於介電層52的上下表面的兩端子54可以藉由通孔56與穿越通孔56的導電層58彼此電性導通。連接器結構50可配置於未繪示的線路板上,例如是將介電層52壓合於線路板上,並藉由端子54連接線路板上的導電接墊或者其他電子元件。據此,連接器結構50可進一步電性導通壓合於端子120上的多個線路板或電子元件,進而達到層間導通的目的。然而,當連接器結構50的介電層52的厚度較厚,而使通孔56的深度變深時,導電層58不利於藉由電鍍製程形成在通孔56的內側。因此,上述藉由導電層58導通端子54的製作方式所製作的連接器結構的尺寸受到限制,且製作方式較為困難。
本發明提供一種連接器結構的製作方法,能應用於製作各種厚度的連接器結構。
本發明提供一種連接器結構,具有簡易的製作方式。
本發明的連接器結構的製作方法包括下列步驟:提供一基板,且基板包括一介電層與至少一導電柱,其中介電層具有相對的兩表面,導電柱內埋於介電層,並且延伸至兩表面。壓合至少一端子於介電層的其中一表面上,其中端子具有一第一段與相對第一段的一第二段,第一段壓合於介電層上並鄰近導電柱,第
二段從第一段延伸至導電柱的上方,且端子適於接受一外力而使第二段抵靠於導電柱。
本發明的連接器結構包括一基板以及至少一端子。基板包括一介電層以及至少一導電柱。介電層具有相對的兩表面。導電柱內埋於介電層,並且延伸至兩表面。端子配置於介電層的其中一表面上,其中端子具有一第一段與相對第一段的一第二段,第一段配置於介電層上並鄰近導電柱,第二段從第一段延伸至導電柱的上方,且端子適於接受一外力而使第二段抵靠於導電柱。
在本發明的一實施例中,上述的提供基板的步驟包括下列步驟:提供一導電層。移除導電層的一局部,以形成至少一導電柱。壓合一介電層於導電柱上,以形成基板。
在本發明的一實施例中,上述的提供導電層的步驟包括提供一多層板材,其中多層板材包括導電層與至少一支撐層,導電層配置於支撐層上。
在本發明的一實施例中,上述的連接器結構的製作方法更包括下列步驟:在壓合介電層於導電柱上的步驟之後,移除支撐層。
在本發明的一實施例中,上述的移除導電層的局部的步驟包括蝕刻製程。
在本發明的一實施例中,上述的提供基板的步驟包括下列步驟:提供一介電層。形成至少一通孔於介電層上,通孔貫穿介電層。植入至少一導電柱於通孔內,以形成基板。
在本發明的一實施例中,上述的形成通孔於介電層上的步驟包括鑽孔。
在本發明的一實施例中,上述的壓合端子的步驟包括分別壓合兩端子於介電層的兩表面上,其中兩端子適於接受外力而以第二段抵靠於導電柱,以使兩端子藉由導電柱彼此電性導通。
在本發明的一實施例中,上述的端子的數量為兩個,分別配置於介電層的兩表面上,其中端子適於接受外力而使第二段抵靠於導電柱,而端子藉由導電柱彼此電性導通。
在本發明的一實施例中,上述的端子具有一中間段,位於第一段與第二段之間,且中間段相對於介電層的距離大於第一段相對於介電層的距離以及第二段相對於介電層的距離,以使端子呈現彎折狀。端子適於以中間段接受外力而產生變形,以使第二段相對於第一段移動並抵靠於導電柱。
在本發明的一實施例中,上述的導電柱的材質包括銅(copper),端子的材質包括銅箔(copper foil)。
基於上述,本發明的連接器結構與其製作方法將端子壓合於基板上,其中基板包括介電層與內埋於介電層的導電柱,而端子壓合於介電層上並延伸至導電柱的上方。端子適於接受一外力而使第二段抵靠於導電柱。如此,端子可藉由抵靠導電柱而電性導通。相較於習知以電鍍製程在介電層的通孔上形成導電層來導通端子的技術而言,本發明的連接器結構具有簡易的製作方式,而其製作方法能應用於製作各種厚度的連接器結構。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
50、100‧‧‧連接器結構
52、112‧‧‧介電層
54、120‧‧‧端子
56、104‧‧‧通孔
58、114a‧‧‧導電層
102‧‧‧多層板材
102a1、102a2‧‧‧支撐層
110‧‧‧基板
114‧‧‧導電柱
122‧‧‧第一段
124‧‧‧第二段
126‧‧‧中間段
S1、S2‧‧‧表面
d1、d2、d3‧‧‧距離
圖1是習知的一種連接器結構的剖面示意圖。
圖2是本發明一實施例的連接器結構的剖面示意圖。
圖3是圖2的連接器結構的製作流程圖。
圖4A至圖4E是圖3的連接器結構的剖面示意圖。
圖5是圖2的連接器結構的另一製作流程圖。
圖6A至圖6D是圖5的連接器結構的剖面示意圖。
圖2是本發明一實施例的連接器結構的剖面示意圖。請參考圖2,在本實施例中,連接器結構100包括基板110以及多組端子120。基板110包括介電層112以及多個導電柱114。介電層112具有相對的兩表面S1與S2。導電柱114內埋於介電層112,並且延伸至兩表面S1與S2。各端子120分別配置於介電層112的其中一表面S1或S2上。舉例來說,本實施例的每一組端子120對應於一個導電柱114,其中每組端子120的數量為兩個,兩端子120分別配置在介電層112的兩表面S1與S2上,並分別鄰近對應的導電柱114的相對兩側。然而,在其他實施例中,連接器結構
也可僅包括一組端子120(對應一個導電柱114),或者每組端子120的數量可為一個或多個,本發明並不限制端子120的數量。
在本實施例中,各端子120具有第一段122與相對第一段122的第二段124。第一段122配置於介電層112上並鄰近導電柱114,第二段124從第一段122延伸至導電柱114的上方。各端子120適於接受外力而使第二段124抵靠於導電柱114,而與導電柱114電性連接。如此,當各組端子120均接受外力而使第二段124抵靠於導電柱114時,各組端子120可透過導電柱114彼此電性導通。導電柱114的材質可以是銅(copper)或其他導電材料,介電層112的材質可以是絕緣材料,而端子120的材質可以是銅箔(copper foil)或其他導電材料。導電柱114內埋於介電層112,並藉由介電層112彼此電性絕緣,端子120藉由接受外力而以第二段124抵靠於導電柱114,進而與導電柱114電性連接。此外,由於端子120與導電柱114受限於材質因素而無法互相固定,因此本實施例將端子120的第一段122壓合於介電層112上,以使第二段124能藉由外力而相對於第一段122移動並接觸導電柱114。端子120藉由外力維持第二段124與導電柱114之間的緊密接觸。如此,連接器結構100可省略習知藉由電鍍製程電鍍介電層上的通孔來導通通孔兩側的端子的步驟。
另一方面,在本實施例中,端子120還具有中間段126,位於第一段122與第二段124之間,且中間段126相對於介電層112的距離d1大於第一段122相對於介電層112的距離d2以及第
二段124相對於介電層112的距離d3,以使各端子120呈現彎折狀。換言之,本實施例的第一段122配置在介電層112的表面S1或S2上,中間段126與第二段124往接近導電柱114的方向延伸至導電柱114的上方,且中間段126相對於介電層112的高度大於第二段124相對於介電層112的高度。據此,當連接器結構100配置於未繪示的線路板上,例如是將介電層112壓合於線路板上,並藉由端子120連接線路板上的導電接墊或者其他電子元件時,導電接墊或電子元件接觸中間段126。端子120適於以中間段126接受線路板所施加的外力而產生變形,以使第二段124相對於第一段122移動並抵靠於導電柱114。此外,藉由線路板的擠壓,端子120的第二段124可以維持緊密接觸導電柱114。如此,連接器結構100可藉由位在介電層112的相對兩側的端子120接觸導電柱114而彼此電性導通,並進一步電性導通壓合於端子120上的多個線路板或電子元件,進而達到層間導通的目的。
針對上述的連接器結構100,本發明還提出連接器結構100的製作方法,以下將以圖式搭配文字進行說明。
圖3是圖2的連接器結構的製作流程圖。圖4A至圖4E是圖3的連接器結構的剖面示意圖。請參考圖3與圖4A至圖4E,在本實施例中,連接器結構100的製作方法包括下列步驟:首先,在步驟S110中,提供基板110,且基板110包括介電層112與導電柱114。最後,在步驟S120中,壓合端子120於介電層的兩表面S1與S2上。更進一步地說,在步驟S110中,提供基板110的
步驟更包括下列步驟:首先,在步驟S112中,提供導電層114a。接著,在步驟S114中,移除導電層114a的局部,以形成導電柱114。最後,在步驟S116中,壓合介電層112於導電柱114上,以形成基板110。以下將以圖3與圖4A至圖4E依序搭配文字說明本實施例的連接器結構100的製作方法。
首先,請參考圖3與圖4A至圖4D,在步驟S110中,提供基板110,且基板110包括介電層112與導電柱114。在本實施例中,介電層112具有相對的兩表面S1與S2(繪示於圖4D)。導電柱114內埋於介電層112,並且延伸至兩表面S1與S2。提供基板110的步驟(步驟S110)如下所述。
首先,請參考圖3與圖4A,在步驟S112中,提供導電層114a。在本實施例中,提供導電層114a的步驟包括提供多層板材102,其中多層板材102包括導電層114a與兩支撐層102a1與102a2,導電層114a配置於支撐層102a1與102a2上。具體而言,本實施例的導電層114a的材質可以是銅,並在後續製程中形成如圖2所示的導電柱114。為了使加工導電層114a的製程更為便利,本實施例選用常見的三層板材作為多層板材102。所述三層板材包括兩層銅層與位在兩層銅層之間的一層鎳層,其中一銅層作為導電層114a,鎳層作為支撐層102a1,而另一銅層作為支撐層102a2。最接近導電層114a的一支撐層102a1的材質與導電層114a的材質不相同(本實施例是以銅與鎳為例),可以避免在後續加工導電層114a的步驟中影響支撐層102a1的支撐作用,但本發明不以此為
限制。此外,在選用材質與導電層114a不同的鎳層作為支撐層102a1之後,由於鎳層的材質較軟,為了使加工導電層114a的製程更為便利,可藉由配置額外的一層銅層作為支撐層102a2來加強多層板材102的強度。然而,在其他實施例中,多層板材也可僅具有一層支撐層,或者可直接省略配置支撐層102。本發明不限制支撐層102的材質以及配置與否,亦不限於以多層板材102的形式來提供導電層114a。
接著,請參考圖3與圖4B,在步驟S114中,移除導電層114a的局部,以形成導電柱114。在本實施例中,移除導電層114a的局部的步驟可以是蝕刻製程。導電柱114藉由蝕刻製程而彼此分離,並形成於前述的支撐層102a1與102a2上。據此,採用多層板材102的形式提供導電層114a,並在支撐層102a1與102a2上形成導電柱114,有助於維持導電柱114之間的相對位置,並使加工導電柱114的過程更為便利。此外,在其他實施例中,任何適用於移除導電層114a的局部的加工方式都可應用於上述形成導電柱114的步驟,本發明不限於以蝕刻製程形成導電柱114,亦不限於以多層板材102的形式製作導電柱114。
最後,請參考圖3與圖4C,在步驟S116中,壓合介電層112於導電柱114上,以形成基板110。在本實施例中,介電層112的材質可以是絕緣材料。介電層112藉由壓合製程(lamination process)壓合於導電柱114上,並且包覆導電柱114。至此步驟,由介電層112與導電柱114所構成的基板110大致上已完成。基
板110包括介電層112與導電柱114,而導電柱114內埋於介電層112,並且延伸至介電層112的兩表面S1與S2。
此外,請參考圖4D,由於本實施例是採用多層板材102來製作導電柱114,故本實施例的連接器結構100的製作方法更包括,在壓合介電層112於導電柱114上的步驟(步驟S116)之後,移除支撐層102a1與102a2。上述的支撐層102a1與102a2可藉由剝離製程從介電層112與導電柱114上移除,而使介電層112的兩表面S1與S2以及導電柱114的相對兩側均外露。導電柱114可視為是內埋於介電層112,並且延伸至介電層112的兩表面S1與S2。由於本發明不限於以多層板材102的形式製作導電柱114,故在未配置支撐層102a1與102a2的實施例中,上述的移除支撐層102a1與102a2的步驟亦可省略。
最後,請參考圖3與圖4E,在步驟S120中,壓合端子120於介電層的兩表面S1與S2上。在本實施例中,壓合端子120的步驟包括分別壓合多組端子120於介電層112的兩表面S1與S2上,其中每一組端子120對應於一個導電柱114。每組端子120的數量為兩個,分別位於表面S1與S2並鄰近導電柱114的相對兩側。端子120的材質可以是銅箔或其他導電材料。有關於端子120的描述請參考前述內容以及圖2,在此不多加贅述。據此,連接器結構100可經由上述步驟完成,其中對應於同一導電柱114的兩端子120適於接受外力而以第二段124抵靠於導電柱114,以使兩端子120藉由導電柱114彼此電性導通。
除了上述的連接器結構100的製作方法之外,本發明還提出另一種連接器結構100的製作方法,同樣能製作出上述的連接器結構100。以下將以圖式搭配文字進行說明。
圖5是圖2的連接器結構的另一製作流程圖。圖6A至圖6D是圖5的連接器結構的剖面示意圖。請參考圖5與圖6A至圖6D,在本實施例中,連接器結構100的製作方法包括下列步驟:首先,在步驟S210中,提供基板110,且基板110包括介電層112與導電柱114。最後,在步驟S220中,壓合端子120於介電層的兩表面S1與S2上。更進一步地說,在步驟S210中,提供基板110的步驟更包括下列步驟:首先,在步驟S212中,提供介電層112。接著,在步驟S214中,形成通孔104於介電層112上。最後,在步驟S216中,植入導電柱114於通孔104內,以形成基板110。以下將以圖5與圖6A至圖6D依序搭配文字說明本實施例的連接器結構100的製作方法。
首先,請參考圖5與圖6A至圖6C,在步驟S210中,提供基板110,且基板110包括介電層112與導電柱114。介電層112具有相對的兩表面S1與S2(繪示於圖6C)。導電柱114內埋於介電層112,並且延伸至兩表面S1與S2。提供基板110的步驟(步驟S210)如下所述。
首先,請參考圖5與圖6A,在步驟S212中,提供介電層112。在本實施例中,介電層112具有相對的兩表面S1與S2,其中介電層112的材質可以是絕緣材料,但本發明不限於此。
接著,請參考圖5與圖6B,在步驟S214中,形成通孔104於介電層112上。在本實施例中,形成通孔104於介電層112上的步驟包括鑽孔。通孔104貫穿介電層112,以連通介電層112的相對兩表面S1與S2。圖6B繪示兩個通孔104作為舉例說明,但本發明並不限制通孔104的數量與位置,其可依據需求調整。
最後,請參考圖5與圖6C,在步驟S216中,植入導電柱114於通孔104內,以形成基板110。導電柱114的材質可以是銅。導電柱114經由加工而具有對應於通孔104的外型,並植入於通孔104內。介電層112包覆導電柱114,並使各導電柱114彼此電性絕緣。至此,由介電層112與導電柱114所構成的基板110大致上已完成。基板110包括介電層112與導電柱114,而導電柱114內埋於介電層112,並且延伸至介電層112的兩表面S1與S2。
最後,請參考圖5與圖6D,在步驟S220中,壓合端子120於介電層的兩表面S1與S2上。步驟S220的流程類似於前述的步驟S120。每一組端子120對應於一個導電柱114,其中每組端子120的數量為兩個,分別位於表面S1與S2並鄰近導電柱114的相對兩側。端子120的材質可以是銅箔或其他導電材料。有關於端子120的描述請參考前述內容以及圖2,在此不多加贅述。據此,連接器結構100可經由上述步驟完成,其中對應於同一導電柱114的兩端子120適於接受外力而以第二段124抵靠於導電柱114,以使兩端子120藉由導電柱114彼此電性導通。
由此可知,由步驟S210至S220所完成的連接器結構與
由步驟S110至S120所完成的連接器結構大致上相同(如前述的連接器結構100)。兩種製作方法的差異在於製作基板110的方式不相同。簡而言之,圖4A至圖4E的製作方法先形成導電柱114,再將介電層112壓合於導電柱114上。相對地,圖6A至圖6D的製作方法先在介電層112上形成通孔104,再將導電柱114植入通孔104內。一般而言,由於厚型連接器結構採用厚度較厚的介電層112,故藉由鑽孔而形成通孔104的製作方式相對容易,而將介電層112壓合至事先製作完成的導電柱114的製作方式相對困難。因此,當欲製作的連接器結構100為厚型連接器結構時,連接器結構100可採用圖6A至圖6D的製作方式。相對地,由於薄型連接器結構採用厚度較薄的介電層112,故藉由鑽孔而形成通孔104的製作方式相對困難(例如介電層112可能在鑽孔時受到損毀),而將介電層112壓合至事先製作完成的導電柱114的製作方式相對容易。因此,當欲製作的連接器結構100為薄型連接器結構時,連接器結構100可採用圖4A至圖4E的製作方式。然而,上述的厚型連接器結構與薄型連接器結構僅是用來說明相對的兩種連接器結構,本發明並不限制各種厚度的連接器結構須採用哪一製作方法製作,其可依據需求作選擇。
綜上所述,由於本發明的連接器結構與其製作方法是以導電柱導通端子,且端子適於接受外力而抵靠於導電柱。相較於習知在介電層上形成通孔,並在通孔的內側形成導電層而導通端子的技術而言,本發明的導電柱相較於附著在通孔的內側的導電
層具有更為良好的導通效果,並能降低連接器結構的電阻。此外,本發明的連接器結構的製作方法可以省略以電鍍製程在介電層的通孔上形成導電層所需耗費的製程時間,亦可改善習知以電鍍製程在通孔內形成導電層的技術不利於應用在厚度較厚的連接器結構的狀況。由此可知,本發明的連接器結構具有簡易的製作方式,其製作方法能應用於製作各種厚度的連接器結構,且同時可以降低連接器結構的電阻。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧連接器結構
110‧‧‧基板
112‧‧‧介電層
114‧‧‧導電柱
120‧‧‧端子
122‧‧‧第一段
124‧‧‧第二段
126‧‧‧中間段
S1、S2‧‧‧表面
d1、d2、d3‧‧‧距離
Claims (9)
- 一種連接器結構的製作方法,包括:提供一基板,且該基板包括一介電層與至少一導電柱,其中該介電層具有相對的兩表面,該導電柱內埋於該介電層,並且延伸至該兩表面;以及壓合至少一端子於該介電層的其中一表面上,其中該端子具有一第一段與相對該第一段的一第二段,且該端子具有位於該第一段與該第二段之間的一中間段,該第一段壓合於該介電層上並鄰近該導電柱,該第二段從該第一段延伸至該導電柱的上方,而該中間段相對於該介電層的距離大於該第一段相對於該介電層的距離以及該第二段相對於該介電層的距離,以使該端子呈現彎折狀,且該端子適於以該中間段接受一外力而使該第二段抵靠於該導電柱。
- 如申請專利範圍第1項所述的連接器結構的製作方法,其中提供該基板的步驟包括:提供一導電層;移除該導電層的一局部,以形成至少一導電柱;以及壓合一介電層於該導電柱上,以形成該基板。
- 如申請專利範圍第2項所述的連接器結構的製作方法,其中提供該導電層的步驟包括:提供一多層板材,其中該多層板材包括該導電層與至少一支撐層,該導電層配置於該支撐層上。
- 如申請專利範圍第3項所述的連接器結構的製作方法,更包括:在壓合該介電層於該導電柱上的步驟之後,移除該支撐層。
- 如申請專利範圍第2項所述的連接器結構的製作方法,其中移除該導電層的該局部的步驟包括蝕刻製程。
- 如申請專利範圍第1項所述的連接器結構的製作方法,其中提供該基板的步驟包括:提供一介電層;形成至少一通孔於該介電層上,該通孔貫穿該介電層;以及植入至少一導電柱於該通孔內,以形成該基板。
- 如申請專利範圍第1項所述的連接器結構的製作方法,其中壓合該端子的步驟包括分別壓合兩端子於該介電層的該兩表面上,其中該兩端子適於接受該外力而以該些第二段抵靠於該導電柱,以使該兩端子藉由該導電柱彼此電性導通。
- 一種連接器結構,包括:一基板,包括:一介電層,具有相對的兩表面;以及至少一導電柱,內埋於該介電層,並且延伸至該兩表面;以及至少一端子,配置於該介電層的其中一表面上,其中該端子具有一第一段與相對該第一段的一第二段,且該端子具有位於該第一段與該第二段之間的一中間段,該第一段配置於該介電層上 並鄰近該導電柱,該第二段從該第一段延伸至該導電柱的上方,而該中間段相對於該介電層的距離大於該第一段相對於該介電層的距離以及該第二段相對於該介電層的距離,以使該端子呈現彎折狀,且該端子適於以該中間段接受一外力而使該第二段抵靠於該導電柱。
- 如申請專利範圍第8項所述的連接器結構,其中該端子的數量為兩個,分別配置於該介電層的該兩表面上,其中該些端子適於接受該外力而使該些第二段抵靠於該導電柱,而該些端子藉由該導電柱彼此電性導通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102148227A TWI558041B (zh) | 2013-12-25 | 2013-12-25 | 連接器結構與其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102148227A TWI558041B (zh) | 2013-12-25 | 2013-12-25 | 連接器結構與其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201526434A TW201526434A (zh) | 2015-07-01 |
TWI558041B true TWI558041B (zh) | 2016-11-11 |
Family
ID=54197836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102148227A TWI558041B (zh) | 2013-12-25 | 2013-12-25 | 連接器結構與其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI558041B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI237316B (en) * | 2004-08-24 | 2005-08-01 | Chipmos Technologies Inc | Electronic device having pin electrode with slight warpage |
-
2013
- 2013-12-25 TW TW102148227A patent/TWI558041B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI237316B (en) * | 2004-08-24 | 2005-08-01 | Chipmos Technologies Inc | Electronic device having pin electrode with slight warpage |
Also Published As
Publication number | Publication date |
---|---|
TW201526434A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7550320B2 (en) | Method of fabricating substrate with embedded component therein | |
KR100534966B1 (ko) | 인쇄 배선판 및 그 제조방법 및 반도체 장치 | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
JP5279569B2 (ja) | 固体電解コンデンサ及びその製造方法 | |
TW201431456A (zh) | 具有電子元件內嵌於其中的基板及其製造方法 | |
KR20160108905A (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
US8058561B2 (en) | Circuit board and manufacturing method thereof | |
JP4753380B2 (ja) | 下面電極型固体電解コンデンサ | |
CN109661112B (zh) | 一种单层铜多种厚度结构的镂空柔性线路板及其制作方法 | |
US9510455B2 (en) | Electronic component embedded substrate and manufacturing method thereof | |
TWI558041B (zh) | 連接器結構與其製作方法 | |
US10709020B2 (en) | Component-embedded substrate and method for manufacturing component-embedded substrate | |
JP2006510233A5 (zh) | ||
JP4657870B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US20140201992A1 (en) | Circuit board structure having embedded electronic element and fabrication method thereof | |
CN102036498B (zh) | 内埋式组件基板结构及其制作方法 | |
US11017930B2 (en) | Inductor | |
TWI584543B (zh) | 連接器與其製作方法 | |
TWI464968B (zh) | 連接器結構及其製作方法 | |
CN107318226B (zh) | 薄型复合电路板 | |
TWI539874B (zh) | 內埋式元件封裝結構及其製作方法 | |
TWI477212B (zh) | 軟硬複合線路板及其製造方法 | |
TWI550960B (zh) | 連接器結構與其製作方法 | |
JP4541051B2 (ja) | 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 | |
TW200931456A (en) | Packaging substrate having capacitor embedded therein and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |