TWI555601B - 打線裝置及排除不良銲線之方法 - Google Patents

打線裝置及排除不良銲線之方法 Download PDF

Info

Publication number
TWI555601B
TWI555601B TW104142922A TW104142922A TWI555601B TW I555601 B TWI555601 B TW I555601B TW 104142922 A TW104142922 A TW 104142922A TW 104142922 A TW104142922 A TW 104142922A TW I555601 B TWI555601 B TW I555601B
Authority
TW
Taiwan
Prior art keywords
wire
bonding
region
weldment
carrier
Prior art date
Application number
TW104142922A
Other languages
English (en)
Other versions
TW201722597A (zh
Inventor
林偉勝
葉孟宏
陳培領
江連成
朱育德
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW104142922A priority Critical patent/TWI555601B/zh
Priority to CN201610008030.6A priority patent/CN106898558B/zh
Application granted granted Critical
Publication of TWI555601B publication Critical patent/TWI555601B/zh
Publication of TW201722597A publication Critical patent/TW201722597A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81947—Reshaping by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

打線裝置及排除不良銲線之方法
本發明係有關一種打線製程，尤指一種打線裝置及排除不良銲線之方法。
於現有的半導體封裝技術中，係藉由打線技術(wire bonding)將銲線由晶片銲接至如導線架或封裝基板，再將導線架或封裝基板藉由複數導電元件電性連接至電路板。
習知打線技術係於鋼嘴形成球體，然後在晶片上進行球端加壓(ball bond)作業，使晶片之電極墊表面與球端相互固接，再由該球體延伸線體至導線架或封裝基板之銲墊表面上，以進行接點加壓(bond)作業，最後再以鋼嘴將多餘之銲線剪斷。
第1A至1F圖係為習知打線設備1進行打線製程的剖視示意圖。
如第1A圖所示，該打線設備1具有一如鋼嘴之銲件10，且將一銲線3穿過該銲件10，再利用燒結器11(如第1F圖所示)使該銲線3之一端形成球體30。
如第1B圖所示，將該球體30壓固於一晶片8之電極 墊80上。
如第1C及1D圖所示，拉伸該銲線3至一用以承載該晶片8之承載件9之銲墊90上，再進行接點加壓作業，使該銲線3與該銲墊90電性連接。
如第1E圖所示，向上移動該銲件10，以拉斷該銲線3，使保留於該銲件10上之銲線3’產生線尾3a，且該線尾3a係伸出該銲件10之下側。
如第1F圖所示，該銲件10進行燒球步驟，即利用該燒結器11形成另一銲線3’之球體30’，以進行下一次的打線製程。
於進行打線製程中，在正常情況下，該球體30尺寸為一預定大小，其壓接至該電極墊80上時會形成預定球厚。若該銲線3之球體30發生異常，例如，該球體30上有異物31、該球體30過大、過小或變形等情況(如第2A至2D圖所示)，於封裝時，因溫度較低，該球體30尚不會自該電極墊80上發生脫落，但後續封裝件接置於電路板上，於高溫(如260℃)的環境下，因該球體30與該晶片8之電極墊80銲接之共晶性不良，故該球體30會自該電極墊80上脫落(ball lift)，導致斷路發生，使信賴性降低。
因此，如何克服習知技術中之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係揭露一種打線裝置，係包括：承載件，係具有用以進行打線作業之第一區 域與位於該第一區域外之第二區域；銲件，係用以收納銲線；圖像感測器，係用以偵測該銲件上之銲線之不良部分；以及移動器，係用以移動該銲件於該第一區域與第二區域之間，以令該銲件上之銲線之不良部分由該銲件移除至該第二區域上。
本發明亦揭露一種打線裝置，係包括：承載件，係具有用以進行打線作業之第一區域；承載座，係具有位於該第一區域外之第二區域；銲件，係用以收納銲線；圖像感測器，係用以偵測該銲件上之銲線之不良部分；以及移動器，係用以移動該銲件於該第一區域與第二區域之間，以令該銲件上之銲線之不良部分由該銲件移除至該第二區域上。
前述之打線裝置中，該承載件係為封裝基板或導線架。
前述之打線裝置中，該承載座係承載該承載件。
本發明復揭露一種排除不良銲線之方法，係包括：提供前述其中一種之打線裝置；當該圖像感測器偵測出該銲件上之銲線具有不良部分時，該移動器會移動該銲件至該承載件之第二區域；以及作動該移動器與該銲件，以移除該不良部分，使該不良部分脫落至該第二區域上。
前述之排除故障之方法中，該銲線之不良部分係為該銲線於端部所形成之不良球體。
前述之排除故障之方法中，作動該移動器與該銲件之步驟復包括彎折該銲線，以移除該銲線之不良部分，使該 不良部分脫落至該第二區域上。
前述之打線裝置及排除故障之方法中，該第一區域係為模壓區。
前述之打線裝置及排除故障之方法中，該第二區域係形成有可銲接塊，供結合該銲線之不良部分。
由上可知，本發明之打線裝置及排除不良銲線之方法，係藉由該圖像感測器自動偵測該銲件上之銲線之不良部分，再藉由該移動器與該銲件之配合，以將該不良部分由該銲件移除至該第二區域上，故相較於習知技術，本發明之打線裝置能自動排除該銲線之不良部分，而不會使用不良銲線進行打線製程，因而能避免該球體發生脫落。
1‧‧‧打線設備
10,21‧‧‧銲件
11‧‧‧燒結器
2‧‧‧打線裝置
20,9‧‧‧承載件
200,90‧‧‧銲墊
201‧‧‧可銲接塊
22‧‧‧圖像感測器
23‧‧‧移動器
24‧‧‧承載座
3,3’,4,4’‧‧‧銲線
3a‧‧‧線尾
30,30’,40,40’‧‧‧球體
31,F‧‧‧異物
7‧‧‧電子元件
70‧‧‧打線墊
8‧‧‧晶片
80‧‧‧電極墊
A‧‧‧第一區域
B‧‧‧第二區域
第1A至1F圖係為習知打線作業之流程示意圖；第2A至2D圖係為習知打線作業之銲線發生異常之示意圖；以及第3A至3G圖係為本發明打線裝置及排除不良銲線之方法之示意圖，第3A’圖係為第3A圖之另一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定 條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「下」、「前」、「後」、「左」、「右」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
如第3A圖所示，本發明之打線裝置2係包括：一承載座24、一承載件20、一銲件21、一圖像感測器22以及一移動器23。
所述之承載座24係設於該打線裝置2之機台上，以承載該承載件20。
所述之承載件20係具有一用以進行打線作業之第一區域A(視為打線區域)與一位於該第一區域A外之第二區域B(視為移除區域)。
於本實施例中，該承載件20係為導線架或封裝基板，其具有至少一銲墊200，且於該承載件20之第一區域A上承載有至少一具有打線墊70之電子元件7，故該第一區域A係為模壓(molding)區。
再者，該電子元件7係為基板、中介板、主動元件或被動元件等，且該主動元件係例如經封裝或未經封裝之半導體元件，而該被動元件係例如電阻、電容及電感。
又，該第二區域B係形成有可銲接塊201，供該銲件 21移除銲線4之不良部分。具體地，該可銲接塊201之材料並無限制，其為能與銲線4產生良好的共晶之材料即可。
另外，於另一實施例中，具有該可銲接塊201之第二區域B可設於該承載座24上，而未設於該承載件20上，如第3A’圖所示。
所述之銲件21係用以收納至少一銲線4並輸出該銲線4以供電性連接該銲墊200與該打線墊70。
所述之圖像感測器22係用以偵測該銲件21上之銲線4之不良部分。
所述之移動器23係用以移動該銲件21於該第一區域A與第二區域B之間，以將該銲線4之不良部分由該銲件21上移除至該第二區域B上。
於本實施例中，該移動器23係為機器手臂或軌道等，並無特別限制。
第3A至3H圖係為利用該打線裝置2進行排除銲線4之不良部分之方法之示意圖。
如第3A圖所示，該圖像感測器22偵測到該銲件21上之銲線4具有不良之球體40。
於本實施例中，該圖像感測器22偵測到該球體40上沾黏有異物F，故該球體40與該異物F之輪廓圖像不符合預設之球體40之輪廓圖像，因而該圖像感測器22將該球體40與該異物F辨識為該銲線4之不良部分。
再者，因該球體40沾黏有該異物F，故該球體40於固接至該打線墊70上後會自該打線墊70上脫落，因而於 該球體40固接至該打線墊70上之前，需將該球體40與該異物F移除，使該球體40與該異物F不會銲接至該打線墊70上。然而，該銲線4之不良部分之情況並不限於上述，亦可為球體過大、過小或變形等情況。
如第3B圖所示，藉由該移動器23將該銲件21移動至該第二區域B，使該不良球體40與該可銲接塊201相互接觸，再將該銲件21朝斜下方移動(如圖中之朝右下箭頭方向，即朝該承載件20之方向)。
於本實施例中，該銲件21可移動至該可銲接塊201上表面之前、後、左、右側之任一方向位置。
如第3C圖所示，該銲件21繼續朝斜下方移動，使該銲件21抵靠該可銲接塊201，以切斷該銲線4。
如第3D圖所示，該銲件21向上移動，使其遠離該可銲接塊201(如圖中之箭頭方向)，以於該銲件21下方伸出另一銲線4’，並將該球體40與該異物F留於該可銲接塊201上。
於本實施例中，係藉由彎折該銲線4及其不良之球體40之方式(如第3B至3D圖所示)，以移除該球體40與該異物F。
如第3E圖所示，藉由該移動器23朝上(如圖中之箭頭方向)移動該銲件21，以令該銲件21上之銲線4’離開該可銲接塊201。
如第3F圖所示，該銲件21上之銲線4’進行燒球步驟，即利用該燒結器(圖略)將該銲線4’之一端形成另一球體 40’。
如第3G圖所示，該圖像感測器22偵測到該銲件21上之銲線4’(含球體40’)呈現正常，故該移動器23會移動該銲件21至該第一區域A之電子元件7上方，使該球體40’固接至該打線墊70上。
因此，本發明之排除銲線4之不良部分之方法係藉由該圖像感測器22與該移動器23之搭配設計，以於該銲件21上之銲線4具有不良之球體40時，該打線裝置2能自行排除故障。
再者，於打線作業後，進行封裝製程，再進行切單製程，以移除該第二區域B，而製成一封裝件(圖略)，故該第二區域B不會佔用該封裝件之體積。
又，若接續第3A’圖之製程，於打線作業完成後，可對該第二區域B進行清除該銲線4之作業。
另外，如第3A’圖所示，該第二區域B設於機台之承載座24上，而未設於該承載件20上，故可減少該承載件20之面積，進而降低材料成本。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧打線裝置
20‧‧‧承載件
200‧‧‧銲墊
201‧‧‧可銲接塊
21‧‧‧銲件
22‧‧‧圖像感測器
23‧‧‧移動器
24‧‧‧承載座
4‧‧‧銲線
40‧‧‧球體
7‧‧‧電子元件
70‧‧‧打線墊
A‧‧‧第一區域
B‧‧‧第二區域
F‧‧‧異物

Claims (11)

  1. 一種打線裝置，係包括：承載件，係具有用以進行打線作業之第一區域與位於該第一區域外之第二區域；銲件，係用以收納銲線；圖像感測器，係用以偵測該銲件上之銲線之不良部分；以及移動器，係用以移動該銲件於該第一區域與第二區域之間，以令該銲件上之銲線之不良部分由該銲件移除至該第二區域上。
  2. 一種打線裝置，係包括：承載件，係具有用以進行打線作業之第一區域；承載座，係具有位於該第一區域外之第二區域；銲件，係用以收納銲線；圖像感測器，係用以偵測該銲件上之銲線之不良部分；以及移動器，係用以移動該銲件於該第一區域與第二區域之間，以令該銲件上之銲線之不良部分由該銲件移除至該第二區域上。
  3. 如申請專利範圍第2項所述之打線裝置，其中，該承載座係承載該承載件。
  4. 如申請專利範圍第1或2項所述之打線裝置，其中，該承載件係為封裝基板或導線架。
  5. 如申請專利範圍第1或2項所述之打線裝置，其中，該 第一區域係為模壓區。
  6. 如申請專利範圍第1或2項所述之打線裝置，其中，該第二區域係形成有可銲接塊，供結合該銲線之不良部分。
  7. 一種排除不良銲線之方法，係包括：提供一如申請專利範圍第1或2項所述之打線裝置；當該圖像感測器偵測出該銲件上之銲線具有不良部分時，該移動器會移動該銲件至該承載件之第二區域；以及作動該移動器與該銲件，以移除該不良部分，使該不良部分脫落至該第二區域上。
  8. 如申請專利範圍第7項所述之方法，其中，該銲線之不良部分係為該銲線於端部所形成之不良球體。
  9. 如申請專利範圍第7項所述之方法，其中，作動該移動器與該銲件之步驟復包括彎折該銲線，以移除該銲線之不良部分，使該不良部分脫落至該第二區域上。
  10. 如申請專利範圍第7項所述之方法，其中，該第一區域係為模壓區。
  11. 如申請專利範圍第7項所述之方法，其中，該第二區域係具有可銲接塊，供結合該銲線之不良部分。
TW104142922A 2015-12-21 2015-12-21 打線裝置及排除不良銲線之方法 TWI555601B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104142922A TWI555601B (zh) 2015-12-21 2015-12-21 打線裝置及排除不良銲線之方法
CN201610008030.6A CN106898558B (zh) 2015-12-21 2016-01-06 打线装置及排除不良焊线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104142922A TWI555601B (zh) 2015-12-21 2015-12-21 打線裝置及排除不良銲線之方法

Publications (2)

Publication Number Publication Date
TWI555601B true TWI555601B (zh) 2016-11-01
TW201722597A TW201722597A (zh) 2017-07-01

Family

ID=57851392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142922A TWI555601B (zh) 2015-12-21 2015-12-21 打線裝置及排除不良銲線之方法

Country Status (2)

Country Link
CN (1) CN106898558B (zh)
TW (1) TWI555601B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI328846B (zh) * 2005-12-28 2010-08-11 Shinkawa Kk
TWI351905B (zh) * 2007-05-21 2011-11-01 Hitachi Plant Technologies Ltd
TWI413198B (zh) * 2010-12-21 2013-10-21 Powertech Technology Inc 打線接合設備及打線接合方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527637B2 (ja) * 1998-06-15 2004-05-17 ローム株式会社 ワイヤボンディングの良否判別方法
US7481351B2 (en) * 2003-12-23 2009-01-27 Samsung Electronics Co., Ltd. Wire bonding apparatus and method for clamping a wire
PH12012000317A1 (en) * 2011-10-25 2014-08-04 Asm Tech Singapore Pte Ltd Automatic wire tail adjustment system for wire bonders
TWI555104B (zh) * 2014-09-11 2016-10-21 矽品精密工業股份有限公司 打線裝置及排除不良銲線之方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI328846B (zh) * 2005-12-28 2010-08-11 Shinkawa Kk
TWI351905B (zh) * 2007-05-21 2011-11-01 Hitachi Plant Technologies Ltd
TWI413198B (zh) * 2010-12-21 2013-10-21 Powertech Technology Inc 打線接合設備及打線接合方法

Also Published As

Publication number Publication date
TW201722597A (zh) 2017-07-01
CN106898558A (zh) 2017-06-27
CN106898558B (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
JP5789431B2 (ja) 半導体装置の製造方法
CN103069557B (zh) 引线环、形成引线环的方法及相关处理
JP2008270270A (ja) 半導体装置の製造方法
US20080272487A1 (en) System for implementing hard-metal wire bonds
CN103926430B (zh) 一种硅通孔转接板测试方法
US20080305579A1 (en) Method for fabricating semiconductor device installed with passive components
TW201513236A (zh) 四方平面無引腳封裝晶片之除膠方法
TWI497657B (zh) 打線結構及其製作方法
US20050092815A1 (en) Semiconductor device and wire bonding method
TWI555601B (zh) 打線裝置及排除不良銲線之方法
CN107175400B (zh) 一种金丝焊接方法
TWI555104B (zh) 打線裝置及排除不良銲線之方法
TW201403773A (zh) 半導體結構之製法與導電凸塊
TW201411793A (zh) 半導體裝置及其製造方法
JP2012243943A (ja) ワイヤボンディング構造及び電子装置とその製造方法
KR20220003077A (ko) Cof 패키징 방법
JP2009212258A (ja) 半導体装置の製造方法
TWI567839B (zh) 打線構造及銲線形成方法
JP5992078B2 (ja) 半導体装置
CN110211887A (zh) 一种用于大电流电源模块引线键合的锁料孔铜片焊接工艺
US20230352441A1 (en) Bump to package substrate solder joint
JP2014183100A (ja) 電子部品の接合方法および電子機器
CN115064455B (zh) 一种金丝键合的工艺方法
TWI534919B (zh) 銲線形成方法及其銲線設備
TW201810470A (zh) 引線接合方法