TWI554030B - 高壓側開關電路、界面電路及電子機器 - Google Patents

高壓側開關電路、界面電路及電子機器 Download PDF

Info

Publication number
TWI554030B
TWI554030B TW100137895A TW100137895A TWI554030B TW I554030 B TWI554030 B TW I554030B TW 100137895 A TW100137895 A TW 100137895A TW 100137895 A TW100137895 A TW 100137895A TW I554030 B TWI554030 B TW I554030B
Authority
TW
Taiwan
Prior art keywords
voltage
current
circuit
terminal
detection
Prior art date
Application number
TW100137895A
Other languages
English (en)
Other versions
TW201251321A (en
Inventor
江角尚史
水島裕三
守護大策
Original Assignee
羅姆股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010235574A external-priority patent/JP5607490B2/ja
Priority claimed from JP2010237265A external-priority patent/JP5587133B2/ja
Application filed by 羅姆股份有限公司 filed Critical 羅姆股份有限公司
Publication of TW201251321A publication Critical patent/TW201251321A/zh
Application granted granted Critical
Publication of TWI554030B publication Critical patent/TWI554030B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Description

高壓側開關電路、界面電路及電子機器
本發明係有關高壓側開關電路，具備此高壓側開關電路之界面電路，及具備此界面電路之電子機器。
連接於電源與負載之間的開關係一般稱作高壓側開關。例如，對於經由配線的短路或者負載之故障等而流動於高壓側開關的電流變為過大之情況，有高壓側開關故障之情況。因此，提案有具備高壓側開關，和為了從過電流保護高壓側開關之保護電路的高壓側開關電路。
例如，日本實開平7-11031號公報係揭示有將MOSFET(Metal Oxide Semiconductor Field Effect Transistor)利用於高壓側開關之半導體高壓側開關，及為了高壓側開關之過電流保護檢測裝置。具體而言，過電流保護檢測裝置係具備連接於MOSFET之一方的端子而使基準電壓產生之基準電壓產生電路，和連接於基準電壓產生電路之輸出端子及MOSFET之另一方的端子之比較器。比較器係經由比較MOSFET之開啟電壓與基準電壓之時，檢測MOSFET之過電流狀態。
如根據日本實開平7-11031號公報，基準電壓產生電路係由經由串聯連接之複數之阻抗元件而分割電源電壓，生成基準電壓。基準電壓之精確度係依存於此等阻抗元件之阻抗值的精確度。
日本實開平7-11031號公報係說明將半導體高壓側開關與過電流保護檢測電路，積體化成1個IC(Integrated Circuit)。此情況，上述之阻抗元件係形成於半導體晶片。但一般，提高形成於半導體晶片之阻抗元件之阻抗值的精確度係為困難。
作為為了提高含於半導體積體電路之阻抗電路之阻抗值的精確度之方法，知道有經由熔斷阻抗之阻抗值的調整。一般而言，經由流動大電流至熔斷阻抗之時，熔斷阻抗則被熔斷。由此，調整阻抗電路之阻抗值。但熔斷阻抗有熔斷之可能性之故，熔斷阻抗係無法配置於流動有比較大之電流的路徑。
日本實開平7-11031號公報係更加說明檢測MOSFET之過電流狀態情況。但日本實開平7-11031號公報係對於檢測過電流時之半導體高壓側開關之保護，未具體記載。更且，流動有過電流於半導體高壓側開關之情況，必須亦考慮連接於此半導體高壓側開關之負載及電源等之電路的保護。但日本實開平7-11031號公報係對於為了解決如此之課題的具體構成未加以說明。
本發明之目的係提供可提高高壓側開關之過電流之檢測精確度的高壓側開關電路，及含有其高壓側開關電路之裝置。
本發明之另外的目的係於檢測高壓側開關之過電流的情況，提供不僅高壓側開關，而可保護連接於高壓側開關之電路的高壓側開關電路，及含有其高壓側開關電路之裝置。
在本發明之某個局面中，高壓側開關電路係具備為了接受從電源所供給之電流的輸入端子，和為了供給電流於負載之輸出端子，和第1之開關，和阻抗元件，和檢測電路。第1之開關係電性連於輸入端子與輸出端子之間。阻抗元件係含有電性連接於輸入端子之第1之端子，和電性連接於輸出端子之第2之端子。檢測電路係經由流動有電流至輸入端子與輸出端子之間而接受產生於阻抗元件之檢測電壓，經由電流則於到達至過電流位準之情況，檢測電壓超過臨界值電壓之時，檢測電流為過電流之情況。檢測電路係含有調整電路。調整電路係於電流為過電流位準之情況，檢測電壓呈超過臨界值電壓地，預先調整檢測電壓。
理想為檢測電路係將檢測電壓與臨界值電壓作比較之比較器。調整電路係為了調整檢測電壓而成調整比較器之輸入電壓的偏差。
理想為比較器係含有差動部，和複數之電晶體。差動部係對應於阻抗元件之第1之端子的電壓與阻抗元件之第2之端子的電壓之間的電壓差，使其輸出電壓變化。複數之電晶體係並聯連接於差動部，經由調整流動於差動部之電流而變更電壓差與輸出電壓之間的關係。調整電路係含有複數之電晶體之中之連接於對應之電晶體的熔斷阻抗。
理想為高壓側開關電路係更具備測定器呈可測定阻抗元件之第2之端子的電壓地，連接於第2端子之墊片，和配置於阻抗元件之第2之端子與輸出端子之間的第2之開關，和開關控制部。開關控制部係對於從電源供給電流於負載時，將第1及第2之開關同時設定成開啟狀態之另一方面，對於測定器測定第2之端子的電壓時，將第1及第2之開關同時設定成關閉狀態。
有關本發明之另外局面之界面電路係為了從電源供給電流至負載之界面電路。界面電路係具備電路基板，和安裝於電路基板之高壓側開關電路。高壓側開關電路係含有為了接受從電源所供給之電流的輸入端子，和為了供給電流於負載之輸出端子，和第1之開關，和阻抗元件，和檢測電路。第1之開關係電性連於輸入端子與輸出端子之間。阻抗元件係含有電性連接於輸入端子之第1之端子，和電性連接於輸出端子之第2之端子。檢測電路係經由流動有電流至輸入端子與輸出端子之間而接受產生於阻抗元件之檢測電壓，經由電流則於到達至過電流位準之情況，檢測電壓超過臨界值電壓之時，檢測電流為過電流之情況。檢測電路係含有調整電路。調整電路係於電流為過電流位準之情況，檢測電壓呈超過臨界值電壓地，預先調整檢測電壓。
有關本發明之又另外局面之電子機器係具備為了供給電流於負載之電源，和為了連接電源與負載之界面電路。界面電路係含有電路基板，和安裝於電路基板之高壓側開關電路。高壓側開關電路係含有為了接受從電源所供給之電流的輸入端子，和為了供給電流於負載之輸出端子，和第1之開關，和阻抗元件，和檢測電路。第1之開關係電性連於輸入端子與輸出端子之間。阻抗元件係含有電性連接於輸入端子之第1之端子，和電性連接於輸出端子之第2之端子。檢測電路係經由流動有電流至輸入端子與輸出端子之間而接受產生於阻抗元件之檢測電壓，經由電流則於到達至過電流位準之情況，檢測電壓超過臨界值電壓之時，檢測電流為過電流之情況。檢測電路係含有調整電路。調整電路係於電流為過電流位準之情況，檢測電壓呈超過臨界值電壓地，預先調整檢測電壓。
在本發明之又其他局面中，高壓側開關電路係具備為了接受從電源所供給之電流的輸入端子，和為了供給電流於負載之輸出端子，和電性連接於輸入端子與輸出端子之間的電晶體，和檢測流動有過電流於電晶體之過電流檢測部，和電流限制電路。電流限制電路係於經由過電流檢測部檢測過電流之情況，將電晶體之控制電壓，從為了將電晶體作為完全開啟狀態之第1電壓，下降至為了將電晶體作為不完全開啟狀態之第2電壓，限制流動至電晶體之電流。電流限制電路係含有並聯地連接於電晶體之控制電極，使控制電壓下降之第1及第2之降壓電路。第1之降壓電路係將控制電壓，從第1之電壓，至第1之電壓與第2之電壓之間的第3之電壓，以第1之時間變化率使其下降。第2之降壓電路係於控制電壓到達至第3之電壓之後，將控制電壓，從第3之電壓至第2之電壓，以第2之時間變化率使其下降。第1之時間變化率係較第2之時間變化率為大。
理想為，高壓側開關電路係更具備充電泵。充電泵係將施加於輸入端子之電壓升壓，施加第1之電壓於電晶體之控制電極之另一方面，經由過電流檢測部之輸出而停止。第1之降壓電路係含有第1之開關，和定電壓電路。第1之開關係連接於接地點及電晶體之控制電極之至少一方，對應於過電流檢測部之輸出而開啟。定電壓電路係經由藉由第1之開關而電性連接於接地點及電晶體之控制電極之間之時，施加第3之電壓於控制電極。第2之降壓電路係含有為了從充電泵與控制電極的連接點朝向接地點流動電流之阻抗元件，和第2之開關。第2之開關係含有經由過電流檢測部之輸出而開啟，形成從連接點藉由阻抗元件而至接地點之電流路徑之第2之開關。
理想為定電壓電路係含有至少1個二極體。至少1個之二極體係從電晶體之控制電極朝向於接地點之方向，呈流動順方向電流地加以配置。
理想為定電壓電路係含有至少1個之加以二極體連接之電晶體。至少1個之加以二極體連接的電晶體係從電晶體之控制電極朝向於接地點之方向，呈流動順方向電流地加以配置。
有關本發明之另外局面之界面電路係為了從電源供給電流至負載之界面電路。界面電路係具備電路基板，和安裝於電路基板之高壓側開關電路。高壓側開關電路係含有為了接受從電源所供給之電流的輸入端子，和為了供給電流於負載之輸出端子，和電性連接於輸入端子與輸出端子之間的電晶體，和檢測流動有過電流於電晶體之過電流檢測部，和電流限制電路。電流限制電路係於經由過電流檢測部檢測過電流之情況，將電晶體之控制電壓，從為了將電晶體作為完全開啟狀態之第1電壓，下降至為了將電晶體作為不完全開啟狀態之第2電壓，限制流動至電晶體之電流。電流限制電路係含有並聯地連接於電晶體之控制電極，使控制電壓下降之第1及第2之降壓電路。第1之降壓電路係將控制電壓，從第1之電壓，至第1之電壓與第2之電壓之間的第3之電壓，以第1之時間變化率使其下降。第2之降壓電路係於控制電壓到達至第3之電壓之後，將控制電壓，從第3之電壓至第2之電壓，以第2之時間變化率使其下降。第1之時間變化率係較第2之時間變化率為大。
有關本發明之又另外局面之電子機器係具備為了供給電流於負載之電源，和為了連接電源與負載之界面電路。界面電路係含有電路基板，和安裝於電路基板之高壓側開關電路。高壓側開關電路係含有為了接受從電源所供給之電流的輸入端子，和為了供給電流於負載之輸出端子，和電性連接於輸入端子與輸出端子之間的電晶體，和檢測流動有過電流於電晶體之過電流檢測部，和電流限制電路。電流限制電路係於經由過電流檢測部檢測過電流之情況，將電晶體之控制電壓，從為了將電晶體作為完全開啟狀態之第1電壓，下降至為了將電晶體作為不完全開啟狀態之第2電壓，限制流動至電晶體之電流。電流限制電路係含有並聯地連接於電晶體之控制電極，使控制電壓下降之第1及第2之降壓電路。第1之降壓電路係將控制電壓，從第1之電壓，至第1之電壓與第2之電壓之間的第3之電壓，以第1之時間變化率使其下降。第2之降壓電路係於控制電壓到達至第3之電壓之後，將控制電壓，從第3之電壓至第2之電壓，以第2之時間變化率使其下降。第1之時間變化率係較第2之時間變化率為大。
如根據本發明之1個局面，抑制高壓側開關電路之成本上升同時，可提高高壓側開關之過電流的檢測精確度。如根據本發明之其他局面，於檢測高壓側開關之過電流的情況，不僅高壓側開關，亦可保護連接於高壓側開關之電路。
此發明之上述及其他目的，特徵，局面及優點係可從與添加圖面關連所理解之有關此發明之以下詳細說明了解到。
 理想之實施形態的說明
以下，對於本發明之實施形態，參照圖面加以詳細說明。然而，對於相同或相當的部分係附上相同的的參照符號，不作重複其說明。
[實施形態1]
圖1係具備有關本發明之第1實施形態之高壓側開關電路的電子機器之概略方塊圖。
參照圖1，電子機器100係具備主電源1，和副電源2，和處理部件3，和界面電路4。主電源1係供給電源電壓至副電源2及處理部件3。副電源2係從主電源1接受電源電壓之同時，從此電壓，生成供給至界面電路4之電源電壓(例如DC5V)。處理部件3係電子機器100的主體部。處理部件3係經由從主電源1所供給之電源電壓，執行特定之處理。
界面電路4係連接於負載200之同時，將從副電源2所輸出之電源電壓供給至負載200。界面電路4係含有電路基板5，和控制電路6，和高壓側開關電路10。控制電路6及高壓側開關電路10係安裝於電路基板5。
高壓側開關電路10係連接於副電源2與負載200之間。控制電路6係回應於從高壓側開關電路10所輸出之信號，控制高壓側開關電路10。由此，實現界面電路4之電源管理。
界面電路4係依據例如USB(Universal Serial Bus)規格之界面電路。但界面電路4之規格並無特別加以限定。同樣地，電子機器100係為例如PC(personal computer)、列表機，電視，音訊機器等，但對於此等並無特別加以限定。
在此實施形態中，高壓側開關電路10係經由半導體積體電路(IC)所實現。高壓側開關電路10係具備輸入端子(IN)11，和輸出端子(OUT)12，過電流顯示器端子(OC)13，和賦能端子(EN)14，和MOS電晶體15，和閘極控制部16，和過電流檢測部20。
輸入端子11係為了接受從副電源2所輸出的電流之端子。輸出端子12係為了供給電流於負載200之端子。
MOS電晶體15係連接於輸入端子11與輸出端子12之間的高壓側開關。MOS電晶體15係具體而言為N通道MOSFET。MOS電晶體15之汲極係連接於輸入端子11。MOS電晶體15之源極係連接於輸出端子12。
閘極控制部16係經由控制MOS電晶體15之閘極電壓而將MOS電晶體15開啟及關閉。在MOS電晶體15之開啟時，從副電源2所輸出的電流係經由MOS電晶體15而供給至負載200。
流動至MOS電晶體15之電流變為過大之情況，過電流檢測部20係檢測MOS電晶體15之過電流。過電流檢測部20係將顯示過電流檢測部20之檢測結果輸出至閘極控制部16。閘極控制部16係經由過電流檢測部20之檢測結果，限制流動至MOS電晶體15之電流，或將MOS電晶體15關閉。
過電流檢測部20係更且將顯示過電流檢測部20之檢測結果的信號，藉由過電流顯示器端子13而輸出至外部。控制電路6係接受從過電流顯示器端子13所輸出之信號。此情況，控制電路6係輸出為了停止高壓側開關電路10之去能信號。去能信號係通過賦能端子14而輸入至閘極控制部16。閘極控制部16係回應去能信號而將MOS電晶體15關閉。另一方面，對於控制電路6未接受來自過電流檢測部20之信號的情況，控制電路6係輸出賦能信號。賦能信號係為了將高壓側開關電路10設定為動作可能之信號。賦能信號係通過賦能端子14而輸入至閘極控制部16。閘極控制部16係回應賦能信號而將MOS電晶體15開啟。
然而，高壓側開關電路10係不僅過電流檢測部20而具備實現各種保護機能之其他機能部件亦可。
圖2係顯示形成有圖1所示之高壓側開關電路10之半導體晶片之平面佈局之模式圖。參照圖2，半導體晶片10A係具有功率MOS電晶體範圍15A，和電路範圍17A。功率MOS電晶體範圍15A係含有相互加以並聯連接之多數的電晶體元件(未圖示)。形成於功率MOS電晶體範圍15A之多數的電晶體元件則作為全體，構成圖1所示之MOS電晶體15。電路範圍17A係形成有圖1所示之閘極控制部16及過電流檢測部20之範圍。
半導體晶片10A之橫方向(X方向)的長度及半導體晶片10A之縱方向(Y方向)的長度係依存於搭載有半導體晶片10A之封裝的形狀。在此實施形態中，半導體晶片10A之形狀為長方形，半導體晶片10A之X方向的長度則較半導體晶片10A之Y方向的長度為長。
圖3係概略顯示配置於圖2所示之功率MOS電晶體範圍15A之汲極電極及源極電極之平面圖。參照圖3，X方向及Y方向係各對應於圖2所示之X方向及Y方向。之後說明之圖所示之X方向及Y方向亦各對應於圖2所示之X方向及Y方向。隨之，有關X方向及Y方向的說明係以後不重覆。
如圖3所示，汲極(D)電極15D係具有延伸存在於X方向之第1之汲極電極部15D1，和從第1之汲極電極部15D1各導出於Y方向之複數之第2之汲極電極部15D2。對於第1之汲極電極部15D1係形成有各形成汲極墊片之複數之汲極墊片範圍DP。
第1之汲極電極部15D1之長度係Ld1，第1之汲極電極部15D1之寬度係Wd1。第2之汲極電極部15D2之長度係Ld2，第2之汲極電極部15D2之寬度係Wd2。Ld1＞Ld2，Wd1＞Wd2。
同樣地，源極(S)電極15S係具有延伸存在於X方向之第1之源極電極部15S1，和從第1之源極電極部15S1各導出於Y方向之複數之第2之源極電極部15S2。對於第1之源極電極部15S1係形成有各形成源極墊片之複數之源極墊片範圍SP。對於汲極墊片及源極墊片係連接有未圖示之導線。
第1之源極電極部15S1之長度係Ls1，第1之源極電極部15S1之寬度係Ws1。第2之源極電極部15S2之長度係Ls2，第2之源極電極部15S2之寬度係Ws2。Ls1＞Ls2，Ws1＞Ws2。
如圖3所示，第2之汲極電極部15D2及第2之源極電極部15S2係沿著X方向交互加以配置。
形成有高壓側開關電路10之半導體裝置則如為具有多層配線構造，設置有形成有汲極電極15D及源極電極15S之配線層，和為了將汲極電極15D及源極電極15S各連接於汲極擴散範圍及源極擴散範圍之配線層亦可。或者，汲極電極及源極電極係各直接連接於形成於半導體基板之汲極擴散範圍及源極擴散範圍(均未圖示)亦可。
MOS電晶體15開啟時之阻抗值係預估MOS電晶體15之開啟阻抗的值與汲極電極15D之阻抗值與源極電極15S之阻抗值之合計。汲極電極15D及源極電極15S之阻抗值越小，可將在高壓側開關之開啟時之高壓側開關的阻抗值縮小。隨之可降低高壓側開關之損失。
汲極電極15D之阻抗值係依存於第1之汲極電極部15D1之阻抗值及第2之汲極電極部15D2之阻抗值。在此實施形態中，分散配置複數之墊片於第1之汲極電極部15D1。第2之汲極電極部15D2係並聯地連接形成於功率MOS電晶體範圍之複數之MOS電晶體元件的汲極電極。此第2之汲極電極部15D2係沿著功率MOS電晶體範圍之短方向(Y方向)而存在。由此可降低汲極電極15D之阻抗值。然而，在圖3中，代表性地顯示1個電晶體元件Tr。
源極電極15S係具有與汲極電極15D同樣的構成。即，於第1之源極電極部15S1分散配置有複數之墊片。第2之源極電極部15S2係並聯地連接形成於功率MOS電晶體範圍之複數之MOS電晶體元件的源極電極。由此可降低源極電極15S之阻抗值。
接著，經由上述汲極電極15D及源極電極15S之構成，將可降低此等之阻抗值的理由，經由比較例與本實施形態之對比加以說明。
圖4係顯示有關第1實施形態之汲極電極及源極電極之第1之比較例的平面圖。圖5係圖4所示之汲極電極及源極電極之等效電路圖。參照圖4及圖5，複數之汲極墊片範圍DP係集中配置於第1之汲極電極部15D1。第1之汲極電極部15D1及第2之汲極電極部15D2係作為連接於汲極墊片範圍DP之阻抗R所表示。第2之汲極電極部15D2係因延伸存在於X方向之故，其長度則變大。因此，第2之汲極電極部15D2之阻抗值則變大。隨之，汲極電極15D之全體的阻抗值則變大。經由相同理由，源極電極15S之全體的阻抗值亦變大。
圖6係顯示有關本實施形態之汲極電極及源極電極之第2之比較例的平面圖。圖7係圖6所示之汲極電極及源極電極之等效電路圖。參照圖6及圖7，複數之汲極墊片範圍DP係集中配置於第1之汲極電極部15D1。第2之汲極電極部15D2係因延伸存在於Y方向之故，比較於第1之比較例，第2之汲極電極部15D2之阻抗值係變小。但第1之汲極電極部15D1之中從汲極墊片範圍DP延伸存在於X方向之部分的長度為大。因此，第1之汲極電極部15D1之阻抗值則變大。隨之，汲極電極15D之阻抗值為大。經由相同理由，源極電極15S之全體的阻抗值亦變大。
圖8係有關第1實施形態之汲極電極及源極電極之等效電路圖。參照圖3及圖8，在第1之汲極電極部15D1中，複數之汲極墊片範圍DP係集中加以配置。隨之，即使由第1之汲極電極部15D1延伸存在於X方向而第1之汲極電極部15D1變長，亦可降低第1之汲極電極部15D1之阻抗值。第2之汲極電極部15D2係因延伸存在於Y方向之故，第2之汲極電極部15D2為短。隨之，可縮小第2之汲極電極部15D2之阻抗值。
如此，如根據第1實施形態，由降低第1之汲極電極部15D1及第2之汲極電極部15D2之阻抗值，可降低汲極電極15D之阻抗值。經由相同的理由，亦可降低源極電極15S的阻抗值。隨之，可降低在MOS電晶體15之開啟時之電力損失。
圖9係為了說明構成圖1所示之MOS電晶體15之電晶體元件之構造的半導體晶片之模式剖面圖。參照圖9，半導體晶片10A係具有P型半導體基板151，和形成於P型半導體基板151上之N型磊晶層152，和形成於N型磊晶層152之P型井層153。對於P型半導體基板151係形成有P型擴散範圍154。對於N型磊晶層152係形成有N型擴散範圍155。為了形成N型磊晶層152的島，一般而言，形成有從半導體晶片表面到達至P型半導體基板151之高濃度之P型的擴散範圍(分離範圍)。在圖9中，此分離範圍亦作為P型半導體基板151之一部分而表示。
對於P型井層153上係藉由閘極氧化膜(未圖示)而形成有閘極電極159。對於P型井層153係更形成有N型擴散範圍157，158及P型擴散範圍156。經由N型擴散範圍157，158及閘極電極159而構成電晶體元件Tr。N型擴散範圍157係經由連接於輸入端子(IN)之時而成為汲極範圍。N型擴散範圍158係經由連接於輸出端子(OUT)之時而成為源極範圍。P型井層153係作為電晶體元件Tr之主體(背閘極)而發揮機能。
P型擴散範圍154，156係經由連接於接地配線160而接地。由此，P型半導體基板151及P型井層153則加以接地。另一方面，N型擴散範圍155之電位，由作為開放的電位者，N型磊晶層152之電位則成為開放的電位。
圖9所示之構成的情況，一般而言，將N型磊晶層152的電位設定最高，且將P型半導體基板151之電位作為最低。由此，N型磊晶層152則從P型半導體基板151加以電性分離。另外，P型井層153的電位係設定為較N型磊晶層152之電位為低，例如與P型半導體基板151之電位共通的電位。
經由N型擴散範圍157，P型井層153及N型擴散範圍158而形成寄生NPN電晶體Q1。更且，經由N型磊晶層152，P型井層153及N型擴散範圍158而形成寄生NPN電晶體Q2。更且，經由P型井層153，N型磊晶層152及N型擴散範圍158而形成寄生PNP電晶體Q3。
對於電晶體元件Tr之開啟時，通過P型井層153之表面的通道範圍，從汲極範圍(N型擴散範圍157)流動電流至源極範圍(N型擴散範圍158)。將N型磊晶層152設定為高電位之情況，經由流動在P型井層153之電流，會引起寄生NPN電晶體Q2開啟之情況。
如根據本實施形態，N型磊晶層152之電位成為開放之電位。更且，經由將P型井層153接地之時，P型井層153之電位與P型半導體基板151之電位成為相等。由此，可迴避寄生NPN電晶體Q2動作之情況。更且，如根據本實施形態，呈細分化MOS電晶體15地配置P型擴散範圍156。由此分散流動至P型井層153之電流之故，可降低P型井層153之電位產生浮動之可能性。隨之，可更確實地迴避寄生NPN電晶體Q2動作之情況。
圖10係顯示圖9所示之接地配線的平面佈局之模式圖。參照圖10，接地配線160係連接於墊片161。接地配線160係配置成格子狀於P型井層153上。由此，圖1所示之MOS電晶體15(參照圖1)係分割成各含有複數之電晶體元件Tr之複數的組群。含有複數之電晶體元件Tr之各組群係經由接地配線160所圍住。在圖10中，以代表性顯示1個電晶體元件Tr。
圖11係顯示關於第1實施形態之過電流檢測電路之構成的圖。參照圖11，過電流檢測部20係具備檢測阻抗21、比較器22。檢測阻抗21及MOS電晶體25係串聯地加以連接。檢測阻抗21及MOS電晶體25係與MOS電晶體15並聯地連接於輸入端子11與輸出端子12之間。
在高壓側開關電路之動作時，閘極控制部16係同時將MOS電晶體15，25開啟。此時，對於MOS電晶體15係流動有電流I0之同時，對於MOS電晶體25係流動有電流I1。由此，對於檢測阻抗21之第1之端子N1及檢測阻抗21之第2之端子N2之間係產生有電壓V1。電壓V1係經由檢測阻抗21之阻抗值及電流I1的積所決定。
比較器22係檢測電壓V1是否較臨界值電壓為大。電壓V1較臨界值電壓為大之情況，比較器22係輸出顯示過電流之檢測的檢測信號。閘極控制部16係接受檢測信號，進行為了過電流保護之MOS電晶體15，25之控制。例如，閘極控制部16係限制流動於MOS電晶體15，25之電流，或者將為了關閉MOS電晶體15，25之信號輸出至MOS電晶體15，25之閘極。
對於檢測阻抗21之第2之端子係連接有測試墊片24。對於測試墊片24係連接有半導體測試器26。半導體測試器26係測試過電流檢測部20之機能。具體而言，半導體測試器26係使從檢測阻抗21之第1端朝向第2端而流動的電流(例如電流I1)產生。此電流的值係由該電流值與檢測阻抗21之阻抗值(設計值)的積所決定的電壓則呈較上述臨界值電壓(基準電壓)為高地，預先加以訂定。檢測阻抗21之阻抗值如為正常(規格範圍內)，經由半導體測試器26使上述電流產生之時，過電流檢測部20檢測過電流。
但檢測阻抗21係內藏於半導體積體電路之阻抗。一般而言，因製造時之不均，提高形成於半導體晶片之阻抗元件之阻抗值的精確度係為困難。經由阻抗值不均之情況，產生於檢測阻抗21之電壓V1超過基準電壓時之電流I1的值則有在製品間產生不均的可能性。即，檢測過電流時之電流值則有在製品間產生不均的可能性。考量有為了抑制過電流之檢測值之不均的各種方法。
圖12係顯示經由外加阻抗而為了抑制過電流之檢測值的不均之構成例圖。參照圖12，外加的檢測阻抗21A則連接於輸入端子11與過電流檢測端子27之間。在此構成中，對於半導體積體電路之內部係未形成有檢測阻抗。由使用具有高精確度之阻抗值之外加阻抗，期待過電流之檢測精確度高之情況。但不僅半導體積體電路而亦有檢測阻抗安裝於界面電路之必要。因此，構件的成本及為了安裝構件之成本則上升。
另一方面，作為為了提高含於半導體積體電路之阻抗電路之阻抗值的精確度之方法，知道有經由熔斷阻抗之阻抗值的調整。圖13係經由熔斷阻抗而為了調整檢測阻抗之阻抗值的構成之一例圖。
參照圖13，檢測阻抗21B係含有相互加以串聯連接之阻抗元件R1，R2，R3。熔斷阻抗F1係並聯連接於阻抗元件R3。阻抗元件R1係與作為開關而發揮機能之N通道MOS電晶體Tr1加以並聯連接。阻抗元件R4及熔斷阻抗F2係串聯連接於高電壓點28與接地點之間。MOS電晶體Tr1之閘極係連接於阻抗元件R4及熔斷阻抗F2之連接點。經由熔斷阻抗F1產生熔斷之時，選擇阻抗元件R3。另一方面，由熔斷阻抗F2產生熔斷者，MOS電晶體Tr1則開啟。由此，阻抗元件R1係作為非選擇。
許多情況，對於熔斷阻抗係使用經由流動有大電流而切斷之元件。在圖13所示之構成中，於流動至MOS電晶體25之電流的路徑，配置有熔斷阻抗F1。對於高壓側開關電路之動作時，因MOS電晶體15，25同時開啟之故，認為對於MOS電晶體25流動有比較大之電流。隨之，認為於通常時，於流動有比較大的電流之路徑配置熔斷阻抗之情況係為困難。
在第1實施形態中，流動於輸入端子11及輸出端子12之間的電流值到達至特定之過電流位準之情況，產生於檢測阻抗21之電壓V1則呈超過對應於其過電流位準之臨界值電壓地，可調整電壓V1。具體而言，比較器22係可調整其輸入補償電壓地加以構成。由此，可補正經由檢測阻抗21所檢出之電流值(換言之電壓V1)之偏差。隨之，可精確度佳檢測過電流。
圖14係顯示關於第1實施形態之比較器之構成的一例圖。參照圖14，比較器22係含有包含電晶體M1，M2之差動部31，和電晶體32。電晶體32係連接於電源點29與點N3之間，經由來自偏壓電源33之電壓加以驅動。電晶體M1係配置於點N3與點N4之間，經由接受檢測阻抗21之第1的端子N1之電壓而進行動作。電晶體M2係配置於點N3與點N5之間，經由接受檢測阻抗21之第2的端子N2之電壓而進行動作。
比較器22係更含有並聯連接於點N4之n個電晶體M11，M12，...，M1n，和並聯連接於點N5之m個電晶體M21，M22，...，M2m。電晶體M11，M12，...，M1n及M21，M22，...，M2m係構成電流鏡電路。經由適當訂定鏡化比而補正電壓V1。在此鏡化比係流動於電晶體M11，M12，...，M1n之電流的合計，和流動於電晶體M21，M22，...，M2m之電流的合計的比。隨之，電壓V1在超過臨界值電壓時，呈從點N4輸出檢測信號地，可調整電壓V1。即，補正比較器22之輸入補償電壓。
電晶體M11係藉由熔斷阻抗F3而連接於接地點。同樣，電晶體M21係藉由熔斷阻抗F4而連接於接地點。經由熔斷熔斷阻抗F3(F4)之時，將電晶體M11(M21)作為非選擇。由此，因可調整從點N3(N4)朝向接地點而流動之電流之故，可調整電壓V1。熔斷阻抗F3，F4係構成調整電路36。
熔斷阻抗之個數係如上述，並未加以特別限定。另外，連接於點N3之電晶體的個數及其尺寸係未加以限定。對於連接於點N4之電晶體亦為同樣。
熔斷阻抗F3，F4係未加以配置輸入端子11及輸出端子12之間的電流路徑。隨之，迴避時常流動大的電流至熔斷阻抗F3，F4之情況。由此，經由熔斷阻抗而可調整電壓V1。隨之，如根據本發明之第1實施形態，可提升過電流檢測之精確度。熔斷熔斷阻抗之方法係並無特別加以限定，例如使用雷射修整亦可。
如以上，如根據本發明之第1實施形態，未使用外加的阻抗，亦可提升高壓側開關電路之過電流之檢測精確度。由此，可降低含有高壓側開關電路之界面電路之成本。
又如根據本發明之第1實施形態，即使為經由檢測阻抗之阻抗值之不均而檢測電壓(電壓V1)不均之情況，經由熔斷阻抗而可補正檢測電壓之不均。具體而言，於經由半導體測試器26之過電流檢測電路之檢查時，可補正檢測值之不均。由此，可提升形成有高壓側開關電路之半導體積體電路之產率。
[實施形態2]
圖15係具備有關本發明之第2實施形態之高壓側開關電路的電子機器之概略方塊圖。
參照圖1及圖15，界面電路4A係在取代高壓側開關電路10而含有高壓側開關電路60的點，與界面電路4不同。圖15所示之電子機器100之其他部分之構成係因與圖1所示之對應部分之構成相同之故，不重覆以後之說明。
在此實施形態中，高壓側開關電路60係經由半導體積體電路所實現。高壓側開關電路60係在更具備溫度保護電路(TSD)17，和低電壓保護電路(UVLO)18的點，與高壓側開關電路10不同。
溫度保護電路17係對於高壓側開關電路60之溫度為超過特定之臨界值溫度之情況，將為了關閉MOS電晶體15之信號輸出於閘極控制部16。閘極控制部16係回應來自溫度保護電路17之信號而將MOS電晶體15關閉。低電壓保護電路18係監視輸入端子11之電壓。對於輸入端子11之電壓則較特定之臨界值電壓為低之情況，低電壓保護電路18係將為了關閉MOS電晶體15之信號輸出於閘極控制部16。閘極控制部16係回應來自低電壓保護電路18之信號而將MOS電晶體15關閉。
高壓側開關電路60之其他部分之構成係因與高壓側開關電路10之對應的部分構成同樣之故，不重覆以後之說明。形成有高壓側開關電路60之半導體晶片之平面佈局係因與圖2，圖3及圖8所示之佈局同樣之故，不重覆以後之說明。隨之，與第1實施形態同樣，如根據第2實施形態，可降低在MOS電晶體15開啟時之電力損失。
構成MOS電晶體15之電晶體元件的剖面構造係因與圖9所示之構造相同之故，不重覆以後之說明。與實施形態1同樣地，如根據實施形態2，N型磊晶層152之電位則作為開放的電位。更且，經由將P型井層153接地之時，P型井層153之電位與P型半導體基板151之電位成為相等。由此，可迴避寄生NPN電晶體Q2動作之情況。
更且，如根據實施形態2，呈細分化MOS電晶體15地配置P型擴散範圍156。由此分散流動至P型井層153之電流之故，可降低P型井層153之電位產生浮動之可能性。隨之，可更確實地迴避寄生NPN電晶體Q2動作之情況。
有關實施形態2之接地配線之平面佈局係與圖10所示之佈局相同之故，不重覆以後之說明。
圖16係顯示關於實施形態2之過電流檢測電路之構成的圖。參照圖16，過電流檢測部20係具備檢測阻抗21、和比較器22。檢測阻抗21及MOS電晶體25係串聯地加以連接。檢測阻抗21及MOS電晶體25係與MOS電晶體15並聯地連接於輸入端子11與輸出端子12之間。
在高壓側開關電路之動作時，閘極控制部16係將施加為了將MOS電晶體15作為完全開啟狀態(全開啟狀態)之閘極電壓於MOS電晶體15之閘極。更且閘極控制部16係施加將為了將MOS電晶體25作為完全開啟狀態之閘極電壓於MOS電晶體25之閘極。此時，對於MOS電晶體15係流動有電流I0之同時，對於檢測阻抗21係流動有電流I1。由此，對於檢測阻抗21之第1之端子N1及檢測阻抗21之第2之端子N2之間係產生有電壓V1。電壓V1係經由檢測阻抗21之阻抗值及電流I1的積所決定。
比較器22係檢測此電壓V1是否較臨界值電壓為大。電壓V1較臨界值電壓為大之情況，比較器22係輸出顯示過電流之檢測的檢測信號。閘極控制部16係接受檢測信號，進行為了過電流保護之MOS電晶體15之控制。具體而言，閘極控制部16係經由使MOS電晶體15之閘極電壓下降之時，而將MOS電晶體15作為不完全開啟狀態。不完全開啟狀態之MOS電晶體15之開啟阻抗係較完全開啟狀態之MOS電晶體15之開啟阻抗為高。隨之，限制經由MOS電晶體15之電流。
圖17係顯示圖15及圖16所示之閘極控制部16之構成圖。參照圖17，閘極控制部16係具備充電泵50，和閘極電壓降壓部51，52，和OR電路53。閘極電壓降壓部51，52係經由過電流檢測部20而檢測MOS電晶體15之過電流時，構成限制流動至MOS電晶體15之電流的電流限制電路。
閘極電壓降壓部51，52係並聯地連接於MOS電晶體15之閘極電極，使閘極電壓Vg下降。閘極電壓降壓部52係具備阻抗元件55，57，和電晶體56。電晶體56係具體而言為N通道MOS電晶體，作為開關發揮機能。阻抗元件55係連接於MOS電晶體15之閘極，和充電泵50之間。對於連接點58係連接充電泵50與阻抗元件55。更且，對於連接點58係連接電晶體56之汲極(開關之一方端)。連接點58係對應於連接充電泵50與MOS電晶體15之閘極電極之連接點。阻抗元件57係連接於電晶體56之源極(開關之另一方端)與接地點之間。阻抗元件57係為了從充電泵50與MOS電晶體15之閘極電極之連接點(連接點58)朝向於接地點而流動電流之阻抗元件。
過電流檢測部20係使用電流I1，檢測流動過電流於MOS電晶體15之情況。過電流檢測部20係於此情況，輸出為了限制流動於MOS電晶體15之電流的電流限制信號。電流I1係從輸入端子11流動至輸出端子12之電流的一部分。
充電泵50係升壓施加於輸入端子11之電壓Vin，將閘極電壓Vg施加於MOS電晶體15之閘極。由此，MOS電晶體15則成為完全開啟狀態。對於正常時，電流I0則因未到達至臨界值電流位準Ith之故，未從過電流檢測部20輸出有電流限制信號。即電流限制信號為Low位準。此時，閘極電壓降壓部51係未動作。同樣，閘極電壓降壓部52之電晶體56係因關閉之故，閘極電壓降壓部52亦未動作。
另一方面，電流I0則到達至臨界值電流位準Ith之情況，過電流檢測部20係依據電流I1，檢測流動有過電流於MOS電晶體15之情況。對於此時，從過電流檢測部20輸出電流限制信號。即電流限制信號成為High位準。此情況，閘極控制部16係將MOS電晶體15之閘極電壓，從第1之電壓係降至第2之電壓。第1之電壓係為了將MOS電晶體15作為完全開啟狀態之閘極電壓，於閘極電壓降壓部52未動作之情況，相等於從充電泵50所輸出的電壓。第2之電壓係為了將MOS電晶體15作為不完全開啟狀態之閘極電壓，相等於為了限制流動至MOS電晶體15之電流的閘極電壓。
具體而言，首先，閘極電壓降壓部51則對應於來自過電流檢測部20之電流限制信號(High位準之信號)，將MOS電晶體15之閘極電壓，從上述第1之電壓至第3之電壓，以第1之時間變化率使其下降。第3之電壓係第1之電壓與第2之電壓之間的電壓。由此，MOS電晶體15之開啟阻抗成為則較MOS電晶體15之完全開啟時之開啟阻抗為高。但MOS電晶體15係未完全關閉而為不完全開啟狀態。
閘極電壓降壓部52係於閘極電壓到達至第3之電壓之後，將閘極電壓，從第3之電壓至第2之電壓，以第2之時間變化率使其下降。在此第1之時間變化率係較第2之時間變化率為大。換言之，第2之時間變化率係較第1之時間變化率為小。具體而言，對應於來自過電流檢測部20之電流限制信號(High位準之信號)，電晶體56(開關)則開啟。此時的閘極電壓Vg係由從充電泵50所供給之電流，和流動於電晶體56及阻抗元件57之電流的平衡所決定。
OR電路53係接受輸入至賦能端子14之信號，來自溫度保護電路17之信號，及來自低電壓保護電路18之信號。此等信號之至少1個為High位準之情況，從OR電路53輸出High位準之信號。回應於OR電路53之輸出信號，充電泵50係停止。
圖18係說明在過電流檢測時之高壓側開關電路的電流限制動作之流程之流程圖。參照圖18，過電流檢測部20則檢測流動於MOS電晶體15之電流I0為過電流之情況(步驟S1)。具體而言，流動於過電流檢測部20之電流I1則到達至特定之臨界值電流位準的情況，過電流檢測部20係檢測電流I0為過電流(電流I0到達至臨界值電流位準Ith之情況)。
接著，從過電流檢測部20輸出電流限制信號至閘極控制部16(步驟S2)。接著，閘極電壓降壓部51係回應於電流限制信號，將閘極電壓Vg固定為定電壓(上述之第3之電壓)，提高MOS電晶體15(高壓側開關)之開啟阻抗(步驟S3)。經由此，開始電流I0之減少。閘極電壓降壓部51於使MOS電晶體15之閘極電壓下降之後，閘極電壓降壓部52更使MOS電晶體15之閘極電壓下降。最終的閘極電壓(第2之電壓)係經由充電泵50與阻抗元件57所決定。經由將閘極電壓Vg維持成第2之電壓之時，固定電流I0的值(步驟S4)。
另一方面，檢測過電流之情況，過電流檢測部20係判定是否從過電流之所檢測之時點經過有特定時間(步驟S5)。至經過特定時間為止，重覆步驟S5之處理(在步驟S5中NO)。經過特定時間之情況(在步驟S5中YES)，過電流檢測部20係輸出過電流標示(步驟S6)。此表示係作為顯示過電流檢測部20之檢測結果的信號，輸出於高壓側開關電路之外部(例如圖15所示之控制電路6)。
圖19係顯示圖17之閘極電壓降壓部51之構成圖。參照圖19，閘極電壓降壓部51係經由定電壓電路41及開關42加以構成。開關42係連接於接地點及MOS電晶體15之閘極之至少一方，對應於過電流檢測部20之輸出而開啟。定電壓電路41係藉由開關42而電性連接於接地點與MOS電晶體15之閘極電極之間。經由開關42開啟之時，定電壓電路41係於MOS電晶體15之閘極電極施加特定的電壓(上述第3之電壓)。
在第1之構成中，定電壓電路41之高電壓端子43則連接於MOS電晶體15之閘極，開關42則連接於定電壓電路41之低電壓端子44與接地點之間。在第2之構成中，開關42則連接於定電壓電路41之高電壓端子43與MOS電晶體15之閘極之間，定電壓電路41之低電壓端子44則連接於接地點。然而，於定電壓電路41之高電壓端子43與MOS電晶體15之閘極之間，設置第1之開關同時，於定電壓電路41之低電壓端子44與接地點之間，設置第2之開關亦可。
圖20係顯示閘極電壓降壓部51之具體的構成例的圖。參照圖20，在第1的例中，閘極電壓降壓部51係具備作為定電壓電路之電源41A，和作為開關之電晶體42A。電源41A之構成係並無特別加以限定。電源41A係使上述之第3之電壓產生。
在第2的例中，閘極電壓降壓部51係具備經由串聯連接之二極體D1，D2所構成之定電壓電路41B，和作為開關之電晶體42B。二極體D1，D2係呈從MOS電晶體15之閘極朝向於接地點之方向，流動有順方向電流地加以串聯連接。1個之二極體之順方向電壓Vf係約為0.7V。如根據第2之構成，經由定電壓電路41B而可得到約1.4V之電壓。然而，二極體的個數係並無特別加以限定，而可經由上述第3之電壓的設定適當地訂定二極體之個數。
在第3的例中，閘極電壓降壓部51係具備經由二極體連接之N通道MOS電晶體M1，M2所構成之定電壓電路41C，和作為開關之電晶體42C。各N通道MOS電晶體M1，M2係連接有其閘極與汲極。由此，N通道MOS電晶體M1，M2係與在第2的例中所顯示之二極體D1，D2各成為等效。隨之，如根據第3之構成，經由定電壓電路41C而可得到約1.4V之電壓。與第2的例同樣，二極體連接之MOS電晶體之個數係無特別加以限定。更且，二極體連接之電晶體係並無限定為MOS電晶體，亦可為雙極性電晶體。
取代於圖19及圖20所示之定電壓電路，認為使用經由來自個人電腦等之數位信號而輸出特定之閘極電壓的D/A變換器。但對於D/A變換器之動作係因一般需要時序之故，從檢測過電流時至輸出特定之閘極電壓的時間有變長之可能性。更且對於使用D/A變換器之情況，係亦認為閘極電壓降壓部的構成成為複雜之同時，半導體晶片之面積則變大。對此，如根據圖20所示之構成，特別是第2及第3的構成例，利用二極體元件或者MOS電晶體元件其本身構成之特性，使MOS電晶體15之閘極電壓下降。隨之，比較於經由D/A變換器而使MOS電晶體15之閘極電壓下降之情況，可以更短時間使MOS電晶體15之閘極電壓下降。更且，因亦可簡素化閘極電壓降壓部51之構成之故，可抑制半導體晶片的面積增大。
接著，對於經由本發明之第2實施形態之電流限制，更加詳細加以說明。
圖21係顯示為了限制流動於高壓側開關之電流之第1的方法之波形圖。參照圖21，在時刻t1中，流動於高壓側開關(MOS電晶體15)之電流I0則急遽上升。在時刻t2中，電流I0則到達至臨界值電流位準Ith。此時，過電流檢測部20則檢測過電流。閘極控制部16係為了限制電流I0，使MOS電晶體15之閘極電壓Vg，從電壓Vh(第1之電壓)至接近0(V)暫且下降。但電流I0係未馬上下降，在超過臨界值電流Ith之後，Δt1之期間係持續上升。在時刻t3中，開始電流I0之下降，電流I0係至接近0(A)為止暫且下降。閘極電壓Vg係從電壓Vh(第1之電壓)至接近0(V)下降之後，設定成電壓V1(第2之電壓)。電流I0係至接近0(A)暫且下降之後，到達至限制電流Ilimit。時刻t4以後，電流I0係保持為限制電流Ilimit。Δt2係開始電流I0之減少之後，電流I0則至到達為限制電流Ilimit為止之期間。
閘極電壓Vg則越縮短從Vh下降至0(V)為止之期間，越可提早開始電流I0之減少。但開始電流I0之減少之後，電流I0到達至0(A)附近為止之時間亦變短。即，電流I0則急遽地減少。
如圖15所示，MOS電晶體15與副電源2係藉由輸入端子11而加以連接。電流I0急遽地減少時，經由連接MOS電晶體15與副電源2之配線的電感成分，副電源2之電源電壓則瞬間地上升。由此，如圖21所示，於副電源2之電源電壓產生有超越量。
圖22係顯示為了限制流動於高壓側開關之電流之第2的方法之波形圖。參照圖22，時刻t1~t4係各對應於圖21所示之時刻t1~t4。在第2之方法中，於時刻t2以後，將MOS電晶體15之閘極電壓Vg，較第1之方法緩慢地下降。
如根據第2之方法，比較於第1之方法，期間Δt1，Δt2則同時變長。經由加長期間Δt2之時，電流I0則緩慢地減少。由此，抑制經由第1之方法而引起之電源電壓之超量。但如根據第2之方法，期間Δt1亦變長。期間Δt1之間係電流I0增加。隨之，至開始電流I0之減少為止，流動有許多的電流。更且，峰值電流Ipeak亦較經由第1之方法而產生的峰值電流為大。因此，副電源2的電源電壓有大大下降之可能性。另外，因大電流流動在MOS電晶體15及負載之故，亦會引起MOS電晶體15及負載產生損傷。
如第1之方法，於檢測過電流時，使電流I0急遽下降至0(A)附近之方法中，有產生電源電壓之超量的問題。另一方面，如根據第2之方法，一律將期間Δt1，Δt2加長。因此作為可防止電源電壓之超量，亦有產生電源電壓之大幅下降問題。在本發明之第2實施形態中，可解決此等問題。
圖23係為了說明經由本發明之第2之實施形態之電流的限制之波形圖。參照圖23，時刻t1~t4係各對應於圖21及圖22所示之時刻t1~t4。在本發明之第2實施形態中，電流I0則到達至臨界值電流Ith之情況(時刻t2)，閘極電壓降壓部51則將閘極電壓Vg，從電壓Vh至電壓Vm(第3之電壓)暫且使其下降。之後，閘極電壓降壓部52則將閘極電壓Vg，從電壓Vm至電壓V1使其下降。電壓Vm係電壓Vh與電壓V1之間的電壓。閘極電壓Vg則從電壓Vh變化至電壓Vm時之閘極電壓Vg的時間變化率係較閘極電壓Vg則從電壓Vm變化至電壓V1時之閘極電壓Vg的時間變化率為大。即，閘極電壓Vg係從電壓Vh至電壓Vm急速下降，之後，閘極電壓Vg係從電壓Vm至電壓V1緩慢下降。
如根據圖20所示之第2及第3之構成例，經由開啟開關(電晶體42B，42C)之時，流動有電流至二極體(或者二極體連接之N通道MOS電晶體)。由此，可使閘極電壓Vg，從電壓Vh至電壓Vm急速下降。隨之，可縮短期間Δt1。由縮短期間Δt1，比較於第1及第2之方法，可提早開始電流I0之減少。由此，可降低峰值電流Ipeak之同時，流動有大電流之期間亦變短。隨之，可減小電源電壓的下降量。
另一方面，閘極電壓Vg當下降至電壓Vm時，閘極電壓降壓部52則使閘極電壓Vg下降。此情況，閘極電壓Vg係經由從充電泵50所輸出的電流，和流動於阻抗元件57之電流(阻抗元件57抽出的電流)之平衡所決定。因經由閘極電壓降壓部52，閘極電壓Vg則從電壓Vm至電壓V1緩慢地下降之故，電流I0亦緩慢地下降而到達至限制電流Ilimit。因電流I0緩慢地減少之故，即使電源電壓超量的情況，亦可縮小電源電壓之上升部分。
如此，如根據本發明之第2實施形態，可抑制在過電流檢測及電流限制時之電源電壓的變化。隨之，可防止配置於連接於副電源2之電源線的電路(MOS電晶體15，負載200及其他的IC等)之損傷。
所以詳細說明顯示此發明，但此係僅為例示，未加以限定，發明之範圍係可經由添加的申請專利範圍所解釋明確理解到。
1．．．主電源
2．．．副電源
3．．．處理部件
4．．．界面電路
5．．．電路基板
6．．．控制電路
10，60．．．高壓側開關電路
10A．．．半導體晶片
17A．．．電路範圍
11．．．輸入端子
12．．．輸出端子
13．．．電流監視器端子
14．．．賦能端子
15，25．．．MOS電晶體
15A．．．MOS電晶體範圍
15D1，15D2．．．汲極電極部
15S1，15S2．．．源極電極部
16．．．閘極控制部
17．．．溫度保護電路
18．．．低電壓保護電路
20．．．過電流檢測部
21．．．檢測阻抗
22．．．比較器
41．．．定電壓電路
42．．．開關
43．．．高電壓端子
44．．．低電壓端子
50．．．充電泵
51，52．．．閘極電壓降壓部
151．．．P型半導體基板
152．．．N型磊晶層
153．．．P型井層
157，158．．．N型擴散範圍
200．．．負載
M1，M2．．．電晶體
圖1係具備有關本發明之第1實施形態之高壓側開關電路的電子機器之概略方塊圖。
圖2係顯示形成有圖1所示之高壓側開關電路10之半導體晶片之平面佈局之模式圖。
圖3係概略顯示配置於圖2所示之功率MOS電晶體範圍15A之汲極電極及源極電極之平面圖。
圖4係顯示有關第1實施形態之汲極電極及源極電極之第1之比較例的平面圖。
圖5係圖4所示之汲極電極及源極電極之等效電路圖。
圖6係顯示有關第1實施形態之汲極電極及源極電極之第2之比較例的平面圖。
圖7係圖6所示之汲極電極及源極電極之等效電路圖。
圖8係有關第1實施形態之汲極電極及源極電極之等效電路圖。
圖9係為了說明構成圖1所示之MOS電晶體15之電晶體元件之構造的半導體晶片之模式剖面圖。
圖10係顯示圖9所示之接地配線的平面佈局之模式圖。
圖11係顯示關於第1實施形態之過電流檢測電路之構成的圖。
圖12係顯示經由外加阻抗而為了抑制過電流之檢測值的不均之構成例圖。
圖13係經由熔斷阻抗而為了調整檢測阻抗之阻抗值的構成之一例圖。
圖14係顯示關於第1實施形態之比較器之構成的一例圖。
圖15係具備有關本發明之第2實施形態之高壓側開關電路的電子機器之概略方塊圖。
圖16係顯示關於實施形態2之過電流檢測電路之構成的圖。
圖17係顯示圖15及圖16所示之閘極控制部16之構成圖。
圖18係說明在過電流檢測時之高壓側開關電路的電流限制動作之流程之流程圖。
圖19係顯示圖17之閘極電壓降壓部51之構成圖。
圖20係顯示閘極電壓降壓部51之具體的構成例的圖。
圖21係顯示為了限制流動於高壓側開關之電流之第1的方法之波形圖。
圖22係顯示為了限制流動於高壓側開關之電流之第2的方法之波形圖。
圖23係為了說明經由第2之實施形態之電流的限制之波形圖。
11．．．輸入端子
12．．．輸出端子
20．．．過電流檢測部
15、25．．．MOS電晶體
24．．．測試墊片
16．．．閘極控制部
26．．．半導體測試器
21．．．檢測阻抗
22．．．比較器
N1．．．第1之端子
N2．．．第2之端子
Io、I1．．．電流

Claims (12)

  1. 一種高壓側開關電路，其特徵為具備：為了接受從電源所供給之電流的輸入端子；和為了供給前述電流於負載之輸出端子；和電性連接於前述輸入端子與前述輸出端子之間的第1之開關；含有電性連接於前述輸入端子之第1之端子和電性連接於前述輸出端子之第2之端子之阻抗元件；經由流動有前述電流至前述輸入端子與前述輸出端子之間而接受產生於前述阻抗元件之檢測電壓，經由前述電流於到達至過電流位準時，前述檢測電壓超過臨界值電壓，檢測出前述電流為過電流之檢測電路；前述檢測電路係含有於前述電流為過電流位準時，以前述檢測電壓超過前述臨界值電壓的方式，預先調整前述檢測電壓的調整電路，前述檢測電路係將前述檢測電壓與前述臨界值電壓作比較之比較器，前述調整電路係為了調整前述檢測電壓而以調整前述比較器之輸入電壓的偏差的方式加以構成，前述比較器係含有對應於前述阻抗元件之前述第1之端子的電壓與前述阻抗元件之前述第2之端子的電壓之間的電壓差，使其輸出電壓變化之差動部； 和並聯連接於前述差動部，經由調整流動於前述差動部之電流而為了變更前述電壓差與前述輸出電壓之間的關係之複數之電晶體；前述調整電路係含有：前述複數之電晶體之中之連接於對應之電晶體的熔斷阻抗。
  2. 一種高壓側開關電路，其特徵為具備：為了接受從電源所供給之電流的輸入端子；和為了供給前述電流於負載之輸出端子；和電性連接於前述輸入端子與前述輸出端子之間的第1之開關；含有電性連接於前述輸入端子之第1之端子和電性連接於前述輸出端子之第2之端子之阻抗元件；經由流動有前述電流至前述輸入端子與前述輸出端子之間而接受產生於前述阻抗元件之檢測電壓，經由前述電流於到達至過電流位準時，前述檢測電壓超過臨界值電壓，檢測出前述電流為過電流之檢測電路；前述檢測電路係含有於前述電流為過電流位準時，以前述檢測電壓超過前述臨界值電壓的方式，預先調整前述檢測電壓的調整電路，更加具備：測定器以可測定前述阻抗元件之前述第2之端子的電壓的方式，連接於前述第2端子之墊片； 和配置於前述阻抗元件之前述第2之端子與前述輸出端子之間的第2之開關；和對於從前述電源供給前述電流於前述負載時，將前述第1及第2之開關同時設定成開啟狀態之另一方面，對於前述測定器測定前述第2之端子的電壓時，將前述第1及第2之開關同時設定成關閉狀態之開關控制部。
  3. 一種界面電路，係為了從電源供給電流至負載之界面電路，其特徵為具備：電路基板；和安裝於前述電路基板之高壓側開關電路；前述高壓側開關電路係含有；為了接受從前述電源所供給之電流的輸入端子；和為了供給前述電流於前述負載之輸出端子；和電性連接於前述輸入端子與前述輸出端子之間的第1之開關；和含有電性連接於前述輸入端子之第1之端子和電性連接於前述輸出端子之第2之端子之阻抗元件；和經由流動有前述電流至前述輸入端子與前述輸出端子之間而接受產生於前述阻抗元件之檢測電壓，經由前述電流於到達至過電流位準時，前述檢測電壓超過臨界值電壓，檢測出前述電流為過電流之檢測電路；前述檢測電路係含有：於前述電流為過電流位準時，前述檢測電壓以超過前述臨界值電壓的方式，預先調整前述檢測電壓的調整電 路，前述檢測電路係將前述檢測電壓與前述臨界值電壓作比較之比較器，前述調整電路係為了調整前述檢測電壓而以調整前述比較器之輸入電壓的偏差的方式加以構成，前述比較器係含有對應於前述阻抗元件之前述第1之端子的電壓與前述阻抗元件之前述第2之端子的電壓之間的電壓差，使其輸出電壓變化之差動部；和並聯連接於前述差動部，經由調整流動於前述差動部之電流而為了變更前述電壓差與前述輸出電壓之間的關係之複數之電晶體；前述調整電路係含有：前述複數之電晶體之中之連接於對應之電晶體的熔斷阻抗。
  4. 一種電子機器，其特徵為具備：為了供給電流於負載之電源；和為了連接前述電源與前述負載之界面電路；前述界面電路係含有：電路基板；和安裝於前述電路基板之高壓側開關電路；前述高壓側開關電路係含有：為了接受從前述電源所供給之電流的輸入端子；和為了供給前述電流於前述負載之輸出端子； 和電性連接於前述輸入端子與前述輸出端子之間的第1之開關；和含有電性連接於前述輸入端子之第1之端子和電性連接於前述輸出端子之第2之端子之阻抗元件；和經由流動有前述電流至前述輸入端子與前述輸出端子之間而接受產生於前述阻抗元件之檢測電壓，經由前述電流於到達至過電流位準時，前述檢測電壓超過臨界值電壓，檢測出前述電流為過電流之檢測電路；前述檢測電路係含有：於前述電流為過電流位準時，前述檢測電壓以超過前述臨界值電壓的方式，預先調整前述檢測電壓的調整電路，前述檢測電路係將前述檢測電壓與前述臨界值電壓作比較之比較器，前述調整電路係為了調整前述檢測電壓而以調整前述比較器之輸入電壓的偏差的方式加以構成，前述比較器係含有對應於前述阻抗元件之前述第1之端子的電壓與前述阻抗元件之前述第2之端子的電壓之間的電壓差，使其輸出電壓變化之差動部；和並聯連接於前述差動部，經由調整流動於前述差動部之電流而為了變更前述電壓差與前述輸出電壓之間的關係之複數之電晶體；前述調整電路係含有： 前述複數之電晶體之中之連接於對應之電晶體的熔斷阻抗。
  5. 一種界面電路，係為了從電源供給電流至負載之界面電路，其特徵為具備：電路基板；和安裝於前述電路基板之高壓側開關電路；前述高壓側開關電路係含有；為了接受從前述電源所供給之電流的輸入端子；和為了供給前述電流於前述負載之輸出端子；和電性連接於前述輸入端子與前述輸出端子之間的第1之開關；和含有電性連接於前述輸入端子之第1之端子和電性連接於前述輸出端子之第2之端子之阻抗元件；和經由流動有前述電流至前述輸入端子與前述輸出端子之間而接受產生於前述阻抗元件之檢測電壓，經由前述電流於到達至過電流位準時，前述檢測電壓超過臨界值電壓，檢測出前述電流為過電流之檢測電路；前述檢測電路係含有：於前述電流為過電流位準時，前述檢測電壓以超過前述臨界值電壓的方式，預先調整前述檢測電壓的調整電路，更加具備：測定器以可測定前述阻抗元件之前述第2之端子的電壓的方式，連接於前述第2端子之墊片； 和配置於前述阻抗元件之前述第2之端子與前述輸出端子之間的第2之開關；和對於從前述電源供給前述電流於前述負載時，將前述第1及第2之開關同時設定成開啟狀態之另一方面，對於前述測定器測定前述第2之端子的電壓時，將前述第1及第2之開關同時設定成關閉狀態之開關控制部。
  6. 一種電子機器，其特徵為具備：為了供給電流於負載之電源；和為了連接前述電源與前述負載之界面電路；前述界面電路係含有：電路基板；和安裝於前述電路基板之高壓側開關電路；前述高壓側開關電路係含有：為了接受從前述電源所供給之電流的輸入端子；和為了供給前述電流於前述負載之輸出端子；和電性連接於前述輸入端子與前述輸出端子之間的第1之開關；和含有電性連接於前述輸入端子之第1之端子和電性連接於前述輸出端子之第2之端子之阻抗元件；和經由流動有前述電流至前述輸入端子與前述輸出端子之間而接受產生於前述阻抗元件之檢測電壓，經由前述電流於到達至過電流位準時，前述檢測電壓超過臨界值電壓，檢測出前述電流為過電流之檢測電路；前述檢測電路係含有： 於前述電流為過電流位準時，前述檢測電壓以超過前述臨界值電壓的方式，預先調整前述檢測電壓的調整電路，更加具備：測定器以可測定前述阻抗元件之前述第2之端子的電壓的方式，連接於前述第2端子之墊片；和配置於前述阻抗元件之前述第2之端子與前述輸出端子之間的第2之開關；和對於從前述電源供給前述電流於前述負載時，將前述第1及第2之開關同時設定成開啟狀態之另一方面，對於前述測定器測定前述第2之端子的電壓時，將前述第1及第2之開關同時設定成關閉狀態之開關控制部。
  7. 一種高壓側開關電路，其特徵為具備：為了接受從電源所供給之電流的輸入端子；和為了供給前述電流於負載之輸出端子；和電性連接於前述輸入端子與前述輸出端子之間的電晶體；和檢測出流動有過電流於前述電晶體之過電流檢測部；和於經由前述過電流檢測部檢測出前述過電流時，將前述電晶體之控制電壓，從為了將前述電晶體作為完全開啟狀態之第1電壓，下降至為了將前述電晶體作為不完全開啟狀態之第2電壓，限制流動至前述電晶體之電流的電流限制電路； 前述電流限制電路係含有：並聯地連接於前述電晶體之控制電極，使前述控制電壓下降之第1及第2之降壓電路；前述第1之降壓電路係將前述控制電壓，從前述第1之電壓，至前述第1之電壓與前述第2之電壓之間的第3之電壓，以第1之時間變化率使其下降，前述第2之降壓電路係於前述控制電壓到達至前述第3之電壓之後，將前述控制電壓，從前述第3之電壓至前述第2之電壓，以第2之時間變化率使其下降，前述第1之時間變化率係較前述第2之時間變化率為大之高壓側開關電路。
  8. 如申請專利範圍第7項記載之高壓側開關電路，其中，更加具備：將施加於前述輸入端子之電壓升壓，施加前述第1之電壓於前述電晶體之控制電極，另一方面經由前述過電流檢測部之輸出而停止之充電泵；前述第1之降壓電路係含有：連接於接地點及前述電晶體之控制電極之至少一方，對應於前述過電流檢測部之輸出而開啟之第1之開關；和經由藉由前述第1之開關而電性連接於前述接地點及前述電晶體之前述控制電極之間，施加前述第3之電壓於前述控制電極之定電壓電路；前述第2之降壓電路係含有：為了從前述充電泵與前述控制電極的連接點朝向前述 接地點流動電流之阻抗元件；和經由前述過電流檢測部之輸出而開啟，形成從前述連接點，藉由前述阻抗元件至到達前述接地點為止之電流路徑之第2之開關。
  9. 如申請專利範圍第8項記載之高壓側開關電路，其中，前述定電壓電路係含有：至少1個之從前述電晶體之前述控制電極朝向於前述接地點之方向，以流動順方向電流的方式加以配置之二極體。
  10. 如申請專利範圍第8項記載之高壓側開關電路，其中，前述定電壓電路係含有：至少1個之從前述電晶體之前述控制電極朝向於前述接地點之方向，以流動順方向電流的方式加以配置之二極體連接之電晶體。
  11. 一種界面電路，係為了從電源供給電流至負載之界面電路，其特徵為具備：電路基板；和安裝於前述電路基板之高壓側開關電路；前述高壓側開關電路係含有：為了接受從電源所供給之電流的輸入端子；和為了供給前述電流於負載之輸出端子；和電性連接於前述輸入端子與前述輸出端子之間的電 晶體；和檢測出流動有過電流於前述電晶體之過電流檢測部；和於經由前述過電流檢測部檢測出前述過電流時，將前述電晶體之控制電壓，從為了將前述電晶體作為完全開啟狀態之第1電壓，下降至為了將前述電晶體作為不完全開啟狀態之第2電壓，限制流動至前述電晶體之電流的電流限制電路；前述電流限制電路係含有：並聯地連接於前述電晶體之控制電極，使前述控制電壓下降之第1及第2之降壓電路；前述第1之降壓電路係將前述控制電壓，從前述第1之電壓，至前述第1之電壓與前述第2之電壓之間的第3之電壓，以第1之時間變化率使其下降，前述第2之降壓電路係於前述控制電壓到達至前述第3之電壓之後，將前述控制電壓，從前述第3之電壓至前述第2之電壓，以第2之時間變化率使其下降，前述第1之時間變化率係較前述第2之時間變化率為大之界面電路。
  12. 一種電子機器，其特徵為具備：為了供給電流於負載之電源；和為了連接前述電源與前述負載之界面電路；前述界面電路係含有：電路基板； 和安裝於前述電路基板之高壓側開關電路；前述高壓側開關電路係含有：為了接受從電源所供給之電流的輸入端子；和為了供給前述電流於負載之輸出端子；和電性連接於前述輸入端子與前述輸出端子之間的電晶體；和檢測出流動有過電流於前述電晶體之過電流檢測部；和於經由前述過電流檢測部檢測出前述過電流時，將前述電晶體之控制電壓，從為了將前述電晶體作為完全開啟狀態之第1電壓，下降至為了將前述電晶體作為不完全開啟狀態之第2電壓，限制流動至前述電晶體之電流的電流限制電路；前述電流限制電路係含有：並聯地連接於前述電晶體之控制電極，使前述控制電壓下降之第1及第2之降壓電路；前述第1之降壓電路係將前述控制電壓，從前述第1之電壓，至前述第1之電壓與前述第2之電壓之間的第3之電壓，以第1之時間變化率使其下降，前述第2之降壓電路係於前述控制電壓到達至前述第3之電壓之後，將前述控制電壓，從前述第3之電壓至前述第2之電壓，以第2之時間變化率使其下降，前述第1之時間變化率係較前述第2之時間變化率為大之電子機器。
TW100137895A 2010-10-20 2011-10-19 高壓側開關電路、界面電路及電子機器 TWI554030B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010235574A JP5607490B2 (ja) 2010-10-20 2010-10-20 ハイサイドスイッチ回路、インターフェイス回路、および電子機器
JP2010237265A JP5587133B2 (ja) 2010-10-22 2010-10-22 ハイサイドスイッチ回路、インターフェイス回路、および電子機器

Publications (2)

Publication Number Publication Date
TW201251321A TW201251321A (en) 2012-12-16
TWI554030B true TWI554030B (zh) 2016-10-11

Family

ID=45972483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137895A TWI554030B (zh) 2010-10-20 2011-10-19 高壓側開關電路、界面電路及電子機器

Country Status (2)

Country Link
US (1) US8879226B2 (zh)
TW (1) TWI554030B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673609B2 (en) 2012-02-21 2017-06-06 Hamilton Sundstrand Corporation Self-test of over-current fault detection
CN103364740A (zh) * 2012-04-10 2013-10-23 鸿富锦精密工业（深圳）有限公司 转接板及具有该转接板的直流电源测试系统
EP2690784B1 (en) * 2012-07-26 2018-12-26 Hamilton Sundstrand Corporation Self-test of over-current fault detection
JP5611302B2 (ja) * 2012-10-01 2014-10-22 三菱電機株式会社 電源装置および電源装置の異常判定方法
JP5959010B2 (ja) * 2013-04-24 2016-08-02 ニチコン株式会社 過電流検出装置
BE1022018B1 (fr) * 2013-08-14 2016-02-04 Cockerill Maintenance & Ingenierie S.A. Dispositif de commutation et protection a distance de systemes electriques.
TWI521819B (zh) * 2013-09-24 2016-02-11 新唐科技股份有限公司 具有保護功能的積體電路及操作系統
DE102014202611A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Strommessung
DE102014202610A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Stromdetektionseinrichtung und Verfahren zum Erfassen eines elektrischen Stroms
US9667060B1 (en) * 2014-11-04 2017-05-30 Google Inc. Adjusting over current protection values during changes in load current
JP6596447B2 (ja) * 2015-01-26 2019-10-23 ローム株式会社 給電装置およびその制御回路、受電装置およびその制御回路、それを用いた電子機器および充電アダプタ、異常検出方法
US10386876B2 (en) * 2015-08-07 2019-08-20 Texas Instruments Incorporated High current limit trim apparatus and methodology
US9954351B2 (en) * 2015-10-26 2018-04-24 Leach International Corporation System for implementation of I2t trip characteristic
US10277220B2 (en) * 2015-11-03 2019-04-30 Analog Devices Global Hot swap circuit management techniques for power line disturbances and faults
JP6641208B2 (ja) * 2016-03-18 2020-02-05 Ntn株式会社 入力電圧制御装置
JP2017187933A (ja) * 2016-04-06 2017-10-12 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の制御方法および給電システム
CN108880528B (zh) * 2017-05-08 2023-05-26 联发科技股份有限公司 电子装置的接口电路
DE102017128008B4 (de) * 2017-11-27 2019-06-27 Beckhoff Automation Gmbh Schutzeinrichtung und Feldbusmodul mit einer Schutzeinrichtung
ES2929540T3 (es) * 2019-02-22 2022-11-30 Future Systems Besitz Gmbh Aparato para la conmutación y protección de una carga
US11132890B2 (en) 2019-05-15 2021-09-28 Johnson Controls Fire Protection LP Fault isolation locality
US11108223B2 (en) * 2019-05-15 2021-08-31 Johnson Controls Fire Protection LP Abnormal impedance fault isolation
US11469586B2 (en) * 2019-06-04 2022-10-11 Texas Instruments Incorporated Over-current protection circuit
US11176806B1 (en) 2019-12-06 2021-11-16 Johnson Controls Fire Protection LP Erratic short-circuit detection
EP3855624A1 (en) * 2020-01-22 2021-07-28 Infineon Technologies AG Overvoltage protection circuit and device
US11251600B2 (en) * 2020-02-13 2022-02-15 Honeywell International Inc. Overvoltage protection combined with overcurrent protection
CN112993933B (zh) * 2021-04-22 2021-08-17 宜宾听点科技有限公司 一种自恢复保护电路及装置
JP2023015658A (ja) 2021-07-20 2023-02-01 株式会社東芝 多チャネルスイッチｉｃ
TWI779843B (zh) * 2021-09-22 2022-10-01 瑞昱半導體股份有限公司 開關控制電路、通用匯流排控制電路及控制電源開關的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903422A (en) * 1996-06-21 1999-05-11 Nec Corporation Overcurrent sensing circuit for power MOS field effect transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711031U (ja) 1993-07-23 1995-02-14 株式会社豊田中央研究所 半導体ハイサイドスイッチの過電流検出装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903422A (en) * 1996-06-21 1999-05-11 Nec Corporation Overcurrent sensing circuit for power MOS field effect transistor

Also Published As

Publication number Publication date
US20120098517A1 (en) 2012-04-26
TW201251321A (en) 2012-12-16
US8879226B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
TWI554030B (zh) 高壓側開關電路、界面電路及電子機器
US9712149B2 (en) Semiconductor device
US9263937B2 (en) Short protection circuit for power switch and associated protection method
US9019677B2 (en) Semiconductor switching element drive circuit
TWI460847B (zh) 多電壓靜電放電防護
US7589945B2 (en) Distributed electrostatic discharge protection circuit with varying clamp size
US9473133B2 (en) Control device
US20140355157A1 (en) Electrostatic Discharge (ESD) Protection Circuit with EOS and Latch-Up Immunity
US9948090B2 (en) Semiconductor device
US20070014064A1 (en) Overvoltage protection circuit
CN102893525B (zh) 对电压驱动型元件进行驱动的驱动装置
JP2005333691A (ja) 過電流検出回路及びこれを有する電源装置
US20140307354A1 (en) Esd protection circuit
US20150364913A1 (en) Load driving circuit
JP5454412B2 (ja) 電流制御機能を備えた半導体装置
TWI571031B (zh) 保護裝置、系統及維持閘極驅動器端子上的穩定輸出的方法
US20150022103A1 (en) Light emitting diode driving apparatus and light emitting diode driving method
US20120236448A1 (en) Semiconductor integrated circuit
US9431823B2 (en) ESD protection circuit
US7808762B2 (en) Semiconductor device performing overheat protection efficiently
JP5587133B2 (ja) ハイサイドスイッチ回路、インターフェイス回路、および電子機器
TWI500230B (zh) ESD protection circuit
JP2023055784A (ja) 半導体装置及び半導体装置の識別方法
TWI769108B (zh) 靜電放電保護電路
JP5607490B2 (ja) ハイサイドスイッチ回路、インターフェイス回路、および電子機器