TWI550857B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI550857B
TWI550857B TW102109608A TW102109608A TWI550857B TW I550857 B TWI550857 B TW I550857B TW 102109608 A TW102109608 A TW 102109608A TW 102109608 A TW102109608 A TW 102109608A TW I550857 B TWI550857 B TW I550857B
Authority
TW
Taiwan
Prior art keywords
iron
layer
doped
compound semiconductor
gan layer
Prior art date
Application number
TW102109608A
Other languages
English (en)
Other versions
TW201349493A (zh
Inventor
鎌田陽一
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201349493A publication Critical patent/TW201349493A/zh
Application granted granted Critical
Publication of TWI550857B publication Critical patent/TWI550857B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

化合物半導體裝置及其製造方法
於此討論之實施例係關於化合物半導體裝置(COMPOUND SEMICONDUCTOR DEVICE)及製造該化合物半導體裝置之方法。
近年來，已開發具有高介電強度(dielectric strength)及高功率(power)之化合物半導體裝置，其中，係應用氮化物化合物半導體之特性，例如具有高飽和電子速度(high saturated electron velocity)及寬能帶間隙(Band gap)。舉例言之，已開發例如高速電子遷移率電晶體(HEMT)之場效電晶體。尤其是，具有作為電子供應層(electron supply layer)之具有AlGaN層之GaN HEMT受到注目。於GaN HEMT中，AlGaN與GaN之間之晶格常數(lattice constant)差異導致在AlGaN層中的應變，且該應變係導致了壓電極化(piezoelectric polarization)，該壓電極化係於AlGaN層下面之GaN層之上表面附近產生高濃度的二維電子氣(two dimensional electron gas)。此一現象係允許了高功率之產生。
然而，該高濃度的二維電子氣卻成為了常關型電晶體(normally-off transistors)操作上的問題。已研究各種各樣的技術 以克服此問題。
舉例言之，已提出數種技術，其中摻雜鎂(Mg)作為P 型摻雜劑之p型GaN層係被提供以減少該二維電子氣。該p型GaN層係藉由某些技術提供於電子供應層與閘極電極之間，或藉由其他技術提供於緩衝層(buffer layer)與電子過渡層(electron transit layer)之間。
不幸地是，相關技術之具有p型GaN層之GaN HEMT 於某些狀況中係未具有適當的裝置特性(device characteristic)，例如操作於常關模式(normally-off mode)時。
習知之化合物半導體裝置之範例係揭露於日本特許 公開專利公報第2009-206123及2011-82415號。
於此討論之實施例之一目的，係在於提供一種化合物半導體裝置，其展示了令人滿意的裝置特性且能操作於常關模式(normally-off mode)。本實施例之另一目的，係在於提供一種用以製造該化合物半導體裝置之方法。
根據本案之一態樣，一種化合物半導體裝置係包括：基板；形成於該基板上之電子過渡層及電子供應層；形成於該電子供應層上之閘極電極、源極電極、及汲極電極；第一鐵摻雜層，係設置於該基板及該電子過渡層間，於平面視中位在對應於該閘極電極之位置之區域，該第一鐵摻雜層係摻雜有鐵(Fe)以降低於該閘極電極下方產生之二維電子氣。
本案之目的及優點係能藉由於申請專利範圍中特別點出之構件及組合而予以實現及獲得。
應瞭解的是，前述的一般描述及後續之詳細說明皆為例示性及解釋性者，且皆未對本案限制如申請專利範圍所述者。
10‧‧‧化合物半導體多層結構
11‧‧‧基板
12‧‧‧初始層
13‧‧‧緩衝層
13r、31r‧‧‧凹座
14‧‧‧二維電子氣抑制層
15‧‧‧電子過渡層
16‧‧‧間隔層
17‧‧‧電子供應層
18‧‧‧裝置隔離區域
19d‧‧‧汲極電極
19g‧‧‧閘極電極
19s‧‧‧源極電極
20、22‧‧‧絕緣膜
21‧‧‧開口
31‧‧‧陷阱抑制層
100‧‧‧二維電子氣
101、102、103‧‧‧光阻圖案
210‧‧‧HEMT晶片
226d‧‧‧汲極墊
226g‧‧‧閘極墊
226s‧‧‧源極墊
231‧‧‧成形樹脂
232d‧‧‧汲極引線
232g‧‧‧閘極引線
232s‧‧‧源極引線
233‧‧‧端子區域
234‧‧‧晶粒接附材料
235d、235g、235s‧‧‧接線
第1圖係為根據第一實施例之化合物半導體裝置之組構繪示之剖面示意圖；第2圖係為根據該第一實施例繪示之裝置特性之圖表；第3A圖係為一組剖面示意圖，係依序根據第一實施例繪示了用以製造該化合物半導體裝置之步驟；第3B圖係為一組剖面示意圖，係為接續第3A圖之用以製造該化合物半導體裝置之製程而根據第一實施例所繪示之依序步驟；第3C圖係為一組剖面示意圖，係為接續第3B圖之用以製造該化合物半導體裝置之製程而根據第一實施例所繪示之依序步驟；第3D圖係為一組剖面示意圖，係為接續第3C圖之用以製造該化合物半導體裝置之製程而根據第一實施例所繪示之依序步驟；第4圖係為根據第二實施例之化合物半導體裝置之配置繪示之剖面示意圖；第5A圖係為一組剖面示意圖，係依序根據第二實施例繪示了用以製造該化合物半導體裝置之製程；第5B圖係為一組剖面示意圖，係為接續第5A圖之用以製造該化合物半導體裝置之步驟而根據第二實施例所繪示之依序步 驟；第5C圖係為一組剖面示意圖，係為接續第5B圖之用以製造該化合物半導體裝置之製程而根據第二實施例所繪示之依序步驟；第6圖係為根據第三實施例之化合物半導體裝置之組構繪示之剖面示意圖；第7A圖係為一組剖面示意圖，係依序根據第三實施例繪示了用以製造該化合物半導體裝置之步驟；第7B圖係為一組剖面示意圖，係為接續第7A圖之用以製造該化合物半導體裝置之製程而根據第三實施例所繪示之依序步驟；第7C圖係為一組剖面示意圖，係為接續第7B圖之用以製造該化合物半導體裝置之製程而根據第三實施例所繪示之依序步驟；第8圖係根據第四實施例繪示離散封裝件；第9圖係為，係根據第五實施例繪示功因修正電路(power factor correction circuit)示意的電路圖；第10圖係為根據第六實施例繪示電源供應設備之示意的電路圖；以及第11圖係為根據第七實施例繪示高頻放大器之示意的電路圖。
為了順利地操作於常關模式，本案發明人係研究出具有p型GaN層之GaN HEMT之輸出欠佳的原因。接著，本案發 明人係發現於閘極電極及電子供應層之間之p型GaN層之形成係包括蝕刻該p型GaN層，而該電子供應層於蝕刻過程中造成損傷，而該損傷即誘發了一些陷阱(traps)的產生。再者，本案發明人已發現介於緩衝層及電子過渡層之間之p型GaN層之形成造成Mg於隨後用以形成另一化合物半導體層之程序中廣泛地擴散，結果擴散的Mg影響了裝置特性。有鑑於該些發現，本案發明人發現到鐵摻雜之化合物半導體層(Fe-doped compound semiconductor layer)之形成位在電子過渡層下面，俾取代摻雜Mg之p型GaN層，從而操作於常關模式。
現將參酌附圖詳細描述實施例。
第一實施例
現將描述第一實施例。第1圖係為第一實施例之GaN HEMT(化合物半導體裝置)之組構的剖面圖。
於該第一實施例中，參考第1圖，化合物半導體多層結構10係形成於例如為矽(Si)基板之基板11上。該化合物半導體多層結構10係包括初始層(initial layer)12、緩衝層13、電子過渡層15、間隔層(spacer layer)16、及電子供應層17。該初始層12，例如，為具有介於1奈米至300奈米(例如160奈米)之厚度之AlN層。該緩衝層13，例如，為具有大約1奈米至300奈米(例如為150奈米)之厚度之AlGaN層。該電子過渡層15，例如，為具有大約3微米之厚度且有意地未摻雜有摻雜劑(dopant)之i-GaN層。該間隔層16，例如，為具有大約5奈米之厚度且有意地未摻雜有摻雜劑之i-AlGaN層。該電子供應層17，例如，為摻雜有n型摻雜劑之n-AlGaN層，且具有大約30奈米之厚度。該電子供應層17， 例如，係以約為5×1018cm-3之濃度摻雜做為n型摻雜劑之矽(Si)。
裝置隔離區域(device isolation region)18係提供給該化合物半導體多層結構以定義裝置區域。於該裝置區域中，源極電極19s及汲極電極19d係形成於該電子供應層17上。絕緣膜20係形成於該電子供應層17上，以便覆蓋該源極電極19s及汲極電極19d。該絕緣膜20係具有形成於該源極電極19s及汲極電極19d間的開口(opening)21，且閘極電極19g係藉由該開口21形成為與該電子供應層17有蕭特基接觸(Schottky contact)。絕緣膜22係形成於該絕緣膜20上，以便覆蓋該閘極電極19g。該絕緣膜20、22係能藉由任何材料予以形成，例如，氮化矽膜(Si nitride film)。該絕緣膜20、22係例示終止膜(terminated films)。
凹座(recess)13r係形成於該緩衝層13中，在平面視中係位於對應於該閘極電極19g之位置。該凹座13r係具有例如100奈米至500奈米之深度。二維電子氣(2DEG)抑制層14係形成於該凹座13r中。2DEG抑制層14係例如為鐵摻雜之GaN層。鐵係以令閘極電極19g正下方之2DEG能減少的濃度(例如，未少於1×1017cm-3)摻入。較佳的鐵濃度係未少於2×1017cm-3。該電子過渡層15係形成以覆蓋住該2DEG抑制層14。該2DEG抑制層14亦係為該化合物半導體多層結構10之構件。換句話說，於此實施例中，鐵摻雜之2DEG抑制層14係位於該基板11及該電子過渡層15間，並位於平面視中對應於該閘極電極19g之位置。該2DEG抑制層14係例示為鐵摻雜層。該2DEG抑制層14包括一個下方區域和二個上方區域，其中該二個上方區域係彼此分隔並且位於2DEG抑制層14的外緣。
在具有此種結構之GaN HEMT中，在該電子過渡層15之上表面附近產生2DEG 100。然而，由於該鐵摻雜之2DEG抑 制層14係形成為具有能令2DEG 100減少之摻雜濃度，故位於該閘極電極19g下方之傳導帶(conduction band)(Ec)係處於高能階，使得該傳導帶(Ec)並未實質具有低於費米能階(Fermi level，EF)之區域。因此，在施加於該閘極電極19g之電壓係為0V之狀態中，亦即，關閉狀態，2DEG 100係未存在於該閘極電極19g之下方，使得能於常關模式下操作。由於鐵相較於鎂係較難於化合物半導體層中擴散，即使是在形成該2DEG抑制層14之後形成該電子過渡層15或其他構件，裝置特性難因鐵之擴散而被減弱。
相較於p型GaN層係提供於閘極電極及電子供應層間以替代2DEG抑制層14操作於常關模式之比較例，於第一實施例中係有利地獲得高導通電流(high on-current)，如第2圖所示。此係因為第一實施例係未包括形成該p型GaN層時常用之蝕刻程序，且因此避免該電子供應層17因該蝕刻程序而受到損害。於第2圖中，水平軸係表示閘極-源極-電壓(Vgs)，而垂直軸係表示汲極源極電壓(Ids)。
具有較高的鐵濃度之該2DEG抑制層14係令位於該閘極電極19g正下方之2DEG 100進一步穩定減少，這使得常關模式之操作得以實現；然而，異常高的鐵濃度可能會導致用於導通模式之閘極電壓增加。因此，該2DEG抑制層14之鐵濃度較佳地應鑑於此種狀況而定。
現將描述第一實施例之GaN HEMT(化合物半導體裝置)之製造方法。第3A至3D圖係依序以剖面圖之形式繪示第一實施例之該GaN HEMT(化合物半導體裝置)之製造方法。
如第3A圖所示，於製程(a)中，該初始層12及該緩 衝層13係形成以置於該基板11上。該初始層12及該緩衝層13，例如，係藉由金屬有機氣相磊晶法(metal organic vapor phase epitaxy，MOVPE)予以沈積。接著，於第3A圖所示之製程(b)中，光阻圖案101係形成於該緩衝層13上，使得用以形成該凹座13r之預定位置(predetermined site)被暴露，而其它區域被覆蓋。接著，於第3A圖所示之製程(c)中，該凹座13r係藉由乾蝕刻程序(dry etching procedure)，並利用該光阻圖案101作為蝕刻遮罩(etching mask)，從而形成於該緩衝層13中。接著移除該光阻圖案101。接著，於第3A圖所示之製程(d)中，該2DEG抑制層14係形成於緩衝層13上。舉例言之，該2DEG抑制層14係形成為具有一厚度者，其中位於該凹座13r之該2DEG抑制層14之上表面較於該凹座13r外之其他區域之該緩衝層13之上表面為高。
如第3B圖所示，於製程(e)中，光阻圖案102係接著形成於該2DEG抑制層14上，使得被留做為該2DEG抑制層14之位置被覆蓋，而其餘區域被暴露。接著，於第3B圖所示之製程(f)中，執行利用該光阻圖案102作為蝕刻遮罩之乾蝕刻程序以移除未被該光阻圖案102覆蓋之該2DEG抑制層14的其它區域。該光阻圖案102係接著被移除。接著，於第3B圖所示之製程(g)中，該電子過渡層15係形成於該緩衝層13上以覆蓋該2DEG抑制層14，且該間隔層16及該電子供應層17係形成覆於該電子過渡層15上。該電子過渡層15、該間隔層16、及該電子供應層17，舉例言之，係藉由金屬有機氣相磊晶法(MOVPE)予以沈積。此些製程係能生成包括該初始層12、緩衝層13、2DEG抑制層14、電子過渡層15、間隔層16、及電子供應層17之化合物半導體多層結 構10。該2DEG 100係產生在該電子過渡層15之上表面附近，除了該2DEG抑制層14正上方之區域以外。
於該化合物半導體多層結構10所包括之化合物半導體層之形成中，例如，三甲基鋁(trimethylaluminum，TMA)之混合氣體係作為鋁源，三甲基鎵(trimethylgallium，TMG)係作為鎵源，且氨(ammonia，NH3)氣係作為氮源。依據欲沈積之化合物半導體層的成分，決定欲提供之該三甲基鋁及三甲基鎵氣體之存在或不存在及流速。每一個化合物半導體層中作為常用材料之氨氣之流速係大約100 ccm至10 LM。再者，舉例言之，沈積壓力係大約50托(Torr)至300托，且沈積溫度係大約1000℃至1200℃之範圍。為了沈積n型化合物半導體層(例如電子供應層17)，舉例言之，含矽之SiH4氣體係以預定之流速添加至混合氣體中以令該化合物半導體層摻雜矽。作為摻雜物之矽之濃度係大約1×1018cm-3至1×1020cm-3之範圍，例如，大約5×1018cm-3。為了沈積鐵摻雜之化合物半導體層(例如2DEG抑制層14)，舉例言之，由例如為Cp2Fe(環戊二烯鐵；二茂鐵)之鐵化合物、及氯化氫氣(hydrogen chloride gas)合成含鐵氣體，而所生成之氣體添加至該混合氣體中。使用由含鎵氣體及含氮氣體組成之混合氣體能形成該鐵摻雜之GaN層。添至該2DEG抑制層14之鐵濃度係未少於1×1017cm-3。
如第3C圖所示，於製程(h)中，該裝置隔離區域18接著係提供至該化合物半導體多層結構10以定義裝置區域。為了形成該裝置隔離區域18，例如，圖案化之光阻係形成於該電子供應層17上，使得用以形成該裝置隔離區域18之預定區域被暴露，且該圖案化之光阻係作為遮罩以移除植入之離子氬(Ar)。當利用 此圖案化之光阻作為蝕刻遮罩時，可執行使用氯基氣體之乾蝕刻程序。接著，於第3C圖所示之製程(i)中，該源極電極19s及該汲極電極19d係形成於該電子供應層17上，使得該2DEG抑制層14於平面視中係介於其間。該源極電極19s及該汲極電極19d，例如，係能藉由剝離技術(lift-off technique)形成。尤其是，形成圖案化之光阻，使得用以形成該源極電極19s及該汲極電極19d之預定區域外露，而其他區域係被覆蓋，金屬膜係藉由氣相沈積法並利用該圖案化之光阻作為沈積遮罩從而予以形成，且接著，該圖案化之光阻係連同形成於其上之該金屬膜一併移除。於該金屬膜之形成中，舉例言之，鈦膜之形成後係緊接著鋁膜之形成。接著，例如，成品係位於氮氣環境(nitrogen atmosphere)下加熱至介於400℃至1000℃之溫度(例如550℃)以獲得歐姆特性。於第3C圖所示之製程(j)中，於該源極電極19s及該汲極電極19d形成後，該絕緣膜20係形成於該電子供應層17上，以覆蓋該源極電極19s及該汲極電極19d。該絕緣膜20，較佳地，係例如藉由原子層沈積(atomic layer deposition,ALD)法、電漿化學氣相沉積(plasma chemical vapor deposition,CVD)法、或濺鍍(sputtering)法予以形成。
如第3D圖所示，於製程(k)中，開口21係接著形成於該絕緣膜20之預定區域中，以形成閘極電極；舉例言之，該區域係位於2DEG抑制層14上方。該開口21係例如藉由乾蝕刻、濕蝕刻、或離子銑(ion milling)予以形成。接著，於第3D圖所示之製程(l)中，該閘極電極19g係形成於該開口21中。該閘極電極19g係可例如藉由剝離技術形成。尤其是，形成圖案化之光阻使得用以形成該閘極電極19g之預定區域係外露，金屬膜係藉由使 用該圖案化之光阻作為沈積遮罩之氣相沉積法從而予以形成，且接著，該圖案化之光阻係連同形成於其上之該金屬膜一併移除。於金屬膜之形成中，例如，鎳膜(Ni film)之形成後係緊接著金膜(Au film)之形成。於形成該閘極電極19g後，絕緣膜22係形成於該絕緣膜20上，以覆蓋該閘極電極19g。該絕緣膜22，較佳地，係藉由例如ALD法、電漿CVD法、或濺鍍法，如同絕緣膜20之形成法，從而予以形成。
此些製程係生成第一實施例之GaN HEMT。
第二實施例
現將描述第二實施例。於該第一實施例中，陷阱係約略產生於電子過渡層15之下表面周圍，其係於某些情形下影響了裝置特性。於第二實施例中，該些陷阱之產生係減少。第4圖係為剖面示意圖，繪示著第二實施例之GaN HEMT(化合物半導體裝置)的組構。
於第一實施例中，該2DEG抑制層14係形成於該緩衝層13之凹座13r中；相對地，於第二實施例中，如第4圖所示，陷阱抑制層(trap suppression layer)31係形成於該緩衝層13上，且該2DEG抑制層14係形成於凹座13r中，該凹座13r係形成於該陷阱抑制層31中。該陷阱抑制層31係具有，例如，介於100奈米至500奈米之厚度。陷阱抑制層31之範例包括摻雜有鐵之GaN層，其摻雜濃度係低於摻雜於2DEG抑制層14之鐵之濃度。該陷阱抑制層31具有之鐵濃度係令產生於該電子過渡層15之下表面周圍之陷阱減少；例如，少於1×1017cm-3。較佳的鐵濃度係未超過5×1016cm-3。該電子過渡層15係形成以覆蓋該2DEG抑制層14 及該陷阱抑制層31。該陷阱抑制層31亦係為該化合物半導體多層結構10之構件。尤其是，於此實施例中，摻雜有鐵之陷阱抑制層31係提供於該基板11及該電子過渡層15間，以致於定位在相對該2DEG抑制層(suppression layer14之源極電極19s側及汲極電極19d側二者上。該源極電極19s側之陷阱抑制層31係例示為第二鐵摻雜層，且該汲極電極19d側之陷阱抑制層31係例示為第三鐵摻雜層。其他構件係相同於第一實施例之構件。
具有此種結構之GaN HEMT係能減少產生於該電子過渡層15之下表面周圍之陷阱。若陷阱產生於該電子過渡層15之下表面周圍，則會有不希望出現之電流流過該陷阱周圍，從而影響了裝置特性。相較之下，本實施例係能令此影響減低，引導出更令人滿意的裝置特性。
現將描述用以製造第二實施例之GaN HEMT(化合物半導體裝置)的方法。第5A至5C圖係為剖面示意圖，每個圖式係依製程順序描繪用以製造第二實施例之GaN HEMT(化合物半導體裝置)之方法。
與第一實施例進行相同之步驟，直至緩衝層13之形成前。該緩衝層13之厚度係可被減少，例如，於一對應於陷阱抑制層31之厚度的程度。如第5A圖所示，於製程(a)中，該陷阱抑制層31係接著形成於該緩衝層13上。接著，於第5A圖所示之製程(b)中，光阻圖案101係形成於該陷阱抑制層31上，使得用以形成該凹座31r之預定位置被外露，而其他區域係被覆蓋。接著，於第5A圖所示之製程(c)中，該凹座31r係形成於該陷阱抑制層31中，其係藉由應用光阻圖案101作為蝕刻遮罩之乾蝕刻程序予 以形成。該光阻圖案101接著係被移除。接著，於第5A圖所示之製程(d)中，2DEG抑制層14係形成於該緩衝層13及該陷阱抑制層31上。該2DEG抑制層14，例如，係形成為厚度大約相等於該陷阱抑制層31之厚度。
如第5B圖所示，於製程(e)中，光阻圖案102係接著形成於該2DEG抑制層14上，使得將被留作為該2DEG抑制層14之位置被覆蓋，其他區域則被外露。接著，於第5B圖所示之製程(f)中，係進行利用該光阻圖案102作為蝕刻遮罩之乾蝕刻程序，以移除未被該光阻圖案102覆蓋之其他區域之該2DEG抑制層14。該光阻圖案102係接著被移除。接著，於第5B圖所示之製程(g)中，電子過渡層15係形成於該陷阱抑制層31上，以覆蓋該2DEG抑制層14，如同於第一實施例，且形成該間隔層16及該電子供應層17以覆於該電子過渡層15上。此些步驟係能生成包括初始層12、緩衝層13、2DEG抑制層14、電子過渡層15、間隔層16、電子供應層17及陷阱抑制層31之化合物半導體多層結構10。該2DEG100係產生在該電子過渡層15之上表面周圍，除了該2DEG抑制層14正上方之區域以外。
如第5C圖所示，於製程(h)中，該裝置隔離區域18係提供於該化合物半導體多層結構10，如同於第一實施例。接著，於第5C圖所示之製程(i)中，如同於第一實施例，形成源極電極19s及汲極電極19d，且絕緣膜20係形成於該電子供應層17上。接著，於第5C圖所示之製程(j)中，係進行形成開口21的後續步驟。
此些製程係能生成第二實施例之GaN HEMT。
第三實施例
現將描述第三實施例。儘管該陷阱抑制層31於第二實施例中係設置在相對於該2DEG抑制層14之源極電極19s側及汲極電極19d側這兩側上，該陷阱抑制層31亦能設置在源極電極19s側及汲極電極19d側之任一側上。第6圖係為剖面示意圖，繪示第三實施例之GaN HEMT(化合物半導體裝置)之組構。
於第三實施例中，如第6圖所示，2DEG抑制層14係形成在相同於第一及第二實施例之位置，且陷阱抑制層31係僅形成於該源極電極19s側上。該緩衝層13係於相對於該2DEG抑制層14接觸汲極電極19d側上的該電子過渡層15。其他結構係相同於第二實施例所示者。
相較於第一實施例，該第三實施例亦能令陷阱之影響減低。於此例中，陷阱抑制層31能設置在非位於相對於該2DEG抑制層14之源極電極19s側，而係位於汲極電極19d側上。然而，相較於產生在汲極電極19d側上之陷阱，產生在源極電極19s側上之陷阱係對該GaN HEMT之特性產生較強烈的影響。因此，該陷阱抑制層31，較佳地，係設置在源極電極19s側上。
現將描述用以製造第三實施例之GaN HEMT(化合物半導體裝置)之方法。第7A至7C圖係為剖面示意圖，每張圖係依製程順序繪示第三實施例之該GaN HEMT(化合物半導體裝置)之製造方法。
如第7A圖所示，於製程(a)中，進行相同於第二實施例之程序，直到該陷阱抑制層31之形成。如第7A圖所示，於製程(b)中，光阻圖案103係接著形成於該陷阱抑制層31上，使得將被留作為該陷阱抑制層31之位置係被覆蓋，而其他區域係被外 露。接著，如第7A圖所示，於製程(c)中，實施利用該光阻圖案103作為蝕刻遮罩之乾蝕刻程序，以移除該陷阱抑制層31中未被該光阻圖案103覆蓋之其它區域。接著係移除該光阻圖案103。接著，於第7A圖所示之製程(d)中，該2DEG抑制層14係形成以覆於該緩衝層13及陷阱抑制層31上。
如第7B圖所示，於製程(e)中，光阻圖案102係接著形成於該2DEG抑制層14上，使得將被留作為2DEG抑制層14之位置係被覆蓋，而其他區域係被外露。接著，於第7B圖所示之製程(f)中，實施利用該光阻圖案102作為蝕刻遮罩之乾蝕刻程序，以移除2DEG抑制層14中未被該光阻圖案102覆蓋之其它區域。接著係移除該光阻圖案102。接著，於第7B圖所示之製程(g)中，電子過渡層15係形成於該陷阱抑制層31上以利於覆蓋該2DEG抑制層14，如同於第一實施例，且間隔層16及電子供應層17係形成為覆於該電子過渡層15上。此些製程係能生成包括初始層12、緩衝層13、2DEG抑制層14、電子過渡層15、間隔層16、電子供應層17及陷阱抑制層31之化合物半導體多層結構10。該2DEG100係產生在該電子過渡層15之上表面周圍，除了位於該2DEG抑制層14正上方之區域以外。
如第7C圖所示，於製程(h)中，裝置隔離區域18係接著形成於化合物半導體多層結構10，如同於第一實施例。接著，於第7C圖所示之製程(i)中，如同第一實施例，形成源極電極19s及汲極電極19d，且該絕緣膜20係形成於該電子供應層17上。接著，於第7C圖所示之製程(j)中，係進行形成開口21的後續步驟。
該些步驟係能生成第三實施例之GaN HEMT。
第四實施例
第四實施例係關於一種包含GaN HEMT之化合物半導體裝置之離散封裝件(discrete package)。第8圖係繪示第四實施例之離散封裝件。
於第四實施例中，第一至第三實施例中之任一者之化合物半導體裝置之HEMT晶片210之背面，如第8圖所示，係藉由如銲錫(solder)之晶粒接附材料(die attach material)234固定於端子區域(land)(即晶粒墊(die pad))233。連接汲極電極19d之汲極墊(drain pad)226d係與例如為鋁線之接線(wire)235d之一端連接，而接線235d之另一端係連接至與端子區域(land)233整合之汲極引線(drain lead)232d。連接該源極電極19s之源極墊(source pad)226s係連接例如為鋁線之接線235s之一端，而接線235s之另一端係連接至源極引線(source lead)232s，該源極引線232s係與該端子區域233分離。連接該閘極電極19g之閘極墊(gate pad)226g係連接至例如為鋁線之接線235g之一端，而接線235g之另一端係連接至閘極引線(gate lead)232g，該閘極引線232g係與該端子區域233分離。該端子區域233及該HEMT晶片210及其他構件係藉由成形樹脂(molding resin)231予以封裝，使得該閘極引線232g、汲極引線232d、源極引線232s部份突出於封裝件。
此離散封裝件係能藉由下列描述予以生成。該HEMT晶片210係藉由例如為銲錫之晶粒接附材料234固定至引線架(lead frame)之端子區域233。接著，接線235g係接合至閘極墊226g及引線架之閘極引線232g以令兩者連接，接線235d係接合至汲極墊226d及引線架之汲極引線232d，以令兩者連接，且接線235s 係接合至源極墊226s及引線架之源極引線(source lead)232s，以令兩者連接。成品接著係藉由轉注成型製程(transfer molding process)並以成形樹脂(molding resin)231予以膠封。接著予以移除該引線架(lead frame)係。
第五實施例
現將描述第五實施例。該第五實施例係關於設有含有GaN HEMT之化合物半導體裝置之功因修正電路(power factor correction circuit,PFC circuit)。第9圖係為繪示該第五實施例之PFC電路之示意圖。
PFC電路250係包括開關裝置(電晶體)251、二極體(diode)252、抗流線圈(choke coil)253、電容器254和255、二極體電橋(diode bridge)256以及交流電源(alternating current source(AC))257。該開關裝置251之汲極電極係連接該二極體252之陽極端(anode terminal)及該抗流線圈253之一終端。該開關裝置251之源極電極係連接至該電容器254之一終端及該電容器255之一終端。該電容器254之另一終端係連接至該抗流線圈253之另一終端。該電容器255之另一終端係連接至該二極體252之陰極端(cathode terminal)。該開關裝置251之閘極電極係連接至閘極驅動器(gate driver)。該AC 257係經由二極體電橋256連接於該電容器254之兩端間。直流電源(DC)係連接於該電容器255之兩端間。於此實施例中，第一至第三實施例之任一者之化合物半導體裝置係應用為該開關裝置251。
於PFC電路250之生產中，舉例言之，該開關裝置251係藉由銲錫而接合至該二極體252及抗流線圈253。
第六實施例
現將描述第六實施例。第六實施例係關於設有含有GaN HEMT之化合物半導體裝置之電源供應設備(power supply equipment)。第10圖係為繪示第六實施例之電源供應設備之示意圖。
該電源供應設備係包括高壓之一次電路(high-voltage primary circuit)261、低壓之二次電路(low-voltage secondary circuit)262以及提供於該一次電路261及二次電路262間之變壓器(transformer)263。
該一次電路261係包括第五實施例之PFC電路250，以及連接在PFC電路250之電容器255之二端間之換流器電路(inverter circuit)，即本實施例之全橋式換流器電路(full bridge inverter circuit)260。該全橋式換流器電路260係具有複數個(於本實施例中係為四個)開關裝置264a、264b、264c、264d。
二次電路262係具有複數個(於本實施例中係為三個)開關裝置265a、265b、265c。
於本實施例中，第一至第三實施例之任一者的化合物半導體裝置係使用在該一次電路261之PFC電路250之開關裝置251以及該全橋式換流器電路260之每一個開關裝置264a、264b、264c、264d。相較之下，先前技術之使用矽的金絕半場效電晶體(metal-insulator-semiconductor field effect transistor，MIS FET)則係應用在二次電路262之每一個開關裝置265a、265b、265c中。
第七實施例
現將描述第七實施例。第七實施例係關於設有含有 GaN HEMT之化合物半導體裝置之高頻放大器(即高功率放大器)。第11圖係繪示第七實施例之高頻放大器之示意圖。
該高頻放大器係包括數位預失真電路(digital predistortion circuit)271、混波器(mixer)272a及272b以及功率放大器(power amplifier)273。
該數位預失真電路271用以補償輸入信號之非線性失真(nonlinear distortions)。該混波器272a係混合受到補償非線性失真之輸入訊號以及交流訊號。該功率放大器273係包含第一至第三實施例之任一者之化合物半導體裝置，且放大混合有交流訊號之輸入訊號。於本實施例中，舉例言之，開關操作係能令混波器272b於輸出端混合交流訊號，進而傳送混合之訊號至該數位預失真電路271。
化合物半導體多層結構中所包括之化合物半導體層係可具有任何化合物以及可例如由氮化鎵(GaN)、氮化鋁(AlN)、或氮化銦(InN)組成。可以使用其混合晶體(mixed crystal)。
於每一個實施例中，基板係能為碳化矽(SiC)基板、藍寶石(sapphire)基板、矽(silicon)基板、氮化鎵(GaN)基板或砷化嫁(GaAs)基板。該基板係能具有導電性、半絕緣(semi-insulating)或絕緣特性中之任一者。
閘極電極、源極電極及汲極電極係能具有前述實施例結構外之任意其他結構。每一個電極可例如具有單層結構。該些電極可由剝離技術外之任何技術予以形成。該源極電極及汲極電極於形成後能不被加熱，以確保歐姆特性(ohmic characteristics)。該閘極電極可被加熱。除了鎳(Ni)或金(Au)外，該閘極電極還可由 鈀(Pd)及/或鉑(Pt)組成。
本案之所有實施例及有條件的語言係用於教導之目的以增加讀者對本案及由本案提供之概念之瞭解，以促進本領域之技術，同時，其係被視為未限制為任何特定實施例及條件，亦未令任何實施例之構成限制在本案之優勢或劣勢所顯示之特定者。儘管已詳細描述本案之實施例，但應了解到可在不偏離本案之精神及範圍的情況下作出各種改變、替換和變更。
10‧‧‧化合物半導體多層結構
11‧‧‧基板
12‧‧‧初始層
13‧‧‧緩衝層
13r‧‧‧凹座
14‧‧‧二維電子氣抑制層
15‧‧‧電子過渡層
16‧‧‧間隔層
17‧‧‧電子供應層
18‧‧‧裝置隔離區域
19d‧‧‧汲極電極
19g‧‧‧閘極電極
19s‧‧‧源極電極
20、22‧‧‧絕緣膜
21‧‧‧開口
100‧‧‧二維電子氣

Claims (18)

  1. 一種化合物半導體裝置，係包括基板；AlGaN層，係形成於該基板上；電子過渡層，係形成於該AlGaN層上；電子供應層，係形成於該電子過渡層上；源極電極及汲極電極，係形成於該電子供應層上；閘極電極，係形成於該電子供應層上，位於該源極電極及該汲極電極之間；凹座，係形成於該AlGaN層上：以及第一鐵摻雜GaN層，係形成於凹座內，該第一鐵摻雜GaN層之一部分從該AlGaN層的表面向該電子過渡層突出。
  2. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該第一鐵摻雜GaN層係摻雜有濃度未少於1×1017cm-3之鐵。
  3. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該第一鐵摻雜GaN層係摻雜有濃度未少於2×1017cm-3之鐵。
  4. 如申請專利範圍第1項所述之化合物半導體裝置，復包括：第二鐵摻雜GaN層，係設置在該基板及該電子過渡層間，並位在相對於該第一鐵摻雜GaN層之源極電極側上，該第二鐵摻雜GaN層係摻雜鐵，且其濃度低於該第一鐵摻雜GaN層之鐵濃度。
  5. 如申請專利範圍第4項所述之化合物半導體裝置，其中，該第二鐵摻雜GaN層係摻雜有濃度少於1×1017cm-3之鐵。
  6. 如申請專利範圍第4項所述之化合物半導體裝置，其中，該第 二鐵摻雜GaN層係摻雜有濃度未多於5×1016cm-3之鐵。
  7. 如申請專利範圍第1項所述之化合物半導體裝置，復包括：第三鐵摻雜GaN層，係設置在該基板及該電子過渡層間，並位在相對於該第一鐵摻雜GaN層之汲極電極側上，該第三鐵摻雜GaN層係摻雜鐵，且其濃度低於該第一鐵摻雜GaN層之鐵濃度。
  8. 如申請專利範圍第7項所述之化合物半導體裝置，其中，該第三鐵摻雜GaN層係摻雜有濃度少於1×1017cm-3之鐵。
  9. 如申請專利範圍第7項所述之化合物半導體裝置，其中，該第二鐵摻雜GaN層係摻雜有濃度未多於5×1016cm-3之鐵。
  10. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該電子過渡層及該電子供應層係包括GaN材料。
  11. 一種電源供應設備，係包括：根據申請專利範圍第1項所述之化合物半導體裝置。
  12. 一種高頻放大器，係包括：根據申請專利範圍第1項所述之化合物半導體裝置。
  13. 一種製造化合物半導體裝置之方法，係包括下列步驟：形成電子過渡層及電子供應層於基板上；以及形成閘極電極、源極電極、及汲極電極於該電子供應層上，其中，第一鐵摻雜GaN層係於該電子過渡層之形成前形成，以在平面視中對應於該閘極電極之位置之區域中覆於該基板上，該第一鐵摻雜GaN層係摻雜鐵，以減少在該閘極電極下方產生之二維電子氣，其中，該第一鐵摻雜GaN層係至少包括一個下方區域和 二個上方區域，其中，該二個上方區域係彼此分隔並且位於該第一鐵摻雜GaN層的外緣；以及緩衝層，係設置在該基板及該電子過渡層間，其中，該第一鐵摻雜GaN層的該下方區域係設置成朝向該緩衝層，其中，該第一鐵摻雜GaN層的該二個上方區域係設置成遠離該緩衝層。
  14. 如申請專利範圍第13項所述之製造化合物半導體裝置之方法，其中，該第一鐵摻雜GaN層係摻雜有濃度未少於1×1017cm-3之鐵。
  15. 如申請專利範圍第13項所述之製造化合物半導體裝置之方法，復包括：於該電子過渡層之形成前，形成第二鐵摻雜GaN層，該第二鐵摻雜GaN層係設置在相對於該第一鐵摻雜GaN層之源極電極側上，並位於該基板上，且摻雜有鐵，而其濃度低於該第一鐵摻雜GaN層之鐵濃度。
  16. 如申請專利範圍第15項所述之製造化合物半導體裝置之方法，其中，該第二鐵摻雜GaN層係摻雜有濃度少於1×1017cm-3之鐵。
  17. 如申請專利範圍第13項所述之製造化合物半導體裝置之方法，復包括：於該電子過渡層之形成前，形成第三鐵摻雜GaN層，該第三鐵摻雜層GaN係設置在相對於該第一鐵摻雜GaN層之汲極電極側，並位於該基板上，且摻雜有鐵，而其濃度低於該第一鐵摻雜GaN層之鐵濃度。
  18. 如申請專利範圍第17項所述之製造化合物半導體裝置之方法，其中，該第三鐵摻雜GaN層係摻雜有濃度少於1×1017cm-3之鐵。
TW102109608A 2012-03-28 2013-03-19 化合物半導體裝置及其製造方法 TWI550857B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012075004A JP5895651B2 (ja) 2012-03-28 2012-03-28 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201349493A TW201349493A (zh) 2013-12-01
TWI550857B true TWI550857B (zh) 2016-09-21

Family

ID=49233726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109608A TWI550857B (zh) 2012-03-28 2013-03-19 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9099422B2 (zh)
JP (1) JP5895651B2 (zh)
KR (1) KR101437274B1 (zh)
CN (1) CN103367427B (zh)
TW (1) TWI550857B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6111821B2 (ja) * 2013-04-25 2017-04-12 三菱電機株式会社 電界効果トランジスタ
FR3011981B1 (fr) 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
JP2015167220A (ja) * 2014-02-12 2015-09-24 三菱電機株式会社 半導体装置及びその製造方法
DE102014107560A1 (de) 2014-05-28 2015-12-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
US9806720B1 (en) 2016-10-07 2017-10-31 Analog Devices Global Compound semiconductor based inverter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US20100244041A1 (en) * 2009-03-30 2010-09-30 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250711A (ja) * 1995-03-10 1996-09-27 Toshiba Corp 化合物半導体装置
IL119514A0 (en) * 1996-10-29 1997-01-10 Yeda Res & Dev Molecular controlled semiconductor resistor (MOCSER) as a light and chemical sensor
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP5298559B2 (ja) 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
US8003525B2 (en) 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2009206123A (ja) 2008-02-26 2009-09-10 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP5337415B2 (ja) 2008-06-30 2013-11-06 シャープ株式会社 ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
EP2346071B1 (en) * 2008-10-29 2017-04-05 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
JP2010199409A (ja) 2009-02-26 2010-09-09 Panasonic Corp 電界効果トランジスタ
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US20120098599A1 (en) * 2009-06-30 2012-04-26 Univeristy Of Florida Research Foundation Inc. Enhancement mode hemt for digital and analog applications
KR20110032845A (ko) * 2009-09-24 2011-03-30 삼성전자주식회사 전력 전자소자 및 그 제조방법
JP5495257B2 (ja) 2009-10-09 2014-05-21 シャープ株式会社 Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
CN102076148A (zh) * 2009-11-09 2011-05-25 东芝照明技术株式会社 Led点灯装置以及照明装置
US9105703B2 (en) * 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
JP5343910B2 (ja) 2010-04-09 2013-11-13 富士通株式会社 化合物半導体装置の製造方法
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US20100244041A1 (en) * 2009-03-30 2010-09-30 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013207103A (ja) 2013-10-07
TW201349493A (zh) 2013-12-01
CN103367427A (zh) 2013-10-23
US20130256754A1 (en) 2013-10-03
KR20130110044A (ko) 2013-10-08
KR101437274B1 (ko) 2014-09-03
JP5895651B2 (ja) 2016-03-30
US9099422B2 (en) 2015-08-04
CN103367427B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
TWI594431B (zh) 化合物半導體裝置及其製造方法
US9054170B2 (en) Semiconductor device, method for manufacturing the same, power supply, and high-frequency amplifier
TWI492378B (zh) 化合物半導體裝置及其製造方法
TWI550857B (zh) 化合物半導體裝置及其製造方法
TWI550856B (zh) 化合物半導體裝置及其製造方法
TWI475696B (zh) 化合物半導體裝置及其製造方法
JP5890991B2 (ja) 化合物半導体装置及びその製造方法
JP5896667B2 (ja) 化合物半導体装置及びその製造方法
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2013074179A (ja) 化合物半導体装置及びその製造方法
US10964805B2 (en) Compound semiconductor device
JP2013207107A (ja) 化合物半導体装置及びその製造方法
US20180145148A1 (en) Compound semiconductor device
JP6231730B2 (ja) 化合物半導体装置及びその製造方法
JP2018010936A (ja) 化合物半導体装置及びその製造方法
JP2014207379A (ja) 化合物半導体装置及びその製造方法
US11387357B2 (en) Compound semiconductor device, method for manufacturing the same and amplifier
JP6304304B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法