TWI546901B - 動態隨機存取記憶體 - Google Patents

Description

動態隨機存取記憶體

本發明是有關於一種動態隨機存取記憶體(DRAM)，且特別是有關於一種能縮小元件面積的動態隨機存取記憶體。

為提升動態隨機存取記憶體的積集度、加快元件的操作速度、以及符合消費者對於小型化電子裝置的需求，近年來發展出埋入式字元線動態隨機存取記憶體(buried word line DRAM)，以滿足上述種種需求。

舉例來說，目前已有針對縮減元件面積，發展藉由彼此互不相同的延伸方向之字元線、主動區與位元線，設計的埋入式字元線動態隨機存取記憶體。

然而，上述動態隨機存取記憶體仍然有縮減空間，且間距愈來愈小的線路也會導致操作元件時，元件之間產生干擾的問題。

本發明提供一種動態隨機存取記憶體，可大幅縮減元件 面積並有效減少元件間的干擾問題。

本發明的一種動態隨機存取記憶體，包括基板、埋入式字元線、主動區、位元線與電容器。埋入式字元線位於基板內，上述主動區的長邊方向與位元線的延伸方向呈現銳角θ，且位元線則位於基板上橫跨埋入式字元線。每一條埋入式字元線會將排列於同一行的主動區劃分為兩個接觸區，且每一條位元線電性連接每一條埋入式字元線兩側鄰接的接觸區。電容器則設置於位元線之間，且每一個電容器電性連接每一條埋入式字元線兩側鄰接的接觸區。因此，在每一個主動區中，其中一個接觸區電性連接一個電容器，另一個接觸區則電性連接一條位元線。

在本發明的一實施例中，上述銳角θ例如在15°~50°之間。

在本發明的一實施例中，上述動態隨機存取記憶體還可包括數個絕緣結構，位於埋入式字元線之間。

在本發明的一實施例中，上述動態隨機存取記憶體還可包括數個電容器接觸窗，位於電容器與接觸區之間。

在本發明的一實施例中，上述動態隨機存取記憶體還可包括數個位元線接觸窗，位於位元線與接觸區之間。

在本發明的一實施例中，在上述位元線的延伸方向上，位元線接觸窗之間的距離大於所述埋入式字元線之線寬。

在本發明的一實施例中，在上述位元線的延伸方向上，位元線接觸窗之間的距離小於所述埋入式字元線之距離。

在本發明的一實施例中，上述埋入式字元線與上述位元 線互相垂直。

基於上述，本發明將元件佈局設計成單一主動區內的一個接觸區電性連接至電容器、另一個接觸區電性連接至位元線，來大幅縮減元件面積。另外，排列成行的主動區不容易干擾隔壁行的主動區，所以在元件操作上並不會因面積縮減而有不良影響。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基板

102‧‧‧埋入式字元線

104‧‧‧主動區

106‧‧‧位元線

108‧‧‧電容器

110a、110b‧‧‧接觸區

112‧‧‧絕緣結構

114‧‧‧電容器接觸窗

116‧‧‧位元線接觸窗

200‧‧‧隔離結構

202、204‧‧‧介電層

θ‧‧‧銳角

w‧‧‧字元線寬

d1、d2‧‧‧距離

圖1是依照本發明的一實施例的一種動態隨機存取記憶體的佈局示意圖。

圖2是圖1的II-II線段的剖面示意圖。

圖3是圖1的III-III線段的剖面示意圖。

本文中請參照圖式，以便更加充分地體會本發明的概念，隨附圖式中顯示本發明的實施例。但是，本發明還可採用許多不同形式來實踐，且不應將其解釋為限於底下所述之實施例。實際上，提供實施例僅為使本發明更將詳盡且完整，並將本發明之範疇完全傳達至所屬技術領域中具有通常知識者。

在圖式中，為明確起見可能將各層以及區域的尺寸以及 相對尺寸作誇張的描繪。

圖1是依照本發明的一實施例的一種動態隨機存取記憶體的佈局示意圖；圖2是圖1的II-II線段的剖面示意圖；圖3是圖1的III-III線段的剖面示意圖。

請參照圖1~3，本實施例的動態隨機存取記憶體，包括基板100、埋入式字元線102、主動區104、位元線106與電容器108。上述埋入式字元線102位於基板100內，能將排列於同一行的主動區104劃分為兩個接觸區110a和110b。上述埋入式字元線102與上述位元線106譬如互相垂直。此外，兩埋入式字元線102之間可設置絕緣結構112，來隔絕不同行的主動區104，且依照這樣的佈局也易於控制微影蝕刻製程。而主動區104的長邊方向與位元線106的延伸方向呈現銳角θ，以使基板100上的每一條位元線106在橫跨埋入式字元線102的同時，還能分別利用如位元線接觸窗116來電性連接埋入式字元線102兩側鄰接的接觸區110a和110b，如圖3所示。因此上述銳角θ例如在15º~50º之間，但本發明並不限於此；因為主動區104的面積與位元線106及埋入式字元線102的字元線寬w等參數都會影響銳角θ的範圍。另外，位元線接觸窗116在圖1中雖顯示為矩形，但實際上形成的接觸窗會略呈圓形，且其大小可依製程變大或變小。

至於電容器108則設置於兩位元線106之間，且每一個電容器108可使用如電容器接觸窗114，來電性連接至埋入式字元線102兩側鄰接的接觸區，如圖2是連到接觸區110b。如果換到 隔壁線段就是連到接觸區(請見圖1之110a)。此外，電容器接觸窗114在圖1中雖顯示為矩形，但實際上形成的接觸窗會略呈圓形，且其大小可依製程變大或變小。

因此，本實施例的動態隨機存取記憶體的佈局，在每一個主動區104中，會有一個接觸區110a/110b電性連接一個電容器108，另一個接觸區110b/110a則電性連接一條位元線106。在本實施例中，在位元線106的延伸方向上(如圖3)，位元線接觸窗116之間的距離d1例如大於埋入式字元線102之字元線寬w；位元線接觸窗之間的距離d1例如小於埋入式字元線102之距離d2。

除了圖1中有顯示的結構外，從圖2可知，排列於同一行的所有主動區104之間可用隔離結構200隔開。而且從圖3可知，因為埋入式字元線102會貫穿基板100內，所以也會存在於部分隔離結構200內。而在基板100上的電容器108、電容器接觸窗114、位元線106、位元線接觸窗116等，通常藉由各層介電層202和204來分開或是在製作上述構件時當作製程中的絕緣層(例如SiO₂、SiN、BPSG…等)。

綜上所述，本發明藉由使記憶體內的每一條位元線電性連接每一條埋入式字元線兩側鄰接的接觸區，且每一個電容器電性連接每一條埋入式字元線兩側鄰接的接觸區，所以依照這樣的方式能使單一主動區內的一個接觸區電性連接至電容器、另一個接觸區電性連接至位元線，因此能大幅縮減元件面積。另外，排列成行的主動區因完全被隔離，彼此互相獨立，所以不會干擾隔 壁行的主動區，在元件操作上並不會因面積縮減而有不良影響。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基板

102‧‧‧埋入式字元線

104‧‧‧主動區

106‧‧‧位元線

108‧‧‧電容器

110a、110b‧‧‧接觸區

112‧‧‧絕緣結構

114‧‧‧電容器接觸窗

116‧‧‧位元線接觸窗

θ‧‧‧銳角

Claims (7)

1. 一種動態隨機存取記憶體，包括：基板；多數個埋入式字元線，位於所述基板內；多數個位元線，位於所述基板上橫跨所述埋入式字元線；多數個主動區，其長邊方向與所述位元線的延伸方向呈現銳角θ，所述銳角θ為15°~50°，且每一所述埋入式字元線將排列於同一行的所述主動區劃分為兩個接觸區，每一所述位元線電性連接每一所述埋入式字元線兩側鄰接的所述接觸區；以及多數個電容器，設置於所述位元線之間，且每一所述電容器電性連接每一所述埋入式字元線兩側鄰接的所述接觸區，其中在每一所述主動區中，所述接觸區之一電性連接所述電容器、以及所述接觸區之另一電性連接所述位元線。
2. 如申請專利範圍第1項所述的動態隨機存取記憶體，更包括多數個絕緣結構，位於所述埋入式字元線之間。
3. 如申請專利範圍第1項所述的動態隨機存取記憶體，更包括多數個電容器接觸窗，位於所述電容器與所述接觸區之間。
4. 如申請專利範圍第1項所述的動態隨機存取記憶體，更包括多數個位元線接觸窗，位於所述位元線與所述接觸區之間。
5. 如申請專利範圍第4項所述的動態隨機存取記憶體，其中在所述位元線的延伸方向上的所述位元線接觸窗之間的距離大於所述埋入式字元線之線寬。
6. 如申請專利範圍第4項所述的動態隨機存取記憶體，其中在所述位元線的延伸方向上的所述位元線接觸窗之間的距離小於所述埋入式字元線之距離。
7. 如申請專利範圍第1項所述的動態隨機存取記憶體，其中所述埋入式字元線與所述位元線互相垂直。