TWI546816B - 處理儲存裝置中的損壞報告的系統與方法 - Google Patents

處理儲存裝置中的損壞報告的系統與方法 Download PDF

Info

Publication number
TWI546816B
TWI546816B TW101121121A TW101121121A TWI546816B TW I546816 B TWI546816 B TW I546816B TW 101121121 A TW101121121 A TW 101121121A TW 101121121 A TW101121121 A TW 101121121A TW I546816 B TWI546816 B TW I546816B
Authority
TW
Taiwan
Prior art keywords
output
data
processing
circuit
input
Prior art date
Application number
TW101121121A
Other languages
English (en)
Other versions
TW201324521A (zh
Inventor
楊少華
韓洋
張方
吳學彬
Original Assignee
安華高科技通用Ip(新加坡)公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安華高科技通用Ip(新加坡)公司 filed Critical 安華高科技通用Ip(新加坡)公司
Publication of TW201324521A publication Critical patent/TW201324521A/zh
Application granted granted Critical
Publication of TWI546816B publication Critical patent/TWI546816B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/22Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
    • G06F7/24Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • G06F3/0611Improving I/O performance in relation to response time
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0674Disk device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/12Formatting, e.g. arrangement of data block or words on the record carriers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Debugging And Monitoring (AREA)

Description

處理儲存裝置中的損壞報告的系統與方法
本發明係關於偵測及/或解碼資訊的系統及方法,更特別關於資料處理系統中損壞處理的系統及方法。
一直發展各種資料傳送系統,包含儲存裝置。此資料傳送系統牽涉將編碼資訊寫入至儲存媒體以及,稍後在從儲存媒體主傳送資料的方向上,將傳送的資訊解碼。以資料處理電路執行資料解碼,資料處理電路包含一或更多資料偵測器電路以及一或更多資料解碼器電路,以處理資料,接著將經過處理的資訊傳送至指引主機。傳送至指引主機的資料通常以相當大區塊的資料傳送,從此資料,指引主機能存取有關的部份。在某些情形中,資料處理電路無法收歛在原先寫入的資料集上,且必須執行一或更多的重試以嘗試取得原先寫入的資料。這些重試實質上延遲資料區塊從資料處理電路傳送至主機。
因此,為了至少上述原因,需要進步的資料處理系統及方法。
本發明係關於偵測及/或解碼資訊的系統及方法,特別關於資料處理系統中損壞處理的系統及方法。
本發明的各種實施例提供資料儲存系統,其包含:主 機,儲存媒體、及資料處理電路。主機可以操作以請求排序資料集,排序資料集包含:第一輸出及第二輸出。在排序資料集中,第一輸出在第二輸出之前。儲存媒體維持排序資料集。資料處理電路可以操作以從儲存媒體存取排序資料集,以及處理對應於第一輸出的第一處理輸入及對應於第二輸出的第一處理輸入,以產生第一輸出及第二輸出。在第一輸出之前,第二輸出是可利用的。主機又可以操作以在第一輸出之前接收第二輸出。在本發明的某些實施例中,資料處理電路以積體電路來實施。
在上述實施例的某些實例中,主機可以操作以標示對應於第二輸出的有效狀態、以及標示第一輸出的無效狀態。在某些情形中,在收到第二輸出時,主機可以操作以標示對應於第二輸出的有效狀態、以及標示第一輸出無效狀態。在各種情形中,在收到第一輸出時,主機可以操作以將標示之第一輸出無效狀態修改成標示第一輸出有效狀態。
在上述實施例的各式實例中,資料處理電路包含:資料解碼器電路,可以操作以對第一處理輸入施加資料偵測演算法而產生第一偵測輸出,以及,對第二處理輸入施加資料偵測演算法而產生第二偵測輸出;資料解碼電路可以操作,以對從第一偵測輸出導出的第一解碼器輸入施加資料解碼演算法而產生第一解碼輸出,以及,對從第二偵測輸出導出的第二解碼器輸入施加資料解碼演算法而產生第二解碼輸出。第一輸出從第一解碼輸出導出,第二輸出從 第二解碼輸出導出。在某些情形中,資料解碼演算法是低密度同位核對演算法。在不同情形中,資料偵測演算法可以是但不限於最大後置資料偵測演算法,以及維特比(Viterbi)資料偵測演算法。資料處理電路可以操作,而至少部份地根據符合的重試條件,以在將第一輸出報告給主機之前,將第二輸出報告給主機。在某些情形中,當逾時條件發生時,符合重試條件。
本發明的其它實施例包含儲存控制系統,其包含主機電路。主機電路可以操作以向儲存裝置請求排序資料集。排序資料集包含:第一輸出及第二輸出,其中,在排序資料集中,第一輸出在第二輸出之前。主機又可以操作,以在接收第一輸出之前,從儲存裝置接收第二輸出。在接收第二輸出時,主機標示第二輸出的有效狀態以及第一輸出的無效狀態。在接收第一輸出時,主機修改第一輸出的無效狀態以標示第一輸出的有效狀態。在某些情形中,儲存控制系統實施成為資料儲存裝置的一部份。在各式各樣的情形中,系統以體電路來實施。
本發明的又其它實施例提供用於儲存裝置中的資料處理方法。方法包含:提供排序資料集請求,排序資料集具有對應於第一解碼器輸入的第一輸出、以及對應於第二解碼器輸入的第二輸出。在排序資料集中,第一輸出在第二輸出之前。方法又包含:在接收第一輸出之前,從儲存裝置接收第二輸出,標示第二輸出的有效狀態及第一輸出的無效狀態;以及,在接收第一輸出時,修改第一輸出的無 效狀態以標示第一輸出的有效狀態。
本發明的其它實施例提供資料處理系統,其包含:資料請求電路、資料解碼器電路、以及資料輸出電路。資料請求電路可以操作以請求排序資料集。排序資料集包含:對應於第一解碼器輸入的第一輸出、以及對應於第二解碼器輸入的第二輸出。在排序資料集中,第一輸出在第二輸出之前。資料解碼器電路可以操作:將資料解碼演算法施加至第一解碼器輸入以產生第二解碼輸出。在第一解碼輸出之前,第二解碼輸出是可利用的。資料輸出電路可以操作,以將導自第一解碼輸出的第一輸出及導自第二解碼輸出的第二輸出報告給資料請求電路。報告第一輸出及第二輸出給請求電路的次序至少部份地根據符合的重試條件。在上述實施例的某些實例中,資料處理系統實施成為資料儲存裝置的一部份。在上述實施例的各式各樣實例中,資料處理系統實施成為積體電路。在各種情形中,資料解碼演算法可以是低密度同位核對演算法。
在上述實施例的各式各樣實例中,資料輸出電路可以操作,以在符合重試條件且第一解碼輸出尚未可利用時,在第一輸出之前,報告第二輸出。在上述實施例的某些實例中,資料輸出電路可以操作,以在符合重試條件且第一解碼輸出可利用時,在第二輸出之前,報告第一輸出。在上述實施例的各式各樣實例中,資料輸出電路可以操作,以在未符合重試條件時,在第二輸出之前,報告第一輸出。在各式各樣的情形中,當重試條件符合時,重試處理演 算法施加至失敗碼字。
本發明的其它實施例提供資料處理系統,其包含:資料請求電路、資料偵測器電路、資料解碼器電路、及資料輸出電路。資料請求電路可以操作以請求排序資料集,排序資料集包含:對應於第一偵測器輸入的第一輸出、以及對應於第二偵測器輸入的第二輸出。在排序資料集中,第一輸出在第二輸出之前。資料偵測器電路可以操作:以將資料偵測演算法施加至第一偵測器輸入而產生第一偵測輸出;以及,將資料偵測演算法施加至第二偵測器輸入而產生第二偵測輸出。資料解碼器電路可以操作:以將資料解碼演算法施加至從第一偵測輸出導出的第一解碼器輸入而產生第一解碼輸出;以及,將資料解碼演算法施加至從第二偵測輸出導出的第二解碼器輸入而產生第二解碼輸出。在第一解碼輸出之前,第二解碼輸出是可利用的。資料輸出電路可以操作,以至少部份地根據符合的重試條件,選擇性地報告損壞的從第一解碼輸出導出的第一輸出以及從第二解碼輸出導出的第二輸出。在上述實施例的某些實例中,資料處理系統實施成為資料儲存裝置的一部份。在上述實施例的各式各樣的實例中,資料處理系統實施成為積體電路。在各式各樣的情形中,資料解碼演算法是低密度同位核對演算法,資料偵測演算法可以是但不限於最大後置資料偵測演算法或是維特比偵測演算法。
在某些情形中,當與失敗碼字有關地發生逾時條件時,符合重試條件。在各式各樣的情形中,當重試條件符合 時,重試處理演算法施加至失敗碼字。在上述實施例的某些實例中,資料輸出電路可以操作:以在重試條件符合及第一解碼輸出尚未可利用時,在第一輸出之前,報告第二輸出;在重試條件符合及第一解碼輸出可利用時,在第二輸出之前,報告第一輸出;以及,當重試條件不符合時,在第二輸出之前,報告第一輸出。
本發明的又其它實施例提供用於儲存裝置中的資料處理之方法。方法包含接收排序資料集的請求,排序資料集至少具有對應於第一解碼器輸入的第一輸出以及對應於第二解碼器輸入的第二輸出。在排序資料集中,第一輸出在第二輸出之前。方法又包含:存取儲存媒體以取得排序資料集:對第一解碼器輸入施加資料解碼演算法以產生第一解碼輸出;以及,對第二解碼器輸入施加資料解碼演算法以產生第二解碼輸出。在第一解碼輸出之前,第二解碼輸出是可利用的。此外,方法包含:決定施加資料解碼演算法的資料處理電路的重試狀態;以及選擇性地報告自第一解碼輸出導出的第一輸出以及自第二解碼輸出導出的第二輸出。至少部份地根據標示重試被選取的重試狀態,而將報告選擇成損壞,或是至少部份地根據標示重試未被選取的重試狀態,而將報告選擇成正常。
此發明內容僅是本發明的某些實施例的概要。從下述詳細說明、後附的申請專利範圍及附圖中,將更清楚本發明的很多其它目的、特點、優點及其它實施例。
本發明係關於用於偵測及/或解碼資訊的系統及方法,特別關於用於資料處理系統中損壞處理的系統及方法。
本發明的各式各樣的實施例提供用於報告來自損壞的資料處理電路之結果的系統及方法。在某些情形中,實施例提供根據資料處理電路中重試條件的出現而提供選取的損壞報告。舉例而言,由主機請求資料區塊。資料區塊以編碼形式維持在儲存媒體上,可以從儲存媒體,存取資料區塊。資料處理電路將資料區塊解碼,以及,解碼在其中無意外地結束,資料區塊以排序方式提供給主機。或者,在一或更多碼字不是可容易解碼處,執行重試。此重試在一或更多非收歛碼字中造成可觀的延遲。將來自資料區塊的先前收歛的字碼報告給主機而不進一步延遲,而不是在希望非收歛字碼被適當地解碼之下,等待重試完成。在主機未依靠資料區塊的非收歛要件的某些情形中,提供損壞的資料實質上降低資料請求的潛候期。
轉至圖1,顯示根據本發明的一或更多實施例之包含可選取的損壞報告之資料處理系統100。資料處理系統100包含接收類比訊號105的類比前端電路110。類比前端電路110處理類比訊號105及提供處理過的類比訊號112給類比對數位轉換器電路114。如同此技藝中熟知般,類比前端電路110可以包含但不限於類比濾波器及放大器電路。根據此處提供的揭示,習於此技藝者將瞭解可被包含作為部份類比前端電路110的多種電路。在某些情形 中,從與儲存媒體(未顯示)相關地配置之讀/寫頭組件(未顯示),導出類比訊號105。根據此處提供的揭示,習於此技藝者將瞭解可以自其中導出類比輸入105的各種源。
類比對數位轉換器電路114將處理過的類比訊號112轉換成對應序列的數位取樣116。類比對數位轉換器電路114可以是能夠產生對應於類比輸入訊號的數位取樣之此技藝中習知的任何電路。根據此處提供的揭示,習於此技藝者將瞭解可以與本發明的不同實施例相關地使用之各種類比對數位轉換器電路。數位取樣116提供給等化器電路120。等化器電路120對數位取樣116施加等化演算法以產生等化輸出122。在本發明的某實施例中,等化器電路120是此技藝者習知的數位有限脈衝響應濾波器電路。等化資料122儲存至等化緩衝器127,等化緩衝器127可操作以儲存用於至少一碼字的等化資料(亦即,編碼資料集)。當等化輸出儲存至等化緩衝器127時,將區段標籤指派給等化資料集,標示與其相關連的碼字。對於等化緩衝器127中的其它區段標籤,每一區段標籤是獨特的。區段標籤用以組合報告給請求主機之排序的碼字區塊。在某些情形中,報告次序與從儲存媒體接收資料集的次序相同。儲存的資料是可從等化緩衝器127存取而作為緩衝輸出125。
緩衝輸出125提供給偵測器電路130,偵測器電路130可以操作以施加資料偵測演算法至收到的資料集,以及,在某些情形中,平行地處理二或更多資料集。在本發 明的某些實施例中,資料偵測器電路130是此技藝中所知的維特比演算法資料偵測器電路。在本發明的其它實施例中,資料偵測器電路130是此技藝中所知的最大後置資料偵測器電路。根據此處提供的揭示,習於此技藝者將瞭解可以與本發明的不同實施例相關地使用的各種資料偵測器電路。資料偵測器電路130根據來自等化器120或是有效率的交插/反交插器電路140而啟動。
資料偵測器電路130施加資料偵測演算法至作為緩衝輸出125被接收的資料集或是從本地反交插器電路140接收之作為反交插輸出197的資料集。施加資料偵測演繹的結果是提供給本地交插器電路142之偵測輸出195。當偵測輸出195準備好時,其被儲存至中央記憶體電路150,在中央記憶體電路150,其等待由資料解碼器電路170處理。在某些情形中,偵測輸出195是記錄可能性比例資料。在被儲存至中央記憶體電路150之前,偵測輸出195經過本地交插器電路142處理且提供交插資料集146,本地交插器電路142係將被包含作為偵測輸出195的資料集的副部份(亦即,本地區塊)推移,交插資料集146被儲存至中央記憶體電路150。副部份的此推移降低資料集中任何猝發錯誤的影響。
使用乒乓型記憶體電路165,以藉由全區交插器/反交插器電路160,從用於資料解碼器電路170的中央記憶體電路150拉出全區交插資料集162。一旦資料解碼器電路170可利用時,從乒乓型記憶體電路165拉出全區交錯資 料集167,以及,解碼器電路170對收到的資料集施加資料解碼演算法。在本發明的某些實施例中,資料解碼演算法是此技藝中所知的低密度同位核對演算法。根據此處提供的揭示,習於此技藝者將瞭解可以與本發明的不同實施例相關地使用之其它解碼演算法。當資料解碼演算法完成給定的資料集時,完成的資料集作為解碼輸出169寫回至乒乓型記憶體電路165。一旦完成寫回至乒乓型記憶體電路165時,對應的資料集164經由全區交插/反交插器電路160而傳送至中央記憶體電路150。
當資料集從中央記憶體電路150傳送作為本地交插資料集152時,全區交插/反交插器電路160重新安排資料集區塊,以致於多個資料集遍及單列乒乓型記憶體電路165各處相互混合。全區區塊在尺寸上可以與本地區塊相同,而在其它情形中,全區區塊在尺寸上可以與本地區塊不同。
當資料集164從乒乓型記憶體電路165寫至中央記憶體電路150時,全區交插器/反交插器電路160使當資料原先從中央記憶體電路150寫至乒乓型記憶體電路165時原先施加的全區交插反轉(亦即,執行反交插處理)。此反轉產生本地交錯資料集154,本地交錯資料集154被寫至中央記憶體電路150。當資料偵測器電路130變成自由時,對應的本地交錯資料集148由本地反交插器電路144提供給資料偵測器電路130作為反交插資料集197。本地反交插器電路144使本地交插器電路142原先施加的處理反 轉。一旦資料偵測電路130完成對反交插資料集197施加偵測演算法時,結果被提供作為偵測輸出195。
在資料解碼器電路170收歛(亦即,造成原先寫入資料)的情形中,造成的解碼資料作為硬決定輸出183提供給反交插器電路180。反交插器電路180重新安排資料,以將施加至資料的全區及本地交插都反轉,而產生反交錯輸出182。反交錯輸出182提供給硬決定輸出電路190。硬決定輸出電路190包含碼字重排序電路192,碼字重排序電路192將收到的碼字與其它先前收到的碼字依請求的主處理器期望的次序配置。在某些情形中,舉例而言,在一請求中,可以由主機請求三十二個碼字。碼字重排序電路192將被請求的三十二個碼字依所需次序組合以及提供排序的碼字作為碼字區塊194。直到所有請求的三十二個碼字可利用為止,因重試賦能訊號186所標示的重試請求未發生,所以,碼字區塊194無法利用。當碼字區塊194被傳送至請求主機作為硬決定輸出198時,硬決定緩衝器電路196將碼字區塊194緩衝。
相反地,在資料解碼器電路170無法收歛(亦即,未產生原始寫入的資料)及排除資料處理電路100對目前碼字的進一步處理的條件發生(例如,逾時條件、或是中央記憶體電路150或等化緩衝器127中缺乏可利用的儲存)之情形中,由資料解碼器電路170主張故障狀態訊號171。為了回應,重試控制器電路184藉由主張重試賦能訊號186以發出用於特定碼字的重試條件之訊號。在主張重試 賦能訊號186時,資料處理電路施加重試處理,以恢復非收歛碼字。重試處理可以包含但不侷限於:(1)從儲存媒體重讀特定碼字以及再處理被重讀的資料,(2)在對先前讀取的資料重施加資料處理之前,改變支配資料處理電路100的操作之一或更多參數,或(3)上述之組合。根據此處提供的揭示,習於此技藝者將瞭解嘗試恢復非收歛碼字時可以施加的各種重試演算法。
此外,當重試賦能訊號186被主張時,碼字重排序電路192傳送現有收歛的碼字,作為具有碼字無效的標示之碼字區塊194。此外,接續在已由碼字重排序電路192重排序的碼字的初始傳送之後,當從資料解碼器電路170接收先前從被請求的區塊遺失之碼字時,它們接著由碼字重排序電路192經由硬決定緩衝器電路196而提供給請求主機。
參考圖2,顯示根據本發明的各式各樣實施例之具有可選取的損壤報告電路之儲存系統200。儲存系統200也包含前置放大器270、介面控制器220、硬碟控制器266、馬達控制器268、主軸馬達272、磁碟盤278、及讀/寫頭276。介面控制器220控制進出磁碟盤278的定址及時序。磁碟盤278上的資料由磁訊號組組成,當組件適當地位於磁碟盤278上時,磁訊號可以由讀/寫頭組件276偵測。在一實施例中,磁碟盤278包含根據縱向或垂直記錄設計而記錄的磁訊號。儲存系統200由主機290控制。
在典型的讀取操作中,讀/寫頭組件276由馬達控制 器268準確地定位在磁碟盤278上的所需資料軌道上。部份地使用區域為基礎的資料處理電路,辨識所需軌道。在硬碟控制器266的指示下,藉由移動讀寫頭組件至磁碟盤278上的適當資料軌道,馬達控制器268將讀/寫頭組件276相對於磁碟盤278定位以及驅動主軸馬達272。主軸馬達272以預定的旋轉速率(RPMs)旋轉磁碟盤278。一旦讀/寫頭組件276定位成相鄰適當的資料軌道時,當磁碟盤278由主軸馬達272旋轉時,代表磁碟盤278上的資料之磁訊號由讀/寫頭組件276感測。感測到的磁訊號被供應為連續的、微小的類比訊號,代表磁碟盤278上的磁性資料。此微小的類比訊號從讀/寫頭組件276經由前置放大器270而傳送至讀取通道模組210。前置放大器270可操作以放大從磁碟盤278存取的微小類比訊號。接著,讀取通道電路210將收到的類比訊號解碼及數位化以再產生原先寫至磁碟盤278的資訊。此資料作為讀取資料203提供給接收電路。
關於收到的資料之解碼部份,讀取通道210對收到的資料執行資料解碼及/或資料偵測。當資料處理無法收歛在原先寫入的資料上時,在資料處理電路中,在重試條件出現時,執行選取的資料處理結果的損壞報告。類似於圖1有關之上述說明,在資料處理電路中,實施此選取的損壞報告。此外,類似於圖3a-3c及圖4有關之下述說明,執行損壞報告。類似於圖5-6有關之下述說明,主機290可以處理從資料處理電路收到的結果。
應注意,儲存系統200可以整合於更大型的儲存系統中,例如RAID(廉價磁碟冗餘陣列或是獨立磁碟冗餘陣列)為基礎的儲存系統。此RAID儲存系統經由冗餘、結合多個磁碟為邏輯單元,而增加穩定度及可靠度。資料可以根據各種演算法而散佈在包含於RAID儲存系統中的多個磁碟且宛如單一碟片般由作業系統存取。舉例而言,資料可以鏡射至RAID儲存系統中的多個磁碟中,或是以多種技術切片及散佈至多個磁碟。假使RAID儲存系統中小量的磁碟無故障或是變成無法利用時,根據來自RAID儲存系統中的其它磁碟之資料的其餘部份,使用改錯技術以再產生遺失的資料。RAID儲存中的磁碟可以但不限於例如儲存系統200等個別的儲存系統,以及,可以設置成彼此緊密接近或是為了增加安全度而更寬廣地散佈。在寫入操作時,寫入資料提供給控制器,舉例而言,控制器藉由鏡射或是剝除寫入資料,將寫入資料遍存於多碟片中。在讀取操作時,控制器從多碟片中取出資料。控制器接著產生結果的讀取資料,宛如RAID儲存系統是單一碟片。
參考圖3a-3c,流程圖300顯示根據本發明的某些實施例之方法,用於執行包含可選取的損壞報告之資料處理。依循流程圖300,決定重試條件是否已被選取(區塊303)。舉例而言,以重試賦能訊號,標示重試條件的選取。當解碼輸出無法收歛且未提供增加的處理循環以幫助收歛時,可以主張重試賦能訊號。在未選取重試條件的情形中(區塊303),讀取儲存裝置以產生與其對應的類比訊號(區 塊305),以及,將類比輸入收歛成序列數位取樣(區塊310)。使用此技藝中所知的類比對數位轉換器或系統,以達成此轉換。注意,可以使用此技藝中習知的能夠轉換類比訊號成為代表收到的類比訊號之序列數位值之任何電路。將所造成的數位取樣等化以產生等化輸出(區塊315)。在本發明的某些實施例中,使用此技藝中所知的數位有限脈衝響應電路以達成等化。根據此處提供的揭示,習於此技藝者將瞭解可用以取代此數位有限脈衝電路以執行根據本發明的不同實施例之等化的各種等化器。
決定資料偵測器電路是否可利用(區塊320)。在資料偵測器電路可利用(區塊320)的情形中,將資料偵測演算法施加至等化輸出,以產生偵測區輸出(區塊325),所述等化輸出是在可從中央記憶體電路取得(例如,經由資料偵測器電路和資料解碼器電路之第二及稍後的迭代)導自解碼輸出的資料集所引導的。在本發明的某些實施例中,資料偵測演算法是此技藝中所知的維特比演算法。在本發明的其它實施例中,資料偵測演算法是此技藝中所知的最大後置資料偵測器電路。自解碼輸出導出的資料集可以是解碼資料集的反交插版本。從偵測輸出導出的訊號(例如,偵測輸出的本地交插版本)儲存至中央記憶體,以等待由資料解碼器電路處理(區塊330)。
或者,在選取重試件的情形中(區塊303),決定要實施的重試是否為快速重試或完全重試(區塊304)。在要實施完全重試的情形中(區塊304),儲存裝置被再讀取,以 產生類比輸入(區塊306),以及,將類比輸入轉換成序列數位取樣(區塊311)。將造成的數位取樣等化,以產生等化輸出(區塊316),以及,等化輸出與先前的等化輸出等化輸出一起平均,以產生更新的等化輸出(321)。與區塊320-330中揭示的處理一致地處理更新的等化輸出。或者,在實施快速重試(區塊304)的情形中,來自先前的資料偵測或資料解碼處理的軟資料及/或一或更多參數被修改(區塊326)。在修改之後,對先前儲存的等化資料,重複區塊320-330的處理。
在某些情形中,在已故障(亦即,符合逾時條件)的等化輸出與仍然正處理的等化輸出之間,動態地共用固持等化輸出的緩衝器。在此共用模式中,不施加平均處理,但而是在重試條件中分別地處理新讀取。在這些情形中,重讀取的資料會在等化資料緩衝器中取得新位置。新位置是等化資料緩衝器中可取得的、或是取代最老的故障資料集之開放位置。在某些情形中,在重試處理一直繼續所定義的最大時段而仍未收歛的情形中,以故障標示,將對應的故障解碼輸出簡單地報告給讀求主機。
依循流程圖301,決定資料解碼器電路是否可利用(區塊340)。在某些情形中,資料解碼器電路是此技藝中所知的低密度同位核對解碼器電路。在資料解碼器電路可利用的情形中(區塊340),從中央記憶體存取先前儲存的偵測輸出衍生(區塊345)。資料解碼演算法施加至偵測輸出衍生以產生解碼輸出(區塊350)。
決定解碼輸出是否收歛(亦即,原始訊號集恢復)(區塊355)。在某些情形中,在作為低複雜度解碼演算法的部份之所有核對和等式是正確的情形中,(亦即,沒有不滿足的核對),發現此收歛。在解碼演算法收歛的情形中(區塊355),提供解碼輸出作為硬決定輸出(區塊360)。否則,在解碼演算法無法收歛的情形中(區塊355),決定是否需要另一本地迭代(亦即,通過資料解碼器電路)(區域365)。在某些情形中,預先界定本地迭代的最大數目。在某些形中,本地迭代的最大數目是四。根據此處提供的揭示,習於此技藝者將瞭解與本發明的不同實施例相關地使用的本地迭代的最大數目的其它值。在需要另一本地迭代的情形中(例如,本地迭代的數目小於最大數目)(區塊365),使用先前的解碼輸出作為導引,對相同的資料集重複區塊350-365的處理。
否則,在不需要另一本地迭代的情形中(例如,本地迭代的數目等於最大數目)(區塊365),決定逾時條件是否發生(區塊370)。如同此處所使用般,使用「逾時條件」一詞的最廣義解釋,以意指目前資料集的處理已完成但未收歛的任何條件。舉例而言,在資料處理系統中目前處理的碼字耗費太多時間、施加至目前處理碼字的全區迭代數目(亦即,施加資料解碼演算法及資料偵測演算法等二演算法)超過最大數目、或是在資料處理電路中沒有充份的自由緩衝空間以支援另一全區迭代的情形中,此逾時條件發生。根據此處提供的揭示,習於此技藝者將瞭解可用以 界定逾時條件的各種情形。在尚未符合逾時條件的情形中(區塊370),解碼輸出儲存至中央記憶體電路,在其中等待由資料偵測器電路處理(亦即,另一全區迭代)(區塊375)。或者,在符合逾時條件的情形中(區塊370),選取重試條件(區塊380)。此重試條件是由流程圖300的區塊303選取的重試條件。
依循流程圖302,決定是否收到硬決定(區塊331)。如同有關流程圖301的說明所述般,在決定解碼輸出收歛的情形中(區塊355),接收硬決定(區塊360)。在接收硬決定之情形中(區塊331),決定是否選取重試條件(區塊336)。如同有關流程圖301的說明所述般,當逾時條件符合時(區塊370),選取重試條件。在未選取重試條件的情形中(區塊336),收到的硬決定資料依排序方式與先前的硬決定輸出組合(區塊346)。然後,決定整個被請求的資料集是否可依序取得的(區塊351)。在整個被請求的資料集可取得的情形中(區塊351),排序資料集提供給請求主機(區塊356)。或者,在選取重試條件的情形中(區塊336),收到的硬決定輸出立即提供給請求主機(區塊341),以及,對新近收到的硬決定資料重複區塊346、351、356的處理。
參考圖4,流程圖400顯示根據本發明之其它實施例之可選擇性地提供損壞之收到的硬決定資料集之另一方式。使用與圖3a-3b的流程圖300和301相關之上述討論的方法,提供硬決定資料集,其中,區塊360提供硬決定資料集。依循流程圖400,所有可取得的硬決定資料集在排 序資料集中組合,而以遺失的硬決定資料集對應於被請求的資料區塊(區塊405)。圖6a顯示碼字儲存600,碼字儲存600包含碼字儲存區620、622、624、626、628、630,這些儲存區均具有用於碼字的區域615以及用於有效狀態標誌的區域605。在所示的實例中,碼字儲存區626中的碼字及碼字儲存區630中的碼字未收歛。
回至圖4,決定是否選取重試條件(區塊410)。類似於圖3b的流程圖301有關的說明,當逾時條件符合時,選取重試條件。當選取重試條件時(區塊410),處於其不完整條件之排序資料集(亦即,包含遺失登錄的標示)提供給請求主機(區塊415)。否則,在符合重試條件未被選取的情形中(區塊410),決定完整排序資料集是否可取得(區塊420)。此完整集是未包含介於其間的遺失資料集之一系列排序硬決定資料集。圖6b顯示顯示碼字儲存650的實例,碼字儲存650包含碼字儲存區670、672、674、676、678、670,這些儲存區均具有用於碼字的區域665以及用於有效狀態標誌的區域655。在所示的實例中,所有碼字標示為有效的(亦即,所有碼字收歛)。回至圖4,在完整的排序資料集可取得的情形中(區塊420),以無遺失登錄的標示,排序資料集提供給主機(區塊425)。
回至圖5,流程圖500顯示可以與本發明的一或更多實施例相關地使用之處理資料的主接收之處理。依循流程圖500,碼字(亦即,硬決定資料集)由來自資料處理電路的主機接收(區塊505)。收到的碼字被儲存在目前位址之 碼字緩衝器中的區域(區塊510)。決定收到的碼字是有效的(區塊515)。在碼字被報告為損壞的情形中,在被請求的區塊中的一或更多碼字被標示為無效的。圖5a顯示此實例。在收到的碼字無效的情形中(區塊515),對應於目前位址的碼字儲存區標示為無效的(區塊520)。或者,在收到的碼字是有效的情形中(區塊515),對應於目前位址的碼字儲存區標示為有效的(區塊525)。用以存取儲存緩衝器的位址增量,以產生更新的目前位址(區塊530),以及,對下一個收到的碼字重複區塊505-530的處理。
應注意,在上述應用中所述的各種區塊可以與其它功能一起由積體電路實施。此積體電路可以包含所有說明的區塊、系統或電路之功能、或是僅有區塊、系統或電路的子集合。此外,區塊、系統或電路的元件可以遍布在多個積體電路中來實施。這些積體電路可以是此技藝中所知的任何型式的積體電路,包含但不限於單晶積體電路、覆晶積體電路、多晶片模組積體電路、及/或混合訊號積體電路。也應注意,此處所述的區塊、系統或電路的各種功能可以以軟體或韌體實施。在某些情形中,可以使用其等效的軟體或韌體,實施整個系統、區塊、或電路。在其它情形中,所述的系統、區塊、或電路的一部份可以以軟體或韌體實施,而其它部份以硬體實施。
總結,本發明提供新穎的用於執行資料處理之系統、裝置、方法及配置。雖然上述作出本發明的一或更多實施例之詳述說明,但是,在不悖離本發明的精神之下,習於 此技藝者將清楚各式各樣的替代、修改、及均等。因此,上述說明不應被視為限定本發明的範圍,本發明的範圍係由後附的申請專利範圍界定。
100‧‧‧資料處理系統
110‧‧‧類比前端電路
114‧‧‧數位轉換器電路
120‧‧‧等化器電路
127‧‧‧等化緩衝器
130‧‧‧資料偵測器電路
142‧‧‧交插器電路
144‧‧‧反交插器電路
150‧‧‧中央記憶體電路
160‧‧‧全區交插器/反交插器電路
165‧‧‧乒乓型記憶體電路
170‧‧‧資料解碼器電路
180‧‧‧反交插器電路
184‧‧‧重試控制器電路
190‧‧‧硬決定輸出電路
192‧‧‧碼字重排序電路
196‧‧‧硬決定緩衝器電路
200‧‧‧儲存系統
210‧‧‧讀取通道電路
220‧‧‧介面控制器
266‧‧‧硬碟控制器
268‧‧‧馬達控制器
270‧‧‧前置放大器
272‧‧‧主軸馬達
276‧‧‧讀寫頭組件
278‧‧‧磁碟盤
290‧‧‧主機
參考圖式,可以進一步瞭解說明書的其它部份中所述之本發明的各種實施例。在圖式中,在多個圖式中使用類似的代號,以表示類似元件。在某些情形中,由下標字母組成的副標號與代號相關連,以表示多個類似的元件中之一。當參考代號而未說明現有的副標號時,這是意指所有這些多個類似的元件。
圖1顯示根據本發明的一或更多實施例之可選取的損壞報告之資料處理系統;圖2顯示根據本發明的各種實施例之具有可選取的損壞報告電路之儲存系統;圖3a-3c是流程圖,顯示根據本發明的某些實施例之方法,用於執行包含可選取的損壞報告之資料處理;圖4是流程圖,顯示根據本發明的其它實施例中使用之用於可選取的損壞資料報告的處理;圖5是流程圖,顯示與本發明的一或更多實施例有關之可使用的用於被處理資料的主接收之處理;以及圖6a-6b是經由使用本發明的一或更多實施例而發生之主機或資料處理電路中的碼字儲存的實例。
200‧‧‧儲存系統
203‧‧‧讀取資料
210‧‧‧讀取通道電路
220‧‧‧介面控制器
266‧‧‧硬碟控制器
268‧‧‧馬達控制器
270‧‧‧前置放大器
272‧‧‧主軸馬達
276‧‧‧讀寫頭組件
278‧‧‧磁碟盤
290‧‧‧主機

Claims (19)

  1. 一種資料儲存系統,該系統包括:一主機,可操作以請求一排序(ordered)資料集,其中,該排序資料集包含:一第一輸出及一第二輸出,以及其中在該排序資料集中,該第一輸出在該第二輸出之前;一儲存媒體,維持該排序資料集;一資料處理電路,可操作以從該儲存媒體存取該排序資料集,以及處理對應於該第一輸出的一第一處理輸入以及對應於該第二輸出的一第二處理輸入,以產生該第一輸出及該第二輸出,其中在處理該第二處理輸入之前開始處理該第一處理輸入,以及其中在該第一輸出之前,該第二輸出是可利用的;其中該主機又可操作以接收在該第一輸出之前的該第二輸出;以及其中該資料處理電路進一步可操作以至少部份地根據符合的一重試條件,在將該第一輸出報告給該主機之前,將該第二輸出報告給該主機。
  2. 如申請專利範圍第1項之資料儲存系統,其中該主機可操作以標示對應於該第二輸出的一有效狀態,以及,標示該第一輸出的一無效狀態。
  3. 如申請專利範圍第1項之資料儲存系統,其中在接收該第二輸出時,該主機可操作以標示對應於該第二輸出的一有效狀態,以及標示該第一輸出的一無效狀態。
  4. 如申請專利範圍第3項之資料儲存系統,其中在接 收該第一輸出時,該主機可操作以修改該第一輸出的該標示的無效狀態,以標示該第一輸出的一有效狀態。
  5. 如申請專利範圍第1項之資料儲存系統,其中,該資料處理電路包含:一資料偵測器電路,可操作以對該第一處理輸入施加一資料偵測演算法而產生一第一偵測輸出,以及對該第二處理輸入施加該資料偵測演算法而產生一第二偵測輸出;一資料解碼電路,可操作以對導自該第一偵測輸出的一第一解碼器輸入施加一資料解碼演算法而產生第一解碼輸出,以及對導自該第二偵測輸出的一第二解碼器輸入施加該資料解碼演算法而產生第二解碼輸出;其中,該第一輸出導自該第一解碼輸出,以及該第二輸出導自該第二解碼輸出。
  6. 如申請專利範圍第5項之資料處理系統,其中該資料解碼演算法是一低密度同位核對演算法。
  7. 如申請專利範圍第5項之資料處理系統,其中該資料偵測演算法係選自一最大後置資料偵測演算法、及一維特比資料偵測演算法組成的一群組。
  8. 如申請專利範圍第1項之資料儲存系統,其中該資料處理電路以一積體電路來實施。
  9. 如申請專利範圍第1項之資料儲存系統,其中,當一逾時條件發生時,符合該重試條件。
  10. 一種儲存控制系統,其中該系統包含:一主機電路,可以操作: 以向一儲存裝置請求一排序資料集,其中該排序資料集包含:一第一輸出及一第二輸出,以及其中在該排序資料集中,該第一輸出在該第二輸出之前,其中在處理對應於該第二輸出的該排序資料集之一第二部分之前開始處理對應於該第一輸出的該排序資料集之一第一部分,以及其中在處理對應於該第二輸出的該排序資料集之該第二部分完成之後結束處理對應於該第一輸出的該排序資料集之該第一部分;在接收該第一輸出之前,從該儲存裝置接收該第二輸出;在接收該第二輸出時,標示該第二輸出的一有效狀態以及該第一輸出的一無效狀態;以及,在接收該第一輸出時,修改該第一輸出的該無效狀態以標示該第一輸出的一有效狀態。
  11. 如申請專利範圍第10項之儲存控制系統,其中該系統以一資料儲存裝置之部分來實施。
  12. 如申請專利範圍第10項之儲存控制系統,其中該系統以一積體電路來實施。
  13. 如申請專利範圍第10項之儲存控制系統,其中該儲存裝置包含:一儲存媒體,維持該排序資料集;一資料處理電路,可操作以從該儲存媒體存取該排序資料集,以及處理對應於該第一輸出的一第一處理輸入以及對應於該第二輸出的一第二處理輸入,以產生該第一輸 出及該第二輸出,其中在該第一輸出之前,該第二輸出是可利用的。
  14. 如申請專利範圍第13項之儲存控制系統,其中該資料處理電路包含:一資料偵測器電路,可操作以對該第一處理輸入施加一資料偵測演算法而產生一第一偵測輸出,以及對該第二處理輸入施加該資料偵測演算法而產生一第二偵測輸出;一資料解碼電路,可操作以對導自該第一偵測輸出的一第一解碼器輸入施加一資料解碼演算法而產生一第一解碼輸出,以及對導自該第二偵測輸出的一第二解碼器輸入施加該資料解碼演算法而產生一第二解碼輸出;其中,該第一輸出導自該第一解碼輸出,以及該第二輸出導自該第二解碼輸出。
  15. 如申請專利範圍第14項之儲存控制系統,其中該資料解碼演算法是一低密度同位核對演算法。
  16. 如申請專利範圍第14項之儲存控制系統,其中該資料偵測演算法係選自一最大後置資料偵測演算法、及一維特比資料偵測演算法組成的一群組。
  17. 一種用於儲存裝置中的資料處理方法,該方法包含:提供一排序資料集之一請求,其中該排序資料集包含:對應於一資料解碼器電路之一第一輸入的一第一輸出,以及對應於該資料解碼器電路之一第二輸入的一第二輸 出,其中該資料解碼器電路在開始處理該第二輸入之前開始處理該第一輸入,以及其中該資料解碼器電路在完成處理該第二輸入之後完成處理該第一輸入;在接收該第一輸出之前,從該儲存裝置接收該第二輸出,在接收該第二輸出時,標示該第二輸出的一有效狀態及該第一輸出的一無效狀態;以及,在接收該第一輸出時,修改該第一輸出的該無效狀態以標示該第一輸出的一有效狀態。
  18. 如申請專利範圍第17項之方法,其中該方法又包括:從一儲存媒體存取一編碼資料集,其中該編碼資料集對應於該排序資料集;處理該編碼資料集以產生該第一輸出及該第二輸出。
  19. 如申請專利範圍第18項之方法,其中處理該編碼資料集包含:對該編碼資料集施加一資料偵測演算法,以產生一第一偵測輸出及一第二偵測輸出;對導自該第一偵測輸出的一第一解碼器輸入施加一資料解碼演算法,以產生一第一解碼輸出;對導自該第二偵測輸出的一第二解碼器輸入施加該資料解碼演算法,以產生一第二解碼輸出;以及其中該第一輸出是導自該第一解碼輸出,以及該第二輸出是導自該第二解碼輸出。
TW101121121A 2011-12-15 2012-06-13 處理儲存裝置中的損壞報告的系統與方法 TWI546816B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/326,367 US8868854B2 (en) 2011-12-15 2011-12-15 Systems and methods for handling out of order reporting in a storage device

Publications (2)

Publication Number Publication Date
TW201324521A TW201324521A (zh) 2013-06-16
TWI546816B true TWI546816B (zh) 2016-08-21

Family

ID=47602785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101121121A TWI546816B (zh) 2011-12-15 2012-06-13 處理儲存裝置中的損壞報告的系統與方法

Country Status (6)

Country Link
US (1) US8868854B2 (zh)
EP (1) EP2605121B1 (zh)
JP (1) JP2013125542A (zh)
KR (1) KR20130069392A (zh)
CN (1) CN103176747A (zh)
TW (1) TWI546816B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712190B2 (en) * 2015-09-24 2017-07-18 International Business Machines Corporation Data packing for compression-enabled storage systems
US9870285B2 (en) 2015-11-18 2018-01-16 International Business Machines Corporation Selectively de-straddling data pages in non-volatile memory

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228267A (ja) * 1990-02-01 1991-10-09 Fujitsu Ltd 読取再試行方式
US5555390A (en) * 1992-10-19 1996-09-10 International Business Machines Corporation Data storage method and subsystem including a device controller for respecifying an amended start address
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
JPH09282108A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd ディスク装置
US6185620B1 (en) * 1998-04-03 2001-02-06 Lsi Logic Corporation Single chip protocol engine and data formatter apparatus for off chip host memory to local memory transfer and conversion
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
DE10085214T1 (de) 1999-11-22 2002-10-31 Seagate Technology Llc Verfahren und Vorrichtung für Data-Error-Recovery mit Defekt-Schwellwertdetektor und Viterbi-Verstärkungsfaktor
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
WO2004088982A1 (ja) * 2003-03-28 2004-10-14 Matsushita Electric Industrial Co. Ltd. データ処理装置
KR100559730B1 (ko) * 2003-09-22 2006-03-15 삼성전자주식회사 기록 시스템을 위한 데이터 부호화/복호화 방법 및 장치
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
JP5018074B2 (ja) * 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置,メモリコントローラ及びメモリシステム
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
JP2012509549A (ja) 2008-11-20 2012-04-19 エルエスアイ コーポレーション 雑音低減型データ検出のシステムおよび方法
US7990642B2 (en) 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8352841B2 (en) * 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8176404B2 (en) 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8688873B2 (en) * 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8595415B2 (en) * 2011-02-02 2013-11-26 Micron Technology, Inc. At least semi-autonomous modules in a memory system and methods
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing

Also Published As

Publication number Publication date
EP2605121A2 (en) 2013-06-19
TW201324521A (zh) 2013-06-16
EP2605121A3 (en) 2015-10-14
US20130159634A1 (en) 2013-06-20
CN103176747A (zh) 2013-06-26
JP2013125542A (ja) 2013-06-24
EP2605121B1 (en) 2016-09-21
KR20130069392A (ko) 2013-06-26
US8868854B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
US8762807B2 (en) Systems and methods for out of order processing in a data retry
US9230596B2 (en) Systems and methods for variable rate coding in a data processing system
JP2012509549A (ja) 雑音低減型データ検出のシステムおよび方法
EP2672483B1 (en) Data processing system with retained sector reprocessing
US8775897B2 (en) Data processing system with failure recovery
TW201407464A (zh) 以亂序傳送之資料處理系統
JP5415638B2 (ja) バイナリ復号化及び非バイナリ復号化の二重処理のためのシステム及び方法
US8826110B2 (en) Systems and methods for defect scanning
TWI546816B (zh) 處理儲存裝置中的損壞報告的系統與方法
US8848776B1 (en) Systems and methods for multi-dimensional signal equalization
JP5680696B2 (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
JP2013186938A (ja) 前置等化器雑音抑圧を含むデータ処理のためのシステム及び方法
US9110821B2 (en) Systems and methods for improved short media defect detection
US8732562B2 (en) Systems and methods for improved short media defect detection
US9112531B2 (en) Systems and methods for enhanced local iteration randomization in a data decoder
TW201346579A (zh) 用於失序資料回報之系統及方法
US8689076B2 (en) Systems and methods for enhanced bit correlation usage
US8856631B2 (en) Systems and methods for parallel retry processing during iterative data processing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees