JP2013186938A - 前置等化器雑音抑圧を含むデータ処理のためのシステム及び方法 - Google Patents

前置等化器雑音抑圧を含むデータ処理のためのシステム及び方法 Download PDF

Info

Publication number
JP2013186938A
JP2013186938A JP2013009873A JP2013009873A JP2013186938A JP 2013186938 A JP2013186938 A JP 2013186938A JP 2013009873 A JP2013009873 A JP 2013009873A JP 2013009873 A JP2013009873 A JP 2013009873A JP 2013186938 A JP2013186938 A JP 2013186938A
Authority
JP
Japan
Prior art keywords
circuit
output
data
codeword
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013009873A
Other languages
English (en)
Other versions
JP2013186938A5 (ja
Inventor
Shaohua Yan
ヤン，シャオフア
Jin Lu
ルー，ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp filed Critical LSI Corp
Publication of JP2013186938A publication Critical patent/JP2013186938A/ja
Publication of JP2013186938A5 publication Critical patent/JP2013186938A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10361—Improvement or modification of read or write signals signal quality assessment digital demodulation process
    • G11B20/10379—Improvement or modification of read or write signals signal quality assessment digital demodulation process based on soft decisions, e.g. confidence values, probability estimates, likelihoods values or path metrics of a statistical decoding algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1287—Synchronisation pattern, e.g. VCO fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G11B2020/183—Testing wherein at least one additional attempt is made to read or write the data when a first attempt is unsuccessful
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/40—Combinations of multiple record carriers
    • G11B2220/41—Flat as opposed to hierarchical combination, e.g. library of tapes or discs, CD changer, or groups of record carriers that together store one title
    • G11B2220/415—Redundant array of inexpensive disks [RAID] systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

【課題】データ処理システムにおける前置等化器雑音抑圧のためのシステム及び方法を提供する。
【解決手段】ＡＤＣ出力平均化回路、選択器回路、ＤＦＩＲ回路、及びシンクマーク検出器回路を備えるデータ処理システムが検討される。ＡＤＣ出力平均化回路は、少なくとも符号語の第１の読取り結果及び符号語の第２の読取り結果からの対応するデータサンプルを平均化して、フレーミング信号に少なくとも部分的に基づいて平均化された出力を得るように動作可能である。選択器回路は、平均化された出力及び符号語の第１の読取り結果のうちの一方を選択出力として選択するように動作可能である。ＤＦＩＲ回路は、選択出力を等化して等化出力を得るように動作可能であり、シンクマーク検出器回路は、等化出力内のロケーションマークを識別してフレーミング信号を得るように動作可能である。
【選択図】図２

Description

本発明は、データ処理のためのシステム及び方法に関し、より詳細には、データ処理システムにおける雑音抑圧のためのシステム及び方法に関する。
記憶システム、携帯電話システム、無線送信システムを含む様々なデータ転送システムが開発されてきた。これらのシステムのそれぞれにおいて、データは、或る媒体を介して送信機から受信機へ転送される。例えば、記憶システムでは、データは、送信機（すなわち書込み機能）から受信機（すなわち読取り機能）へ記憶媒体を介して送信される。幾つかの場合には、データ処理機能は、処理されているデータの特性に応じて、データ検出器回路及び／又はデータ復号化器回路を通過する可変の反復数を用いる。一般的なシナリオでは、処理されるデータは最初に等化され、１つ又は複数の雑音フィルタリング技法が適用される。しかしながら、そのような場合、雑音は、パラメーター選択を含む上流側の処理に悪影響を与える場合があり、それによって、処理が最初に書き込まれたデータセットに収束する機能が損なわれる。
したがって、少なくとも上述した理由により、データ処理のための先進的なシステム及び方法が当該技術分野において必要とされている。
本発明は、データ処理のためのシステム及び方法に関し、より詳細には、データ処理システムにおける雑音抑圧のためのシステム及び方法に関する。
本発明の様々な実施の形態は、データ処理システムを提供する。データ処理システムは、サンプル平均化回路、選択器回路、等化器回路、及びマーク検出器回路を備える。サンプル平均化回路は、少なくとも符号語の第１の読取り結果及び該符号語の第２の読取り結果からの対応するデータサンプルを平均化して、フレーミング信号に少なくとも部分的に基づいて平均化された出力を得るように動作可能である。選択器回路は、該平均化された出力及び該符号語の該第１の読取り結果のうちの一方を選択出力として選択するように動作可能である。等化器回路は、該選択出力を等化して等化出力を得るように動作可能であり、マーク検出器回路は、該等化出力内のロケーションマークを識別して該フレーミング信号を得るように動作可能である。上述した実施の形態の幾つかの場合に、データ処理システムは、集積回路の一部として実装される。上述した実施の形態の様々の場合に、データ処理システムは記憶デバイスに組み込まれる。
上述した実施の形態の幾つかの場合に、サンプル平均化回路は、
該符号語の該第２の読取り結果を記憶するように動作可能な整列バッファーと、
該符号語の該第１の読取り結果を組み込んだ平均化された出力を記憶するように動作可能な平均化バッファーと、
該平均化された出力と該符号語の該第２の読取り結果とを整列して平均化し、該平均化バッファーに記憶される更新済みの平均化された出力を得るように動作可能な平均化回路と、
を備える。上述した実施の形態の様々の場合に、データ処理システムは、
該等化出力を処理して処理済みの出力を得るように動作可能なデータ処理回路と、
該処理済みの出力内のエラーに少なくとも部分的に基づいて再試行条件を生じさせるように動作可能な再試行制御回路と、
を更に備える。幾つかのそのような場合に、選択器回路は、
該再試行条件が生じると、該平均化された出力を該選択出力として選択するように動作可能である。幾つかの場合に、データ処理システムは、該再試行条件が生じると、記憶媒体の同じ領域から該第１の符号語及び該第２の符号語の取出しを引き起こすように動作可能な再読取り制御回路を更に備える。１つ又は複数の場合に、等化器回路の動作は、目標入力に少なくとも部分的に基づいて制御される。そのような場合に、該データ処理システムは、
該目標入力を適応的に変更するように動作可能な目標適応化回路を更に備える。１つのそのような場合に、目標入力の該適応的な変更は、該再試行条件が生じたときにのみ実行される。１つ又は複数の場合に、データ処理回路は、
データ検出アルゴリズムを該等化出力に適用して検出出力を得るように動作可能なデータ検出器回路と、
データ復号化アルゴリズムを、該検出出力から導出された復号化器入力に適用して、復号化された出力を得るように動作可能なデータ復号化器回路と、
を備える。そのような場合に、該処理済みの出力は、該復号化された出力から導出される。
本発明の他の実施の形態は、データ処理のための（正：for）方法であって、
符号語の第１のインスタンスに対応する第１のデータセットを受信することと、
該符号語の第２のインスタンスに対応する第２のデータセットを受信することと、
少なくとも該第１のデータセット及び該第２のデータセットをサンプル単位で平均化することであって、平均化された出力を得る、平均化することと、
該第２のデータセット及び該平均化されたデータセットのうちの一方を選択データセットとして選択することと、
等化器回路を用いて該選択データセットを等化することであって、等化出力を得る、等化することと、
を含む、データ処理のための方法を提供する。上述した実施の形態の幾つかの場合に、選択データセットを等化することは、目標入力に少なくとも部分的に基づいて制御される。そのよううな場合に、該方法は、該目標入力を適応的に変更することを更に含む。上述した実施の形態の１つ又は複数の場合に、少なくとも該第１のデータセット及び該第２のデータセットを平均化することは、
該第１のデータセット及び該第２のデータセットにおける対応するサンプルを整列することと、
該対応するサンプルを平均化することと、
を含む。
上述した実施の形態の幾つかの場合に、方法は、
該等化出力を処理することであって、処理済みの出力を得る、処理することと、
該処理済みの出力におけるエラーに少なくとも部分的に基づいて再試行条件をトリガーすることと、
を更に含む。１つ又は複数の場合に、第２のデータセット及び該平均化されたデータセットのうちの一方を選択データセットとして選択することは、該再試行条件がトリガーされると、該平均化されたデータセットを選択することを含む。幾つかの場合に、選択データセットを等化することは、目標入力に少なくとも部分的に基づいて制御され、該方法は、
該再試行条件がトリガーされると、該目標入力を適応的に変更することを更に含む。特定の場合に、等化出力を処理することは、
データ検出アルゴリズムを該等化出力に適用することであって、検出出力を得る、適用することと、
データ復号化アルゴリズムを該検出出力から導出された復号化器入力に適用することであって、復号化された出力を得る、適用することと、
を含み、該処理済みの出力は該復号化された出力から導出される。
この概要は、本発明の幾つかの実施の形態の概略のみを提供するものである。本発明の多くの他の目的、特徴、利点及び他の実施形態が、以下の詳細な説明、添付の特許請求の範囲及び添付の図面からより完全に明らかとなるであろう。
図面を参照することにより、本発明の様々な実施形態の更なる理解を実現することができ、これらの実施形態については本明細書の残りの部分で説明する。図面において、同様の参照符号が幾つかの図面の全てにわたって類似の構成要素を指すのに用いられている。幾つかの場合には、小文字からなるサブラベルが、複数の類似の構成要素のうちの１つを表すように参照符号に関連付けられている。存在するサブラベルを指定することなく参照符号が参照されるとき、そのような複数の類似の構成要素全てを指すことが意図される。
本発明の様々な実施形態による前置等化器雑音抑圧回路部を含む記憶システムを示す図である。 本発明の幾つかの実施形態による前置等化器雑音抑圧回路部を含むデータ処理システムを示す図である。 図３ａは、本発明の幾つかの実施形態による図２のデータ処理システムの１つの特定の実施態様を示す図である。 図３ｂ及び図３ｃは、本発明の幾つかの実施形態による図２のデータ処理システムの１つの特定の実施態様を示す図である。 本発明の幾つかの実施形態による前置等化雑音抑圧を含むデータ処理のための方法を示す流れ図である。 本発明の幾つかの実施形態による前置等化雑音抑圧を含むデータ処理のための方法を示す流れ図である。
本発明は、データ処理のためのシステム及び方法に関し、より詳細には、データ処理システムにおける雑音抑圧のためのシステム及び方法に関する。
本発明の様々な実施形態は、前置等化雑音抑圧を含むデータ処理を提供する。そのような前置等化雑音抑圧は、等化器回路によって受信された信号内の雑音を低減し、それによって、等化器回路の目標への適応化の有効性が向上する。
図１を参照すると、本発明の様々な実施形態による、前置等化器雑音抑圧回路部を有する読取りチャネル回路１１０を備える記憶デバイス１００が示されている。記憶システム１００は、例えば、ハードディスクドライブとすることができる。記憶システム１００は、前置増幅器１７０、インターフェースコントローラー１２０、ハードディスクコントローラー１６６、モーターコントローラー１６８、スピンドルモーター１７２、ディスクプラッター１７８、及び読取り／書込みヘッドアセンブリ１７６も備える。インターフェースコントローラー１２０はディスクプラッター１７８への／からのデータのアドレス指定及びタイミングを制御する。ディスクプラッター１７８上のデータは、アセンブリがディスクプラッター１７８上に適切に位置決めされているときに読取り／書込みヘッドアセンブリ１７６が検出することができる磁気信号群からなる。１つの実施形態では、ディスクプラッター１７８は、長手記録方式又は垂直記録方式のいずれかに従って記録される磁気信号を含む。
通常の読取り動作では、読取り／書込みヘッドアセンブリ１７６はモーターコントローラー１６８によって、ディスクプラッター１７８上の所望のデータトラックの上方に正確に位置決めされる。モーターコントローラー１６８は、ハードディスクコントローラー１６６の指示の下で読取り／書込みヘッドアセンブリをディスクプラッター１７８上の適切なデータトラックに移動させることによって、ディスクプラッター１７８に対して読取り／書込みヘッドアセンブリ１７６を位置決めし、かつスピンドルモーター１７２を駆動する。スピンドルモーター１７２は、決められたスピンレート（ＲＰＭ）でディスクプラッター１７８をスピンさせる。読取り／書込みヘッドアセンブリ１７６が適切なデータトラックに近接して位置決めされると、ディスクプラッター１７８がスピンドルモーター１７２によって回転するのに応じてディスクプラッター１７８上のデータを表す磁気信号が読取り／書込みヘッドアセンブリ１７６によって感知される。感知された磁気信号は、ディスクプラッター１７８上の磁気データを表す連続した微小アナログ信号として与えられる。この微小アナログ信号は、読取り／書込みヘッドアセンブリ１７６から前置増幅器１７０を介して読取りチャネル回路１１０に転送される。前置増幅器１７０は、ディスクプラッター１７８からアクセスされた微小アナログ信号を増幅するように動作可能である。そして、読取りチャネル回路１１０は、受信したアナログ信号を復号化及びデジタル化し、ディスクプラッター１７８に最初に書き込まれた情報を再生する。このデータは、読取りデータ１０３として受信回路に与えられる。書込み動作は実質的に、先行する読取り動作の反対の動作であり、書込みデータ１０１が読取りチャネル回路１１０に与えられる。次にこのデータは符号化され、ディスクプラッター１７８に書き込まれる。
受信情報の処理の一部として、読取りチャネル回路１１０は、最初に書き込まれたデータセットを回復することができない場合がある。そのような場合、回復されていないデータセットをディスクプラッター１７８から繰り返し読み取る（read and re-read）ことができるように、同じ目標エリア上を読取り／書込みヘッドアセンブリ１７６に繰り返し通過させる再試行条件をトリガーすることができる。データセットは、繰り返し読み取られるごとに、アナログ信号から一連の対応するデジタルサンプルに変換され、これらのデジタルサンプルは、整列バッファー（図示せず）に記憶される。デジタルサンプルは、等化器回路（図示せず）にも与えられ、この等化器回路は、等化出力をシンクマーク（sync mark：同期マーク）検出器回路（図示せず）に与える。シンクマーク検出器回路は、受信データ内の符号語の先頭を識別し、整列信号を平均化回路（図示せず）に与える。平均化回路は、整列バッファーに記憶されたデジタルサンプルを平均化バッファー（図示せず）内の平均化されたデータと整列し、この平均化バッファー内の平均化されたデータの対応するインスタンスを用いてデジタルサンプルを平均化し、更新済みの平均化されたデータを得る。この更新済みの平均化されたデータは、平均化バッファーに再び記憶される。この平均化のプロセスは、繰り返し読み取られているデータセット内の雑音を抑圧する。次に、平均化バッファーからの平均化されたデータは、等化器回路によって等化され、データ処理回路を通じて処理される。そのような手法によって、等化器回路に関連付けられた目標適応化回路を、雑音フィルタリングされたデータを用いて再適応させることが可能になり、それによって、目標適応化プロセスの有効性が高められる。幾つかの場合には、読取りチャネル回路１１０は、図２及び／又は図３ａ及び図３ｂに関して以下で論述するものと同様のデータ処理回路を含むように実施することができる。さらに、平均化プロセスを含むデータ処理は、図４ａ及び図４ｂに関して以下で論述する手法のうちの１つと一致するように行うことができる。
例えばＲＡＩＤ（安価なディスクの冗長アレイ又は独立ディスクの冗長アレイ）に基づく記憶システム等のより大型の記憶システムに、記憶システム１００を統合することができることに留意すべきである。このようなＲＡＩＤ記憶システムは、複数のディスクを論理ユニットとして結合し、冗長性を通じて安定性及び信頼性を増大させる。データは、種々のアルゴリズムに従って、ＲＡＩＤ記憶システムに含まれる複数のディスクにわたって拡散させることができ、ＲＡＩＤ記憶システムが単一のディスクであるかのようにオペレーティングシステムがアクセスすることができる。例えば、データはＲＡＩＤ記憶システム内の複数のディスクにミラーリングすることもできるし、複数の技法において複数のディスクにわたってスライスし分散させることもできる。ＲＡＩＤ記憶システム内の少数のディスクが故障するか又は利用不可能になる場合、誤り訂正技法を用いて、ＲＡＩＤ記憶システム内の他のディスクからのデータの残りの部分に基づいて、欠落データを再生することができる。ＲＡＩＤ記憶システム内のディスクは、限定ではないが、記憶システム１００等の個別の記憶システムとすることができ、互いに近接して配置することもできるし、セキュリティを増大させるために、より広範に分散させることもできる。書込み動作において、書込みデータがコントローラーに提供され、コントローラーは、例えば書込みデータのミラーリング又はストライピングによって、ディスクにわたって書込みデータを記憶する。読取り動作において、コントローラーはディスクからデータを検索する。次に、コントローラーは、ＲＡＩＤ記憶システムが単一のディスクであるかのように結果の読取りデータを生成する。
読取りチャネル回路１１０に関して用いられるデータ復号化器回路は、限定ではないが、当該技術分野で知られているような低密度パリティチェック（ＬＤＰＣ）復号化器回路とすることができる。そのような低密度パリティチェック技術は、実質的に任意のチャネルによる情報の送信又は実質的に任意の媒体への情報の記憶に適用可能である。送信に適用されるものには、光ファイバー、無線周波数チャネル、有線又は無線のローカルエリアネットワーク、デジタル加入者線技術、無線セルラー、銅ファイバー又は光ファイバー等の任意の媒体によるイーサネット（登録商標）、ケーブルテレビ等のケーブルチャネル、及び地球衛星通信が含まれるが、これらに限定されるものではない。記憶に適用されるものには、ハードディスクドライブ、コンパクトディスク、デジタルビデオディスク、磁気テープ、並びにＤＲＡＭ、ＮＡＮＤフラッシュ、ＮＯＲフラッシュ、他の不揮発性メモリ及びソリッドステートドライブ等のメモリデバイスが含まれるが、これらに限定されるものではない。
図２を参照すると、本発明の幾つかの実施形態による前置等化器雑音抑圧回路部を備えるデータ処理システム２００が示されている。このデータ処理システム２００は、記憶アクセス制御回路２８７からアナログ入力信号２０５を受信するアナログフロントエンド回路２１０を備える。記憶アクセス制御回路２８７は、記憶媒体２８９からのデータのアクセスを制御するとともに、アクセスしたデータをアナログ入力信号２０５として与えるように動作可能である。記憶媒体２８９は、種々の異なる記憶媒体とすることができる。これらの記憶媒体には、磁気ディスクプラッター、磁気テープ又は光ディスクが含まれるが、これらに限定されるものではない。本明細書に提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に従って記憶媒体２８９として用いることができる種々の媒体を認識するであろう。記憶アクセス制御回路２８７は、記憶媒体へのアクセスを制御する、当該技術分野において知られている任意の回路とすることができる。本明細書に提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々の制御回路を認識するであろう。
アナログ入力信号２０５は、アナログフロントエンド回路２１０に与えられ、アナログフロントエンド回路２１０は、アナログ入力信号２０５を処理し、処理済みのアナログ信号２１２をアナログ／デジタル変換器回路２１４に与える。アナログフロントエンド回路２１０には、当該技術分野において知られているようなアナログフィルター及び増幅器回路が含まれ得るが、これらに限定されるものではない。本明細書に提供される開示に基づくと、当業者であれば、アナログフロントエンド回路２１０の一部として含めることができる種々の回路部を認識するであろう。アナログ／デジタル変換器回路２１４は、処理済みのアナログ信号２１２を対応する一連のデジタルサンプル２１６に変換する。アナログ／デジタル変換器回路２１４は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な、当該技術分野において知られている任意の回路とすることができる。本明細書に提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々のアナログ／デジタル変換器回路を認識するであろう。デジタルサンプル２１６は、ＡＤＣ出力平均化回路２４３及び選択器回路２４９に与えられる。ＡＤＣ出力平均化回路２４３は、アナログ入力信号２０５の複数のアクセスにわたってデジタルサンプル２１６の複数の対応するインスタンスを平均化し、それによって、アナログ入力信号２０５が示す雑音が低減される。その結果の平均化された出力２４７と現在受信されたデジタルサンプル２１６との整列は、フレーミング信号２５１に従って行われる。平均化された出力２４７は選択器回路２４９に与えられる。
選択器回路２４９は、結果の平均化された出力２４７又はデジタルサンプル２１６のうちの一方を、選択器制御２６７のアサーションレベルに基づいて、選択入力２８３として与える。本発明の幾つかの実施形態では、選択器回路２４９はマルチプレクサー回路である。本明細書において提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々の選択器回路を認識するであろう。選択入力２８３は等化器回路２２０に与えられる。
等化器回路２２０は、デジタルサンプル２８３に、目標入力２８１によって制御された等化アルゴリズムを適用して、等化出力２２５を得る。本発明の幾つかの実施形態では、等化器回路２２０は当該技術分野において知られているようなデジタル有限インパルス応答フィルター回路である。等化出力２２５は、シンクマーク検出器回路２４１に与えられる。シンクマーク検出器回路２４１は、受信データストリーム内の１つ又は複数のロケーションマークを識別するように動作可能である。これらの１つ又は複数のロケーションマークは、フレーミング信号２５１としてＡＤＣ出力平均化回路２４３に与えられる。本発明の１つの特定の実施形態では、シンクマーク検出器回路２４１は、等化出力２２５内の符号語の先頭を示す同期マークと、符号語の末尾を示すエンドオブファイルマークとを識別するように動作可能である。同期マーク及びエンドオブファイルマークは、フレーミング信号として与えられる。本発明の別の特定の実施形態では、シンクマーク検出器回路２４１は、等化出力２２５内の符号語の先頭を示す同期マークを識別するとともに、エンドオブファイルマークをアサートする前に同期マークから規定数のサンプルをカウントするように動作可能である。本明細書に提供される開示に基づくと、当業者であれば、シンクマーク検出器回路２４１が等化出力２２５内に識別することができ、及び／又はシンクマーク検出器回路２４１が生成してフレーミング信号２５１としてＡＤＣ出力平均化回路２４３に与えることができる種々の信号を認識するであろう。
加えて、等化出力２２５は、入力バッファー２５３に記憶される。入力バッファー２５３は、１つ又は複数の符号語を、その符号語の処理がデータ処理回路２９９を通じて完了するまで保持するのに十分なメモリを含む。データ処理回路２９９は、１つ又は複数のアルゴリズムを適用して最初に書き込まれたデータを回復する、当該技術分野において知られている任意の回路とすることができる。符号語が処理出力２５７として利用可能であり、データ処理回路２９９が符号語を処理するのに利用可能であるとき、処理出力２５７が入力バッファー２５３から引き出され、データ処理回路２９９に与えられる。データ処理回路２９９による符号語の処理がエラーなしで完了した場合、その結果のデータ出力２９２が受信者に与えられる。一方、符号語の処理が、最初に書き込まれたデータを得るのに失敗した場合、エラー信号２９８が再試行制御回路２９６に与えられる。再試行制御回路２９６は、失敗した符号語を回復する別の試みが望まれているか否かを判断する。幾つかの場合には、再試行制御回路２９６は回復を常に試みる。他の場合には、再試行制御回路２９６は、例えば、回復を試みるのに十分な利用可能帯域幅又は失敗した符号語の比較的高い優先度等の或る特定の条件を満たすときにのみ回復を試みる。本明細書に提供される開示に基づくと、当業者であれば、回復が要求される種々のシナリオ、及び／又は本発明の異なる実施形態に関連して用いることができる種々の再試行制御回路を認識するであろう。
再試行制御回路２９６が、再試行が望まれていることを示している場合、再試行イネーブル信号２６７がアサートされ、それによって、選択器回路２４９は、平均化された出力２４７を選択入力２８３として選択し、目標適応化回路２６９による目標入力２８１の更新が可能になる。目標適応化回路２６９は、フィルター回路に与えられる目標値を適応的に変更することが可能な、当該技術分野において知られている任意の回路とすることができる。本発明の１つの実施形態では、目標適応化回路２６９は、等化器回路２２０に与えられる目標入力２８１を調整して等化出力２２５と理想的な出力（図示せず）との間の誤差を低減することによって動作する。本明細書に提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる目標適応化回路の種々の実施態様を認識するであろう。
加えて、再試行制御回路２９６が、再試行が望まれていることを示している場合、再読取り信号２５９が再読取り制御回路２６１にアサートされる。再読取り制御回路２６１は、同じ読取りアドレス２６３を記憶アクセス制御回路２８７に繰り返し与え、それによって、記憶アクセス制御回路２８７は、記憶媒体２８９の同じ領域の再読取りを繰り返し行う。この結果、同じアナログ入力信号２０５が繰り返し生成され、繰り返し生成されたデジタルサンプル２１６の平均化がＡＤＣ平均化回路２４３によって行われる。記憶媒体２８９の同じ領域の複数の読取りにわたるこの繰り返しの平均化は、任意の所与のアクセスにおいて明らかな雑音を平均化するように働く。
動作中、記憶媒体２８９の或る領域がアクセスされ、その結果、対応するアナログ入力信号２０５が得られる。これが、アナログ入力信号２０５として具現化された最初に書き込まれたデータを回復する際の最初の試みであるとき、再試行イネーブル信号２６７はアサートされず、それによって、選択器回路２４９は、デジタルサンプル２１６を選択入力２８３として選択する。選択入力２８３に対して実行される処理が、最初に書き込まれたデータセットに収束することができる場合、回復されたデータを含むデータ出力２９２が与えられ、その結果、再試行イネーブル信号２６７のアサーションレベルの変化はない。一方、選択入力２８３の処理が、最初に書き込まれたデータセットに収束するのに失敗した場合、再試行制御回路２９６は再試行イネーブル信号２６７をアサートし、それによって、選択器回路２４９は、選択入力２８３として平均化された出力２４７を選択し、記憶媒体２８９の同じ領域が繰り返し読み取られる。再読取りが実行されるにつれて、アナログ入力信号２０５によって表される符号語のインスタンスがますます多くサンプル単位でともに平均化され、それによって、任意の所与の読取りにおいて生じる雑音が低減される。平均化された出力２４７が処理されると、目標適応化回路２６９は、目標入力２８１を再適合させて、等化器２２０の動作を向上させ、前に回復されなかったデータセットを回復させる確率を高める。
図３ａを参照すると、本発明の幾つかの実施形態による前置等化器雑音抑圧回路部を備えるデータ処理回路３００が示されている。このデータ処理システム３００は、記憶アクセス制御回路（図示せず）の指示の下で記憶媒体（図示せず）から取り出したアナログ入力信号３０５を受信するアナログフロントエンド回路３１０を備える。アナログフロントエンド回路３１０は、アナログ入力信号３０５を処理し、処理済みのアナログ信号３１２をアナログ／デジタル変換器回路３１４に与える。アナログフロントエンド回路３１０には、当該技術分野において知られているようなアナログフィルター及び増幅器回路が含まれ得るが、これらに限定されるものではない。本明細書に提供される開示に基づくと、当業者であれば、アナログフロントエンド回路３１０の一部として含めることができる種々の回路部を認識するであろう。アナログ／デジタル変換器回路３１４は、処理済みのアナログ信号３１２を対応する一連のデジタルサンプル３１６に変換する。アナログ／デジタル変換器回路３１４は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な、当該技術分野において知られている任意の回路とすることができる。本明細書に提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々のアナログ／デジタル変換器回路を認識するであろう。デジタルサンプル３１６は、ＡＤＣ出力平均化回路３４３及び選択器回路３４９に与えられる。ＡＤＣ出力平均化回路３４３は、アナログ入力信号３０５の複数のアクセスにわたってデジタルサンプル３１６の複数の対応するインスタンスを平均化し、それによって、アナログ入力信号３０５が示す雑音が低減される。その結果の平均化された出力３４７と現在受信されたデジタルサンプル３１６との整列は、フレーミング信号３５１に従って行われる。平均化された出力３４７は選択器回路３４９に与えられる。
選択器回路３４９は、結果の平均化された出力３４７又はデジタルサンプル３１６のうちの一方を、選択器制御３６７のアサーションレベルに基づいて、選択入力３８３として与える。本発明の幾つかの実施形態では、選択器回路３４９はマルチプレクサー回路である。本明細書において提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々の選択器回路を認識するであろう。選択入力３８３は等化器回路３２０に与えられる。
等化器回路３２０は、デジタルサンプル３８３に、目標入力３８１によって制御された等化アルゴリズムを適用して、等化出力３２５を得る。本発明の幾つかの実施形態では、等化器回路３２０は当該技術分野において知られているようなデジタル有限インパルス応答フィルター回路である。等化出力３２５は、シンクマーク検出器回路３４１に与えられる。シンクマーク検出器回路３４１は、受信データストリーム内の１つ又は複数のロケーションマークを識別するように動作可能である。これらの１つ又は複数のロケーションマークは、フレーミング信号３５１としてＡＤＣ出力平均化回路３４３に与えられる。本発明の１つの特定の実施形態では、シンクマーク検出器回路３４１は、等化出力３２５内の符号語の先頭を示す同期マークと、符号語の末尾を示すエンドオブファイルマークとを識別するように動作可能である。同期マーク及びエンドオブファイルマークは、フレーミング信号として与えられる。本発明の別の特定の実施形態では、シンクマーク検出器回路３４１は、等化出力３２５内の符号語の先頭を示す同期マークを識別するとともに、エンドオブファイルマークをアサートする前に同期マークから規定数のサンプルをカウントするように動作可能である。本明細書に提供される開示に基づくと、当業者であれば、シンクマーク検出器回路３４１が等化出力３２５内に識別することができ、及び／又はシンクマーク検出器回路３４１が生成してフレーミング信号３５１としてＡＤＣ出力平均化回路３４３に与えることができる種々の信号を認識するであろう。
加えて、等化出力３２５は、入力バッファー３５３に記憶される。入力バッファー３５３は、１つ又は複数の符号語を、その符号語の処理がデータ処理回路３９９を通じて完了するまで保持するのに十分なメモリを含む。データ処理回路３９９は、１つ又は複数のアルゴリズムを適用して最初に書き込まれたデータを回復する、当該技術分野において知られている任意の回路とすることができる。処理出力３５７は、入力バッファー３５３から引き出される。入力バッファー３５３は、１つ又は複数の符号語を、その符号語の処理がデータ検出器回路３３０及びデータ復号化回路３７０を通じて完了するまで保持するのに十分なメモリを含む。符号語の処理は、許容される場合には、複数のグローバル反復（データ検出器回路３３０及びデータ復号化回路３７０の双方を通過する）及び／又はローカル反復（所与のグローバル反復中にデータ復号化回路３７０を通過する）を含む。処理出力３５７はデータ検出器回路３３０に与えられる。
データ検出器回路３３０は、単一のデータ検出器回路とすることもできるし、異なる符号語に対して並列に動作する２つ以上のデータ検出器回路とすることもできる。データ検出器回路３３０は、単一のデータ検出器回路であるか又は並列に動作する複数のデータ検出器回路であるかにかかわらず、受信された符号語又はデータセットにデータ検出アルゴリズムを適用するように動作可能である。本発明の幾つかの実施形態では、データ検出器回路３３０は当該技術分野において知られているようなビタビアルゴリズムデータ検出器回路である。本発明の他の実施形態では、データ検出器回路３３０は当該技術分野において知られているような最大事後データ検出器回路である。一般的なフレーズ「ビタビデータ検出アルゴリズム」又は「ビタビアルゴリズムデータ検出器回路」は、任意のビタビ検出アルゴリズム若しくはビタビアルゴリズム検出器回路又はそれらの変形形態を意味するように最も広い意味で用いられることに留意されたい。それらの変形形態には、双方向ビタビ検出アルゴリズム又は双方向ビタビアルゴリズム検出器回路が含まれるが、これらに限定されるものではない。また、一般的なフレーズ「最大事後データ検出アルゴリズム」又は「最大事後データ検出器回路」は、任意の最大事後検出アルゴリズム若しくは最大事後検出器回路又はそれらの変形形態を意味するように最も広い意味で用いられる。それらの変形形態には、単純化された最大事後データ検出アルゴリズム及び最大対数最大事後データ検出アルゴリズム、又は対応する検出器回路が含まれるが、これらに限定されるものではない。本明細書において提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々のデータ検出器回路を認識するであろう。幾つかの場合には、データ検出器回路３３０に含まれる１つのデータ検出器回路が、受信された符号語に適用される最初のグローバル反復について、受信された符号語にデータ検出アルゴリズムを適用するのに用いられ、データ検出器回路３３０に含まれる別のデータ検出器回路が、その後のグローバル反復において、中央メモリ回路３５０からアクセスされた、復号化された出力によって誘導される（guided）受信された符号語にデータ検出アルゴリズムを適用するように動作可能である。
最初のグローバル反復における受信された符号語へのデータ検出アルゴリズムの適用が完了すると、データ検出器回路３３０は検出器出力３３３を与える。検出器出力３３３は軟データを含む。本明細書において用いられるとき、フレーズ「軟データ」は、信頼度データを意味するように最も広い意味で用いられ、この信頼度データの各インスタンスは、対応するビット位置又はビット位置群が正しく検出されている尤度を示す。本発明の幾つかの実施形態では、軟データ又は信頼度データは当該技術分野において知られているような対数尤度比データである。検出された出力３３３はローカルインターリーバー回路３４２に与えられる。ローカルインターリーバー回路３４２は、検出された出力として含まれるデータセットの副部分（sub-portions）（すなわちローカルチャンク）をシャッフルするように動作可能であり、インターリーブされた符号語３４６を与え、このインターリーブされた符号語３４６は中央メモリ回路３５０に記憶される。インターリーバー回路３４２は、データセットをシャッフルして再配置されたデータセットを得ることが可能な当該技術分野において知られている任意の回路とすることができる。インターリーブされた符号語３４６は中央メモリ回路３５０に記憶される。
データ復号化回路３７０が利用可能になると、前に記憶されたインターリーブされた符号語３４６が、記憶された符号語３８６として中央メモリ回路３５０からアクセスされ、グローバルインターリーバー／デインターリーバー回路３８４によってグローバルにインターリーブされる。グローバルインターリーバー／デインターリーバー回路３８４は、符号語をグローバルに再配置することが可能な、当該技術分野において知られている任意の回路とすることができる。グローバルインターリーバー／デインターリーバー回路３８４は、データ復号化回路３７０に復号化器入力３５２を与える。本発明の幾つかの実施形態では、データ復号化アルゴリズムは当該技術分野において知られているような低密度パリティチェックアルゴリズムである。本明細書において提供される開示に基づくと、当業者であれば、本発明の異なる実施形態に関連して用いることができる他の復号化アルゴリズムを認識するであろう。データ復号化回路３７０は、データ復号化アルゴリズムを復号化器入力３５２に適用して、復号化された出力３７１を得る。別のローカル反復（すなわち、データ復号化器回路３７０の別の通過）が望まれる場合、データ復号化回路３７０は、復号化された出力３７１によって誘導される復号化器入力３５２にデータ復号化アルゴリズムを再適用する。これは、ローカル反復の最大数を超えるまで又は復号化された出力３７１が収束するまで続く。
復号化された出力３７１が収束するのに失敗し（すなわち、最初に書き込まれたデータセットを得るのに失敗し）、データ復号化器回路３７０を通るローカル反復数がしきい値を超え、かつデータ検出器回路３３０及びデータ復号化器回路３７０の双方を通る別のグローバル反復が可能である場合、その結果の復号化された出力が、復号化された出力３５４として中央メモリ回路３５０に再び与えられる。この復号化された出力３５４は、中央メモリ３５０に記憶されて、データ検出器回路３３０に含まれるデータ検出器回路を通る別のグローバル反復を待つ。復号化された出力３５４を中央メモリ回路３５０に記憶する前に、復号化された出力３５４はグローバルにデインターリーブされ、グローバルにデインターリーブされた出力３８８が得られる。このグローバルにデインターリーブされた出力３８８は中央メモリ回路３５０に記憶される。グローバルデインターリーブは、記憶された符号語３８６に前に適用されたグローバルインターリーブを逆に行い、復号化器入力３５２を得る。データ検出器回路３３０に含まれる或るデータ検出器回路が利用可能になると、前に記憶されたデインターリーブされた出力３８８が中央メモリ回路３５０からアクセスされ、デインターリーバー回路３４４によってローカルにデインターリーブされる。デインターリーバー回路３４４は復号化器出力３４８を再配置し、インターリーバー回路３４２によって最初に実行されたシャッフルを逆に行う。その結果のデインターリーブされた出力３９７はデータ検出器回路３３０に与えられ、データ検出器回路３３０において、デインターリーブされた出力３９７は、等化出力３２５として前に受信された対応するデータセットのその後の検出を誘導するのに用いられる。
一方、復号化された出力が収束する（すなわち、最初に書き込まれたデータセットが得られる）場合、その結果の復号化された出力が、出力符号語３７２としてデインターリーバー回路３８０に与えられる。デインターリーバー回路３８０は、データを再配置して、データに適用されたグローバルインターリーブ及びローカルインターリーブの双方を逆に行い、デインターリーブされた出力３８２を得る。デインターリーブされた出力３８２は、硬判定出力回路３９０に与えられる。硬判定出力回路３９０は、非順序型で完了することができるデータセットを、その元の順序に再順序付けして戻すように動作可能である。元の順序付けられたデータセットは、その後、硬判定出力３９２として与えられる。
更に別の代替形態として、復号化された出力３７１が収束するのに失敗し（すなわち、最初に書き込まれたデータセットを得るのに失敗し）、データ復号化器回路３７０を通るローカル反復数がしきい値を超え、かつデータ検出器回路３３０及びデータ復号化器回路３７０を通る別のグローバル反復が可能でない場合、エラー信号３９８が再試行制御回路３９６に与えられる。再試行制御回路３９６は、失敗した符号語を回復する別の試みが望まれているか否かを判断する。幾つかの場合には、再試行制御回路３９６は回復を常に試みる。他の場合には、再試行制御回路３９６は、例えば、回復を試みるのに十分な利用可能帯域幅又は失敗した符号語の比較的高い優先度等の或る特定の条件を満たすときにのみ回復を試みる。本明細書に提供される開示に基づくと、当業者であれば、回復が要求される種々のシナリオ、及び／又は本発明の異なる実施形態に関連して用いることができる種々の再試行制御回路を認識するであろう。
再試行制御回路３９６が、再試行が望まれていることを示している場合、再試行イネーブル信号３６７がアサートされ、それによって、選択器回路３４９は、平均化された出力３４７を選択入力３８３として選択し、目標適応化回路３６９による目標入力３８１の更新が可能になる。目標適応化回路３６９は、フィルター回路に与えられる目標値を適応的に変更することが可能な、当該技術分野において知られている任意の回路とすることができる。本発明の１つの実施形態では、目標適応化回路３６９は、等化器回路３２０に与えられる目標入力３８１を調整して等化出力３２５と理想的な出力（図示せず）との間の誤差を低減することによって動作する。本明細書に提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる目標適応化回路の種々の実施態様を認識するであろう。
加えて、再試行制御回路３９６が、再試行が望まれていることを示している場合、再読取り信号３５９が再読取り制御回路３６１にアサートされる。再読取り制御回路３６１は、同じ読取りアドレス３６３を記憶アクセス制御回路（図示せず）に繰り返し与え、それによって、記憶アクセス制御回路は、記憶媒体（図示せず）の同じ領域の再読取りを繰り返し行う。この結果、同じアナログ入力信号３０５が繰り返し生成され、繰り返し生成されたデジタルサンプル３１６の平均化がＡＤＣ平均化回路３４３によって行われる。記憶媒体３８９の同じ領域の複数の読取りにわたるこの繰り返しの平均化は、任意の所与のアクセスにおいて明らかな雑音を平均化するように働く。
動作中、記憶媒体３８９の或る領域がアクセスされ、その結果、対応するアナログ入力信号３０５が得られる。これが、アナログ入力信号３０５として具現化された最初に書き込まれたデータを回復する際の最初の試みであるとき、再試行イネーブル信号３６７はアサートされず、それによって、選択器回路３４９は、デジタルサンプル３１６を選択入力３８３として選択する。選択入力３８３に対して実行される処理が、最初に書き込まれたデータセットに収束することができる場合、回復されたデータを含むデータ出力３９２が与えられ、その結果、再試行イネーブル信号３６７のアサーションレベルの変化はない。一方、選択入力３８３の処理が、最初に書き込まれたデータセットに収束するのに失敗した場合、再試行制御回路３９６は再試行イネーブル信号３６７をアサートし、それによって、選択器回路３４９は、選択入力３８３として平均化された出力３４７を選択し、記憶媒体３８９の同じ領域が繰り返し読み取られる。再読取りが実行されるにつれて、アナログ入力信号３０５によって表される符号語のインスタンスがますます多くサンプル単位でともに平均化され、それによって、任意の所与の読取りにおいて生じる雑音が低減される。平均化された出力３４７が処理されると、目標適応化回路３６９は、目標入力３８１を再適合させて、等化器３２０の動作を向上させ、前に回復されなかったデータセットを回復させる確率を高める。
図３ｂを参照すると、本発明の１つ又は複数の実施形態によるＡＤＣ出力平均化回路３４３の一例示の実施態様５００が示されている。実施態様はカウンター回路５１０を備える。このカウンター回路５１０は、フレーム５２０の末尾が受信されるごとにリセットされ、シンクマーク５０５が受信されるまでインクリメントされる。したがって、シンクマーク５０５が受信されると、カウント値５１５が、フレーム５２０の末尾からシンクマーク５０５までのサンプルの数を示す。デジタルサンプル５２５は、受信されると、整列バッファー５３０の或るアドレスに記憶される。このアドレスは、フレーム５２０の末尾が受信されるごとに規定アドレスから開始し、追加のサンプルが受信されるごとにインクリメントされる。整列バッファー出力５３５が平均化回路５４０に与えられる。平均化回路５４０は、カウント値５１５を整列バッファー５３０内へのオフセットとして用いて、シンクマーク５０５からの規定オフセットにおいてそれぞれのサンプルを選択する。整列バッファー５３０の先頭からのカウント値５１５における整列バッファー出力５３５のインスタンスは、平均化バッファー５５０内の第１の平均化されたサンプルに対応し、整列バッファー出力５３５のその後の各インスタンスは、平均化バッファー５５０内への対応する距離である。平均化回路５４０は、平均化されたデータ５５５の対応するインスタンスを用いてサンプル単位で整列バッファー出力５３５を平均化するように動作可能である。図３ｃは、平均化バッファー５５０内の対応するロケーションを有するシンクマーク参照子及びエンドオブフレーム参照子を含む整列バッファー５３０の整列を示す一例示のタイミング図である。フレーミング信号３５１は、整列バッファー５３０に記憶されたデータに関連して示されていることに留意されたい。
図４ａ及び図４ｂを参照すると、流れ図４００、４０１が、本発明の幾つかの実施形態による前置等化雑音抑圧を含むデータ処理の方法を示している。流れ図４００によると、アナログデータ入力が受信される（ブロック４２５）。このアナログ入力は記憶媒体から取り出される。受信されたアナログデータ入力は、一連の対応するデジタルサンプルに変換される（ブロック４３０）。再試行条件が選択されたか否かが判断される（ブロック４３５）（図４ｂのブロック４６１を参照）。再試行条件が選択された場合（ブロック４３５）、現在受信されたデジタルサンプルが、先行する読取りによる他の対応するデジタルサンプルを用いて平均化され、平均化されたサンプルが得られる（ブロック４４０）。次に、平均化されたサンプルが等化されて、等化出力が得られる（ブロック４５０）。一方、再試行条件が選択されていない場合（ブロック４３５）、現在受信されたデジタルサンプルが等化されて、等化出力が得られる（ブロック４４５）。いずれの場合も、等化出力は入力バッファーに記憶される（ブロック４５５）。
データセットの処理の準備が入力バッファーにおいてできているか否かが繰り返し判断される（ブロック４０５）。データセットが前に処理されており、そのデータセットに関連したデータ復号化が完了しており、それぞれの復号化された出力がブロック４４１から中央メモリにおいて利用可能である場合、又は前に処理されていないデータセットがブロック４５５から入力バッファーにおいて利用可能になる場合、そのデータセットの処理の準備ができることになり得る。データセットの準備ができている場合（ブロック４０５）、データ検出器回路がデータセットを処理するのに利用可能であるか否かが判断される（ブロック４１０）。
データ検出器回路が処理に利用可能である場合（ブロック４１０）、利用可能なデータセットがアクセスされる（ブロック４１５）。データセットが、新しく受信されたデータセット（すなわち、ブロック４５５からの（正：from）データセット）である場合、そのデータセットは、対応する復号化された出力を伴わずにアクセスされる。一方、データセットが前に受信されており、そのデータセットの第２の又は後のグローバル反復にある場合、中央メモリからの対応する復号化された出力もアクセスされる。前に復号化された出力が利用可能である場合、前に復号化された出力を誘導（guide）として用いて、データ検出がデータセットに対して実行される（ブロック４１８）。幾つかの場合には、データ検出アルゴリズムはビタビアルゴリズムデータ検出器回路又は最大事後データ検出器回路である。次に、その結果の（正：theresulitng）検出出力の導出物（derivative）が中央メモリに記憶される（ブロック４２０）。検出出力の導出物は、例えば、検出出力をインターリーブしたもの又はシャッフルしたものとすることができる。
図４ｂを参照すると、流れ図４０１が、図４ａに関して上述した方法の対応するものを示している。流れ図４０１によると、図４ａの前述したデータ検出プロセスと並行して、データ復号化器回路が利用可能であるか否かが判断される（ブロック４０６）。データ復号化器回路は、例えば、当該技術分野において知られているような低密度データ復号化器回路とすることができる。データ復号化器回路が利用可能である場合（ブロック４０６）、検出出力の前に記憶された導出物が、中央メモリからアクセスされ、受信された符号語として用いられる（ブロック４１１）。データ復号化アルゴリズムが、受信された符号語に適用され、復号化された出力が得られる（ブロック４１６）。前のローカル反復が、受信された符号語に対して実行されていた場合、前のローカル反復の結果（すなわち、前の復号化された出力）が、復号化アルゴリズムの適用を誘導するのに用いられる。次に、復号化された出力が収束した（すなわち、最初に書き込まれたデータになった）か否かが判断される（ブロック４２１）。復号化された出力が収束した場合（ブロック４２１）、その復号化された出力が、出力符号語として与えられる（ブロック４２６）。一方、復号化された出力が収束するのに失敗した場合（ブロック４２１）、別のローカル反復が望まれているか否かが判断される（ブロック４３１）。幾つかの場合には、各グローバル反復につき４回のローカル反復が可能になる。本明細書に提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関して用いることができる別のローカル反復数を認識するであろう。別のローカル反復が望まれている場合（ブロック４３１）、ブロック４１６〜４３１のプロセスがその符号語について繰り返される。一方、別のローカル反復が望まれていない場合（ブロック４３１）、タイムアウト条件が満たされたか否かが判断される（ブロック４３６）。そのようなタイムアウト条件は、特定の符号語が多すぎる処理サイクルを用い、他の処理中の符号語に譲らなければならないときにトリガーすることができる。タイムアウト条件がトリガーされていない場合、復号化された出力の導出物は中央メモリに記憶される（ブロック４４１）。中央メモリに記憶されている復号化された出力の導出物は、ブロック４０５のデータセットの準備ができているかの照会をトリガーして、データ検出プロセスを開始する。
一方、タイムアウト条件が満たされる場合（ブロック４３６）、エラーを示すとともに現在処理中の符号語をその現在のエラー状態で与えることによって、その符号語はシステムから放出される（kicked out of）（ブロック４４６）。失敗した符号語の再試行が実行されるか否かが判断される（ブロック４５１）。本発明の幾つかの実施形態では、再試行は常に実行される。他の実施形態では、再試行は、例えば、再試行を実行するのに十分な帯域幅及び／又は失敗した符号語の優先度を条件とする。再試行条件が満たされない場合（ブロック４５１）、標準的な処理が次の利用可能な符号語に対して続く。一方、再試行条件が満たされる場合（ブロック４５１）、等化目標を適応させることがイネーブルされ（ブロック４５６）、記憶媒体の再読取りがトリガーされて、失敗した符号語に対応する記憶媒体の領域の複数の読取りが引き起こされる（ブロック４６１）。
上記のアプリケーションにおいて論述した様々なブロックは、他の機能と共に集積回路に実装することができることに留意すべきである。そのような集積回路は、所与のブロック、システム若しくは回路、又はブロック、システム若しくは回路のサブセットの機能の全てを含むことができる。また、ブロック、システム又は回路の要素を複数の集積回路にわたって実装することができる。そのような集積回路は、当該技術分野において知られている任意のタイプの集積回路とすることができる。この任意のタイプの集積回路には、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路及び／又は混合信号集積回路が含まれるが、これらに限定されるものではない。本明細書において論述されたブロック、システム又は回路の様々な機能を、ソフトウェア又はファームウェアのいずれかで実装することができることにも留意すべきである。そのような幾つかの場合には、システム全体、ブロック全体又は回路全体を、そのソフトウェア等価物又はファームウェア等価物を用いて実装することができる。他の場合には、所与のシステム、ブロック又は回路の一部分をソフトウェア又はファームウェアで実装することができる一方、他の部分はハードウェアで実装される。
結論として、本発明は、パワー制御（power governance）のための新規なシステム、デバイス、方法及び構成を提供する。本発明の１つ又は複数の実施形態の詳細な説明が上記で与えられたが、本発明の趣旨から逸脱することなく、様々な代替形態、変更形態及び均等物が当業者には明らかであろう。したがって、上記の説明は本発明の範囲を限定するものとして解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって画定される。

Claims (20)

  1. データ処理システムであって、
    少なくとも符号語の第１の読取り結果及び該符号語の第２の読取り結果からの対応するデータサンプルを平均化して、フレーミング信号に少なくとも部分的に基づいて平均化された出力を得るように動作可能なサンプル平均化回路と、
    該平均化された出力及び該符号語の該第１の読取り結果のうちの一方を選択出力として選択するように動作可能な選択器回路と、
    該選択出力を等化して等化出力を得るように動作可能な等化器回路と、
    該等化出力内のロケーションマークを識別して該フレーミング信号を得るように動作可能なマーク検出器回路と、
    を備える、データ処理システム。
  2. サンプル平均化回路は、
    該符号語の該第２の読取り結果を記憶するように動作可能な整列バッファーと、
    該符号語の該第１の読取り結果を組み込んだ平均化された出力を記憶するように動作可能な平均化バッファーと、
    該平均化された出力と該符号語の該第２の読取り結果とを整列して平均化し、該平均化バッファーに記憶される更新済みの平均化された出力を得るように動作可能な平均化回路と、
    を備える、請求項１に記載のデータ処理システム。
  3. データ処理システムは、
    該等化出力を処理して処理済みの出力を得るように動作可能なデータ処理回路と、
    該処理済みの出力内のエラーに少なくとも部分的に基づいて再試行条件を生じさせるように動作可能な再試行制御回路と、
    を更に備える、請求項１に記載のデータ処理システム。
  4. 選択器回路は、
    該再試行条件が生じると、該平均化された出力を該選択出力として選択するように動作可能である、請求項３に記載のデータ処理システム。
  5. データ処理システムは、該再試行条件が生じると、記憶媒体の同じ領域から該第１の符号語及び該第２の符号語の取出しを引き起こすように動作可能な再読取り制御回路を更に備える、請求項４に記載のデータ処理システム。
  6. 等化器回路の動作は、目標入力に少なくとも部分的に基づいて制御され、該データ処理システムは、
    該目標入力を適応的に変更するように動作可能な目標適応化回路を更に備える、請求項３に記載のデータ処理システム。
  7. 目標入力の該適応的な変更は、該再試行条件が生じたときにのみ実行される、請求項６に記載のデータ処理システム。
  8. データ処理回路は、
    データ検出アルゴリズムを該等化出力に適用して検出出力を得るように動作可能なデータ検出器回路と、
    データ復号化アルゴリズムを、該検出出力から導出された復号化器入力に適用して、復号化された出力を得るように動作可能なデータ復号化器回路であって、該処理済みの出力は、該復号化された出力から導出される、データ復号化器回路と、
    を備える、請求項３に記載のデータ処理システム。
  9. データ検出器回路は、ビタビアルゴリズムデータ検出器回路及び最大事後データ検出器回路からなる群から選択される、請求項８に記載のデータ処理システム。
  10. データ復号化器回路は低密度パリティチェック復号化器回路である、請求項８に記載のデータ処理システム。
  11. システムは、集積回路として実装される、請求項１に記載のデータ処理システム。
  12. データ処理システムは記憶デバイスに組み込まれる、請求項１に記載のデータ処理システム。
  13. データ処理のための方法であって、
    符号語の第１のインスタンスに対応する第１のデータセットを受信することと、
    該符号語の第２のインスタンスに対応する第２のデータセットを受信することと、
    少なくとも該第１のデータセット及び該第２のデータセットをサンプル単位で平均化することであって、平均化された出力を得る、平均化することと、
    該第２のデータセット及び該平均化されたデータセットのうちの一方を選択データセットとして選択することと、
    等化器回路を用いて該選択データセットを等化することであって、等化出力を得る、等化することと、
    を含む、データ処理のための方法。
  14. 選択データセットを等化することは、目標入力に少なくとも部分的に基づいて制御され、該方法は、
    該目標入力を適応的に変更することを更に含む、請求項１３に記載の方法。
  15. 少なくとも該第１のデータセット及び該第２のデータセットを平均化することは、
    該第１のデータセット及び該第２のデータセットにおける対応するサンプルを整列することと、
    該対応するサンプルを平均化することと、
    を含む、請求項１３に記載の方法。
  16. 方法は、
    該等化出力を処理することであって、処理済みの出力を得る、処理することと、
    該処理済みの出力におけるエラーに少なくとも部分的に基づいて再試行条件をトリガーすることと、
    を更に含む、請求項１３に記載の方法。
  17. 第２のデータセット及び該平均化されたデータセットのうちの一方を選択データセットとして選択することは、該再試行条件がトリガーされると、該平均化されたデータセットを選択することを含む、請求項１６に記載の方法。
  18. 選択データセットを等化することは、目標入力に少なくとも部分的に基づいて制御され、該方法は、
    該再試行条件がトリガーされると、該目標入力を適応的に変更することを更に含む、請求項１７に記載の方法。
  19. 等化出力を処理することは、
    データ検出アルゴリズムを該等化出力に適用することであって、検出出力を得る、適用することと、
    データ復号化アルゴリズムを該検出出力から導出された復号化器入力に適用することであって、復号化された出力を得る、適用することと、
    を含み、該処理済みの出力は該復号化された出力から導出される、請求項１６に記載の方法。
  20. 記憶デバイスであって、
    記憶媒体と、
    該記憶媒体に対して配置されるとともに、該記憶媒体上の情報に対応する検知信号を与えるように動作可能なヘッドアセンブリと、
    読取りチャネル回路であって、
    該検知信号から取り出されるアナログ信号をサンプリングして、符号語の第１のインスタンスの一連のデジタルサンプルと、該符号語の第２のインスタンスの一連のデジタルサンプルとを得るように動作可能なアナログ／デジタル変換器回路であって、該符号語は、該記憶媒体上の特定のロケーションから取り出される、アナログ／デジタル変換器回路を備える、読取りチャネル回路と、
    対応する該符号語の該第１のインスタンスのデジタルサンプル及び該符号語の該第２のインスタンスのデジタルサンプルを平均化して、フレーミング信号に少なくとも部分的に基づいて平均化された出力を得るように動作可能なサンプル平均化回路と、
    該平均化された出力及び該符号語の該第１のインスタンスのうちの一方を選択出力として選択するように動作可能な選択器回路と、
    該選択出力を等化して、等化出力を得るように動作可能な等化器回路と、
    該等化出力におけるロケーションマークを識別して、該フレーミング信号を得るように動作可能なマーク検出器回路と、
    を備える、記憶デバイス。
JP2013009873A 2012-03-08 2013-01-23 前置等化器雑音抑圧を含むデータ処理のためのシステム及び方法 Pending JP2013186938A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/415,326 US8731115B2 (en) 2012-03-08 2012-03-08 Systems and methods for data processing including pre-equalizer noise suppression
US13/415,326 2012-03-08

Publications (2)

Publication Number Publication Date
JP2013186938A true JP2013186938A (ja) 2013-09-19
JP2013186938A5 JP2013186938A5 (ja) 2016-02-18

Family

ID=47739023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013009873A Pending JP2013186938A (ja) 2012-03-08 2013-01-23 前置等化器雑音抑圧を含むデータ処理のためのシステム及び方法

Country Status (6)

Country Link
US (1) US8731115B2 (ja)
EP (1) EP2637170A1 (ja)
JP (1) JP2013186938A (ja)
KR (1) KR20130103351A (ja)
CN (1) CN103310816A (ja)
TW (1) TW201401272A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058842B2 (en) * 2012-07-18 2015-06-16 Lsi Corporation Systems and methods for gate aware iterative data processing
US9318153B2 (en) * 2014-03-31 2016-04-19 Seagate Technology Llc HAMR drive fault detection system
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
JP2018160302A (ja) * 2017-03-23 2018-10-11 株式会社東芝 ストレージ装置及びコントローラ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048490A (ja) * 1998-05-22 2000-02-18 Hitachi Ltd 信号処理装置及び該信号処理装置を搭載したデ―タ記録再生装置
WO2010059264A1 (en) * 2008-11-20 2010-05-27 Lsi Corporation Systems and methods for noise reduced data detection
US20100172046A1 (en) * 2009-01-02 2010-07-08 Lsi Corporation Systems and Methods for Equalizer Optimization in a Storage Access Retry

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553221A (en) 1970-12-28 1985-11-12 Hyatt Gilbert P Digital filtering system
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
US5325402A (en) 1991-04-30 1994-06-28 Nec Corporation Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5317472A (en) 1992-03-17 1994-05-31 Schweitzer Engineering Laboratories, Inc. Apparatus for insuring the security of output signals from protective relays used in electric power systems
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
GB9317604D0 (en) 1993-08-24 1993-10-06 Philips Electronics Uk Ltd Receiver for ds-cdma signals
US5417500A (en) 1993-09-13 1995-05-23 Reliance Electric Industrial Company Bearing assembly utilizing improved clamping collar
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
US6535553B1 (en) 1998-06-19 2003-03-18 Samsung Electronics Co., Ltd. Passband equalizers with filter coefficients calculated from modulated carrier signals
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
US6412088B1 (en) 1999-12-02 2002-06-25 Maxtor Corporation Method and apparatus for using block reread
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
JP2001319433A (ja) 2000-05-01 2001-11-16 Fujitsu Ltd データ再生装置
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6970511B1 (en) 2000-08-29 2005-11-29 Lucent Technologies Inc. Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
WO2002078196A1 (en) 2001-03-22 2002-10-03 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
US6937415B2 (en) 2002-02-04 2005-08-30 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for enhanced data channel performance using read sample buffering
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
WO2004006443A1 (en) 2002-07-03 2004-01-15 Hughes Electronics Corporation Bit-interleaved coded modulation using low density parity check (ldpc) codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US8161361B1 (en) 2003-01-28 2012-04-17 Marvell International Ltd. Averaging signals to improve signal interpretation
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7665007B2 (en) 2004-06-30 2010-02-16 Seagate Technology, Llc Retrial and reread methods and apparatus for recording channels
WO2006039801A1 (en) 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7596196B1 (en) 2005-09-27 2009-09-29 Maxtor Corporation Timing recovery in error recovery for iterative detection
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
JP4992900B2 (ja) 2006-08-02 2012-08-08 富士通株式会社 受信装置及びその復号方法
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US20080304558A1 (en) 2007-06-06 2008-12-11 Hong Kong University Of Science And Technology Hybrid time-frequency domain equalization over broadband multi-input multi-output channels
JP5036877B2 (ja) * 2007-12-14 2012-09-26 エルエスアイ コーポレーション サーボデータを用いたフライングハイト制御のためのシステム及び方法
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8201051B2 (en) 2008-10-15 2012-06-12 Lsi Corporation Method for detecting short burst errors in LDPC system
US8018360B2 (en) 2008-05-19 2011-09-13 Agere Systems Inc. Systems and methods for mitigating latency in a data detector feedback loop
US8291299B2 (en) 2009-03-05 2012-10-16 Lsi Corporation Turbo-equalization methods for iterative decoders
US7952824B2 (en) 2009-03-06 2011-05-31 Agere Systems Inc. Systems and methods for defective media region identification
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8345373B2 (en) * 2010-08-16 2013-01-01 Lsi Corporation Systems and methods for phase offset based spectral aliasing compensation
US8237597B2 (en) 2010-09-21 2012-08-07 Lsi Corporation Systems and methods for semi-independent loop processing
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8325433B2 (en) 2011-01-19 2012-12-04 Lsi Corporation Systems and methods for reduced format data processing
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048490A (ja) * 1998-05-22 2000-02-18 Hitachi Ltd 信号処理装置及び該信号処理装置を搭載したデ―タ記録再生装置
WO2010059264A1 (en) * 2008-11-20 2010-05-27 Lsi Corporation Systems and methods for noise reduced data detection
US20100172046A1 (en) * 2009-01-02 2010-07-08 Lsi Corporation Systems and Methods for Equalizer Optimization in a Storage Access Retry

Also Published As

Publication number Publication date
KR20130103351A (ko) 2013-09-23
EP2637170A1 (en) 2013-09-11
TW201401272A (zh) 2014-01-01
US20130235920A1 (en) 2013-09-12
US8731115B2 (en) 2014-05-20
CN103310816A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
US9230596B2 (en) Systems and methods for variable rate coding in a data processing system
US9043684B2 (en) Systems and methods for variable redundancy data protection
US9785504B2 (en) Systems and methods for overlapping parity sectors
KR101385380B1 (ko) 듀얼 이진 및 비이진 디코딩 프로세싱을 위한 시스템 및 방법
JP2013186938A (ja) 前置等化器雑音抑圧を含むデータ処理のためのシステム及び方法
US9190104B2 (en) Systems and methods for data retry using averaging process
US9219503B2 (en) Systems and methods for multi-algorithm concatenation encoding and decoding
US9298720B2 (en) Systems and methods for fragmented data recovery
JP5680696B2 (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
US8850289B2 (en) Quality based priority data processing with soft guaranteed iteration
US20140129905A1 (en) Flexible Low Density Parity Check Code Seed
US9092368B2 (en) Systems and methods for modified quality based priority scheduling during iterative data processing
US9817716B2 (en) Systems and methods for retaining non-converged data sets for additional processing
US8917466B1 (en) Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) Systems and methods for data processing control
US9298369B2 (en) Modify priority of dataset based on number of times the data set is processed by both a data detector circuit and a data decoder circuit
US9112539B2 (en) Systems and methods for iterative data processing using feedback iteration
US8972800B2 (en) Systems and methods for enhanced media defect detection
US20150039978A1 (en) Systems and Methods for Hybrid Priority Based Data Processing
US20130219233A1 (en) Systems and Methods for Quality Based Priority Data Processing
US9324371B2 (en) Systems and methods for multi-stage decoding processing
US8416666B1 (en) Systems and methods for local iteration determination during delay processing
JP2013186937A (ja) 非順序型データ報告のためのシステム及び方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140716

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207