TWI544747B - 雙模式序列傳輸裝置及其模式切換方法 - Google Patents
雙模式序列傳輸裝置及其模式切換方法 Download PDFInfo
- Publication number
- TWI544747B TWI544747B TW104103011A TW104103011A TWI544747B TW I544747 B TWI544747 B TW I544747B TW 104103011 A TW104103011 A TW 104103011A TW 104103011 A TW104103011 A TW 104103011A TW I544747 B TWI544747 B TW I544747B
- Authority
- TW
- Taiwan
- Prior art keywords
- mode
- data transmission
- signal
- selection signal
- switch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/21—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a set of bandfilters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
本發明是有關於一種雙模式序列傳輸裝置及其模式切換方法。
在互補式金氧半導場效電晶體(CMOS)製程所建構的串列傳輸系統中,常用的發送端型式有低電壓差動信號傳輸模式(Low voltage differential signal,LVDS)與電流邏輯模式(Current mode logic,CML)兩種。請參見圖1A以及圖1B,圖1A以及圖1B分別繪示低電壓差動信號傳輸模式以及電流邏輯模式兩種傳輸裝置的電路圖。在圖1A中,低電壓差動信號傳輸模式的序列傳輸裝置110由電流源IS1、IS2、開關S1~S4以及電阻R1所構成。而在圖1B中,電流邏輯模式的序列傳輸裝置120則由開關S5、S6、電流源IS3以及電阻R2、R3提供上拉至操作電源VCC的路徑來構成。其中,序列傳輸裝置110、120透過其所屬開關的切換動作來產生互補的輸出信號OUTP、OUTN。
不管是低電壓差動信號傳輸模式或是電流邏輯模式型式的序列傳輸裝置。由於控制開關S1~S6的控制訊號的非理想性,在控制訊號進行邏輯1與邏輯0間切換時會經歷一段過渡的轉換狀態,而這轉換狀態經常是產生共模雜訊的一大主因,並進而形成對整體系統的電磁波干擾。
本發明提供一種雙模式序列傳輸裝置,可滿足兩種操作模式下的資料傳輸動作。
本發明的雙模式序列傳輸裝置包括第一電流源、第一反向電路、第二反向電路、第二電流源、差動對以及電阻串。第一、二反向電路耦接第一電流源。第一反向電路接收模式選擇信號或第一資料傳輸信號,第二反向電路接收模式選擇信號或第二資料傳輸信號,差動對的第一及第二負載端分別耦接至第一及第二反向電路,差動對的共同端耦接至第二電流源,差動對的第一及第二差動輸入端接收模式選擇信號或分別接收第一及第二資料傳輸信號。電阻串具有第一電阻以及第二電阻,第一及第二電阻相互串接於第一反向電路的輸出端及第二反向電路的輸出端間。
在本發明的一實施例中,在第一操作模式下,第一及第二反向電路分別接收第一及第二資料傳輸信號,差動對的第一及第二差動輸入端接收模式選擇信號;在一第二操作模式下,第一及第二反向電路接收模式信號,差動對的第一及第二差動輸入端
分別接收第一及第二資料傳輸信號。
在本發明的一實施例中,上述的第一操作模式為低電壓差動信號傳輸模式,第二操作模式為電流邏輯模式。
本發明的雙模式序列傳輸裝置的模式切換方法包括:在第一操作模式下,提供模式選擇信號至差動對,使差動對導通第一反向電路與共同端間的連接路徑,並導通第二反向電路與共同端間的連接路徑;以及,在第二操作模式下,提供模式選擇信號至第一及該第二反向電路,藉以導通第一負載端與第一反向電路的輸出端的連接路徑,並導通第二負載端與第二反向電路的輸出端的連接路徑。
基於上述,本發明透過所提供的雙模式序列傳輸裝置,藉由提供模式選擇信號來使雙模式序列傳輸裝置可以選擇在不同的操作模式下進行工作。如此一來,在可以滿足多種操作模式的資料傳輸需求下,還可以有效降低硬體電路的面積,兼顧電路的功能以及生產成本,有效提升產品的競爭能力。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
110、120‧‧‧序列傳輸裝置110
200、300‧‧‧雙模式序列傳輸裝置
200‧‧‧雙模式序列傳輸裝置
IS1、IS2、IS3‧‧‧電流源
211、212‧‧‧反向電路
220‧‧‧差動對
230‧‧‧電阻串
VCC‧‧‧操作電源
LT1、LT2‧‧‧負載端
MS‧‧‧模式選擇信號
DIN1‧‧‧第一資料傳輸信號
DIN2‧‧‧第二資料傳輸信號
CT‧‧‧共同端
VSS‧‧‧參考接地端
R1、R2‧‧‧電阻
SW1~SW6、S1~S6‧‧‧開關
M1~M6‧‧‧電晶體
DI1、DI2‧‧‧差動輸入端
OUTP、OUTN‧‧‧輸出信號
PDRV1~PDRV4‧‧‧預驅動器
VCR‧‧‧交錯電壓
PDIN1‧‧‧調整後第一資料傳輸信號
PDIN2‧‧‧調整後第二資料傳輸信號
VREF1、VREF2‧‧‧預設電壓值
S610、S620‧‧‧模式切換步驟
圖1A以及圖1B分別繪示低電壓差動信號傳輸模式以及電流邏輯模式兩種傳輸裝置的電路圖。
圖2繪示本發明一實施例的雙模式序列傳輸裝置的示意圖。
圖3繪示本發明另一實施例的雙模式序列傳輸裝置的示意圖。
圖4A繪示本發明實施例的雙模式序列傳輸裝置300在第一操作模式下的等效電路示意圖。
圖4B繪示調整後第一資料傳輸信號PDIN2以及調整後第二資料傳輸信號PDIN2的波形圖。
圖5A繪示本發明實施例的雙模式序列傳輸裝置300在第二操作模式下的等效電路示意圖。
圖5B繪示調整後第一資料傳輸信號PDIN2以及調整後第二資料傳輸信號PDIN2的波形圖。
圖6繪示本發明實施例的雙模式序列傳輸裝置的模式切換方法的流程圖。
請參照圖2,圖2繪示本發明一實施例的雙模式序列傳輸裝置的示意圖。雙模式序列傳輸裝置200包括電流源IS1、IS2、反向電路211、212、差動對220以及電阻串230。電流源IS1耦接在操作電源VCC與反向電路211、212間,並提供電流流向反向電路211、212。反向電路211則耦接在電流源IS1以及差動對220的負載端LT1間,反向電路211並接收模式選擇信號MS或是接收第一資料傳輸信號DIN1。另外,反向電路212耦接在電流源
IS1以及差動對220的負載端LT2間,反向電路212並接收模式選擇信號MS或是接收第二資料傳輸信號DIN2。
差動對220耦接在電流源IS2以及反向電路211、212間。
其中,差動對220的差動輸入端DI1接收第一資料傳輸信號DIN1或是模式選擇信號MS,差動對220的差動輸入端DI2接收第二資料傳輸信號DIN2或是模式選擇信號MS,而差動對220的共同端CT耦接至電流源IS2。而電流源IS2則串接在差動對220的共同端CT與參考接地端VSS間,其中,電流源IS2所提供的電流由共同端CT流向參考接地端VSS。
電阻串230串接在反向電路211以及212的輸出端間。其中,在本實施例中,電阻串230包括串接的電阻R1以及R2。
關於雙模式序列傳輸裝置200的動作細節方面,其中,反向電路211、212以及差動對220接收模式選擇信號MS或是第一、第二資料傳輸信號DIN1、DIN2是依據雙模式序列傳輸裝置200所在的操作模式來定義的。具體來說明,當雙模式序列傳輸裝置200在第一操作模式下,反向電路211、212接收第一、第二資料傳輸信號DIN1、DIN2,而差動對220則接收模式選擇信號MS。相對的,當雙模式序列傳輸裝置200在第二操作模式下,反向電路211、212接收模式選擇信號MS,而差動對220則接收第一、第二資料傳輸信號DIN1、DIN2。其中,第一、第二資料傳輸信號DIN1、DIN2可以是互補的信號。
值得一提的是,上述的第一操作模式可以為低電壓差動
信號傳輸模式,第二操作模式則可以為電流邏輯模式。
仔細來說明,反向電路211包括開關SW1及SW2。開關SW1的一端耦接至電流源IS1,其另一端耦接至電阻串230。開關SW2的一端則耦接至電阻串230與開關SW1的共同耦接端,開關SW2的另一端則耦接至差動對220的負載端LT1。開關SW1及SW2在第一操作模式下共同接收第一資料傳輸信號DIN1,在第二操作模式下則共同接收模式選擇信號MS。
反向電路212包括開關SW3及SW4。開關SW3的一端耦接至電流源IS1,其另一端耦接至電阻串230。開關SW4的一端則耦接至電阻串230與開關SW3的共同耦接端,開關SW4的另一端則耦接至差動對220的負載端LT2。開關SW3及SW4在第一操作模式下共同接收第二資料傳輸信號DIN2,在第二操作模式下則共同接收模式選擇信號MS。
此外,開關SW1~SW4分別為由電晶體M1~M4所建構的電晶體開關。其中,電晶體M1、M3為P型電晶體,電晶體M2、M4為N型的電晶體。也就是說,開關SW1與開關SW2的導通或斷開的狀態是相反的,開關SW3與開關SW4的導通或斷開的狀態是相反的。
差動對220包括開關SW5以及開關SW6。開關SW5的一端耦接至差動對220的負載端LT1而開關SW5的另一端則耦接至電流源IS2。開關SW6的一端耦接至差動對220的負載端LT2而開關SW6的另一端則耦接至電流源IS2。
開關SW5~開關SW6可分別由電晶體M5及電晶體M6來構成。在本實施例中,電晶體M5及電晶體M6可以為N型電晶體。
附帶一提的,當雙模式序列傳輸裝置200工作在第二操作模式下時,電阻R1與電阻R2相耦接的端點,可以被連接至操作電源VCC。
以下請參照圖3,圖3繪示本發明另一實施例的雙模式序列傳輸裝置的示意圖。雙模式序列傳輸裝置300包括雙模式序列傳輸裝置200以及預驅動器PDRV1~PDRV4。預驅動器PDRV1、PDRV2分別耦接至反向電路211、212,而預驅動器PDRV3、PDRV4則分別耦接至差動對220的差動輸入端DI1以及DI2。仔細來說明,預驅動器PDRV1串接在反向電路211接收模式選擇信號MS或第一資料傳輸信號DIN1的路徑間,預驅動器PDRV2串接在反向電路212接收模式選擇信號MS或第二資料傳輸信號DIN2的路徑間,預驅動器PDRV3串接在差動對220的差動輸入端DI1接收模式選擇信號MS或第一資料傳輸信號DIN1的路徑間,而預驅動器PDRV4串接在差動對220的差動輸入端DI2接收模式選擇信號MS或第二資料傳輸信號DIN2的路徑間。
預驅動器PDRV1~PDRV4可以做為緩衝器來調整所接收的信號的驅動能力,並將緩衝後的信號傳送至反向電路211、212以及差動對220的差動輸入端DI1及DI2。在本發明實施例中,預驅動器PDRV1~PDRV4還可以針對所接收的信號的轉態點進行
調整。而關於預驅動器PDRV1~PDRV4所進行的轉態點調整動作的細節,在後續的實施例中將有更詳細的說明。
請先參照圖4A,圖4A繪示本發明實施例的雙模式序列傳輸裝置300在第一操作模式下的等效電路示意圖。其中,在第一操作模式下(LVDS模式),雙模式序列傳輸裝置300中的電晶體M5、M6的閘極接收等於邏輯高準位的模式選擇信號MS而被導通,電流源IS2可以視為被直接連接至電晶體M2以及M4。
另外,在第一操作模式下,預驅動器PDRV1、PDRV2分別接收第一、第二資料傳輸信號DIN1以及DIN2,預驅動器PDRV1並將其產生的輸出信號傳送至開關SW1、SW2的控制端,預驅動器PDRV2則將其產生的輸出信號傳送至開關SW3、SW4的控制端。開關SW1、SW2的導通或斷開動作是互補的,開關SW3、SW4的導通或斷開動作是互補的,並且開關SW1、SW3的導通或斷開動作是互補的。如此一來,等效電路400可以依據第一、第二資料傳輸信號DIN1以及DIN2所控制的開關SW1~SW4的切換動作,產生互補的輸出信號OUTP以及OUTN以進行資料的傳輸動作。
進一步來說明,當開關SW1、SW4導通(開關SW2、SW3斷開)時,輸出信號OUTP依據電流源IS1被拉高,輸出信號OUTN依據電流源IS2被拉低,相對的,當開關SW1、SW4斷開(開關SW2、SW3導通)時,輸出信號OUTN依據電流源IS1被拉高,輸出信號OUTP依據電流源IS2被拉低。
值得一提的是,在第一操作模式(LVDS)的傳輸模式下,預驅動器PDRV1以及PDRV2可以分別針對第一資料傳輸信號DIN2以及第二資料傳輸信號DIN2的轉態點進行調整並產生調整後第一資料傳輸信號PDIN1以及調整後第二資料傳輸信號PDIN2。請參見圖4B,圖4B繪示調整後第一資料傳輸信號PDIN2以及調整後第二資料傳輸信號PDIN2的波形圖。其中,調整後第一資料傳輸信號PDIN2以及調整後第二資料傳輸信號PDIN2產生交錯的交錯電壓VCR被調低,且交錯電壓VCR可被調低至低於預設電壓值VREF1。在此,在共模電壓((輸出信號OUTP+輸出信號OUTN)/2)電氣規格是操作電源VCC的1/3或1/4的情形下,預設電壓值VREF1可以是操作電源VCC的電壓值的一半或更低。在調整後第一資料傳輸信號PDIN1以及調整後第二資料傳輸信號PDIN2的交錯電壓被調低的條件下,可以避免在第一資料傳輸信號PDIN1或第二資料傳輸信號PDIN2電壓極性轉換的過程中,在雙模式序列傳輸裝置300的輸出端產生共模雜訊的狀況(即開關SW1、SW3被斷開,開關SW2及SW4被導通,且共模電壓被向下拉扯),也因此,因為開關SW1~SW4切換所產生的電磁干擾可以降最低,提升信號傳輸的效能。
以下請參照圖5A,圖5A繪示本發明實施例的雙模式序列傳輸裝置300在第二操作模式下的等效電路示意圖。其中,在第二操作模式下(CML模式),雙模式序列傳輸裝置300中的電晶體M1、M3的閘極接收等於邏輯高準位的模式選擇信號MS而被
斷開,電晶體M2、M4的閘極接收等於邏輯高準位的模式選擇信號MS而被導通,而在此情況下,電流源IS1可以視為被直接連接至電晶體M5以及M6。
等效電路500表示雙模式序列傳輸裝置300在第二操作模式下的等效電路圖。其中,預驅動器PDRV3以及PDRV4分別接收第一、第二資料傳輸信號DIN1以及DIN2並產生調整後資料傳輸信號PDIN1以及PDIN2。另外,電阻R1、R2相耦接的端點,在第二操作模式下,可被耦接至操作電源VCC。
調整後資料傳輸信號PDIN1以及PDIN2分別傳送至電晶體M5以及M6的閘極以供至其導通或斷開,並透過互補的調整後資料傳輸信號PDIN1以及PDIN2,等效電路500產生互補的輸出信號OUTP以及OUTN以進行傳輸的動作。
進一步來說明,當電晶體M5被導通時(電晶體M6被斷開),輸出信號OUTP依據電流源IS2被拉低,而輸出信號OUTN依據電阻R2所提通的拉高路徑被拉高至操作電源VCC。相對的,當電晶體M6被導通時(電晶體M5被斷開),輸出信號OUTN依據電流源IS2被拉低,而輸出信號OUTP依據電阻R1所提通的拉高路徑被拉高至操作電源VCC。
預驅動器PDRV3以及PDRV4分別調整第一、第二資料傳輸信號DIN1以及DIN2的轉態點來分別產生調整後資料傳輸信號PDIN1以及PDIN2。以下請參見圖5B,圖5B繪示調整後第一資料傳輸信號PDIN2以及調整後第二資料傳輸信號PDIN2的波形
圖。其中,在本實施例中,預驅動器PDRV3以及PDRV4使調整後資料傳輸信號PDIN1以及PDIN2轉態時產生交錯的交錯電壓VCR高於預設電壓值VREF2。在此,預設電壓值VREF2可以是操作電源VCC的電壓值的一半或更高。在調整後第一資料傳輸信號PDIN2以及調整後第二資料傳輸信號PDIN2的交錯電壓VCR被調高的條件下,電晶體M5以及M6同時關閉的情況可以被有效的避免(此時輸出信號OUTP及OUTN分別被電阻R1及R2向高電位拉扯,即會產生上升的共模電壓),也因此,因為電晶體M5以及M6切換所產生的電磁干擾可以降最低,提升信號傳輸的效能。
以下請參照圖6,圖6繪示本發明實施例的雙模式序列傳輸裝置的模式切換方法的流程圖。圖6繪示的方法適於應用在如圖2、3繪示的雙模式序列傳輸裝置200、300中。在步驟S610中,在第一操作模式下,提供模式選擇信號至差動對,並使差動對導通第一反向電路與共同端間的連接路徑,並導通第二反向電路與共同端間的連接路徑。在步驟S620中,則在第二操作模式下,提供模式選擇信號至第一及該第二反向電路,藉以導通第一負載端與第一反向電路的輸出端的連接路徑,並導通第二負載端與第二反向電路的輸出端的連接路徑。
關於上述步驟的實施細節,在本發明前述的實施例中已有詳細的說明,在此恕不多贅述。
綜上所述,本發明透過整合序列傳輸裝置來建構雙模式
序列傳輸裝置,透過模式選擇信號使雙模式序列傳輸裝置可以分別操作在第一以及第二操作模式下。如此一來,透過簡單的信號選擇,雙模式序列傳輸裝置可以分別操作在不同的模式下,提升其可以使用的範圍。值得注意的,在本發明一實施例中,透過針對資料輸入信號轉態點的調整,雙模式序列傳輸裝置中因開關切換產生的電磁干擾可以有效的降低,提升信號傳輸的品質。
200‧‧‧雙模式序列傳輸裝置
IS1、IS2‧‧‧電流源
211、212‧‧‧反向電路
220‧‧‧差動對
230‧‧‧電阻串
VCC‧‧‧操作電源
LT1、LT2‧‧‧負載端
MS‧‧‧模式選擇信號
DIN1‧‧‧第一資料傳輸信號
DIN2‧‧‧第二資料傳輸信號
CT‧‧‧共同端
VSS‧‧‧參考接地端
R1、R2‧‧‧電阻
SW1~SW6‧‧‧開關
M1~M6‧‧‧電晶體
DI1、DI2‧‧‧差動輸入端
Claims (14)
- 一種雙模式序列傳輸裝置,包括:一第一電流源;一第一反向電路,耦接該第一電流源,接收一模式選擇信號或一第一資料傳輸信號;一第二反向電路,耦接該第一電流源,接收該模式選擇信號或一第二資料傳輸信號;一第二電流源;一差動對,其一第一及一第二負載端分別耦接至該第一及第二反向電路,其一共同端耦接至該第二電流源,該差動對的一第一及一第二差動輸入端接收該模式選擇信號或分別接收該第一及該第二資料傳輸信號;以及一電阻串,具有一第一電阻以及一第二電阻,該第一及該第二電阻相互串接於該第一反向電路的輸出端及該第二反向電路的輸出端間。
- 如申請專利範圍第1項所述的雙模式序列傳輸裝置,其中在一第一操作模式下,該第一及該第二反向電路分別接收該第一及該第二資料傳輸信號,該差動對的該第一及該第二差動輸入端接收該模式選擇信號,在一第二操作模式下,該第一及該第二反向電路接收該模式信號,該差動對的該第一及該第二差動輸入端分別接收該第一及該第二資料傳輸信號。
- 如申請專利範圍第2項所述的雙模式序列傳輸裝置,其中 該第一反向電路包括:一第一開關,串接在該第一電流源與該電阻串間,該第一開關依據該模式選擇信號或該第一資料傳輸信號以導通或斷開;以及一第二開關,串接在該電阻串與該第一負載端間,該第二開關依據該模式選擇信號或該第一資料傳輸信號以導通或斷開;該第二反向電路包括:一第三開關,串接在該第一電流源與該電阻串間,該第三開關依據該模式選擇信號或該第二資料傳輸信號以導通或斷開;以及一第四開關,串接在該電阻串與該第二負載端間,該第四開關依據該模式選擇信號或該第二資料傳輸信號以導通或斷開。
- 如申請專利範圍第3項所述的雙模式序列傳輸裝置,其中在該第二操作模式下,該第一及該第三開關依據該模式選擇信號被斷開,該第二及該第四開關依據該模式選擇信號被導通。
- 如申請專利範圍第2項所述的雙模式序列傳輸裝置,其中該差動對包括:一第五開關,耦接在該第一負載端及該共同端間,該第五開關依據該模式選擇信號或該第一資料傳輸信號以導通或斷開;以及一第六開關,耦接在該第二負載端及該共同端間,該第六開關依據該模式選擇信號或該第二資料傳輸信號以導通或斷開。
- 如申請專利範圍第5項所述的雙模式序列傳輸裝置,其中在該第一操作模式下,該第五及該第六開關依據該模式選擇信號被斷開。
- 如申請專利範圍第2項所述的雙模式序列傳輸裝置,其中在該第二操作模式下,該第一與該第二電阻的共同耦接端被施加該雙模式序列傳輸裝置的一操作電源。
- 如申請專利範圍第1項所述的雙模式序列傳輸裝置,其中更包括:一第一預驅動器,耦接在該第一反向電路接收該模式選擇信號或該第一資料傳輸信號的路徑間;一第二預驅動器,耦接在該第二反向電路接收該模式選擇信號或該第二資料傳輸信號的路徑間;一第三預驅動器,耦接在該第一差動輸入端接收該模式選擇信號或該第一資料傳輸信號的路徑間;以及一第四預驅動器,耦接在該第二差動輸入端接收該模式選擇信號或該第二資料傳輸信號的路徑間。
- 如申請專利範圍第2項所述的雙模式序列傳輸裝置,其中該第一操作模式為低電壓差動信號傳輸模式,該第二操作模式為電流邏輯模式。
- 如申請專利範圍第2項所述的雙模式序列傳輸裝置,其中在該第一操作模式下,該第一與該第二資料傳輸信號轉態時的一交錯電壓低於一第一預設電壓值,在該第二操作模式下,該交 錯電壓高於一第二預設電壓值,該第一預設電壓值小於或等於該第二預設電壓值。
- 一種模式切換方法,適用於如申請專利範圍1的雙模式序列傳輸裝置,包括:在一第一操作模式下,提供該模式選擇信號至該差動對,使該差動對導通該第一反向電路與該共同端間的連接路徑,並導通該第二反向電路與該共同端間的連接路徑;以及在一第二操作模式下,提供該模式選擇信號至該第一及該第二反向電路,藉以導通該第一負載端與該第一反向電路的輸出端的連接路徑,並導通該第二負載端與該第二反向電路的輸出端的連接路徑。
- 如申請專利範圍第11項所述的模式切換方法,更包括:在該第一操作模式下,分別提供該第一及該第二資料傳輸信號至該第一及該第二反向器;以及在該第二操作模式下,分別提供該第一及該第二資料傳輸信號至該差動對的該第一及該第二差動輸入端。
- 如申請專利範圍第11項所述的模式切換方法,其中該第一操作模式為低電壓差動信號傳輸模式,該第二操作模式為電流邏輯模式。
- 如申請專利範圍第11項所述的模式切換方法,其中在該第一操作模式下,該第一與該第二資料傳輸信號轉態時的一交錯電壓低於一第一預設電壓值,在該第二操作模式下,該交錯電壓 高於一第二預設電壓值,該第一預設電壓值小於或等於該第二預設電壓值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104103011A TWI544747B (zh) | 2015-01-29 | 2015-01-29 | 雙模式序列傳輸裝置及其模式切換方法 |
US14/723,449 US9515699B2 (en) | 2015-01-29 | 2015-05-27 | Dual mode serial transmission apparatus and method for switching mode thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104103011A TWI544747B (zh) | 2015-01-29 | 2015-01-29 | 雙模式序列傳輸裝置及其模式切換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201628334A TW201628334A (zh) | 2016-08-01 |
TWI544747B true TWI544747B (zh) | 2016-08-01 |
Family
ID=56554875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104103011A TWI544747B (zh) | 2015-01-29 | 2015-01-29 | 雙模式序列傳輸裝置及其模式切換方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9515699B2 (zh) |
TW (1) | TWI544747B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106598900B (zh) * | 2016-11-25 | 2019-10-11 | 湖南国科微电子股份有限公司 | Lvds驱动器电路 |
CN110113071A (zh) * | 2019-04-29 | 2019-08-09 | 天津大学 | 一种基于自适应电流调节方法的低功耗lvds电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60218192T2 (de) | 2002-12-23 | 2007-11-22 | Alcatel Lucent | LVDS-Treiber mit Vorverzerrung |
US7598779B1 (en) * | 2004-10-08 | 2009-10-06 | Altera Corporation | Dual-mode LVDS/CML transmitter methods and apparatus |
US20090154591A1 (en) | 2007-12-17 | 2009-06-18 | Altera Corporation | High-speed serial data signal transmitter driver circuitry |
US7965121B2 (en) * | 2008-01-03 | 2011-06-21 | Mediatek Inc. | Multifunctional output drivers and multifunctional transmitters using the same |
-
2015
- 2015-01-29 TW TW104103011A patent/TWI544747B/zh active
- 2015-05-27 US US14/723,449 patent/US9515699B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160226557A1 (en) | 2016-08-04 |
TW201628334A (zh) | 2016-08-01 |
US9515699B2 (en) | 2016-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9362917B1 (en) | Low voltage differential signaling (LVDS) driving circuit | |
US7701262B2 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
US9264263B2 (en) | Serdes voltage-mode driver with skew correction | |
US9054578B2 (en) | Hybrid driver including a turbo mode | |
US8659329B2 (en) | Pre-emphasis circuit and differential current signaling system having the same | |
US7271639B2 (en) | Voltage level converter circuit and semiconductor integrated circuit device | |
JP4798618B2 (ja) | 出力回路および半導体集積回路装置 | |
US8487654B1 (en) | Voltage mode driver with current booster (VMDCB) | |
US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
JP2010283453A5 (zh) | ||
US11139843B1 (en) | SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain | |
JP2010283453A (ja) | プリエンファシス機能を含む出力回路 | |
JP6274320B2 (ja) | 送信回路及び半導体集積回路 | |
JP2011223430A (ja) | 半導体装置 | |
TWI544747B (zh) | 雙模式序列傳輸裝置及其模式切換方法 | |
TW201914035A (zh) | 傳送電路、積體電路裝置及電子機器 | |
CN107872218A (zh) | 电流模式逻辑电路 | |
US8988106B2 (en) | Voltage mode driver with current booster (VMDCB) | |
WO2018070261A1 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
US11476839B2 (en) | LVDS driver | |
KR101621844B1 (ko) | 저전압 차동 신호 전송기 | |
JP2013187678A (ja) | 出力回路、出力回路の制御方法及び半導体装置 | |
CN105991122A (zh) | 双模式串行传输装置及其模式切换方法 | |
TWI644545B (zh) | 驅動器電路 | |
JP2008300979A (ja) | Lvdsレシーバ |