TWI543542B - 編碼器、解碼器及編碼方法 - Google Patents

編碼器、解碼器及編碼方法 Download PDF

Info

Publication number
TWI543542B
TWI543542B TW104102847A TW104102847A TWI543542B TW I543542 B TWI543542 B TW I543542B TW 104102847 A TW104102847 A TW 104102847A TW 104102847 A TW104102847 A TW 104102847A TW I543542 B TWI543542 B TW I543542B
Authority
TW
Taiwan
Prior art keywords
information
sequence
coding rate
ldpc
parity
Prior art date
Application number
TW104102847A
Other languages
English (en)
Other versions
TW201519582A (zh
Inventor
Yutaka Murakami
Hisao Koga
Nobutaka Kodama
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42709419&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI543542(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201519582A publication Critical patent/TW201519582A/zh
Application granted granted Critical
Publication of TWI543542B publication Critical patent/TWI543542B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)

Description

編碼器、解碼器及編碼方法 發明領域
本發明關於使用可以與多個編碼率對應的低密度奇偶校驗迴旋碼(LDPC-CC：Low Density Parity Check-Convolutional Codes)的編碼器、解碼器和編碼方法。
發明背景
近年來，作為以可實現的電路規模發揮較高的錯誤修正能力的錯誤修正編碼，低密度奇偶校驗(LDPC：Low-Density Parity-Check)碼備受矚目。由於LDPC碼錯誤修正能力較高且容易安裝，所以在IEEE802.11n的高速無線區域網路(LAN；Local Area Network)系統或數位廣播系統等錯誤修正編碼方式中採用該LDPC碼。
LDPC碼係以低密度的奇偶校驗矩陣H定義之錯誤修正碼。另外，LDPC碼係具有與奇偶校驗矩陣H的列數N相等的區塊長度之區塊碼。例如，在非專利文獻1、非專利文獻2、非專利文獻3和非專利文獻4中，提出了隨機的LDPC碼、Array LDPC碼、QC-LDPC碼(QC：Quasi-Cyclic，類循環)。
但，當前的通信系統大部分具有如乙太網路 (Ethernet)(註冊商標)般的、將發送資訊匯總成每個可變長度的封包(packet)或訊框(frame)來傳輸。在這樣的系統中適用區塊碼即LDPC碼時，例如，產生如何使固定長度的LDPC碼的區塊與可變長度的乙太網路(註冊商標)的訊框對應的問題。在IEEE802.11n中，藉由對發送資訊序列進行填充處理或穿孔處理，由此調節發送資訊序列之長度和LDPC碼之區塊長度，但難以避免因填充或穿孔而使編碼率變化或發送冗餘的序列。
針對這樣的區塊碼之LDPC碼(以下，將其表示為“LDPC-BC：Low-Density Parity-Check Block Code(低密度奇偶校驗區塊碼)”)，正在研討可對任意長度之資訊序列進行編碼和解碼的LDPC-CC(LDPC-CC：Low-Density Parity-Check Convolutional Code，低密度奇偶校驗迴旋碼)(例如，參照非專利文獻1和非專利文獻2)。
LDPC-CC係由低密度的奇偶校驗矩陣定義之迴旋碼，例如，第1圖示出了編碼率為R=1/2(=b/c)的LDPC-CC之奇偶校驗矩陣HT[0,n]。在此，HT[0,n]的元素h1(m)(t)取“0”或“1”。此外，h1(m)(t)以外的元素都為“0”。M表示LDPC-CC中的記憶長度、n表示LDPC-CC的碼字之長度。如第1圖所示，LDPC-CC的奇偶校驗矩陣具有下述特徵，即係僅在矩陣的對角項和其附近的元素配置“1”，矩陣的左下和右上之元素為“0”，呈平行四邊形的矩陣。
在此，第2圖表示，在h1(0)(t)=1，h2(0)(t)=1時，由奇偶校驗矩陣HT[0,n]T定義之LDPC-CC的編碼器。如第2 圖所示，LDPC-CC編碼器由M+1個位元長度c的移位暫存器和mod加法(互斥或運算)器組成。因此，與進行生成矩陣的乘法之電路或進行基於後向(前向)代入法的運算之LDPC-BC的編碼器相比，LDPC-CC的編碼器具有能夠以非常簡單的電路來實現的特徵。此外，第2圖係迴旋碼的編碼器，所以可對任意長度的資訊序列進行編碼而不需要將資訊序列劃分為固定長度的分塊來進行編碼。
先前技術文獻
非專利文獻
非專利文獻1：R. G. Gallager, “Low-density parity check codes,” IRE Trans. Inform. Theory, IT-8, pp-21-28, 1962.
非專利文獻2：D. J. C. Mackay, “Good error-correcting codes based on very sparse matrices,” IEEE Trans. Inform. Theory, vol.45, no.2, pp399-431, March 1999.
非專利文獻3：J. L. Fan, “Array codes as low-density parity-check codes,” proc. of 2nd Int. Symp. on Turbo Codes, pp.543-546, Sep. 2000.
非專利文獻4：M. P. C. Fossorier, “Quasi-cyclic low-density parity-check codes from circulant permutation matrices,” IEEE Trans. Inform. Theory, vol.50, no.8, pp.1788-1793, Nov. 2001.
非專利文獻5：M. P. C. Fossorier, M. Mihaljevic, and H. Imai, “Reduced complexity iterative decoding of low density parity check codes based on belief propagation,” IEEE Trans. Commun., vol.47., no.5, pp.673-680, May 1999.
非專利文獻6：J. Chen, A. Dholakia, E. Eleftheriou, M. P. C. Fossorier, and X.-Yu Hu, “Reduced-complexity decoding of LDPC codes,” IEEE Trans. Commun., vol.53., no.8, pp.1288-1299, Aug. 2005.
非專利文獻7：J. Zhang, and M. P. C. Fossorier, “Shuffled iterative decoding,” IEEE Trans. Commun., vol.53, no.2, pp.209-213, Feb. 2005.
非專利文獻8：S. Lin, D. J. Jr., Costello, “Error control coding: Fundamentals and applications,” Prentice-Hall.
非專利文獻9：和田山 正，“低密度検査符号復号方法”，TRICEPS.
發明概要
然而，對以較低的運算規模來實現多個編碼率，並且數據的接收品質良好的LDPC-CC以及其編碼器和解碼器，沒有充分的研討。
例如，在非專利文獻8中，公開了為了與多個編碼率對應而使用穿孔。在使用穿孔而與多個編碼率對應時，首先準備作為基礎的代碼即母碼(mother code)，生成母碼中的編碼序列，並從該編碼序列中選擇不發送(穿孔)的位元。然後，透過改變不發送的位元數，與多個編碼率對應。由此，編碼器和解碼器都具有以下好處，即藉由用於母碼的編碼器和解碼器，可以與所有的編碼率對應，所以可以削 減運算規模(電路規模)。
另一方面，作為與多個編碼率對應的方法，有對每個編碼率準備不同的代碼(Distributed Codes)的方法，尤其在LDPC碼時，如非專利文獻9所述般，具有可以容易構成各種各樣的碼長和編碼率的靈活性，由此以多個代碼與多個編碼率對應的方法較為一般。此時，由於使用多個代碼，所以有運算規模(電路規模)較大的缺點，但與透過穿孔而與多個編碼率對應的情況相比，具有數據的接收品質非常良好之好處。
在考慮了上述各點時，目前為止，討論了為了與多個編碼率對應而準備多個代碼，由此可以確保數據的接收品質，並且削減編碼器和解碼器的運算規模之LDPC碼的生成方法的文獻較少，若可以建立實現其之LDPC碼的生成方法，則能夠兼顧以往難以實現的、提高數據的接收品質和降低運算規模。
此外，由於LDPC-CC係迴旋碼之一，所以為了確保資訊位元的解碼中的可靠度，需要終止處理或咬尾(tail biting)處理。然而，針對可以確保數據的接收品質，並且盡量減少終止數之LDPC-CC以及其編碼器和解碼器，沒有進行充分的研討。
本發明的目的在於，提供編碼器、解碼器和編碼方法，即使在使用了LDPC-CC的編碼器和解碼器中進行終止處理時，也可以使錯誤修正能力不惡化，並且避免資訊的傳輸效率的下降。
本發明的編碼器進行LDPC-CC編碼，該編碼器所採用的結構包括：決定單元，根據資訊序列的資訊長度和編碼率，決定附加到前述資訊序列的末端而發送的終止序列之序列長度；以及計算單元，對前述資訊序列、以及用以生成相當於所決定的前述序列長度的前述終止序列所需的已知資訊序列進行LDPC-CC編碼，計算奇偶序列。
本發明的解碼器利用可靠度傳遞對LDPC-CC進行解碼，該解碼器所採用的結構包括：獲得單元，獲得編碼率、以及附加到資訊序列的末端而發送的終止序列之序列長度；以及解碼單元，基於前述編碼率和前述終止序列長度，對資訊序列進行可靠度傳遞解碼。
本發明的編碼方法為，根據資訊序列的資訊長度和編碼率，決定附加到前述資訊序列的末端而發送的終止序列之序列長度，並且對前述資訊序列、以及用以生成相當於所決定的前述序列長度的前述終止序列所需的已知資訊序列進行LDPC-CC編碼，計算奇偶序列。
根據本發明的編碼器、解碼器和編碼方法，即使在進行終止處理時，也可以使錯誤修正能力不惡化，並且避免資訊的傳輸效率的下降。
100‧‧‧LDPC-CC編碼器
110‧‧‧數據運算單元
110‧‧‧最終的資訊位元
120、230、632、830、830A、840、840A‧‧‧奇偶校驗運算單元
130、260‧‧‧權重控制單元
140‧‧‧mod2加法器
111-1至111-M、121-1至121-M、221-1至221-M、231-1至231-M‧‧‧移位暫存器
112-0至112-M、122-0至122-M、222-0至222-M、232-0至232-M‧‧‧權重乘法器
200、630、630A、800、800A‧‧‧編碼器
210‧‧‧資訊生成單元
220-1‧‧‧第一資訊運算單元
220-2‧‧‧第二資訊運算單元
220-3‧‧‧第三資訊運算單元
240‧‧‧加法單元
250、610、810‧‧‧編碼率設定單元
300、720、900‧‧‧解碼器
310‧‧‧對數似然比設定單元
320‧‧‧矩陣處理運算單元
321‧‧‧記憶單元
322‧‧‧行處理運算單元
323‧‧‧列處理運算單元
400、500、600、600A、700、700A‧‧‧通信裝置
410‧‧‧編碼率決定單元
420、640‧‧‧調制單元
510‧‧‧接收單元
520‧‧‧對數似然比生成單元
530、710‧‧‧控制資訊生成單元
620‧‧‧發送資訊生成和資訊長度檢測單元
631‧‧‧終止序列長度決定單元
633、730‧‧‧編碼率調整單元
820、820A、910‧‧‧控制單元
920、930‧‧‧BP解碼單元
第1圖係表示LDPC-CC的奇偶校驗矩陣的圖。
第2圖係表示LDPC-CC編碼器的結構的圖。
第3圖係表示時變周期為4的LDPC-CC的奇偶校驗矩陣的結構之一例的圖。
第4A圖係表示時變周期為3的LDPC-CC的奇偶校驗多項式和奇偶校驗矩陣H的結構的圖。
第4B圖係表示與第4A圖的“校驗式#1”至“校驗式#3”的X(D)有關的各項相互的可靠度傳遞之關係的圖。
第4C圖係表示與“校驗式#1”至“校驗式#6”的X(D)有關的各項相互的可靠度傳遞之關係的圖。
第5圖係表示(7,5)迴旋碼的奇偶校驗矩陣的圖。
第6圖係表示編碼率為2/3、時變周期為2的LDPC-CC的奇偶校驗矩陣H的結構之一例的圖。
第7圖係表示編碼率為2/3、時變周期為m的LDPC-CC的奇偶校驗矩陣的結構之一例的圖。
第8圖係表示編碼率為(n-1)/n、時變周期為m的LDPC-CC的奇偶校驗矩陣的結構之一例的圖。
第9圖係表示LDPC-CC編碼單元的結構之一例的圖。
第10圖係用於說明“Information-zero-termination(資訊零終止)”之方法的圖。
第11圖係表示本發明的第三實施例的編碼器的主要結構的方塊圖。
第12圖係表示第三實施例的第一資訊運算單元的主要結構的方塊圖。
第13圖係表示第三實施例的奇偶校驗運算單元的主要結構的方塊圖。
第14圖係表示第三實施例的編碼器的另一個主要結構的方塊圖。
第15圖係表示第三實施例的解碼器的主要結構的方塊圖。
第16圖係用於說明編碼率為1/2時的對數似然比設定單元的動作的圖。
第17圖係用於說明編碼率為2/3時的對數似然比設定單元的動作的圖。
第18圖係表示第三實施例的裝載編碼器的通信裝置的結構之一例的圖。
第19圖係表示發送格式之一例的圖。
第20圖係表示第三實施例的裝載解碼器的通信裝置的結構之一例的圖。
第21圖係表示資訊大小與終止數之間的關係之一例的圖。
第22圖係表示資訊大小與終止數之間的關係之另一例的圖。
第23圖係表示資訊大小與終止數之間的關係之一例的圖。
第24圖係表示本發明的第五實施例的裝載編碼器的通信裝置的主要結構的方塊圖。
第25圖係用於說明終止序列長度的決定方法的圖。
第26圖係用於說明終止序列長度的決定方法的圖。
第27圖係表示發送格式之一例的圖。
第28圖係表示第五實施例的裝載解碼器的通信裝置的主要結構的方塊圖。
第29圖係表示裝載編碼器的通信裝置與裝載解碼器的通信裝置之間的資訊的流向之一例的圖。
第30圖係表示裝載編碼器的通信裝置與裝載解碼器的通信裝置之間的資訊的流向之一例的圖。
第31圖係表示資訊大小與終止數之間的關係所示的對應表之一例的圖。
第32A圖係表示將終止序列附加到資訊大小為512位元的資訊序列時的BER/BLER特性的圖。
第32B圖係表示將終止序列附加到資訊大小為1024位元的資訊序列時的BER/BLER特性的圖。
第32C圖係表示將終止序列附加到資訊大小為2048位元的資訊序列時的BER/BLER特性的圖。
第32D圖係表示將終止序列附加到資訊大小為4096位元的資訊序列時的BER/BLER特性的圖。
第33圖係表示資訊大小與支援編碼率之間的對應表的圖。
第34圖係表示本發明的第六實施例的裝載編碼器的通信裝置的主要結構的方塊圖。
第35圖係表示裝載編碼器的通信裝置與裝載解碼器的通信裝置之間的資訊的流向之一例的圖。
第36圖係表示第六實施例的裝載解碼器的通信裝置的主要結構的方塊圖。
第37圖係表示本發明的第七實施例的編碼器的主要結構的方塊圖。
第38圖係表示第七實施例的解碼器的主要結構的方塊圖。
第39圖係表示本發明的第八實施例的編碼器的主要結構的方塊圖。
較佳實施例之詳細說明
以下，參照附圖詳細說明本發明的實施例。
(第一實施例)
首先，在本實施例中，說明具有良好特性的LDPC-CC。
(具有良好特性的LDPC-CC)
以下，說明特性良好的時變周期為g的LDPC-CC。
首先，說明特性良好的時變周期為4的LDPC-CC。另外，以下，以編碼率1/2的情況為例進行說明。
作為時變周期為4的LDPC-CC的奇偶校驗多項式，考慮式(1-1)至(1-4)。此時，X(D)係數據(資訊)的多項式表示，P(D)係奇偶校驗位元的多項式表示。在此，在式(1-1)至(1-4)中，X(D)、P(D)中分別存在四項的奇偶校驗多項式，但這是因為，為了獲得良好的接收品質，設為四項較適合。
(D a1+D a2+D a3+D a4)X(D)+(D b1+D b2+D b3+D b4)P(D)=0...(1-1)
(D A1+D A2+D A3+D A4)X(D)+(D B1+D B2+D B3+D B4)P(D)=0...(1-2)
(D α1+D α2+D α3+D α4)X(D)+(D β1+D β2+D β3+D β4)P(D)=0...(1-3)
(D E1+D E2+D E3+D E4)X(D)+(D F1+D F2+D F3+D F4)P(D)=0...(1-4)
在式(1-1)中，設a1、a2、a3、a4為整數(其中，a1≠a2≠a3≠a4，從a1至a4為止都不同)。另外，以下，在表示為“X≠Y≠...≠Z”時，設X、Y、...、Z表示相互都不同。另外，設b1、b2、b3、b4為整數(其中，b1≠b2≠b3≠b4)。將式(1-1)的奇偶校驗多項式稱為“校驗式#1”，並設基於式(1-1)的奇偶校驗多項式的子矩陣為第一子矩陣H1。
另外，在式(1-2)中，設A1、A2、A3、A4為整數(其中，A1≠A2≠A3≠A4)。另外，設B1、B2、B3、B4為整數(其中，B1≠B2≠B3≠B4)。將式(1-2)的奇偶校驗多項式稱為“校驗式#2”，並設基於式(1-2)的奇偶校驗多項式的子矩陣為第二子矩陣H2。
另外，在式(1-3)中，設α1、α2、α3、α4為整數(其中，α1≠α2≠α3≠α4)。另外，設β1、β2、β3、β4為整數(其中，β1≠β2≠β3≠β4)。將式(1-3)的奇偶校驗多項式稱為“校驗式#3”，並設基於式(1-3)的奇偶校驗多項式的子矩陣為第三子矩陣H3。
另外，在式(1-4)中，設E1、E2、E3、E4為整數(其中，E1≠E2≠E3≠E4)。另外，設F1、F2、F3、F4為整數(其中，F1≠F2≠F3≠F4)。將式(1-4)的奇偶校驗多項式稱為“校驗式#4”，並設基於式(1-4)的奇偶校驗多項式的子矩陣為第四子矩陣H4。
另外，考慮從第一子矩陣H1、第二子矩陣H2、第三子矩陣H3、第四子矩陣H4，如第3圖般的生成了奇偶校驗 矩陣的時變周期為4的LDPC-CC。
此時，在式(1-1)至(1-4)中，設將X(D)和P(D)的次數的組合(a1、a2、a3、a4)、(b1、b2、b3、b4)、(A1、A2、A3、A4)、(B1、B2、B3、B4)、(α1、α2、α3、α4)、(β1、β2、β3、β4)、(E1、E2、E3、E4)、(F1、F2、F3、F4)的各值除以4所得的餘數為k時，使如上所述的四個係數組(例如，(a1、a2、a3、a4))中包含餘數0、1、2、3各一個，而且使其在上述的所有四個係數組中都成立。
例如，若將“校驗式#1”的X(D)的各次數(a1、a2、a3、a4)設為(a1、a2、a3、a4)=(8，7，6，5)，則將各次數(a1、a2、a3、a4)除以4所得的餘數k為(0，3，2，1)，在四個係數組中包含餘數(k)0、1、2、3各一個。與此相同，若將“校驗式#1”的P(D)的各次數(b1、b2、b3、b4)設為(b1、b2、b3、b4)=(4，3，2，1)，則將各次數(b1、b2、b3、b4)除以4所得的餘數k為(0，3，2，1)，在四個係數組中作為餘數(k)包含0、1、2、3各一個。假設在其他的校驗式(“校驗式#2”、“校驗式#3”、“校驗式#4”)的X(D)和P(D)的各自的四個係數組中，上述與“餘數”有關的條件也成立。
透過如此方式，可以生成由式(1-1)至(1-4)組成的奇偶校驗矩陣H的列權重在所有列中為4的、規則的LDPC碼。在此，規則的LDPC碼是透過各列權重被設為恆定的奇偶校驗矩陣定義的LDPC碼，並具有特性穩定且難以出現錯誤地板(error floor)的特徵。特別是，在列權重為4時，特性良好，所以透過如上所述般的生成LDPC-CC，可以獲得接 收性能良好的LDPC-CC。
另外，表1係上述與“餘數”有關的條件成立的、時變周期為4、編碼率為1/2的LDPC-CC的例子(LDPC-CC#1至#3)。在表1中，時變周期為4的LDPC-CC由“校驗多項式#1”、“校驗多項式#2”、“校驗多項式#3”、“校驗多項式#4”的四個奇偶校驗多項式來定義。
在上述說明中，以編碼率1/2的情況為例進行了說明，但對於編碼率為(n-1)/n時，在資訊X1(D)、X2(D)、…Xn-1(D)中的各自的四個係數組中，若上述的與“餘數”有關 的條件成立，則仍然為規則的LDPC碼，可以獲得良好的接收品質。
另外，即使在時變周期為2時，若也適用上述與“餘數”有關的條件，則確認了可以搜索特性良好的代碼。以下，說明特性良好的時變周期為2的LDPC-CC。另外，以下，以編碼率1/2的情況為例進行說明。
作為時變周期為2的LDPC-CC的奇偶校驗多項式，考慮式(2-1)、式(2-2)。此時，X(D)係數據(資訊)的多項式表示，P(D)係奇偶校驗位元的多項式表示。在此，在式(2-1)和式(2-2)中，X(D)、P(D)中分別存在四項的奇偶校驗多項式，這是因為，為了獲得良好的接收品質，設為四項較合適。
(D a1+D a2+D a3+D a4)X(D)+(D b1+D b2+D b3+D b4)P(D)=0...(2-1)
(D A1+D A2+D A3+D A4)X(D)+(D B1+D B2+D B3+D B4)P(D)=0...(2-2)
在式(2-1)中，設a1、a2、a3、a4為整數(其中，a1≠a2≠a3≠a4)。另外，設b1、b2、b3、b4為整數(其中，b1≠b2≠b3≠b4)。將式(2-1)的奇偶校驗多項式稱為“校驗式#1”，並設基於式(2-1)的奇偶校驗多項式的子矩陣為第一子矩陣H1。
另外，在式(2-2)中，設A1、A2、A3、A4為整數(其中，A1≠A2≠A3≠A4)。另外，設B1、B2、B3、B4為整數(其中，B1≠B2≠B3≠B4)。將式(2-2)的奇偶校驗多項式稱為“校驗式#2”，並設基於式(2-2)的奇偶校驗多項式的子矩陣為第二子矩陣H2。
另外，考慮從第一子矩陣H1和第二子矩陣H2生成的時變周期為2的LDPC-CC。
此時，在式(2-1)和式(2-2)中，設將X(D)和P(D)的次數的組合(a1、a2、a3、a4)、(b1、b2、b3、b4)、(A1、A2、A3、A4)、(B1、B2、B3、B4)的各值除以4所得的餘數為k時，使如上所述的四個係數組(例如，(a1、a2、a3、a4))中包含餘數0、1、2、3各一個，而且使其在上述的所有四個係數組中都成立。
例如，若將“校驗式#1”的X(D)的各次數(a1、a2、a3、a4)設為(a1、a2、a3、a4)=(8，7，6，5)，則將各次數(a1、a2、a3、a4)除以4所得的餘數k為(0，3，2，1)，在四個係數組中包含餘數(k)0、1、2、3各一個。與此相同，若將“校驗式#1”的P(D)的各次數(b1、b2、b3、b4)設為(b1、b2、b3、b4)=(4，3，2，1)，則將各次數(b1、b2、b3、b4)除以4所得的餘數k為(0，3，2，1)，在四個係數組中作為餘數(k)包含0、1、2、3各一個。在“校驗式#2”的X(D)和P(D)各自的四個係數組中，與上述的“餘數”有關的條件也成立。
透過如此方式，可以生成由式(2-1)和(2-2)組成的奇偶校驗矩陣H的列權重在所有列中為4的、規則的LDPC碼。在此，規則的LDPC碼是透過各列權重被設為恆定的奇偶校驗矩陣定義的LDPC碼，並具有特性穩定且難以出現錯誤地板的特徵。尤其，在行權重為8時，特性良好，所以透過如上所述般的生成LDPC-CC，能夠獲得可進一步提高接 收性能的LDPC-CC。
另外，表2係上述與“餘數”有關的條件成立的、時變周期為2、編碼率為1/2的LDPC-CC的例子(LDPC-CC#1和#2)。在表2中，時變周期為2的LDPC-CC由“校驗多項式#1”和“校驗多項式#2”的兩個奇偶校驗式來定義。
在上述說明(時變周期為2的LDPC-CC)中，以編碼率1/2的情況為例進行了說明，但對於編碼率為(n-1)/n時，在資訊X1(D)、X2(D)、…Xn-1(D)的各自的四個係數組中，若上述的與“餘數”有關的條件成立，則仍然為規則的LDPC碼，可以獲得良好的接收品質。
另外確認出，若在時變周期為3時也適用與“餘數”有關的以下的條件，則可以搜索特性良好的代碼。以下，說明特性良好的時變周期為3的LDPC-CC。另外，以下，以編碼率1/2的情況為例進行說明。
作為時變周期為3的LDPC-CC的奇偶校驗多項 式，考慮式(3-1)至(3-3)。此時，X(D)係數據(資訊)的多項式表示，P(D)係奇偶校驗位元的多項式表示。在此，在式(3-1)至(3-3)中，設為X(D)和P(D)中分別存在三項的奇偶校驗多項式。
(D a1+D a2+D a3)X(D)+(D b1+D b2+D b3)P(D)=0...(3-1)
(D A1+D A2+D A3)X(D)+(D B1+D B2+D B3)P(D)=0...(3-2)
(D α1+D α2+D α3)X(D)+(D β1+D β2+D β3)P(D)=0...(3-3)
在式(3-1)中，設a1、a2、a3為整數(其中，a1≠a2≠a3)。另外，設b1、b2、b3為整數(其中，b1≠b2≠b3)。將式(3-1)的奇偶校驗多項式稱為“校驗式#1”，並設基於式(3-1)的奇偶校驗多項式的子矩陣為第一子矩陣H1。
另外，在式(3-2)中，設A1、A2、A3為整數(其中，A1≠A2≠A3)。另外，設B1、B2、B3為整數(其中，B1≠B2≠B3)。將式(3-2)的奇偶校驗多項式稱為“校驗式#2”，並設基於式(3-2)的奇偶校驗多項式的子矩陣為第二子矩陣H2。
另外，在式(3-3)中，設α1、α2、α3為整數(其中，α1≠α2≠α3)。另外，設β1、β2、β3為整數(其中，β1≠β2≠β3)。將式(3-3)的奇偶校驗多項式稱為“校驗式#3”，並設基於式(3-3)的奇偶校驗多項式的子矩陣為第三子矩陣H3。
另外，考慮從第一子矩陣H1、第二子矩陣H2和第三子矩陣H3生成的時變周期為3的LDPC-CC。
此時，在式(3-1)至(3-3)中，設將X(D)和P(D)的次數的組合(a1、a2、a3)、(b1、b2、b3)、(A1、A2、A3)、(B1、B2、B3)、(α1、α2、α3)、(β1、β2、β3)的各值除以3 所得的餘數為k時，使如上所示的三個係數組(例如，(a1、a2、a3))中包含餘數0、1、2各一個，而且使其在上述的所有三個係數組中都成立。
例如，若將“校驗式#1”的X(D)的各次數(a1、a2、a3)設為(a1、a2、a3)=(6，5，4)，則將各次數(a1、a2、a3)除以3所得的餘數k為(1，2，1)，使在三個係數組中包含餘數(k)0、1、2各一個。與此相同，若將“校驗式#1”的P(D)的各次數(b1、b2、b3)設為(b1、b2、b3)=(3，2，1)，則將各次數(b1、b2、b3)除以4所得的餘數k為(0，2，1)，使在三個係數組中作為餘數(k)包含0、1、2各一個。在“校驗式#2”和“校驗式#3”的X(D)和P(D)各自的三個係數組中，上述的與“餘數”有關的條件也成立。
透過如此生成LDPC-CC，除了部分例外之外，可以生成行權重在所有行中相等且列權重在所有行中相等的規則的LDPC-CC碼。另外，所謂例外是指，在奇偶校驗矩陣的最初的一部分和最後的一部分中，行權重和列權重與其他的行權重和列權重不相等。進而，在進行BP解碼時，“校驗式#2”中的可靠度和“校驗式#3”中的可靠度確實傳遞給“校驗式#1”，“校驗式#1”中的可靠度和“校驗式#3”中的可靠度確實傳遞給“校驗式#2”，“校驗式#1”中的可靠度和“校驗式#2”中的可靠度確實傳遞給“校驗式#3”。因此，可以獲得接收品質更良好的LDPC-CC。這是因為，在以列為單位進行考慮時，如上所述，將存在“1”的位置進行配置，以確實傳遞可靠度。
以下，使用附圖，說明上述可靠度傳遞。第4A圖表示時變周期為3的LDPC-CC的奇偶校驗多項式和奇偶校驗矩陣H的結構。
在式(3-1)的奇偶校驗多項式中，“校驗式#1”係(a1、a2、a3)=(2，1，0)、(b1、b2、b3)=(2，1，0)的情況，將各係數除以3所得的餘數為(a1%3、a2%3、a3%3)=(2，1，0)、(b1%3、b2%3、b3%3)=(2，1，0)。另外，“Z%3”表示將Z除以3所得的餘數(下同)。
在式(3-2)的奇偶校驗多項式中，“校驗式#2”係(A1、A2、A3)=(5，1，0)、(B1、B2、B3)=(5，1，0)的情況，將各係數除以3所得的餘數為(A1%3、A2%3、A3%3)=(2，1，0)、(B1%3、B2%3、B3%3)=(2，1，0)。
在式(3-3)的奇偶校驗多項式中，“校驗式#3”係(α1、α2、α3)=(4，2，0)、(β1、β2、β3)=(4，2，0)的情況，將各係數除以3所得的餘數為(α1%3、α2%3、α3%3)=(1，2，0)、(β1%3、β2%3、β3%3)=(1，2，0)。
因此，第4A圖所示的時變周期為3的LDPC-CC的例子滿足上述的與“餘數”有關的條件，也就是說，滿足：(a1%3、a2%3、a3%3)、(b1%3、b2%3、b3%3)、(A1%3、A2%3、A3%3)、(B1%3、B2%3、B3%3)、(α1%3、α2%3、α3%3)、(β1%3、β2%3、β3%3)為 (0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個的條件。
再次返回到第4A圖，說明可靠度傳遞。透過BP解碼中的列6506的列運算，將可靠度從“校驗式#2”的區域6504的“1”和“校驗式#3”的區域6505的“1”傳遞給“校驗式#1”的區域6501的“1”。如上所述，“校驗式#1”的區域6501的“1”係除以3所得的餘數為0的係數(a3%3=0(a3=0)或b3%3=0(b3=0))。另外，“校驗式#2”的區域6504的“1”係除以3所得的餘數為1的係數(A2%3=1(A2=1)或B2%3=1(B2=1))。另外，“校驗式#3”的區域6505的“1”係除以3所得的餘數為2的係數(α2%3=2(α2=2)或β2%3=2(β2=2))。
如此，在BP解碼的列6506的列運算中，將可靠度從“校驗式#2”的係數中餘數為1的區域6504的“1”和“校驗式#3”的係數中餘數為2的區域6505的“1”傳遞給“校驗式#1”的係數中餘數為0的區域6501的“1”。
與此相同，在BP解碼的列6509的列運算中，將可靠度從“校驗式#2”的係數中餘數為2的區域6507的“1”和“校驗式#3”的係數中餘數為0的區域6508的“1”傳遞給“校驗式#1”的係數中餘數為1的區域6502的“1”。
與此相同，在BP解碼的列6512的列運算中，將可靠度從“校驗式#2”的係數中餘數為0的區域6510的“1”以及“校驗式#3”的係數中餘數為1的區域6511的“1”傳遞給“校驗式#1”的係數中餘數為2的區域6503的“1”。
使用第4B圖，補充說明可靠度傳遞。第4B圖表示與第4A圖的“校驗式#1”至“校驗式#3”的X(D)有關的各項相互的可靠度傳遞之關係。在與式(3-1)至(3-3)的X(D)有關的項中，第4A圖的“校驗式#1”至“校驗式#3”為(a1、a2、a3)=(2、1、0)、(A1、A2、A3)=(5、1、0)、(α1、α2、α3)=(4、2、0)的情況。
在第4B圖中，用四邊形包圍的項(a3、A3、α3)表示除以3所得的餘數為0的係數。另外，用圓圈包圍的項(a2、A2、α1)表示除以3所得的餘數為1的係數。另外，用菱形包圍的項(a1、A1、α2)表示除以3所得的餘數為2的係數。
由第4B圖可知，將可靠度從除以3所得的餘數不同的“校驗式#2”的A3和“校驗式#3”的α1傳遞給“校驗式#1”的a1。將可靠度從除以3所得的餘數不同的“校驗式#2”的A1和“校驗式#3”的α3傳遞給“校驗式#1”的a2。將可靠度從除以3所得的餘數不同的“校驗式#2”的A2和“校驗式#3”的α2傳遞給“校驗式#1”的a3。在第4B圖中，表示與“校驗式#1”至“校驗式#3”的X(D)有關的各項之間的可靠度傳遞之關係，但可說與P(D)有關的各項之間也存在相同的情形。
如此，將可靠度從“校驗式#2”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#2”。也就是說，將可靠度從“校驗式#2”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#1”。因此，相互的相關較低的可靠度都傳遞給“校驗式#1”。
與此相同，將可靠度從“校驗式#1”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#2”。也就是說，將可靠度從“校驗式#1”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#2”。另外，將可靠度從“校驗式#3”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#2”。也就是說，將可靠度從“校驗式#3”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#2”。
與此相同，將可靠度從“校驗式#1”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#3”。也就是說，將可靠度從“校驗式#1”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#3”。另外，將可靠度從“校驗式#2”的係數中的、除以3所得的餘數為0、1、2的係數傳遞給“校驗式#3”。也就是說，將可靠度從“校驗式#2”的係數中的、除以3所得的餘數都不同的係數傳遞給“校驗式#3”。
如此，透過使式(3-1)至(3-3)的奇偶校驗多項式的各次數滿足上述的與“餘數”有關的條件，在所有的列運算中，可靠度必定被傳遞，由此在所有的校驗式中，可以高效的傳遞可靠度，可以進一步提高錯誤修正能力。
以上，針對時變周期為3的LDPC-CC，以編碼率1/2的情況為例進行了說明，但編碼率並不限於1/2。在編碼率為(n-1)/n(n為2以上的整數)時，在資訊X1(D)、X2(D)、…Xn-1(D)的各自的三個係數組中，若上述的與“餘數”有關的 條件成立，則仍然為規則的LDPC碼，可以獲得良好的接收品質。
以下，說明編碼率為(n-1)/n(n為2以上的整數)的情況。
作為時變周期為3的LDPC-CC的奇偶校驗多項式，考慮式(4-1)至(4-3)。此時，X1(D)、X2(D)、…Xn-1(D)係數據(資訊)X1、X2、…Xn-1的多項式表示，P(D)係奇偶校驗位元的多項式表示。在此，在式(4-1)至(4-3)中，設為X1(D)、X2(D)、…Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。
(D a1,1+D a1,2+D a1,3)X 1(D)+(D a2,1+D a2,2+Da 2,3)X 2(D)+…+(D an-1,1+D an-1,2+D an-1,3)X n-1(D)+(D b1+D b2+D b3)P(D)=0…(4-1)
(D A1,1+D A1,2+D A1,3)X 1(D)+(D A2,1+D A2,2+D A2,3)X 2(D)+…+(D An-1,1+D An-1,2+D An-1,3)X n-1(D)+(D B1+D B2+D B3)P(D)=0…(4-2)
(D α1,1+D α1,2+D α1,3)X 1(D)+(D α2,1+D α2,2+D α2,3)X 2(D)+…+(D αn-1,1+D αn-1,2+D αn-1,3)X n-1(D)+(D β1+D β2+D β3)P(D)=0…(4-3)
在式(4-1)中，設ai,1、ai,2、ai,3(i=1，2，…，n-1)為整數(其中，ai,1≠ai,2≠ai,3)。另外，設b1、b2、b3為整數(其中，b1≠b2≠b3)。將式(4-1)的奇偶校驗多項式稱為“校驗式#1”，並設基於式(4-1)的奇偶校驗多項式的子矩陣為第一子矩陣H1。
另外，在式(4-2)中，設Ai,1、Ai,2、Ai,3(i=1，2，…，n-1)為整數(其中，Ai,1≠Ai,2≠Ai,3)。另外，設B1、B2、B3為整數(其中，B1≠B2≠B3)。將式(4-2)的奇偶校驗多項式稱為 “校驗式#2”，並設基於式(4-2)的奇偶校驗多項式的子矩陣為第二子矩陣H2。
另外，在式(4-3)中，設αi,1、αi,2、αi,3(i=1，2，…，n-1)為整數(其中，αi,1≠αi,2≠αi,3)。另外，設β1、β2、β3為整數(其中，β1≠β2≠β3)。將式(4-3)的奇偶校驗多項式稱為“校驗式#3”，並設基於式(4-3)的奇偶校驗多項式的子矩陣為第三子矩陣H3。
另外，考慮從第一子矩陣H1、第二子矩陣H2和第三子矩陣H3生成的時變周期為3的LDPC-CC。
此時，在式(4-1)至(4-3)中，設將X1(D)、X2(D)、…Xn-1(D)和P(D)的次數的組合(a1,1、a1,2、a1,3)、(a2,1、a2,2、a2,3)、…、(an-1,1、an-1,2、an-1,3)、(b1、b2、b3)、(A1,1、A1,2、A1,3)、(A2,1、A2,2、A2,3)、…、(An-1,1、An-1,2、An-1,3)、(B1、B2、B3)、(α1,1、α1,2、α1,3)、(α2,1、α2,2、α2,3)、…、(αn-1,1、αn-1,2、αn-1,3)、(β1、β2、β3) 的各值除以3所得的餘數為k時，使在如上所示的三個 係數組(例如，(a1,1、a1,2、a1,3))中包含餘數0、1、2各一個，並且在上述三個係數組中都成立。
也就是說，使(a1,1%3、a1,2%3、a1,3%3)、(a2,1%3、a2,2%3、a2,3%3)、…、(an-1,1%3、an-1,2%3、an-1,3%3)、(b1%3、b2%3、b3%3)、(A1,1%3、A1,2%3、A1,3%3)、(A2,1%3、A2,2%3、A2,3%3)、…、(An-1,1%3、An-1,2%3、An-1,3%3)、(B1%3、B2%3、B3%3)、(α1,1%3、α1,2%3、α1,3%3)、(α2,1%3、α2,2%3、α2,3%3)、…、(αn-1,1%3、αn-1,2%3、αn-1,3%3)、(β1%3、β2%3、β3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
透過如此生成LDPC-CC，可以生成規則的LDPC-CC碼。進而，在進行BP解碼時，“校驗式#2”中的可靠度和“校驗式#3”中的可靠度確實傳遞給“校驗式#1”，“校驗式#1”中的可靠度和“校驗式#3”中的可靠度確實傳遞給“校驗式#2”，“校驗式#1”中的可靠度和“校驗式#2”中的可靠度確實傳遞給“校驗式#3”。因此，如同編碼率為1/2的情況，可以獲得接收品質良好的LDPC-CC。
另外，表3係上述與“餘數”有關的條件成立的、時變周期為3、編碼率為1/2的LDPC-CC的例子(LDPC-CC#1、#2、#3、#4、#5、#6)。在表3中，時變周期為3的LDPC-CC由“校驗(多項)式#1”、“校驗(多項)式#2”、“校驗(多項)式#3”的三個奇偶校驗多項式來定義。
另外，確認出如同時變周期為3，若對時變周期為3的倍數(例如，時變周期為6、9、12、...)的LDPC-CC適用與“餘數”有關的以下條件，可以搜索特性良好的代碼。以下，說明特性良好的時變周期為3的倍數的LDPC-CC。另外，以下，以編碼率1/2、時變周期6的LDPC-CC的情況為例進行說明。
作為時變周期為6的LDPC-CC的奇偶校驗多項式，考慮式(5-1)至式(5-6)。
(D a1,1+D a1,2+D a1,3)X(D)+(D b1,1+D b1,2+D b1,3)P(D)=0...(5-1)
(D a2,1+D a2,2+D a2,3)X(D)+(D b2,1+D b2,2+D b2,3)P(D)=0...(5-2)
(D a3,1+D a3,2+D a3,3)X(D)+(D b3,1+D b3,2+D b3,3)P(D)=0...(5-3)
(D a4,1+D a4,2+D a4,3)x(D)+(D b4,1+D b4,2+D b4,3)P(D)=0...(5-4)
(D a5,1+D a5,2+D a5,3)X(D)+(D b5,1+D b5,2+D b5,3)P(D)=0...(5-5)
(D a6,1+D a6,2+D a6,3)X(D)+(D b6,1+D b6,2+D b6,3)P(D)=0...(5-6)
此時，X(D)係數據(資訊)的多項式表示，P(D)係奇偶校驗位元的多項式表示。在時變周期為6的LDPC-CC中，對於時刻i的奇偶校驗位元Pi以及資訊Xi，若設為i%6=k(k=0、1、2、3、4、5)，則式(5-(k+1))的奇偶校驗多項式成立。例如，若設為i=1，則i%6=1(k=1)，所以式(6)成立。
(D a2,1+D a2,2+D a2,3)X 1+(D b2,1+D b2,2+D b2,3)P 1=0...(6)
在此，在式(5-1)至(5-6)中，設為X(D)和P(D)中分別存在三項的奇偶校驗多項式。
在式(5-1)中，設a1,1、a1,2、a1,3為整數(其中，a1,1≠a1,2≠a1,3)。另外，設b1,1、b1,2、b1,3為整數(其中，b1,1≠b1,2≠b1,3)。將式(5-1)的奇偶校驗多項式稱為“校驗式#1”，並設基於式(5-1)的奇偶校驗多項式的子矩陣為第一子矩陣H1。
另外，在式(5-2)中，設a2,1、a2,2、a2,3為整數(其中，a2,1≠a2,2≠a2,3)。另外，設b2,1、b2,2、b2,3為整數(其中，b2,1≠b2,2≠b2,3)。將式(5-2)的奇偶校驗多項式稱為“校驗式#2”，並設基於式(5-2)的奇偶校驗多項式的子矩陣為第二子矩陣H2。
另外，在式(5-3)中，設a3,1、a3,2、a3,3為整數(其中，a3,1≠a3,2≠a3,3)。另外，設b3,1、b3,2、b3,3為整數(其中，b3,1≠b3,2≠b3,3)。將式(5-3)的奇偶校驗多項式稱為“校驗式#3”，並設基於式(5-3)的奇偶校驗多項式的子矩陣為第三子矩陣H3。
另外，在式(5-4)中，設a4,1、a4,2、a4,3為整數(其中，a4,1≠a4,2≠a4,3)。另外，設b4,1、b4,2、b4,3為整數(其中，b4,1≠b4,2≠b4,3)。將式(5-4)的奇偶校驗多項式稱為“校驗式#4”，並設基於式(5-4)的奇偶校驗多項式的子矩陣為第四子矩陣H4。
另外，在式(5-5)中，設a5,1、a5,2、a5,3為整數(其中，a5,1≠a5,2≠a5,3)。另外，設b5,1、b5,2、b5,3為整數(其 中，b5,1≠b5,2≠b5,3)。將式(5-5)的奇偶校驗多項式稱為“校驗式#5”，並設基於式(5-5)的奇偶校驗多項式的子矩陣為第五子矩陣H5。
另外，在式(5-6)中，設a6,1、a6,2、a6,3為整數(其中，a6,1≠a6,2≠a6,3)。另外，設b6,1、b6,2、b6,3為整數(其中，b6,1≠b6,2≠b6,3)。將式(5-6)的奇偶校驗多項式稱為“校驗式#6”，並設基於式(5-6)的奇偶校驗多項式的子矩陣為第六子矩陣H6。
另外，考慮基於第一子矩陣H1、第二子矩陣H2、第三子矩陣H3、第四子矩陣H4、第五子矩陣H5、第六子矩陣H6，生成時變周期為6的LDPC-CC。
此時，在式(5-1)至(5-6)中，設將X(D)和P(D)的次數的組合(a1,1、a1,2、a1,3)、(b1,1、b1,2、b1,3)、(a2,1、a2,2、a2,3)、(b2,1、b2,2、b2,3)、(a3,1、a3,2、a3,3)、(b3,1、b3,2、b3,3)、(a4,1、a4,2、a4,3)、(b4,1、b4,2、b4,3)、(a5,1、a5,2、a5,3)、(b5,1、b5,2、b5,3)、(a6,1、a6,2、a6,3)、 (b6,1、b6,2、b6,3) 的各值除以3時的餘數為k時，使在如上所示的三個係數組(例如，(a1,1、a1,2、a1,3))中包含餘數0、1、2各一個，並且在上述三個係數組中都成立。也就是說，(a1,1%3、a1,2%3、a1,3%3)、(b1,1%3、b1,2%3、b1,3%3)、(a2,1%3、a2,2%3、a2,3%3)、(b2,1%3、b2,2%3、b2,3%3)、(a3,1%3、a3,2%3、a3,3%3)、(b3,1%3、b3,2%3、b3,3%3)、(a4,1%3、a4,2%3、a4,3%3)、(b4,1%3、b4,2%3、b4,3%3)、(a5,1%3、a5,2%3、a5,3%3)、(b5,1%3、b5,2%3、b5,3%3)、(a6,1%3、a6,2%3、a6,3%3)、(b6,1%3、b6,2%3、b6,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
透過如此生成LDPC-CC，在劃出唐納圖(Tanner graph)時存在邊緣的情況下，對“校驗式#1”確實傳遞“校驗式#2或校驗式#5”中的可靠度、以及“校驗式#3或校驗式#6”中的可靠度。
另外，在劃出唐納圖時存在邊緣的情況下，對“校驗式#2”確實傳遞“校驗式#1或校驗式#4”中的可靠度、以 及“校驗式#3或校驗式#6”中的可靠度。
另外，在劃出唐納圖時存在邊緣的情況下，對“校驗式#3”確實傳遞“校驗式#1或校驗式#4”中的可靠度、以及“校驗式#2或校驗式#5”中的可靠度。在劃出唐納圖時存在邊緣的情況下，對“校驗式#4”確實傳遞“校驗式#2或校驗式#5”中的可靠度、以及“校驗式#3或校驗式#6”中的可靠度。
另外，在劃出唐納圖時存在邊緣的情況下，對“校驗式#5”確實傳遞“校驗式#1或校驗式#4”中的可靠度、以及“校驗式#3或校驗式#6”中的可靠度。另外，在劃出唐納圖時存在邊緣的情況下，對“校驗式#6”確實傳遞“校驗式#1或校驗式#4”中的可靠度、以及“校驗式#2或校驗式#5”中的可靠度。
因此，如同時變周期為3的情況，時變周期為6的LDPC-CC保持更良好的錯誤修正能力。
對此，使用第4C圖說明可靠度傳遞。第4C圖表示與“校驗式#1”至“校驗式#6”的X(D)有關的各項相互之間的可靠度傳遞之關係。在第4C圖中，四邊形表示ax,y中(x=1,2,3,4,5,6；y=1,2,3)，除以3所得的餘數為0的係數。
另外，圓圈表示ax,y中(x=1,2,3,4,5,6；y=1,2,3)，除以3所得的餘數為1的係數。另外，菱形表示ax,y中(x=1,2,3,4,5,6；y=1,2,3)，除以3所得的餘數為2的係數。
由第4C圖可知，在劃出唐納圖時存在邊緣的情況下，將可靠度從除以3所得的餘數不同的“校驗式#2或#5”和 “校驗式#3或#6”傳遞給“校驗式#1”的a1,1。與此相同，在劃出唐納圖時存在邊緣的情況下，將可靠度從除以3所得的餘數不同的“校驗式#2或#5”和“校驗式#3或#6”傳遞給“校驗式#1”的a1,2。
與此相同，在劃出唐納圖時存在邊緣的情況下，將可靠度從除以3所得的餘數不同的“校驗式#2或#5”和“校驗式#3或#6”傳遞給“校驗式#1”的a1,3。在第4C圖中，表示與“校驗式#1”至“校驗式#6”的X(D)有關的各項之間的信念傳播之關係，但也可說對與P(D)有關的各項之間存在相同的情形。
如此，將可靠度從“校驗式#1”以外的係數節點(node)傳遞給“校驗式#1”的唐納圖中的各節點。因此，可以考慮將相互的相關較低的可靠度都傳遞給“校驗式#1”，所以提高錯誤修正能力。
在图4C中，着眼於“校驗式#1”，但對從“校驗式#2”至“校驗式#6”為止也可以同樣劃出唐納圖，並將可靠度從“校驗式#K”以外的係數節點傳播給“校驗式#K”的唐納圖中的各節點。因此，可以考慮將相互的相關較低的可靠度都傳遞給“校驗式#K”，所以提高錯誤修正能力。(K=2,3,4,5,6)
如此，透過使式(5-1)至(5-6)的奇偶校驗多項式的各次數滿足上述的與“餘數”有關的條件，能夠在所有的校驗式中，高效的傳遞可靠度，可以進一步提高錯誤修正能力之可能性增加。
以上，針對時變周期為6的LDPC-CC，以編碼率1/2的情況為例進行了說明，但編碼率並不限於1/2。在編碼率為(n-1)/n(n為2以上的整數)時，在資訊X1(D)、X2(D)、...Xn-1(D)的各自的三個係數組中，若上述的與“餘數”有關的條件成立，則仍然可以獲得良好的接收品質之可能性增加。
以下，說明編碼率為(n-1)/n(n為2以上的整數)的情況。
作為時變周期為6的LDPC-CC的奇偶校驗多項式，考慮式(7-1)至(7-6)。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X 1(D)+(D a#1,2,1+D a#1,2,2+D a#1,2,3)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+D a#1,n-1,3)X n-1(D)+(D b#1,1+D b#1,2+D b#1,3)P(D)=0...(7-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 1(D)+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-1,3)X n-1(D)+(D b#2,1+D b#2,2+D b#2,3)P(D)=0...(7-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 1(D)+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X n-1(D)+(D b#3,1+D b#3,2+D b#3,3)P(D)=0...(7-3)
(D a#4,1,1+D a#4,1,2+D a#4,1,3)X 1(D)+(D a#4,2,1+D a#4,2,2+D a#4,2,3)X 2(D)+…+(D a#4,n-1,1+D a#4,n-1,2+D a#4,n-1,3)X n-1(D)+(D b#4,1+D b#4,2+D b#4,3)P(D)=0...(7-4)
(D a#5,1,1+D a#5,1,2+D a#5,1,3)X 1(D)+(D a#5,2,1+D a#5,2,2+D a#5,2,3)X 2(D)+…+(D a#5,n-1,1+D a#5,n-1,2+D a#5,n-1,3)X n-1(D)+(D b#5,1+D b#5,2+D b#5,3)P(D)=0...(7-5)
(D a#6,1,1+D a#6,1,2+D a#6,1,3)X 1(D)+(D a#6,2,1+D a#6,2,2+D a#6,2,3)X 2(D)+…+(D a#6,n-1,1+D a#6,n-1,2+D a#6,n-1,3)X n-1(D)+(D b#6,1+D b#6,2+D b#6,3)P(D)=0...(7-6)
此時，X1(D)、X2(D)、...Xn-1(D)係數據(資訊)X1、X2、...Xn-1的多項式表示，P(D)係奇偶校驗位元的多項式表 示。在此，在式(7-1)至(7-6)中，設為X1(D)、X2(D)、...Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。與上述的編碼率為1/2時且時變周期為3時同樣的考慮，在以式(7-1)至式(7-6)的奇偶校驗多項式表示的時變周期為6、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC中，若滿足以下的條件(<條件#1>)，則可以獲得更高的錯誤修正能力之可能性增加。
其中，在時變周期為6、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC中，以Pi表示時刻i的奇偶校驗位元，以及以Xi,1、Xi,2、…、Xi,n-1表示資訊。此時，若設為i%6=k(k=0、1、2、3、4、5)，則式(7-(k+1))的奇偶校驗多項式成立。例如，若設為i=8，則i%6=2(k=2)，所以式(8)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 8,1+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 8,2+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X 8,n-1+(D b#3,1+D b#3,2+D b#3,3)P 8=0...(8)
<條件#1>
在式(7-1)至式(7-6)中，X1(D)、X2(D)、...Xn-1(D)和P(D)的次數的組合滿足以下的條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)、(a#1,2,1%3、a#1,2,2%3、a#1,2,3%3)、...、(a#1,k,1%3、a#1,k,2%3、a#1,k,3%3)、...、(a#1,n-1,1%3、a#1,n-1,2%3、a#1,n-1,3%3)、(b#1,1%3、b#1,2%3、b#1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且， (a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)、(a#2,2,1%3、a#2,2,2%3、a#2,2,3%3)、...、(a#2,k,1%3、a#2,k,2%3、a#2,k,3%3)、...、(a#2,n-1,1%3、a#2,n-1,2%3、a#2,n-1,3%3)、(b#2,1%3、b#2,2%3、b#2,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且，(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)、(a#3,2,1%3、a#3,2,2%3、a#3,2,3%3)、...、(a#3,k,1%3、a#3,k,2%3、a#3,k,3%3)、...、(a#3,n-1,1%3、a#3,n-1,2%3、a#3,n-1,3%3)、(b#3,1%3、b#3,2%3、b#3,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且，(a#4,1,1%3、a#4,1,2%3、a#4,1,3%3)、(a#4,2,1%3、a#4,2,2%3、a#4,2,3%3)、...、(a#4,k,1%3、a#4,k,2%3、a#4,k,3%3)、...、(a#4,n-1,1%3、a#4,n-1,2%3、a#4,n-1,3%3)、(b#4,1%3、b#4,2%3、b#4,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且， (a#5,1,1%3、a#5,1,2%3、a#5,1,3%3)、(a#5,2,1%3、a#5,2,2%3、a#5,2,3%3)、...、(a#5,k,1%3、a#5,k,2%3、a#5,k,3%3)、...、(a#5,n-1,1%3、a#5,n-1,2%3、a#5,n-1,3%3)、(b#5,1%3、b#5,2%3、b#5,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
而且，(a#6,1,1%3、a#6,1,2%3、a#6,1,3%3)、(a#6,2,1%3、a#6,2,2%3、a#6,2,3%3)、...、(a#6,k,1%3、a#6,k,2%3、a#6,k,3%3)、...、(a#6,n-1,1%3、a#6,n-1,2%3、a#6,n-1,3%3)、(b#6,1%3、b#6,2%3、b#6,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(k=1、2、3、...、n-1)
在上述的說明中，說明了在時變周期為6的LDPC-CC中，具有較高的錯誤修正能力的代碼，但如同時變周期為3、6的LDPC-CC的設計方法，在生成時變周期為3g(g=1、2、3、4、...)的LDPC-CC(即時變周期為3的倍數的LDPC-CC)時，可以生成具有較高的錯誤修正能力的代碼。以下，詳細說明該代碼的構成方法。
作為時變周期為3g(g=1、2、3、4、...)、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC的奇偶校驗多項式，考慮式(9-1)至式(9-3g)。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X 1(D)+(D a#1,2,1+D a#1,2,2+D a#1,2,3)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+D a#1,n-1,3)X n-1(D)+(D b#1,1+D b#1,2+D b#1,3)P(D)=0...(9-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 1(D)+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-1,3)X n-1(D)+(D b#2,1+D b#2,2+D b#2,3)P(D)=0...(9-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 1(D)+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X n-1(D)+(D b#3,1+D b#3,2+D b#3,3)P(D)=0...(9-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+D a#k,1,3)X 1(D)+(D a#k,2,1+D a#k,2,2+D a#k,2,3)X 2(D)+…+(D a#k,n-1,1+D a#k,n-1,2+D a#k,n-1,3)X n-1(D)+(D b#k,1+D b#k,2+D b#k,3)P(D)=0...(9-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+D a#3g-2,1,3)X 1(D)+(D a#3g-2,2,1+D a#3g-2,2,2+D a#3g-2,2,3)X 2(D)+…+(D a#3g-2,n-1,1+D a#3g-2,n-1,2+D a#3g-2,n-1,3)X n-1(D)+(D b#3g-2,1+D b#3g-2,2+D b#3g-2,3)P(D)=0...(9-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+D a#3g-1,1,3)X 1(D)+(D a#3g-1,2,1+D a#3g-1,2,2+D a#3g-1,2,3)X 2(D)+…+(D a#3g-1,n-1,1+D a#3g-1,n-1,2+D a#3g-1,n-1,3)X n-1(D)+(D b#3g-1,1+D b#3g-1,2+D b#3g-1,3)P(D)=0...(9-(3g-1))
(D a#3g,1,1+D a#3g,1,2+D a#3g,1,3)X 1(D)+(D a#3g,2,1+D a#3g,2,2+D a#3g,2,3)X 2(D)+…+(D a#3g,n-1,1+D a#3g,n-1,2+D a#3g,n-1,3)X n-1(D)+(D b#3g,1+D b#3g,2+D b#3g,3)P(D)=0...(9-3g)
此時，X1(D)、X2(D)、...Xn-1(D)係數據(資訊)X1、X2、...Xn-1的多項式表示，P(D)係奇偶校驗位元的多項式表示。在此，在式(9-1)至式(9-3g)中，設為X1(D)、X2(D)、...Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。
與時變周期為3的LDPC-CC和時變周期為6的LDPC-CC同樣的考慮，在式(9-1)至式(9-3g)的奇偶校驗多項式表示的時變周期為3g、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC中，若滿足以下的條件(<條件#2>)，則可以獲得更高的錯誤修正能力之可能性增加。
其中，在時變周期為3g、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC中，以Pi表示時刻i的奇偶校驗位元，以及以Xi,1、Xi,2、...、Xi,n-1表示資訊。此時，若設為i%3g=k(k=0、1、2、...、3g-1)，則式(9-(k+1))的奇偶校驗多項式成立。例如，若設為i=2，則i%3g=2(k=2)，所以式(10)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 2,1+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2,2+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X 2,n-1+(D b#3,1+D b#3,2+D b#3,3)P 2=0...(10)
另外，在式(9-1)至式(9-3g)中，設a#k,p,1、a#k,p,2、a#k,p,3為整數(其中，a#k,p,1≠a#k,p,2≠a#k,p,3)(k=1、2、3、...、3g：p=1、2、3、...、n-1)。另外，設b#k,1、b#k,2、b#k,3為整數(其中，b#k,1≠b#k,2≠b#k,3)。將式(9-k)的奇偶校驗多項式(k=1、2、3、...、3g)稱為“校驗式#k”，並設基於式(9-k)的奇偶校驗多項式的子矩陣為第k子矩陣Hk。另外，考慮基於第一子矩陣 H1、第二子矩陣H2、第三子矩陣H3、...、第三g子矩陣H3g生成的時變周期為3g的LDPC-CC。
<條件#2>
在式(9-1)至式(9-3g)中，X1(D)、X2(D)、...Xn-1(D)和P(D)的次數的組合滿足以下的條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)、(a#1,2,1%3、a#1,2,2%3、a#1,2,3%3)、...、(a#1,p,1%3、a#1,p,2%3、a#1,p,3%3)、...、(a#1,n-1,1%3、a#1,n-1,2%3、a#1,n-1,3%3)、(b#1,1%3、b#1,2%3、b#1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)、(a#2,2,1%3、a#2,2,2%3、a#2,2,3%3)、...、(a#2,p,1%3、a#2,p,2%3、a#2,p,3%3)、...、(a#2,n-1,1%3、a#2,n-1,2%3、a#2,n-1,3%3)、(b#2,1%3、b#2,2%3、b#2,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)、(a#3,2,1%3、a#3,2,2%3、a#3,2,3%3)、...、(a#3,p,1%3、a#3,p,2%3、a#3,p,3%3)、...、 (a#3,n-1,1%3、a#3,n-1,2%3、a#3,n-1,3%3)、(b#3,1%3、b#3,2%3、b#3,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，‧‧‧
而且，(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)、(a#k,2,1%3、a#k,2,2%3、a#k,2,3%3)、...、(a#k,p,1%3、a#k,p,2%3、a#k,p,3%3)、...、(a#k,n-1,1%3、a#k,n-1,2%3、a#k,n-1,3%3)、(b#k,1%3、b#k,2%3、b#k,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)(因此，k=1、2、3、...、3g)
而且，‧‧‧
而且，(a#3g-2,1,1%3、a#3g-2,1,2%3、a#3g-2,1,3%3)、(a#3g-2,2,1%3、a#3g-2,2,2%3、a#3g-2,2,3%3)、...、 (a#3g-2,p,1%3、a#3g-2,p,2%3、a#3g-2,p,3%3)、...、(a#3g-2,n-1,1%3、a#3g-2,n-1,2%3、a#3g-2,n-1,3%3)、(b#3g-2,1%3、b#3g-2,2%3、b#3g-2,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3g-1,1,1%3、a#3g-1,1,2%3、a#3g-1,1,3%3)、(a#3g-1,2,1%3、a#3g-1,2,2%3、a#3g-1,2,3%3)、...、(a#3g-1,p,1%3、a#3g-1,p,2%3、a#3g-1,p,3%3)、...、(a#3g-1,n-1,1%3、a#3g-1,n-1,2%3、a#3g-1,n-1,3%3)、(b#3g-1,1%3、b#3g-1,2%3、b#3g-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3g,1,1%3、a#3g,1,2%3、a#3g,1,3%3)、(a#3g,2,1%3、a#3g,2,2%3、a#3g,2,3%3)、...、(a#3g,p,1%3、a#3g,p,2%3、a#3g,p,3%3)、...、(a#3g,n-1,1%3、a#3g,n-1,2%3、a#3g,n-1,3%3)、(b#3g,1%3、b#3g,2%3、b#3g,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
但是，若考慮容易進行編碼之點，則在式(9-1)至式(9-3g)中，(b#k,1%3、b#k,2%3、b#k,3%3)的三个中存在一个“0” 即可(其中，k=1、2、...3g)。這是因為，此時具有以下特徵，若存在D0=1，而且b#k,1、b#k,2、b#k,3為0以上的整數，則可以依次求得奇偶校驗位元P。
另外，為了使同一時刻的奇偶校驗位元和數據位元具有關聯性且容易搜索具有較高錯誤修正能力的代碼，(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)三個中存在一個“0”，(a#k,2,1%3、a#k,2,2%3、a#k,2,3%3)三個中存在一個“0”，‧‧‧(a#k,p,1%3、a#k,p,2%3、a#k,p,3%3)三個中存在一個“0”，‧‧‧(a#k,n-1,1%3、a#k,n-1,2%3、a#k,n-1,3%3)三個中存在一個“o”即可(其中，k=1、2、...3g)。
接著，考慮有關考慮了容易進行編碼的時變周期為3g(g=2、3、4、5、...)的LDPC-CC。此時，若設編碼率為(n-1)/n(n為2以上的整數)，則LDPC-CC的奇偶校驗多項式可以如下所示。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X 1(D)+(D a#1,2,1+D a#1,2,2+D a#1,2,3)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+D a#1,n-1,3)X n-1(D)+(D b#1,1+D b#1,2+1)P(D)=0...(11-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X 1(D)+(D a#2,2,1+D a#2,2,2+D a#2,2,3)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+D a#2,n-1,3)X n-1(D)+(D b#2,1+D b#2,2+1)P(D)=0...(11-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 1(D)+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X n-1(D)+(D b#3,1+D b#3,2+1)P(D)=0...(11-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+D a#k,1,3)X 1(D)+(D a#k,2,1+D a#k,2,2+D a#k,2,3)X 2(D)+…+(D a#k,n-1,1+D a#k,n-1,2+D a#k,n-1,3)X n-1(D)+(D b#k,1+D b#k,2+1)P(D)=0...(11-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+D a#3g-2,1,3)X 1(D)+(D a#3g-2,2,1+D a#3g-2,2,2+D a#3g-2,2,3)X 2(D)+…+(D a#3g-2,n-1,1+D a#3g-2,n-1,2+D a#3g-2,n-1,3)X n-1(D)+(D b#3g-2,1+D b#3g-2,2+1)P(D)=0...(11-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+D a#3g-1,1,3)X 1(D)+(D a#3g-1,2,1+D a#3g-1,2,2+D a#3g-1,2,3)X 2(D)+…+(D a#3g-1,n-1,1+D a#3g-1,n-1,2+D a#3g-1,n-1,3)X n-1(D)+(D b#3g-1,1+D b#3g-1,2+1)P(D)=0...(11-(3g-1))
(D a#3g,1,1+D a#3g,1,2+D a#3g,1,3)X 1(D)+(D a#3g,2,1+D a#3g,2,2+D a#3g,2,3)X 2(D)+…+(D a#3g,n-1,1+D a#3g,n-1,2+D a#3g,n-1,3)X n-1(D)+(D b#3g,1+D b#3g,2+1)P(D)=0...(11-3g)
此時，X1(D)、X2(D)、...Xn-1(D)係數據(資訊)X1、X2、...Xn-1的多項式表示，P(D)係奇偶校驗位元的多項式表示。在此，在式(11-1)至式(11-3g)中，設為X1(D)、X2(D)、...Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式。其中，在時變周期為3g、編碼率為(n-1)/n(n為2以上的整數) 的LDPC-CC中，以Pi表示時刻i的奇偶校驗位元，以及以Xi,1、Xi,2、...、Xi,n-1表示資訊。此時，若設為i%3g=k(k=0、1、2、...、3g-1)，則式(11-(k+1))的奇偶校驗多項式成立。例如，若設為i=2，則i%3g=2(k=2)，所以式(12)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 2,1+(D a#3,2,1+D a#3,2,2+D a#3,2,3)X 2,2+…+(D a#3,n-1,1+D a#3,n-1,2+D a#3,n-1,3)X 2,n-1+(D b#3,1+D b#3,2+1)P 2=0...(12)
此時，若滿足<條件#3>和<條件#4>，則可以生成具有更高的錯誤修正能力的代碼之可能性增加。
<條件#3>
在式(11-1)至式(11-3g)中，X1(D)、X2(D)、...Xn-1(D)的次數的組合滿足以下的條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)、(a#1,2,1%3、a#1,2,2%3、a#1,2,3%3)、...、(a#1,p,1%3、a#1,p,2%3、a#1,p,3%3)、...、(a#1,n-1,1%3、a#1,n-1,2%3、a#1,n-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)、(a#2,2,1%3、a#2,2,2%3、a#2,2,3%3)、...、(a#2,p,1%3、a#2,p,2%3、a#2,p,3%3)、...、(a#2,n-1,1%3、a#2,n-1,2%3、a#2,n-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)、(a#3,2,1%3、a#3,2,2%3、a#3,2,3%3)、...、(a#3,p,1%3、a#3,p,2%3、a#3,p,3%3)、...、(a#3,n-1,1%3、a#3,n-1,2%3、a#3,n-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，‧‧‧
而且，(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)、(a#k,2,1%3、a#k,2,2%3、a#k,2,3%3)、...、(a#k,p,1%3、a#k,p,2%3、a#k,p,3%3)、...、(a#k,n-1,1%3、a#k,n-1,2%3、a#k,n-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)(因此，k=1、2、3、...、3g)
而且，‧‧‧
而且，(a#3g-2,1,1%3、a#3g-2,1,2%3、a#3g-2,1,3%3)、 (a#3g-2,2,1%3、a#3g-2,2,2%3、a#3g-2,2,3%3)、...、(a#3g-2,p,1%3、a#3g-2,p,2%3、a#3g-2,p,3%3)、...、(a#3g-2,n-1,1%3、a#3g-2,n-1,2%3、a#3g-2,n-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3g-1,1,1%3、a#3g-1,1,2%3、a#3g-1,1,3%3)、(a#3g-1,2,1%3、a#3g-1,2,2%3、a#3g-1,2,3%3)、...、(a#3g-1,p,1%3、a#3g-1,p,2%3、a#3g-1,p,3%3)、...、(a#3g-1,n-1,1%3、a#3g-1,n-1,2%3、a#3g-1,n-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3g,1,1%3、a#3g,1,2%3、a#3g,1,3%3)、(a#3g,2,1%3、a#3g,2,2%3、a#3g,2,3%3)、...、(a#3g,p,1%3、a#3g,p,2%3、a#3g,p,3%3)、...、(a#3g,n-1,1%3、a#3g,n-1,2%3、a#3g,n-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(p=1、2、3、...、n-1)
除此之外，在式(11-1)至(11-3g)中，P(D)的次數的組合滿足以下條件。
(b#1,1%3、b#1,2%3)、(b#2,1%3、b#2,2%3)、(b#3,1%3、b#3,2%3)、...、 (b#k,1%3、b#k,2%3)、...、(b#3g-2,1%3、b#3g-2,2%3)、(b#3g-1,1%3、b#3g-1,2%3)、(b#3g,1%3、b#3g,2%3)為(1、2)、(2、1)中的任一個(k=1、2、3、...、3g)。
對於式(11-1)至式(11-3g)的<條件#3>與對於式(9-1)至式(9-3g)的<條件#2>為相同的關係。若對於式(11-1)至式(11-3g)，除了<條件#3>之外，還附加以下條件(<條件#4>)，則可以生成具有更高的錯誤修正能力的LDPC-CC之可能性增加。
<條件#4>
在式(11-1)至式(11-3g)的P(D)的次數中，滿足以下的條件。
(b#1,1%3g、b#1,2%3g)、(b#2,1%3g、b#2,2%3g)、(b#3,1%3g、b#3,2%3g)、...、(b#k,1%3g、b#k,2%3g)、...、(b#3g-2,1%3g、b#3g-2,2%3g)、(b#3g-1,1%3g、b#3g-1,2%3g)、在(b#3g,1%3g、b#3g,2%3g)的6g個次數(由於兩個次數構成一組，所以構成3g組的次數有6g個)的值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。
然而，在奇偶校驗矩陣中，若存在“1”的位置具 有規則性並且具有隨機性時，則可以獲得良好的錯誤修正能力之可能性較高。在具有式(11-1)至式(11-3g)的奇偶校驗多項式的時變周期為3g(g=2、3、4、5、...)、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC中，除了<條件#3>之外，若還附加<條件#4>的條件而生成代碼，則在奇偶校驗矩陣中，存在“1”的位置可以具有規則性並且具有隨機性，所以可以獲得良好的錯誤修正能力之可能性增加。
接著，考慮可以容易進行編碼，而且使同一時刻的奇偶校驗位元和數據位元具有關聯性的、時變周期為3g(g=2、3、4、5、...)的LDPC-CC。此時，若設編碼率為(n-1)/n(n為2以上的整數)，則LDPC-CC的奇偶校驗多項式可以如下所示。
(D a#1,1,1+D a#1,1,2+1)X 1(D)+(D a#1,2,1+D a#1,2,2+1)X 2(D)+…+(D a#1,n-1,1+D a#1,n-1,2+1)X n-1(D)+(D b#1,1+D b#1,2+1)P(D)=0...(13-1)
(D a#2,1,1+D a#2,1,2+1)X 1(D)+(D a#2,2,1+D a#2,2,2+1)X 2(D)+…+(D a#2,n-1,1+D a#2,n-1,2+1)X n-1(D)+(D b#2,1+D b#2,2+1)P(D)=0...(13-2)
(D a#3,1,1+D a#3,1,2+1)X 1(D)+(D a#3,2,1+D a#3,2,2+1)X 2(D)+…+(D a#3,n-1,1+D a#3,n-1,2+1)X n-1(D)+(D b#3,1+D b#3,2+1)P(D)=0...(13-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+1)X 1(D)+(D a#k,2,1+D a#k,2,2+1)X 2(D)+…+(D a#k,n-1,1+D a#k,n-1,2+1)X n-1(D)+(D b#k,1+D b#k,2+1)P(D)=0...(13-k)
‧
‧
‧
(D a#g-2,1,1+D a#3g-2,1,2+1)X 1(D)+(D a#3g-2,2,1+D a#3g-2,2,2+1)X 2(D)+…+(Da #3g-2,n-1,1+D a#3g-2,n-1,2+1)X n-1(D)+(D b#3g-2,1+D b#3g-2,2+1)P(D)=0...(13-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+1)X 1(D)+(D a#3g-1,2,1+D a#3g-1,2,2+1)X 2(D)+…+(D a#3g-1,n-1,1+D a#3g-1,n-1,2+1)X n-1(D)+(D b#3g-1,1+D b#3g-1,2+1)P(D)=0...(13-(3g-1))
(D a#3g,1,1+D a#3g,1,2+1)X 1(D)+(D a#3g,2,1+D a#3g,2,2+1)X 2(D)+…+(D a#3g,n-1,1+D a#3g,n-1,2+1)X n-1(D)+(D b#3g,1+D b#3g,2+1)P(D)=0...(13-3g)
此時，X1(D)、X2(D)、...Xn-1(D)係數據(資訊)X1、X2、...Xn-1的多項式表示，P(D)係奇偶校驗位元的多項式表示。另外，在式(13-1)至式(13-3g)中，設為X1(D)、X2(D)、...Xn-1(D)、P(D)中分別存在三項的奇偶校驗多項式，並且在X1(D)、X2(D)、...Xn-1(D)、P(D)中存在D0的項。(k=1、2、3、...、3g)
其中，在時變周期為3g、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC中，以Pi表示時刻i的奇偶校驗位元，以及以Xi,1、Xi,2、...、Xi,n-1表示資訊。此時，若設為i%3g=k(k=0、1、2、...、3g-1)，則式(13-(k+1))的奇偶校驗多項式成立。例如，若設為i=2，則i%3g=2(k=2)，所以式(14)成立。
(D a#3,1,1+D a#3,1,2+1)X 2,1+(Da #3,2,1+D a#3,2,2+1)X 2,2+…+(D a#3,n-1,1+D a#3,n-1,2+1)X 2,n-1+(D b#3,1+D b#3,2+1)P 2=0...(14)
此時，若滿足以下條件(<條件#5>和<條件#6>). 則可以生成具有更高的錯誤修正能力的代碼之可能性增加。
<條件#5>
在式(13-1)至式(13-3g)中，X1(D)、X2(D)、...Xn-1(D)的次數的組合滿足以下的條件。
(a#1,1,1%3、a#1,1,2%3)、(a#1,2,1%3、a#1,2,2%3)、...、(a#1,p,1%3、a#1,p,2%3)、...、(a#1,n-1,1%3、a#1,n-1,2%3)為(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且，(a#2,1,1%3、a#2,1,2%3)、(a#2,2,1%3、a#2,2,2%3)、...、(a#2,p,1%3、a#2,p,2%3)、...、(a#2,n-1,1%3、a#2,n-1,2%3)為(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3,1,1%3、a#3,1,2%3)、(a#3,2,1%3、a#3,2,2%3)、...、(a#3,p,1%3、a#3,p,2%3)、...、(a#3,n-1,1%3、a#3,n-1,2%3)為(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且，‧ ‧‧
而且，(a#k,1,1%3、a#k,1,2%3)、(a#k,2,1%3、a#k,2,2%3)、...、(a#k,p,1%3、a#k,p,2%3)、...、(a#k,n-1,1%3、a#k,n-1,2%3)為(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)(因此，k=1、2、3、...、3g)
而且，‧‧‧
而且，(a#3g-2,1,1%3、a#3g-2,1,2%3)、(a#3g-2,2,1%3、a#3g-2,2,2%3)、...、(a#3g-2,p,1%3、a#3g-2,p,2%3)、...、(a#3g-2,n-1,1%3、a#3g-2,n-1,2%3)為(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3g-1,1,1%3、a#3g-1,1,2%3)、(a#3g-1,2,1%3、a#3g-1,2,2%3)、...、(a#3g-1,p,1%3、a#3g-1,p,2%3)、...、 (a#3g-1,n-1,1%3、a#3g-1,n-1,2%3)為(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
而且，(a#3g,1,1%3、a#3g,1,2%3)、(a#3g,2,1%3、a#3g,2,2%3)、...、(a#3g,p,1%3、a#3g,p,2%3)、...、(a#3g,n-1,1%3、a#3g,n-1,2%3)為(1、2)、(2、1)中的任一個。(p=1、2、3、...、n-1)
除此之外，在式(13-1)至(13-3g)中，P(D)的次數的組合滿足以下條件。
(b#1,1%3、b#1,2%3)、(b#2,1%3、b#2,2%3)、(b#3,1%3、b#3,2%3)、...、(b#k,1%3、b#k,2%3)、...、(b#3g-2,1%3、b#3g-2,2%3)、(b#3g-1,1%3、b#3g-1,2%3)、(b#3g,1%3、b#3g,2%3)為(1、2)、(2、1)中的任一個(k=1、2、3、...、3g)。
對於式(13-1)至式(13-3g)的<條件#5>與對於式(9-1)至式(9-3g)的<條件#2>為相同的關係。若對於式(13-1)至式(13-3g)，除了<條件#5>以外，還附加以下的條件(<條件#6>)，則可以生成具有較高的錯誤修正能力的LDPC-CC之可能性增加。
<條件#6>
在式(13-1)至式(13-3g)的X1(D)的次數中，滿足以下的條件。
在(a#1,1,1%3g、a#1,1,2%3g)、(a#2,1,1%3g、a#2,1,2%3g)、...、(a#p,1,1%3g、a#p,1,2%3g)、...、(a#3g,1,1%3g、a#3g,1,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且，在式(13-1)至式(13-3g)的X2(D)的次數中，滿足以下的條件。
在(a#1,2,1%3g、a#1,2,2%3g)、(a#2,2,1%3g、a#2,2,2%3g)、...、(a#p,2,1%3g、a#p,2,2%3g)、...、(a#3g,2,1%3g、a#3g,2,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且，在式(13-1)至式(13-3g)的X3(D)的次數中，滿足以下的條件。
在(a#1,3,1%3g、a#1,3,2%3g)、(a#2,3,1%3g、a#2,3,2%3g)、...、 (a#p,3,1%3g、a#p,3,2%3g)、...、(a#3g,3,1%3g、a#3g,3,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且，‧‧‧
而且，在式(13-1)至式(13-3g)的Xk(D)的次數中，滿足以下的條件。
在(a#1,k,1%3g、a#1,k,2%3g)、(a#2,k,1%3g、a#2,k,2%3g)、...、(a#p,k,1%3g、a#p,k,2%3g)、...、(a#3g,k,1%3g、a#3g,k,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
(k=1、2、3、...、n-1)
而且，‧‧‧
而且，在式(13-1)至式(13-3g)的Xn-1(D)的次數中，滿足以下的條件。
在(a#1,n-1,1%3g、a#1,n-1,2%3g)、(a#2,n-1,1%3g、a#2,n-1,2%3g)、...、(a#p,n-1,1%3g、a#p,n-1,2%3g)、...、(a#3g,n-1,1%3g、a#3g,n-1,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且，在式(13-1)至式(13-3g)的P(D)的次數中，滿足以下的條件。
(b#1,1%3g、b#1,2%3g)、(b#2,1%3g、b#2,2%3g)、(b#3,1%3g、b#3,2%3g)、...、(b#k,1%3g、b#k,2%3g)、...、(b#3g-2,1%3g、b#3g-2,2%3g)、(b#3g-1,1%3g、b#3g-1,2%3g)、(b#3g,1%3g、b#3g,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(k=1、2、3、...、3g)
然而，在奇偶校驗矩陣中，若存在“1”的位置具 有規則性並且具有隨機性時，則可以獲得良好的錯誤修正能力之可能性較高。在具有式(13-1)至式(13-3g)的奇偶校驗多項式的時變周期為3g(g=2、3、4、5、...)、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC中，除了<條件#5>之外，若還附加<條件#6>的條件而生成代碼，則在奇偶校驗矩陣中，存在“1”的位置可以具有規則性並且具有隨機性，所以可以獲得良好的錯誤修正能力之可能性增加。
另外，即使使用<條件#6’>代替<條件#6>，也就是除了<條件#5>以外，附加<條件#6’>而生成代碼，可以生成具有更高的錯誤修正能力的LDPC-CC之可能性也增加。
<條件#6’>
在式(13-1)至式(13-3g)的X1(D)的次數中，滿足以下的條件。
在(a#1,1,1%3g、a#1,1,2%3g)、(a#2,1,1%3g、a#2,1,2%3g)、...、(a#p,1,1%3g、a#p,1,2%3g)、...、(a#3g,1,1%3g、a#3g,1,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者，在式(13-1)至式(13-3g)的X2(D)的次數中，滿足以下的條件。
在(a#1,2,1%3g、a#1,2,2%3g)、 (a#2,2,1%3g、a#2,2,2%3g)、...、(a#p,2,1%3g、a#p,2,2%3g)、...、(a#3g,2,1%3g、a#3g,2,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者，在式(13-1)至式(13-3g)的X3(D)的次數中，滿足以下的條件。
在(a#1,3,1%3g、a#1,3,2%3g)、(a#2,3,1%3g、a#2,3,2%3g)、...、(a#p,3,1%3g、a#p,3,2%3g)、...、(a#3g,3,1%3g、a#3g,3,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者，‧‧‧
或者，在式(13-1)至式(13-3g)的Xk(D)的次數中，滿足以下的條件。
在(a#1,k,1%3g、a#1,k,2%3g)、 (a#2,k,1%3g、a#2,k,2%3g)、...、(a#p,k,1%3g、a#p,k,2%3g)、...、(a#3g,k,1%3g、a#3g,k,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
(k=1、2、3、...、n-1)
或者，‧‧‧
或者，在式(13-1)至式(13-3g)的Xn-1(D)的次數中，滿足以下的條件。
在(a#1,n-1,1%3g、a#1,n-1,2%3g)、(a#2,n-1,1%3g、a#2,n-1,2%3g)、...、(a#p,n-1,1%3g、a#p,n-1,2%3g)、...、(a#3g,n-1,1%3g、a#3g,n-1,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者，在式(13-1)至式(13-3g)的P(D)的次數中，滿足以下的條件。
在(b#1,1%3g、b#1,2%3g)、(b#2,1%3g、b#2,2%3g)、(b#3,1%3g、b#3,2%3g)、...、(b#k,1%3g、b#k,2%3g)、...、(b#3g-2,1%3g、b#3g-2,2%3g)、(b#3g-1,1%3g、b#3g-1,2%3g)、(b#3g,1%3g、b#3g,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(k=1、2、3、...、3g)
以上，說明了時變周期為3g、編碼率為(n-1)/n(n為2以上的整數)的LDPC-CC。以下，說明時變周期為3g、編碼率為1/2(n=2)的LDPC-CC的奇偶校驗多項式的次數之條件。
作為時變周期為3g(g=1、2、3、4、...)、編碼率為1/2(n=2)的LDPC-CC的奇偶校驗多項式，考慮式(15-1)至式(15-3g)。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X(D)+(D b#1,1+D b#1,2+D b#1,3)P(D)=0...(15-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X(D)+(D b#2,1+D b#2,2+D b#2,3)P(D)=0...(15-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X(D)+(D b#3,1+D b#3,2+D b#3,3)P(D)=0...(15-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+D a#k,1,3)X(D)+(D b#k,1+D b#k,2+D b#k,3)P(D)=0...(15-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+D a#3g-2,1,3)X(D)+(D b#3g-2,1+D b#3g-2,2+D b#3g-2,3)P(D)=0...(15-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+D a#3g-1,1,3)X(D)+(D b#3g-1,1+D b#3g-1,2+D b#3g-1,3)P(D)=0...(15-(3g-1))
(D a#3g,1,1+D a#3g,1,2+D a#3g,1,3)X(D)+(D b#3g,1+D b#3g,2+D b#3g,3)P(D)=0...(15-3g)
此時，X(D)係數據(資訊)X的多項式表示，P(D)係奇偶校驗位元的多項式表示。在此，在式(15-1)至(15-3g)中，設為X(D)和P(D)中分別存在三項的奇偶校驗多項式。
與時變周期為3的LDPC-CC和時變周期為6的LDPC-CC同樣的考慮，在式(15-1)至式(15-3g)的奇偶校驗多項式表示的時變周期為3g、編碼率為1/2(n=2)的LDPC-CC中，若滿足以下的條件(<條件#2-1>)，則可以獲得更高的錯誤修正能力之可能性增加。
其中，在時變周期為3g、編碼率為1/2(n=2)的LDPC-CC中，以Pi表示時刻i的奇偶校驗位元，以及以Xi,1表示資訊。此時，若設為i%3g=k(k=0、1、2、...、3g-1)，則式(15-(k+1))的奇偶校驗多項式成立。例如，若設為i=2，則i%3g=2(k=2)，所以式(16)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 2,1+(D b#3,1+D b#3,2+D b#3,3)P 2=0...(16)
另外，在式(15-1)至式(15-3g)中，設a#k,1,1、a#k,1,2、a#k,1,3為整數(其中，a#k,1,1≠a#k,1,2≠a#k,1,3)(k=1、2、3、...、3g)。另外，設b#k,1、b#k,2、b#k,3為整數(其中，b#k,1≠b#k,2≠b#k,3)。將式(15-k)的奇偶校驗多項式(k=1、2、3、...、3g)稱為“校 驗式#k”，並設基於式(15-k)的奇偶校驗多項式的子矩陣為第k子矩陣Hk。另外，考慮基於第一子矩陣H1、第二子矩陣H2、第三子矩陣H3、...、第三g子矩陣H3g生成的時變周期為3g的LDPC-CC。
<條件#2-1>
在式(15-1)至(15-3g)中，X(D)和P(D)的次數的組合滿足以下條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)、(b#1,1%3、b#1,2%3、b#1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)、(b#2,1%3、b#2,2%3、b#2,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，(a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)、(b#3,1%3、b#3,2%3、b#3,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，‧‧ ‧
而且，(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)、(b#k,1%3、b#k,2%3、b#k,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(因此，k=1、2、3、...、3g)
而且，‧‧‧
而且，(a#3g-2,1,1%3、a#3g-2,1,2%3、a#3g-2,1,3%3)、(b#3g-2,1%3、b#3g-2,2%3、b#3g-2,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，(a#3g-1,1,1%3、a#3g-1,1,2%3、a#3g-1,1,3%3)、(b#3g-1,1%3、b#3g-1,2%3、b#3g-1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，(a#3g,1,1%3、a#3g,1,2%3、a#3g,1,3%3)、(b#3g,1%3、b#3g,2%3、b#3g,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、 1)、(2、1、0)中的任一個。
但是，若考慮容易進行編碼之點，則在式(15-1)至式(15-3g)中，(b#k,1%3、b#k,2%3、b#k,3%3)的三个中存在一个“0”即可_(其中，k=1、2、...3g)。這是因為，此時具有以下特徵，若存在D0=1，而且b#k,1、b#k,2、b#k,3為0以上的整數，則可以依次求得奇偶校驗位元P。
另外，為了使同一時刻的奇偶校驗位元和數據位元具有關聯性，容易進行具有較高的錯誤修正能力的代碼之搜索，在(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)中存在一個“0”即可(其中，k=1、2、...3g)。
接著，考慮有關考慮了容易進行編碼的時變周期為3g(g=2、3、4、5、...)的LDPC-CC。此時，若將編碼率設為1/2(n=2)，則LDPC-CC的奇偶校驗多項式可以如下所示。
(D a#1,1,1+D a#1,1,2+D a#1,1,3)X(D)+(D b#1,1+D b#1,2+1)P(D)=0...(17-1)
(D a#2,1,1+D a#2,1,2+D a#2,1,3)X(D)+(D b#2,1+D b#2,2+1)P(D)=0...(17-2)
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X(D)+(D b#3,1+D b#3,2+1)P(D)=0...(17-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+D a#k,1,3)X(D)+(D b#k,1+D b#k,2+1)P(D)=0...(17-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+D a#3g-2,1,3)X(D)+(D b#3g-2,1+D b#3g-2,2+1)P(D)=0...(17-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+D a#3g-1,1,3)X(D)+(D b#3g-1,1+D b#3g-1,2+1)P(D)=0...(17-(3g-1))
(D a#3g,1,1+D a#3g,1,2+D a#3g,1,3)X(D)+(D b#3g,1+D b#3g,2+1)P(D)=0...(17-3g)
此時，X(D)係數據(資訊)X的多項式表示，P(D)係奇偶校驗位元的多項式表示。在此，在式(17-1)至(17-3g)中，設為X和P(D)中分別存在三項的奇偶校驗多項式。其中，在時變周期為3g、編碼率為1/2(n=2)的LDPC-CC中，以Pi表示時刻i的奇偶校驗位元，以及以Xi,1表示資訊。此時，若設為i%3g=k(k=0、1、2、...、3g-1)，則式(17-(k+1))的奇偶校驗多項式成立。例如，若設為i=2，則i%3g=2(k=2)，所以式(18)成立。
(D a#3,1,1+D a#3,1,2+D a#3,1,3)X 2,1+(D b#3,1+D b#3,2+1)P 2=0...(18)
此時，若滿足<條件#3-1>和<條件#4-1>，則可以生成具有更高的錯誤修正能力的代碼之可能性增加。
<條件#3-1>
在式(17-1)至(17-3g)中，X(D)的次數的組合滿足以下條件。
(a#1,1,1%3、a#1,1,2%3、a#1,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，(a#2,1,1%3、a#2,1,2%3、a#2,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且， (a#3,1,1%3、a#3,1,2%3、a#3,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，‧‧‧
而且，(a#k,1,1%3、a#k,1,2%3、a#k,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。(因此，k=1、2、3、...、3g)
而且，‧‧‧
而且，(a#3g-2,1,1%3、a#3g-2,1,2%3、a#3g-2,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，(a#3g-1,1,1%3、a#3g-1,1,2%3、a#3g-1,1,3%3)為(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
而且，(a#3g,1,1%3、a#3g,1,2%3、a#3g,1,3%3)為(0、1、2)、(0、2、 1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一個。
除此之外，在式(17-1)至(17-3g)中，P(D)的次數的組合滿足以下條件。
(b#1,1%3、b#1,2%3)、(b#2,1%3、b#2,2%3)、(b#3,1%3、b#3,2%3)、...、(b#k,1%3、b#k,2%3)、...、(b#3g-2,1%3、b#3g-2,2%3)、(b#3g-1,1%3、b#3g-1,2%3)、(b#3g,1%3、b#3g,2%3)為(1、2)、(2、1)中的任一個(k=1、2、3、...、3g)。
對於式(17-1)至式(17-3g)的<條件#3-1>與對於式(15-1)至式(15-3g)的<條件#2-1>為相同的關係。若對於式(17-1)至式(17-3g)，除了<條件#3-1>之外，還附加以下條件(<條件#4-1>)，則可以生成具有更高的錯誤修正能力的LDPC-CC之可能性增加。
<條件#4-1>
在式(17-1)至式(17-3g)的P(D)的次數中，滿足以下的條件。
在(b#1,1%3g、b#1,2%3g)、(b#2,1%3g、b#2,2%3g)、(b#3,1%3g、b#3,2%3g)、...、(b#k,1%3g、b#k,2%3g)、...、 (b#3g-2,1%3g、b#3g-2,2%3g)、(b#3g-1,1%3g、b#3g-1,2%3g)、(b#3g,1%3g、b#3g,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。
然而，在奇偶校驗矩陣中，若存在“1”的位置具有規則性並且具有隨機性時，則可以獲得良好的錯誤修正能力之可能性較高。在具有式(17-1)至式(17-3g)的奇偶校驗多項式的時變周期為3g(g=2、3、4、5、...)、編碼率為1/2(n=2)的LDPC-CC中，除了<條件#3-1>之外，若還附加<條件#4-1>的條件而生成代碼，則在奇偶校驗矩陣中，存在“1”的位置可以具有規則性並且具有隨機性，所以可以獲得良好的錯誤修正能力之可能性增加。
接著，考慮可以容易進行編碼，而且使同一時刻的奇偶校驗位元和數據位元具有關聯性的、時變周期為3g(g=2、3、4、5、...)的LDPC-CC。此時，若將編碼率設為1/2(n=2)，則LDPC-CC的奇偶校驗多項式可以如下所示。
(D a#1,1,1+D a#1,1,2+1)X(D)+(D b#1,1+D b#1,2+1)P(D)=0...(19-1)
(D a#2,1,1+D a#2,1,2+1)X(D)+(D b#2,1+D b#2,2+1)P(D)=0...(19-2)
(D a#3,1,1+D a#3,1,2+1)X(D)+(D b#3,1+D b#3,2+1)P(D)=0...(19-3)
‧
‧
‧
(D a#k,1,1+D a#k,1,2+1)X(D)+(D b#k,1+D b#k,2+1)P(D)=0...(19-k)
‧
‧
‧
(D a#3g-2,1,1+D a#3g-2,1,2+1)X(D)+(D b#3g-2,1+D b#3g-2,2+1)P(D)=0...(19-(3g-2))
(D a#3g-1,1,1+D a#3g-1,1,2+1)X(D)+(D b#3g-1,1+D b#3g-1,2+1)P(D)=0...(19-(3g-1))
(D a#3g,1,1+D a#3g,1,2+1)X(D)+(D b#3g,1+D b#3g,2+1)P(D)=0...(19-3g)
此時，X(D)係數據(資訊)X的多項式表示，P(D)係奇偶校驗位元的多項式表示。另外，在式(19-1)至(19-3g)中，設為X(D)和P(D)中分別存在三項的奇偶校驗多項式，設為X(D)和P(D)中存在D0的項。(k=1、2、3、...、3g)
其中，在時變周期為3g、編碼率為1/2(n=2)的LDPC-CC中，以Pi表示時刻i的奇偶校驗位元，以及以Xi,1表示資訊。此時，若設為i%3g=k(k=0、1、2、...、3g-1)，則式(19-(k+1))的奇偶校驗多項式成立。例如，若設為i=2，則i%3g=2(k=2)，所以式(20)成立。
(D a#3,1,1+D a#3,1,2+1)X 2,1+(D b#3,1+D b#3,2+1)P 2=0...(20)
此時，若滿足以下的條件(<條件#5-1>和<條件#6-1>)，則可以生成具有更高的錯誤修正能力的代碼之可能性增加。
<條件#5-1>
在式(19-1)至(19-3g)中，X(D)的次數的組合滿足以下條件。
(a#1,1,1%3、a#1,1,2%3)為(1、2)、(2、1)中的任一個。
而且，(a#2,1,1%3、a#2,1,2%3)為(1、2)、(2、1)中的任一個。
而且，(a#3,1,1%3、a#3,1,2%3)為(1、2)、(2、1)中的任一個。
而且，‧‧‧
而且，(a#k,1,1%3、a#k,1,2%3)為(1、2)、(2、1)中的任一個。(因此，k=1、2、3、...、3g)
而且，‧‧‧
而且，(a#3g-2,1,1%3、a#3g-2,1,2%3)為(1、2)、(2、1)中的任一個。
而且，(a#3g-1,1,1%3、a#3g-1,1,2%3)為(1、2)、(2、1)中的任一個。
而且，(a#3g,1,1%3、a#3g,1,2%3)為(1、2)、(2、1)中的任一個。
除此之外，在式(19-1)至(19-3g)中，P(D)的次數的組合滿足以下條件。
(b#1,1%3、b#1,2%3)、(b#2,1%3、b#2,2%3)、 (b#3,1%3、b#3,2%3)、...、(b#k,1%3、b#k,2%3)、...、(b#3g-2,1%3、b#3g-2,2%3)、(b#3g-1,1%3、b#3g-1,2%3)、(b#3g,1%3、b#3g,2%3)為(1、2)、(2、1)中的任一個(k=1、2、3、...、3g)。
對於式(19-1)至式(19-3g)的<條件#5-1>與對於式(15-1)至式(15-3g)的<條件#2-1>為相同的關係。若對於式(19-1)至式(19-3g)，除了<條件#5-1>之外，還附加以下條件(<條件#6-1>)，則可以生成具有更高的錯誤修正能力的LDPC-CC之可能性增加。
<條件#6-1>
在式(19-1)至式(19-3g)的X(D)的次數中，滿足以下的條件。
在(a#1,1,1%3g、a#1,1,2%3g)、(a#2,1,1%3g、a#2,1,2%3g)、...、(a#p,1,1%3g、a#p,1,2%3g)、...、(a#3g,1,1%3g、a#3g,1,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
而且，在式(19-1)至式(19-3g)的P(D)的次數中，滿足以下的條件。
在(b#1,1%3g、b#1,2%3g)、(b#2,1%3g、b#2,2%3g)、(b#3,1%3g、b#3,2%3g)、...、(b#k,1%3g、b#k,2%3g)、...、(b#3g-2,1%3g、b#3g-2,2%3g)、(b#3g-1,1%3g、b#3g-1,2%3g)、(b#3g,1%3g、b#3g,2%3g)的6g(3g×2)個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(k=1、2、3、...、3g)
然而，在奇偶校驗矩陣中，若存在“1”的位置具有規則性並且具有隨機性時，則可以獲得良好的錯誤修正能力之可能性較高。在具有式(19-1)至式(19-3g)的奇偶校驗多項式的時變周期為3g(g=2、3、4、5、...)、編碼率為1/2的LDPC-CC中，除了<條件#5-1>之外，若還附加<條件#6-1>的條件而生成代碼，則在奇偶校驗矩陣中，存在“1”的位置可以具有規則性並且具有隨機性，所以可以獲得良好的錯誤修正能力之可能性增加。
另外，即使使用<條件#6’-1>代替<條件#6-1>，也就是除了<條件#5-1>以外，還附加<條件#6’-1>而生成代碼，可以生成具有更高的錯誤修正能力的LDPC-CC之可能性也增加。
<條件#6’-1>
在式(19-1)至式(19-3g)的X(D)的次數中，滿足以 下的條件。
在(a#1,1,1%3g、a#1,1,2%3g)、(a#2,1,1%3g、a#2,1,2%3g)、...、(a#p,1,1%3g、a#p,1,2%3g)、...、(a#3g,1,1%3g、a#3g,1,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(p=1、2、3、...、3g)
或者，在式(19-1)至式(19-3g)的P(D)的次數中，滿足以下的條件。
在(b#1,1%3g、b#1,2%3g)、(b#2,1%3g、b#2,2%3g)、(b#3,1%3g、b#3,2%3g)、...、(b#k,1%3g、b#k,2%3g)、...、(b#3g-2,1%3g、b#3g-2,2%3g)、(b#3g-1,1%3g、b#3g-1,2%3g)、(b#3g,1%3g、b#3g,2%3g)的6g個值中，存在從0至3g-1為止的整數(0、1、2、3、4、...、3g-2、3g-1)中的、3的倍數(即0、3、6、...、3g-3)以外的值的所有的值。(k=1、2、3、...、3g)
作為一例，表4列舉具有良好的錯誤修正能力的編碼率為1/2、時變周期為6的LDPC-CC。
表4
以上，說明了特性良好的時變周期為g的LDPC-CC。另外，透過LDPC-CC將生成矩陣G與資訊向量n相乘，可以獲得編碼數據(碼字)。也就是說，將編碼數據(碼字)c可表示為c=n×G。在此，生成矩陣G係與預先設計的奇偶校驗矩陣H對應而求出的。具體而言，生成矩陣G係滿足 G×HT=0的矩陣。
例如，考慮以編碼率1/2、生成多項式G=[1 G1(D)/G0(D)]的迴旋碼為例。此時，G1表示前饋(feedforward)多項式，G0表示反饋多項式。若設資訊序列(數據)的多項式表示(polynomial representation)為X(D)、奇偶序列的多項式表示為P(D)，則奇偶校驗多項式如下式(21)所示。
G 1(D)X(D)+G 0(D)P(D)=0...(21)
其中，D係延遲運算子。
在第5圖中，記載與(7,5)的迴旋碼有關的資訊。可以將(7,5)迴旋碼的生成矩陣表示為G=[1(D2+1)/(D2+D+1)]。因此，奇偶校驗多項式為下式(22)。
(D 2+1)X(D)+(D 2+D+1)P(D)=0...(22)
在此，將時刻i的數據表示為Xi，將奇偶校驗位元表示為Pi，並將發送序列表示為Wi=(Xi,Pi)。另外，將發送向量表示為w=(X1,P1,X2,P2,...,Xi,Pi...)T。於是，根據式(22)，可以如第5圖表示奇偶校驗矩陣H。此時，下式(23)的關係式成立。
Hw=0...(23)
因此，在解碼側，可以使用奇偶校驗矩陣H，進行利用了如非專利文獻5至非專利文獻7所示的BP(Belief Propagation)(可靠度傳遞)解碼、近似於BP解碼的min-sum(最小和)解碼、offset BP解碼、Normalized BP解碼、shuffled BP解碼等可靠度傳遞的解碼。
(基於迴旋碼的時不變/時變LDPC-CC(編碼率為 (n-1)/n)(n：自然數))
以下，敘述基於迴旋碼的時不變/時變LDPC-CC之概要。
將編碼率為R=(n-1)/n的資訊X1、X2、...、Xn-1的多項式表示設為X1(D)、X2(D)、...、Xn-1(D)，並且將奇偶校驗位元P的多項式表示設為P(D)，考慮如式(24)所示的奇偶校驗多項式。
在式(24)中，此時，ap,p(p=1,2,...,n-1；q=1,2,...,rp)例如為自然數，並滿足ap,1≠ap,2≠...≠ap,rp。另外，bq(q=1,2,...,s)為自然數，並滿足b1≠b2≠...≠bs。此時，將以基於式(24)的奇偶校驗多項式的奇偶校驗矩陣定義之代碼在此稱為時不變LDPC-CC。
準備m個基於式(24)的、不同的奇偶校驗多項式(m為2以上的整數)。如下表示該奇偶校驗多項式。
A X1,i (D)X 1(D)+A X2,i (D)X 2(D)+…+A Xn-1,i (D)X n-1(D)+B i (D)P(D)=0...(25)
其中，i=0,1,...,m-1。
另外，將時刻j的資訊X1、X2、...、Xn-1表示為X1,j、X2,j、...、Xn-1,j，將時刻j的奇偶校驗位元P表示為Pj，並設uj=(X1,j,X2,j,...,Xn-1,j,Pj)T。此時，時刻j的資訊X1,j、X2,j、...、Xn-1,j及奇偶校驗位元Pj滿足式(26)的奇偶校驗多項式。
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)+…+A Xn-1,k (D)X n-1(D)+B k (D)P(D)=0(k=j mod m)...(26)
在此，“j mod m”係將j除以m所得的餘數。
將以基於式(26)的奇偶校驗多項式的奇偶校驗矩陣定義之代碼在此稱為時變LDPC-CC。此時，以式(24)的奇偶校驗多項式定義之時不變LDPC-CC、以及以式(26)的奇偶校驗式定義之時變LDPC-CC具有以下特徵，即可以藉由暫存器和互斥或運算依次且簡單的求得奇偶校驗位元。
例如，第6圖表示編碼率為2/3且基於式(24)至式(26)的時變周期為2的LDPC-CC的奇偶校驗矩陣H之結構。將基於式(26)的時變周期為2的兩個不同的校驗多項式取名為“校驗式#1”和“校驗式#2”。在第6圖中，(Ha,111)係相當於“校驗式#1”的部分，(Hc,111)係相當於“校驗式#2”的部分。以下，將(Ha,111)和(Hc,111)定義為子矩陣。
如此，可以透過表示“校驗式#1”的奇偶校驗多項式的第一子矩陣、以及表示“校驗式#2”的奇偶校驗多項式的第二子矩陣，定義本申請的時變周期為2的LDPC-CC的奇偶校驗矩陣H。具體而言，在奇偶校驗矩陣H中，使第一子矩陣和第二子矩陣在行方向上交替的配置。另外，在編碼率為2/3時，如第6圖所示，成為下述結構，即在第i行和第i+1行之間子矩陣向右移位了三列。
另外，在時變周期為2的時變LDPC-CC時，第i行的子矩陣與第i+1行的子矩陣為不同的子矩陣。也就是說， 子矩陣(Ha,111)和(Hc,111)中的任一方為第一子矩陣，另一方為第二子矩陣。若將發送向量u設為u=(X1,0、X2,0、P0、X1,1、X2,1、P1、...、X1,k、X2,k、Pk、...)T，則Hu=0成立(參照式(23))。
接著，在編碼率為2/3時，考慮時變周期為m的LDPC-CC。如同時變周期為2的情況，準備m個以式(24)表示的奇偶校驗多項式。另外，準備以式(24)表示的“校驗式#1”。與此相同，基於以式(24)表示的“校驗式#2”，準備“校驗式#m”。將時刻mi+1的數據X和奇偶校驗位元P分別表示為Xmi+1、Pmi+1，將時刻mi+2的數據X和奇偶校驗位元P分別表示為Xmi+2、Pmi+2，...、將時刻mi+m的數據X和奇偶校驗位元P分別表示為Xmi+m、Pmi+m(i：整數)。
此時，考慮使用“校驗式#1”求出時刻mi+1的奇偶校驗位元Pmi+1，使用“校驗式#2”求出時刻mi+2的奇偶校驗位元Pmi+2，...，使用“校驗式#m”求出時刻mi+m的奇偶校驗位元Pmi+m的LDPC-CC。這樣的LDPC-CC碼具有下述優點：
‧可以簡單構成編碼器，而且可以依次求出奇偶校驗位元。
‧預計可以削減終止位元、提高終止時的穿孔時的接收品質。
第7圖表示上述的編碼率為2/3、時變周期為m之LDPC-CC的奇偶校驗矩陣的結構。在第7圖中，(H1,111)係相當於“校驗式#1”的部分，(H2,111)係相當於“校驗式#2”的部分，...，(Hm,111)係相當於“校驗式#m”的部分。以下，將 (H1,111)定義為第一子矩陣，將(H2,111)定義為第二子矩陣，...，將(Hm,111)定義為第m子矩陣。
如此，可以藉由表示“校驗式#1”的奇偶校驗多項式的第一子矩陣、表示“校驗式#2”的奇偶校驗多項式的第二子矩陣、...、以及表示“校驗式#m”的奇偶校驗多項式的第m子矩陣，定義本申請的時變周期為m之LDPC-CC的奇偶校驗矩陣H。具體而言，在奇偶校驗矩陣H中，使從第一子矩陣至第m子矩陣為止在行方向上周期性的配置(參照第7圖)。另外，在編碼率為2/3時，成為下述結構，即在第i行和第i+1行之間子矩陣向右移位了兩列(參照第7圖)。
若將發送向量u設為u=(X1,0、X2,0、P0、X1,1、X2,1、P1、...、X1,k、X2,k、Pk、...．)T，則Hu=0成立(參照式(23))。
在上述說明中，作為基於編碼率為(n-1)/n的迴旋碼之時不變/時變LDPC-CC的一個例子，以編碼率2/3的情況為例進行了說明，但透過同樣的考慮，可以生成基於編碼率為(n-1)/n的迴旋碼之時不變/時變LDPC-CC的奇偶校驗矩陣。
也就是說，在編碼率為2/3時，在第7圖中，(H1,111)係相當於“校驗式#1”的部分(第一子矩陣)，(H2,111)係相當於“校驗式#2”的部分(第二子矩陣)，...，(Hm,111)係相當於“校驗式#m”的部分(第m子矩陣)，相對於此，在編碼率為(n-1)/n時，如第8圖所示。也就是說，以(H1,11...1)表示相當於“校驗式#1”的部分(第一子矩陣)，並以(Hk,11...1)表示相當於“校驗式#k”(k=2、3、...、m)的部分(第k子矩陣)。此 時，在第k子矩陣中，去除Hk的部分之“1”的個數為n個。另外，在奇偶校驗矩陣H中，成為下述結構，即在第i行和第i+1行之間子矩陣向右移位了n列(參照第8圖)。
若將發送向量u設為u=(X1,0、X2,0、...、Xn-1,0、P0、X1,1、X2,1、...、Xn-1,1、P1、...、X1,k、X2,k、...、Xn-1,k、Pk、...．)T，Hu=0成立(參照式(23))。
另外，作為一例，第9圖表示編碼率為R=1/2時的LDPC-CC編碼器的結構例。如第9圖所示，LDPC-CC編碼器100主要包括：數據運算單元110、奇偶校驗運算單元120、權重控制單元130、以及mod2加法(互斥或運算)器140。
數據運算單元110具有移位暫存器111-1至111-M、以及權重乘法器112-0至112-M。
奇偶校驗運算單元120具有移位暫存器121-1至121-M、以及權重乘法器122-0至122-M。
移位暫存器111-1至111-M和移位暫存器121-1至121-M分別為保持v1,t-i，v2,t-i(i=0,...,M)的暫存器，在下一個輸入被輸入的定時，將所保持的數值輸出到右邊相鄰的移位暫存器，並新保持從左邊相鄰的移位暫存器輸出的數值。另外，移位暫存器的初始狀態都為“0”。
權重乘法器112-0至112-M和權重乘法器122-0至122-M根據從權重控制單元130輸出的控制信號，將h1 (m)，h2 (m)的數值切換為0/1。
權重控制單元130基於內部所保持的奇偶校驗矩陣，輸出該定時的h1 (m)，h2 (m)的數值，並將其提供給權重乘 法器112-0至112-M和權重乘法器122-0至122-M。
mod2加法器140將權重乘法器112-0至112-M和權重乘法器122-0至122-M的輸出與mod2的計算結果的全部相加，以計算pi。
透過採用這樣的結構，LDPC-CC編碼器100可以進行基於奇偶校驗矩陣的LDPC-CC編碼。
另外，在權重控制單元130所保持的奇偶校驗矩陣的各行的排列每行不同時，LDPC-CC編碼器100為時變(time varying)迴旋編碼器。另外，在編碼率為(q-1)/q的LDPC-CC時，採用設置(q-1)個數據運算單元110，mod2加法器140對各個權重乘法器的輸出進行mod2加法運算(互斥或運算)的結構即可。
(第二實施例)
接著，在本實施方式中，說明在編碼器/解碼器中，能夠以較低的運算規模對應於多個編碼率的LDPC-CC的搜索方法。根據以下說明的方法，透過使用搜索出的LDPC-CC，在解碼器中，可以實現較高的數據接收品質。
本實施例中的LDPC-CC的搜索方法，例如，基於如上所述的特性良好的LDPC-CC中的、編碼率為1/2的LDPC-CC，依次搜索編碼率為2/3，3/4，4/5，...，(q-1)/q的LDPC-CC。由此，在編碼和解碼處理中，透過準備編碼率最高的(q-1)/q時的編碼器和解碼器，可以進行小於編碼率最高的(q-1)/q的編碼率為(s-1)/s(s=2、3、...、q-1)的編碼和解碼。
另外，以下，作為一例，使用時變周期為3的LDPC-CC進行說明。如上所述，時變周期為3的LDPC-CC具有非常良好的錯誤修正能力。
(LDPC-CC的搜索方法)
(1)編碼率為1/2
首先，作為基礎的LDPC-CC，選擇編碼率為1/2的LDPC-CC。作為基礎的編碼率為1/2的LDPC-CC，選擇如上所述的特性良好的LDPC-CC。
以下，說明作為基礎的編碼率為1/2的LDPC-CC的奇偶校驗多項式，選擇式(27-1)至式(27-3)所示的奇偶校驗多項式之情況。(在式(27-1)至式(27-3)的例子中，與上述(具有良好特性的LDPC-CC)相同的形式表示，所以能夠以三個奇偶校驗多項式定義時變周期為3的LDPC-CC。)
(D 373+D 56+1)X 1(D)+(D 406+D 218+1)P(D)=0...(27-1)
(D 457+D 197+1)X 1(D)+(D 491+D 22+1)P(D)=0...(27-2)
(D 485+D 70+1)X 1(D)+(D 236+D 181+1)P(D)=0...(27-3)
如表3所記載，式(27-1)至式(27-3)係特性良好的時變周期為3、編碼率為1/2的LDPC-CC的奇偶校驗多項式之一例。另外，如上述(具有良好特性的LDPC-CC)中所說明，將時刻j的資訊X1表示為X1,j，將時刻j的奇偶校驗位元P表示為Pj，並設uj=(X1,j,Pj)T。此時，時刻j的資訊X1,j和奇偶校驗位元Pj：“在j mod 3=0時，滿足式(27-1)的奇偶校驗多項式”，“在j mod 3=1時，滿足式(27-2)的奇偶校驗多項式”， “在j mod 3=2時，滿足式(27-3)的奇偶校驗多項式”。
此時，奇偶校驗多項式和奇偶校驗矩陣之關係與上述(具有良好特性的LDPC-CC)中說明的情況相同。
(2)編碼率為2/3
接著，基於特性良好的編碼率為1/2的奇偶校驗多項式，生成編碼率為2/3的LDPC-CC的奇偶校驗多項式。具體而言，採用編碼率為2/3的LDPC-CC的奇偶校驗多項式包含作為基礎的編碼率為1/2的奇偶校驗多項式的結構。
可以如式(28-1)至式(28-3)表示在基礎的編碼率為1/2的LDPC-CC中使用式(27-1)至式(27-3)時的、編碼率為2/3的LDPC-CC的奇偶校驗多項式。
(D 373+D 56+1)X 1(D)+(D α1+D β1+1)X 2(D)+(D 406+D 218+1)P(D)=0...(28-1)
(D 457+D 197+1)X 1(D)+(D α2+D β2+1)X 2(D)+(D 491+D 22+1)P(D)=0...(28-2)
(D 485+D 70+1)X 1(D)+(D α3+D β3+1)X 2(D)+(D 236+D 181+1)P(D)=0...(28-3)
式(28-1)至式(28-3)所示的奇偶校驗多項式採用對式(27-1)至式(27-3)分別追加了X2(D)之項的結構。使用式(28-1)至式(28-3)的編碼率為2/3的LDPC-CC的奇偶校驗多項式係後述的編碼率為3/4的奇偶校驗多項式的基礎。
另外，在式(28-1)至式(28-3)中，若設定為X2(D)的各次數、(α1,β1)、(α2,β2)、(α3,β3)滿足上述條件(<條件#1>至<條件#6>等)，則在編碼率為2/3時，也可以獲得特性良好的LDPC-CC。
另外，如上述(具有良好特性的LDPC-CC)中所說明，將時刻j的資訊X1、X2表示為X1,j、X2,j，將時刻j的奇偶 校驗位元P表示為Pj，並設uj=(X1,j,X2,j,Pj)T。此時，時刻j的資訊X1,j、X2,j和奇偶校驗位元Pj：“在j mod 3=0時，滿足式(28-1)的奇偶校驗多項式”，“在j mod 3=1時，滿足式(28-2)的奇偶校驗多項式”，“在j mod 3=2時，滿足式(28-3)的奇偶校驗多項式”。
此時，奇偶校驗多項式和奇偶校驗矩陣之關係與上述(具有良好特性的LDPC-CC)中說明的情況相同。
(3)編碼率為3/4
接著，基於上述的編碼率為2/3的奇偶校驗多項式，生成編碼率為3/4的LDPC-CC的奇偶校驗多項式。具體而言，採用編碼率為3/4的LDPC-CC的奇偶校驗多項式包含作為基礎的編碼率為2/3的奇偶校驗多項式的結構。
可以如式(29-1)至式(29-3)表示在基礎的編碼率為2/3的LDPC-CC中使用式(28-1)至式(28-3)時的、編碼率為3/4的LDPC-CC的奇偶校驗多項式。
(D 373+D 56+1)X 1(D)+(D α1+D β1+1)X 2(D)+(D γ1+D δ1+1)X 3(D)+(D 406+D 218+1)P(D)=0...(29-1)
(D 457+D 197+1)X 1(D)+(D α2+D β2+1)X 2(D)+(D γ2+D δ2+1)X 3(D)+(D 491+D 22+1)P(D)=0...(29-2)
(D 485+D 70+1)X 1(D)+(D α3+D β3+1)X 2(D)+(D γ3+D δ3+1)X 3(D)+(D 236+D 181+1)P(D)=0...(29-3)
式(29-1)至式(29-3)所示的奇偶校驗多項式採用對式(28-1)至式(28-3)分別追加了X3(D)之項的結構。另外，在式(29-1)至式(29-3)中，若設定為X3(D)的各次數、(γ1,δ1)、 (γ2,δ2)、(γ3,δ3)滿足特性良好的LDPC-CC的次數之條件(<條件#1>至<條件#6>等)，則在編碼率為3/4時，也可以獲得特性良好的LDPC-CC。
另外，如上述(具有良好特性的LDPC-CC)中所說明，將時刻j的資訊X1、X2、X3表示為X1,j、X2,j、X3,j，將時刻j的奇偶校驗位元P表示為Pj，並設uj=(X1,j,X2,j,X3,j,Pj)T。此時，時刻j的資訊X1,j、X2,j、X3,j和奇偶校驗位元Pj：“在j mod 3=0時，滿足式(29-1)的奇偶校驗多項式”，“在j mod 3=1時，滿足式(29-2)的奇偶校驗多項式”，“在j mod 3=2時，滿足式(29-3)的奇偶校驗多項式”。
此時，奇偶校驗多項式和奇偶校驗矩陣之關係與上述(具有良好特性的LDPC-CC)中說明的情況相同。
在式(30-1)至(30-(q-1))中，表示如上所述的搜索時的時變周期為g的LDPC-CC的奇偶校驗多項式之一般式。
A X1,k (D)X 1(D)+B k (D)P(D)=0(k-i mod g)...(30-1)
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)++B k (D)P(D)=0(k=i mod g)...(30-2)
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)++A X3,k (D)X 3(D)+B k (D)P(D)=0(k=i mod g)...(30-3)
‧
‧
‧
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)+…+A Xq-1,k (D)X q-1(D)+B k (D)P(D)=0(k=i mod g)...(30-(q-1))
但是，以一般式表示式(30-1)，所以如式(30-1)般的表示，但如上述(具有良好特性的LDPC-CC)中所說明，實際上，時變周期為g，所以以g個奇偶校驗多項式表示式(30-1)。(如本實施例中所說明，例如，在時變周期為3時，如式(27-1)至式(27-3)所示，以三個奇偶校驗多項式表示。)如同式(30-1)，時變周期為g，所以也以g個奇偶校驗多項式表示式(30-2)至式(30-(q-1))的各式。
在此，將式(30-1)的g個奇偶校驗多項式表示為式(30-1-0)、式(30-1-1)、式(30-1-2)、...、式(30-1-(g-2))、式(30-1-(g-1))。
與此相同，以g個奇偶校驗多項式表示式(30-w)(w=2、3、...、q-1)。在此，將式(30-w)的g個奇偶校驗多項式表示為式(30-w-0)、式(30-w-1)、式(30-w-2)、...、式(30-w-(g-2))、式(30-w-(g-1))。
另外，在式(30-1)至式(30-(q-1))中，X1,i、X2,i、...、Xq-1,i表示時刻i的資訊X1、X2、...、Xq-1，Pi表示時刻i的奇偶校驗位元P。另外，AXr,k(D)係設為編碼率(r-1)/r(r=2,3,...,q(q為3以上的自然數))的時刻i，k=i mod g而求得的k的奇偶校驗多項式中的Xr(D)之項。另外，Bk(D)係設為編碼率(r-1)/r的時刻i，k=i mod g而求得的k的奇偶校驗多項式中的P(D)之項。另外，“j mod g”係將i除以g所得的餘數。
也就是說，式(30-1)係與編碼率為1/2對應的時變周期為g的LDPC-CC的奇偶校驗多項式，式(30-2)係與編碼率為2/3對應的時變周期為g的LDPC-CC的奇偶校驗多項式，.㊣式(30-(q-1))係與編碼率為(q-1)/q對應的時變周期為g的LDPC-CC的奇偶校驗多項式。
由此，將特性良好的編碼率為1/2的LDPC-CC的奇偶校驗多項式即式(30-1)作為基礎，生成編碼率為2/3的LDPC-CC的奇偶校驗多項式(30-2)。
另外，將編碼率為2/3的LDPC-CC的奇偶校驗多項式(30-2)作為基礎，生成編碼率為3/4的LDPC-CC的奇偶校驗多項式(30-3)。以下，與此相同，將編碼率為(r-1)/r的LDPC-CC作為基礎，生成編碼率為r/(r+1)的LDPC-CC的奇偶校驗多項式。(r=2、3、.㊣q-2、q-1)
以其他的方法表示以上的奇偶校驗多項式的構成方法。考慮編碼率為(y-1)/y的時變周期為g的LDPC-CC、以及編碼率為(z-1)/z的時變周期為g的LDPC-CC。但是，實現編碼器的電路的共享以及解碼器的電路的共享之編碼率中的、最大的編碼率為(q-1)/q，將g設為2以上的整數，將y設為2以上的整數，將z設為2以上的整數，並設y<zq的關係成立。另外，編碼器的電路的共享係指編碼器內部的電路的共享，而非係編碼器與解碼器之間的電路的共享。
此時，在表示說明式(30-1)至(30-(q-1))時所述的g個奇偶校驗多項式之式(30-w-0)、式(30-w-1)、式(30-w-2)、...、式(30-w-(g-2))、式(30-w-(g-1))中，以式(31-1) 至式(31-g)表示在為w=y-1時的g個奇偶校驗多項式。
A X1,0(D)X 1(D)+A X2,0(D)X 2(D)+…+A Xy-1,0(D)X y-1(D)+B 0(D)P(D)=0(0=i mod g)...(31-1)
A X1,1(D)X 1(D)+A X2,1(D)X 2(D)+…+A Xy-1,1(D)X y-1(D)+B 1(D)P(D)=0(1-i mod g)...(31-2)
‧
‧
‧
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)+…+A Xy-1,k (D)X y-1(D)+B k (D)P(D)=0(k=i mod g)...(31-(k+1))
‧
‧
‧
A X1,g-1(D)X 1(D)+A X2,g-1(D)X 2(D)+…+A Xy-1,g-1(D)X y-1(D)+B g-1(D)P(D)=0(g-1=i mod g)...(31-g)
在式(31-1)至式(31-g)中，式(31-w)和式(31-w’)係等效的式，也可以將在下面記載為式(31-w)置換為式(31-w’)(w=1、2、...、g)。
另外，如上述(具有良好特性的LDPC-CC)中所說明，將時刻j的資訊X1、X2、...、Xy-1表示為X1,j、X2,j、...、Xy-1,j，將時刻j的奇偶校驗位元P表示為Pj，並設uj=(X1,j、X2,j、…、Xy-1,j、Pj)T。此時，時刻j的資訊X1,j、X2,j、...、Xy-1,j和奇偶校驗位元Pj：“在j mod g=0時，滿足式(31-1)的奇偶校驗多項式”，“在j mod g=1時，滿足式(31-2)的奇偶校驗多項式”，“在j mod g=2時，滿足式(31-3)的奇偶校驗多項式”，‧‧‧“在j mod g=k時，滿足式(31-(k+1))的奇偶校驗多項式”，‧‧‧“在j mod g=g-1時，滿足式(31-g)的奇偶校驗多項式”。
此時，奇偶校驗多項式和奇偶校驗矩陣之關係與上述(具有良好特性的LDPC-CC)中說明的情況相同。
接著，在表示說明式(30-1)至(30-(q-1))時所述的 g個奇偶校驗多項式之式(30-w-0)、式(30-w-1)、式(30-w-2)、...、式(30-w-(g-2))、式(30-w-(g-1))中，以式(32-1)至式(32-g)表示在為w=z-1時的g個奇偶校驗多項式。(基於y<zq的關係，可以表示為式(32-1)至式(32-g)。)
A X1,0(D)X 1(D)+A X2,0(D)X 2(D)+…+A Xy-1,0(D)X y-1(D)+…+A Xs,0(D)X s (D)+…+A Xz-1,0(D)X z-1(D)+B 0(D)P(D)=0(0=i mod g)...(32-1)
A X1,1(D)X 1(D)+A X2,1(D)X 2(D)+…+A Xy-1,1(D)X y-1(D)+…+A Xs,1(D)X s (D)+…+A Xz-1,1(D)X z-1(D)+B 1(D)P(D)=0(1=i mod g)...(32-2)
‧
‧
‧
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)+…+A Xy-1,k (D)X y-1(D)+…+A Xs,k (D)X s (D)+…+A Xz-1,k (D)X z-1(D)+B k (D)P(D)=0(k=i mod g)...(32-(k+1))
(k=i mod g)...(32-(k+1)’)
‧
‧
‧
A X1,g-1(D)X 1(D)+A X2,g-1(D)X 2(D)+…+A Xy-1,g-1(D)X y-1(D)+…+A Xs,g-1(D)X s (D)+…+A Xz-1,g-1(D)X z-1(D)+B g-1(D)P(D)=0(g-1=i mod g)...(32-g)
在式(32-1)至式(32-g)中，式(32-w)和式(32-w’)係等效的式，也可以將在下面記載為式(32-w)置換為式(32-w’)(w=1、2、...、g)。
另外，如在上述(具有良好特性的LDPC-CC)中所說明，將時刻j的資訊X1、X2、...、Xy-1、...、Xs、...、Xz-1表示為X1,j、X2,j、...、Xy-1,j、...、Xs,j、...、Xz-1,j，將時刻j的奇偶校驗位元P表示為Pj，並設uj=(X1,j,X2,j、...、Xy-1,j、...、Xs,j、...、Xz-1,j、Pj)T(因此，基於y<zq的關係，成為s=y、y+1、y+2、y+3、...、z-3、z-2、z-1)。此時，時刻j的資訊X1,j、X2,j、...、Xy-1,j、...、Xs,j、...、Xz-1,j和奇偶校驗位元Pj：“在j mod g=0時，滿足式(32-1)的奇偶校驗多項式”，“在j mod g=1時，滿足式(32-2)的奇偶校驗多項式”，“在j mod g=2時，滿足式(32-3)的奇偶校驗多項式”， ‧‧“在j mod g=k時，滿足式(32-(k+1))的奇偶校驗多項式”，‧‧‧“在j mod g=g-1時，滿足式(32-g)的奇偶校驗多項式”。此時，奇偶校驗多項式和奇偶校驗矩陣之關係與上述(具有良好特性的LDPC-CC)中說明的情況相同。
在上述關係成立時，在編碼率為(y-1)/y的時變周期為g的LDPC-CC以及編碼率為(z-1)/z的時變周期為g的LDPC-CC中，在以下條件成立時，編碼率為(y-1)/y的時變周期為g的LDPC-CC的編碼器與編碼率為(z-1)/z的時變周期為g的LDPC-CC的編碼器可以共享電路，而且編碼率為(y-1)/y的時變周期為g的LDPC-CC的解碼器與編碼率(z-1)/z的時變周期為g的LDPC-CC的解碼器可以共享電路。該條件如下。
首先，在式(31-1)和式(32-1)之間以下的關係成立。
“在式(31-1)的AX1,0(D)和式(32-1)的AX1,0(D)之間等式成立”，‧‧‧“在式(31-1)的AXf,0(D)和式(32-1)的AXf,0(D)之間等式成 立”，‧‧‧“在式(31-1)的AXy-1,0(D)和式(32-1)的AXy-1,0(D)之間等式成立”。
也就是說，以f=1、2、3、...、y-1上述關係成立。
另外，對奇偶校驗位元，以下的關係也成立。
“在式(31-1)的B0(D)和式(32-1)的B0(D)之間等式成立”。
與此相同，在式(31-2)和式(32-2)之間以下的關係成立。
“在式(31-2)的AX1,1(D)和式(32-2)的AX1,1(D)之間等式成立”，‧‧‧“在式(31-2)的AXf,1(D)和式(32-2)的AXf,1(D)之間等式成立”，‧‧‧“在式(31-2)的AXy-1,1(D)和式(32-2)的AXy-1,1(D)之間等式成立”。
也就是說，以f=1、2、3、...、y-1上述關係成立。
另外，對奇偶校驗位元，以下的關係也成立。
“在式(31-2)的B1(D)和式(32-2)的B1(D)之間等式成立”。
(省略)
與此相同，在式(31-h)和式(32-h)之間以下的關係成立。
“在式(31-h)的AX1,h-1(D)和式(32-h)的AX1,h-1(D)之間等式成立”，‧‧‧“在式(31-h)的AXf,h-1(D)和式(32-h)的AXf,h-1(D)之間等式成立”，‧‧‧“在式(31-h)的AXy-1,h-1(D)和式(32-h)的AXy-1,h-1(D)之間等式成立”。
也就是說，以f=1、2、3、...、y-1上述關係成立。
另外，對奇偶校驗位元，以下的關係也成立。
“在式(31-h)的Bh-1(D)和式(32-h)的Bh-1(D)之間等式成立”。
(省略)
與此相同，在式(31-g)和式(32-g)之間以下的關係成立。
“在式(31-g)的AX1,g-1(D)和式(32-g)的AX1,g-1(D)之間等式成立”，‧‧‧“在式(31-g)的AXf,g-1(D)和式(32-g)的AXf,g-1(D)之間等式成立”，‧‧‧“在式(31-g)的AXy-1,g-1(D)和式(32-g)的AXy-1,g-1(D)之間等式成立”。
也就是說，以f=1、2、3、...、y-1上述關係成立。
另外，對奇偶校驗位元，以下的關係也成立。
“在式(31-g)的Bg-1(D)和式(32-g)的Bg-1(D)之間等式成立”。
(因此，h=1、2、3、...、g-2、g-1、g)
在如上所述的關係成立時，在編碼率為(y-1)/y的時變周期為g的LDPC-CC的編碼器與編碼率為(z-1)/z的時變周期為g的LDPC-CC的編碼器之間可以共享電路，而且在編碼率為(y-1)/y的時變周期為g的LDPC-CC的解碼器與編碼率為(z-1)/z的時變周期為g的LDPC-CC的解碼器之間可 以共享電路。但是，在以下(編碼器和解碼器的結構)中，詳細說明編碼器的電路的共享方法、以及解碼器的電路的共享方法。
表5表示滿足了上述條件的、時變周期為3、對應的編碼率為1/2、2/3、3/4、5/6的LDPC-CC的奇偶校驗多項式之一例。其中，以與表3的形式相同的形式表示奇偶校驗多項式的形式。由此，在發送裝置和接收裝置與編碼率為1/2、2/3、3/4、5/6對應時(或者，發送裝置和接收裝置與四個編碼率中的兩個以上的編碼率對應時)，可以降低運算規模(電路規模)(雖然係分配碼(Distributed codes)，但可以共享編碼器的電路以及可以共享解碼器的共享，所以可以降低電路規模)、以及接收裝置可以獲得較高的接收品質。
說明表5的時變周期為3的LDPC-CC滿足上述條件。例如，考慮表5的編碼率為1/2中的時變周期為3的LDPC-CC、以及表5的編碼率為2/3中的時變周期為3的LDPC-CC。也就是說，在(31-1)至(31-g)中為y=2，在(32-1)至(32-g)中為z=3。
於是，基於表5的編碼率為1/2、時變周期為3的LDPC-CC，式(31-1)的AX1,0(D)為D373+D56+1，基於表5的編碼率為2/3、時變周期為3的LDPC-CC，式(32-1)的AX1,0(D)為D373+D56+1，“式(31-1)的AX1,0(D)和式(32-1)的AX1,0(D)之 間等式成立”。
另外，基於表5的編碼率為1/2、時變周期為3的LDPC-CC，式(31-1)的B0(D)為D406+D218+1，基於表5的編碼率為2/3、時變周期為3的LDPC-CC，式(32-1)的B0(D)為D406+D218+1，“式(31-1)的B0(D)和式(32-1)的B0(D)之間等式成立”。
與此相同，基於表5的編碼率為1/2、時變周期為3的LDPC-CC，式(31-2)的AX1,1(D)為D457+D197+1，基於表5的編碼率為2/3、時變周期為3的LDPC-CC，式(32-2)的AX1,1(D)為D457+D197+1，“式(31-2)的AX1,1(D)和式(32-2)的AX1,1(D)之間等式成立”。
另外，基於表5的編碼率為1/2、時變周期為3的LDPC-CC，式(31-2)的B1(D)為D491+D22+1，基於表5的編碼率為2/3、時變周期為3的LDPC-CC，式(32-2)的B1(D)為D491+D22+1，“式(31-2)的B1(D)和式(32-2)的B1(D)之間等式成立”。
與此相同，基於表5的編碼率為1/2、時變周期為3的LDPC-CC，式(31-3)的AX1,2(D)為D485+D70+1，基於表5的編碼率為2/3、時變周期為3的LDPC-CC，式(32-3)的AX1,2(D)為D485+D70+1，“式(31-3)的AX1,2(D)和式(32-3)的AX1,2(D)之間等式成立”。
另外，基於表5的編碼率為1/2、時變周期為3的LDPC-CC，式(31-3)的B2(D)為D236+D181+1，基於表5的編碼率為2/3、時變周期為3的LDPC-CC，式(32-3)的B2(D)為 D236+D181+1，“式(31-3)的B2(D)和式(32-3)的B2(D)之間等式成立”。
由此可知，可以確認表5的編碼率為1/2時的時變周期為3的LDPC-CC、以及表5的編碼率為2/3時的時變周期為3的LDPC-CC滿足上述條件。
如同上述的說明，在表5的時變周期為3的LDPC-CC中，若從編碼率為1/2、2/3、3/4、5/6中選擇兩個不同的編碼率之時變周期為3的LDPC-CC，並進行是否滿足上述條件的驗證，則可以確認在所有選擇圖案(pattern)中，也滿足上述條件。
此外，由於LDPC-CC係迴旋碼之一，所以為了確保資訊位元的解碼中的可靠度，需要終止處理或咬尾處理。在此，考慮進行使數據(資訊)X的狀態為零(以下，稱為“Information-zero-termination(資訊零終止)”)的方法之情況。
表示了“Information-zero-termination”之方法的圖係第10圖。如第10圖所示，要發送的資訊序列中的要最後發送的資訊位元(最終發送位元)係Xn(110)。在發送裝置僅發送直至由編碼器伴隨該最終的資訊位元Xn(110)而生成的奇偶校驗位元為止的數據之情況下，在接收裝置進行了解碼時，資訊的接收品質大幅惡化。為了解決該問題，假設最終的資訊位元Xn(110)以後的資訊位元(稱為“虛擬資訊位元”)為“0”而進行編碼，由此生成奇偶校驗位元(130)。
此時，接收裝置已知虛擬資訊位元(120)為“0”， 所以發送裝置不發送虛擬資訊位元(120)，僅發送由虛擬資訊位元(120)生成的奇偶校驗位元(130)(該奇偶校驗位元為需要發送的冗餘位元。因此，將該奇偶校驗位元稱為冗餘位元)。於是，作為新的問題，為了兼顧提高數據的傳輸效率以及確保數據的接收品質，需要確保數據的接收品質，並且盡量減少透過虛擬資訊位元(120)生成的奇偶校驗位元(130)之數。
此時，透過仿真(simulation)確認，為了確保數據的接收品質，並且盡量減少透過虛擬資訊位元生成的奇偶校驗位元之數，奇偶校驗多項式的有關奇偶校驗位元之項發揮重要的作用。
作為一例，以時變周期m(m為整數且m2)、編碼率1/2時的LDPC-CC為例進行說明。在時變周期為m時，透過下式表示需要的m個奇偶校驗多項式。
A X1,i (D)X 1(D)+B i (D)P(D)=0...(33)
其中，i=0、1、...、m-1。另外，在AX1,i(D)中存在的D的次數僅存在0以上的整數(例如，如AX1,1(D)=D15+D3+D0般，對D存在的次數係如15、3、0般的都由0以上的次數構成)，設在Bi(D)中存在的D的次數也僅存在0以上的次數(例如，如Bi(D)=D18+D4+D0般，對D存在的次數係如18、4、0般的都由0以上的次數構成)。
此時，在時刻j，下式的奇偶校驗多項式成立。
A X1,k (D)X 1(D)+B k (D)P(D)=0(k=j mod m)...(34)
另外，在X1(D)中，將AX1,1(D)中的D的最高次數 設為α1(例如，設AX1,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為α1=15)，將AX1,2(D)中的D的最高次數設為α2，...，將AX1,i(D)中的D的最高次數設為αi，...，並將AX1,m-1(D)中的D的最高次數設為αm-1。另外，在αi中(i=0、1、2、...、m-1)，將最大值設為α。
另一方面，在P(D)中，將B1(D)中的D的最高次數設為β1，將B2(D)中的D的最高次數設為β2，...，將Bi(D)中的D的最高次數設為βi，...，將Bm-1(D)中的D的最高次數設為βm-1。另外，在βi中(i=0、1、2、...、m-1)，將最大值設為β。
於是，為了確保數據的接收品質，並且盡量減少透過虛擬資訊位元生成的奇偶校驗位元之數，將β設為α的1/2以下即可。
在此，說明了編碼率為1/2之情況，但也可以同樣的考慮其以上的編碼率之情況。此時，尤其在編碼率為4/5以上時，滿足確保數據的接收品質，並且盡量減少透過虛擬資訊位元生成的奇偶校驗位元之數的條件所需的冗餘比特具有變得非常大的傾向，為了確保數據的接收品質，並且盡量減少透過虛擬資訊位元生成的奇偶校驗位元之數，與上述的說明相同的考慮的條件較為重要。
作為一例，以時變周期m(m為整數且m2)、編碼率4/5時的LDPC-CC為例進行說明。在時變周期為m時，透過下式表示需要的m個奇偶校驗多項式。
A X1,i (D)X 1(D)+A X2,i (D)X 2(D)+A X3,i (D)X 3(D)+A X4,i (D)X 4(D)+B i (D)P(D)=0...(35)
其中，i=0、1、...、m-1。另外，在AX1,i(D)中存在的D的次數僅存在0以上的整數(例如，如AX1,1(D)=D15+D3+D0般，對D存在的次數係如15、3、0般的都由0以上的次數構成)，與此相同，設在AX2,i(D)中存在的D的次數僅存在0以上的整數，在AX3,i(D)中存在的D的次數僅存在0以上的整數，在AX4,i(D)中存在的D的次數僅存在0以上的整數，在Bi(D)中存在的D的次數也僅存在0以上的次數(例如，如Bi(D)=D18+D4+D0般，對D存在的次數係如18、4、0般的都由0以上的次數構成)。
此時，在時刻j，下式的奇偶校驗多項式成立。
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)+A X3,k (D)X 3(D)+A X4,k (D)X 41(D)+B k (D)P(D)=0(k=j mod m)...(36)
另外，在X1(D)中，將AX1,1(D)中的D的最高次數設為α1,1(例如，設AX1,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為α1,1=15)，將AX1,2(D)中的D的最高次數設為α1,2，...，將AX1,i(D)中的D的最高次數設為α1,i，...，並將AX1,m-1(D)中的D的最高次數設為α1,m-1。另外，在α1,i中(i=0、1、2、...、m-1)，將最大值設為α1。
在X2(D)中，將AX2,1(D)中的D的最高次數設為α2,1(例如，設AX2,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為α2,1=15)，將AX2,2(D)中的D的最高次數設為α2,2，...，將AX2,i(D)中的D的最高次數設為 α2,i，...，並將AX2,m-1(D)中的D的最高次數設為α2,m-1。另外，在α2,i中(i=0、1、2、...、m-1)，將最大值設為α2。
在X3(D)中，將AX3,1(D)中的D的最高次數設為α3,1(例如，設AX3,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為α3,1=15)，將AX3,2(D)中的D的最高次數設為α3,2，...，將AX3,i(D)中的D的最高次數設為α3,i，...，並將AX3,m-1(D)中的D的最高次數設為α3,m-1。另外，在α3,i中(i=0、1、2、...、m-1)，將最大值設為α3。
在X4(D)中，將AX4,1(D)中的D的最高次數設為α4,1(例如，設AX4,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為α4,1=15)，將AX4,2(D)中的D的最高次數設為α4,2，...，將AX4,i(D)中的D的最高次數設為α4,i，...，並將AX4,m-1(D)中的D的最高次數設為α4,m-1。另外，在α4,i中(i=0、1、2、...、m-1)，將最大值設為α4。
在P(D)中，將B1(D)中的D的最高次數設為β1，將B2(D)中的D的最高次數設為β2，...，將Bi(D)中的D的最高次數設為βi，...，將Bm-1(D)中的D的最高次數設為βm-1。另外，在βi中(i=0、1、2、...、m-1)，將最大值設為β。
於是，為了確保數據的接收品質，並且盡量減少透過虛擬資訊位元生成的奇偶校驗位元之數，“將β設為α1的1/2以下，而且將β設為α2的1/2以下，而且將β設為α3的1/2以下，而且將β設為α4的1/2以下”
即可，尤其，可以確保良好的數據的接收品質之可能性較高。
另外，即使“將β設為α1的1/2以下，或將β設為α2的1/2以下，或將β設為α3的1/2以下，或將β設為α4的1/2以下”，也可以確保數據的接收品質，並且盡量減少透過虛擬的資訊位元生成的奇偶校驗位元之數，但有稍微造成數據的接收品質下降之可能性(但是，不一定造成數據的接收品質的下降)。
因此，可以如下考慮時變周期為m(m為整數且m2)、編碼率為(n-1)/n時的LDPC-CC之情況。
在時變周期為m時，透過下式表示需要的m個奇偶校驗多項式。
A X1,i (D)X 1(D)+A X2,i (D)X 2(D)+…+A Xn-1,i (D)X n-1(D)+B i (D)P(D)=0...(37)
其中，i=0、1、...、m-1。另外，在AX1,i(D)中存在的D的次數僅存在0以上的整數(例如，如AX1,1(D)=D15+D3+D0般，對D存在的次數係如15、3、0般的都由0以上的次數構成)，與此相同，設在AX2,i(D)中存在的D的次數僅存在0以上的整數，在AX3,i(D)中存在的D的次數僅存在0以上的整數，在AX4,i(D)中存在的D的次數僅存在0以上的整數，...，在AXu,i(D)中存在的D的次數僅存在0以上的整數，...，在AXn-1,i(D)中存在的D的次數僅存在0以上的整數，在Bi(D)中存在的D的次數也僅存在0以上的次數(例如，如Bi(D)=D18+D4+D0般，對D存在的次數係如18、4、0般的都由0以上的次數構成)(u=1、2、3、...、n-2、n-1)。
此時，在時刻j，下式的奇偶校驗多項式成立。
A X1,k (D)X 1(D)+A X2,k (D)X 2(D)+…+ A Xn-1,k (D)X n-1(D)+B k (D)P(D)=0(k=j mod m)...(38)
另外，在X1(D)中，將AX1,1(D)中的D的最高次數設為α1,1(例如，設AX1,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為α1,1=15)，將AX1,2(D)中的D的最高次數設為α1,2，...，將AX1,i(D)中的D的最高次數設為α1,i，...，並將AX1,m-1(D)中的D的最高次數設為α1,m-1。另外，在α1,i中(i=0、1、2、...、m-1)，將最大值設為α1。
在X2(D)中，將AX2,1(D)中的D的最高次數設為α2,1(例如，設AX2,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為α2,1=15)，將AX2,2(D)中的D的最高次數設為α2,2，...，將AX2,i(D)中的D的最高次數設為α2,i，...，並將AX2,m-1(D)中的D的最高次數設為α2,m-1。另外，在α2,i中(i=0、1、2、...、m-1)，將最大值設為α2。
‧
‧
‧
在Xu(D)中，將AXu,1(D)中的D的最高次數設為αu,1(例如，設AXu,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為αu,1=15)，將AXu,2(D)中的D的最高次數設為αu,2，...，將AXu,i(D)中的D的最高次數設為αu,i，...，並將AXu,m-1(D)中的D的最高次數設為αu,m-1。另外，在αu,i中(i=0、1、2、...、m-1)，將最大值設為αu。(u=1、2、 3、...、n-2、n-1)
‧
‧
‧
在Xn-1(D)中，將AXn-1,1(D)中的D的最高次數設為αn-1,1(例如，設AXn-1,1(D)=D15+D3+D0，則對D存在次數15、次數3、次數0，D的最高次數為αn-1,1=15)，將AXn-1,2(D)中的D的最高次數設為αn-1,2，...，將AXn-1,i(D)中的D的最高次數設為αn-1,i，...，並將AXn-1,m-1(D)中的D的最高次數設為αn-1,m-1。另外，在αn-1,i中(i=0、1、2、...、m-1)，將最大值設為αn-1。
在P(D)中，將B1(D)中的D的最高次數設為β1，將B2(D)中的D的最高次數設為β2，...，將Bi(D)中的D的最高次數設為βi，...，將Bm-1(D)中的D的最高次數設為βm-1。另外，在βi中(i=0、1、2、...、m-1)，將最大值設為β。
於是，為了確保數據的接收品質，並且盡量減少透過虛擬資訊位元生成的奇偶校驗位元之數，“將β設為α1的1/2以下，而且將β設為α2的1/2以下，而且...，而且將β設為αu的1/2以下，而且...，而且將β設為αn-1的1/2以下(u=1、2、3、...、n-2、n-1)”
即可，尤其，可以確保良好的數據的接收品質之可能性較高。
另外，即使“將β設為α1的1/2以下，或者將β設為α2的1/2以下，或者...，或者將β設為αu的1/2以下，或者...，或者將 β設為αn-1的1/2以下(u=1、2、3、...、n-2、n-1)”
也可以確保數據的接收品質，並且盡量減少透過虛擬的資訊位元生成的奇偶校驗位元之數，但有稍微造成數據的接收品質下降之可能性(但是，不一定造成數據的接收品質的下降)。
在表6中，表示可以確保數據的接收品質，並且減少冗餘位元之時變周期為3、編碼率為1/2、2/3、3/4、4/5的LDPC-CC的奇偶校驗多項式之一例。在表6的時變周期為3的LDPC-CC中，在從編碼率為1/2、2/3、3/4、4/5中選擇兩個不同的編碼率之時變周期為3的LDPC-CC時，對是否滿足已說明的可以共享編碼器和解碼器之條件進行驗證，則可以確認在所有選擇圖案中，如同表5的時變周期為3的LDPC-CC，也滿足可以共享編碼器和解碼器之條件。
另外，在表5的編碼率為5/6時，冗餘位元需要1000位元以上，但可以確認在表6的編碼率為4/5時，冗餘位元為500位元以下。
另外，在表6的代碼中，成為對每個編碼率不同的冗餘位元(用於“Information-zero-termination”而附加的冗餘位元)。此時，具有隨著編碼率增大，冗餘位元之數增多的傾向。但是，不一定變成該傾向。另外，具有若編碼率大且資訊大小(Information size)大，則冗餘位元之數增多的傾向。也就是說，在如表5和表6般的生成代碼的情況下，存在編碼率為(n-1)/n的代碼和編碼率為(m-1)/m的代碼時(n>m)，存在編碼率為(n-1)/n的代碼所需的冗餘位元(用於 “Information-zero-termination”而附加的冗餘位元)之數多於編碼率為(m-1)/m的代碼所需的冗餘位元(“Information-zero-termination”而附加的冗餘位元)之數的傾向，並且在資訊大小較小時，存在編碼率為(n-1)/n的代碼所需的冗餘位元之數多於編碼率為(m-1)/m的代碼所需的冗餘位元之數的傾向。但是，不一定變成此傾向。
以上，說明了在實現編碼器的電路之共享以及解碼器的電路之共享的編碼率中，將最大的編碼率設為(q-1)/q，編碼率為(r-1)/r(r=2,3,...,q(q為3以上的自然數))的時變周期為g的LDPC-CC的奇偶校驗多項式(g為2以上的整數)。
在此，說明了至少具備編碼率為(y-1)/y的時變周期為g的LDPC-CC和編碼率為(z-1)/z的時變周期為g的LDPC-CC的編碼器之發送裝置(y≠z)、至少具備編碼率為(y-1)/y的時變周期為g的LDPC-CC和編碼率為(z-1)/z的時變周期為g的LDPC-CC的解碼器之接收裝置、可以降低運算規模(電路規模)的時變周期為g的LDPC-CC的奇偶校驗多項式之生成方法、以及奇偶校驗多項式之特徵。
在此，發送裝置係至少可以生成用於傳輸編碼率為(y-1)/y的時變周期為g的LDPC-CC的編碼序列之調制信號，以及用於傳輸編碼率為(z-1)/z的時變周期為g的LDPC-CC的編碼序列之調制信號中的任一個調制信號之發送裝置。
另外，接收裝置係至少對包含編碼率為(y-1)/y的時變周期為g的LDPC-CC的編碼序列之接收信號，以及包含編碼率為(z-1)/z的時變周期為g的LDPC-CC的編碼序列之接收信號中的任一個接收信號進行解調並解碼之接收裝置。
透過使用本發明提出的時變周期為g的LDPC-CC，具有可以降低具備編碼器之發送裝置和具備解碼器之接收裝置的運算規模(電路規模)(可以共享電路)之效果。
另外，透過使用本發明提出的時變周期為g的LDPC-CC，具有在所有的編碼率中，接收裝置也可以獲得較高的數據的接收品質之效果。另外，以下，詳細說明編碼器的結構、解碼器的結構、以及其動作。
另外，在式(30-1)至式(30-(q-1))中，說明了編碼率為1/2、2/3、3/4、...、(q-1)/q時的時變周期為g的LDPC-CC，但具備編碼器之發送裝置和具備解碼器之接收裝置不需要支援編碼率為1/2、2/3、3/4、...、(q-1)/q的所有編碼率，若至少支援兩個以上的不同的編碼率，則可以獲得能夠降低發送裝置和接收裝置之運算規模(電路規模)(編碼器、解碼器的電路的共享)、以及接收裝置能夠獲得較高的接收品質之效果。
另外，所有發送接收裝置(編碼器/解碼器)支援的編碼率都係基於本實施例所述的方法之代碼時，透過具有支援的編碼率中的最高的編碼率之編碼器/解碼器，可以容 易對應於所有的編碼率之編碼和解碼，此時，削減運算規模之效果非常大。
另外，在本實施例中，以第一實施例中說明的(具有良好特性的LDPC-CC)的代碼為基礎進行了說明，但不一定要滿足上述(具有良好特性的LDPC-CC)中說明的條件，只要是基於上述(具有良好特性的LDPC-CC)中所述的形式的奇偶校驗多項式之時變周期為g的LDPC-CC，則可以同樣的進行本實施例(g為2以上的整數)。此點基於(31-1)至(31-g)和(32-1)至(32-g)之關係係不言而喻的。
當然，例如，在發送接收裝置(編碼器/解碼器)對應於編碼率1/2、2/3、3/4、5/6，編碼率1/2、2/3、3/4使用基於上述規則的LDPC-CC，編碼率5/6使用非基於上述規則的代碼時，編碼器/解碼器對編碼率1/2、2/3、3/4可以共享電路，對編碼率5/6難以共享電路。
(第三實施例)
在本實施例中，詳細說明使用第二實施例中說明的搜索方法而生成的LDPC-CC的編碼器的電路之共享方法以及解碼器的電路之共享方法。
首先，說明將本發明的、實現編碼器的電路的共享以及解碼器的電路的共享之編碼率中的最高的編碼率設為(q-1)/q(例如，在將發送接收裝置所對應的編碼率設為1/2、2/3、3/4、5/6時，編碼率1/2、2/3、3/4的代碼在編碼器/解碼器中共享電路，而對於編碼率5/6在編碼器/解碼器中不將電路作為共享對象。此時，上述的最高的編碼率(q-1)/q為 3/4)，生成可以與多個編碼率(r-1)/r(r為2以上q以下的整數)對應的時變周期為g(g為自然數)的LDPC-CC之編碼器。
第11圖係表示本實施例的編碼器的主要結構之一例的方塊圖。另外，第11圖所示的編碼器200係可以與編碼率1/2、2/3、3/4對應的編碼器。第11圖的編碼器200主要包括：資訊生成單元210、第一資訊運算單元220-1、第二資訊運算單元220-2、第三資訊運算單元220-3、奇偶校驗運算單元230、加法單元240、編碼率設定單元250、以及權重控制單元260。
資訊生成單元210根據從編碼率設定單元250指定的編碼率，設定時刻i的資訊X1,i、資訊X2,i、資訊X3,i。例如，在編碼率設定單元250將編碼率設定為1/2時，資訊生成單元210將輸入資訊數據Sj設定為時刻i的資訊X1,i，並將0設定為時刻i的資訊X2,i和時刻i的資訊X3,i。
另外，在編碼率為2/3時，資訊生成單元210將輸入資訊數據Sj設定為時刻i的資訊X1,i，將輸入資訊數據Sj+1設定為時刻i的資訊X2,i，並將0設定為時刻i的資訊X3,i。
另外，在編碼率為3/4時，資訊生成單元210將輸入資訊數據Sj設定為時刻i的資訊X1,i，將輸入資訊數據Sj+1設定為時刻i的資訊X2,i，並將輸入資訊數據Sj+2設定為時刻i的資訊X3,i。
由此，資訊生成單元210根據編碼率設定單元250設定的編碼率，將輸入資訊數據設定為時刻i的資訊X1,i、資訊X2,i、資訊X3,i，並將設定後的資訊X1,i輸出到第一資訊運 算單元220-1，將設定後的資訊X2,i輸出到第二資訊運算單元220-2，並將設定後的資訊X3,i輸出到第三資訊運算單元220-3。
第一資訊運算單元220-1根據式(30-1)的AX1,k(D)，計算X1(D)。與此相同，第二資訊運算單元220-2根據式(30-2)的AX2,k(D)，計算X2(D)。與此相同，第三資訊運算單元220-3根據式(30-3)的AX3,k(D)，計算X3(D)。
此時，如第二實施例所說明，基於(31-1)至(31-g)和(32-1)至(32-g)中滿足的條件，即使切換了編碼率，也不需要變更第一資訊運算單元220-1的結構，而且同樣的不需要變更第二資訊運算單元220-2的結構，而且不需要變更第三資訊運算單元220-3的結構。
因此，在與多個編碼率對應時，以可共享編碼器的電路的編碼率中的、最高的編碼率的編碼器之結構為基礎，透過如上所述的操作，可以與其他的編碼率對應。也就是說，在第二實施例中說明的LDPC-CC具有以下優點，即編碼器的主要部分的第一資訊運算單元220-1、第二資訊運算單元220-2以及第三資訊運算單元220-3無論編碼率如何，也可以進行共享。另外，例如，表5所示的LDPC-CC具有無論編碼率如何，也提供良好的數據的接收品質之優點。
第12圖表示第一資訊運算單元220-1的內部結構。第12圖的第一資訊運算單元220-1包括：移位暫存器221-1至221-M、權重乘法器222-0至222-M、以及加法單元223。
移位暫存器221-1至221-M分別為保持X1,i-t(t=0,...,M-1)的暫存器，在下一個輸入被輸入的定時，將所保持的數值發送到右邊相鄰的移位暫存器，並保持從左邊相鄰的移位暫存器輸出的數值。
權重乘法器222-0至222-M根據從權重控制單元260輸出的控制信號，將h1 (m)的數值切換為0或1。
加法單元223對權重乘法器222-0至222-M的輸出進行互斥或運算而計算運算結果Y1,i，並將計算出的Y1,i，輸出到第11圖的加法單元240。
另外，第二資訊運算單元220-2和第三資訊運算單元220-3的內部結構與第一資訊運算單元220-1相同，所以省略說明。如同第一資訊運算單元220-1，第二資訊運算單元220-2計算運算結果Y2,i，並將計算出的Y2,i輸出到加法單元240。如同第一資訊運算單元220-1，第三資訊運算單元220-3計算運算結果Y3,i，並將計算出的Y3,i輸出到第11圖的加法單元240。
第11圖的奇偶校驗運算單元230根據式(30-1)至式(30-3)的Bk(D)，計算P(D)。
第13圖表示第11圖的奇偶校驗運算單元230之內部結構。第13圖的奇偶校驗運算單元230包括：移位暫存器231-1至231-M、權重乘法器232-0至232-M、以及加法單元233。
移位暫存器231-1至231-M分別為保持Pi-t(t=0,...,M-1)的暫存器，在下一個輸入被輸入的定時，將 所保持的數值發送到右邊相鄰的移位暫存器，並保持從左邊相鄰的移位暫存器輸出的數值。
權重乘法器232-0至232-M根據從權重控制單元260輸出的控制信號，將h2 (m)的數值切換為0或1。
加法單元233對權重乘法器232-0至232-M的輸出進行互斥或運算而計算運算結果Zi，並將計算出的Zi輸出到第11圖的加法單元240。
再次返回到第11圖，加法單元240進行從第一資訊運算單元220-1、第二資訊運算單元220-2、第三資訊運算單元220-3、以及奇偶校驗運算單元230輸出的運算結果Y1,i、Y2,i、Y3,i、Zi的互斥或運算，獲得時刻i的奇偶校驗位元Pi，並將其輸出。加法單元240也將時刻i的奇偶校驗位元Pi輸出到奇偶校驗運算單元230。
編碼率設定單元250設定編碼器200的編碼率，並將編碼率的資訊輸出到資訊生成單元210。
權重控制單元260基於與權重控制單元260內保持的式(30-1)至式(30-3)對應的奇偶校驗矩陣，將基於式(30-1)至式(30-3)的奇偶校驗多項式之時刻i的h1 (m)的數值，輸出到第一資訊運算單元220-1、第二資訊運算單元220-2、第三資訊運算單元220-3、以及奇偶校驗運算單元230。另外，權重控制單元260基於與權重控制單元260內保持的式(30-1)至式(30-3)對應的奇偶校驗矩陣，將該定時的h2 (m)的數值輸出到232-0至232-M。
另外，第14圖表示本實施例的編碼器的另一個結 構例。在第14圖的編碼器中，對與第11圖的編碼器共用之結構部分附加與第11圖相同的標號。第14圖的編碼器200與第11圖的編碼器的不同之處在於，編碼率設定單元250將編碼率的資訊輸出到第一資訊運算單元220-1、第二資訊運算單元220-2、第三資訊運算單元220-3、以及奇偶校驗運算單元230。
在編碼率為1/2時，第二資訊運算單元220-2將0作為運算結果Y2,i輸出到加法單元240而不進行運算處理。另外，在編碼率為1/2或2/3時，第三資訊運算單元220-3將0作為運算結果Y3,i輸出到加法單元240而不進行運算處理。
另外，在第11圖的編碼器200中，資訊生成單元210根據編碼率，將時刻i的資訊X2,i、資訊X3,i設定為0，相對於此，在第14圖的編碼器200中，第二資訊運算單元220-2和第三資訊運算單元220-3根據編碼率，停止運算處理，並將0作為運算結果Y2,i、Y3,i輸出，所以可以獲得的運算結果與第11圖的編碼器200相同。
如此，在第14圖的編碼器200中，第二資訊運算單元220-2和第三資訊運算單元220-3根據編碼率，停止運算處理，所以與第11圖的編碼器相比，可以減少運算處理。
接著，詳細說明第二實施例所述的LDPC-CC的解碼器的電路之共享方法。
第15圖係表示本實施例的解碼器的主要結構之方塊圖。另外，第15圖所示的解碼器300係可以與編碼率1/2、2/3、3/4對應的解碼器。第14圖的解碼器300主要包括：對 數似然比設定單元310、以及矩陣處理運算單元320。
對數似然比設定單元310輸入透過未圖示的對數似然比運算單元計算出的接收對數似然比和編碼率，並根據編碼率，將已知的對數似然比插入到接收對數似然比。
例如，在編碼率為1/2時，在編碼器200中，相當於將“0”作為X2,i、X3,i發送，所以對數似然比設定單元310將與已知位元“0”對應的固定的對數似然比作為X2,i、X3,i的對數似然比插入，並將插入後的對數似然比輸出到矩陣處理運算單元320。以下，使用第16圖進行說明。
如第16圖所示，在編碼率為1/2時，對數似然比設定單元310將與X1,i和Pi對應的接收對數似然比LLRX1,i，LLRPi作為輸入。由此，對數似然比設定單元310插入與X2,i、X3,i對應的接收對數似然比LLRX2,i、LLR3,i。在第16圖中，以虛線的圓圈包圍的接收對數似然比表示透過對數似然比設定單元310插入的接收對數似然比LLRX2,i、LLR3,i。對數似然比設定單元310插入固定值的對數似然比作為接收對數似然比LLRX2,i、LLR3,i。
另外，在編碼率為2/3時，在編碼器200中，相當於將“0”作為X3,i發送，所以對數似然比設定單元310將與已知位元“0”對應的固定的對數似然比作為X3,i的對數似然比插入，並將插入後的對數似然比輸出到矩陣處理運算單元320。以下，使用第17圖進行說明。
如第17圖所示，在編碼率為2/3時，對數似然比設定單元310將與X1,i、X2,i和Pi對應的接收對數似然比 LLRX1,i、LLRX2,i、LLRPi作為輸入。由此，對數似然比設定單元310插入與X3,i對應的接收對數似然比LLR3,i。在第17圖中，以虛線的圓圈包圍的接收對數似然比表示透過對數似然比設定單元310插入的接收對數似然比LLR3,i。對數似然比設定單元310插入固定值的對數似然比作為接收對數似然比LLR3,i。
第15圖的矩陣處理運算單元320包括：記憶單元321、行處理運算單元322、以及列處理運算單元323。
記憶單元321保持接收對數似然比、透過進行行處理所得的外部值αmn、以及透過進行列處理所得的先驗值βmn。
行處理運算單元322保持編碼器200支援的編碼率中的、最大的編碼率為3/4的LDPC-CC的奇偶校驗矩陣H的行方向之權重圖案。行處理運算單元322根據該行方向的權重圖案，從記憶單元321讀入需要的先驗值βmn，並進行行處理運算。
在行處理運算中，行處理運算單元322使用先驗值βmn進行單一奇偶校驗碼的解碼，求出外部值αmn。
說明第m行處理。其中，將二元MxN矩陣H={Hmn}設為作為解碼對象的LDPC碼的奇偶校驗矩陣。對滿足Hmn=1的所有組(m,n)，利用以下的更新式更新外部值αmn。
其中，Φ(x)被稱為Gallager(葛略格)的f函數，透過 下式來定義。
列處理運算單元323保持編碼器200支援的編碼率中的、最大的編碼率為3/4的LDPC-CC的奇偶校驗矩陣H的列方向之權重圖案。列處理運算單元323根據該列方向的權重圖案，從記憶單元321讀入需要的外部值αmn，並求出先驗值βmn。
在列處理運算中，列處理運算單元323使用輸入對數似然比λn和外部值αmn，透過重複解碼來求先驗值βmn。
說明第m列處理。
對滿足Hmn=1的所有組(m,n)，利用以下的更新式更新βmn。其中，僅在q=1時，設αmn=0來進行計算。
解碼器300以規定的次數重複上述的行處理和列處理，由此獲得事後對數似然比。
如上所述，在本實施例中，將可對應的編碼率中的最高的編碼率設為(q-1)/q，在編碼率設定單元250將編碼率設定為(s-1)/s時，資訊生成單元210將從所述資訊Xs,i至所述資訊Xq-1,i為止的資訊設定為零。例如，在對應的編碼率為1/2、2/3、3/4時(q=4)，第一資訊運算單元220-1輸入時刻i的資訊X1,i，計算式(30-1)的X1(D)項。另外，第二資訊運算單元220-2輸入時刻i的資訊X2,i，並計算式(30-2)的X2(D)項。 另外，第三資訊運算單元220-3輸入時刻i的資訊X3,i，並計算式(30-3)的X3(D)項。另外，奇偶校驗運算單元230輸入時刻i-1的奇偶校驗位元Pi-1，並計算式(30-1)至式(30-3)的P(D)項。另外，加法單元240獲得第一資訊運算單元220-1、第二資訊運算單元220-2、第三資訊運算單元220-3的運算結果、以及奇偶校驗運算單元230的運算結果之互斥或運算結果作為時刻i的奇偶校驗位元Pi。
根據該結構，即使在生成對應於不同的編碼率的LDPC-CC時，也可以共享本說明中的資訊運算單元之結構，所以能夠以較低的運算規模提供可對應於多個編碼率的LDPC-CC之編碼器和解碼器。
另外，在設定為AX1,k(D)至AXq-1,k(D)滿足上述的“具有良好特性的LDPC-CC”中所述的<條件#1>至<條件#6>等時，能夠以較低的運算規模提供可與不同的編碼率對應的編碼器和解碼器，並且接收機可以獲得良好的數據的接收品質。但是，如第二實施例所說明，LDPC-CC的生成方法並不限於上述的“具有良好特性的LDPC-CC”。
另外，第15圖的解碼器300將對數似然比設定單元310追加到可共享解碼器的電路之編碼率中的、與最大的編碼率對應的解碼器的結構，由此可以與多個編碼率對應而進行解碼。另外，對數似然比設定單元310根據編碼率，將與從時刻i的資訊Xr,i至資訊Xq-1,i為止的(q-2)個資訊對應的對數似然比設定為預設值。
另外，在以上的說明中，說明了編碼器200所支 援的最大的編碼率為3/4之情況，但支援的最大的編碼率並不限於此，也可以適用於支援編碼率(q-1)/q(q為5以上的整數)的情況(當然，最大編碼率為2/3也可以)。此時，採用編碼器200具備第一至第(q-1)資訊運算單元之結構，加法單元240獲得第一至第(q-1)資訊運算單元的運算結果、以及奇偶校驗運算單元230的運算結果之互斥或運算結果作為時刻i的奇偶校驗位元Pi即可。
另外，所有發送接收裝置(編碼器/解碼器)支援的編碼率都係基於上述第二實施例所述的方法之代碼時，透過具有支援的編碼率中的最高的編碼率之編碼器/解碼器，可以對應於多個編碼率之編碼和解碼，此時，削減運算規模之效果非常大。
另外，在上述的說明中，作為解碼方式的例子，以sum-product(和積)解碼為例進行了說明，但解碼方法並不限於此，若使用非專利文獻5至非專利文獻7所示的、例如使用min-sum(最小和)解碼、Normalized(正規化)BP(Belief Propagation，可靠度傳遞)解碼、Shuffled BP解碼、Offset BP解碼等的、message-passing(訊息傳遞)算法之解碼方法(BP解碼)，則可以同樣的進行。
接著，說明將本發明適用於根據通信狀況自適應的切換編碼率的通信裝置之情況的例子。另外，以下，以將本發明適用於無線通信裝置之情況為例進行說明，但本發明並不限於此，也可以適用於電力線通信(PLC：Power Line Communication)裝置、可見光通信裝置或光通信裝 置。
第18圖表示自適應的切換編碼率的通信裝置400之結構。第18圖的通信裝置400的編碼率決定單元410將從通信對方的通信裝置發送之接收信號(例如，由通信對方發送的反饋資訊)作為輸入，並對接收信號進行接收處理等。另外，編碼率決定單元410(例如從反饋資訊)獲得與通信對方的通信裝置之間的通信狀況的資訊，例如位元錯誤率、封包錯誤率、訊框錯誤率、接收電場強度等之資訊，並基於與通信對方的通信裝置之間的通信狀況的資訊，決定編碼率和調制方式。然後，編碼率決定單元410將所決定的編碼率和調制方式作為控制信號，輸出到編碼器200和調制單元420。
編碼率決定單元410使用例如第19圖所示的發送格式，將編碼率的資訊包含於控制資訊符號(symbol)中，由此將編碼器200使用的編碼率通知給通信對方的通信裝置。但是，設在第19圖中未圖示，但通信對方包含用於解調或通道估計所需的、例如已知信號(前置(preamble)、引導符號(pilot symbol)、參考符號等)。
由此，編碼率決定單元410接收由通信對方的通信裝置500發送的調制信號，並基於該通信狀況，決定要發送的調制信號之編碼率，由此自適應的切換編碼率。編碼器200基於控制信號所指定的編碼率，以上述的步驟進行LDPC-CC編碼。調制單元420使用控制信號所指定的調制方式，對編碼後的序列進行調制。
第20圖表示與通信裝置400進行通信的通信對方的通信裝置之結構例。第20圖的通信裝置500的控制資訊生成單元530從基帶信號所包含的控制資訊符號中提取控制資訊。在控制資訊符號中包含編碼率之資訊。控制資訊生成單元530將提取出的編碼率之資訊作為控制信號，輸出到對數似然比生成單元520和解碼器300。
接收單元510透過對與從通信裝置400發送的調制信號對應之接收信號進行頻率變換、正交解調等處理，獲得基帶信號，並將基帶信號輸出到對數似然比生成單元520。另外，接收單元510使用基帶信號所包含的已知信號，估計通信裝置400和通信裝置500之間的(例如，無線)傳輸路徑中的通道變動，並將估計出的通道估計信號輸出到對數似然比生成單元520。
另外，接收單元510使用基帶信號所包含的已知信號，估計通信裝置400和通信裝置500之間的(例如，無線)傳輸路徑中的通道變動，生成並輸出可判斷傳輸路徑的狀況之反饋資訊(通道變動本身，例如Channel State Information(通道狀態資訊)係其一例)。該反饋資訊藉由未圖示的發送裝置，發送到通信對方(通信裝置400)作為控制資訊之一部分。對數似然比生成單元520使用基帶信號，求出各個發送序列的對數似然比，並將所獲得的對數似然比輸出到解碼器300。
如上所述，解碼器300根據控制信號所示的編碼率(s-1)/s，將與從時刻i的資訊Xs,i至資訊Xs-1,i為止的資訊對 應的對數似然比設定為預設值，並使用基於在解碼器中進行了電路的共享之編碼率中的最大編碼率的LDPC-CC之奇偶校驗矩陣，進行BP解碼。
由此，適用了本發明的通信裝置400和通信對方的通信裝置500之編碼率可以根據通信狀況而自適應的變更。
另外，編碼率的變更方法並不限於此，通信對方的通信裝置500也可以具備編碼率決定單元410，並指定期望的編碼率。另外，也可以基於通信裝置500發送的調制信號，通信裝置400估計傳輸路徑的變動，並決定編碼率。此時，不需要上述的反饋資訊。
(第四實施例)
在第一實施例中，說明了錯誤修正能力較高的LDPC-CC。在本實施例中，補充說明錯誤修正能力較高的時變周期為3的LDPC-CC。在時變周期為3的LDPC-CC時，若生成規則的LDPC碼，則可以生成錯誤修正能力較高的代碼。
再次提示時變周期為3的LDPC-CC的奇偶校驗多項式。
在編碼率為1/2時：(D a1+D a2+D a3)X(D)+(D b1+D b2+D b3)P(D)=0...(42-1)
(D A1+D A2+D A3)X(D)+(D B1+D B2+D B3)P(D)=0...(42-2)
(D α1+D α2+D α3)X(D)+(D β1+D β2+D β3)P(D)=0...(42-3)
在編碼率為(n-1)/n時： (D a1,1+D a1,2+D a1,3)X 1(D)+(D a2,1+D a2,2+D a2,3)X 2(D)+…+(D an-1,1+D an-1,2+D an-1,3)X n-1(D)+(D b1+D b2+D b3)P(D)=0...(43-1)
(D A1,1+D A1,2+D A1,3)X 1(D)+(D A2,1+D A2,2+D A2,3)X 2(D)+…+(D An-1,1+D An-1,2+D An-1,3)X n-1(D)+(D B1+D B2+D B3)P(D)=0...(43-2)
(D α1,1+D α1,2+D α1,3)X 1(D)+(D α2,1+D α2,2+D α2,3)X 2(D)+…+(D αn-1,1+D αn-1,2+D αn-1,3)X n-1(D)+(D β1+Dβ 2+D β3)P(D)=0...(43-3)
在此，為了使奇偶校驗矩陣為滿秩(full rank)，而且可以依次且簡單的求出奇偶校驗位元，以下的條件成立。
b3=0、即、Db3=1
B3=0、即、DB3=1
β3=0、即、Dβ3=1
另外，為了容易瞭解資訊與奇偶校驗位元之關係，最 好有以下的條件。
ai,3=0、即、Dai,3=1(i=1,2,...,n-1)
Ai,3=0、即、DAi,3=1(i=1,2,...,n-1)
αi,3=0、即、Dαi,3=1(i=1,2,...,n-1)
其中，也可以為ai,3%3=0、Ai,3%3=0、αi,3%3=0。
此時，為了透過減少唐納圖中的環(loop)6之數，生成錯誤修正能力較高之規則的LDPC碼，需要滿足以下的條件。
也就是說，在著眼於資訊Xk(k=1、2、...、n-1)的係數時，需要滿足從#Xk1至#Xk14為止的任一個。
#Xk1：(ak,1%3,ak,2%3)=[0,1],(Ak,1%3,Ak,2%3)=[0,1],(αk,1%3,αk,2%3)=[0,1]
#Xk2：(ak,1%3,ak,2%3)=[0,1],(Ak,1%3,Ak,2%3)=[0,2],(αk,1%3,αk,2%3)=[1,2]
#Xk3：(ak,1%3,ak,2%3)=[0,1],(Ak,1%3,Ak,2%3)=[1,2],(αk,1%3,αk,2%3)=[1,1]
#Xk4：(ak,1%3,ak,2%3)=[0,2],(Ak,1%3,Ak,2%3)=[1,2],(αk,1%3,αk,2%3)=[0,1]
#Xk5：(ak,1%3,ak,2%3)=[0,2],(Ak,1%3,Ak,2%3)=[0,2],(αk,1%3,αk,2%3)=[0,2]
#Xk6：(ak,1%3,ak,2%3)=[0,2],(Ak,1%3,Ak,2%3)=[2,2],(αk,1%3,αk,2%3)=[1,2]
#Xk7：(ak,1%3,ak,2%3)=[1,1],(Ak,1%3,Ak,2%3)=[0,1],(αk,1%3,αk,2%3)=[1,2]
#Xk8：(ak,1%3,ak,2%3)=[1,1],(Ak,1%3,Ak,2%3)=[1,1],(αk,1%3,αk,2%3)=[1,1]
#Xk9：(ak,1%3,ak,2%3)=[1,2],(Ak,1%3,Ak,2%3)=[0,1],(αk,1%3,αk,2%3)=[0,2]
#Xk10：(ak,1%3,ak,2%3)=[1,2],(Ak,1%3,Ak,2%3)=[0,2],(αk,1%3,αk,2%3)=[2,2]
#Xk11：(ak,1%3,ak,2%3)=[1,2],(Ak,1%3,Ak,2%3)=[1,1],(αk,1%3,αk,2%3)=[0,1]
#Xk12：(ak,1%3,ak,2%3)=[1,2],(Ak,1%3,Ak,2%3)=[1,2],(αk,1%3,αk,2%3)=[1,2]
#Xk13：(ak,1%3,ak,2%3)=[2,2],(Ak,1%3,Ak,2%3)=[1,2],(αk,1%3,αk,2%3)=[0,2]
#Xk14：(ak,1%3,ak,2%3)=[2,2],(Ak,1%3,Ak,2%3)=[2,2],(αk,1%3,αk,2%3)=[2,2]
另外，在上述中，在a=b時，(x,y)=[a,b]表示x=y=a(=b)，在a≠b時，(x,y)=[a,b]表示x=a、y=b或x=b、y=a(以下同)。
與此相同，在著眼於奇偶校驗位元的係數時，需要滿足從#P1至#P14為止的任一個。
#P1：(b1%3,b2%3)=[0,1],(B1%3,B2%3)=[0,1],(β1%3,β2%3)=[0,1]
#P2：(b1%3,b2%3)=[0,1],(B1%3,B2%3)=[0,2],(β1%3,β2%3)=[1,2]
#P3：(b1%3,b2%3)=[0,1],(B1%3,B2%3)=[1,2],(β1%3,β2%3)=[1,1]
#P4：(b1%3,b2%3)=[0,2],(B1%3,B2%3)=[1,2],(β1%3,β2%3)=[0,1]
#P5：(b1%3,b2%3)=[0,2],(B1%3,B2%3)=[0,2],(β1%3,β2%3)=[0,2]
#P6：(b1%3,b2%3)=[0,2],(B1%3,B2%3)=[2,2],(β1%3,β2%3)=[1,2]
#P7：(b1%3,b2%3)=[1,1],(B1%3,B2%3)=[0,1],(β1%3,β2%3)=[1,2]
#P8：(b1%3,b2%3)=[1,1],(B1%3,B2%3)=[1,1],(β1%3,β2%3)=[1,1]
#P9：(b1%3,b2%3)=[1,2],(B1%3,B2%3)=[0,1],(β1%3,β2%3)=[0,2]
#P10：(b1%3,b2%3)=[1,2],(B1%3,B2%3)=[0,2],(β1%3,β2%3)=[2,2]
#P11：(b1%3,b2%3)=[1,2],(B1%3,B2%3)=[1,1],(β1%3,β2%3)=[0,1]
#P12：(b1%3,b2%3)=[1,2],(B1%3,B2%3)=[1,2],(β1%3,β2%3)=[1,2]
#P13：(b1%3,b2%3)=[2,2],(B1%3,B2%3)=[1,2],(β1%3,β2%3)=[0,2]
#P14：(b1%3,b2%3)=[2,2],(B1%3,B2%3)=[2,2],(β1%3,β2%3)=[2,2]
第一實施例所說明的特性良好的LDPC-CC係滿足在上述條件中的、#Xk12和#P12之條件的LDPC-CC。另外，若與第二實施例並用，則在與多個編碼率對應時，可以縮小編碼器和解碼器的電路規模，並且可以獲得較高的錯誤修正能力。
以下，表示滿足上述從#Xk1至#Xk14為止的任一個、以及從#P1至#P14為止的任一個之條件的時變周期為3的LDPC-CC的奇偶校驗多項式之一例。
編碼率R=1/2：A X1,1(D)X 1(D)+B 1(D)P(D)=(D 286+D 164+1)X 1(D)+(D 92+D 7+1)P(D)=0...(44-1)
A X1,2(D)X 1(D)+B 2(D)P(D)=(D 370+D 317+1)X 1(D)+(D 95+D 22+1)P(D)=0...(44-2)
A X1,3(D)X 1(D)+B 3(D)P(D)=(D 346+D 86+1)X 1(D)+(D 88+D 26+1)P(D)=0...(44-3)
編碼率R=2/3： A X1,1(D)X 1(D)+A X2,1(D)X 2(D)+B 1(D)P(D)=(D 286+D 164+1)X 1(D)+(D 385+D 242+1)X 2(D)+(D 92+D 7+1)P(D)=0...(45-1)
A X1,2(D)X 1(D)+A X2,2(D)X 2(D)+B 2(D)P(D)=(D 370+D 317+1)X 1(D)+(D 125+D 103+1)X 2(D)+(D 95+D 22+1)P(D)=0...(45-2)
A X1,3(D)X 1(D)+A X2,3(D)X 2(D)+B 3(D)P(D)=(D 346+D 86+1)X 1(D)+(D 319+D 290+1)X 2(D)+(D 88+D 26+1)P(D)=0...(45-3)
編碼率R=3/4：A X1,1(D)X 1(D)+A X2,1(D)X 2(D)+A X3,1(D)X 3(D)+B 1(D)P(D)=(D 286+D 164+1)X 1(D)+(D 385+D 242+1)X 2(D)+(D 343+D 284+1)X 3(D)+(D 92+D 7+1)P(D)=0...(46-1)
A X1,2(D)X 1(D)+A X2,2(D)X 2(D)+A X3,2(D)X 3(D)+B 2(D)P(D)=(D 370+D 317+1)X 1(D)+(D 125+D 103+1)X 2(D)+(D 259+D 14+1)X 3(D)+(D 95+D 22+1)P(D)=0...(46-2)
A X1,3(D)X 1(D)+A X2,3(D)X 2(D)+A X3,3(D)X 3(D)+B 3(D)P(D)=(D 346+D 86+1)X 1(D)+(D 319+D 290+1)X 2(D)+(D 145+D 11+1)X 3(D)+(D 88+D 26+1)P(D)=0...(46-3)
編碼率R=4/5：A X1,1(D)X 1(D)+A X2,1(D)X 2(D)+A X3,1(D)X 3(D)+A X4,1(D)X 4(D)+B 1(D)P(D)=(D 286+D 164+1)X 1(D)+(D 385+D 242+1)X 2(D)+(D 343+D 284+1)X 3(D)+(D 283+D 68+1)X 4(D)+(D 92+D 7+1)P(D)=0...(47-1)
A X1,2(D)X 1(D)+A X2,2(D)X 2(D)+A X3,2(D)X 3(D)+A X4,2(D)X 4(D)+B 2(D)P(D)=(D 370+D 317+1)X 1(D)+(D 125+D 103+1)X 2(D)+(D 259+D 14+1)X 3(D)+(D 256+D 188+1)X 4(D)+(D 95+D 22+1)P(D)=0...(47-2)
A X1,3(D)X 1(D)+A X2,3(D)X 2(D)+A X3,3(D)X 3(D)+A X4,3(D)X 4(D)+B 3(D)P(D)=(D 346+D 86+1)X 1(D)+(D 319+D 290+1)X 2(D)+(D 145+D 11+1)X 3(D)+(D 287+D 73+1)X 4(D)+(D 88+D 26+1)P(D)=0...(47-3)
另外，由於上述LDPC-CC的奇偶校驗多項式滿足第二實施例所述的條件，所以可以實現編碼器的電路的共享、以及解碼器的共享。
另外，在使用式(44-i)、式(45-i)、式(46-i)、式(47-i)所示的LDPC-CC的奇偶校驗多項式時(i=1,2,3)，如第21圖所示，已確認需要的終止數根據數據(資訊)X的位元數(以下，稱為“資訊大小(Information size)”)而不同。在此，終止數係指，透過進行上述的Information-zero-termination，由虛擬的已知資訊位元“0”生成的奇偶校驗位元之數，且係實際發送的冗餘位元數。另外，在第21圖中，Real R(實效編碼率)表示考慮了由冗餘位元構成的終止序列時的編碼率。
以下，表示滿足上述從#Xk1至#Xk14為止的任一個、以及從#P1至#P14為止的任一個之條件的時變周期為3的LDPC-CC的奇偶校驗多項式之另一例。
編碼率R=1/2：A X1,1(D)X 1(D)+B 1(D)P(D)=(D 214+D 185+1)X 1(D)+(D 215+D 145+1)P(D)=0...(48-1)
A X1,2(D)X 1(D)+B 2(D)P(D)=(D 160+D 62+1)X 1(D)+(D 206+D 127+1)P(D)=0...(48-2)
A X1,3(D)X 1(D)+B 3(D)P(D)=(D 196+D 143+1)X 1(D)+(D 211+D 119+1)P(D)=0...(48-3)
編碼率R=2/3：A X1,1(D)X 1(D)+A X2,1(D)X 2(D)+B 1(D)P(D)=(D 214+D 185+1)X 1(D)+(D 194+D 67+1)X 2(D)+(D 215+D 145+1)P(D)=0...(49-1)
A X1,2(D)X 1(D)+A X2,2(D)X 2(D)+B 2(D)P(D)=(D 160+D 62+1)X 1(D)+(D 226+D 209+1)X 2(D)+(D 206+D 127+1)P(D)=0...(49-2)
A X1,3(D)X 1(D)+A X2,3(D)X 2(D)+B 3(D)P(D)=(D 196+D 143+1)X 1(D)+(D 115+D 104+1)X 2(D)+(D 211+D 119+1)P(D)=0...(49-3)
編碼率R=3/4：A X1,1(D)X 1(D)+A X2,1(D)X 2(D)+A X3,1(D)X 3(D)+B 1(D)P(D)=(D 214+D 185+1)X 1(D)+(D 194+D 67+1)X 2(D)+(D 196+D 68+1)X 3(D)+(D 215+D 145+1)P(D)=0...(50-1)
A X1,2(D)X 1(D)+A X2,2(D)X 2(D)+A X3,2(D)X 3(D)+B 2(D)P(D)=(D 160+D 62+1)X 1(D)+(D 226+D 209+1)X 2(D)+(D 98+D 37+1)X 3(D)+(D 206+D 127+1)P(D)=0...(50-2)
A X1,3(D)X 1(D)+A X2,3(D)X 2(D)+A X3,3(D)X 3(D)+B 3(D)P(D)=(D 196+D 143+1)X 1(D)+(D 115+D 104+1)X 2(D)+(D 176+D 136+1)X 3(D)+(D 211+D 119+1)P(D)=0...(50-3)
編碼率R=4/5：A X1,1(D)X 1(D)+A X2,1(D)X 2(D)+A X3,1(D)X 3(D)+A X4,1(D)X 4(D)+B 1(D)P(D)=(D 214+D 185+1)X 1(D)+(D 194+D 67+1)X 2(D)+(D 196+D 68+1)X 3(D)+(D 217+D 122+1)X 4(D)+(D 215+D 145+1)P(D)=0...(51-1)
A X1,2(D)X 1(D)+A X2,2(D)X 2(D)+A X3,2(D)X 3(D)+A X4,2(D)X 4(D)+B 2(D)P(D)=(D 160+D 62+1)X 1(D)+(D 226+D 209+1)X 2(D)+(D 98+D 37+1)X 3(D)+(D 71+D 34+1)X 4(D)+(D 206+D 127+1)P(D)=0...(51-2)
A X1,3(D)X 1(D)+A X2,3(D)X 2(D)+A X3,3(D)X 3(D)+A X4,3(D)X 4(D)+B 3(D)P(D)=(D 196+D 143+1)X 1(D)+(D 115+D 104+1)X 2(D)+(D 176+D 136+1)X 3(D)+(D 212+D 187+1)X 4(D)+(D 211+D 119+1)P(D)=0...(51-3)
第22圖表示在使用式(48-i)、式(49-i)、式(50-i)、式(51-i)所示的LDPC-CC的奇偶校驗多項式時(i=1,2,3)所需的終止數之一例。
第23圖表示在式(48-i)、式(49-i)、式(50-i)、式(51-i)所示的各個編碼率中(i=1,2,3)的、資訊大小Is和終止數mt之關係。另外，若將用於生成終止序列而插入的虛擬的已知資訊位元(“0”)之數設為mz，則在編碼率為(n-1)/n時，在mt和mz之間以下的關係成立。
m z =(n-1)m t (k=0)...(52-1)
m z =(n-1)m t +(n-1)-k(k≠0)...(52-2)
另外，k=Is%(n-1)。
(第五實施例)
在本實施例中，說明在使用第四實施例中說明的具有良好特性的LDPC-CC時，使錯誤修正能力不惡化，而且可以避免資訊的傳輸效率的下降之通信裝置和通信方法。
基於第21圖和第22圖，已確認在Information-zero-termination時所需的終止數根據資訊大小而不同。因此，為使無論資訊大小如何，終止數都一律固定，而且使錯誤修正能力不惡化，產生將終止數設定為較大的數值之必要性，有時存在Real R(實效編碼率)下降，資訊的傳輸效率下降之情況。
因此，在本實施例中，說明根據資訊大小，變更作為冗餘位元而發送的終止數之通信裝置和通信方法。由 此，使錯誤修正能力不惡化，而且可以避免資訊的傳輸效率的下降。
第24圖係表示本實施例的通信裝置600的主要結構之方塊圖。
編碼率設定單元610輸入包含透過本裝置設定的編碼率之資訊的控制資訊信號、或者從通信對方的通信裝置發送的反饋信號。在輸入控制資訊信號時，編碼率設定單元610基於控制資訊信號所包含的編碼率之資訊，設定編碼率。
另外，在輸入反饋信號時，編碼率設定單元610獲得反饋信號所包含的與通信對方的通信裝置之間的通信狀況之資訊，例如可以估計位元錯誤率、封包錯誤率、訊框錯誤率、接收電場強度等之通信品質的資訊，並基於與通信對方的通信裝置之間的通信狀況之資訊，決定編碼率。編碼率設定單元610將所設定的編碼率之資訊包含於設定編碼率信號中，並將設定編碼率信號輸出到編碼器630內的終止序列長度決定單元631和奇偶校驗運算單元632。另外，編碼率設定單元610將所設定的編碼率之資訊輸出到發送資訊生成和資訊長度檢測單元620。
發送資訊生成和資訊長度檢測單元620生成或獲得發送數據(資訊)，並將由發送數據(資訊)構成的資訊序列輸出到奇偶校驗運算單元632。另外，發送資訊生成和資訊長度檢測單元620檢測發送數據(資訊)的序列長度(以下，稱為“資訊長度”)即資訊大小，將檢測出的資訊大小之資訊包 含於資訊長度信號中，並將資訊長度信號輸出到終止序列長度決定單元631。另外，發送資訊生成和資訊長度檢測單元620將已知資訊序列附加到資訊序列的最末端，所述已知資訊序列由用於生成相當於從終止序列長度決定單元631通知的終止序列長度之冗餘位元所需的已知資訊位元(例如，“0”)構成。
終止序列長度決定單元631根據資訊長度信號所示的資訊大小和設定編碼率信號所示的編碼率，決定終止序列長度(終止數)。在後面敘述終止序列長度的具體的決定方法。終止序列長度決定單元631將所決定的終止序列長度包含於終止序列長度信號中，並將終止序列長度信號輸出到發送資訊生成和資訊長度檢測單元620、以及奇偶校驗運算單元632。
奇偶校驗運算單元632計算對於資訊序列和已知資訊序列之奇偶校驗位元，並將獲得的奇偶校驗位元輸出到調制單元640。
調制單元640對資訊序列和奇偶校驗位元(包含終止序列)進行調制處理。
在第24圖中，記述為“資訊長度(Information Length)信號”，但本發明並不限於此，只要係用於控制終止序列長度之指標的資訊，任何信號都可以。例如，也可以基於去除了終止的資訊之數及奇偶校驗位元之數的和的資訊(Length(長度)資訊)、資訊數以及調制方式之資訊，求出發送信號的訊框長度，並以該訊框長度代替資訊長度信 號。
接著，使用第25圖說明終止序列長度決定單元631中的終止序列長度之決定方法。第25圖表示基於資訊大小和各個編碼率，將終止序列長度切換為2階段時之例子。另外，第25圖以在通信裝置600中，將資訊大小的最小大小設定為512位元為前提。但是，最小大小不一定為恆定。
在第25圖中，α係需要發送的發送數據(資訊)之資訊長度。例如，在編碼率為1/2時，在512α1023中，終止序列長度決定單元631將終止序列長度設定為380位元，在1024α中，終止序列長度決定單元631將終止序列長度設定為340位元。由此，透過終止序列長度決定單元631基於發送數據(資訊)之資訊長度α，設定終止序列長度，將終止序列長度設定為使錯誤修正能力不惡化，而且可以防止資訊的傳輸效率的下降之序列長度。
在上述的說明中，以在各個編碼率中，將終止序列長度切換為2階段之情況為例進行了說明，但本發明並不限於此，例如，也可以如第26圖所示，以3階段或其以上的階段切換終止序列長度。由此，透過基於資訊長度(資訊大小)，將終止序列長度(終止數)切換為多個階段，可以將終止序列長度設定為適合於使錯誤修正能力不惡化，而且可以防止資訊的傳輸效率的下降之序列長度。
通信裝置600使用例如第27圖所示的發送格式，將編碼率的資訊包含於與編碼率有關的符號中，由此將編碼器630使用的編碼率通知給通信對方的通信裝置。另外， 透過通信裝置600將資訊長度(資訊大小)之資訊包含於與資訊大小有關的符號中，將資訊長度(資訊大小)之資訊通知給通信對方的通信裝置。另外，通信裝置600將調制方式、發送方法或用於識別通信對方之資訊包含於控制資訊符號中而通知給通信對方的通信裝置。另外，通信裝置600將資訊序列和奇偶校驗位元包含於數據符號中而通知給通信對方的通信裝置。
第28圖表示與通信裝置600進行通信的通信對方的通信裝置700之結構例。另外，在第28圖的通信裝置700中，對與第20圖共同的結構部分附加與第20圖相同的標號，並省略說明。相對於第20圖的通信裝置500，第28圖的通信裝置700包括控制資訊生成單元710和解碼器720，以代替控制資訊生成單元530和解碼器300。
控制資訊生成單元710從透過對基帶信號進行解調(和解碼)所獲得的、與編碼率有關之符號中，提取編碼率的資訊。另外，控制資訊生成單元710從透過對基帶信號進行解調(和解碼)所獲得的、與資訊大小有關之符號中，提取資訊長度(資訊大小)的資訊。另外，控制資訊生成單元710從控制資訊符號中，提取調制方式、發送方法、或用於識別通信對方的資訊。控制資訊生成單元710將包含提取出的編碼率之資訊和資訊長度(資訊大小)之資訊的控制信號，輸出到對數似然比生成單元520和解碼器720。
解碼器720保持如第25圖或第26圖所示的各個編碼率中的資訊大小和終止序列長度之間的關係的表，並基 於該表、編碼率的資訊以及資訊長度(資訊大小)的資訊，判定數據符號所包含的終止序列長度。解碼器720基於編碼率和判定出的終止序列長度，進行BP解碼。由此，通信裝置700可以進行錯誤修正能力較高的解碼。
第29圖和第30圖係表示通信裝置600和通信裝置700之間的資訊的流向之一例的圖。第29圖與第30圖的不同之處在於，在通信裝置600和通信裝置700中的哪一方設定編碼率。具體而言，第29圖表示通信裝置600決定編碼率時的資訊之流向，第30圖表示通信裝置700決定編碼率時的資訊之流向。
如上所述，在本實施例中，終止序列長度決定單元631根據資訊長度(資訊大小)和編碼率，決定附加到資訊序列之末端而發送的終止序列的序列長度，奇偶校驗運算單元632對資訊序列、以及用於生成相當於所決定的終止序列長度之終止序列所需的已知資訊序列進行LDPC-CC編碼，計算奇偶序列。由此，使錯誤修正能力不惡化，而且可以避免資訊的傳輸效率的下降。
(第六實施例)
在第五實施例中，說明了根據資訊長度(資訊大小)和編碼率，決定(變更)附加到資訊序列之末端的終止序列長度的情況。由此，使錯誤修正能力不惡化，而且可以避免資訊的傳輸效率的下降。
在本實施例中，說明如第五實施例所示，在根據資訊長度(資訊大小)變更終止序列長度時，對可使用的編碼 率設定限制之情況。由此，可以避免錯誤修正能力的惡化。
如圖第21圖，第31圖表示在使用式(44-i)、式(45-i)、式(46-i)、式(47-i)所示的LDPC-CC的奇偶校驗多項式時(i=1,2,3)所需的終止數和編碼率之間的關係。由第31圖可知，在資訊大小為512位元、1024位元、2048位元中，若比較編碼率為3/4的實效編碼率(Real R)與編碼率為4/5的實效編碼率，則在兩者之間沒有很大的差異。例如，在資訊大小為1024位元時，在編碼率為3/4中，實效編碼率為0.5735，相對於此，在編碼率為4/5中，實效編碼率為0.5626，差異僅為0.01左右。另外，與編碼率為4/5的實效編碼率相比，編碼率為3/4的實效編碼率較大，實效編碼率的大小逆轉。因此，根據資訊大小，即使使用編碼率3/4，也存在不適合獲得較高的錯誤修正能力以及提高傳輸效率之情況。
第32A圖、第32B圖、第32C圖和第32D圖表示將第31圖所示的序列長度的終止序列附加到資訊大小為512位元、1024位元、2048位元、4096位元之資訊序列時的位元錯誤率(Bit Error Rate：BER)/區塊錯誤率(Block Error Rate：BLER)特性。在第32A圖、第32B圖、第32C圖和第32D圖中，橫軸表示SNR(Signal-to-Noise power ratio，信號雜訊功率比)[dB]，縱軸表示BER/BLER特性，實線表示位元錯誤率特性，虛線表示區塊錯誤率特性。另外，在第32A圖、第32B圖、第32C圖和第32D圖中，TMN表示終止數(Terminaltion number)。
由第32A圖、第32B圖、第32C圖和第32D圖可知， 在考慮了終止序列時，無論資訊大小如何，編碼率R=3/4的BER/BLER特性都優於編碼率R=4/5的BER/BLER特性。
基於上述兩點，為了實現兼顧提高錯誤修正能力以及提高資訊的傳輸效率，例如，在資訊大小小於4096位元時，不支援編碼率R=4/5，也就是說，在資訊大小小於4096位元時，僅支援編碼率R=1/2、2/3、3/4，而在資訊大小為4096位元以上時，支援編碼率R=1/2、2/3、3/4、4/5，由此在資訊大小小於4096位元時，不使用傳輸效率劣於編碼率R=3/4的編碼率R=4/5，所以可以實現兼顧提高錯誤修正能力以及提高資訊的傳輸效率。
另外，由第32A圖、第32B圖、第32C圖和第32D圖可知，資訊大小為512位元的BER/BLER特性(參照第32A圖)顯著優於其他資訊大小的BER/BLER特性。例如，在資訊大小為512位元時的編碼率2/3的BER特性具有與在資訊大小為1024位元時的編碼率1/2的BER/BLER特性大致相等的特性，有時存在實際上不需要資訊大小為512位元時的編碼率1/2的BER/BLER特性之情況。編碼率越低，傳輸效率越下降，所以考慮此點，例如在資訊大小為512位元時，也可以採用不支援編碼率1/2之方法。
第33圖係資訊大小和支援編碼率之間的對應表。如第33圖所示，根據資訊大小，存在不支援的編碼率。無論資訊大小如何，只要係被支援的編碼率為恆定，則在第29圖和第30圖的兩個情況下，也可以在通信裝置600和通信裝置700之間進行通信。但是，如第33圖所示，在本實施例 中，根據資訊大小，存在不支援的編碼率，所以需要調整所指定的編碼率。以下，說明本實施例的通信裝置。
第34圖係表示本實施例的通信裝置600A的主要結構之方塊圖。另外，在第34圖的通信裝置600A中，對與第24圖共同的結構部分附加與第24圖相同的標號，並省略說明。第34圖的通信裝置600A包括編碼器630A，以代替第24圖的編碼器630。編碼器630A採用對編碼器630追加了編碼率調整單元633的結構。
編碼率調整單元633基於發送資訊生成和資訊長度檢測單元620輸入的資訊長度信號所包含的資訊長度(資訊大小)，調整從編碼率設定單元610輸入的設定編碼率信號所包含的編碼率。具體而言，編碼率調整單元633保持如第33圖所示的資訊大小和支援編碼率之間的對應表，將基於控制資訊信號或反饋信號而設定的編碼率與對應表進行對照，調整編碼率。例如，在資訊長度(資訊大小)為1024位元，設定編碼率信號表示編碼率為4/5時，基於對應表，編碼率為4/5不受到支援，所以編碼率調整單元633將小於編碼率為4/5的編碼率中的、數值最大的3/4設定為編碼率。如第31圖所示，在資訊長度(資訊大小)為1024位元時，編碼率為4/5時的Real R為0.5626，其小於編碼率為3/4的Real R(0.5735)，而且如第32B圖所示，對BER/BLER特性而言，編碼率為3/4也較為良好。因此，在資訊長度(資訊大小)為1024時，透過使用編碼率為3/4而不使用編碼率為4/5，可以使錯誤修正能力不惡化，而且使資訊的傳輸效率不下降。
換言之，在第一編碼率(3/4)<第二編碼率(4/5)時，在與第一編碼率(3/4)對應的第一實效編碼率(0.5735)以及與第二編碼率(4/5)對應的第二實效編碼率(0.5626)相等程度之情況下，在第二編碼率被指定時，編碼率調整單元633將編碼率調整為第一編碼率。由此，可以使錯誤修正能力不惡化，而且使資訊的傳輸效率不下降。
另外，例如，在資訊長度(資訊大小)為512位元，設定編碼率信號表示編碼率為1/2時，基於對應表，編碼率為1/2不受到支援，所以編碼率調整單元633將大於編碼率為1/2的編碼率中的、數值最小的2/3設定為編碼率。如第32A圖所示，編碼率為1/2的BER/BLER特性極為良好，所以即使將編碼率設為2/3，可以使錯誤修正能力不惡化，而且使資訊的傳輸效率不下降。
換言之，在BER/BLER特性極為良好的第一編碼率被指定時，編碼率調整單元633將編碼率調整為大於第一編碼率的編碼率且可確保規定的線路品質的第二編碼率。
如此，在本實施例中，基於資訊長度(資訊大小)，變更通信裝置600A所支援的編碼率之數。例如，在第33圖所示的例子中，在資訊長度(資訊大小)小於512位元時，通信裝置600A僅支援兩個編碼率，在資訊長度(資訊大小)為512位元以上且小於4096位元時，支援三個編碼率，在資訊長度(資訊大小)為4096以上時，支援四個編碼率。透過變更支援的編碼率，可以實現兼顧提高錯誤修正能力以及提高資訊的傳輸效率。
如上所述，根據本實例，編碼率調整單元633根據資訊長度(資訊大小)，變更通信裝置600A支援的編碼率之數，並將編碼率調整為支援的編碼率中的任一個編碼率。由此，可以使錯誤修正能力不惡化，而且使資訊的傳輸效率不下降。
另外，通信裝置600A支援實效編碼率同等程度的編碼率中的、數值較小的編碼率。另外，通信裝置600A將BER/BLER特性極為良好的編碼率不包含於支援的編碼率中，僅支援可確保規定的線路品質之編碼率。由此，可以確保規定的線路品質，並且避免傳輸效率的下降。
如上所述，透過根據資訊長度(資訊大小)，變更支援的編碼率之數，可以實現兼顧提高錯誤修正能力以及提高資訊的傳輸效率。
在根據資訊長度(資訊大小)，變更支援的編碼率之數時，如第29圖所示，若通信裝置600A調整編碼率，設定終止序列長度，並將其編碼率的資訊和資訊長度(資訊大小)的資訊(或終止序列長度的資訊)同時發送到通信對方的通信裝置700，則通信裝置700可以正確的進行解碼。
當然，也可以將本實施例和第五實施例並用。也就是說，也可以根據編碼率和資訊大小(Information size)，變更終止數。
另一方面，如第30圖所示，在通信裝置600A決定資訊長度(資訊大小)之前，通信裝置600的通信對方的通信裝置設定編碼率時，或者如第35圖所示，在通信裝置600A 決定資訊長度(資訊大小)之前，通信裝置600A設定編碼率時，通信裝置600A的通信對方的通信裝置需要基於資訊長度(資訊大小)，調整編碼率。第36圖係此時的通信裝置700A的結構之方塊圖。
在第36圖的通信裝置700A中，對與第28圖共同的結構部分附加與第28圖相同的標號，並省略說明。第36圖的通信裝置700A採用對第28圖的通信裝置700追加了編碼率調整單元730的結構。
以下，說明通信裝置600A在資訊長度(資訊大小)小於4096位元時，支援編碼率1/2、2/3、3/4，而在資訊長度(資訊大小)為4097位元時，支援編碼率1/2、2/3、3/4、4/5之情況。
此時，在決定資訊長度(資訊大小)之前，決定要發送的資訊序列的編碼率4/5，通信裝置600A和通信裝置700A共享該編碼率的資訊。在資訊長度(資訊大小)為512位元時，如上所述，通信裝置600A的編碼率調整單元633將編碼率調整為3/4。只要係預先在通信裝置600A和通信裝置700A之間決定該規則，通信裝置600A和通信裝置700A就可以正確進行通信。
具體而言，如同編碼率調整單元633，編碼率調整單元730將包含編碼率的資訊和資訊長度(資訊大小)的資訊之控制信號作為輸入，並基於資訊長度(資訊大小)，調整編碼率。例如，在資訊長度(資訊大小)為512位元，編碼率為4/5時，編碼率調整單元730將編碼率調整為3/4。由此， 可以使錯誤修正能力不惡化，而且使資訊的傳輸效率不下降。
另外，作為其他的編碼率調整方法，也考慮無論編碼率如何，也使終止數恆定之方法。在第21圖的例子中，在資訊長度(資訊大小)為6144以上時，終止數一律為340位元。因此，在資訊長度(資訊大小)為6144位元以上時，編碼率調整單元633和編碼率調整單元730也可以無論編碼率如何，都使終止數恆定。另外，在資訊長度(資訊大小)小於6144時，編碼率調整單元633和編碼率調整單元730也可以使用例如適合終止數340位元之其他奇偶校驗多項式，對應各個編碼率。另外，也可以使用完全不同的代碼。例如，也可以使用區塊碼。
(第七實施例)
在上述各個實施例中，說明了在編碼器和解碼器中，可以共享與編碼率1/2以上的多個編碼率對應的電路之LDPC-CC。具體而言，說明了可以共享電路的、可與編碼率(n-1)/n(n=2、3、4、5)對應之LDPC-CC。在本實施例中，說明對編碼率1/3的對應方法。
第37圖係表示本實施例的編碼器的結構之一例的方塊圖。在第37圖的編碼器800中，編碼率設定單元810將編碼率輸出到控制單元820、奇偶校驗運算單元830、以及奇偶校驗運算單元840。
在編碼率設定單元810指定編碼率為1/2、2/3、3/4、4/5時，控制單元820控制對奇偶校驗運算單元840不輸入資 訊。另外，在將編碼率設定為1/3時，控制單元820控制使輸入到奇偶校驗運算單元830的資訊相同的資訊，輸入到奇偶校驗運算單元840。
奇偶校驗運算單元830係例如求透過式(44-i)、式(45-i)、式(46-i)、式(47-i)定義的(i=1,2,3)、編碼率為1/2、2/3、3/4、4/5的奇偶校驗位元之編碼器。
另外，在編碼率設定單元810指定編碼率為1/2、2/3、3/4、4/5時，奇偶校驗運算單元830進行基於對應的奇偶校驗多項式的編碼，並輸出奇偶校驗位元。
另外，在編碼率設定單元810指定編碼率為1/3時，奇偶校驗運算單元830進行基於編碼率為1/2(透過式(44-1)、式(44-2)、式(44-3)定義)的時變周期為3的LDPC-CC之奇偶校驗多項式的編碼，並輸出奇偶校驗位元P。
奇偶校驗運算單元840係求出編碼率為1/2的奇偶校驗位元之編碼器。在編碼率設定單元810指定編碼率為1/2、2/3、3/4、4/5時，奇偶校驗運算單元840不輸出奇偶校驗位元。
另外，在編碼率設定單元810指定編碼率為1/3時，奇偶校驗運算單元840將與輸入到奇偶校驗運算單元830的資訊相同的資訊作為輸入，進行基於編碼率為1/2的時變周期為3的LDPC-CC的奇偶校驗多項式的編碼，並輸出奇偶校驗位元Pa。
由此，編碼器800輸出資訊、奇偶校驗位元P、奇偶校驗位元Pa，所以編碼器800可以支援編碼率1/3。
第38圖係表示本實施例的解碼器的結構之一例的方塊圖。第38圖的解碼器900係與第37圖的編碼器800對應的解碼器。
控制單元910將表示編碼率的編碼率資訊和對數似然比作為輸入，在編碼率為1/2、2/3、3/4、4/5時，進行控制以使對數似然比不輸入BP解碼單元930。另外，在編碼率為1/3時，控制單元910控制使輸入到BP解碼單元920的對數似然比相同的對數似然比，輸入到BP解碼單元930。
在所有編碼率時，BP解碼單元920進行動作。具體而言，在編碼率為1/3時，BP解碼單元920使用奇偶校驗運算單元830中使用的編碼率為1/2的奇偶校驗多項式，進行BP解碼。另外，在編碼率為1/3時，BP解碼單元920將與透過進行BP解碼獲得的各個位元對應的對數似然比，輸出到BP解碼單元930。另一方面，在編碼率為1/2、2/3、3/4、4/5時，BP解碼單元920使用奇偶校驗運算單元830中使用的編碼率為1/2、2/3、3/4、4/5的奇偶校驗多項式，進行BP解碼。BP解碼單元920在進行規定次數的重複解碼後，輸出所獲得的對數似然比。
BP解碼單元930僅在編碼率為1/3時進行動作。具體而言，BP解碼單元930使用奇偶校驗運算單元840中使用的編碼率為1/2的奇偶校驗多項式，進行BP解碼，並將與透過進行BP解碼獲得的各個位元對應的對數似然比輸出到BP解碼單元920，進行規定次數的重複解碼後，輸出所獲得的對數似然比。
由此，解碼器900交換對數似然比，同時進行重複解碼，並進行如渦輪(turbo)解碼般的解碼，進行編碼率為1/3的解碼。
(第八實施例)
在第二實施例中，說明了生成可與多個編碼率(r-1)/r(r為2以上且q以下的整數)對應的時變周期為g(g為自然數)的LDPC-CC之編碼器。在本實施例中，表示生成可與多個編碼率(r-1)/r(r為2以上且q以下的整數)對應的時變周期為g(g為自然數)的LDPC-CC之另一個編碼器的結構例。
第39圖係本實施例的編碼器之結構例。另外，在第39圖的編碼器中，對與第37圖共同的結構部分附加與第37圖相同的標號，並省略說明。
第37圖的編碼器800係奇偶校驗運算單元830求出編碼率為1/2、2/3、3/4、4/5的奇偶校驗位元之編碼器，且係奇偶校驗運算單元840求出編碼率為1/2的奇偶校驗位元之編碼器，相對於此，在第39圖的編碼器800A中，例如，奇偶校驗運算單元830A和奇偶校驗運算單元840A都進行編碼率為2/3的時變周期3之LDPC-CC的編碼，而且奇偶校驗運算單元830A和奇偶校驗運算單元840A係透過不同的奇偶檢驗多項式定義的代碼。
在編碼率設定單元810指定編碼率為2/3時，控制單元820A進行控制以使資訊不輸入到奇偶校驗運算單元840A。另外，在將編碼率設定為1/2時，控制單元820A進行控制以使輸入到奇偶校驗運算單元830A的資訊相同的資訊， 輸入到奇偶校驗運算單元840A。
奇偶校驗運算單元830A係例如求出透過式(45-1)、式(45-2)、式(45-3)定義的編碼率為2/3的奇偶校驗位元之編碼器。另外，在編碼率設定單元810指定編碼率為1/2和2/3時，奇偶校驗運算單元830A輸出奇偶校驗位元P。
奇偶校驗運算單元840A係求出透過與奇偶校驗運算單元830A不同的奇偶校驗多項式定義的編碼率為2/3的奇偶校驗位元之編碼器。僅在編碼率設定單元810指定編碼率為1/2時，奇偶校驗運算單元840A輸出奇偶校驗位元Pa。
由此，在指定了編碼率為1/2時，編碼器800A對資訊2位元輸出奇偶校驗位元P和奇偶校驗位元Pa，所以編碼器800A可以實現1/2的編碼率。
另外，不言而喻，在第39圖中，奇偶校驗運算單元830A和奇偶校驗運算單元840A的編碼率並不限於2/3，也可以係編碼率為3/4、4/5、……，只要係奇偶校驗運算單元830A和奇偶校驗運算單元840A的編碼率相互相同即可。
以上，說明了本發明的實施例。另外，在從第一實施例至第四實施例中說明的與LDPC-CC有關的發明、以及在第五實施例以後說明的與資訊大小和終止大小之間的關係有關的發明，分別獨立的成立。
另外，本發明並不局限於上述所有的實施例，而係可以進行各種變更來實施。例如，在上述實施例中，主要說明透過編碼器和解碼器來實現之情況，但本發明並不 限於此，也可以適用於電力線通信裝置來實現之情況。
另外，可以將該編碼方法和解碼方法作為軟體來進行。例如，也可以將進行上述編碼方法和通信方法的程序預先保存在ROM(Read Only Memory，唯讀記憶體)中，並透過CPU(Central Processor Unit，中央處理器)使該程序動作。
另外，也可以將進行上述編碼方法和解碼方法的程序保存在可透過計算機讀取的記憶媒體中，將保存在記憶媒體中的程序記錄在計算機的RAM(Random Access Memory，隨機存取記憶體)中，並根據該程序使計算機動作。
另外，本發明並不限於無線通信，不言而喻，對電力線通信(PLC：Power Line Communication)、可見光通信和光通信也極為有用。
本發明的編碼器、解碼器和編碼方法，即使在使用了LDPC-CC的編碼器和解碼器中進行終止處理時，也可以使錯誤修正能力不惡化，並且避免資訊的傳輸效率的下降。
本申請案根據2009年3月2日提交的第2009-048535號的日本專利申請所公開的說明書、附圖以及說明書摘要，並其全部內容在此引入以做參考。
600‧‧‧通信裝置
610‧‧‧編碼率設定單元
620‧‧‧發送資訊生成和資訊長度檢測單元
631‧‧‧終止序列長度決定單元
632‧‧‧奇偶校驗計算單元
640‧‧‧調制單元

Claims (12)

  1. 一種發送裝置，具有：計算部，是使用低密度奇偶校驗旋迴碼(LDPC-CC)編碼以複數個位元構成之資訊序列與附加於前述資訊序列的已知資訊，藉此計算奇偶位元；輸出部，輸出前述資訊序列與前述奇偶位元；決定部，因應前述資訊序列之序列長度及編碼率決定前述奇偶位元中使用前述已知資訊所生成之奇偶序列之序列長度；及發送部，發送在前述資訊序列及前述奇偶位元追加了前述編碼率之值及前述資訊序列之序列長之值的發送信號。
  2. 如請求項1之發送裝置，其更具有調整部，該調整部是因應前述資訊序列之序列長度，變更所支援的編碼率之個數，而將前述編碼率調整為前述所支援之編碼率中的任一個編碼率。
  3. 一種發送方法，包含以下步驟：計算步驟，是使用低密度奇偶校驗旋迴碼(LDPC-CC)編碼以複數個位元構成之資訊序列與附加於前述資訊序列的已知資訊，並藉此計算奇偶位元；輸出步驟，輸出前述資訊序列與前述奇偶位元；決定步驟，因應前述資訊序列之序列長度及編碼率決定前述奇偶位元中使用前述已知資訊所生成之奇偶序列 之序列長度；及發送步驟，發送在前述資訊序列及前述奇偶位元追加了前述編碼率之值及前述資訊序列之序列長之值的發送信號。
  4. 如請求項3之發送方法，其更具有調整步驟，該調整部是因應前述資訊序列之序列長度，變更所支援的編碼率之個數，而將前述編碼率調整為前述所支援之編碼率中的任一個編碼率。
  5. 一種接收裝置，具有：接收部，接收信號；獲得部，由包含於前述接收信號之控制資訊獲得前述資訊序列之序列長之值以及編碼率之值，並算出因應前述資訊序列之序列長度及編碼率所決定之奇偶序列之序列長度，而前述奇偶序列是使用低密度奇偶校驗旋迴碼(LDPC-CC)編碼包含於前述接收信號之資訊序列與已知資訊而生成之信號，前述資訊序列是由複數個位元構成，前述已知資訊是附加在前述資訊序列之資訊；及解碼部，基於前述資訊序列之序列長度、前述奇偶序列之序列長度進行可靠度傳播解碼，而推測包含於前述接收信號之資訊序列。
  6. 如請求項5之接收裝置，其更具有調整部，該調整部是因應前述資訊序列之序列長度，變更所支援的編碼率之個數，而將前述編碼率調整為前述所支援之編碼率中的任一個編碼率。
  7. 一種接收方法，具有以下步驟：接收信號的步驟；由包含於前述接收信號之控制資訊獲得前述資訊序列之序列長之值以及編碼率之值，並算出因應前述資訊序列之序列長度及編碼率所決定之奇偶序列之序列長度的步驟，而前述奇偶序列是使用低密度奇偶校驗旋迴碼(LDPC-CC)編碼包含於前述接收信號之資訊序列與已知資訊而生成之信號，前述資訊序列是由複數個位元構成，前述已知資訊是附加在前述資訊序列之資訊；及基於前述資訊序列之序列長度、前述奇偶序列之序列長度進行可靠度傳播解碼，而推測包含於前述接收信號之資訊序列的步驟。
  8. 如請求項7之接收方法，其更具有調整部，該調整部是因應前述資訊序列之序列長度，變更所支援的編碼率之個數，而將前述編碼率調整為前述所支援之編碼率中的任一個編碼率。
  9. 一種發送訊號生成裝置，包含有：計算部，是使用低密度奇偶校驗旋迴碼(LDPC-CC)編碼以複數個位元構成之資訊序列與附加於前述資訊序列的已知資訊，並藉此計算奇偶位元；決定部，因應前述資訊序列之序列長度及編碼率決定前述奇偶位元中使用前述已知資訊生成之奇偶序列之序列長度；及輸出部，輸出前述資訊序列及前述奇偶位元。
  10. 如請求項9之發送信號生成裝置，其更具有調整手段，該調整手段是因應前述資訊序列之序列長度，變更所支援的編碼率之個數，而將前述編碼率調整為前述所支援之編碼率中的任一個編碼率。
  11. 一種接受信號生成裝置，具有：輸入部，輸入信號；獲得部，由包含於前述接收信號之控制資訊獲得前述資訊序列之序列長之值以及編碼率之值，並算出因應前述資訊序列之序列長度及編碼率所決定之奇偶序列之序列長度，而前述奇偶序列是使用低密度奇偶校驗旋迴碼(LDPC-CC)編碼包含於前述接收信號之資訊序列與已知資訊而生成之信號，前述資訊序列是由複數個位元構成，前述已知資訊是附加在前述資訊序列之資訊；及解碼部，基於前述資訊序列之序列長度、前述奇偶序列之序列長度進行可靠度傳播解碼，而推測包含於前述接收信號之資訊序列。
  12. 如請求項11之接收信號生成裝置，其更具有調整部，該調整部是因應前述資訊序列之序列長度，變更所支援的編碼率之個數，而將前述編碼率調整為前述所支援之編碼率中的任一個編碼率。
TW104102847A 2009-03-02 2010-03-02 編碼器、解碼器及編碼方法 TWI543542B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009048535A JP4898858B2 (ja) 2009-03-02 2009-03-02 符号化器、復号化器及び符号化方法

Publications (2)

Publication Number Publication Date
TW201519582A TW201519582A (zh) 2015-05-16
TWI543542B true TWI543542B (zh) 2016-07-21

Family

ID=42709419

Family Applications (5)

Application Number Title Priority Date Filing Date
TW099105949A TWI477085B (zh) 2009-03-02 2010-03-02 Encoders, decoders and encoding methods
TW108111729A TWI692212B (zh) 2009-03-02 2010-03-02 發送裝置、發送方法、訊號生成電路及訊號生成方法
TW104102847A TWI543542B (zh) 2009-03-02 2010-03-02 編碼器、解碼器及編碼方法
TW106113938A TWI659621B (zh) 2009-03-02 2010-03-02 發送裝置、發送方法、訊號生成電路及訊號生成方法
TW105115550A TWI589124B (zh) 2009-03-02 2010-03-02 編碼器、解碼器及編碼方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW099105949A TWI477085B (zh) 2009-03-02 2010-03-02 Encoders, decoders and encoding methods
TW108111729A TWI692212B (zh) 2009-03-02 2010-03-02 發送裝置、發送方法、訊號生成電路及訊號生成方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW106113938A TWI659621B (zh) 2009-03-02 2010-03-02 發送裝置、發送方法、訊號生成電路及訊號生成方法
TW105115550A TWI589124B (zh) 2009-03-02 2010-03-02 編碼器、解碼器及編碼方法

Country Status (8)

Country Link
US (6) US8819528B2 (zh)
EP (3) EP2963831B1 (zh)
JP (1) JP4898858B2 (zh)
KR (3) KR101625255B1 (zh)
CN (3) CN103973313B (zh)
BR (1) BRPI1011469B1 (zh)
TW (5) TWI477085B (zh)
WO (1) WO2010100848A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672030B (zh) * 2016-11-18 2019-09-11 日商索尼股份有限公司 送訊裝置、送訊方法、收訊裝置、及收訊方法
TWI678090B (zh) * 2016-11-18 2019-11-21 日商索尼股份有限公司 送訊裝置、送訊方法、收訊裝置、及收訊方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
JP5391253B2 (ja) * 2011-10-26 2014-01-15 パナソニック株式会社 送信装置及び送信方法
US9319310B2 (en) * 2012-11-15 2016-04-19 Compass Electro Optical Systems Ltd. Distributed switchless interconnect
JP5575965B2 (ja) * 2013-10-10 2014-08-20 パナソニック株式会社 送信装置及び送信方法
US10078612B2 (en) 2014-07-28 2018-09-18 Intel Corporation Mode selective balanced encoded interconnect
KR102254102B1 (ko) 2015-01-23 2021-05-20 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP5848472B2 (ja) * 2015-02-24 2016-01-27 パナソニック株式会社 受信装置及び受信方法
TWI606743B (zh) 2015-10-02 2017-11-21 財團法人工業技術研究院 多用戶疊加傳輸方法以及使用所述方法的基地台
CN107919941B (zh) * 2016-10-10 2022-01-25 深圳市硅派科技有限公司 基于重叠复用的调制解调方法和装置
WO2018182371A1 (en) 2017-03-30 2018-10-04 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding/decoding in communication or broadcasting system
CN109150420B (zh) * 2017-06-19 2022-02-25 华为技术有限公司 信息处理的方法、装置、通信设备和通信系统
RU178755U1 (ru) * 2017-07-04 2018-04-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Устройство декодирования ldpc-кодов
US10540379B2 (en) * 2017-12-11 2020-01-21 International Business Machines Corporation Searching base encoded text
CN110752892B (zh) * 2019-09-10 2022-04-08 航天恒星科技有限公司 M进制正交调制与m进制信道编码信号的接收处理方法
CN113472362A (zh) * 2020-03-31 2021-10-01 华为技术有限公司 用于数据通信的编码方法及装置
US11515962B2 (en) * 2020-04-16 2022-11-29 Qualcomm Incorporated Network coding based on feedback
WO2023133832A1 (zh) * 2022-01-14 2023-07-20 上海移远通信技术股份有限公司 无线通信的方法和装置

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778558B2 (en) * 1998-02-23 2004-08-17 Lucent Technologies Inc. System and method for incremental redundancy transmission in a communication system
US6658381B1 (en) * 1999-10-15 2003-12-02 Telefonaktiebolaget Lm Ericsson (Publ) Methods and systems for robust frame type detection in systems employing variable bit rates
DE60040805D1 (de) * 1999-12-20 2008-12-24 Research In Motion Ltd Hybrid-wiederholungsaufforderungsystem und -verfahren
BR0104453A (pt) * 2000-02-10 2002-02-19 Hughes Electronics Corp Sistema e método de decodificação de dados codificados e meio de instruções legivél por computador
DE10065919A1 (de) * 2000-11-07 2002-05-29 Bosch Gmbh Robert Verfahren zur codierten Modulation
US6925592B2 (en) * 2001-05-10 2005-08-02 Hitachi, Ltd. Turbo decoder, turbo encoder and radio base station with turbo decoder and turbo encoder
KR100474719B1 (ko) * 2001-11-30 2005-03-08 삼성전자주식회사 이동통신시스템에서 제어정보를 송수신하는 방법 및 장치
WO2004042991A1 (en) * 2002-11-08 2004-05-21 Infineon Technologies Ag A method of error control coding and decoding of messages in a packet-based data transmission system
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
KR100936022B1 (ko) * 2002-12-21 2010-01-11 삼성전자주식회사 에러 정정을 위한 부가정보 생성 방법 및 그 장치
KR100981510B1 (ko) * 2003-03-08 2010-09-10 삼성전자주식회사 이동통신 시스템에서 복합 재전송 제어 장치 및 방법
US8503577B2 (en) * 2003-07-17 2013-08-06 Agere Systems Llc Signal quality estimation in a wireless communication system
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
DE10339832A1 (de) * 2003-08-29 2005-03-17 Philips Intellectual Property & Standards Gmbh Verfahren zum verbesserten Erkennen der Gültigkeit von IEEE 802.11a Signalen sowie Schaltungsanordnung zur Durchführung des Verfahrens
JP4224370B2 (ja) * 2003-09-25 2009-02-12 パナソニック株式会社 入力制御装置及び入力制御方法
KR100955952B1 (ko) * 2003-10-13 2010-05-19 삼성전자주식회사 무선 통신 시스템에서 리프팅 저밀도 패러티 검사 부호를이용한 시공간 부호화 방법 및 장치
US7007218B2 (en) * 2004-02-03 2006-02-28 Harris Corporation Adaptive rate code combining automatic repeat request (ARQ) communications method and system
KR100630177B1 (ko) * 2004-02-06 2006-09-29 삼성전자주식회사 최대 다이버시티 이득을 가지는 시공간 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
JP2005340920A (ja) * 2004-05-24 2005-12-08 Samsung Yokohama Research Institute Co Ltd 信号処理装置、符号化方法および復号方法
KR20050123336A (ko) * 2004-06-24 2005-12-29 엘지전자 주식회사 Ｌｄｐｃ 코드를 이용한 가변 코드 레이트 적응 부호화 방법
ATE438970T1 (de) * 2004-06-29 2009-08-15 Ericsson Telefon Ab L M Verfahren zur verarbeitung von paketbasierten daten sowie übertragung und empfang
US7607073B1 (en) * 2004-08-04 2009-10-20 Marvell International Ltd. Methods, algorithms, software, circuits, receivers and systems for iteratively decoding a tailbiting convolutional code
US20060218459A1 (en) * 2004-08-13 2006-09-28 David Hedberg Coding systems and methods
WO2006020934A2 (en) * 2004-08-13 2006-02-23 Conexant Systems, Inc. Systems and methods for decreasing latency in a digital transmission system
CA2582917A1 (en) * 2004-09-30 2006-04-13 Viasat, Inc. Frame-based carrier frequency and phase recovery system and method
CN100550655C (zh) * 2004-11-04 2009-10-14 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法
US20060104341A1 (en) * 2004-11-16 2006-05-18 Magee David P Systems and methods for providing training data
KR100641052B1 (ko) * 2004-12-08 2006-11-02 한국전자통신연구원 Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법
EP1820275A4 (en) 2004-12-08 2009-11-25 Korea Electronics Telecomm LDPC CODERS AND DECODERS AND METHOD FOR LDPC CODING AND DECODING
US7924943B2 (en) * 2005-02-07 2011-04-12 Broadcom Corporation Method and system for optional closed loop mechanism with adaptive modulations for multiple input multiple output (MIMO) wireless local area network (WLAN) system
KR101157246B1 (ko) * 2005-05-16 2012-06-15 삼성전자주식회사 저밀도 패리티 검사 부호의 패딩 및 천공 방법
WO2006124071A1 (en) * 2005-05-18 2006-11-23 The Governors Of The University Of Alberta Decoder for low-density parity-check convolutional codes
US7499490B2 (en) * 2005-06-24 2009-03-03 California Institute Of Technology Encoders for block-circulant LDPC codes
US8229021B2 (en) * 2005-09-06 2012-07-24 Kddi Corporation Data transmission system and data transmission method
US7661037B2 (en) * 2005-10-27 2010-02-09 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n systems
CN1753315A (zh) * 2005-11-03 2006-03-29 华中科技大学 一种低密度奇偶校验码的编码方法
JP4558638B2 (ja) * 2005-12-15 2010-10-06 富士通株式会社 符号器および復号器
CN101009489B (zh) * 2006-01-26 2010-09-08 Ut斯达康通讯有限公司 Phs中利用udi信道的信道编码
KR100871249B1 (ko) * 2006-02-02 2008-11-28 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
JP2007215089A (ja) * 2006-02-13 2007-08-23 Fujitsu Ltd 復号装置及び復号方法
US8347173B2 (en) * 2006-03-30 2013-01-01 Fujitsu Limited Construction of parity-check matrices for non-binarys LDPC codes
KR100975558B1 (ko) * 2006-05-03 2010-08-13 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
EP4362592A2 (en) * 2006-05-19 2024-05-01 Panasonic Holdings Corporation Radio transmission device and radio transmission method
CN100486119C (zh) * 2006-05-26 2009-05-06 华中科技大学 一种结构化的ldpc编码方法
KR101277260B1 (ko) * 2006-06-08 2013-07-30 삼성전자주식회사 링크 최적화 매카니즘에 이용되는 전송 패킷의 구조 및이를 이용한 송수신 장치 및 방법
US7664008B2 (en) * 2006-07-05 2010-02-16 Nokia Corporation Apparatus, method and computer program product providing low-density parity-check block length selection
US20080049707A1 (en) * 2006-07-12 2008-02-28 Samsung Electronics Co., Ltd. Transmission packet for wireless transmission in a high frequency band, and method and apparatus for transmission/receiving using the same
KR101225081B1 (ko) * 2006-07-14 2013-01-22 삼성전자주식회사 비압축 ａｖ 데이터를 전송하기 위한 전송 패킷 구조 및이를 이용한 송수신 장치
WO2008034288A1 (en) * 2006-09-18 2008-03-27 Juntan Zhang Bit mapping scheme for an ldpc coded 16apsk system
JP2008153760A (ja) * 2006-12-14 2008-07-03 Samsung Electronics Co Ltd 情報符号化装置
KR101364160B1 (ko) 2007-01-24 2014-02-17 퀄컴 인코포레이티드 가변 크기들의 패킷들의 ｌｄｐｃ 인코딩 및 디코딩
US7861134B2 (en) * 2007-02-28 2010-12-28 Cenk Kose Methods and systems for LDPC coding
TW200840235A (en) * 2007-03-27 2008-10-01 Univ Nat Chiao Tung The method of assembly convolute comparison applied to the low density parity check
CN101282193B (zh) * 2007-04-03 2010-12-29 中兴通讯股份有限公司 数据传输系统和数据传输方法
US8687561B2 (en) * 2007-05-04 2014-04-01 Motorola Mobility Llc Method and system for link adaptation using metric feedback
US7654357B2 (en) * 2007-07-02 2010-02-02 Buell Motorcycle Company Radiator coil mounted on a motorcycle
JP5354979B2 (ja) 2007-07-12 2013-11-27 パナソニック株式会社 低密度パリティ検査畳み込み符号（ｌｄｐｃ−ｃｃ）符号化器及びｌｄｐｃ−ｃｃ復号器
JP5247273B2 (ja) 2007-07-13 2013-07-24 パナソニック株式会社 送信装置及び送信方法
US8015475B2 (en) * 2007-07-26 2011-09-06 Texas Instruments Incorporated Erasure decoding for receivers
JP4894680B2 (ja) 2007-08-22 2012-03-14 セイコーエプソン株式会社 電子機器、外部機器、機器システム、状態情報送信方法
CN101453297B (zh) * 2007-12-07 2010-12-01 中兴通讯股份有限公司 低密度生成矩阵码的编码方法和装置、及译码方法和装置
JP5203717B2 (ja) * 2007-12-19 2013-06-05 パナソニック株式会社 符号器、復号器、符号化方法、及び、復号方法
CN101222637A (zh) * 2008-02-01 2008-07-16 清华大学 具有特征标志的编码方法
WO2010001610A1 (ja) * 2008-07-02 2010-01-07 パナソニック株式会社 消失訂正符号化装置及び消失訂正符号化方法
CN101335528B (zh) * 2008-08-07 2011-05-11 中山大学 一种多元ldpc码的构造方法及编码方法
US8418036B2 (en) * 2008-10-16 2013-04-09 Entropic Communications, Inc. Method and apparatus for performing forward error correction in an orthogonal frequency division multiplexed communication network
US8335283B1 (en) * 2008-11-11 2012-12-18 Qualcomm Atheros, Inc. Weak signal detection in wireless communication systems
US7975189B2 (en) * 2008-11-14 2011-07-05 Trelliware Technologies, Inc. Error rate estimation/application to code-rate adaption
US8023530B1 (en) * 2009-01-07 2011-09-20 L-3 Communications Corp. Physical layer quality of service for wireless communications
WO2011058760A1 (ja) * 2009-11-13 2011-05-19 パナソニック株式会社 符号化方法、復号方法、符号化器、及び、復号器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672030B (zh) * 2016-11-18 2019-09-11 日商索尼股份有限公司 送訊裝置、送訊方法、收訊裝置、及收訊方法
TWI678090B (zh) * 2016-11-18 2019-11-21 日商索尼股份有限公司 送訊裝置、送訊方法、收訊裝置、及收訊方法

Also Published As

Publication number Publication date
TWI477085B (zh) 2015-03-11
US20170149524A1 (en) 2017-05-25
TWI589124B (zh) 2017-06-21
BRPI1011469A2 (pt) 2016-03-22
EP3468048B1 (en) 2022-10-12
CN103973313A (zh) 2014-08-06
EP2405583B1 (en) 2015-11-11
TWI659621B (zh) 2019-05-11
TWI692212B (zh) 2020-04-21
KR20110133560A (ko) 2011-12-13
CN103957014A (zh) 2014-07-30
US11206049B2 (en) 2021-12-21
CN103957014B (zh) 2017-10-27
US20110320906A1 (en) 2011-12-29
US20190158129A1 (en) 2019-05-23
KR101730308B1 (ko) 2017-04-25
US9048869B2 (en) 2015-06-02
JP4898858B2 (ja) 2012-03-21
TW201633724A (zh) 2016-09-16
US20140310567A1 (en) 2014-10-16
EP3468048A1 (en) 2019-04-10
CN102342025A (zh) 2012-02-01
US20150236719A1 (en) 2015-08-20
BRPI1011469B1 (pt) 2020-05-05
WO2010100848A1 (ja) 2010-09-10
US10236918B2 (en) 2019-03-19
EP2405583A4 (en) 2013-07-03
KR20160124247A (ko) 2016-10-26
JP2010206416A (ja) 2010-09-16
TW201933795A (zh) 2019-08-16
CN102342025B (zh) 2014-07-02
EP2963831B1 (en) 2018-12-19
US20200313700A1 (en) 2020-10-01
TW201519582A (zh) 2015-05-16
US8819528B2 (en) 2014-08-26
KR101669398B1 (ko) 2016-10-25
KR20160064236A (ko) 2016-06-07
CN103973313B (zh) 2017-11-14
US9602142B2 (en) 2017-03-21
EP2963831A1 (en) 2016-01-06
EP2405583A1 (en) 2012-01-11
US10727875B2 (en) 2020-07-28
TW201731225A (zh) 2017-09-01
KR101625255B1 (ko) 2016-05-27
BRPI1011469A8 (pt) 2019-01-29
TW201108627A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
TWI543542B (zh) 編碼器、解碼器及編碼方法
WO2010004722A1 (ja) 符号化器、復号化器及び符号化方法
JP2019208269A (ja) 受信装置および受信方法
JP5391253B2 (ja) 送信装置及び送信方法
JP5575965B2 (ja) 送信装置及び送信方法
JP5848472B2 (ja) 受信装置及び受信方法
JP5706024B2 (ja) 送信装置及び送信方法
JP6494816B2 (ja) 受信装置及び受信方法
JP6915117B2 (ja) 送信装置及び送信方法
JP6686197B2 (ja) 受信装置及び受信方法
JP6282325B2 (ja) 受信装置及び受信方法
JP6005830B2 (ja) 受信装置及び受信方法