CN103957014B - 奇偶校验比特的生成、发送、接收装置及发送、接收方法 - Google Patents

奇偶校验比特的生成、发送、接收装置及发送、接收方法 Download PDF

Info

Publication number
CN103957014B
CN103957014B CN201410220157.5A CN201410220157A CN103957014B CN 103957014 B CN103957014 B CN 103957014B CN 201410220157 A CN201410220157 A CN 201410220157A CN 103957014 B CN103957014 B CN 103957014B
Authority
CN
China
Prior art keywords
sequence
formula
information
encoding rate
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410220157.5A
Other languages
English (en)
Other versions
CN103957014A (zh
Inventor
村上丰
古贺久雄
儿玉宣贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42709419&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN103957014(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103957014A publication Critical patent/CN103957014A/zh
Application granted granted Critical
Publication of CN103957014B publication Critical patent/CN103957014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种发送装置、发送方法、奇偶校验比特生成装置、接收装置、接收方法以及解码信号生成装置。所述发送装置包括:决定单元，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；计算单元，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列，通过使用所述低密度奇偶校验卷积码编码运算生成对于所述信息序列以及所述附加信息的所述奇偶校验比特；发送单元，发送对所述信息序列以及所述奇偶校验比特追加了所述信息序列的序列长的值的发送信号。

Description

奇偶校验比特的生成、发送、接收装置及发送、接收方法
本申请是以下专利申请的分案申请：
申请号：201080010004.8
申请日：2010年2月19日
发明名称：编码器、解码器以及编码方法
技术领域
本发明涉及使用可以对应多种编码率的低密度奇偶校验卷积码(LDPC-CC：LowDensity Parity Check-Convolutional Codes)的编码器、解码器及编码方法。
背景技术
近年来，作为以可实现的电路规模来发挥高纠错能力的纠错码，低密度奇偶校验(LDPC：Low-Density Parity-Check)码备受瞩目。由于LDPC码纠错能力高且容易安装，所以在IEEE802.11n的高速无线LAN系统和数字广播系统等的纠错编码方式中采用该LDPC码。
LDPC码是以低密度奇偶校验矩阵H定义的纠错码。另外，LDPC码是具有与奇偶校验矩阵H的列数N相等的块长度的块码。例如，在非专利文献1、非专利文献2、非专利文献3以及非专利文献4中提出了随机的LDPC码、Array LDPC码以及QC-LDPC码(QC：Quasi-Cyclic准循环)。
但是，目前的大多数通信系统具有下述特征，即，如以太网(注册商标)那样，将发送信息汇总成每个可变长度的分组或帧进行传输。在这样的系统中适用块码即LDPC码的情况下，例如产生下述的问题，即，使固定长度的LDPC码的块如何对应于可变长度的以太网(注册商标)的帧。在IEEE802.11n中，通过对发送信息序列进行填充处理或删截处理，调节发送信息序列的长度和LDPC码的块长度，但难以避免因填充或删截而使编码率变化或发送冗余的序列。
对于这样的块码的LDPC码(以后，将其记为LDPC-BC：Low-Density Parity-CheckBlock Code低密度奇偶校验块码)，正在研究可对任意长度的信息序列进行编码/解码的LDPC-CC(Low-Density Parity-Check Convolutional Codes：低密度奇偶校验卷积码)(例如，参照非专利文献1和非专利文献2)。
LDPC-CC是由低密度奇偶校验矩阵定义的卷积码，图1示出了例如编码率R＝1/2(＝b/c)的LDPC-CC的奇偶校验矩阵HT[0，n]。这里，HT[0，n]的元素h1 (m)(t)取“0”或“1”。另外，h1 (m)(t)以外的元素都为“0”。M表示LDPC-CC中的存储长度，n表示LDPC-CC的代码字的长度。如图1所示，LDPC-CC的奇偶校验矩阵具有下述特征，即，仅在矩阵的对角项和其附近的元素配置“1”，矩阵的左下方和右上方的元素为“0”，而且为平行四边形的矩阵。
这里，图2表示h1 (0)(t)＝1、h2 (0)(t)＝1时，由奇偶校验矩阵HT[0，n]T定义的LDPC-CC的编码器。如图2所示，LDPC-CC的编码器由比特长度c的M+1个移位寄存器和mod2加法(“异或”运算)器构成。因此，与进行生成矩阵的乘法运算的电路或进行基于后向(前向)迭代法的运算的LDPC-BC的编码器相比，LDPC-CC的编码器具有能够以非常简单的电路实现的特征。另外，图2是卷积码的编码器，所以能够对任意长度的信息序列进行编码而无需将信息序列划分为固定长度的块进行编码。
现有技术文献
非专利文献
非专利文献1：R.G.Gallager，“Low-density parity check codes，”IRETrans.Inform.Theory，IT-8，pp-21-28，1962.
非专利文献2：D.J.C.Mackay，“Good error-correcting codes based on verysparse matrices，”IEEE Trans.Inform.Theory，vol.45，no.2，pp399-431，March1999.
非专利文献3：J.L.Fan，“Array codes as low-density parity-check codes，”proc.of 2nd Int.Symp.on Turbo Codes，pp.543-546，Sep.2000.
非专利文献4：M.P.C.Fossorier，“Quasi-cyclic low-density parity-checkcodes from circulant permutation matrices，”IEEE Trans.Inform.Theory，vol.50，no.8，PP.1788-1793，Nov.2001.
非专利文献5：M.P.C.Fossorier，M.Mihaljevic，and H.Imai，“Reducedcomplexity iterative decoding of low density parity check codes based onbelief propagation，”IEEE Trans.Commun.，vol.47.，no.5，PP.673-680，May 1999.
非专利文献6：J.Chen，A.Dholakia，E.Eleftheriou，M.P.C.Fossorier，and X.-YuHu，“Reduced-complexity decoding of LDPC codes，”IEEE Trans.Commun.，vol.53.，no.8，PP.1288-1299，Aug.2005.
非专利文献7：J.Zhang，and M.P.C.Fossorier，“Shuffled iterativedecoding，”IEEE Trans.Commun.，vol.53，no.2，pp.209-213，Feb.2005.
非专利文献8：S.Lin，D.J.Jr.，Costello，“Error control coding：Fundamentalsand applications，”Prentice-Hall.
非专利文献9：和田山正，“低密度パリテイ検査符号とその復号方法，”トリケップス.
发明内容
本发明需要解决的问题
但是，关于以低运算规模且数据的接收质量良好的LDPC-CC以及其编码器和解码器，并没有充分地研究多种编码率。
例如，在非专利文献8中示出了，为了对应多种编码率而使用删截。在使用删截对应多种编码率的情况下，首先，准备作为源的代码即母码(mother code)，生成母码的编码序列，从该编码序列中选择不发送(删截)的比特。然后，通过改变不发送的比特数，对应多种编码率。由此，通过与编码器、解码器一起而用于母码的编码器、解码器，能够对应所有的编码率，所以具有能够消减运算规模(电路规模)的优点。
另一方面，作为对应多种编码率的方法，有对每种编码率准备不同的代码(Distributed Codes：分布式码)的方法，特别是在LDPC码的情况下，如非专利文献9中记载那样具有能够容易地构成各种代码长度、编码率的灵活性，所以对于多种编码率以多个代码对应的方法是通常的方法。此时，存在由于使用多个代码而运算规模(电路规模)大的缺点，但与通过删截对应多种编码率的情况相比，具有数据的接收质量非常良好的优点。
考虑到上述情况，目前为止，对于为了对应多种编码率而准备多个代码，由此确保数据的接收质量而且能够削减编码器、解码器的运算规模的LDPC码的生成方法，进行探讨的文献较少，若能够确立实现削减编码器、解码器的运算规模的LDPC码的生成方法，则能够兼顾目前为止难以实现的提高数据的接收质量和降低运算规模。
另外，由于LDPC-CC是卷积码的一种，所以为了确保信息比特的解码中的置信度，需要进行终止(termination)或截尾(tail biting)。但是，对于既能够确保数据的接收质量，又能够尽可能减少终止数的LDPC-CC及其编码器和解码器，并没有进行充分的研究。
本发明的目的在于，提供在使用了LDPC-CC的编码器及解码器中，即使在进行终止的情况下，也能够使纠错能力不劣化并且避免信息的传输效率下降的编码器、解码器及编码方法。
解决问题的方案
本发明的用于发送对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成的奇偶校验比特的发送装置包括：决定单元，在规定的编码率中，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；计算单元，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列的最末尾，通过使用所述低密度奇偶校验卷积码的编码运算生成对于所述信息序列以及附加的所述已知信息的所述奇偶校验比特；以及发送单元，发送对所述信息序列以及所述奇偶校验比特追加了所述信息序列的序列长的值的发送信号。
本发明的用于发送对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成的奇偶校验比特的发送方法包括以下步骤：决定步骤，在规定的编码率中，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；计算步骤，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列的最末尾，通过使用所述低密度奇偶校验卷积码的编码运算生成对于所述信息序列以及附加的所述已知信息的所述奇偶校验比特；以及发送步骤，发送对所述信息序列以及所述奇偶校验比特追加了所述信息序列的序列长的值的发送信号。
本发明的用于对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成奇偶校验比特的奇偶校验比特生成装置包括：决定单元，在规定的编码率中，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；计算单元，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列的最末尾，通过使用所述低密度奇偶校验卷积码的编码运算生成对于所述信息序列以及附加的所述已知信息的所述奇偶校验比特；以及输出单元，输出所述信息序列以及所述奇偶校验比特。
本发明的用于接收对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成的奇偶校验比特的接收装置包括：接收单元，接收信号；获取单元，从接收的信号所包含的控制信息获取所述信息序列的序列长的值，在规定的编码率中，计算奇偶校验序列的序列长，所述奇偶校验序列的序列长按每个所述信息序列的序列长的规定范围而决定，所述奇偶校验序列为对包含于所述接收的信号中的信息序列和已知信息使用低密度奇偶校验卷积码进行编码生成的信号，所述信息序列由多个比特构成，所述已知信息为附加于所述信息序列的最末尾的信息；以及解码单元，基于所述信息序列的序列长以及所述奇偶校验序列的序列长，进行置信传播解码，估计所述接收的信号中包含的信息序列。
本发明的用于接收对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成的奇偶校验比特的接收方法包括以下步骤：接收步骤，接收信号；获取步骤，从接收的信号所包含的控制信息获取所述信息序列的序列长的值，在规定的编码率中，计算奇偶校验序列的序列长，所述奇偶校验序列的序列长按每个所述信息序列的序列长的规定范围而决定，所述奇偶校验序列为对包含于所述接收的信号中的信息序列和已知信息使用低密度奇偶校验卷积码进行编码生成的信号，所述信息序列由多个比特构成，所述已知信息为附加于所述信息序列的最末尾的信息；以及解码步骤，基于所述信息序列的序列长以及所述奇偶校验序列的序列长，进行置信传播解码，估计所述接收的信号中包含的信息序列。
本发明的用于对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成奇偶校验比特的解码信号生成装置包括：输入单元，输入信号；获取单元，从输入的信号所包含的控制信息获取所述信息序列的序列长的值，在规定的编码率中，计算奇偶校验序列的序列长，所述奇偶校验序列的序列长按每个所述信息序列的序列长的规定范围而决定，所述奇偶校验序列为对包含于所述输入的信号中的信息序列和已知信息使用低密度奇偶校验卷积码进行编码生成的信号，所述信息序列由多个比特构成，所述已知信息为附加于所述信息序列的最末尾的信息；以及解码单元，基于所述信息序列的序列长以及所述奇偶校验序列的序列长，进行置信传播解码，估计所述输入的信号中包含的信息序列。
本发明的编码器进行LDPC-CC编码，该编码器采用的结构包括：决定单元，根据信息序列的信息长度和编码率，决定在所述信息序列的末尾附加并进行发送的终止序列的序列长度；以及计算单元，对所述信息序列以及为生成与所决定的所述序列长度相应的所述终止序列所需的已知信息序列进行低密度奇偶校验卷积码编码，并计算奇偶校验序列。
本发明的解码器利用置信传播对LDPC-CC进行解码，该解码器采用的结构包括：获取单元，获取编码率以及在信息序列的末尾附加并进行发送的终止序列的序列长度；以及解码单元，基于所述编码率以及所述终止序列长度，对信息序列进行置信传播解码。
本发明的编码方法为根据信息序列的信息长度及编码率，决定在所述信息序列的末尾附加并进行发送的终止序列的序列长度；以及对所述信息序列以及为生成与所决定的所述序列长度相应的所述终止序列所需的已知信息序列进行低密度奇偶校验卷积码编码，并计算奇偶校验序列。
发明效果
根据本发明的编码器、解码器以及编码方法，即使在进行终止的情况下，也能够使纠错能力不劣化，并且避免信息的传输效率的下降。
附图说明
图1是表示LDPC-CC的校验矩阵的图。
图2是表示LDPC-CC编码器的结构的图。
图3是表示一例时变周期4的LDPC-CC的奇偶校验矩阵的结构的图。
图4A是表示时变周期3的LDPC-CC的奇偶校验多项式和奇偶校验矩阵H的结构的图。
图4B是表示与图4A的“校验式#1”～“校验式#3”的X(D)有关的各项之间的置信传播的关系的图，
图4C是表示与“校验式#1”～“校验式#6”的X(D)有关的各项之间的置信传播的关系的图。
图5是表示(7，5)卷积码的奇偶校验矩阵的图。
图6是表示一例编码率2/3且时变周期2的LDPC-CC的奇偶校验矩阵H的结构的图。
图7是表示一例编码率2/3且时变周期m的LDPC-CC的奇偶校验矩阵的结构的图。
图8是表示一例编码率(n-1)/n且时变周期m的LDPC-CC的奇偶校验矩阵的结构的图。
图9是表示一例LDPC-CC编码单元的结构的图。
图10是用于说明信息零终止(Information-zero-termination)的方法的图。
图11是表示本发明实施方式3的编码器的主要结构的方框图。
图12是表示实施方式3的第1信息运算单元的主要结构的方框图。
图13是表示实施方式3的奇偶校验运算单元的主要结构的方框图。
图14是表示实施方式3的编码器的另外的主要结构的方框图。
图15是表示实施方式3的解码器的主要结构的方框图。
图16是用于说明编码率1/2的情况下的对数似然比设定单元的动作的图。
图17是用于说明编码率2/3的情况下的对数似然比设定单元的动作的图。
图18是表示一例搭载实施方式3的编码器的通信装置的结构的图。
图19是表示一例发送格式的图。
图20是表示一例搭载实施方式3的解码器的通信装置的结构的图。
图21是表示一例关于信息大小(size)与终止数之间的关系的图。
图22是表示另一例关于信息大小与终止数之间的关系的图。
图23是表示一例关于信息大小与终止数之间的关系的图。
图24是表示搭载本发明实施方式5的编码器的通信装置的主要结构的方框图。
图25是用于说明终止序列长度的决定方法的图。
图26是用于说明终止序列长度的决定方法的图。
图27是表示一例发送格式的图。
图28是表示搭载实施方式5的解码器的通信装置的主要结构的方框图。
图29是表示一例搭载编码器的通信装置与搭载解码器的通信装置之间的信息的流程的图。
图30是表示一例搭载编码器的通信装置与搭载解码器的通信装置之间的信息的流程的图。
图31是示出一例表示信息大小与终止数之间的关系的对应表的图。
图32A是表示对信息大小为512比特的信息序列附加了终止序列的情况下的BER/BLER特性的图。
图32B是表示对信息大小为1024比特的信息序列附加了终止序列的情况下的BER/BLER特性的图。
图32C是表示对信息大小为2048比特的信息序列附加了终止序列的情况下的BER/BLER特性的图。
图32D是表示对信息大小为4096比特的信息序列附加了终止序列的情况下的BER/BLER特性的图。
图33是表示信息大小与支持编码率(support code rate)之间的对应表的图。
图34是表示搭载本发明实施方式6的编码器的通信装置的主要结构的方框图。
图35是表示一例搭载编码器的通信装置与搭载解码器的通信装置之间的信息的流程的图。
图36是表示搭载实施方式6的解码器的通信装置的主要结构的方框图。
图37是表示本发明实施方式7的编码器的主要结构的方框图。
图38是表示实施方式7的解码器的主要结构的方框图。
图39是表示本发明实施方式8的编码器的主要结构的方框图。
标号说明
100 LDPC-CC编码器
110 数据运算单元
120、230、632、830、830A、840、840A 奇偶校验运算单元
130、260 权重控制单元
140 mod2加法器
111-1～111-M、121-1～121-M、221-1～221-M、231-1～231-M 移位寄存器
112-0～112-M、122-0～122-M、222-0～222-M、232-0～232-M 权重乘法器
200、630、630A、800、800A 编码器
210 信息生成单元
220-1 第1信息运算单元
220-2 第2信息运算单元
220-3 第3信息运算单元
240 加法单元
250、610、810 编码率设定单元
300、720、900 解码器
310 对数似然比设定单元
320 矩阵处理运算单元
321 存储单元
322 行处理运算单元
323 列处理运算单元
400、500、600、600A、700、700A 通信装置
410 编码率决定单元
420、640 调制单元
510 接收单元
520 对数似然比生成单元
530、710 控制信息生成单元
620 发送信息生成及信息长度检测单元
631 终止序列长度决定单元
633、730 编码率调整单元
820、820A、910 控制单元
920、930 BP解码单元
具体实施方式
以下，参照附图详细地说明本发明的实施方式。
(实施方式1)
首先，在本实施方式中，说明具有良好特性的LDPC-CC。
(具有良好的特性的LDPC-CC)
以下，说明特性良好的时变周期g的LDPC-CC。
首先，说明特性良好的时变周期4的LDPC-CC。另外，以下，以编码率1/2的情况为例进行说明。
作为时变周期设为4的LDPC-CC的奇偶校验多项式，考虑式(1-1)～式(1-4)。此时，X(D)是数据(信息)的多项式表达式，P(D)是奇偶校验多项式表达式。这里，在式(1-1)～式(1-4)中，设为X(D)、P(D)分别存在四个项的奇偶校验多项式，但这是因为，为了获得良好的接收质量，设为四个项较合适。
(Da1+Da2+Da3+Da4)X(D)+(Db1+Db2+Db3+Db4)P(D)＝0 …(1-1)
DA1+DA2+DA3+DA4)X(D)+(DB1+DB2+DB3+DB4)P(D)＝0 …(1-2)
(Dα1+Dα2+Dα3+Dα4)X(D)+(Dβ1+Dβ2+Dβ3+Dβ4)P(D)＝0 …(1-3)
(DE1+DE2+DE3+DE4)X(D)+(DF1+DF2+DF3+DF4)P(D)＝0 …(1-4)
在式(1-1)中，a1、a2、a3、a4为整数(其中，a1≠a2≠a3≠a4且a1至a4全都不同)。另外，以后在记为“X≠Y≠…≠Z”的情况下，表示X、Y、…、Z相互完全不同。另外，b1、b2、b3、b4为整数(其中，b1≠b2≠b3≠b4)。将式(1-1)的奇偶校验多项式称为“校验式#1”，并将基于式(1-1)的奇偶校验多项式的子矩阵设为第1子矩阵H1。
另外，在式(1-2)中，A1、A2、A3、A4为整数(其中，A1≠A2≠A3≠A4)。另外，B1、B2、B3、B4为整数(其中，B1≠B2≠B3≠B4)。将式(1-2)的奇偶校验多项式称为“校验式#2”，并将基于式(1-2)的奇偶校验多项式的子矩阵设为第2子矩阵H2。
另外，在式(1-3)中，α1、α2、α3、α4为整数(其中，α1≠α2≠α3≠α4)。另外，β1、β2、β3、β4为整数(其中，β1≠β2≠β3≠β4)。将式(1-3)的奇偶校验多项式称为“校验式#3”，并将基于式(1-3)的奇偶校验多项式的子矩阵设为第3子矩阵H3。
另外，在式(1-4)中，E1、E2、E3、E4为整数(其中，E1≠E2≠E3≠E4)。另外，F1、F2、F3、F4为整数(其中，F1≠F2≠F3≠F4)。将式(1-4)的奇偶校验多项式称为“校验式#4”，并将基于式(1-4)的奇偶校验多项式的子矩阵设为第4子矩阵H4。
另外，考虑从第1子矩阵H1、第2子矩阵H2、第3子矩阵H3以及第4子矩阵H4，如图3那样生成了奇偶校验矩阵的时变周期4的LDPC-CC。
此时，在式(1-1)～(1-4)中，将X(D)和P(D)的次数的组合(a1、a2、a3、a4)、(b1、b2、b3、b4)、(A1、A2、A3、A4)、(B1、B2、B3、B4)、(α1、α2、α3、α4)、(β1、β2、β3、β4)、(E1、E2、E3、E4)、(F1、F2、F3、F4)的各个值除以4所得的余数设为k的情况下，使上述那样表示的四个系数组(例如，(a1、a2、a3、a4))中包含余数0、1、2、3各一个，而且在上述的四个系数组都成立。
例如，将“校验式#1”的X(D)的各个次数(a1、a2、a3、a4)设为(a1、a2、a3、a4)＝(8，7，6，5)，各个次数(a1、a2、a3、a4)除以4所得的余数k为(0，3，2，1)，四个系数组中包含余数(k)0、1、2、3各一个。同样，若将“校验式#1”的P(D)的各个次数(b1、b2、b3、b4)设为(b1、b2、b3、b4)＝(4，3，2，1)，则各个次数(b1、b2、b3、b4)除以4所得的余数k为(0，3，2，1)，四个系数组中包含0、1、2、3各一个作为余数(k)。假设其他校验式(“校验式#2”、“校验式#3”、“校验式#4”)的X(D)和P(D)各自的四个系数组也成立上述的与“余数”有关的条件。
通过这种方式，能够形成由式(1-1)～式(1-4)构成的奇偶校验矩阵H的列权重在所有列中为4的、正则LDPC码。这里，所谓正则LDPC码是由各列权重被设为了恒定的奇偶校验矩阵定义的LDPC码，并具有特性稳定且不易出现误码平台(error floor)的特征。特别是，在列权重为4的情况下，特性良好，所以通过如上述那样生成LDPC-CC，能够获得接收性能良好的LDPC-CC。
另外，表1是与上述“余数”有关的条件成立的、时变周期4且编码率1/2的LDPC-CC的例子(LDPC-CC#1～#3)。在表1中，时变周期4的LDPC-CC由“校验多项式#1”、“校验多项式#2”、“校验多项式#3”、“校验多项式#4”四个奇偶校验多项式定义。
【表1】
在上述说明中，以编码率1/2时为例进行了说明，但对于编码率为(n-1)/n时，在信息X1(D)、X2(D)、…、Xn-1(D)的各自的四个系数组中，如果与上述“余数”有关的条件成立，则仍然能够成为正则LDPC码，获得良好的接收质量。
另外，在时变周期2的情况下也确认了以下事实，若适用与上述“余数”有关的条件，则能够搜索特性良好的代码。以下，说明特性良好的时变周期2的LDPC-CC。另外，以下，以编码率1/2的情况为例进行说明。
作为时变周期设为2的LDPC-CC的奇偶校验多项式，考虑式(2-1)、式(2-2)。此时，X(D)是数据(信息)的多项式表达式，P(D)是奇偶校验多项式表达式。这里，在式(2-1)和式(2-2)中，设为X(D)、P(D)分别存在四个项的奇偶校验多项式，但这是因为，为了获得良好的接收质量，设为四个项较合适。
(Da1+Da2+Da3+Da4)X(D)+(Db1+Db2+Db3+Db4)P(D)＝0 …(2-1)
(DA1+DA2+DA3+DA4)X(D)+(DB1+DB2+DB3+DB4)P(D)＝0 …(2-2)
在式(2-1)中，a1、a2、a3、a4为整数(其中，a1≠a2≠a3≠a4)。另外，b1、b2、b3、b4为整数(其中，b1≠b2≠b3≠b4)。将式(2-1)的奇偶校验多项式称为“校验式#1”，并将基于式(2-1)的奇偶校验多项式的子矩阵设为第1子矩阵H1。
另外，在式(2-2)中，A1、A2、A3、A4为整数(其中，A1≠A2≠A3≠A4)。另外，B1、B2、B3、B4为整数(其中，B1≠B2≠B3≠B4)。将式(2-2)的奇偶校验多项式称为“校验式#2”，并将基于式(2-2)的奇偶校验多项式的子矩阵设为第2子矩阵H2。
另外，考虑从第1子矩阵H1和第2子矩阵H2生成的时变周期2的LDPC-CC。
此时，在式(2-1)和式(2-2)中，将X(D)和P(D)的次数的组合(a1、a2、a3、a4)、(b1、b2、b3、b4)、(A1、A2、A3、A4)、(B1、B2、B3、B4)的各个值除以4所得的余数设为k的情况下，使上述那样表示的四个系数组(例如，(a1、a2、a3、a4))中包含余数0、1、2、3各一个，而且在上述的四个系数组都成立。
例如，将“校验式#1”的X(D)的各个次数(a1、a2、a3、a4)设为(a1、a2、a3、a4)＝(8，7，6，5)，各个次数(a1、a2、a3、a4)除以4所得的余数k为(0，3，2，1)，四个系数组中包含余数(k)0、1、2、3各一个。同样，若将“校验式#1”的P(D)的各个次数(b1、b2、b3、b4)设为(b1、b2、b3、b4)＝(4，3，2，1)，则各个次数(b1、b2、b3、b4)除以4所得的余数k为(0，3，2，1)，四个系数组中包含0、1、2、3各一个作为余数(k)。假设“校验式#2”的X(D)和P(D)各自的四个系数组也成立上述的与“余数”有关的条件。
通过这种方式，能够形成由式(2-1)和式(2-2)构成的奇偶校验矩阵H的列权重在所有列中为4的、正则LDPC码。这里，所谓正则LDPC码是由各列权重被设为了恒定的奇偶校验矩阵定义的LDPC码，并具有特性稳定且不易出现误码平台(error floor)的特征。特别是，在行权重为8的情况下，特性良好，所以通过如上述那样生成LDPC-CC，能够获得进一步提高接收性能的LDPC-CC。
另外，表2是表示与上述“余数”有关的条件成立的、时变周期2且编码率1/2的LDPC-CC的例子(LDPC-CC#1、#2)。在表2中，时变周期2的LDPC-CC由“校验多项式#1”和“校验多项式#2”两个奇偶校验多项式定义。
【表2】
在上述说明(时变周期2的LDPC-CC)中，以编码率1/2时为例进行了说明，但对于编码率为(n-1)/n时，在信息X1(D)、X2(D)、…、Xn-1(D)的各自的四个系数组中，如果与上述“余数”有关的条件成立，则仍然能够成为正则LDPC码，可以获得良好的接收质量。
另外，在时变周期3的情况下也确认了以下事实，若适用与“余数”有关的以下条件，则能够搜索特性良好的代码。以下，说明特性良好的时变周期3的LDPC-CC。另外，以下，以编码率1/2的情况为例进行说明。
作为时变周期设为3的LDPC-CC的奇偶校验多项式，考虑式(3-1)～式(3-3)。此时，X(D)是数据(信息)的多项式表达式，P(D)是奇偶校验多项式表达式。这里，在式(3-1)～式(3-3)中，设为X(D)、P(D)分别存在三个项的奇偶校验多项式。
(Da1+Da2+Da3)X(D)+(Db1+Db2+Db3)P(D)＝0 …(3-1)
(DA1+DA2+DA3)X(D)+(DB1+DB2+DB3，)P(D)＝0 …(3-2)
(Dα1+Dα2+Dα3)X(D)+(Dβ1+Dβ2+Dβ3)P(D)＝0 …(3-3)
在式(3-1)中，a1、a2、a3为整数(其中，a1≠a2≠a3)。另外，b1、b2、b3为整数(其中，b1≠b2≠b3)。将式(3-1)的奇偶校验多项式称为“校验式#1”，并将基于式(3-1)的奇偶校验多项式的子矩阵设为第1子矩阵H1。
另外，在式(3-2)中，A1、A2、A3为整数(其中，A1≠A2≠A3)。另外，B1、B2、B3为整数(其中，B1≠B2≠B3)。将式(3-2)的奇偶校验多项式称为“校验式#2”，并将基于式(3-2)的奇偶校验多项式的子矩阵设为第2子矩阵H2。
另外，在式(3-3)中，α1、α2、α3为整数(其中，α1≠α2≠α3)。另外，β1、β2、β3为整数(其中，β1≠β2≠β3)。将式(3-3)的奇偶校验多项式称为“校验式#3”，并将基于式(3-3)的奇偶校验多项式的子矩阵设为第3子矩阵H3。
另外，考虑从第1子矩阵H1、第2子矩阵H2以及第3子矩阵H3生成的时变周期3的LDPC-CC。
此时，在式(3-1)～式(3-3)中，将X(D)和P(D)的次数的组合(a1、a2、a3)、(b1、b2、b3)、(A1、A2、A3)、(B1、B2、B3)、(α1、α2、α3)、(β1、β2、β3)的各个值除以3所得的余数设为k的情况下，使上述那样表示的三个系数组(例如，(a1、a2、a3))中包含余数0、1、2各一个，而且在上述的三个系数组都成立。
例如，将“校验式#1”的X(D)的各个次数(a1、a2、a3)设为(a1、a2、a3)＝(6，5，4)，各个次数(a1、a2、a3)除以3所得的余数k为(0，2，1)，三个系数组中包含余数(k)0、1、2各一个。同样，将“校验式#1”的X(D)的各个次数(b1、b2、b3)设为(b1、b2、b3)＝(3，2，1)，各个次数(b1、b2、b3)除以4所得的余数k为(0，2，1)，三个系数组中包含0、1、2各一个作为余数(k)。假设“校验式#2”、“校验式#3”的X(D)和P(D)各自的三个系数组也成立上述的与“余数”有关的条件。
通过这样生成LDPC-CC，能够生成除去一部分的例外，行权重在所有的行相等且列权重在所有的行相等的正则LDPC-CC码。另外，所谓例外是指，在奇偶校验矩阵的最初的一部分及最后的一部分，行权重和列权重与其他的行权重和列权重不相等。进而，进行了BP解码的情况下，“校验式#2”中的置信度和“校验式#3”中的置信度准确地对于“校验式#1”传播，“校验式#1”中的置信度和“校验式#3”中的置信度准确地对于“校验式#2”传播，“校验式#1”中的置信度和“校验式#2”中的置信度准确地对于“校验式#3”传播。因此，能够获得接收质量更良好的LDPC-CC。这是因为，以列单位进行了考虑的情况下，如上所述，将存在“1”的位置进行配置，以便准确地传播置信度。
以下，使用附图，说明上述置信传播。图4A表示时变周期3的LDPC-CC的奇偶校验多项式及奇偶校验矩阵H的结构。
“校验式#1”为，在式(3-1)的奇偶校验多项式中，(a1、a2、a3)＝(2，1，0)、(b1、b2、b3)＝(2，1，0)的情况下，各个系数除以3所得的余数为(a1％3、a2％3、a3％3)＝(2，1，0)、(b1％3、b2％3、b3％3)＝(2，1，0)。另外，“Z％3”表示Z除以3所得的余数(以下同样)。
“校验式#2”为，在式(3-2)的奇偶校验多项式中，(A1、A2、A3)＝(5，1，0)、(B1、B2、B3)＝(5，1，0)的情况下，各个系数除以3所得的余数为(A1％3、A2％3、A3％3)＝(2，1，0)、(B1％3、B2％3、B3％3)＝(2，1，0)。
“校验式#3”为，在式(3-3)的奇偶校验多项式中，(α1、α2、α3)＝(4，2，0)、(β1、β2、β3)＝(4，2，0)的情况下，各个系数除以3所得的余数为(α1％3、α2％3、α3％3)＝(1，2，0)、(β1％3、β2％3、β3％3)＝(1，2，0)。
因此，图4A所示的时变周期3的LDPC-CC的例子，满足上述的与“余数”有关的条件，即
(a1％3、a2％3、a3％3)、
(b1％3、b2％3、b3％3)、
(A1％3、A2％3、A3％3)、
(B1％3、B2％3、B3％3)、
(α1％3、α2％3、α3％3)、
(β1％3、β2％3、β3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个的条件。
再次返回到图4A，说明置信传播。通过BP解码中的列6506的列运算，“校验式#1”的区域6501的“1”从“校验式#2”的区域6504的“1”和“校验式#3”的区域6505的“1”传播置信度。如上所述，“校验式#1”的区域6501的“1”是除以3所得余数为0的系数(a3％3＝0(a3＝0)或b3％3＝0(b3＝0))。另外，“校验式#2”的区域6504的“1”是除以3所得余数为1的系数(A2％3＝1(A2＝1)或B2％3＝1(B2＝1))。另外，“校验式#3”的区域6505的“1”是除以3所得余数为2的系数(α2％3＝2(α2＝2)或β2％3＝2(β2＝2))。
这样，“校验式#1”的系数中余数为“0”的区域6501的“1”，在BP解码的列6506的列运算中，从“校验式#2”的系数中余数为“1”的区域6504的“1”和“校验式#3”的系数中余数为“2”的区域6505的“1”传播置信度。
同样，“校验式#1”的系数中余数为1的区域6502的“1”，在BP解码的列6509的列运算中，从“校验式#2”的系数中余数为2的区域6507的“1”和“校验式#3”的系数中余数为0的区域6508的“1”传播置信度。
同样，“校验式#1”的系数中余数为2的区域6503的“1”，在BP解码的列6512的列运算中，从“校验式#2”的系数中余数为0的区域6510的“1”和“校验式#3”的系数中余数为1的区域6511的“1”传播置信度。
使用图4B，补充说明置信传播。图4B表示与图4A的“校验式#1”～“校验式#3”的X(D)有关的各个项之间的置信传播的关系。图4A的“校验式#1”～“校验式#3”在与式(3-1)～式(3-3)的X(D)有关的项中，是(a1、a2、a3)＝(2、1、0)、(A1、A2、A3)＝(5、1、0)、(α1、α2、α3)＝(4、2、0)的情况。
在图4B中，用四边形包围的项(a3、A3、α3)表示除以3所得的余数为“0”的系数。另外，用圆圈包围的项(a2、A2、α1)表示除以3所得的余数为“1”的系数。另外，用菱形包围的项(a1、A1、α2)表示除以3所得的余数为“2”的系数。
从图4B可知，“校验式#1”的a1从除以3所得的余数不同的“校验式#2”的A3和“校验式#3”的α1传播置信度。“校验式#1”的a2从除以3所得的余数不同的“校验式#2”的A1和“校验式#3”的α3传播置信度。“校验式#1”的a3从除以3所得的余数不同的“校验式#2”的A2和“校验式#3”的α2传播置信度。在图4B中，表示了与“校验式#1”～“校验式#3”的X(D)有关的各个项之间的置信传播的关系，但可以说对于与P(D)有关的各个项之间也是同样的。
这样，对“校验式#1”从“校验式#2”的系数中的、除以3所得的余数为0、1、2的系数传播置信度。也就是说，对“校验式#1”，从“校验式#2”的系数中的、除以3所得的余数全都不同的系数，传播置信度。因此，相关低的置信度彼此都传播到“校验式#1”。
同样，对“校验式#2”，从“校验式#1”的系数中的、除以3所得的余数为0、1、2的系数，传播置信度。也就是说，对“校验式#2”，从“校验式#1”的系数中的、除以3所得的余数全都不同的系数，传播置信度。另外，对“校验式#2”，从“校验式#3”的系数中的、除以3所得的余数为0、1、2的系数，传播置信度。也就是说，对“校验式#2”，从“校验式#3”的系数中的、除以3所得的余数全都不同的系数，传播置信度。
同样，对“校验式#3”，从“校验式#1”的系数中的、除以3所得的余数为0、1、2的系数，传播置信度。也就是说，对“校验式#3”，从“校验式#1”的系数中的、除以3所得的余数全都不同的系数，传播置信度。另外，对“校验式#3”，从“校验式#2”的系数中的、除以3所得的余数为0、1、2的系数，传播置信度。也就是说，对“校验式#3”，从“校验式#2”的系数中的、除以3所得的余数全都不同的系数，传播置信度。
这样，通过使式(3-1)～式(3-3)的奇偶校验多项式的各个次数满足与上述“余数”有关的条件，在所有的列运算中，必定传播置信度，所以在所有的校验式中，能够高效率地传播置信度，从而能够进一步提高纠错能力。
以上，对时变周期3的LDPC-CC，以编码率1/2的情况为例进行了说明，但编码率并不限于1/2。在编码率(n-1)/n(n为2以上的整数)的情况下，在信息X1(D)、X2(D)、…、Xn-1(D)中的各自的三个系数组中，如果与上述“余数”有关的条件成立，则仍然能够成为正则LDPC码，获得良好的接收质量。
以下，说明编码率(n-1)/n(n为2以上的整数)的情况。
作为时变周期设为3的LDPC-CC的奇偶校验多项式，考虑式(4-1)～式(4-3)。此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验部分的多项式表达式。这里，在式(4-1)～式(4-3)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)分别存在三个项的奇偶校验多项式。
在式(4-1)中，使ai，1、ai，2、ai，3(i＝1，2，…，n-1)为整数(其中，ai，1≠ai，2≠ai，3)。另外，b1、b2、b3为整数(其中，b1≠b2≠b3)。将式(4-1)的奇偶校验多项式称为“校验式#1”，并将基于式(4-1)的奇偶校验多项式的子矩阵设为第1子矩阵H1。
另外，在式(4-2)中，使Ai，1、Ai，2、Ai，3(i＝1，2，…，n-1)为整数(其中，Ai，1≠Ai，2≠Ai，3)。另外，B1、B2、B3为整数(其中，B1≠B2≠B3)。将式(4-2)的奇偶校验多项式称为“校验式#2”，并将基于式(4-2)的奇偶校验多项式的子矩阵设为第2子矩阵H2。
另外，在式(4-3)中，使αi，1、αi，2、αi，3(i＝1，2，…，n-1)为整数(其中，αi，1≠αi，2≠αi，3)。另外，β1、β2、β3为整数(其中，β1≠β2≠β3)。将式(4-3)的奇偶校验多项式称为“校验式#3”，并将基于式(4-3)的奇偶校验多项式的子矩阵设为第3子矩阵H3。
另外，考虑从第1子矩阵H1、第2子矩阵H2以及第3子矩阵H3生成的时变周期3的LDPC-CC。
此时，在式(4-1)～式(4-3)中，将X1(D)、X2(D)、…、Xn-1(D)以及P(D)的次数的组合
(a1，1、a1，2、a1，3)、
(a2，1、a2，2、a2，3)、…、
(an-1，1、an-1，2、an-1，3)、
(b1、b2、b3)、
(A1，1、A1，2、A1，3)、
(A2，1、A2，2、A2，3)、…、
(An-1，1、An-1，2、An-1，3)、
(B1、B2、B3)、
(α1，1、α1，2、α1，3)、
(α2，1、α2，2、α2，3)、…、
(αn-1，1、αn-1，2、αn-1，3)、
(β1、β2、β3)
的各个值除以3所得的余数设为k的情况下，使上述那样表示了的三个系数组(例如(a1，1、a1，2、a1，3))包含余数0、1、2各一个，而且在上述的三个系数组都成立。
也就是说，使
(a1，1％3、a1，2％3、a1，3％3)、
(a2，1％3、a2，2％3、a2，3％3)、…、
(an-1，1％3、an-1，2％3、an-1，3％3)、
(b1％3、b2％3、b3％3)、
(A1，1％3、A1，2％3、A1，3％3)、
(A2，1％3、A2，2％3、A2，3％3)、…、
(An-1，1％3、An-1，2％3、An-1，3％3)、
(B1％3、B2％3、B3％3)、
(α1，1％3、α1，2％3、α1，3％3)、
(α2，1％3、α2，2％3、α2，3％3)、…、
(αn-1，1％3、αn-1，2％3、αn-1，3％3)、
(β1％3、β2％3、β3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
通过这样生成LDPC-CC，能够生成正则LDPC-CC码。进而，进行了BP解码的情况下，“校验式#2”中的置信度和“校验式#3”中的置信度准确地对“校验式#1”传播，“校验式#1”中的置信度和“校验式#3”中的置信度准确地对“校验式#2”传播，“校验式#1”中的置信度和“校验式#2”中的置信度准确地对“校验式#3”传播。因此，与编码率1/2的情况同样，能够获得接收质量更良好的LDPC-CC。
另外，表3表示与上述“余数”有关的条件成立的、时变周期3且编码率1/2的LDPC-CC的例子(LDPC-CC#1、#2、#3、#4、#5、#6)。在表3中，时变周期3的LDPC-CC由“校验(多项)式#1”、“校验(多项)式#2”、“校验(多项)式#3”三个奇偶校验多项式定义。
【表3】
另外，确认了以下事实，若在与时变周期3同样地对时变周期3的倍数(例如，时变周期6、9、12、…)的LDPC-CC适用与“余数”有关的以下条件，则能够搜索特性良好的代码。以下，说明特性良好的时变周期3的倍数的LDPC-CC。另外，以下，以编码率1/2且时变周期6的LDPC-CC的情况为例进行说明。
作为时变周期设为6的LDPC-CC的奇偶校验多项式，考虑式(5-1)～式(5-6)。
(Da1，1+Da1，2+Da1，3)X(D)+(Db1，1+Db1，2+Db1，3)P(D)＝0 …(5-1)
(Da2，1+Da2，2+Da2，3)X(D)+((Db2，1+Db2，2+Db2，3)P(D)＝0 …(5-2)
(Da3，1+Da3，2+Da3，3)X(D)+(Db3，1+Db3，2+Db3，3)P(D)＝0 …(5-3)
(Da4，1+Da4，2+Da4，3)X(D)+(Db4，1+Db4，2+Db4，3)P(D)＝0 …(5-4)
(Da5，1+Da5，2+Da5，3)X(D)+(Db5，1+Db5，2+(Db5，3)P(D)＝0 …(5-5)
(Da6，1+Da6，2+Da6，3)X(D)+(Db6，1+Db6，2+Db6，3)P(D)＝0 …(5-6)
此时，X(D)是数据(信息)的多项式表达式，P(D)是奇偶校验多项式表达式。时变周期6的LDPC-CC中，就时刻i的奇偶校验Pi和信息Xi来说，若i％6＝k(k＝0、1、2、3、4、5)，则式(5-(k+1))的奇偶校验多项式成立。例如，若设为i＝1，则i％6＝1(k＝1)，所以式(6)成立。
(Da2，1+Da2，2+Da2，3)X1+(Db2，1+Db2，2+Db2，3)P1＝0 …(6)
这里，在式(5-1)～式(5-6)中，设为X(D)、P(D)分别存在三个项的奇偶校验多项式。
在式(5-1)中，a1，1、a1，2、a1，3为整数(其中，a1，1≠a1，2≠a1，3)。另外，b1，1、b1，2、b1，3为整数(其中，b1，1≠b1，2≠b1，3)。将式(5-1)的奇偶校验多项式称为“校验式#1”，并将基于式(5-1)的奇偶校验多项式的子矩阵设为第1子矩阵H1。
另外，在式(5-2)中，a2，1、a2，2、a2，3为整数(其中，a2，1≠a2，2≠a2，3)。另外，b2，1、b2，2、b2，3为整数(其中，b2，1≠b2，2≠b2，3)。将式(5-2)的奇偶校验多项式称为“校验式#2”，并将基于式(5-2)的奇偶校验多项式的子矩阵设为第2子矩阵H2。
另外，在式(5-3)中，a3，1、a3，2、a3，3为整数(其中，a3，1≠a3，2≠a3，3)。另外，b3，1、b3，2、b3，3为整数(其中，b3，1≠b3，2≠b3，3)。将式(5-3)的奇偶校验多项式称为“校验式#3”，并将基于式(5-3)的奇偶校验多项式的子矩阵设为第3子矩阵H3。
另外，在式(5-4)中，a4，1、a4，2、a4，3为整数(其中，a4，1≠a4，2≠a4，3)。另外，b4，1、b4，2、b4，3为整数(其中，b4，1≠b4，2≠b4，3)。将式(5-4)的奇偶校验多项式称为“校验式#4”，并将基于式(5-4)的奇偶校验多项式的子矩阵设为第4子矩阵H4。
另外，在式(5-5)中，a5，1、a5，2、a5，3为整数(其中，a5，1≠a5，2≠a5，3)。另外，b5，1、b5，2、b5，3为整数(其中，b5，1≠b5，2≠b5，3)。将式(5-5)的奇偶校验多项式称为“校验式#5”，并将基于式(5-5)的奇偶校验多项式的子矩阵设为第5子矩阵H5。
另外，在式(5-6)中，a6，1、a6，2、a6，3为整数(其中，a6，1≠a6，2≠a6，3)。另外，b6，1、b6，2、b6，3为整数(其中，b6，1≠b6，2≠b6，3)。将式(5-6)的奇偶校验多项式称为“校验式#6”，并将基于式(5-6)的奇偶校验多项式的子矩阵设为第6子矩阵H6。
另外，考虑从第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、第4子矩阵H4、第5子矩阵H5以及第6子矩阵H6生成的时变周期6的LDPC-CC。
此时，在式(5-1)～式(5-6)中，将X(D)以及P(D)的次数的组合
(a1，1、a1，2、a1，3)、
(b1，1、b1，2、b1，3)、
(a2，1、a2，2、a2，3)、
(b2，1、b2，2、b2，3)、
(a3，1、a3，2、a3，3)、
(b3，1、b3，2、b3，3)、
(a4，1、a4，2、a4，3)、
(b4，1、b4，2、b4，3)、
(a5，1、a5，2、a5，3)、
(b5，1、b5，2、b5，3)、
(a6，1、a6，2、a6，3)、
(b6，1、b6，2、b6，3)
的各个值除以3时的余数设为k的情况下，使上述那样表示了的三个系数组(例如(a1，1、a1，2、a1，3))包含余数0、1、2各一个，而且在上述的三个系数组都成立。也就是说，
(a1，1％3、a1，2％3、a1，3％3)、
(b1，1％3、b1，2％3、b1，3％3)、
(a2，1％3、a2，2％3、a2，3％3)、
(b2，1％3、b2，2％3、b2，3％3)、
(a3，1％3、a3，2％3、a3，3％3)、
(b3，1％3、b3，2％3、b3，3％3)、
(a4，1％3、a4，2％3、a4，3％3)、
(b4，1％3、b4，2％3、b4，3％3)、
(a5，1％3、a5，2％3、a5，3％3)、
(b5，1％3、b5，2％3、b5，3％3)、
(a6，1％3、a6，2％3、a6，3％3)、
(b6，1％3、b6，2％3、b6，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
通过这样生成LDPC-CC，从而对“校验式#1”，在描绘了唐纳(Tanner)图时存在边缘的情况下，准确地传播“校验式#2”或“校验式#5”中的置信度、“校验式#3或校验式#6”中的置信度。
另外，对于“校验式#2”，在描绘了唐纳图时存在边缘的情况下，准确地传播“校验式#1或校验式#4”中的置信度、“校验式#3或校验式#6”中的置信度。
另外，对于“校验式#3”，在描绘了唐纳图时存在边缘的情况下，准确地传播“校验式#1或校验式#4”中的置信度、“校验式#2或校验式#5”中的置信度。对于“校验式#4”，在描绘了唐纳图时存在边缘的情况下，准确地传播“校验式#2或校验式#5”中的置信度、“校验式#3或校验式#6”中的置信度。
另外，在描绘了唐纳图时存在边缘的情况下，对于“校验式#5”，准确地传播“校验式#1或校验式#4”中的置信度、“校验式#3或校验式#6中的置信度。”另外，对于“校验式#6”，在描绘了唐纳图时存在边缘的情况下，准确地传播“校验式#1或校验式#4”中的置信度、“校验式#2或校验式#5”中的置信度。
因此，与时变周期为3时同样，时变周期6的LDPC-CC保持更良好的纠错能力。
对此，使用图4C说明置信传播。图4C表示与“校验式#1”～“校验式#6”的X(D)有关的各个项之间的置信传播的关系。在图4C中，四边形表示ax，y中(x＝1，2，3，4，5，6；y＝1，2，3)除以3所得的余数为“0”的系数。
另外，圆圈表示ax，y中(x＝1，2，3，4，5，6；y＝1，2，3)除以3所得的余数为“1”的系数。另外，菱形表示ax，y中(x＝1，2，3，4，5，6；y＝1，2，3)除以3所得的余数为“2”的系数。
从图4C可知，在描绘了唐纳图时存在边缘的情况下，“校验式#1”的a1，1，从除以3所得的余数不同的“校验式#2或校验式#5”以及“校验式#3或校验式#6”传播置信度。同样，在描绘了唐纳图时存在边缘的情况下，“校验式#1”的a1，2，从除以3所得的余数不同的“校验式#2或校验式#5“以及“校验式#3或校验式#6”传播置信度。
同样，在描绘了唐纳图时存在边缘的情况下，“校验式#1”的a1，3，从除以3所得的余数不同的“校验式#2或校验式#5”以及“校验式#3或校验式#6”传播置信度。在图4C中，表示了与“校验式#1”～“校验式#6”的X(D)有关的各个项之间的置信传播的关系，但可以说对于与P(D)有关的各个项之间也是同样的。
这样，就“校验式#1”的唐纳图中的各个节点来说，从“校验式#1”以外的系数节点传播置信度。因此，相关低的置信度彼此都对“校验式#1”进行传播，所以可认为纠错能力提高。
在图4C中，着眼于“校验式#1”，但对从“校验式#2”至“校验式#6”也能够同样地描绘唐纳图，对“校验式#K”的唐纳图中的各个节点，从“校验式#K”以外的系数节点传播置信度。因此，相关低的置信度彼此都对“校验式#K”进行传播，所以可认为纠错能力提高。(K＝2，3，4，5，6)
这样，通过使式(5-1)～式(5-6)的奇偶校验多项式的各个次数满足上述的与“余数”有关的条件，由此能够在所有的校验式中，高效率地传播置信度，从而能够进一步提高纠错能力的可能性增大。
以上，对时变周期6的LDPC-CC，以编码率1/2的情况为例进行了说明，但编码率并不限于1/2。在编码率(n-1)/n(n为2以上的整数)的情况下，在信息X1(D)、X2(D)、…、Xn-1(D)中的各自的三个系数组中，如果与上述“余数”有关的条件成立，则仍然能够获得良好的接收质量的可能性增大。
以下，说明编码率(n-1)/n(n为2以上的整数)的情况。
作为时变周期设为6的LDPC-CC的奇偶校验多项式，考虑式(7-1)～式(7-6)。
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验部分的多项式表达式。这里，在式(7-1)～式(7-6)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)分别存在三个项的奇偶校验多项式。与上述的编码率1/2时且时变周期3时同样地考虑，在以式(7-1)～式(7-6)的奇偶校验多项式表示的时变周期6且编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，若满足以下的条件(<条件#1>)，则能够获得更高纠错能力的可能性增大。
其中，在时变周期6且编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验并以Xi，1、Xi，2、…、Xi，n-1表示信息。此时，若设为i％6＝k(k＝0、1、2、3、4、5)，则式(7-(k+1))的奇偶校验多项式成立。例如，若设为i＝8，则i％6＝2(k＝2)，所以式(8)成立。
<条件#1>
在式(7-1)～式(7-6)中，X1(D)、X2(D)、…、Xn-1(D)以及P(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)、
(a#1，2，1％3、a#1，2，2％3、a#1，2，3％3)、…、
(a#1，k，1％3、a#1，k，2％3、a#1，k，3％3)、…、
(a#1，n-1，1％3、a#1，n-1，2％3、a#1，n-1，3％3)、
(b#1，1％3、b#1，2％3、b#1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)、
(a#2，2，1％3、a#2，2，2％3、a#2，2，3％3)、…、
(a#2，k，1％3、a#2，k，2％3、a#2，k，3％3)、…、
(a#2，n-1，1％3、a#2，n-1，2％3、a#2，n-1，3％3)、
(b#2，1％3、b#2，2％3、b#2，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)、
(a#3，2，1％3、a#3，2，2％3、a#3，2，3％3)、…、
(a#3，k，1％3、a#3，k，2％3、a#3，k，3％3)、…、
(a#3，n-1，1％3、a#3，n-1，2％3、a#3，n-1，3％3)、
(b#3，1％3、b#3，2％3、b#3，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#4，1，1％3、a#4，1，2％3、a#4，1，3％3)、
(a#4，2，1％3、a#4，2，2％3、a#4，2，3％3)、…、
(a#4，k，1％3、a#4，k，2％3、a#4，k，3％3)、…、
(a#4，n-1，1％3、a#4，n-1，2％3、a#4，n-1，3％3)、
(b#4，1％3、b#4，2％3、b#4，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#5，1，1％3、a#5，1，2％3、a#5，1，3％3)、
(a#5，2，1％3、a#5，2，2％3、a#5，2，3％3)、…、
(a#5，k，1％3、a#5，k，2％3、a#5，k，3％3)、…、
(a#5，n-1，1％3、a#5，n-1，2％3、a#5，n-1，3％3)、
(b#5，1％3、b#5，2％3、b#5，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
而且，
(a#6，1，1％3、a#6，1，2％3、a#6，1，3％3)、
(a#6，2，1％3、a#6，2，2％3、a#6，2，3％3)、…、
(a#6，k，1％3、a#6，k，2％3、a#6，k，3％3)、…、
(a#6，n-1，1％3、a#6，n-1，2％3、a#6，n-1，3％3)、
(b#6，1％3、b#6，2％3、b#6，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(k＝1、2、3、…、n-1)
在上述中，说明了在时变周期6的LDPC-CC中，具有高纠错能力的代码，但与时变周期3、6的LDPC-CC的设计方法同样，能够在生成了时变周期3g(g＝1、2、3、4、…)的LDPC-CC(即，时变周期为3的倍数的LDPC-CC)的情况下，生成具有高纠错能力的代码。以下，详细地说明该代码的构成方法。
考虑将式(9-1)～式(9-3g)作为时变周期为3g(g＝1、2、3、4、…)、编码率(n-1)/n(n为2以上的整数)的LDPC-CC的奇偶校验多项式。
(Da#3g-2，1，1+Da#3g-2，1，2+Da#3g-2，1，3)X1(D)+(Da#3g-2，2，1+Da#3g-2，22+Da#3g-2，2，3)X2(D)+…+(Da#3g-2，n-1，1+Da#3g-2，n-1，2+Da#3g-2，n-1，3)Xn-1(D)+(Db#3g-2，1+Db#3g-2，2+Db#3g-2，3)P(D)＝0
…(9-(3g-2))
(Da#3g-1，1，1+Da#3g-1，1，2+Da#3g-1，1，3)X1(D)+(Da#3g-1，2，1+Da#3g-1，2，2+Da#3g-1，2，3)X2(D)+…+(Da#3g-1，n-1，1+Da#3g-1，n-1，2+Da#3g-1，n-1，3)Xn-1(D)+(Db#3g-1，1+Db#3g-1，2+Db#3g-1，3)P(D)＝0
…(9-(3g-1))
(Da#3g，1，1+Da#3g，1，2+Da#3g，1，3)X1(D)+(Da#3g，2，1+Da#3g，2，2+Da#3g，2，3)X2(D)+…+(Da#3g，n-1，1+Da#3g，n-1，2+Da#3g，n-1，3)Xn-1(D)+(Db#3g，1+Db#3g，2+Db#3g，3)P(D)＝0
…(9-3g)
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验部分的多项式表达式。这里，在式(9-1)～式(9-3g)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)分别存在三个项的奇偶校验多项式。
与时变周期3的LDPC-CC和时变周期6的LDPC-CC同样地考虑，在以式(9-1)～式(9-3g)的奇偶校验多项式表示的时变周期3g且编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，若满足以下的条件(<条件#2>)，则能够获得更高纠错能力的可能性增大。
其中，在时变周期3g且编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验并以Xi，1、Xi，2、…、Xi，n-1表示信息。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(9-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(10)成立。
另外，在式(9-1)～式(9-3g)中，a#k，p，1、a#k，p，2、a#k，p，3为整数(其中，a#k，p，1≠a#k，p，2≠a#k，p，3)(k＝1、2、3、…、3g：p＝1、2、3、…、n-1)。另外，b#k，1、b#k，2、b#k，3为整数(其中，b#k，1≠b#k，2≠b#k，3)。将式(9-k)的奇偶校验多项式(k＝1、2、3、…、3g)称为“校验式#k”，将基于式(9-k)的奇偶校验多项式的子矩阵设为第k子矩阵Hk。另外，考虑从第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、…、第3g子矩阵H3g生成的时变周期3g的LDPC-CC。
<条件#2>
在式(9-1)～式(9-3g)中，X1(D)、X2(D)、…、Xn-1(D)以及P(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)、
(a#1，2，1％3、a#1，2，2％3、a#1，2，3％3)、…、
(a#1，p，1％3、a#1，p，2％3、a#1，p，3％3)、…、
(a#1，n-1，1％3、a#1，n-1，2％3、a#1，n-1，3％3)、
(b#1，1％3、b#1，2％3、b#1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)、
(a#2，2，1％3、a#2，2，2％3、a#2，2，3％3)、…、
(a#2，p，1％3、a#2，p，2％3、a#2，p，3％3)、…、
(a#2，n-1，1％3、a#2，n-1，2％3、a#2，n-1，3％3)、
(b#2，1％3、b#2，2％3、b#2，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)、
(a#3，2，1％3、a#3，2，2％3、a#3，2，3％3)、…、
(a#3，p，1％3、a#3，p，2％3、a#3，p，3％3)、…、
(a#3，n-1，1％3、a#3，n-1，2％3、a#3，n-1，3％3)、
(b#3，1％3、b#3，2％3、b#3，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
而且，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)、
(a#k，2，1％3、a#k，2，2％3、a#k，2，3％3)、…、
(a#k，p，1％3、a#k，p，2％3、a#k，p，3％3)、…、
(a#k，n-1，1％3、a#k，n-1，2％3、a#k，n-1，3％3)、
(b#k，1％3、b#k，2％3、b#k，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3、a#3g-2，1，3％3)、
(a#3g-2，2，1％3、a#3g-2，2，2％3、a#3g-2，2，3％3)、…、
(a#3g-2，p，1％3、a#3g-2，p，2％3、a#3g-2，p，3％3)、…、
(a#3g-2，n-1，1％3、a#3g-2，n-1，2％3、a#3g-2，n-1，3％3)、
(b#3g-2，1％3、b#3g-2，2％3、b#3g-2，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3、a#3g-1，1，3％3)、
(a#3g-1，2，1％3、a#3g-1，2，2％3、a#3g-1，2，3％3)、…、
(a#3g-1，p，1％3、a#3g-1，p，2％3、a#3g-1，p，3％3)、…、
(a#3g-1，n-1，1％3、a#3g-1，n-1，2％3、a#3g-1，n-1，3％3)、
(b#3g-1，1％3、b#3g-1，2％3、b#3g-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g，1，1％3、a#3g，1，2％3、a#3g，1，3％3)、
(a#3g，2，1％3、a#3g，2，2％3、a#3g，2，3％3)、…、
(a#3g，p，1％3、a#3g，p，2％3、a#3g，p，3％3)、…、
(a#3g，n-1，1％3、a#3g，n-1，2％3、a#3g，n-1，3％3)、
(b#3g，1％3、b#3g，2％3、b#3g，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
但是，若考虑容易地进行编码的方面，则在式(9-1)～式(9-3g)中，
(b#k，1％3、b#k，2％3、b#k，3％3)三个中存在一个“0”即可(其中，k＝1、2、…、3g)。这是因为，此时具有下述特征，即，只要存在D0＝1且b#k，1、b#k，2、b#k，3为0以上的整数，就能够逐次地求奇偶校验P。
另外，为了使同一时刻的奇偶校验比特和数据比特具有关联性且容易地搜索具有高纠错能力的代码，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)三个中存在一个“0”，
(a#k，2，1％3、a#k，2，2％3、a#k，2，3％3)三个中存在一个“0”，
(a#k，p，1％3、a#k，p，2％3、a#k，p，3％3)三个中存在一个“0”，
(a#k，n-1，1％3、a#k，n-1，2％3、a#k，n-1，3％3)三个中存在一个“0”即可(其中，k＝1、2、…、3g)。
接着，考虑有关考虑了容易地进行编码的方面的时变周期3g(g＝2、3、4、5、…)的LDPC-CC。此时，若使编码率为(n-1)/n(n为2以上的整数)，则LDPC-CC的奇偶校验多项式可以如下所示。
(Da#3g-2，1，1+Da#3g-2，1，2+Da#3g-2，1，3)X1(D)+(Da#3g-2，2，1+Da#3g-2，22+Da#3g-2，2，3)X2(D)+…+(Da#3g-2，n-1，1+Da#3g-2，n-1，2+Da#3g-2，n-1，3)Xn-1(D)+((Db#3g-2，1+Db#3g-2，2+1)P(D)＝0…(11-(3g-2))
(Da#3g-1，1，1+Da#3g-1，1，2+Da#3g-1，1，3)X1(D)+(Da#3g-1，2，1+Da#3g-1，2，2+Da#3g-1，2，3)X2(D)+…+(Da#3g-1，n-1，1+Da#3g-1，n-1，2+Da#3g-1，n-1，3)Xn-1(D)+(Db#3g-1，1+Db#3g-1，2+1)P(D)＝0
…(11-(3g-1))
(Da#3g，1，1+Da#3g，1，2+Da#3g，1，3)X1(D)+(Da#3g，2，1+Da#3g，2，2+Da#3g，2，3)X2(D)+…+(Da#3g，n-1，1+Da#3g，n-1，2+Da#3g，n-1，3)Xn-1(D)+(Db#3g，1+Db#3g，2+1)P(D)＝0
…(11-3g)
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验部分的多项式表达式。这里，在式(11-1)～式(11-3g)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)分别存在三个项的奇偶校验多项式。其中，在时变周期3g且编码率(n一1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验并以Xi，1、Xi，2、…、Xi，n-1表示信息。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(11-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(12)成立。
此时，若满足<条件#3>和<条件#4>，则能够生成具有更高纠错能力的代码的可能性增大。
<条件#3>
在式(11-1)～式(11-3g)中，X1(D)、X2(D)、…、Xn-1(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)、
(a#1，2，1％3、a#1，2，2％3、a#1，2，3％3)、…、
(a#1，p，1％3、a#1，p，2％3、a#1，p，3％3)、…、
(a#1，n-1，1％3、a#1，n-1，2％3、a#1，n-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)、
(a#2，2，1％3、a#2，2，2％3、a#2，2，3％3)、…、
(a#2，p，1％3、a#2，p，2％3、a#2，p，3％3)、…、
(a#2，n-1，1％3、a#2，n-1，2％3、a#2，n-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)、
(a#3，2，1％3、a#3，2，2％3、a#3，2，3％3)、…、
(a#3，p，1％3、a#3，p，2％3、a#3，p，3％3)、…、
(a#3，n-1，1％3、a#3，n-1，2％3、a#3，n-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
而且，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)、
(a#k，2，1％3、a#k，2，2％3、a#k，2，3％3)、…、
(a#k，p，1％3、a#k，p，2％3、a#k，p，3％3)、…、
(a#k，n-1，1％3、a#k，n-1，2％3、a#k，n-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3、a#3g-2，1，3％3)、
(a#3g-2，2，1％3、a#3g-2，2，2％3、a#3g-2，2，3％3)、…、
(a#3g-2，p，1％3、a#3g-2，p，2％3、a#3g-2，p，3％3)、…、
(a#3g-2，n-1，1％3、a#3g-2，n-1，2％3、a#3g-2，n-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3、a#3g-1，1，3％3)、
(a#3g-1，2，1％3、a#3g-1，2，2％3、a#3g-1，2，3％3)、…、
(a#3g-1，p，1％3、a#3g-1，p，2％3、a#3g-1，p，3％3)、…、
(a#3g-1，n-1，1％3、a#3g-1，n-1，2％3、a#3g-1，n-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g，1，1％3、a#3g，1，2％3、a#3g，1，3％3)、
(a#3g，2，1％3、a#3g，2，2％3、a#3g，2，3％3)、…、
(a#3g，p，1％3、a#3g，p，2％3、a#3g，p，3％3)、…、
(a#3g，n-1，1％3、a#3g，n-1，2％3、a#3g，n-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(p＝1、2、3、…、n-1)
除此之外，在式(11-1)～式(11-3g)中，P(D)的次数的组合满足以下的条件。
(b#1，1％3、b#1，2％3)、
(b#2，1％3、b#2，2％3)、
(b#3，1％3、b#3，2％3)、…、
(b#k，1％3、b#k，2％3)、…、
(b#3g-2，1％3、b#3g-2，2％3)、
(b#3g-1，1％3、b#3g-1，2％3)、
(b#3g，1％3、b#3g，2％3)
为(1、2)、(2、1)中的任一个(k＝1、2、3、…、3g)。
对式(11-1)～式(11-3g)的<条件#3>，与对式(9-1)～式(9-3g)的<条件#2>为同样的关系。对于式(11-1)～式(11-3g)，除了<条件#3>之外，若还附加以下的条件(<条件#4>)，则能够生成具有更高纠错能力的LDPC-CC的可能性增大。
<条件#4>
在式(11-1)～式(11-3g)的P(D)的次数中，满足以下的条件。
(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)的6g个的次数(两个次数构成1组，所以构成3g组的次数有6g个)的值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。
然而，在奇偶校验矩阵中，若存在“1”的位置具有规则性并且有随机性，则获得良好的纠错能力的可能性高。在具有式(11-1)～式(11-3g)的奇偶校验多项式的时变周期3g(g＝2、3、4、5、…)且编码率为(n-1)/n(n为2以上的整数)的LDPC-CC中，除了<条件#3>以外还附加<条件#4>的条件而生成代码时，在奇偶校验矩阵中，能够使存在“1”的位置具有规则性而且赋予其随机性，所以获得良好的纠错能力的可能性增大。
接着，考虑能够容易地进行编码而且使同一时刻的奇偶校验比特和数据比特具有关联性的、时变周期3g(g＝2、3、4、5、…)的LDPC-CC。此时，若使编码率为(n-1)/n(n为2以上的整数)，则LDPC-CC的奇偶校验多项式可以如下所示。
(Da#3g-2，1，1+Da#3g-2，1，2+1)X1(D)+(Da#3g-2，2，1+Da#3g-2，2，2+1)X2(D)+…+(Da#3g-2，n-1，1+Da #3g-2，n-1，2+1)Xn-1(D)+(Db#3g-2，1+Db#3g-2，2+1)P(D)＝0
…(13-(3g-2))
(Da#3g-1，1，1+Da#3g-1，1，2+1)X1(D)+(Da#3g-1，2，1+Da#3g-1，2，2+1)X2(D)+…+(Da#3g-1，n-1，1+Da #3g-1，n-1，2+1)Xn-1(D)+(Db#3g-1，1+Db#3g-1，2+1)P(D)＝0
…(13-(3g-1))
此时，X1(D)、X2(D)、…、Xn-1(D)是数据(信息)X1、X2、…、Xn-1的多项式表达式，P(D)是奇偶校验部分的多项式表达式。另外，在式(13-1)～式(13-3g)中，设为X1(D)、X2(D)、…、Xn-1(D)、P(D)中分别存在三个项的奇偶校验多项式，并且X1(D)、X2(D)、…、Xn-1(D)、P(D)中存在D0的项。(k＝1、2、3、…、3g)
其中，在时变周期3g且编码率(n-1)/n(n为2以上的整数)的LDPC-CC中，以Pi表示时刻i的奇偶校验并以Xi，1、Xi，2、…、Xi，n-1表示信息。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(13-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(14)成立。
此时，若满足以下的条件(<条件#5>和<条件#6>)，则能够生成具有更高纠错能力的代码的可能性增大。
<条件#5>
在式(13-1)～式(13-3g)中，X1(D)、X2(D)、…、Xn-1(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3)、
(a#1，2，1％3、a#1，2，2％3)、…、
(a#1，p，1％3、a#1，p，2％3)、…、
(a#1，n-1，1％3、a#1，n-1，2％3)
为(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#2，1，1％3、a#2，1，2％3)、
(a#2，2，1％3、a#2，2，2％3)、…、
(a#2，p，1％3、a#2，p，2％3)、…、
(a#2，n-1，1％3、a#2，n-1，2％3)
为(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3，1，1％3、a#3，1，2％3)、
(a#3，2，1％3、a#3，2，2％3)、…、
(a#3，p，1％3、a#3，p，2％3)、…、
(a#3，n-1，1％3、a#3，n-1，2％3)
为(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
而且，
(a#k，1，1％3、a#k，1，2％3)、
(a#k，2，1％3、a#k，2，2％3)、…、
(a#k，p，1％3、a#k，p，2％3)、…、
(a#k，n-1，1％3、a#k，n-1，2％3)
为(1、2)、(2、1)中的任--个。(p＝1、2、3、…、n-1)(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3)、
(a#3g-2，2，1％3、a#3g-2，2，2％3)、…、
(a#3g-2，p，1％3、a#3g-2，p，2％3)、…、
(a#3g-2，n-1，1％3、a#3g-2，n-1，2％3)
为(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3)、
(a#3g-1，2，1％3、a#3g-1，2，2％3)、…、
(a#3g-1，p，1％3、a#3g-1，p，2％3)、…、
(a#3g-1，n-1，1％3、a#3g-1，n-1，2％3)
为(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
而且，
(a#3g，1，1％3、a#3g，1，2％3)、
(a#3g，2，1％3、a#3g，2，2％3)、…、
(a#3g，p，1％3、a#3g，p，2％3)、…、
(a#3g，n-1，1％3、a#3g，n-1，2％3)
为(1、2)、(2、1)中的任一个。(p＝1、2、3、…、n-1)
除此之外，在式(13-1)～式(13-3g)中，P(D)的次数的组合满足以下的条件。
(b#1，1％3、b#1，2％3)、
(b#2，1％3、b#2，2％3)、
(b#3，1％3、b#3，2％3)、…、
(b#k，1％3、b#k，2％3)、…、
(b#3g-2，1％3、b#3g-2，2％3)、
(b#3g-1，1％3、b#3g-1，2％3)、
(b#3g，1％3、b#3g，2％3)
为(1、2)、(2、1)中的任一个(k＝1、2、3、…、3g)。
对式(13-1)～式(13-3g)的<条件#5>，与对式(9-1)～式(9-3g)的<条件#2>为同样的关系。对于式(13-1)～式(13-3g)，除了<条件#5>之外，若还附加以下的条件(<条件#6>)，则能够生成具有高纠错能力的LDPC-CC的可能性增大。
<条件#6>
在式(13-1)～式(13-3g)的X1(D)的次数中，满足以下的条件。
在(a#1，1，1％3g、a#1，1，2％3g)、
(a#2，1，1％3g、a#2，1，2％3g)、…、
(a#p，1，1％3g、a#p，1，2％3g)、…、
(a#3g，1，1％3g、a#3g，1，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
而且，
在式(13-1)～式(13-3g)的X2(D)的次数中，满足以下的条件。
在(a#1，2，1％3g、a#1，2，2％3g)、
(a#2，2，1％3g、a#2，2，2％3g)、…、
(a#p，2，1％3g、a#p，2，2％3g)、…、
(a#3g，2，1％3g、a#3g，2，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
而且，
在式(13-1)～式(13-3g)的X3(D)的次数中，满足以下的条件。
在(a#1，3，1％3g、a#1，3，2％3g)、
(a#2，3，1％3g、a#2，3，2％3g)、…、
(a#p，3，1％3g、a#p，3，2％3g)、…、
(a#3g，3，1％3g、a#3g，3，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
而且，
而且，
在式(13-1)～式(13-3g)的Xk(D)的次数中，满足以下的条件。
在(a#1，k，1％3g、a#1，k，2％3g)、
(a#2，k，1％3g、a#2，k，2％3g)、…、
(a#p，k，1％3g、a#p，k，2％3g)、…、
(a#3g，k，1％3g、a#3g，k，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
(k＝1、2、3、…、n-1)
而且，
而且，
在式(13-1)～式(13-3g)的Xn-1(D)的次数中，满足以下的条件。
在(a#1，n-1，1％3g、a#1，n-1，2％3g)、
(a#2，n-1，1％3g、a#2，n-1，2％3g)、…、
(a#p，n-1，1％3g、a#p，n-1，2％3g)、…、
(a#3g，n-1，1％3g、a#3g，n-1，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
而且，
在式(13-1)～式(13-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(k＝1、2、3、…、3g)
然而，在奇偶校验矩阵中，若存在“1”的位置具有规则性并且有随机性，则获得良好的纠错能力的可能性高。在具有式(13-1)～式(13-3g)的奇偶校验多项式的时变周期3g(g＝2、3、4、5、…)且编码率为(n-1)/n(n为2以上的整数)的LDPC-CC中，除了<条件#5>以外还附加<条件#6>的条件而生成代码时，在奇偶校验矩阵中，能够使存在“1”的位置具有规则性而且赋予其随机性，所以获得更良好的纠错能力的可能性增大。
另外，即使使用<条件#6’>取代<条件#6>，即、除了<条件#5>以外还附加<条件#6’>而生成代码，能够生成具有更高的纠错能力的LDPC-CC的可能性也增大。
<条件#6’>
在式(13-1)～式(13-3g)的X1(D)的次数中，满足以下的条件。
在(a#1，1，1％3g、a#1，1，2％3g)、
(a#2，1，1％3g、a#2，1，2％3g)、…、
(a#p，1，1％3g、a#p，1，2％3g)、…、
(a#3g，1，1％3g、a#3g，1，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
或者，
在式(13-1)～式(13-3g)的X2(D)的次数中，满足以下的条件。
在(a#1，2，1％3g、a#1，2，2％3g)、
(a#2，2，1％3g、a#2，2，2％3g)、…、
(a#p，2，1％3g、a#p，2，2％3g)、…、
(a#3g，2，1％3g、a#3g，2，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
或者，
在式(13-1)～式(13-3g)的X3(D)的次数中，满足以下的条件。
在(a#1，3，1％3g、a#1，3，2％3g)、
(a#2，3，1％3g、a#2，3，2％3g)、…、
(a#p，3，1％3g、a#p，3，2％3g)、…、
(a#3g，3，1％3g、a#3g，3，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
或者，
或者，
在式(13-1)～式(13-3g)的Xk(D)的次数中，满足以下的条件。
在(a#1，k，1％3g、a#1，k，2％3g)、
(a#2，k，1％3g、a#2，k，2％3g)、…、
(a#p，k，1％3g、a#p，k，2％3g)、…、
(a#3g，k，1％3g、a#3g，k，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
(k＝1、2、3、…、n-1)
或者，
或者，
在式(13-1)～式(13-3g)的Xn-1(D)的次数中，满足以下的条件。
在(a#1，n-1，1％3g、a#1，n-1，2％3g)、
(a#2，n-1，1％3g、a#2，n-1，2％3g)、…、
(a#p，n-1，1％3g、a#p，n-1，2％3g)、…、
(a#3g，n-1，1％3g、a#3g，n-1，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
或者，
在式(13-1)～式(13-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(k＝1、2、3、…、3g)
以上，说明了时变周期3g且编码率(n-1)/n(n为2以上的整数)的LDPC-CC。以下，说明时变周期3g且编码率1/2(n＝2)的LDPC-CC的奇偶校验多项式的次数的条件。
考虑将式(15-1)～式(15-3g)作为时变周期为3g(g＝1、2、3、4、…)且编码率1/2(n＝2)的LDPC-CC的奇偶校验多项式。
(Da#1，1，1+Da#1，1，2+Da#1，1，3)X(D)+(Db#1，1+Db#1，2+Db#1，3)P(D)＝0 …(15-1)
(Da#2，1，1+Da#2，1，2+Da#2，1，3)X(D)+(Db#2，1+Db#2，2+Db#2，3)P(D)＝0 …(15-2)
(Da#3，1，1+Da#3，1，2+Da#3，1，3)X(D)+(Db#3，1+Db#3，2+Db#3，3)P(D)＝0 …(15-3)
(Da#k，1，1+Da#k，1，2+Da#k，1，3)X(D)+(Db#k，1+Db#k，2+Db#k，3)P(D)＝0 …(15-k)
(Da#3g-2，1，1+Da#3g-2，1，2+Da#3g-2，1，3)X(D)+(Db#3g-2，1+Db#3g-22+Db#3g-2，3)P(D)＝0
…(15-(3g-2))
(Da#3g-1，1，1+Da#3g-1，1，2+Da#3g-1，1，3)X(D)+(Db#3g-1，1+Db#3g-1，2+Db#3g-1，3)P(D)＝0
…(15-(3g-1))
(Da#3g，1，1+Da#3g，1，2+Da#3g，1，3)X(D)+(Db#3g，1+Db#3g，2+Db#3g，3)P(D)＝0
…(15-3g)
此时，X(D)是数据(信息)X的多项式表达式，P(D)是奇偶校验部分的多项式表达式。这里，在式(15-1)～式(15-3g)中，设为X(D)、P(D)分别存在三个项的奇偶校验多项式。
与时变周期3的LDPC-CC和时变周期6的LDPC-CC同样地考虑，在以式(15-1)～式(15-3g)的奇偶校验多项式表示的时变周期3g且编码率1/2(n＝2)的LDPC-CC中，若满足以下的条件(<条件#2-1>)，则能够获得更高的纠错能力的可能性提高。
但是，在时变周期3g且编码率1/2(n＝2)的LDPC-CC中，以Pi表示时刻i的奇偶校验并且以Xi，1表示信息。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(15-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(16)成立。
(Da#3，1，1+Da#3，1，2+Da#3，1，3)X2，1+(Db#3，1+Db#3，2+Db#3，3)P2＝0…(16)
另外，在式(15-1)～式(15-3g)中，a#k，1，1、a#k，1，2、a#k，1，3为整数(其中，a#k，1，1≠a#k，1，2≠a#k，1，3)(k＝1、2、3、…、3g)。另外，b#k，1、b#k，2、b#k，3为整数(其中，b#k，1≠b#k，2≠b#k，3)。将式(15-k)的奇偶校验多项式(k＝1、2、3、…、3g)称为“校验式#k”，将基于式(15-k)的奇偶校验多项式的子矩阵设为第k子矩阵Hk。另外，考虑从第1子矩阵H1、第2子矩阵H2、第3子矩阵H3、…、第3g子矩阵H3g生成的时变周期3g的LDPC-CC。
<条件#2-1>
在式(15-1)～式(15-3g)中，X1(D)以及P(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)、
(b#1，1％3、b#1，2％3、b#1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)、
(b#2，1％3、b#2，2％3、b#2，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)、
(b#3，1％3、b#3，2％3、b#3，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
而且，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)、
(b#k，1％3、b#k，2％3、b#k，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3、a#3g-2，1，3％3)、
(b#3g-2，1％3、b#3g-2，2％3、b#3g-2，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3、a#3g-1，1，3％3)、
(b#3g-1，1％3、b#3g-1，2％3、b#3g-1，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3g，1，1％3、a#3g，1，2％3、a#3g，1，3％3)、
(b#3g，1％3、b#3g，2％3、b#3g，3％3)
为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
但是，若考虑容易地进行编码的方面，则在式(15-1)～式(15-3g)中，
(b#k，1％3、b#k，2％3、b#k，3％3)三个中存在一个“0”即可(其中，k＝1、2、…、3g)。这是因为，此时具有下述特征，即，只要存在D0＝1且b#k，1、b#k，2、b#k，3为0以上的整数，就能够逐次求奇偶校验P。
另外，为了使同一时刻的奇偶校验比特和数据比特具有关联性且容易地搜索具有高纠错能力的代码，(a#k，1，，1％3、a#k，1，，2％3、a#k，1，，3％3)三个中存在一个“0”即可(其中，k＝1、2、…、3g)。
接着，考虑有关考虑了容易地进行编码的方面的时变周期3g(g＝2、3、4、5、…)的LDPC-CC。此时，若使编码率为1/2(n＝2)，则LDPC-CC的奇偶校验多项式可以如下所示。
(Da#1，1，1+Da#1，1，2+Da#1，1，3)X(D)+(Db#1，1+Db#1，2+1)P(D)＝0 …(17-1)
(Da#2，1，1+Da#2，1，2+Da#2，1，3)X(D)+(Db#2，1+Db#2，2+1)P(D)＝0 …(17-2)
(Da#3，1，1+Da#3，1，2+Da#3，1，3)X(D)+(Db#3，1+Db#3，2+1)P(D)＝0 …(17-3)
(Da#k，1，1+Da#k，1，2+Da#k，1，3)X(D)+(Db#k，1+Db#k，2+1)P(D)＝0 …(17-k)
(Da#3g-2，1，1+Da#3g-2，1，2+Da#3g-2，1，3)X(D)+(Db#3g-2，1+Db#3g-2，2+1)P(D)＝0
…(17-(3g-2))
(Da#3g-1，1，1+Da#3g-1，1，2+Da#3g-1，1，3)X(D)+(Db#3g-1，1+Db#3g-1，2+1)P(D)＝0
…(17-(3g-1))
(Da#3g，1，1+Da#3g，1，2+Da#3g，1，3)X(D)+(Db#3g，1+Db#3g，2+1)P(D)＝0…(17-3g)
此时，X(D)是数据(信息)X的多项式表达式，P(D)是奇偶校验部分的多项式表达式。这里，在式(17-1)～式(17-3g)中，设为X、P(D)分别存在三个项的奇偶校验多项式。但是，在时变周期3g且编码率1/2(n＝2)的LDPC-CC中，以Pi表示时刻i的奇偶校验并且以Xi，1表示信息。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(17-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(18)成立。
(Da#3，1，1+Da#3，1，2+Da#3，1，3)X2，1+(Db#3，1+Db#3，2+1)P2＝0…(18)
此时，若满足<条件#3-1>和<条件#4-1>，则能够生成具有更高纠错能力的代码的可能性增大。
<条件#3-1>
在式(17-1)～式(17-3g)中，X(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3、a#1，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#2，1，1％3、a#2，1，2％3、a#2，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3，1，1％3、a#3，1，2％3、a#3，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
而且，
(a#k，1，1％3、a#k，1，2％3、a#k，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3、a#3g-2，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3、a#3g-1，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
而且，
(a#3g，1，1％3、a#3g，1，2％3、a#3g，1，3％3)为(0、1、2)、(0、2、1)、(1、0、2)、(1、2、0)、(2、0、1)、(2、1、0)中的任一个。
除此之外，在式(17-1)～式(17-3g)中，P(D)的次数的组合满足以下的条件。
(b#1，1％3、b#1，2％3)、
(b#2，1％3、b#2，2％3)、
(b#3，1％3、b#3，2％3)、…、
(b#k，1％3、b#k，2％3)、…、
(b#3g-2，1％3、b#3g-2，2％3)、
(b#3g-1，1％3、b#3g-1，2％3)、
(b#3g，1％3、b#3g，2％3)
为(1、2)、(2、1)中的任一个(k＝1、2、3、…、3g)。
对式(17-1)～式(17-3g)的<条件#3-1>，与对式(15-1)～式(15-3g)的<条件#2-1>为同样的关系。对于式(17-1)～式(17-3g)，除了<条件#3-1>之外，若还附加以下的条件(<条件#4-1>)，则能够生成具有更高的纠错能力的LDPC-CC的可能性增大。
<条件#4-1>
在式(17-1)～式(17-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。
然而，在奇偶校验矩阵中，若存在“1”的位置具有规则性并且有随机性，则获得良好的纠错能力的可能性高。在具有式(17-1)～式(17-3g)的奇偶校验多项式的时变周期3g(g＝2、3、4、5、…)且编码率为1/2(n＝2)的LDPC-CC中，除了<条件#3-1>以外还附加<条件#4-1>的条件而生成代码时，在奇偶校验矩阵中，能够使存在“1”的位置具有规则性而且赋予其随机性，所以获得更良好的纠错能力的可能性增大。
接着，考虑能够容易地进行编码而且使同一时刻的奇偶校验比特和数据比特具有关联性的、时变周期3g(g＝2、3、4、5、…)的LDPC-CC。此时，若使编码率为1/2(n＝2)，则LDPC-CC的奇偶校验多项式可以如下所示。
(Da#1，1，1+Da#1，1，2+1)X(D)+(Db#1，1+Db#1，2+1)P(D)＝0 …(19-1)
(Da#2，1，1+Da#2，1，2+1)X(D)+(Db#2，1+Db#2，2+1)P(D)＝0 …(19-2)
(Da#3，1，1+Da#3，1，2+1)X(D)+(Db#3，1+Db#3，2+1)P(D)＝0 …(19-3)
(Da#k，1，1+Da#k，1，2+1)X(D)+(Db#k，1+Db#k，2+1)P(D)＝0 …(19-k)
(Da#3g-2，1，1+Da#3g-2，1，2+1)X(D)+(Db#3g-2，1+Db#3g-2，2+1)P(D)＝0
…(19-(3g-2))
(Da#3g-1，1，1+Da#3g-1，1，2+1)X(D)+(Db#3g-1，1+Db#3g-1，2+1)P(D)＝0
…(19-(3g-1))
(Da#3g，1，1+Da#3g，1，2+1)X(D)+(Db#3g，1+Db#3g，2+1)P(D)＝0 …(19-3g)
此时，X(D)是数据(信息)X的多项式表达式，P(D)是奇偶校验部分的多项式表达式。另外，在式(19-1)～式(19-3g)中，设为X(D)、P(D)中分别存在三个项的奇偶校验多项式，X(D)、P(D)中存在D0的项。(k＝1、2、3、…、3g)
但是，在时变周期3g且编码率1/2(n＝2)的LDPC-CC中，以Pi表示时刻i的奇偶校验并且以Xi，1表示信息。此时，若设为i％3g＝k(k＝0、1、2、…、3g-1)，则式(19-(k+1))的奇偶校验多项式成立。例如，若设为i＝2，则i％3g＝2(k＝2)，所以式(20)成立。
(Da#3，1，1+Da#3，1，2+1)X2，1+(Db#3，1+Db#3，2+1)P2＝0…(20)
此时，若满足以下的条件(<条件#5-1>和<条件#6-1>)，则生成具有更高的纠错能力的代码的可能性增大。
<条件#5-1>
在式(19-1)～式(19-3g)中，X(D)的次数的组合满足以下的条件。
(a#1，1，1％3、a#1，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
(a#2，1，1％3、a#2，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
(a#3，1，1％3、a#3，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
而且，
(a#k，1，1％3、a#k，1，2％3)为(1、2)、(2、1)中的任一个。(因此，k＝1、2、3、…、3g)
而且，
而且，
(a#3g-2，1，1％3、a#3g-2，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
(a#3g-1，1，1％3、a#3g-1，1，2％3)为(1、2)、(2、1)中的任一个。
而且，
(a#3g，1，1％3、a#3g，1，2％3)为(1、2)、(2、1)中的任一个。
除此之外，在式(19-1)～式(19-3g)中，P(D)的次数的组合满足以下的条件。
(b#1，1％3、b#1，2％3)、
(b#2，1％3、b#2，2％3)、
(b#3，1％3、b#3，2％3)、…、
(b#k，1％3、b#k，2％3)、…、
(b#3g-2，1％3、b#3g-2，2％3)、
(b#3g-1，1％3、b#3g-1，2％3)、
(b#3g，1％3、b#3g，2％3)
为(1、2)、(2、1)中的任一个(k＝1、2、3、…、3g)。
对式(19-1)～式(19-3g)的<条件#5-1>，与对式(15-1)～式(15-3g)的<条件#2-1>为同样的关系。对于式(19-1)～式(19-3g)，除了<条件#5-1>之外，若还附加以下的条件(<条件#6-1>)，则能够生成具有更高的纠错能力的LDPC-CC的可能性增大。
<条件#6-1>
在式(19-1)～式(19-3g)的X(D)的次数中，满足以下的条件。
在(a#1，1，1％3g、a#1，1，2％3g)、
(a#2，1，1％3g、a#2，1，2％3g)、…、
(a#p，1，1％3g、a#p，1，2％3g)、…、
(a#3g，1，1％3g、a#3g，1，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
而且，
在式(19-1)～式(19-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)
的6g(3g×2)个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(k＝1、2、3、…、3g)
然而，在奇偶校验矩阵中，若存在“1”的位置具有规则性并且有随机性，则获得良好的纠错能力的可能性高。在具有式(19-1)～式(19-3g)的奇偶校验多项式的时变周期3g(g＝2、3、4、5、…)且编码率为1/2的LDPC-CC中，除了<条件#5-1>以外还附加<条件#6-1>的条件而生成代码时，在校验矩阵中，能够使存在“1”的位置具有规则性而且赋予其随机性，所以能够获得更良好的纠错能力的可能性增大。
另外，即使使用<条件#6’-1>取代<条件#6-1>，即、除了<条件#5-1>以外还附加<条件#6’-1>而生成代码，能够生成具有更高的纠错能力的LDPC-CC的可能性也增大。
<条件#6’-1>
在式(19-1)～式(19-3g)的X(D)的次数中，满足以下的条件。
在(a#1，1，1％3g、a#1，1，2％3g)、
(a#2，1，1％3g、a#2，1，2％3g)、…、
(a#p，1，1％3g、a#p，1，2％3g)、…、
(a#3g，1，1％3g、a#3g，1，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(p＝1、2、3、…、3g)
或者，
在式(19-1)～式(19-3g)的P(D)的次数中，满足以下的条件。
在(b#1，1％3g、b#1，2％3g)、
(b#2，1％3g、b#2，2％3g)、
(b#3，1％3g、b#3，2％3g)、…、
(b#k，1％3g、b#k，2％3g)、…、
(b#3g-2，1％3g、b#3g-2，2％3g)、
(b#3g-1，1％3g、b#3g-1，2％3g)、
(b#3g，1％3g、b#3g，2％3g)
的6g个值中，存在从0至3g-1的整数(0、1、2、3、4、…、3g-2、3g-1)中的、3的倍数(即，0、3、6、…、3g-3)以外的值的所有值。(k＝1、2、3、…、3g)
作为一个例子，表4列举具有良好的纠错能力的、编码率1/2且时变周期6的LDPC-CC。
【表4】
以上，说明了特性良好的时变周期g的LDPC-CC。另外，LDPC-CC通过对信息矢量n乘以生成矩阵G，能够获得编码数据(代码字)。也就是说，能够将编码数据(代码字)c表示为c＝n×G。这里，生成矩阵G为对应于预先设计出的奇偶校验矩阵H而求得的矩阵。具体而言，生成矩阵G是满足G×HT＝0的矩阵。
例如，可以考虑以编码率1/2且生成多项式G＝[1 G1(D)/G0(D)]的卷积码为例。此时，G1表示前馈多项式，G0表示反馈多项式。信息序列(数据)的多项式表达式为X(D)且奇偶校验序列的多项式表达式为P(D)的奇偶校验多项式如以下的式(21)所示。
G1(D)X(D)+G0(D)P(D)＝0 …(21)
其中，D是延迟运算符。
图5中记载与(7，5)的卷积码有关的信息。(7，5)卷积码的生成矩阵表示为G＝[1(D2+1)/(D2+D+1)]。因此，奇偶校验多项式为以下的式(22)。
(D2+1)X(D)+(D2+D+1)P(D)＝0 …(22)
这里，将时刻i的数据表示为Xi并将奇偶校验表示为Pi，发送序列表示为Wi＝(Xi，Pi)。另外，将发送矢量表示为w＝(X1，P1，X2，P2，…，Xi，Pi…)T。于是，根据式(22)，奇偶校验矩阵H可以如图5所示。此时，以下的式(23)的关系式成立。
Hw＝0 …(23)
因此，在解码侧，能够使用奇偶校验矩阵H，进行利用了非专利文献5～非专利文献7所示的BP(Belief Propagation)(置信传播)解码、近似于BP解码的min-sum(最小和)解码、offset BP(偏置BP)解码、Normalized BP(归一化BP)解码、shuffled BP(混洗BP)解码等的置信传播的解码。
(基于卷积码的非时变/时变LDPC-CC(编码率(n-1)/n)(n：自然数))
以下，叙述基于卷积码的非时变/时变LDPC-CC的概要。
将编码率R＝(n-1)/n的信息X1、X2、…、Xn-1的多项式表达式设为X1(D)、X2(D)、…、Xn-1(D)并且将奇偶校验P的多项式表达式设为P(D)，考虑如式(24)所示的奇偶校验多项式。
在式(24)中，此时ap，p(p＝1，2，…，n-1；q＝1，2，…，rp)例如为自然数而且满足ap，1≠ap，2≠…≠ap，rp。另外，bq(q＝1，2，…，s)是自然数且满足b1≠b2≠…≠bs。此时，将以基于式(24)的奇偶校验多项式的奇偶校验矩阵定义的代码，在这里称为非时变LDPC-CC。
准备m个基于式(24)的不同的奇偶校验多项式(m为2以上的整数)。该奇偶校验多项式如下所示。
其中，i＝0，1，…，m-1。
另外，将时刻j的信息X1、X2、…、Xn-1表示为X1，j、X2，j、…、Xn-1，j，将时刻j的奇偶校验P表示为Pj，并且设为uj＝(X1，j，X2，j，…，Xn-1，j，Pj)T。此时，时刻j的信息X1，j、X2，j、…、Xn-1，j以及奇偶校验Pj满足式(26)的奇偶校验多项式。
其中，“j mod m”是j除以m所得的余数。
将以基于式(26)的奇偶校验多项式的奇偶校验矩阵定义的代码，在这里称为时变LDPC-CC。此时，以式(24)的奇偶校验多项式定义的非时变LDPC-CC和以式(26)的奇偶校验多项式定义的时变LDPC-CC具有下述的特征，即，能够以寄存器和“异或”逐次地简单求奇偶校验。
例如，图6表示编码率2/3且基于式(24)～式(26)的时变周期2的LDPC-CC的奇偶校验矩阵H的结构。对基于式(26)的时变周期2的两个不同的校验多项式，命名为“校验式#1”和“校验式#2”。在图6中，(Ha，111)是相当于“校验式#1”的部分，(Hc，111)是相当于“校验式#2”的部分。以下，将(Ha，111)和(Hc，111)定义为子矩阵。
这样，能够通过表示“校验式#1”的奇偶校验多项式的第1子矩阵和表示“校验式#2”的奇偶校验多项式的第2子矩阵，定义本方案的时变周期2的LDPC-CC的奇偶校验矩阵H。具体而言，在奇偶校验矩阵H中，第1子矩阵和第2子矩阵在行方向上被交替地配置。另外，在编码率2/3的情况下，如图6所示为下述结构，在第i行和第i+1行之间子矩阵向右移位了三列。
另外，在时变周期2的时变LDPC-CC的情况下，第i行的子矩阵与第i+1行的子矩阵为不同的子矩阵。也就是说，子矩阵(Ha，111)和(Hc，111)中的任一方为第1子矩阵，另一方为第2子矩阵。若将发送矢量u设为u＝(X1，0、X2，0、P0、X1，1、X2，1、P1、…、X1，k、X2，k、Pk、…)T，则Hu＝0成立(参照式(23))。
接着，在编码率2/3的情况下，考虑将时变周期设为m的LDPC-CC。与时变周期2的情况同样，准备m个以式(24)表示的奇偶校验多项式。另外，准备以式(24)表示的“校验式#1”。同样，准备以式(24)表示的从“校验式#2”至“校验式#m”。将时刻mi+1的数据X和奇偶校验P分别表示为Xmi+1、Pmi+1，将时刻mi+2的数据X和奇偶校验P分别表示为Xmi+2、Pmi+2，…，将时刻mi+m的数据X和奇偶校验P分别表示为Xmi+m、Pmi+m(i：整数)。
此时，考虑使用“校验式#1”求时刻mi+1的奇偶校验Pmi+1、使用“校验式#2”求时刻mi+2的奇偶校验Pmi+2、…、使用“校验式#m”求时刻mi+m的奇偶校验Pmi+m的LDPC-CC。这样的LDPC-CC码具有下述优点：
·能够简单地构成编码器，而且能够逐次地求奇偶校验；
·削减终端比特(terminal bit)、提高终端时的删截时的接收质量。
图7是表示上述的编码率2/3且时变周期m的LDPC-CC的奇偶校验矩阵的结构。在图7中，(H1，111)是相当于“校验式#1”的部分，(H2，111)是相当于“校验式#2”的部分、…、(Hm，111)是相当于“校验式#m”的部分。以下，将(H1，111)定义为第1子矩阵，将(H2，111)定义为第2子矩阵、…、将(Hm，111)定义为第m子矩阵。
这样，能够通过表示“校验式#1”的奇偶校验多项式的第1子矩阵、表示“校验式#2”的奇偶校验多项式的第2子矩阵、…、以及表示“校验式#”的奇偶校验多项式的第m子矩阵，定义本发明的时变周期m的LDPC-CC的奇偶校验矩阵H。具体而言，在奇偶校验矩阵H中，第1子矩阵至第m子矩阵为止在行方向上周期性地被配置(参照图7)。另外，在编码率2/3的情况下为下述结构，在第i行和第i+1行之间子矩阵向右移位了三列(参照图7)。
若将发送矢量u设为u＝(X1，0、X2，0、P0、X1，1、X2，1、P1、…、X1，k、X2，k、Pk、…)T，则Hu＝0成立(参照式(23))。
在上述说明中，作为基于编码率(n-1)/n的卷积码的非时变/时变LDPC-CC的一个例子，以编码率2/3的情况为例进行了说明，但是通过同样地考虑，能够生成基于编码率(n-1)/n的卷积码的非时变/时变LDPC-CC的奇偶校验矩阵。
也就是说，在编码率2/3的情况下，在图7中，(H1，111)是相当于“校验式#1”的部分(第1子矩阵)、(H2，111)是相当于“校验式#2”的部分(第2子矩阵)、…、(Hm，111)是相当于“校验式#m”的部分(第m子矩阵)，相对与此，在编码率(n-1)/n的情况下，如图8所示。也就是说，以(H1，11…1)表示相当于“校验式#1”的部分(第1子矩阵)，以(Hk，11…1)表示相当于“校验式#k”(k＝2、3、…、m)的部分(第k子矩阵)。此时，在第k子矩阵中，去除Hk的部分的“1”的个数为n个。另外，在奇偶校验矩阵H中为下述结构，在第i行和第i+1行之间子矩阵向右移位了n列(参照图8)。
若将发送矢量u设为u＝(X1，0、X2，0、…、Xn-1，0、P0、X1，1、X2，1、…、Xn-1，1、P1、…、X1，k、X2，k、…、Xn-1，k、Pk、…)T，则Hu＝0成立(参照式(23))。
另外，作为一例，图9表示编码率R＝1/2时的LDPC-CC编码器的结构例。如图9所示，LDPC-CC编码器100主要包括：数据运算单元110、奇偶校验运算单元120、权重控制单元130以及mod2加法(“异或”运算)器140。
数据运算单元110包括：移位寄存器111-1～111-M和权重乘法器112-0～112-M。
奇偶校验运算单元120包括：移位寄存器121-1～121-M和权重乘法器122-0～122-M。
移位寄存器111-1～111-M和移位寄存器121-1～121-M是分别保持v1，t-i，v2，t-i(i＝0，…，M)的寄存器，在下一输入进来的定时，将保持的值向右边相邻的移位寄存器输出，新保持从左边相邻的移位寄存器输出的值。另外，移位寄存器的初始状态都为“0”。
权重乘法器112-0～112-M、122-0～122-M根据从权重控制单元130输出的控制信号，将h1 (m)，h2 (m)的值切换为“0/1”。
权重控制单元130基于在内部保持的奇偶校验矩阵，输出该定时的h1 (m)，h2 (m)的值，并将其提供给权重乘法器112-0～112-M以及权重乘法器122-0～122-M。
mod2加法器140对权重乘法器112-0～112-M，122-0～122-M的输出，将mod2的计算结果全部相加，并计算pi。
通过采用这样的结构，LDPC-CC编码器100能够进行基于奇偶校验矩阵的LDPC-CC的编码。
另外，权重控制单元130保持的奇偶校验矩阵的各行的排列对每行不同的情况下，LDPC-CC编码单元100成为时变(time varying)卷积编码器。另外，在编码率(q-1)/q的LDPC-CC的情况下，采用下述结构即可，即，设置(q-1)个数据运算单元110，mod2加法器140对各个权重乘法器的输出进行mod2加法运算(“异或”运算)。
(实施方式2)
接着，在本实施方式中说明：在编码器/解码器中，能够以低运算规模对应多种编码率的LDPC-CC的搜索方法。通过使用由以下说明的方法搜索出的LDPC-CC，能够在解码器中实现高的数据接收质量。
本实施方式的LDPC-CC的搜索方法，例如，基于上述的特性良好的LDPC-CC中的、编码率1/2的LDPC-CC，依次搜索编码率2/3，3/4，4/5，…，(q-1)/q的LDPC-CC。由此，在编码和解码处理中，通过准备最高编码率(q-1)/q时的编码器、解码器，能够进行比最高编码率(q-1)/q低的编码率(s-1)/s(s＝2、3、…、q-1)的编码和解码。
另外，以下作为一例，使用时变周期3的LDPC-CC进行说明。如上所述，时变周期3的LDPC-CC具有非常好的纠错能力。
(LDPC-CC的搜索方法)
(1)编码率1/2
首先，选择编码率1/2的LDPC-CC作为基础的LDPC-CC。作为基础的编码率1/2的LDPC-CC，选择上述那样的特性良好的LDPC-CC。
以下，说明选择了以式(27-1)～式(27-3)表示的奇偶校验多项式作为基础的编码率1/2的LDPC-CC的奇偶校验多项式的情况。(在式(27-1)～式(27-3)的例子中以与上述的(具有良好的特性的LDPC-CC)同样的形式进行表示，所以能够以三个奇偶校验多项式定义时变周期3的LDPC-CC。)
(D373+D56+1)X1(D)+(D406+D218+1)P(D)＝0 …(27-1)
(D457+D197+1)X1(D)+(D491+D22+1)P(D)＝0 …(27-2)
(D485+D70+1)X1(D)+(D236+D181+1)P(D)＝0 …(27-3)
如表3记载，式(27-1)～式(27-3)是一例特性良好的时变周期3且编码率1/2的LDPC-CC的奇偶校验多项式。另外，如在上述的(具有良好的特性的LDPC-CC)进行了的说明，将时刻j的信息X1表示为X1，j，将时刻j的奇偶校验P表示为Pj，并设为uj＝(X1，j，Pj)T。此时，时刻j的信息X1，j和奇偶校验Pj
“在j mod 3＝0时，满足式(27-1)的奇偶校验多项式。”
“在j mod 3＝1时，满足式(27-2)的奇偶校验多项式。”
“在j mod 3＝2时，满足式(27-3)的奇偶校验多项式。”
此时，奇偶校验多项式和奇偶校验矩阵的关系与在上述的(具有良好的特性的LDPC-CC)说明了的情况同样。
(2)编码率2/3
接着，基于特性良好的编码率1/2的奇偶校验多项式，生成编码率2/3的LDPC-CC的奇偶校验多项式。具体而言，采用的结构为，编码率2/3的LDPC-CC的奇偶校验多项式包含作为基础的编码率1/2的奇偶校验多项式。
能够如式(28-1)～式(28-3)那样表示对基础的编码率1/2的LDPC-CC使用式(27-1)～式(27-3)的情况下的编码率2/3的LDPC-CC的奇偶校验多项式。
(D373+D56+1)X1(D)+(Dα1+Dβ1+1)X2(D)+(D406+D218+1)P(D)＝0
…(28-1)
(D457+D197+1)X1(D)+(Dα2+Dβ2+1)X2(D)+(D491+D22+1)P(D)＝0
…(28-2)
(D485+D70+1)X1(D)+(Dα3+Dβ3+1)X2(D)+(D236+D181+1)P(D)＝0
…(28-3)
式(28-1)～式(28-3)所示的奇偶校验多项式，采用对式(27-1)～式(27-3)分别追加了X2(D)的项的结构。使用式(28-1)～式(28-3)的编码率2/3的LDPC-CC的奇偶校验多项式成为后述的编码率3/4的奇偶校验多项式的基础。
另外，在式(28-1)～式(28-3)中，若将X2(D)的各个次数(α1，β1)、(α2，β2)、(α3，β3)设定为满足上述的条件(<条件#1>～<条件#6>等)，则在编码率2/3的情况下也能够获得特性良好的LDPC-CC。
另外，如在上述的(具有良好的特性的LDPC-CC)中说明过的，将时刻j的信息X1、X2表示为X1，j、X2，j，将时刻j的奇偶校验P表示为Pj，并设为uj＝(X1，j，X2，j，Pj)T。此时，时刻j的信息X1，j、X2，j和奇偶校验Pj
“在j mod 3＝0时，满足式(28-1)的奇偶校验多项式。”；
“在j mod 3＝1时，满足式(28-2)的奇偶校验多项式。”；
“在j mod 3＝2时，满足式(28-3)的奇偶校验多项式。”。
此时，奇偶校验多项式和奇偶校验矩阵之间的关系与在上述的(具有良好的特性的LDPC-CC)说明了的情况同样。
(3)编码率3/4
接着，基于上述的编码率2/3的奇偶校验多项式，生成编码率3/4的LDPC-CC的奇偶校验多项式。具体而言，采用的结构为，编码率3/4的LDPC-CC的奇偶校验多项式包含作为基础的编码率2/3的奇偶校验多项式。
式(29-1)～式(29-3)表示对基础的编码率2/3的LDPC-CC使用式(28-1)～式(28-3)的情况下的编码率3/4的LDPC-CC的奇偶校验多项式。
式(29-1)～式(29-3)所示的奇偶校验多项式，采用对式(28-1)～式(28-3)分别追加了X3(D)的项的结构。另外，在式(29-1)～式(29-3)中，若将X3(D)的各个次数(γ1，δ1)、(γ2，δ2)、(γ3，δ3)设定为满足特性良好的LDPC-CC的次数的条件(<条件#1>～<条件#6>等)，则在编码率3/4的情况下也能够获得特性良好的LDPC-CC。
另外，如在上述的(具有良好的特性的LDPC-CC)进行了的说明，将时刻j的信息X1、X2、X3表示为X1，j、X2，j、X3，j，将时刻j的奇偶校验P表示为Pj，并设为uj＝(X1，j，X2，j，X3，j，Pj)T。此时，时刻j的信息X1，j、X2，j、X3，j和奇偶校验Pj
“在j mod 3＝0时，满足式(29-1)的奇偶校验多项式。”；
“在j mod 3＝1时，满足式(29-2)的奇偶校验多项式。”；
“在j mod 3＝2时，满足式(29-3)的奇偶校验多项式。”。
此时，奇偶校验多项式和奇偶校验矩阵之间的关系与在上述的(具有良好的特性的LDPC-CC)说明了的情况同样。
式(30-1)～式(30-(q-1))表示如上述那样进行了搜索的情况下的时变周期g的LDPC-CC的奇偶校验多项式的通式。
AX1，k(D)X1(D)+Bk(D)P(D)＝0(k＝i mod g) …(30-1)
但是，式(30-1)以通式来表示，所以进行式(30-1)那样的表示，但如在上述的(具有良好的特性的LDPC-CC)中说明过的，实际上，时变周期为g，因此以g个奇偶校验多项式表示式(30-1)。与(如本实施方式中说明过的那样，例如，在时变周期3的情况下，像式(27-1)～式(27-3)那样用三个奇偶校验多项式表示的)式(30-1)同样，由于式(30-2)～式(30-(q-1))中的各个式子的时变周期为g，所以用g个奇偶校验多项式表示。
这里，将式(30-1)的g个奇偶校验多项式表示为式(30-1-0)、式(30-1-1)、式(30-1-2)、…、式(30-1-(g-2))、式(30-1-(g-1))。
同样，式(30-w)用g个奇偶校验多项式来表示(w＝2、3、…、q-1)。这里，将式(30-w)的g个奇偶校验多项式表示为式(30-w-0)、式(30-w-1)、式(30-w-2)、…、式(30-w-(g-2))、式(30-w-(g-1))。
另外，在式(30-1)～式(30-(q-1))中，X1，i、X2，i、…、Xq-1，i表示时刻i的信息X1、X2、…、Xq-1，Pi表示时刻i的奇偶校验P。另外，AXr，k(D)是设为编码率(r-1)/r(r＝2，3，…，q(q为3以上的自然数))的时刻i且作为k＝i mod g而求得的k的奇偶校验多项式中的Xr(D)的项。另外，Bk(D)是设为编码率(r-1)/r的时刻i且作为k＝i mod g而求得的k的奇偶校验多项式中的P(D)的项。另外，“i mod g”是i除以g所得的余数。
也就是说，式(30-1)是对应编码率1/2的时变周期g的LDPC-CC的奇偶校验多项式，式(30-2)是对应编码率2/3的时变周期g的LDPC-CC的奇偶校验多项式、…、式(30-(q-1))是对应编码率(q-1)/q的时变周期g的LDPC-CC的奇偶校验多项式。
这样，以特性良好的编码率1/2的LDPC-CC的奇偶校验多项式即式(30-1)为基础，生成编码率2/3的LDPC-CC的奇偶校验多项式(30-2)。
进而，以编码率2/3的LDPC-CC的奇偶校验多项式(30-2)为基础，生成编码率3/4的LDPC-CC的奇偶校验多项式(30-3)。以下也同样，以编码率(r-1)/r的LDPC-CC为基础，生成编码率r/(r+1)的LDPC-CC的奇偶校验多项式。(r＝2、3、…、q-2、q-1)
对以上的奇偶校验多项式的构成方法进行另外的表示。考虑编码率(y-1)/y的时变周期g的LDPC-CC和编码率(z-1)/z的时变周期g的LDPC-CC。但是，假设：实现编码器的电路的共用和解码器的电路的共用的编码率中最大的编码率为(q-1)/q；g为2以上的整数，y为2以上的整数，z为2以上的整数；y＜z≤q的关系成立。另外，所谓编码器的电路的共用是指编码器内部的电路的共用，不是编码器和解码器的电路的共用。
此时，表示了在式(30-1)～式(30-(q-1))的说明时叙述过的g个奇偶校验多项式的式(30-w-0)、式(30-w-1)、式(30-w-2)、…、式(30-w-(g-2))、式(30-w-(g-1))中，以式(31-1)～式(31-g)表示设为w＝y-1时的g个奇偶校验多项式。
在式(31-1)～式(31-g)中，式(31-w)和式(31-w’)是等价式，也可以将以下记载为式(31-w)的部分置换为式(31-w’)(w＝1、2、…、g)。
另外，如在上述的(具有良好的特性的LDPC-CC)中说明过的，将时刻j的信息X1、X2…、Xy-1表示为X1，j、X2，j、…、Xy-1，j，将时刻j的奇偶校验P表示为Pj，并设为uj＝(X1，j，X2，j、…、Xy-1，j、Pj)T。此时，时刻j的信息X1，j、X2，j、…、Xy-1，j和奇偶校验Pj
“在.j mod g＝0时，满足式(31-1)的奇偶校验多项式。”；
“在.j mod g＝1时，满足式(31-2)的奇偶校验多项式。”；
“在j mod g＝2时，满足式(31-3)的奇偶校验多项式。”；
“在j mod g＝k时，满足式(31-(k+1))的奇偶校验多项式。”；
“在j mod g＝g-1时，满足式(31-g)的奇偶校验多项式。”。此时，奇偶校验多项式和奇偶校验矩阵之间的关系与在上述的(具有良好的特性的LDPC-CC)说明了的情况同样。
接着，表示了在进行式(30-1)～式(30-(q-1))的说明时叙述过的g个奇偶校验多项式的式(30-w-0)、式(30-w-1)、式(30-w-2)、…、式(30-w-(g-2))、式(30-w-(g-1))中，以式(32-1)～式(32-g)表示设为w＝z-1时的g个奇偶校验多项式。(根据y＜z≤q的关系，能够表示为式(32-1)～式(32-g)。)
AX1，0(D)X1(D)+AX2，0(D)X2(D)+…+AXy-1，0(D)Xy-1(D)+…+AXs，0(D)Xs(D)+…+AXz-1，0(D)Xz-1(D)+B0(D)P(D)＝0(0＝i mod g) …(32-1)
AX1，1(D)X1(D)+AX2，1(D)X2(D)+…+AXy-1，1(D)Xy-1(D)+…+AXs，1(D)Xs(D)+…+AXz-1，1(D)Xz-1(D)+B1(D)P(D)＝0(1＝i mod g) …(32-2)
AX1，k(D)X1(D)+AX2，k(D)X2(D)+…+AXy-1，k(D)Xy-1(D)+…+AXs，k(D)Xs(D)+…+AXz-1，k(D)Xz-1(D)+Bk(D)P(D)＝0(k＝i mod g) …(32-(k+1))
AX1，g-1(D)X1(D)+AX2，g-1(D)X2(D)+…+AXy-1，g-1(D)Xy-1(D)+…+AXs，g-1(D)Xs(D)+…+AXz-1，g-1(D)Xz-1(D)+Bg-1(D)P(D)＝0(g-1＝i mod g) …(32-g)
在式(32-1)～式(32-g)中，式(32-w)和式(32-w’)是等价式，也可以将以下记载为式(32-w)的部分置换为式(32-w’)(w＝1、2、…、g)。
另外，如在上述的(具有良好的特性的LDPC-CC)中说明过的，将时刻j中的信息X1、X2、…、Xy-1、…、Xs、…、Xz-1表示为X1，j、X2，j、…、Xy-1，j、…、Xs，j、…、Xz-1，j，将时刻j的奇偶校验P表示为Pj，并设为uj＝(X1，j，X2，j、…、Xy-1，j、…、Xs，j、…、Xz-1，j、Pj)T(因此，根据y＜z≤q的关系，s＝y、y+1、y+2、y+3、…、z-3、z-2、z-1)。此时，时刻j的信息X1，j、X2，j、…、Xy-1，j、…、Xs，j、…、Xz-1，j和奇偶校验Pj
“在j mod g＝0时，满足式(32-1)的奇偶校验多项式。”；
“在j mod g＝1时，满足式(32-2)的奇偶校验多项式。”；
“在j mod g＝2时，满足式(32-3)的奇偶校验多项式。”；
“在j mod g＝k时，满足式(32-(k+1))的奇偶校验多项式。”；
“在j mod g＝g-1时，满足式(32-g)的奇偶校验多项式。”。此时，奇偶校验多项式和奇偶校验矩阵之间的关系与在上述的(具有良好的特性的LDPC-CC)说明了的情况同样。
在上述关系成立的情况下，在编码率(y-1)/y的时变周期g的LDPC-CC和编码率(z-1)/z的时变周期g的LDPC-CC中，以下的条件成立的情况下，编码率(y-1)/y的时变周期g的LDPC-CC的编码器和编码率(z-1)/z的时变周期g的LDPC-CC的编码器能够共用电路，而且编码率(y-1)/y的时变周期g的LDPC-CC的解码器和编码率(z-1)/z的时变周期g的LDPC-CC的解码器能够共用电路。该条件如下所示。
首先，在式(31-1)和式(32-1)中成立以下的关系。
“式(31-1)的AX1，0(D)和式(32-1)的AX1，0(D)之间等号成立。”
“式(31-1)的AXf，0(D)和式(32-1)的AXf，0(D)之间等号成立。”
“式(31-1)的AXy-1，0(D)和式(32-1)的AXy-1，0(D)之间等号成立。”
也就是说，上述关系在f＝1、2、3、…、y-1时成立。
另外，对于奇偶校验部分而言，以下的关系也成立。
“式(31-1)的B0(D)和式(32-1)的B0(D)之间等号成立。”
同样，在式(31-2)和式(32-2)中成立以下的关系。
“式(31-2)的AX1，1(D)和式(32-1)的AX1，1(D)之间等号成立。”
式(31-2)的AXf，1(D)和式(32-2)的AXf，1(D)之间等号成立。”
“式(31-2)的AXy-1，1(D)和式(32-2)的AXy-1，1(D)之间等号成立。”
也就是说，上述关系在f＝1、2、3、…、y-1时成立。
另外，对于奇偶校验部分而言，以下的关系也成立。
“式(31-2)的B1(D)和式(32-2)的B1(D)之间等号成立。”
(省略)
同样，在式(31-h)和式(32-h)中成立以下的关系。
“式(31-h)的AX1，h1(D)和式(32-h)的AX1，h1(D)之间等号成立。”
“式(31-h)的AXf，h1(D)和式(32-h)的AXf，h1(D)之间等号成立。”
“式(31-h)的AXy-1，h-1(D)和式(32-h)的AXy-1，h-1(D)之间等号成立。”
也就是说，上述关系在f＝1、2、3、…、y-1时成立。
另外，对于奇偶校验部分而言，以下的关系也成立。
“式(31-h)的Bh-1(D)和式(32-h)的Bh-1(D)之间等号成立。”
(省略)
同样，在式(31-g)和式(32-g)中成立以下的关系。
“式(31-g)的AX1，g-1(D)和式(32-g)的AX1，g-1(D)之间等号成立。”
“式(31-g)的AXf，g-1(D)和式(32-g)的AXf，g-1(D)之间等号成立。”
“式(31-g)的AXy-1，g-1(D)和式(32-g)的AXy-1，g-1(D)之间等号成立。”
也就是说，上述关系在f＝1、2、3、…、y-1时成立。
另外，对于奇偶校验部分而言，以下的关系也成立。
“式(31-g)的Bg-1(D)和式(32-g)的Bg-1(D)之间等号成立。”
(因此，h＝1、2、3、…、g-2、g-1、g。)
在上述的关系成立的情况下，编码率(y-1)/y的时变周期g的LDPC-CC的编码器和编码率(z-1)/z的时变周期g的LDPC-CC的编码器能够共用电路，而且，编码率(y-1)/y的时变周期g的LDPC-CC的解码器和编码率(z-1)/z的时变周期g的LDPC-CC的解码器能够共用电路。但是，对于编码器的电路的共用方法以及解码器的电路的共用方法，在下面的(编码器、解码器的结构)中详细说明。
表5表示一例满足了上述条件的、时变周期3且对应的编码率为1/2、2/3、3/4、5/6的LDPC-CC的奇偶校验多项式。但是，奇偶校验多项式的形式以与表3的形式同样的形式来表示。由此，发送装置和接收装置在编码率对应了1/2、2/3、3/4、5/6的情况下(或者，发送装置和接收装置对应了四个编码率中的两个以上的编码率的情况下)，能够降低运算规模(电路规模)(由于是分布式码(Distributed codes)而且能够实现编码器的电路的共用以及解码器的电路的共用，所以能够降低电路规模)以及接收装置能够获得高的数据接收质量。
【表5】
说明表5的时变周期3的LDPC-CC满足上述条件的情况。例如，考虑表5的编码率1/2的时变周期3的LDPC-CC和表5的编码率2/3的时变周期3的LDPC-CC。也就是说，在式(31-1)～式(31-g)中y＝2，在式(32-1)～式(32-g)中z＝3。
于是，根据表5的编码率1/2的时变周期3的LDPC-CC，式(31-1)的AX1，0(D)成为D373+D56+1，根据表5的编码率2/3的时变周期3的LDPC-CC，式(32-1)的AX1，0(D)成为D373+D56+1“式(31-1)的AX1，0(D)和式(32-1)的AX1，0(D)之间等号成立”。
另外，根据表5的编码率1/2的时变周期3的LDPC-CC，式(31-1)的B0(D)成为D406+D218+1，根据表5的编码率2/3的时变周期3的LDPC-CC，成为式(32-1)的B0(D)＝D406+D218+1，“式(31-1)的B0(D)和式(32-1)的B0(D)之间等号成立”。
同样，根据表5的编码率1/2的时变周期3的LDPC-CC，成为式(31-2)的Ax1，1(D)＝D457+D197+1，根据表5的编码率2/3的时变周期3的LDPC-CC，成为式(32-2)的AX1，1(D)＝D457+D197+1，“式(31-2)的AX1，1(D)和式(32-2)的AX1，1(D)之间等号成立”。
另外，根据表5的编码率1/2的时变周期3的LDPC-CC，式(31-2)的B1(D)成为D491+D22+1，根据表5的编码率2/3的时变周期3的LDPC-CC，成为式(32-2)的B1(D)＝D491+D22+1，“式(31-2)的B1(D)和式(32-2)的B1(D)之间等号成立”。
同样，根据表5的编码率1/2的时变周期3的LDPC-CC，式(31-3)的AX1，2(D)成为D485+D70+1，根据表5的编码率2/3的时变周期3的LDPC-CC，成为式(32-3)的AX1，2(D)＝D485+D70+1，“式(31-3)的AX1，2(D)和式(32-3)的AX1，2(D)之间等号成立”。
另外，根据表5的编码率1/2的时变周期3的LDPC-CC，式(31-3)的B2(D)成为D236+D181+1，根据表5的编码率2/3的时变周期3的LDPC-CC，式(32-3)的B2(D)成为D236+D181+1，“式(31-3)的B2(D)和式(32-3)的B2(D)之间等号成立”。
从以上可知，能够确认表5的编码率1/2的时变周期3的LDPC-CC和表5的编码率2/3的时变周期3的LDPC-CC满足上述条件。
与以上同样，在表5的时变周期3的LDPC-CC中，若选择编码率1/2、2/3、3/4、5/6中的、两个不同编码率的时变周期3的LDPC-CC，并进行是否满足上述的条件的验证，则无论是哪一种选择图案(pattern)，能够确认都满足上述条件。
另外，由于LDPC-CC是卷积码的一种，所以为了确保信息比特的解码中的置信度，需要进行终止(termination)或截尾(tail biting)。这里，考虑下述情况，即进行将数据(信息)X的状态设为零(以下称为信息零终止(Information-zero-termination))的方法的情况。
图10是表示“信息零终止”的方法的图。如图10所示，发送的信息序列中最后发送的信息比特(最终的发送比特)是Xn(110)。发送装置仅发送随着该最终的信息比特Xn(110)而由编码器生成的奇偶校验比特为止的数据的情况下，在接收装置进行了解码时，信息的接收质量大幅度地劣化。为了解决该问题，将最终的信息比特Xn(110)以后的信息比特(称为“虚拟的信息比特”)假定为“0”并对其进行编码，生成奇偶校验比特(130)。
此时，由于接收装置知道虚拟的信息比特(120)为“0”，所以发送装置不发送虚拟的信息比特(120)，仅发送由虚拟的信息比特(120)生成的奇偶校验比特(130)(该奇偶校验比特为必须发送的冗余比特，因此，将该奇偶校验比特称为冗余比特)。于是，作为新的课题，为了兼顾提高数据的传输效率和确保数据的接收质量，需要确保数据的接收质量而且使由虚拟的信息比特(120)生成的奇偶校验比特(130)的数尽量少。
此时，通过模拟确认了以下事实：为了确保数据的接收质量而且使由虚拟的信息比特生成的奇偶比特位的数尽量少，与奇偶校验多项式的奇偶校验部分有关的项发挥重要的作用。
作为一例，以时变周期m(m为整数且m≥2)且编码率1/2时的LDPC-CC为例进行说明。用下式表示时变周期m时所需的m个的奇偶校验多项式。
AX1，i(D)X1(D)+Bi(D)P(D)＝0…(33)
其中，设为i＝0、1、…、m-1。另外，假设AX1，i(D)中存在的D的次数仅存在0以上的整数(例如，如AX1，1(D)＝D15+D3+D0那样，对于D而言，存在的次数为15、3、0，全部由0以上的次数构成)，并且Bi(D)中存在的D的次数也仅存在0以上的次数(例如，如Bi(D)＝D18+D4+D0那样，对D而言，存在的次数为18、4、0，全部由0以上的次数构成)。
此时，在时刻j中，下式的奇偶校验多项式成立。
AX1，k(D)X1(D)+Bk(D)P(D)＝0(k＝j mod m)…(34)
另外，在X1(D)中，将AX1，1(D)中的D的最高次数设为α1(例如，若设为AX1，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数3、次数0，D的最高次数为α1＝15)。)、将AX1，2(D)中的D的最高次数设为α2、…、将AX1，i(D)中的D的最高次数设为αi、…、将AX1，m-1(D)中的D的最高次数设为αm-1。
另外，在αi(i＝0、1、2、…、m-1)中将最大值设为α。另一方面，在P(D)中，将B1(D)中的D的最高次数设为β1、将B2(D)中的D的最高次数设为β2、…、将Bi(D)中的D的最高次数设为βi、…、将Bm-1(D)中的D的最高次数为βm-1。另外，在βi(i＝0、1、2、…、m-1)中将最大值设为β。
于是，为了确保数据的接收质量而且使由虚拟的信息比特生成的奇偶校验比特的数尽量少，使β为α的1/2以下即可。
这里，虽然说明了编码率1/2的情况，但对于编码率1/2以上的编码率的情况，也能够同样地考虑。此时，特别是编码率4/5以上的情况下，存在下述倾向，即，用于满足确保数据的接收质量而且使由虚拟的信息比特生成的奇偶校验比特的数尽量少的条件所需的冗余比特非常大，为了确保数据的接收质量而且使由虚拟的信息比特生成的奇偶校验比特的数尽量少，与上述同样地进行了考虑的条件是重要的。
作为一例，以时变周期m(m为整数且m≥2)且编码率4/5时的LDPC-CC为例进行说明。用下式表示时变周期m时所需的m个的奇偶校验多项式。
其中，设为i＝0、1、…、m-1。另外，假设：AX1，i(D)中存在的D的次数只存在0以上的整数(例如，如AX1，1(D)＝D15+D3+D0那样，对于D而言存在的次数为15、3、0，全部由0以上的次数构成)，同样地，AX2，i(D)中存在的D的次数只存在0以上的整数，AX3，i(D)中存在的D的次数只存在0以上的整数，AX4，i(D)中存在的D的次数只存在0以上的整数，Bi(D)中存在的D的次数也只存在0以上的整数(例如，如Bi(D)＝D18+D4+D0那样，对于D而言存在的次数为18、4、0，全部由0以上的次数构成)。
此时，在时刻j中，下式的奇偶校验多项式成立。
另外，在X1(D)中，将AX1，1(D)中的D的最高次数设为α1，1(例如，若设为AX1，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数3、次数0，D的最高次数为α1，1＝15。)、将AX1，2(D)中的D的最高次数设为α1，2、…、将AX1，i(D)中的D的最高次数设为α1，i、…、将AX1，m-1(D)中的D的最高次数设为α1，m-1。另外，在α1，i(i＝0、1、2、…、m-1)中将最大值设为α1。
在X2(D)中，将AX2，1(D)中的D的最高次数设为α2，1(例如，若设为AX2，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数3、次数0，D的最高次数为α2，1＝15。)、将AX2，2(D)中的D的最高次数设为α2，2、…、将AX2，i(D)中的D的最高次数设为α2，i、…、将AX2，m-1(D)中的D的最高次数设为α2，m-1。另外，在α2，i(i＝0、1、2、…、m-1)中将最大值设为α2。
在X3(D)中，将AX3，1(D)中的D的最高次数设为α3，1(例如，若设为AX3，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数3、次数0，D的最高次数为α3，1＝15。)、将AX3，2(D)中的D的最高次数设为α3，2、…、将AX3，i(D)中的D的最高次数设为α3，i、…、将AX3，m-1(D)中的D的最高次数设为α3，m-1。另外，在α3，i(i＝0、1、2、…、m-1)中将最大值设为α3。
在X4(D)中，将AX4，1(D)中的D的最高次数设为α4，1(例如，若设为AX4，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数4、次数0，D的最高次数为α4，1＝15。)、将AX4，2(D)中的D的最高次数设为α4，2、…、将AX4，i(D)中的D的最高次数设为α4，i、…、将AX4，m-1(D)中的D的最高次数设为α4，m-1。另外，在α4，i(i＝0、1、2、…、m-1)中将最大值设为α4。
在P(D)中，将B1(D)中的D的最高次数设为β1、将B2(D)中的D的最高次数设为β2、…、将Bi(D)中的D的最高次数设为βi、…、将Bm-1(D)中的D的最高次数为βm-1。另外，在βi(i＝0、1、2、…、m-1)中将最大值设为β。
于是，为了确保数据的接收质量而且使由虚拟的信息比特生成的奇偶校验比特的数尽量少，“使β为α1的1/2以下，使β为α2的1/2以下、使β为α3的1/2以下，而且使β为α4的1/2以下”即可，特别是，能够确保良好的数据的接收质量的可能性高。
而且，即使
“使β为α1的1/2以下、使β为α2的1/2以下、使β为α3的1/2以下、或者使β为α4的1/2以下”，也能够确保数据的接收质量而且使由虚拟的信息比特生成的奇偶校验比特的数尽量少，但稍许存在导致数据的接收质量的下降的可能性(但是，不一定导致数据的接收质量下降)。
因此，时变周期m(m为整数，而且m≥2)而且编码率为(n-1)/n时的LDPC-CC情况下，能够如以下那样考虑。
将时变周期m时所需的m个的奇偶校验多项式用下式表示。
其中，设为i＝0、1、…、m-1。另外假设：AX1，i(D)中存在的D的次数只存在0以上的整数(例如，如AX1，1(D)＝D15+D3+D0那样，对于D而言存在的次数为15、3、0，全部由0以上的次数构成)，同样地，AX2，i(D)中存在的D的次数只存在0以上的整数，AX3，i(D)中存在的D的次数只存在0以上的整数，AX4，i(D)中存在的D的次数只存在0以上的整数，…，AXu，i(D)中存在的D的次数只存在0以上的整数，…，AXn-1，i(D)中存在的D的次数只存在0以上的整数，Bi(D)中存在的D的次数也只存在0以上的次数(例如，如Bj(D)＝D18+D4+D0那样，对于D而言存在的次数为18、4、0，全部由0以上的次数构成)(u＝1、2、3、…、n-2、n-1)。
此时，在时刻j中，下式的奇偶校验多项式成立。
另外，在X1(D)中，将AX1，1(D)中的D的最高次数设为α1，1(例如，若设为AX1，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数3、次数0，D的最高次数为α1，1＝15。)、将AX1，2(D)中的D的最高次数设为α1，2、…、将AX1，i(D)中的D的最高次数设为α1，i、…、将AX1，m-1(D)中的D的最高次数设为α1，m-1。另外，在α1，i(i＝0、1、2、…、m-1)中将最大值设为α1。
在X2(D)中，将AX2，1(D)中的D的最高次数设为α2，1(例如，若设为AX2，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数3、次数0，D的最高次数为α2，1＝15。)、将AX2，2(D)中的D的最高次数设为α2，2、…、将AX2，i(D)中的D的最高次数设为α2，i、…、将AX2，m-1(D)中的D的最高次数设为α2，m-1。另外，在α2，i(i＝0、1、2、…、m-1)中将最大值设为α2。
在Xu(D)中，将AXu，1(D)中的D的最高次数设为αu，1(例如，若设为AXu，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数3、次数0，D的最高次数为αu，1＝15。)、将AXu，2(D)中的D的最高次数设为αu，2、…、将AXu，i(D)中的D的最高次数设为αu，i、…、将AXu，m-1(D)中的D的最高次数设为αu，m-1。另外，在αu，i(i＝0、1、2、…、m-1)中将最大值设为αu。(u＝1、2、3、…、n-2、n-1)
在Xn-1(D)中，将AXn-1，1(D)中的D的最高次数设为αn-1，1(例如，若设为AXn-1，1(D)＝D15+D3+D0，则对于D而言存在次数15、次数3、次数0，D的最高次数为αn-1，1＝15。)、将AXn-1，2(D)中的D的最高次数设为αn-1，2、…、将AXn-1，i(D)中的D的最高次数设为αn-1，i、…、将AXn-1，m-1(D)中的D的最高次数设为αn-1，m-1。另外，在αn-1，i(i＝0、1、2、…、m-1)中将最大值设为αn-1。
在P(D)中，将B1(D)中的D的最高次数设为β1、将B2(D)中的D的最高次数设为β2、…、将Bi(D)中的D的最高次数设为βi、…、将Bm-1(D)中的D的最高次数为βm-1。另外，在βi(i＝0、1、2、…、m-1)中将最大值设为β。
于是，为了确保数据的接收质量而且使由虚拟的信息比特生成的奇偶校验比特的数尽量少，
“使β为α1的1/2以下、使β为α2的1/2以下、…、而且使β为αu的1/2以下、…、而且使β为αn-1的1/2以下(u＝1、2、3、…、n-2、n-1)”即可，特别是，能够确保良好的数据的接收质量的可能性高。
而且，即使
“使β为α1的1/2以下、β为α2的1/2以下、…、或者β为αu的1/2以下、…、或者β为αn-1的1/2以下(u＝1、2、3、…、n-2、n-1)”，也能够确保数据的接收质量而且使由虚拟的信息比特生成的奇偶校验比特的数尽量少，但兴许存在导致数据的接收质量的下降的可能性(但是，并不一定导致数据的接收质量下降)。
表6表示一例能够确保数据的接收质量而且使冗余比特少的时变周期3、编码率为1/2、2/3、3/4、4/5的LDPC-CC的奇偶校验多项式。在表6的时变周期3的LDPC-CC中，如果选择了编码率1/2、2/3、3/4、4/5中的、两个不同的编码率的时变周期3的LDPC-CC时，验证是否满足已说明了的共用编码器以及解码器的条件，则能够确认到下述事实，即，无论在哪一选择图案中，都与表5的时变周期3的LDPC-CC同样，满足能够共用编码器以及解码器的条件。
另外，能够确认下述事实，即，在表5的编码率5/6时，冗余比特需要1000比特以上，但在表6的编码率4/5时，冗余比特为500比特以下。
另外，在表6的代码中，对于每种编码率为不同的数的冗余比特(用于信息零终止(Information-zero-termination)而附加了的冗余比特)。此时，存在随着编码率变大而冗余比特的数变多的倾向。但是，并非必然出现这种倾向。另外，若编码率大而且信息大小(Information size)大，则存在冗余比特的数变多的倾向。也就是说，在如表5、表6那样生成了代码的情况下，在有编码率(n-1)/n的代码和编码率(m-1)/m的代码的情况下(n＞m)，存在编码率(n-1)/n的代码所需的冗余比特(用于“信息零终止”而附加的冗余比特)的数多于编码率(m-1)/m的代码所需的冗余比特(用于“信息零终止”而附加的冗余比特)的数的倾向，而且在信息大小较小的情况下，存在编码率(n-1)/n的代码所需的冗余比特的数多于编码率(m-1)/m的代码所需的冗余比特的数的倾向。但是，并非必然出现这种倾向。
[表6]
以上，说明了在实现编码器的电路的共用和解码器的电路的共用的编码率中最大的编码率设为(q-1)/q而且编码率(r-1)/r(r＝2，3，…，q(q为3以上的自然数))的时变周期g的LDPC-CC的奇偶校验多项式(g为2以上的整数)。
这里，说明了至少具备编码率(y-1)/y的时变周期g的LDPC-CC及编码率(z-1)/z的时变周期g的LDPC-CC的编码器的发送装置(y≠z)、至少具备编码率(y-1)/y的时变周期g的LDPC-CC率及编码率(z-1)/z的时变周期g的LDPC-CC的解码器的接收装置、能够降低运算规模(电路规模)的时变周期g的LDPC-CC的奇偶校验多项式的生成方法、以及奇偶校验多项式的特征。
这里，发送装置是，至少能够生成用于传输编码率(y-1)/y的时变周期g的LDPC-CC的编码序列的调制信号，或者生成用于传输编码率(z-1)/z的时变周期g的LDPC-CC的编码序列的调制信号的任一调制信号的发送装置。
另外，接收装置是，至少将包含编码率(y-1)/y的时变周期g的LDPC-CC的编码序列的接收信号，或者将包含编码率(z-1)/z的时变周期g的LDPC-CC的编码序列的接收信号的任一接收信号进行解调并解码的接收装置。
通过使用本发明提出的时变周期g的LDPC-CC，具有下述效果，即，能够降低具备编码器的发送装置和具备解码器的接收装置的运算规模(电路规模)(能够进行电路的共用)。
进而，通过使用本发明提出的时变周期g的LDPC-CC，具有下述效果，即，对于任何编码率，接收装置都能够获得良好的数据接收质量。另外，以下详细地说明编码器的结构、解码器的结构以及其动作。
另外，在式(30-1)～式(30-(q-1))中，说明了编码率1/2、2/3、3/4、…、(q-1)/q的情况下的时变周期g的LDPC-CC，具备编码器的发送装置及具备解码器的接收装置无需支持所有的编码率1/2、2/3、3/4、…、(q-1)/q，只要支持至少两个以上的不同的编码率，就能够获得下述效果，即，降低发送装置及接收装置的运算规模(电路规模)(编码器的电路的共用、解码器的电路的共用)、以及接收装置能够获得良好的数据接收质量。
另外，在发送接收装置(编码器/解码器)支持的编码率全部是基于本实施方式中叙述了的方法的代码的情况下，通过具有支持的编码率中最高的编码率的编码器/解码器，能够容易地对应所有的编码率的编码、解码，此时，运算规模削减的效果非常大。
另外，在本实施方式中，以实施方式1中说明了的(具有良好的特性的LDPC-CC)的代码为基础进行了说明，但无需必定满足上述的(具有良好的特性的LDPC-CC)中说明了的条件，只要是基于在上述的(具有良好的特性的LDPC-CC)中叙述了的形式的奇偶校验多项式的时变周期g的LDPC-CC，就能够同样地实施本实施方式(g为2以上的整数)。对此，根据式(31-1)～式(31-g)和式(32-1)～式(32-g)之间的关系，该情况一目了然。
当然，例如，在发送接收装置(编码器/解码器)对应编码率1/2、2/3、3/4、5/6，编码率1/2、2/3、3/4使用基于上述的正则LDPC-CC，编码率5/6使用了不基于上述规则的代码的情况下，编码器/解码器对于编码率1/2、2/3、3/4能够实现电路共用，而对于编码率5/6，难以实现电路共用。
(实施方式3)
本实施方式中，详细地说明使用实施方式2中说明了的搜索方法而形成的LDPC-CC的编码器的电路的共用方法和解码器的电路的共用方法。
首先，说明将本发明的实现编码器的电路的共用和解码器的电路的共用的编码率中最高的编码率设为(q-1)/q(例如，在将发送接收装置对应的编码率设为1/2、2/3、3/4、5/6时，假设编码率1/2、2/3、3/4的代码在编码器/解码器中共用电路，编码率5/6在编码器/解码器中不将电路作为共用对象。此时，上述的最高的编码率(q-1)/q为3/4。)，并生成能够对应多种编码率(r-1)/r(r为2以上且为q以下的整数)的时变周期g(g为自然数)的LDPC-CC的编码器。
图11是表示一例本实施方式的编码器的主要结构的方框图。另外，图11所示的编码器200是能够对应编码率1/2、2/3、3/4的编码器。图11的编码器200主要包括：信息生成单元210、第1信息运算单元220-1、第2信息运算单元220-2、第3信息运算单元220-3、奇偶校验运算单元230、加法单元240、编码率设定单元250以及权重控制单元260。
信息生成单元210根据编码率设定单元250指定的编码率，设定时刻i的信息X1，i、信息X2，i以及信息X3，i。例如，在编码率设定单元250将编码率设定为1/2的情况下，信息生成单元210将输入信息数据Sj设定给时刻i的信息X1，i，将0设定给时刻i的信息X2，i及时刻i的信息X3，i。
另外，在编码率2/3的情况下，信息生成单元210将输入信息数据Sj设定给时刻i的信息X1，i，将输入信息数据Sj+1设定给时刻i的信息X2，i，将0设定给时刻i的信息X3，j。
另外，在编码率3/4的情况下，信息生成单元210将输入信息数据Sj设定给时刻i的信息X1，i，将输入信息数据Sj+1设定给时刻i的信息X2，i，将输入信息数据Sj+2设定给时刻i的信息X3，i。
这样，信息生成单元210根据由编码率设定单元250设定了的编码率，将输入信息数据设定为时刻i的信息X1，i、信息X2，i、信息X3，i，并将设定后的信息X1，i向第1信息运算单元220-1输出，将设定后的信息X2，i向第2信息运算单元220-2输出，并将设定后的信息X3，i向第3信息运算单元220-3输出。
第1信息运算单元220-1根据式(30-1)的AX1，k(D)，计算X1(D)。同样，第2信息运算单元220-2根据式(30-2)的AX2，k(D)，计算X2(D)。同样，第3信息运算单元220-3根据式(30-3)的AX3，k(D)，计算X3(D)。
此时，如实施方式2中说明过的，根据在式(31-1)～式(31-g)和式(32-1)～式(32-g)中满足的条件，即使切换编码率，也无需变更第1信息运算单元220-1的结构，同样也无需变更第2信息运算单元220-2的结构，而且也无需变更第3信息运算单元220-3的结构。
因此，在对应多种编码率的情况下，以编码器的电路可共用的编码率中最高的编码率的编码器的结构为基础，通过进行上述那样的操作，能够对应其他的编码率。也就是说，在实施方式2中说明了的LDPC-CC具有下述优点，即，作为编码器的主要部分的第1信息运算单元220-1、第2信息运算单元220-2以及第3信息运算单元220-3，无论编码率如何都能够实现共用。另外，例如，表5所示的LDPC-CC具有无论编码率如何，都提供良好的数据接收质量的优点。
图12表示第1信息运算单元220-1的内部结构。图12的第1信息运算单元220-1包括：移位寄存器221-1～221-M、权重乘法器222-0～222-M以及加法单元223。
移位寄存器221-1～221-M是分别保持X1，i-t(t＝0，…，M-1)的寄存器，在下一输入进来的定时，将保持的值输出到右邻的移位寄存器，保持从左邻的移位寄存器输出来的值。
权重乘法器222-0～222-M根据从权重控制单元260输出的控制信号，将h1 (m)的值切换为0或1。
加法单元223对权重乘法器222-0～222-M的输出，进行“异或”运算，计算运算结果Y1，i，并将计算出的Y1，i向图11的加法单元240输出。
另外，第2信息运算单元220-2和第3信息运算单元220-3的内部结构与第1信息运算单元220-1同样，所以省略其说明。第2信息运算单元220-2与第1信息运算单元220-1同样，计算运算结果Y2，i，并将计算出的Y2，i向加法单元240输出。第3信息运算单元220-3与第1信息运算单元220-1同样，计算运算结果Y3，i，并将计算出的Y3，i向图11的加法单元240输出。
图11的奇偶校验运算单元230根据式(30-1)～式(30-3)的Bk(D)，计算P(D)。
图13表示图11的奇偶校验运算单元230的内部结构。图13的奇偶校验运算单元230包括：移位寄存器231-1～231-M、权重乘法器232-0～232-M以及加法单元233。
移位寄存器231-1～231-M是分别保持Pi-t(t＝0，…，M-1)的寄存器，在下一输入进来的定时，将保持的值输出到右邻的移位寄存器，保持从左邻的移位寄存器输出来的值。
权重乘法器232-0～232-M根据从权重控制单元260输出的控制信号，将h2 (m)的值切换为0或1。
加法单元233对权重乘法器232-0～232-M的输出，进行“异或”运算，计算运算结果Zi，并将计算出的Zi向图11的加法单元240输出。
再次，返回到图11，加法单元240进行从第1信息运算单元220-1、第2信息运算单元220-2、第3信息运算单元220-3和奇偶校验运算单元230输出的运算结果Y1，i、Y2，i、Y3，i、Zi的“异或”运算，获得并输出时刻i的奇偶校验位Pi。加法单元240也将时刻i的奇偶校验Pi向奇偶校验运算单元230输出。
编码率设定单元250设定编码器200的编码率，将编码率的信息向信息生成单元210输出。
权重控制单元260基于权重控制单元260内保持的与式(30-1)～式(30-3)对应的奇偶校验矩阵，将基于式(30-1)～式(30-3)的奇偶校验多项式的时刻i中的h1 (m)的值向第1信息运算单元220-1、第2信息运算单元220-2、第3信息运算单元220-3以及奇偶校验运算单元230输出。另外，权重控制单元260基于权重控制单元260内保持的与式(30-1)～式(30-3)对应的奇偶校验矩阵，将该定时的h2 (m)的值向232-0～232-M输出。
另外，图14表示本实施方式的编码器的另一结构例。在图14的编码器中，对于与图11的编码器共同的结构部分，附加与图11相同的标号。图14的编码器200与图11的编码器200的不同之处在于，编码率设定单元250将编码率的信息向第1信息运算单元220-1、第2信息运算单元220-2、第3信息运算单元220-3以及奇偶校验运算单元230输出。
第2信息运算单元220-2在编码率为1/2时不进行运算处理，将0作为运算结果Y2，i向加法单元240输出。另外，第3信息运算单元220-3在编码率为1/2或2/3时不进行运算处理，将0作为运算结果Y3，i向加法单元240输出。
另外，在图11的编码器200中，信息生成单元210根据编码率，将时刻i的信息X2，i、信息X3，i设为0，与此相对，在图14的编码器200中，第2信息运算单元220-2和第3信息运算单元220-3根据编码率，停止运算处理，输出0作为运算结果Y2，i、Y3，i，所以获得的运算结果与图11的编码器200相同。
这样，在图14的编码器200中，第2信息运算单元220-2和第3信息运算单元220-3根据编码率，停止运算处理，所以与图11的编码器200相比能够降低运算处理。
接着，详细说明在实施方式2中叙述了的LDPC-CC的解码器的电路的共用方法。
图15是表示本实施方式的解码器的主要结构的方框图。另外，图15所示的解码器300是能够对应编码率1/2、2/3、3/4的解码器。图14的解码器300主要包括对数似然比设定单元310和矩阵处理运算单元320。
对数似然比设定单元310输入由未图示的对数似然比运算单元计算的接收对数似然比和编码率，根据编码率，将已知的对数似然比插入在接收对数似然比中。
例如，在编码率为1/2的情况下，在编码器200中，发送“0”作为X2，i、X3，i，与此相对应，所以对数似然比设定单元310插入与已知比特0对应的固定的对数似然比作为X2，i、X3，i的对数似然比，并将插入后的对数似然比向矩阵处理运算单元320输出。以下，使用图16进行说明。
如图16所示，在编码率1/2的情况下，对数似然比设定单元310将与X1，i及Pi对应的接收对数似然比LLRX1，i，LLRPi作为输入。因此，对数似然比设定单元310插入与X2，i，X3，i对应的接收对数似然比LLRX2，i，LLR3，i。在图16中，用虚线的圆包围的接收对数似然比表示由对数似然比设定单元310插入了的接收对数似然比LLRX2，i，LLR3，i。对数似然比设定单元310插入固定值的对数似然比作为接收对数似然比LLRX2，i，LLR3，i。
另外，在编码率为2/3的情况下，编码器200发送“0”作为X3，i，与此相对应，所以对数似然比设定单元310插入与已知比特“0”对应的固定的对数似然比作为X3，i的对数似然比，并将插入后的对数似然比向矩阵处理运算单元320输出。以下，使用图17进行说明。
如图17所示，在编码率2/3的情况下，对数似然比设定单元310将与X1，i，X2，i及Pi对应的接收对数似然比LLRX1，i，LLRX2，i，LLRPi作为输入。因此，对数似然比设定单元310插入与X3，i对应的接收对数似然比LLR3，i。在图17中，用虚线的圆包围的接收对数似然比表示由对数似然比设定单元310插入的接收对数似然比LLR3，i。对数似然比设定单元310插入固定值的对数似然比作为接收对数似然比LLR3，i。
图15的矩阵处理运算单元320包括：存储单元321、行处理运算单元322以及列处理运算单元323。
存储单元321保持接收对数似然比、通过行处理获得的外部值αmn以及通过列处理获得的预先值(priori value)βmn。
行处理运算单元322保持在编码器200支持的编码率中最大的编码率3/4的LDPC-CC的奇偶校验矩阵H的行方向的权重图案。行处理运算单元322根据该行方向的权重图案，从存储单元321读入需要的预先值βmn，进行行处理运算。
在行处理运算中，行处理运算单元322使用预先值βmn，进行单一奇偶校验码的解码，求外部值αmn(external value)。
说明第m行的行处理。其中，设为将2维M×N矩阵H＝{Hmn}作为解码对象的LDPC码的奇偶校验矩阵。对于满足Hmn＝1的所有的组(m，n)，利用以下的更新式更新外部值αmn。
这里，将Φ(x)称为Gallager的f函数，用下式来定义。
列处理运算单元323保持编码器200支持的编码率中最大的编码率3/4的LDPC-CC的奇偶校验矩阵H的列方向的权重图案。列处理运算单元323根据该列方向的权重图案，从存储单元321读入需要的外部值αmn，求预先值βmn。
在列处理运算中，列处理运算单元323通过使用输入对数似然比λn和外部值αmn进行重复解码，求预先值βmn。
说明第m列的列处理。对于满足Hmn＝1的所有的组(m，n)，利用以下的更新式更新βmn。但是，仅在q＝1的情况下，计算为αmn＝0。
解码器300通过重复进行规定的次数的上述的行处理和列处理，获得事后对数似然比(posteriori log likelihood ratio)。
如上所述，在本实施方式中，将可对应的编码率中的最高编码率设为(q-1)/q，编码率设定单元250在将编码率设定为(s-1)/s时，信息生成单元210将从所述信息Xs，i至所述信息Xq-1，i为止的信息设定为零。例如，对应的编码率为1/2、2/3、3/4(q＝4)的情况下，第1信息运算单元220-1输入时刻i的信息X1，i，计算式(30-1)的X1(D)项。另外，第2信息运算单元220-2输入时刻i的信息X2，i，计算式(30-2)的X2(D)项。另外，第3信息运算单元220-3输入时刻i的信息X3，i，计算式(30-3)的X3(D)项。另外，奇偶校验运算单元230输入时刻i-1的奇偶校验Pi-1，计算式(30-1)～式(30-3)的P(D)项。另外，加法单元240获得第1信息运算单元220-1、第2信息运算单元220-2、第3信息运算单元220-3的运算结果和奇偶校验运算单元230的运算结果的“异或”作为时刻i的奇偶校验Pi。
根据该结构，在生成对应了不同的编码率的LDPC-CC的情况下，也能够实现本发明中的信息运算单元的结构共用，所以能够提供以低运算规模可对应多种编码率的LDPC-CC的编码器和解码器。
另外，在AX1，k(D)～AXq-1，k(D)设定为满足上述的“具有良好的特性的LDPC-CC”中叙述了的<条件#1>～<条件#6>等的情况下，能够提供以低运算规模可对应不同的编码率的编码器和解码器，而且接收机能够获得良好的数据接收质量。但是，如实施方式2中说明过的，LDPC-CC的生成方法并不限于上述的“具有良好特性的LDPC-CC”。
另外，图15的解码器300，通过在与能够共用解码器的电路的编码率中，在最大的编码率对应的解码器的结构中，追加对数似然比设定单元310，从而能够对应多种编码率进行解码。另外，对数似然比设定单元310根据编码率，将对应于从时刻i的信息Xr，i至信息Xq-1，i为止的(q-2)个的信息的对数似然比设定为既定值。
另外，在以上的说明中，说明了编码器200支持的最大的编码率为3/4的情况，但支持的最大编码率并不限于此，在支持编码率(q-1)/q(q为5以上的整数)的情况下，也能够适用(当然最大编码率也可以是2/3)。这种情况下，编码器200采用的结构包括第1～第(q-1)信息运算单元，加法单元240获得第1～第(q-1)信息运算单元的运算结果和奇偶校验运算单元230的运算结果的“异或”作为时刻i的奇偶校验Pi即可。
另外，在发送接收装置(编码器/解码器)支持的编码率全部是基于上述的实施方式2中叙述了的方法的代码的情况下，通过具有其编码率在支持的编码率中为最高的编码器/解码器，能够对应多种编码率的编码和解码，此时，运算规模削减的效果非常大。
另外，在上述中，作为解码方式的例子以sum-product解码为例进行了说明，但解码方法并不限于此，如果利用非专利文献5～非专利文献7所示的、例如min-sum解码、Normalized BP(Belief Propagation)解码、Shuffled BP解码、Offset BP解码等的、使用了message-passing算法的解码方法(BP解码)，也能够同样地实施。
接着，说明将本发明适用于根据通信状况而自适应地切换编码率的通信装置时的方式。另外，以下，以将本发明适用于无线通信装置的情况为例进行说明，但并不限于此，也可以适用于电力线通信(PLC：Power Line Communication)装置、可视光通信装置或者光通信装置。
图18表示自适应地切换编码率的通信装置400的结构。图18的通信装置400的编码率决定单元410将从通信对方的通信装置发送的接收信号(例如，通信对方发送的反馈信息)作为输入，对接收信号进行接收处理等。另外，编码率决定单元410获得与通信对方的通信装置之间的通信状况的信息、例如、比特差错率、分组差错率、帧差错率、接收电场强度等的信息(例如，从反馈信息)，根据与通信对方的通信装置之间的通信状况的信息决定编码率和调制方式。另外，编码率决定单元410将决定了的编码率和调制方式作为控制信号向编码器200和调制单元420输出。
编码率决定单元410例如使用图19所示的发送格式，在控制信息码元中包含编码率的信息，从而将编码器200使用的编码率通知给通信对方的通信装置。但是，虽然图19中没有图示，但假设包含通信对方为了进行解调或信道估计所需的、例如已知的信号(前置码、导频码元、参考码元等)。
这样，编码率决定单元410接收通信对方的通信装置500发送了的调制信号，并基于该通信状况，决定要发送的调制信号的编码率，从而自适应地切换编码率。编码器200基于由控制信号指定了的编码率，按照上述的顺序进行LDPC-CC编码。调制单元420使用由控制信号指定了的调制方式，对编码后的序列进行调制。
图20表示与通信装置400进行通信的通信对方的通信装置的结构例。图20的通信装置500的控制信息生成单元530，从基带信号所包含的控制信息码元中提取控制信息。控制信息码元中包含编码率的信息。控制信息生成单元530将提取出的编码率的信息作为控制信号向对数似然比生成单元520和解码器300输出。
接收单元510通过将与从通信装置400发送的调制信号对应的接收信号进行变频、正交解调等处理而获得基带信号，并将基带信号向对数似然比生成单元520输出。另外，接收单元510使用基带信号所包含的已知信号，对通信装置400和通信装置500之间的(例如，无线)传输路径中的信道变动进行估计，并将估计出的信道估计信号向对数似然比生成单元520输出。
另外，接收单元510使用基带信号所包含的已知信号，对通信装置400和通信装置500之间的(例如，无线)传输路径中的信道变动进行估计，生成并输出能够判断传播路径的状况的反馈信息(信道变动本身，例如信道状态信息(Channel State Information)为其一例)。该反馈信息通过未图示的发送装置发送到通信对方(通信装置400)作为控制信息的一部分。对数似然比生成单元520使用基带信号，求各个发送序列的对数似然比，并将所得的对数似然比向解码器300输出。
如上所述，解码器300根据控制信号所示的编码率(s-1)/s，将对应于从时刻i的信息Xs，i至信息Xs-1，i为止的信息的对数似然比设定为既定值，使用与在解码器中进行了电路的共用的编码率中的、最大编码率对应的LDPC-CC的奇偶校验矩阵，进行BP解码。
这样，适用了本发明的通信装置400和通信对方的通信装置500的编码率，能够根据通信状况而自适应地变更。
另外，编码率的变更方法并不限于此，作为通信对方的通信装置500也可以包括编码率决定单元410，指定希望的编码率。另外，也可以根据通信装置500发送了的调制信号，通信装置400对传输路径的变动进行估计，并决定编码率。此时，不需要上述反馈信息。
(实施方式4)
在实施方式1中，说明了纠错能力高的LDPC-CC。在本实施方式中，补充说明纠错能力高的时变周期3的LDPC-CC。时变周期3的LDPC-CC的情况下，若生成正则LDPC码，则能够生成纠错能力高的代码。
再次示出时变周期3的LDPC-CC的奇偶校验多项式。
编码率1/2的情况：
(Da1+Da2+Da3)X(D)+(Db1+Db2+Db3)P(D)＝0…(42-1)
(DA1+DA2+DA3)X(D)+(DB1+DB2+DB3)P(D)＝0…(42-2)
(Dα1+Dα2+Dα3)X(D)+(Dβ1+Dβ2+Dβ3)P(D)＝0…(42-3)
编码率(n-1)/n的情况：
这里，为了使奇偶校验矩阵为满秩(full rank)而且能逐次地简单求奇偶校验比特，使以下的条件成立。
b3＝0、即、Db3＝1
B3＝0、即、DB3＝1
β3＝0、即、Dβ3＝1
另外，为了使信息和奇偶校验的关系容易理解，具有以下的条件即可。
ai，3＝0、即、Dai，3＝1(i＝1，2，…，n-1)
Ai，3＝0、即、DAi，3＝1(i＝1，2，…，n-1)
αi，3＝0、即、Dαi，3＝1(i＝1，2，…，n-1)
其中，也可以为ai，3％3＝0、Ai，3％3＝0、αi，3％3＝0。
此时，为了通过减少唐纳图中的环路(loop)6的数量而生成纠错能力高的正则LDPC码，必须满足以下的条件。
也就是说，着眼于信息Xk(k＝1、2、…、n-1)的系数的情况下，必须满足从#Xk1至#Xk14的任一个。
#Xk1：(ak，1％3，ak，2％3)＝[0，1]，(Ak，1％3，Ak，2％3)＝[0，1]，(αk，1％3，αk，2％3)＝[0，1]
#Xk2：(ak，1％3，ak，2％3)＝[0，1]，(Ak，1％3，Ak，2％3)＝[0，2]，(αk，1％3，αk，2％3)＝[1，2]
#Xk3：(ak，1％3，ak，2％3)＝[0，1]，(Ak，1％3，Ak，2％3)＝[1，2]，(αk，1％3，αk，2％3)＝[1，1]
#Xk4：(ak，1％3，ak，2％3)＝[0，2]，(Ak，1％3，Ak，2％3)＝[1，2]，(αk，1％3，αk，2％3)＝[0，1]
#Xk5：(ak，1％3，ak，2％3)＝[0，2]，(Ak，1％3，Ak，2％3)＝[0，2]，(αk，1％3，αk，2％3)＝[0，2]
#Xk6：(ak，1％3，ak，2％3)＝[0，2]，(Ak，1％3，Ak，2％3)＝[2，2]，(αk，1％3，αk，2％3)＝[1，2]
#Xk7：(ak，1％3，ak，2％3)＝[1，1]，(Ak，1％3，Ak，2％3)＝[0，1]，(αk，1％3，αk，2％3)＝[1，2]
#Xk8：(ak，1％3，ak，2％3)＝[1，1]，(Ak，1％3，Ak，2％3)＝[1，1]，(αk，1％3，αk，2％3)＝[1，1]
#Xk9：(ak，1％3，ak，2％3)＝[1，2]，(Ak，1％3，Ak，2％3)＝[0，1]，(αk，1％3，αk，2％3)＝[0，2]
#Xk10：(ak，1％3，ak，2％3)＝[1，2]，(Ak，1％3，Ak，2％3)＝[0，2]，(αk，1％3，αk，2％3)＝[2，2]
#Xk11：(ak，1％3，ak，2％3)＝[1，2]，(Ak，1％3，Ak，2％3)＝[1，1]，(αk，1％3，αk，2％3)＝[0，1]
#Xk12：(ak，1％3，ak，2％3)＝[1，2]，(Ak，1％3，Ak，2％3)＝[1，2]，(αk，1％3，αk，2％3)＝[1，2]
#Xk13：(ak，1％3，ak，2％3)＝[2，2]，(Ak，1％3，Ak，2％3)＝[1，2]，(αk，1％3，αk，2％3)＝[0，2]
#Xk14：(ak，1％3，ak，2％3)＝[2，2]，(Ak，1％3，Ak，2％3)＝[2，2]，(αk，1％3，αk，2％3)＝[2，2]
另外，在上述中，a＝b的情况下，(x，y)＝[a，b]表示x＝y＝a(＝b)，a≠b的情况下，(x，y)＝[a，b]表示x＝a、y＝b、或者x＝b、y＝a(以下同样)。
同样，着眼于奇偶校验部分的系数的情况下，必须满足从#P1至#P14的任一个。
#P1：(b1％3，b2％3)＝[0，1]，(B1％3，B2％3)＝[0，1]，(β1％3，β2％3)＝[0，1]
#P2：(b1％3，b2％3)＝[0，1]，(B1％3，B2％3)＝[0，2]，(β1％3，β2％3)＝[1，2]
#P3：(b1％3，b2％3)＝[0，1]，(B1％3，B2％3)＝[1，2]，(β1％3，β2％3)＝[1，1]
#P4：(b1％3，b2％3)＝[0，2]，(B1％3，B2％3)＝[1，2]，(β1％3，β2％3)＝[0，1]
#P5：(b1％3，b2％3)＝[0，2]，(B1％3，B2％3)＝[0，2]，(β1％3，β2％3)＝[0，2]
#P6：(b1％3，b2％3)＝[0，2]，(B1％3，B2％3)＝[2，2]，(β1％3，β2％3)＝[1，2]
#P7：(b1％3，b2％3)＝[1，1]，(B1％3，B2％3)＝[0，1]，(β1％3，β2％3)＝[1，2]
#P8：(b1％3，b2％3)＝[1，1]，(B1％3，B2％3)＝[1，1]，(β1％3，β2％3)＝[1，1]
#P9：(b1％3，b2％3)＝[1，2]，(B1％3，B2％3)＝[0，1]，(β1％3，β2％3)＝[0，2]
#P10：(b1％3，b2％3)＝[1，2]，(B1％3，B2％3)＝[0，2]，(β1％3，β2％3)＝[2，2]
#P11：(b1％3，b2％3)＝[1，2]，(B1％3，B2％3)＝[1，1]，(β1％3，β2％3)＝[0，1]
#P12：(b1％3，b2％3)＝[1，2]，(B1％3，B2％3)＝[1，2]，(β1％3，β2％3)＝[1，2]
#P13：(b1％3，b2％3)＝[2，2]，(B1％3，B2％3)＝[1，2]，(β1％3，β2％3)＝[0，2]
#P14：(b1％3，b2％3)＝[2，2]，(B1％3，B2％3)＝[2，2]，(β1％3，β2％3)＝[2，2]
实施方式1中说明了的特性良好的LDPC-CC是满足上述条件中#Xk12及#P12的条件的LDPC-CC。另外，若与实施方式2一并使用，则在对应多种编码率时，能够减小编码器、解码器的电路规模，并且能够获得高纠错能力。
以下示出一例满足上述#Xk1至#Xk14中的任一条件及#P1至#P14的任一条件的时变周期3的LDPC-CC的奇偶校验多项式。
编码率R＝1/2：
AX1，2(D)X1(D)+B2(D)P(D)＝(D370+D317+1)X1(D)+(D95+D22+1)P(D)＝0
…(44-2)
AX1，3(D)X1(D)+B3(D)P(D)＝(D346+D86+1)X1(D)+(D88+D26+1)P(D)＝0
…(44-3)
编码率R＝2/3：
AX1，1(D)X1(D)+AX2，1(D)X2(D)+B1(D)P(D)＝(D286+D164+1)X1(D)+(D385+D242+1)X2(D)+(D92+D7+1)P(D)＝0
…(45-1)
AX1，2(D)X1(D)+AX2，2(D)X2(D)+B2(D)P(D)＝(D370+D317+1)X1(D)+(D125+D103+1)X2(D)+(D95+D22+1)P(D)＝0
…(45-2)
AX1，3(D)X1(D)+AX2，3(D)X2(D)+B3(D)P(D)＝(D346+D86+1)X1(D)+(D319+D290+1)X2(D)+(D88+D26+1)P(D)＝0
…(45-3)
编码率R＝3/4：
AX1，1(D)X1(D)+Ax2，1(D)X2(D)+AX3，1(D)X3(D)+B1(D)P(D)＝(D286+D164+1)X1(D)+(D385+D242+1)X2(D)+(D343+D284+1)X3(D)+(D92+D7+1)P(D)＝0
…(46-1)
AX1，2(D)X1(D)+AX2，2(D)X2(D)+AX3，2(D)X3(D)+B2(D)P(D)＝(D370+D317+1)X1(D)+(D125+D103+1)X2(D)+(D259+D1414+1)X3(D)+(D95+D22+1)P(D)＝0
…(46-2)
AX1，3(D)X1(D)+AX2，3(D)X2(D)+AX3，3(D)X3(D)+B3(D)P(D)＝(D346+D86+1)X1(D)+(D319+D290+1)X2(D)+(D145+D1111+1)X3(D)+(D88+D26+1)P(D)＝0
…(46-3)
编码率R＝4/5：
AX1，1(D)X1(D)+AX2，1(D)X2(D)+AX3，1(D)X3(D)+AX4，1(D)X4(D)+B1(D)P(D)＝(D286+D164+1)X1(D)+(D385+D242+1)X2(D)+(D343+D284+1)X3(D)+(D283+D68+1)X4(D)+(D92+D7+1)P(D)＝0
…(47-1)
AX1，2(D)X1(D)+AX2，2(D)X2(D)+AX3，2(D)X3(D)+AX4，2(D)X4(D)+B2(D)P(D)＝(D370+D317+1)X1(D)+(D125+D103+1)X2(D)+(D259+D14+1)X3(D)+(D256+D188+1)X4(D)+(D95+D22+1)P(D)＝0
…(47-2)
AX1，3(D)X1(D)+AX2，3(D)X2(D)+AX3，3(D)X3(D)+AX4，3(D)X4(D)+B3(D)P(D)＝(D346+D86+1)X1(D)+(D319+D290+1)X2(D)+(D145+D11+1)X3(D)+(D287+D73+1)X4(D)+(D88+D26+1)P(D)＝0
…(47-3)
另外，上述LDPC-CC的奇偶校验多项式满足了实施方式2中叙述的条件，所以能够实现编码器的电路的共用以及解码器的共用。
然而，确认了以下事实，在使用式(44-i)、式(45-i)、式(46-i)、式(47-i)所示的LDPC-CC的奇偶校验多项式的情况下(i＝1，2，3)，如图21所示，所需的终止数因数据(信息)X的比特数(以下，称为“信息大小(Information size)”)而不同。这里，所谓终止数是指进行上述的Information-zero-termination，由虚拟的已知信息比特“0”生成了的奇偶校验比特数，而且是实际被发送的冗余比特的数。另外，在图21中，Real R(有效编码率：effective coding rate)表示考虑了由冗余比特构成的终止序列时的编码率。
以下示出另一例满足上述#Xk1至#Xk14中的任一条件及#P1至#P14的任一条件的时变周期3的LDPC-CC的奇偶校验多项式。
编码率R＝1/2：
编码率R＝2/3：
AX1，1(D)X1(D)+AX2，1(D)X2(D)+B1(D)P(D)＝(D214+D185+1)X1(D)+(D194+D67+1)X2(D)+(D215+D145+1)P(D)＝0
…(49-1)
AX1，2(D)X1(D)+AX2，2(D)X2(D)+B2(D)P(D)＝(D160+D62+1)X1(D)+(D226+D209+1)X2(D)+(D206+D127+1)P(D)＝0
…(49-2)
AX1，3(D)X1(D)+AX2，3(D)X2(D)+B3(D)P(D)＝(D196+D143+1)X1(D)+(D115+D104+1)X2(D)+(D211+D119+1)P(D)＝0
…(49-3)
编码率R＝3/4：
AX1，1(D)X1(D)+AX2，1(D)X2(D)+AX3，1(D)X3(D)+B1(D)P(D)＝(D214+D185+1)X1(D)+(D194+D67+1)X2(D)+(D196+D68+1)X3(D)+(D215+D145+1)P(D)＝0
…(50-1)
AX1，2(D)X1(D)+AX2，2(D)X2(D)+AX3，2(D)X3(D)+B2(D)P(D)＝(D160+D62+1)X1(D)+(D226+D209+1)X2(D)+(D98+D37+1)X3(D)+(D206+D127+1)P(D)＝0
…(50-2)
AX1，3(D)X1(D)+AX2，3(D)X2(D)+AX3，3(D)X3(D)+B3(D)P(D)＝(D196+D143+1)X1(D)+(D115+D104+1)X2(D)+(D176+D136+1)X3(D)+(D211+D119+1)P(D)＝0
…(50-3)
编码率R＝4/5：
AX1，1(D)X1(D)+AX2，1(D)X2(D)+AX3，1(D)X3(D)+AX4，1(D)X4(D)+B1(D)P(D)＝(D214+D185+1)X1(D)+(D194+D67+1)X2(D)+(D196+D68+1)X3(D)+(D217+D122+1)X4(D)+(D215+D145+1)P(D)＝0
…(51-1)
AX1，2(D)X1(D)+AX2，2(D)X2(D)+AX3，2(D)X3(D)+AX4，2(D)X4(D)+B2(D)P(D)＝(D160+D62+1)X1(D)+(D226+D209+1)X2(D)+(D98+D37+1)X3(D)+(D71+D34+1)X4(D)+(D206+D127+1)P(D)＝0
…(51-2)
AX1，3(D)X1(D)+AX2，3(D)X2(D)+AX3，3(D)X3(D)+AX4，3(D)X4(D)+B3(D)P(D)＝(D196+D143+1)X1(D)+(D115+D104+1)X2(D)+(D176+D136+1)X3(D)+(D212+D187+1)X4(D)+(D211+D119+1)P(D)＝0
…(51-3)
图22表示一例使用式(48-i)、式(49-i)、式(50-i)、式(51-i)所示的LDPC-CC的奇偶校验多项式时(i＝1，2，3)所需的终止数。
图23表示在式(48-i)、式(49-i)、式(50-i)、式(51-i)所示的各种编码率中(i＝1，2，3)信息大小Is与终止数mt之间的关系。另外，若将为了生成终止序列而插入的虚拟的已知信息比特(“0”)的数设为mz，则在编码率(n-1)/n的情况下，mt和mz之间成立以下的关系。
mz＝(n-1)mt (k＝0) …(52-1)
mz＝(n-1)mt+(n-1)-k (k≠0) …(52-2)
另外，k＝Is％(n-1)。
(实施方式5)
在本实施方式中说明在使用实施方式4中说明了的具有良好特性的LDPC-CC的情况下，能够使纠错能力不劣化而且避免信息的传输效率下降的通信装置及通信方法。
从图21及图22确认了以下事实，信息零终止(Information-zero-termination)时所需的终止数因信息大小而不同。因此，为了使终止数不取决于信息大小而一律固定，并且使纠错能力不劣化，产生将终止数设定为大数的必要性，有时存在Real R(有效编码率)下降而且信息的传输效率下降的情况。
因此，在本实施方式中，说明根据信息大小，变更作为冗余比特而被发送的终止数的通信装置及通信方法。由此，能够使纠错能力不劣化而且避免信息的传输效率的下降。
图24是表示本实施方式的通信装置600的主要结构的方框图。
编码率设定单元610输入包含由本装置设定的编码率的信息的控制信息信号或从通信对方的通信装置发送的反馈信号。在输入控制信息信号的情况下，编码率设定单元610根据控制信息信号所包含的编码率的信息，设定编码率。
另外，在输入反馈信号的情况下，编码率设定单元610获取反馈信号中包含的与通信对方的通信装置之间的通信状况的信息，例如比特差错率、分组差错率、帧差错率、接收电场强度等的能够估计通信质量的信息，并根据与通信对方的通信装置之间的通信状况的信息设定编码率。编码率设定单元610将设定了的编码率的信息包含在设定编码率信号中，并将设定编码率信号向编码器630内的终止序列长度决定单元631及奇偶校验运算单元632输出。而且，编码率设定单元610将所设定的编码率的信息向发送信息生成及信息长度检测单元620输出。
发送信息生成及信息长度检测单元620生成或获取发送数据(信息)，并将由发送数据(信息)构成的信息序列向奇偶校验运算单元632输出。另外，发送信息生成及信息长度检测单元620检测发送数据(信息)的序列长度(以下称为“信息长度”)即信息大小，将检测出的信息大小的信息包含在信息长度信号中，并将信息长度信号向终止序列长度决定单元631输出。另外，发送信息生成及信息长度检测单元620将已知信息序列附加到信息序列的最末尾，所述已知信息序列由生成相当于从终止序列长度决定单元631通知的终止序列长度的冗余比特所需的已知信息比特(例如“0”)构成。
终止序列长度决定单元631根据信息长度信号表示的信息大小及设定编码率信号表示的编码率，决定终止序列长度(终止数)。在后面叙述终止序列长度的具体决定方法。终止序列长度决定单元631将决定了的终止序列长度包含在终止序列长度信号中，并将终止序列长度信号向发送信息生成及信息长度检测单元620和奇偶校验运算单元632输出。
奇偶校验运算单元632计算对于信息序列及已知信息序列的奇偶校验部分，并将所获得的奇偶校验部分向调制单元640输出。
调制单元640对信息序列及奇偶校验部分(包含终止序列)进行调制处理。
在图24中，记述为“信息长度(Information Length)信号”，但并不限于此，只要是用于控制终止序列长度的指标的信息，则可以是任何信号。例如，也可以根据除去了终止后的信息的数和奇偶校验部分的数之和的信息(长度(Length)信息)、信息数和调制方式的信息，求发送信号的帧长度，并以该帧长度取代信息长度信号。
接着，使用图25说明终止序列长度决定单元631中的终止序列长度的决定方法。图25表示基于信息大小及各种编码率将终止序列长度切换为两段时的例子。另外，图25以在通信装置600中将信息大小的最小大小设定为512比特为前提。但是，最小大小也不必一定恒定。
在图25中，α是必须发送的发送数据(信息)的信息长度。例如，在编码率为1/2的情况下，在512≤α≤1023中，终止序列长度决定单元631将终止序列长度设定为380比特，在1024≤a中，终止序列长度决定单元631将终止序列长度设定为340比特。这样，终止序列长度决定单元631基于发送数据(信息)的信息长度α，设定终止序列长度，由此，终止序列长度被设定为能够使纠错能力不劣化而且防止信息的传输效率下降的序列长度。
在上述中，以在各种编码率中将终止序列长度切换为两段的情况为例进行了说明，但并不限于此，例如，也可以如图26所示，以三段或三段以上的段来切换终止序列长度。这样，基于信息长度(信息大小)将终止序列长度(终止数)切换为多个段，从而能够将终止序列长度设定为能够使纠错能力不劣化而且防止信息的传输效率下降的适合的序列长度。
通信装置600例如使用图27所示的发送格式，将编码率的信息包含在与编码率有关的码元中，由此将编码器630使用的编码率通知给通信对方的通信装置。另外，通信装置600通过将信息长度(信息大小)的信息包含在与信息大小有关的码元中，从而将信息长度(信息大小)的信息通知给通信对方的通信装置。另外，通信装置600将调制方式、发送方法或用于识别通信对方的信息包含在控制信息码元中，并通知给通信对方的通信装置。另外，通信装置600将信息序列及奇偶校验部分包含在数据码元中而通知给通信对方的通信装置。
图28表示与通信装置600进行通信的通信对方的通信装置700的结构例。另外，在图28的通信装置700中，对与图20共同的结构部分附加与图20相同的标号，并省略其说明。相对于图20的通信装置500，图28的通信装置700具备控制信息生成单元710及解码器720，以代替控制信息生成单元530及解码器300。
控制信息生成单元710从通过对基带信号进行解调(及解码)而获得的与编码率有关的码元中提取编码率的信息。另外，控制信息生成单元710从通过对基带信号进行解调(及解码)所得的与信息大小有关的码元中提取信息长度(信息大小)的信息。另外，控制信息生成单元710从控制信息码元中提取调制方式、发送方法或用于识别通信对方的信息。控制信息生成单元710将包含了提取出的编码率的信息及信息长度(信息大小)的信息的控制信号，向对数似然比生成单元520及解码器720输出。
解码器720保持图25或图26所示的各种编码率中的信息大小和终止序列长度之间的关系的表格，根据该表格和编码率的信息以及信息长度(信息大小)的信息，判定数据码元中含有的终止序列长度。解码器720基于编码率以及判定出的终止序列长度，进行BP解码。由此，通信装置700能够进行纠错能力高的解码。
图29及图30是表示一例通信装置600和通信装置700之间的信息的流程的图。图29与图30在编码率由通信装置600或通信装置700中的哪个装置进行设定上存在不同。具体而言，图29表示由通信装置600决定编码率时的信息的流程，图30表示由通信装置700决定编码率时的信息的流程。
如上所述，在本实施方式中，终止序列长度决定单元631根据信息长度(信息大小)及编码率，决定被附加到信息序列的末尾发送的终止序列的序列长度，奇偶校验运算单元632对信息序列以及生成相当于所决定的终止序列长度的终止序列所需的已知信息序列进行LDPC-CC编码，计算奇偶校验序列。由此，能够使纠错能力不劣化而且避免信息的传输效率的下降。
(实施方式6)
在实施方式5中，对根据信息长度(信息大小)及编码率，决定(变更)附加到信息序列的末尾的终止序列长度的情况进行了说明。由此，能够使纠错能力不劣化而且避免信息的传输效率的下降。
在本实施方式中说明，如实施方式5那样，在根据信息长度(信息大小)变更终止序列长度的情况下，对能够使用的编码率设置限制的情况。由此，能够避免纠错能力的劣化。
图31与图21同样，表示使用式(44-i)、式(45-i)、式(46-i)、式(47-i)所示的LDPC-CC的奇偶校验多项式时(i＝1，2，3)所需的终止数与编码率之间的关系。从图31可知，在信息大小为512比特、1024比特、2048比特中，若将编码率3/4的有效编码率(Real R)和编码率4/5的有效编码率进行比较，则可知两者之间没有大的差距。例如，在信息大小为1024比特的情况下，在编码率3/4时，有效编码率为0.5735，与此相对，在编码率4/5时，有效编码率为0.5626，两者之差仅为0.01左右。另外，与编码率4/5的有效编码率相比，编码率3/4的有效编码率变大，有效编码率的大小发生逆转。因此，根据信息大小，即使使用编码率3/4，也存在不适于获得高纠错能力及提高传输效率的情况。
图32A、图32B、图32C及图32D表示对信息大小为512比特、1024比特、2048比特、4096比特的信息序列附加了图31所示的序列长度的终止序列时的比特差错率(Bit ErrorRate：BER)块/块差错率(Block Error Rate：BLER)特性。在图32A、图32B、图32C及图32D中，横轴表示SNR(Signal-to-Noise power ratio：信噪功率比)[dB]，纵轴表示BER/BLER特性，实线表示比特差错率特性，虚线表示块差错率特性。另外，在图32A、图32B、图32C及图32D中，TMN表示终止数(Terminaltion number)。
从图32A、图32B、图32C及图32D可知，在考虑了终止序列的情况下，无论信息大小如何，编码率R＝3/4的BER/BLER特性都优于编码率R＝4/5的BER/BLER特性。
基于上述两点，为了实现兼顾提高纠错能力和提高信息的传输效率，例如，在信息大小小于4096比特时，不支持编码率R＝4/5，即在信息大小小于4096比特时仅支持编码率R＝1/2，2/3，3/4，而在信息大小为4096比特以上时，支持编码率R＝1/2，2/3，3/4，4/5，由此在信息大小小于4096比特时，不使用传输效率比编码率R＝3/4差的编码率R＝4/5，所以能够实现兼顾提高纠错能力和提高信息的传输效率。
另外，从图32A、图32B、图32C及图32D可知，信息大小为512比特的BER/BLER特性(参照图32A)显著优于其他的信息大小的BER/BLER特性。例如，信息大小为512比特时编码率2/3的BER特性具有与信息大小为1024比特时编码率1/2的BER/BLER特性大致相等的特性，有时存在实际上不需要信息大小为512比特时的编码率1/2的BER/BLER特性的情况。编码率越低，传播效率越下降，所以考虑到这些方面，也可以采用例如在信息大小为512比特的情况下不支持编码率1/2的方法。
图33是信息大小与支持编码率的对应表。如图33所示，根据信息大小，存在不支持的编码率。无论信息大小如何，只要所支持的编码率恒定，则图29、图30的任一情况下，通信装置600与通信装置700都能够进行通信。但是，如图33所示，在本实施方式中，根据信息大小，存在不支持的编码率，所以需要调整进行了指定的编码率。以下，对本实施方式的通信装置进行说明。
图34是表示本实施方式的通信装置600A的主要结构的方框图。另外，在图34的通信装置600A中，对与图24共同的结构部分附加与图24相同的标号，并省略其说明。图34的通信装置600A具备编码器630A，以代替图24的编码器630。编码器630A采用对编码器630追加了编码率调整单元633的结构。
编码率调整单元633基于从发送信息生成及信息长度检测单元620输入的信息长度信号所包含的信息长度(信息大小)，调整从编码率设定单元610输入的设定编码率信号所包含的编码率。具体而言，编码率调整单元633保持图33所示的信息大小与支持编码率的对应表，将基于控制信息信号或反馈信号而设定了的编码率与对应表进行对照，调整编码率。例如，在信息长度(信息大小)为1024比特，设定编码率信号表示编码率4/5的情况下，根据对应表，不支持编码率4/5，所以编码率调整单元633将小于编码率4/5的编码率中的、值最大的3/4设定为编码率。如图31所示，在信息长度(信息大小)为1024比特的情况下，编码率4/5时的Real R为0.5626，其小于编码率3/4的Real R(0.5735)，而且如图32B所示，BER/BLER特性也是编码率3/4一方良好。因此，在信息长度(信息大小)为1024的情况下，通过使用编码率3/4而不使用编码率4/5，从而能够使纠错能力不劣化而且使信息的传输效率不下降。
换言之，在第1编码率(3/4)<第2编码率(4/5)的情况下，对应于第1编码率(3/4)的第1有效编码率(0.5735)与对应于第2编码率(4/5)的第2有效编码率(0.5626)为相同程度时，在第2编码率被指定了的情况下，编码率调整单元633将编码率调整为第1编码率。由此，能够使纠错能力不劣化，而且使信息的传输效率不下降。
另外，例如，在信息长度(信息大小)为512比特，设定编码率信号表示编码率1/2的情况下，根据对应表，由于不支持编码率1/2，所以编码率调整单元633将大于编码率1/2的编码率中的、值最小的2/3设定为编码率。如图32A所示，编码率1/2的BER/BLER特性极其良好，所以即使将编码率设为2/3，也能够使纠错能力不劣化而且使信息的传输效率不降低。
换言之，BER/BLER特性极其良好的第1编码率被指定了的情况下，编码率调整单元633将编码率调整为其编码率大于第1编码率且能够确保规定的线路质量的第2编码率。
这样，在本实施方式中，基于信息长度(信息大小)，变更通信装置600A支持的编码率的数量。例如，在图33所示的例子中，信息长度(信息大小)小于512比特时，通信装置600A仅支持两种编码率，在信息长度(信息大小)为512比特以上而小于4096比特时，支持三种编码率，在信息长度(信息大小)为4096以上时，支持四种编码率。通过变更支持的编码率，从而能够实现兼顾提高纠错能力和提高信息的传输效率。
如上所述，根据本实施方式，编码率调整单元633根据信息长度(信息大小)，变更通信装置600A支持的编码率的数量，并将编码率调整为支持的编码率中的任一编码率。由此，能够使纠错能力不劣化而且使信息的传输效率不下降。
另外，通信装置600A支持有效编码率为相同程度的编码率中的、值小的编码率。另外，通信装置600A使BER/BLER特性极其良好的编码率不包含在支持的编码率中，而仅支持能够确保规定的线路质量的编码率。由此，能够确保规定的线路质量而且避免传输效率的下降。
如上所述，根据信息长度(信息大小)变更支持的编码率的数量，由此能够实现兼顾纠错能力的提高和信息的传输效率的提高。
根据信息长度(信息大小)，变更支持的编码率的数量的情况下，如图29所示，若通信装置600A调整编码率，设定终止序列长度，并将这些编码率的信息和信息长度(信息大小)的信息(或终止序列长度的信息)同时发送到通信对方的通信装置700，则通信装置700能够进行正确的解码。
当然，也可以将本实施方式与实施方式5并用。也就是说，也可以根据编码率及信息大小(Information size)变更终止数。
另一方面，如图30所示，在通信装置600A决定信息长度(信息大小)之前，通信装置600的通信对方的通信装置设定编码率的情况下，或者，如图35所示，在通信装置600A决定信息长度(信息大小)之前，通信装置600A设定编码率的情况下，通信装置600A的通信对方的通信装置需要基于信息长度(信息大小)调整编码率。图36是表示该情况下的通信装置700A的结构的方框图。
在图36的通信装置700A中，对与图28共同的结构部分附加与图28相同的标号，并省略其说明。相对于图28的通信装置700，图36的通信装置700A采用追加了编码率调整单元730的结构。
以下说明：通信装置600A在信息长度(信息大小)小于4096比特时，支持编码率1/2，2/3，3/4，在信息长度(信息大小)为4097比特时，支持编码率1/2，2/3，3/4，4/5的情况。
此时，假设在决定信息长度(信息大小)之前，将发送的信息序列的编码率决定为4/5，并且通信装置600A和通信装置700A共享该编码率的信息。如上所述，在信息长度(信息大小)为512比特的情况下，通信装置600A的编码率调整单元633将编码率调整为3/4。只要在通信装置600A和通信装置700A之间预先决定该规则，通信装置600A和通信装置700A就能够确实地进行通信。
具体而言，编码率调整单元730与编码率调整单元633同样，将包含编码率的信息及信息长度(信息大小)的信息的控制信号作为输入，并基于信息长度(信息大小)，调整编码率。例如，编码率调整单元730在信息长度(信息大小)为512比特且编码率为4/5的情况下，将编码率调整为3/4。由此，能够使纠错能力不劣化而且使信息的传输效率不下降。
另外，作为另外的编码率调整方法，还考虑无论编码率如何而使终止数恒定的方法。在图21的例子中，在信息长度(信息大小)为6144以上的情况下，终止数一律为340比特。因此，在信息长度(信息大小)为6144比特以上的情况下，编码率调整单元633及编码率调整单元730也可以使终止数恒定而无论编码率如何。另外，在信息长度(信息大小)小于6144的情况下，编码率调整单元633及编码率调整单元730也可以使用例如适合于终止数340比特的另外的奇偶校验多项式，对应各种编码率。另外，也可以使用完全不同的代码。例如，也可以使用块码。
(实施方式7)
在上述各个实施方式中，对在编码器/解码器中能够共用与编码率1/2以上的多种编码率对应的电路的LDPC-CC进行了说明。具体而言，说明了能够共用电路的、可以对应编码率(n-1)/n(n＝2、3、4、5)的LDPC-CC。在本实施方式中，说明对应编码率1/3的对应方法。
图37是表示一例本实施方式的编码器的结构的方框图。在图37的编码器800中，编码率设定单元810将编码率向控制单元820、奇偶校验运算单元830以及奇偶校验运算单元840输出。
控制单元820在编码率设定单元810指定了编码率1/2，2/3，3/4，4/5的情况下，进行控制以使信息不被输入到奇偶校验运算单元840。另外，在设定了编码率1/3时，控制单元820进行控制，以使与输入到奇偶校验运算单元830的信息相同的信息被输入到奇偶校验运算单元840。
奇偶校验运算单元830例如是求由式(44-i)、式(45-i)、式(46-i)、式(47-i)定义的(i＝1，2，3)、编码率1/2，2/3，3/4，4/5的奇偶校验部分的编码器。
另外，在编码率设定单元810指定了编码率1/2，2/3，3/4，4/5的情况下，奇偶校验运算单元830进行基于对应的奇偶校验多项式的编码，并输出奇偶校验。
另外，在编码率设定单元810指定了编码率1/3的情况下，奇偶校验运算单元830进行基于编码率1/2(由式(44-1)、式(44-2)、式(44-3)定义的)的时变周期3的LDPC-CC的奇偶校验多项式的编码，并将奇偶校验P输出。
奇偶校验运算单元840是求编码率1/2的奇偶校验部分的编码器。在编码率设定单元810指定了编码率1/2，2/3，3/4，4/5的情况下，奇偶校验运算单元840不输出奇偶校验部分。
另外，在编码率设定单元810指定了编码率1/3的情况下，奇偶校验运算单元840将与输入到奇偶校验运算单元830的信息相同的信息作为输入，进行基于编码率1/2的时变周期3的LDPC-CC的奇偶校验多项式的编码，并输出奇偶校验Pa。
这样，编码器800将信息、奇偶校验P、奇偶校验Pa输出，所以编码器800能够支持编码率1/3。
图38是表示一例本实施方式的解码器的结构的方框图。图38的解码器900是与图37的编码器800对应的解码器。
控制单元910将表示编码率的编码率信息及对数似然比作为输入，在编码率为1/2，2/3，3/4，4/5的情况下，进行控制以使对数似然比不被输入到BP解码单元930。另外，在编码率为1/3的情况下，控制单元910进行控制，以使与输入到BP解码单元920的对数似然比相同的对数似然比被输入到BP解码单元930。
BP解码单元920在所有的编码率下动作。具体而言，在编码率为1/3的情况下，BP解码单元920使用由奇偶校验运算单元830使用的编码率1/2的奇偶校验多项式，进行BP解码。另外，在编码率为1/3的情况下，BP解码单元920将通过进行BP解码而获得的、与各比特对应的对数似然比向BP解码单元930输出。另一方面，在编码率为1/2，2/3，3/4，4/5的情况下，BP解码单元920使用由奇偶校验运算单元830使用了的编码率1/2，2/3，3/4，4/5的奇偶校验多项式，进行BP解码。BP解码单元920在进行了规定的次数的反复解码之后，输出所得的对数似然比。
BP解码单元930仅在编码率为1/3时动作。具体而言，BP解码单元930使用由奇偶校验运算单元840使用的编码率1/2的奇偶校验多项式，进行BP解码，将通过进行BP解码而获得的、与各个比特对应的对数似然比向BP解码单元920输出，在进行了规定的次数的反复解码之后，输出所得的对数似然比。
这样，解码器900交换对数似然比，同时进行反复解码，并且进行如特播(turbo)解码那样的解码，进行编码率1/3的解码。
(实施方式8)
在实施方式2中，对生成能够对应多种编码率(r-1)/r(r为2以上且为q以下的整数)的时变周期g(g为自然数)的LDPC-CC的编码器进行了说明。在本实施方式中示出另外的编码器的结构例，所述另外的编码器生成能够对应多种编码率(r-1)/r(r为2以上且为q以下的整数)的时变周期g(g为自然数)的LDPC-CC。
图39是本实施方式的编码器的结构例。另外，在图39的编码器中，对与图37共同的结构部分附加与图37相同的标号，并省略其说明。
图37的编码器800是奇偶校验运算单元830求编码率1/2、2/3、3/4、4/5的奇偶校验部分的编码器，并且是奇偶校验运算单元840求编码率1/2的奇偶校验部分的编码器，与此相对，图39的编码器800A中，奇偶校验运算单元830A和奇偶校验运算单元840A都进行例如编码率2/3的时变周期3的LDPC-CC的编码，并且奇偶校验运算单元830A和奇偶校验运算单元840A是以不同的奇偶校验多项式定义的代码进行编码。
在编码率设定单元810指定了编码率2/3的情况下，控制单元820A进行控制，以使信息不被输入到奇偶校验运算单元840A。另外，在设定了编码率1/2时，控制单元820A进行控制，以使与输入到奇偶校验运算单元830A的信息相同的信息被输入到奇偶校验运算单元840A。
奇偶校验运算单元830A例如是求由式(45-1)、式(45-2)、式(45-3)定义的编码率2/3的奇偶校验部分的编码器。另外，在编码率设定单元810指定了编码率1/2及2/3的情况下，奇偶校验运算单元830A输出奇偶校验P。
奇偶校验运算单元840A是求以与奇偶校验运算单元830A不同的奇偶校验多项式定义的编码率2/3的奇偶校验部分的编码器。在编码率设定单元810仅指定了编码率1/2的情况下，奇偶校验运算单元840A输出奇偶校验Pa。
由此，在指定了编码率1/2的情况下，编码器800A对于信息2比特，输出奇偶校验P、奇偶校验Pa，编码器800A能够实现编码率1/2。
另外，当然，在图39中，奇偶校验运算单元830A及奇偶校验运算单元840A的编码率并不限于2/3，也可以是编码率3/4、4/5、…，只要奇偶校验运算单元830A和奇偶校验运算单元840A的编码率都相同即可。
以上，说明了本发明的实施方式。另外，实施方式1至实施方式4中说明了的与LDPC-CC有关的发明和实施方式5以后说明了的与信息大小和终止大小之间的关系有关的发明分别独立成立。
另外，本发明并不限于上述全部的实施方式，可以进行各种变更来实施。例如，在上述实施方式中，主要说明了通过编码器及解码器来实现的情况，但并不限于此，在以电力线通信装置来实现的情况下也能够适用。
另外，可以将该编码方法及解码方法作为软件来进行。例如，也可以将实施上述编码方法及通信方法的程序预先存储在只读存储器(Read Only Memory只读存储器)中，由中央处理单元(Central Processor Unit)执行该程序。
另外，也可以将进行上述编码方法和解码方法的程序存储在可通过计算机读取的存储媒体中，将存储在存储媒体中的程序记录在计算机的随机存储器(Random AccessMemory)中，使计算机根据该程序进行动作。
另外，本发明并不限于无线通信，毋庸置言在电力线通信(PLC：Power LineCommunication)、可见光通信、光通信中也都极为有用。
本发明的实施例提供了一种编码器，进行低密度奇偶校验卷积码编码，所述编码器包括：决定单元，根据信息序列的信息长度和编码率，决定在所述信息序列的末尾附加并进行发送的终止序列的序列长度；以及计算单元，对所述信息序列以及为生成与所决定的所述序列长度相应的所述终止序列所需的已知信息序列进行低密度奇偶校验卷积码编码，并计算奇偶校验序列。
根据本发明的实施例提供的编码器，还包括：调整单元，根据所述信息长度，变更所支持的编码率的数量，并且将所述编码率调整为所述支持的编码率中的任一个。
本发明的实施例还提供了一种解码器，利用置信传播对低密度奇偶校验卷积码进行解码，所述解码器包括：获取单元，获取编码率以及在信息序列的末尾附加并进行发送的终止序列的序列长度；以及解码单元，基于所述编码率以及所述终止序列长度，对信息序列进行置信传播解码。
本发明的实施例还提供了一种编码方法，包括：根据信息序列的信息长度及编码率，决定在所述信息序列的末尾附加并进行发送的终止序列的序列长度；以及对所述信息序列以及为生成与所决定的所述序列长度相应的所述终止序列所需的已知信息序列进行低密度奇偶校验卷积码编码，并计算奇偶校验序列。
在2009年3月2日提交的日本专利申请第2009-048535号中包含的说明书、附图和说明书摘要的公开内容都引用于本申请。
工业实用性
本发明的编码器、解码器以及编码方法，在使用了LDPC-CC的编码器及解码器中，即使在进行终止的情况下，也能够使纠错能力不劣化而且避免信息的传输效率的下降。

Claims (24)

1.用于发送对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成的奇偶校验比特的发送装置，包括：
决定单元，在规定的编码率中，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；
计算单元，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列的最末尾，通过使用所述低密度奇偶校验卷积码的编码运算生成对于所述信息序列以及附加的所述已知信息的所述奇偶校验比特；以及
发送单元，发送对所述信息序列以及所述奇偶校验比特追加了所述信息序列的序列长的值的发送信号。
2.如权利要求1所述的发送装置，所述已知信息为零。
3.如权利要求1所述的发送装置，
所述决定单元按每个所述信息序列的序列长的规定范围决定一个序列长作为所述第1奇偶校验序列的序列长。
4.如权利要求1至3的任意一个所述的发送装置，
所述决定单元当所述信息序列的序列长越长就决定越短的序列长作为所述第1奇偶校验序列的序列长。
5.用于发送对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成的奇偶校验比特的发送方法，包括以下步骤：
决定步骤，在规定的编码率中，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；
计算步骤，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列的最末尾，通过使用所述低密度奇偶校验卷积码的编码运算生成对于所述信息序列以及附加的所述已知信息的所述奇偶校验比特；以及
发送步骤，发送对所述信息序列以及所述奇偶校验比特追加了所述信息序列的序列长的值的发送信号。
6.如权利要求5所述的发送方法，所述已知信息为零。
7.如权利要求5所述的发送方法，
所述决定步骤按每个所述信息序列的序列长的规定范围决定一个序列长作为所述第1奇偶校验序列的序列长。
8.如权利要求5至7的任意一个所述的发送方法，
在所述决定步骤中，所述信息序列的序列长越长就决定越短的序列长作为所述第1奇偶校验序列的序列长。
9.用于对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成奇偶校验比特的奇偶校验比特生成装置，包括：
决定单元，在规定的编码率中，对每个所述信息序列的序列长的规定范围，决定用所述已知信息生成的第1奇偶校验序列的序列长，决定的所述第1奇偶校验序列的序列长对于每个所述信息序列的序列长的规定范围具有不同的序列长；
计算单元，基于决定的所述第1奇偶校验序列的序列长，将所述已知信息附加到所述信息序列的最末尾，通过使用所述低密度奇偶校验卷积码的编码运算生成对于所述信息序列以及附加的所述已知信息的所述奇偶校验比特；以及
输出单元，输出所述信息序列以及所述奇偶校验比特。
10.如权利要求9所述的奇偶校验比特生成装置，所述已知信息为零。
11.如权利要求9所述的奇偶校验比特生成装置，
所述决定单元按每个所述信息序列的序列长的规定范围决定一个序列长作为所述第1奇偶校验序列的序列长。
12.如权利要求9至11的任意一个所述的奇偶校验比特生成装置，
所述决定单元当所述信息序列的序列长越长就决定越短的序列长作为所述第1奇偶校验序列的序列长。
13.用于接收对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成的奇偶校验比特的接收装置，包括：
接收单元，接收信号；
获取单元，从接收的信号所包含的控制信息获取所述信息序列的序列长的值，在规定的编码率中，计算奇偶校验序列的序列长，所述奇偶校验序列的序列长按每个所述信息序列的序列长的规定范围而决定，所述奇偶校验序列为对包含于所述接收的信号中的信息序列和已知信息使用低密度奇偶校验卷积码进行编码生成的信号，所述信息序列由多个比特构成，所述已知信息为附加于所述信息序列的最末尾的信息；以及
解码单元，基于所述信息序列的序列长以及所述奇偶校验序列的序列长，进行置信传播解码，估计所述接收的信号中包含的信息序列。
14.如权利要求13所述的接收装置，所述已知信息为零。
15.如权利要求13所述的接收装置，
所述获取单元按每个所述信息序列的序列长的规定范围计算一个序列长作为算出的所述奇偶校验序列的序列长。
16.如权利要求13至15的任意一个所述的接收装置，
所述获取单元当所述信息序列的序列长越长就计算越短的序列长作为算出的所述奇偶校验序列的序列长。
17.用于接收对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成的奇偶校验比特的接收方法，包括以下步骤：
接收步骤，接收信号；
获取步骤，从接收的信号所包含的控制信息获取所述信息序列的序列长的值，在规定的编码率中，计算奇偶校验序列的序列长，所述奇偶校验序列的序列长按每个所述信息序列的序列长的规定范围而决定，所述奇偶校验序列为对包含于所述接收的信号中的信息序列和已知信息使用低密度奇偶校验卷积码进行编码生成的信号，所述信息序列由多个比特构成，所述已知信息为附加于所述信息序列的最末尾的信息；以及
解码步骤，基于所述信息序列的序列长以及所述奇偶校验序列的序列长，进行置信传播解码，估计所述接收的信号中包含的信息序列。
18.如权利要求17所述的接收方法，所述已知信息为零。
19.如权利要求17所述的接收方法，
所述获取步骤按每个所述信息序列的序列长的规定范围计算一个序列长作为算出的所述奇偶校验序列的序列长。
20.如权利要求17至19的任意一个所述的接收方法，
所述获取步骤当所述信息序列的序列长越长就计算越短的序列长作为算出的所述奇偶校验序列的序列长。
21.用于对多个比特的信息序列和附加于所述信息序列的已知信息，通过使用低密度奇偶校验卷积码进行编码运算生成奇偶校验比特的解码信号生成装置，包括：
输入单元，输入信号；
获取单元，从输入的信号所包含的控制信息获取所述信息序列的序列长的值，在规定的编码率中，计算奇偶校验序列的序列长，所述奇偶校验序列的序列长按每个所述信息序列的序列长的规定范围而决定，所述奇偶校验序列为对包含于所述输入的信号中的信息序列和已知信息使用低密度奇偶校验卷积码进行编码生成的信号，所述信息序列由多个比特构成，所述已知信息为附加于所述信息序列的最末尾的信息；以及
解码单元，基于所述信息序列的序列长以及所述奇偶校验序列的序列长，进行置信传播解码，估计所述输入的信号中包含的信息序列。
22.如权利要求21所述的解码信号生成装置，所述已知信息为零。
23.如权利要求21所述的解码信号生成装置，
所述获取单元按每个所述信息序列的序列长的规定范围计算一个序列长作为算出的所述奇偶校验序列的序列长。
24.如权利要求21至23的任意一个所述的解码信号生成装置，
所述获取单元当所述信息序列的序列长越长就计算越短的序列长作为算出的所述奇偶校验序列的序列长。
CN201410220157.5A 2009-03-02 2010-02-19 奇偶校验比特的生成、发送、接收装置及发送、接收方法 Active CN103957014B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-048535 2009-03-02
JP2009048535A JP4898858B2 (ja) 2009-03-02 2009-03-02 符号化器、復号化器及び符号化方法
CN201080010004.8A CN102342025B (zh) 2009-03-02 2010-02-19 编码器、解码器以及编码方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080010004.8A Division CN102342025B (zh) 2009-03-02 2010-02-19 编码器、解码器以及编码方法

Publications (2)

Publication Number Publication Date
CN103957014A CN103957014A (zh) 2014-07-30
CN103957014B true CN103957014B (zh) 2017-10-27

Family

ID=42709419

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201080010004.8A Active CN102342025B (zh) 2009-03-02 2010-02-19 编码器、解码器以及编码方法
CN201410220157.5A Active CN103957014B (zh) 2009-03-02 2010-02-19 奇偶校验比特的生成、发送、接收装置及发送、接收方法
CN201410220555.7A Active CN103973313B (zh) 2009-03-02 2010-02-19 发送、接收装置及方法、校验比特及解码信号的生成装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080010004.8A Active CN102342025B (zh) 2009-03-02 2010-02-19 编码器、解码器以及编码方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410220555.7A Active CN103973313B (zh) 2009-03-02 2010-02-19 发送、接收装置及方法、校验比特及解码信号的生成装置

Country Status (8)

Country Link
US (6) US8819528B2 (zh)
EP (3) EP2963831B1 (zh)
JP (1) JP4898858B2 (zh)
KR (3) KR101625255B1 (zh)
CN (3) CN102342025B (zh)
BR (1) BRPI1011469B1 (zh)
TW (5) TWI477085B (zh)
WO (1) WO2010100848A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
JP5391253B2 (ja) * 2011-10-26 2014-01-15 パナソニック株式会社 送信装置及び送信方法
US9319310B2 (en) * 2012-11-15 2016-04-19 Compass Electro Optical Systems Ltd. Distributed switchless interconnect
JP5575965B2 (ja) * 2013-10-10 2014-08-20 パナソニック株式会社 送信装置及び送信方法
US10078612B2 (en) 2014-07-28 2018-09-18 Intel Corporation Mode selective balanced encoded interconnect
KR102254102B1 (ko) 2015-01-23 2021-05-20 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP5848472B2 (ja) * 2015-02-24 2016-01-27 パナソニック株式会社 受信装置及び受信方法
TWI606743B (zh) 2015-10-02 2017-11-21 財團法人工業技術研究院 多用戶疊加傳輸方法以及使用所述方法的基地台
CN107919941B (zh) * 2016-10-10 2022-01-25 深圳市硅派科技有限公司 基于重叠复用的调制解调方法和装置
JP6885028B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885027B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
CN117768059A (zh) 2017-03-30 2024-03-26 三星电子株式会社 用于通信或广播系统中的信道编码/解码的装置和方法
CN109150420B (zh) 2017-06-19 2022-02-25 华为技术有限公司 信息处理的方法、装置、通信设备和通信系统
RU178755U1 (ru) * 2017-07-04 2018-04-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" Устройство декодирования ldpc-кодов
US10540379B2 (en) * 2017-12-11 2020-01-21 International Business Machines Corporation Searching base encoded text
CN110752892B (zh) * 2019-09-10 2022-04-08 航天恒星科技有限公司 M进制正交调制与m进制信道编码信号的接收处理方法
CN113472362A (zh) * 2020-03-31 2021-10-01 华为技术有限公司 用于数据通信的编码方法及装置
US11515962B2 (en) * 2020-04-16 2022-11-29 Qualcomm Incorporated Network coding based on feedback
WO2023133832A1 (zh) * 2022-01-14 2023-07-20 上海移远通信技术股份有限公司 无线通信的方法和装置

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778558B2 (en) * 1998-02-23 2004-08-17 Lucent Technologies Inc. System and method for incremental redundancy transmission in a communication system
US6658381B1 (en) * 1999-10-15 2003-12-02 Telefonaktiebolaget Lm Ericsson (Publ) Methods and systems for robust frame type detection in systems employing variable bit rates
US7000174B2 (en) * 1999-12-20 2006-02-14 Research In Motion Limited Hybrid automatic repeat request system and method
US6859906B2 (en) * 2000-02-10 2005-02-22 Hughes Electronics Corporation System and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network
DE10065919A1 (de) 2000-11-07 2002-05-29 Bosch Gmbh Robert Verfahren zur codierten Modulation
US6925592B2 (en) * 2001-05-10 2005-08-02 Hitachi, Ltd. Turbo decoder, turbo encoder and radio base station with turbo decoder and turbo encoder
KR100474719B1 (ko) * 2001-11-30 2005-03-08 삼성전자주식회사 이동통신시스템에서 제어정보를 송수신하는 방법 및 장치
CN100438393C (zh) * 2002-11-08 2008-11-26 因芬尼昂技术股份公司 基于包的数据传输系统中帧的差错控制编解码的方法
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
KR100936022B1 (ko) * 2002-12-21 2010-01-11 삼성전자주식회사 에러 정정을 위한 부가정보 생성 방법 및 그 장치
KR100981510B1 (ko) * 2003-03-08 2010-09-10 삼성전자주식회사 이동통신 시스템에서 복합 재전송 제어 장치 및 방법
US8503577B2 (en) * 2003-07-17 2013-08-06 Agere Systems Llc Signal quality estimation in a wireless communication system
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
DE10339832A1 (de) * 2003-08-29 2005-03-17 Philips Intellectual Property & Standards Gmbh Verfahren zum verbesserten Erkennen der Gültigkeit von IEEE 802.11a Signalen sowie Schaltungsanordnung zur Durchführung des Verfahrens
JP4224370B2 (ja) * 2003-09-25 2009-02-12 パナソニック株式会社 入力制御装置及び入力制御方法
KR100955952B1 (ko) * 2003-10-13 2010-05-19 삼성전자주식회사 무선 통신 시스템에서 리프팅 저밀도 패러티 검사 부호를이용한 시공간 부호화 방법 및 장치
US7007218B2 (en) * 2004-02-03 2006-02-28 Harris Corporation Adaptive rate code combining automatic repeat request (ARQ) communications method and system
KR100630177B1 (ko) * 2004-02-06 2006-09-29 삼성전자주식회사 최대 다이버시티 이득을 가지는 시공간 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
JP2005340920A (ja) * 2004-05-24 2005-12-08 Samsung Yokohama Research Institute Co Ltd 信号処理装置、符号化方法および復号方法
KR20050123336A (ko) * 2004-06-24 2005-12-29 엘지전자 주식회사 Ｌｄｐｃ 코드를 이용한 가변 코드 레이트 적응 부호화 방법
ATE438970T1 (de) * 2004-06-29 2009-08-15 Ericsson Telefon Ab L M Verfahren zur verarbeitung von paketbasierten daten sowie übertragung und empfang
US7607073B1 (en) * 2004-08-04 2009-10-20 Marvell International Ltd. Methods, algorithms, software, circuits, receivers and systems for iteratively decoding a tailbiting convolutional code
US20060218459A1 (en) * 2004-08-13 2006-09-28 David Hedberg Coding systems and methods
US7698623B2 (en) * 2004-08-13 2010-04-13 David Hedberg Systems and methods for decreasing latency in a digital transmission system
EP1794966B1 (en) * 2004-09-30 2013-05-08 Efficient Channel Coding, Inc. Frame-based carrier frequency and phase recovery system and method
CN100550655C (zh) * 2004-11-04 2009-10-14 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法
US20060104341A1 (en) * 2004-11-16 2006-05-18 Magee David P Systems and methods for providing training data
KR100641052B1 (ko) 2004-12-08 2006-11-02 한국전자통신연구원 Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법
WO2006062351A1 (en) 2004-12-08 2006-06-15 Electronics And Telecommunications Research Institute Ldpc encoder and decoder and ldpc encoding and decoding methods
US7924943B2 (en) * 2005-02-07 2011-04-12 Broadcom Corporation Method and system for optional closed loop mechanism with adaptive modulations for multiple input multiple output (MIMO) wireless local area network (WLAN) system
KR101157246B1 (ko) * 2005-05-16 2012-06-15 삼성전자주식회사 저밀도 패리티 검사 부호의 패딩 및 천공 방법
US8078933B2 (en) * 2005-05-18 2011-12-13 The Governors Of The University Of Alberta Decoder for low-density parity-check convolutional codes
US7499490B2 (en) * 2005-06-24 2009-03-03 California Institute Of Technology Encoders for block-circulant LDPC codes
WO2007029734A1 (ja) * 2005-09-06 2007-03-15 Kddi Corporation データ伝送システム及びデータ伝送方法
US7661037B2 (en) * 2005-10-27 2010-02-09 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n systems
CN1753315A (zh) * 2005-11-03 2006-03-29 华中科技大学 一种低密度奇偶校验码的编码方法
JP4558638B2 (ja) * 2005-12-15 2010-10-06 富士通株式会社 符号器および復号器
CN101009489B (zh) * 2006-01-26 2010-09-08 Ut斯达康通讯有限公司 Phs中利用udi信道的信道编码
KR100871249B1 (ko) * 2006-02-02 2008-11-28 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
JP2007215089A (ja) * 2006-02-13 2007-08-23 Fujitsu Ltd 復号装置及び復号方法
JP4918655B2 (ja) * 2006-03-30 2012-04-18 富士通株式会社 パリティチェック行列生成方法と装置および送信機と受信機
KR100975558B1 (ko) * 2006-05-03 2010-08-13 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
EP4362592A2 (en) * 2006-05-19 2024-05-01 Panasonic Holdings Corporation Radio transmission device and radio transmission method
CN100486119C (zh) * 2006-05-26 2009-05-06 华中科技大学 一种结构化的ldpc编码方法
KR101277260B1 (ko) * 2006-06-08 2013-07-30 삼성전자주식회사 링크 최적화 매카니즘에 이용되는 전송 패킷의 구조 및이를 이용한 송수신 장치 및 방법
US7664008B2 (en) * 2006-07-05 2010-02-16 Nokia Corporation Apparatus, method and computer program product providing low-density parity-check block length selection
US20080049707A1 (en) * 2006-07-12 2008-02-28 Samsung Electronics Co., Ltd. Transmission packet for wireless transmission in a high frequency band, and method and apparatus for transmission/receiving using the same
KR101225081B1 (ko) * 2006-07-14 2013-01-22 삼성전자주식회사 비압축 ａｖ 데이터를 전송하기 위한 전송 패킷 구조 및이를 이용한 송수신 장치
WO2008034288A1 (en) * 2006-09-18 2008-03-27 Juntan Zhang Bit mapping scheme for an ldpc coded 16apsk system
JP2008153760A (ja) * 2006-12-14 2008-07-03 Samsung Electronics Co Ltd 情報符号化装置
CA2674719A1 (en) 2007-01-24 2008-07-31 Qualcomm Incorporated Ldpc encoding and decoding of packets of variable sizes
US7861134B2 (en) * 2007-02-28 2010-12-28 Cenk Kose Methods and systems for LDPC coding
TW200840235A (en) 2007-03-27 2008-10-01 Univ Nat Chiao Tung The method of assembly convolute comparison applied to the low density parity check
CN101282193B (zh) * 2007-04-03 2010-12-29 中兴通讯股份有限公司 数据传输系统和数据传输方法
US8687561B2 (en) * 2007-05-04 2014-04-01 Motorola Mobility Llc Method and system for link adaptation using metric feedback
US7654357B2 (en) * 2007-07-02 2010-02-02 Buell Motorcycle Company Radiator coil mounted on a motorcycle
JP5354979B2 (ja) * 2007-07-12 2013-11-27 パナソニック株式会社 低密度パリティ検査畳み込み符号（ｌｄｐｃ−ｃｃ）符号化器及びｌｄｐｃ−ｃｃ復号器
US8423871B2 (en) 2007-07-13 2013-04-16 Panasonic Corporation Transmitting device and transmitting method
US8015475B2 (en) * 2007-07-26 2011-09-06 Texas Instruments Incorporated Erasure decoding for receivers
JP4894680B2 (ja) 2007-08-22 2012-03-14 セイコーエプソン株式会社 電子機器、外部機器、機器システム、状態情報送信方法
CN101453297B (zh) * 2007-12-07 2010-12-01 中兴通讯股份有限公司 低密度生成矩阵码的编码方法和装置、及译码方法和装置
JP5203717B2 (ja) * 2007-12-19 2013-06-05 パナソニック株式会社 符号器、復号器、符号化方法、及び、復号方法
CN101222637A (zh) * 2008-02-01 2008-07-16 清华大学 具有特征标志的编码方法
WO2010001610A1 (ja) * 2008-07-02 2010-01-07 パナソニック株式会社 消失訂正符号化装置及び消失訂正符号化方法
CN101335528B (zh) * 2008-08-07 2011-05-11 中山大学 一种多元ldpc码的构造方法及编码方法
US8418036B2 (en) * 2008-10-16 2013-04-09 Entropic Communications, Inc. Method and apparatus for performing forward error correction in an orthogonal frequency division multiplexed communication network
US8335283B1 (en) * 2008-11-11 2012-12-18 Qualcomm Atheros, Inc. Weak signal detection in wireless communication systems
US7975189B2 (en) * 2008-11-14 2011-07-05 Trelliware Technologies, Inc. Error rate estimation/application to code-rate adaption
US8023530B1 (en) * 2009-01-07 2011-09-20 L-3 Communications Corp. Physical layer quality of service for wireless communications
CN104467872B (zh) * 2009-11-13 2018-02-02 松下电器（美国）知识产权公司 编码方法以及解码器

Also Published As

Publication number Publication date
EP3468048B1 (en) 2022-10-12
US20190158129A1 (en) 2019-05-23
KR101669398B1 (ko) 2016-10-25
US20170149524A1 (en) 2017-05-25
EP2405583A4 (en) 2013-07-03
TWI589124B (zh) 2017-06-21
TW201108627A (en) 2011-03-01
CN103973313B (zh) 2017-11-14
KR20110133560A (ko) 2011-12-13
TW201933795A (zh) 2019-08-16
EP2963831B1 (en) 2018-12-19
US11206049B2 (en) 2021-12-21
TW201633724A (zh) 2016-09-16
TW201519582A (zh) 2015-05-16
EP3468048A1 (en) 2019-04-10
US9602142B2 (en) 2017-03-21
CN103957014A (zh) 2014-07-30
BRPI1011469B1 (pt) 2020-05-05
TWI692212B (zh) 2020-04-21
US10236918B2 (en) 2019-03-19
JP4898858B2 (ja) 2012-03-21
US9048869B2 (en) 2015-06-02
US20110320906A1 (en) 2011-12-29
TWI659621B (zh) 2019-05-11
KR101730308B1 (ko) 2017-04-25
EP2405583A1 (en) 2012-01-11
US20140310567A1 (en) 2014-10-16
BRPI1011469A2 (pt) 2016-03-22
US20150236719A1 (en) 2015-08-20
CN102342025B (zh) 2014-07-02
JP2010206416A (ja) 2010-09-16
KR101625255B1 (ko) 2016-05-27
WO2010100848A1 (ja) 2010-09-10
CN103973313A (zh) 2014-08-06
TW201731225A (zh) 2017-09-01
KR20160064236A (ko) 2016-06-07
TWI477085B (zh) 2015-03-11
KR20160124247A (ko) 2016-10-26
US8819528B2 (en) 2014-08-26
US20200313700A1 (en) 2020-10-01
CN102342025A (zh) 2012-02-01
BRPI1011469A8 (pt) 2019-01-29
EP2405583B1 (en) 2015-11-11
EP2963831A1 (en) 2016-01-06
TWI543542B (zh) 2016-07-21
US10727875B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN103957014B (zh) 奇偶校验比特的生成、发送、接收装置及发送、接收方法
CN103647559B (zh) 接收装置
CN104467872B (zh) 编码方法以及解码器
CN103338045B (zh) 通信装置、终端装置和通信方法
JP5391253B2 (ja) 送信装置及び送信方法
JP5575965B2 (ja) 送信装置及び送信方法
JP5848472B2 (ja) 受信装置及び受信方法
JP5706024B2 (ja) 送信装置及び送信方法
JP6915117B2 (ja) 送信装置及び送信方法
JP6282325B2 (ja) 受信装置及び受信方法
JP6005830B2 (ja) 受信装置及び受信方法
JP2018085762A (ja) 受信装置及び受信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant