TWI541806B

TWI541806B - 內容可定址記憶體

Info

Publication number: TWI541806B
Application number: TW102141735A
Authority: TW
Inventors: 李鴻瑜; 包建元
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2013-11-15
Filing date: 2013-11-15
Publication date: 2016-07-11
Also published as: US9384836B2; US20150138861A1; TW201519236A

Description

內容可定址記憶體

本發明係關於一種內容可定址記憶體(content addressable memory，簡稱CAM)，特別是一種三元內容可定址記憶體(Ternary content addressable memory，簡稱TCAM)。

內容可定址記憶體包含多數呈陣列排列的內容可定址記憶胞(CAM cell)，並以列為單位將其儲存內容與一搜尋資料比較是否匹配(match)，以產生多數分別與列對應的匹配位元。根據每一內容可定址記憶胞可儲存的狀態數目，內容可定址記憶體可以是二元(binary)、三元、或其它方式的內容可定址記憶體。

當內容可定址記憶體是二元內容可定址記憶體時，每一內容可定址記憶胞包括一資料記憶胞及一比較電路，其中，資料記憶胞儲存一資料位元及一互補資料位元，以表示「0」及「1」這二種邏輯狀態中的一個。當內容可定址記憶體是三元內容可定址記憶體時，每一內容可定址記憶胞包括一資料記憶胞、一遮罩記憶胞(mask memory cell)及一比較電路，其中，資料記憶胞儲存一資料位元及一互補資料位元，遮罩記憶胞儲存一遮罩位元及一互補遮罩位元，二者相互配合以表示「0」、「1」及「不理會(don’t care)」這三種邏輯狀態的其中一個。

一般而言，當字組線(word-line)處於邏輯「1」時，內容可定址記憶體可經由位元線(bit-line)而對記憶胞進行讀出或寫入。然而，當多個記憶胞排列成陣列或矩陣的型式時，常會發生字組線方向的干擾，也就是字組線的邏輯狀態雖為「1」，但卻不做讀取或寫入動作，這常易導致資料遭受誤損的問題發生。因此，有必要發展新的內容可定址記憶體技術以改善之。

因此本發明的目的之一即在解決上述問題。

根據本發明的一實施例，其提供一種內容可定址記憶體，其包括：一資料記憶單元，用以儲存一資料位元；一遮罩記憶單元，用以儲存一遮罩位元；以及一比較及讀取單元，連接至少一讀取字組線以接受至少一讀取字組信號，連接至少一功能位元線以接受一搜尋位元信號，並耦接該資料記憶單元及該遮罩記憶單元以接受該資料位元及該遮罩位元；其中，該資料記憶單元連接一資料用寫入字組線以接受一資料寫入字組信號，該遮罩記憶單元連接一遮罩用寫入字組線以接受一遮罩寫入字組信號，藉以控制一寫入位元信號是否可經由一對寫入位元線被寫入該資料位元及該遮罩位元；其中，該比較及讀取單元比較該資料位元、該遮罩位元、及該搜尋位元信號，藉以決定上述三者之間是否匹配；及其中，該比較及讀取單元依據該至少一讀取字組信號決定該資料位元及該遮罩位元是否可被讀取。

根據本發明的另一實施例，其提供一種內容可定址記憶體，其包括：一資料記憶單元，用以儲存一資料位元；一遮罩記憶單元，用以儲存一遮罩位元；以及一比較及讀取單元，連接至少一讀取字組線以接受至少一讀取字組信號，連接至少一功能位元線以接受一搜尋位元信號，並耦接該資料記憶單元及該遮罩記憶單元以接受該資料位元及該遮罩位元；其中，該資料記憶單元與該遮罩記憶單元連接一寫入字組線以接受一寫入字組信號，藉以控制一資料寫入位元信號與一遮罩寫入位元信號是否可經由一對資料用寫入位元線與一對遮罩用寫入位元線而分別被寫入該資料位元及該遮罩位元；其中，該比較及讀取單元比較該資料位元、該遮罩位元、及該搜尋位元信號，藉以決定上述三者之間是否匹配；及其中，該比較及讀取單元依據該至少一讀取字組信號決定該資料位元及該遮罩位元是否可被讀取。

在一實施例中，該至少一功能位元線可包含一對混用位元線，且倘若該比較及讀取單元允許該資料位元及該遮罩位元被讀取，則該資料位元及該遮罩位元經由該對混用位元線被讀取。

100/200/300/400/500/600‧‧‧內容可定址記憶體

110‧‧‧資料記憶單元

120‧‧‧遮罩記憶單元

130‧‧‧比較及讀取單元

132‧‧‧比較電路

134‧‧‧讀取電路

M‧‧‧匹配信號

N0D/N1D‧‧‧資料位元

N0C/N1C‧‧‧遮罩位元

VDD‧‧‧直流電壓源

HBLP/HBLN‧‧‧混用位元線

RBL‧‧‧讀取位元線

RBLD‧‧‧資料用讀取位元線

RBLC‧‧‧遮罩用讀取位元線

SBLP/SBLN‧‧‧搜尋位元線

RWL‧‧‧讀取字組線

RWLD‧‧‧資料用讀取字組線

RWLC‧‧‧遮罩用讀取字組線

WBLP/WBLN‧‧‧寫入位元線

WBLDP/WBLDN‧‧‧資料用寫入位元線

WBLCP/WBLCN‧‧‧遮罩用寫入位元線

WWL‧‧‧寫入字組線

WWLD‧‧‧資料用寫入字組線

WWLC‧‧‧遮罩用寫入字組線

MP0/MP1/MP2/MP3/MN0/MN1/MN2/MN3/MN4/MN5‧‧‧電晶體

第1圖為本發明第一實施例的內容可定址記憶體之方塊示意圖。

第2圖為本發明第二實施例的內容可定址記憶體之方塊示意圖。

第3圖為本發明第三實施例的內容可定址記憶體之方塊示意圖。

第4圖為本發明第四實施例的內容可定址記憶體之方塊示意圖。

第5圖為本發明第五實施例的內容可定址記憶體之方塊示意圖。

第6圖為本發明第六實施例的內容可定址記憶體之方塊示意圖。

第7圖為以金氧半電晶體設計的記憶體電路示意圖，以第三實施例或第六實施例的內容可定址記憶體為例。

為使貴審查委員能對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。

第1圖為本發明第一實施例的內容可定址記憶體100之方塊示意圖。該內容可定址記憶體100包含：一資料記憶單元110、一遮罩記憶單元120、及一比較及讀取單元130，其可實現三元的內容可定址記憶體(Ternary content addressable memory，簡稱TCAM)；其中，該資料記憶單元110用以儲存一資料位元(data bit)；該遮罩記憶單元120用以儲存一遮罩位元(mask bit)；該比較及讀取單元130用以比較一搜尋位元信號、該資料位元、及該遮罩位元，以決定三者之間是否匹配而輸出一匹配信號M；且該內容可定址記憶體100可藉由該比較及讀取單元130而讀取該資料位元N0D及該遮罩位元N0C。

此外，為了使本實施例的內容可定址記憶體得以依據該搜尋位元信號、該資料位元、及該遮罩位元而定址並進行內容的讀取或寫入，該內容可定址記憶體可進一步包含：至少一讀取字組線(Read word-line)、至少一功能位元線(Functional bit-line)、一資料用寫入字組線(Data-use write word-line)、一遮罩用寫入字組線(Mask-use write word-line)、及一對寫入位元線(Write bit-line)。如此，該比較及讀取單元130可連接該至少一讀取字組線以接受至少一讀取字組信號、連接該至少一功能位元線以接受一搜尋位元信號、並耦接該資料記憶單元及該遮罩記憶單元以接受該資料位元及該遮罩位元；該資料記憶單元110可連接該資料用寫入字組線以接受一資料寫入字組信號，該遮罩記憶單元120可連接該遮罩用寫入字組線以接受一遮罩寫入字組信號，藉以控制一寫入位元信號是否可經由該對寫入位元線而被寫入該資料位元及該遮罩位元。

在如第1圖所示的實施例中，該至少一讀取字組線係為一條讀取字組線RWL，該至少一功能位元線係為一對混用位元線HBLP及HBLN，該資料用寫入字組線標示為WWLD，該遮罩用寫入字組線標示為WWLC，且該對寫入位元線標示為WBLP及WBLN。如此，該比較及讀取單元130連接該讀取字組線RWL以接受讀取字組信號，該比較及讀取單元130連接該對混用位元線HBLP及HBLN以接受搜尋位元信號，該比較及讀取單元130並耦接該資料記憶單元110及該遮罩記憶單元120以接受資料位元N0D及遮罩位元N0C，該資料記憶單元110連接該資料用寫入字組線WWLD以接受資料寫入字組信號，且該遮罩記憶單元120連接該遮罩用寫入字組線WWLC以接受遮罩寫入字組信號。因此，該內容可定址記憶體100可在該資料寫入字組信號的控制下，將該寫入位元信號經由該對寫入位元線WBLP及WBLN而寫入該資料記憶單元110及該遮罩記憶單元120。該比較及讀取單元130會對該搜尋位元信號、該資料位元N0D、及該遮罩位元N0C進行比較，以決定三者之間是否匹配而輸出該匹配信號M，倘若結果為匹配，則該匹配信號M為高邏輯準位的輸出，否則輸出低邏輯準位的匹配信號M。此外，該內容可定址記憶體100可在該讀取字組信號的控制下，亦經由該對混用位元線HBLP及HBLN而分別讀取該資料記憶單元110儲存的資料位元N0D與該遮罩記憶單元120儲存的遮罩位元N0C。該對混用位元線HBLP及HBLN可同時作為讀取位元及搜尋位元傳輸之用，因此被稱為雙效或混用(Hybrid)。

第2圖為本發明第二實施例的內容可定址記憶體200之方塊示意圖。該內容可定址記憶體200包含：一資料記憶單元110、一遮罩記憶單元120、及一比較及讀取單元130。在如第2圖所示的實施例中，該至少一讀取字組線係為一條讀取字組線RWL，該至少一功能位元線係包含一條資料用讀取位元線RBLD、一條遮罩用讀取位元線RBLC、及一對搜尋位元線SBLP及SBLN，該資料用寫入字組線標示為WWLD，該遮罩用寫入字組線標示為WWLC，且該對寫入位元線標示為WBLP及WBLN。如此，該比較及讀取單元130連接該讀取字組線RWL以接受讀取字組信號，該比較及讀取單元130連接該搜尋位元線SBLP及SBLN以接受搜尋位元信號，該比較及讀取單元130並耦接該資料記憶單元110及該遮罩記憶單元120以接受資料位元N0D及遮罩位元N0C，該資料記憶單元110連接該資料用寫入字組線WWLD以接受資料寫入字組信號，且該遮罩記憶單元120連接該遮罩用寫入字組線WWLC以接受遮罩寫入字組信號。

因此，該內容可定址記憶體200可在該資料寫入字組信號的控制下，將該寫入位元信號經由該對寫入位元線WBLP及WBLN而寫入該資料記憶單元110及該遮罩記憶單元120。該比較及讀取單元130會對該搜尋位元信號、該資料位元N0D、及該遮罩位元N0C進行比較，以決定三者之間是否匹配而輸出一匹配信號M，倘若結果為匹配，則該匹配信號M為高邏輯準位的輸出，否則輸出低邏輯準位的匹配信號M。此外，該內容可定址記憶體100可在該讀取字組信號的控制下，經由該資料用讀取位元線RBLD與該遮罩用讀取位元線RBLC而分別讀取該資料記憶單元110儲存的資料位元與該遮罩記憶單元120儲存的遮罩位元。

第3圖為本發明第三實施例的內容可定址記憶體300之方塊示意圖。該內容可定址記憶體300包含：一資料記憶單元110、一遮罩記憶單元120、及一比較及讀取單元130。在如第2圖所示的實施例中，該至少一讀取字組線係包含一條資料用讀取字組線RWLD及一條遮罩用讀取字組線RWLC，該至少一功能位元線係包含一條讀取位元線RBL及一對搜尋位元線SBLP及SBLN，該資料用寫入字組線標示為WWLD，該遮罩用寫入字組線標示為WWLC，且該對寫入位元線標示為WBLP及WBLN。如此，該比較及讀取單元130連接該資料用讀取字組線RWLD及該遮罩用讀取字組線RWLC，以分別接受資料讀取字組信號及遮罩讀取字組信號，該比較及讀取單元130連接該搜尋位元線SBLP及SBLN以接受搜尋位元信號，該比較及讀取單元130並耦接該資料記憶單元110及該遮罩記憶單元120以接受資料位元N0D及遮罩位元N0C，該資料記憶單元110連接該資料用寫入字組線WWLD以接受資料寫入字組信號，且該遮罩記憶單元120連接該遮罩用寫入字組線WWLC以接受遮罩寫入字組信號。

因此，該內容可定址記憶體300可在該資料寫入字組信號的控制下，將該寫入位元信號經由該對寫入位元線WBLP及WBLN而寫入該資料記憶單元110及該遮罩記憶單元120。該比較及讀取單元130會對該搜尋位元信號、該資料位元N0D、及該遮罩位元N0C進行比較，以決定三者之間是否匹配而輸出該匹配信號M，倘若結果為匹配，則該匹配信號M為高邏輯準位的輸出，否則輸出低邏輯準位的匹配信號M。此外，該內容可定址記憶體100可在該讀取字組信號的控制下，經由該讀取位元線RBL而讀取該資料記憶單元110儲存的資料位元N0D與該遮罩記憶單元120儲存的遮罩位元N0C。

在上述的第一、第二及第三實施例中，該資料記憶單元110及該遮罩記憶單元120共用一對寫入位元線WBLP及WBLN。然而，本發明亦適用於該資料記憶單元110及該遮罩記憶單元120共用一條寫入字組線WWL的實施例，其詳述如下。

第4圖為本發明第四實施例的內容可定址記憶體400之方塊示意圖。該內容可定址記憶體400包含：一資料記憶單元110、一遮罩記憶單元120、及一比較及讀取單元130，其可實現三元的內容可定址記憶體(TCAM)，其詳細說明請參閱第一實施例，在此不再贅述。

為了使本實施例的內容可定址記憶體得以依據該搜尋位元信號、該資料位元N0D、及該遮罩位元N0C而定址並進行內容的讀取或寫入，該內容可定址記憶體可進一步包含：至少一讀取字組線、至少一功能位元線、一寫入字組線、一對資料用寫入位元線、及一對遮罩用寫入位元線。如此，該比較及讀取單元130可連接該至少一讀取字組線以接受至少一讀取字組信號、連接該至少一功能位元線以接受一搜尋位元信號、並耦接該資料記憶單元及該遮罩記憶單元以接受該資料位元及該遮罩位元；該資料記憶單元110及該遮罩記憶單元120可連接該寫入字組線以接受一寫入字組信號，藉以控制一資料寫入位元信號是否可經由該對資料用寫入位元線而被寫入該資料位元、及控制一遮罩寫入位元信號是否可經由該對遮罩用寫入位元線而被寫入該遮罩位元。

在如第4圖所示的實施例中，該至少一讀取字組線係為一條讀取字組線RWL，該至少一功能位元線係為一對混用位元線HBLP及HBLN，該寫入字組線標示為WWL，該對資料用寫入位元線標示為WBLDP及WBLDN，且該對遮罩用寫入位元線標示為WBLCP及WBLCN。如此，該比較及讀取單元130連接該讀取字組線RWL以接受讀取字組信號，該比較及讀取單元130連接該對混用位元線HBLP及HBLN以接受搜尋位元信號，該比較及讀取單元130並耦接該資料記憶單元110及該遮罩記憶單元120以接受資料位元N0D及遮罩位元N0C，該資料記憶單元110及該遮罩記憶單元120連接該寫入字組線WWL以接受寫入字組信號。因此，該內容可定址記憶體100可在該寫入字組信號的控制下，將資料寫入位元信號經由該對資料用寫入位元線WBLDP及WBLDN而寫入該資料記憶單元110，並將遮罩寫入位元信號經由該對遮罩用寫入位元線WBLCP及WBLCN而寫入該遮罩記憶單元120。該比較及讀取單元130會對該搜尋位元信號、該資料位元N0D、及該遮罩位元N0C進行比較，以決定三者之間是否匹配而輸出一匹配信號M，倘若結果為匹配，則該匹配信號M為高邏輯準位的輸出，否則輸出低邏輯準位的匹配信號M。此外，該內容可定址記憶體400可在該讀取字組信號的控制下，亦經由該對混用位元線HBLP及HBLN而分別讀取該資料記憶單元110儲存的資料位元與該遮罩記憶單元120儲存的遮罩位元。該對混用位元線HBLP及HBLN可同時作為讀取位元及搜尋位元傳輸之用，因此被稱為雙效或混用(Hybrid)。

第5圖為本發明第五實施例的內容可定址記憶體500之方塊示意圖。該內容可定址記憶體500包含：一資料記憶單元110、一遮罩記憶單元120、及一比較及讀取單元130。在如第5圖所示的實施例中，該至少一讀取字組線係為一條讀取字組線RWL，該至少一功能位元線係包含一條資料用讀取位元線RBLD、一條遮罩用讀取位元線RBLC、及一對搜尋位元線SBLP及SBLN，該寫入字組線標示為WWL，該對資料用寫入位元線標示為WBLDP及WBLDN，且該對遮罩用寫入位元線標示為WBLCP及WBLCN。如此，該比較及讀取單元130連接該讀取字組線RWL以接受讀取字組信號，該比較及讀取單元130連接該搜尋位元線SBLP及SBLN以接受搜尋位元信號，該比較及讀取單元130並耦接該資料記憶單元110及該遮罩記憶單元120以接受資料位元N0D及遮罩位元N0C，該資料記憶單元110及該遮罩記憶單元120連接該寫入字組線WWL以接受寫入字組信號。

因此，該內容可定址記憶體500可在該寫入字組信號的控制下，將該資料寫入位元信號經由該對資料用寫入位元線WBLDP及WBLDN而寫入該資料記憶單元110，並將該遮罩寫入位元信號經由該對遮罩用寫入位元線WBLDP及WBLDN而寫入該遮罩記憶單元120。該比較及讀取單元130會對該搜尋位元信號、該資料位元N0D、及該遮罩位元N0C進行比較，以決定三者之間是否匹配而輸出一匹配信號M，倘若結果為匹配，則該匹配信號M為高邏輯準位的輸出，否則輸出低邏輯準位的匹配信號M。此外，該內容可定址記憶體500可在該讀取字組信號的控制下，經由該資料用讀取位元線RBLD與該遮罩用讀取位元線RBLC而分別讀取該資料記憶單元110儲存的資料位元與該遮罩記憶單元120儲存的遮罩位元。

第6圖為本發明第六實施例的內容可定址記憶體600之方塊示意圖。該內容可定址記憶體600包含：一資料記憶單元110、一遮罩記憶單元120、及一比較及讀取單元130。在如第6圖所示的實施例中，該至少一讀取字組線係包含一條資料用讀取字組線RWLD及一條遮罩用讀取字組線RWLC，該至少一功能位元線係包含一條讀取位元線RBL及一對搜尋位元線SBLP及SBLN，該寫入字組線標示為WWL，該對資料用寫入位元線標示為WBLDP及WBLDN，且該對遮罩用寫入位元線標示為WBLCP及WBLCN。如此，該比較及讀取單元130連接該資料用讀取字組線RWLD及該遮罩用讀取字組線RWLC以分別接受資料讀取字組信號及遮罩讀取字組信號，該比較及讀取單元130連接該搜尋位元線SBLP及SBLN以接受搜尋位元信號，該比較及讀取單元130並耦接該資料記憶單元110及該遮罩記憶單元120以接受資料位元N0D及遮罩位元N0C，該資料記憶單元110及該遮罩記憶單元120連接該寫入字組線WWL以接受寫入字組信號。

因此，該內容可定址記憶體600可在該寫入字組信號的控制下，將該資料寫入位元信號經由該對資料用寫入位元線WBLDP及WBLDN而寫入該資料記憶單元110，並將該遮罩寫入位元信號經由該對遮罩用寫入位元線WBLCP及WBLCN而寫入該遮罩記憶單元120。該比較及讀取單元130會對該搜尋位元信號、該資料位元N0D、及該遮罩位元N0C進行比較，以決定三者之間是否匹配而輸出一匹配信號M，倘若結果為匹配，則該匹配信號M為高邏輯準位的輸出，否則輸出低邏輯準位的匹配信號M。此外，該內容可定址記憶體600可在該讀取字組信號的控制下，經由該讀取位元線RBL而讀取該資料記憶單元110儲存的資料位元與該遮罩記憶單元120儲存的遮罩位元。

在本發明的各實施例中，該資料記憶單元110及該遮罩記憶單元120可分別以一靜態隨機存取記憶體(Static random access memory，簡稱SRAM)記憶元件來實現，例如，六個電晶體所組成的6T-SRAM記憶胞(memory cell)，如第7圖所示。其中，SRAM記憶胞屬於習知技術，在此不再贅述。為了在電路上實現本發明的三元內容可定址記憶體，第7圖係以第三實施例的內容可定址記憶體300或第六實施例的內容可定址記憶體600為例，以金氧半電晶體(MOS transistor)設計的記憶體電路示意圖，並詳細說明如下。

如第7圖所示，該比較及讀取單元130包含一第一電晶體堆疊及一第二電晶體堆疊；其中，該第一電晶體堆疊為二個P型電晶體MP0及MP2與二個N型電晶體MN4及MN0依序串接所形成的堆疊，而該第二電晶體堆疊為二個P型電晶體MP1及MP3與二個N型電晶體MN5及MN3依序串接所形成的堆疊。在該第一電晶體堆疊中，該電晶體MP0的源極連接直流電壓源VDD、其閘極連接該資料記憶單元110以接受資料位元N0D、且其汲極連接該電晶體MP2的源極；該電晶體MP2的閘極連接該搜尋位元線SBLP以接受搜尋位元信號、且其汲極連接該電晶體MN4的汲極；該電晶體MN4的閘極亦連接該搜尋位元線SBLP以接受搜尋位元信號、且其源極連接該電晶體MN0的汲極；該電晶體MN0的閘極連接該遮罩記憶單元120以接受遮罩位元N0C、且其源極連接一接地端。在該第二電晶體堆疊中，該電晶體MP1的源極連接直流電壓源VDD、其閘極連接該遮罩記憶單元120以接受遮罩位元N0C、且其汲極連接該電晶體MP3的源極；該電晶體MP3的閘極連接該搜尋位元線SBLN以接受搜尋位元信號、且其汲極連接該電晶體MN5的汲極；該電晶體MN5的閘極亦連接該搜尋位元線 SBLN以接受搜尋位元信號、且其源極連接該電晶體MN3的汲極；該電晶體MN3的閘極連接該資料記憶單元110以接受資料位元N0D、且其源極連接一接地端。此外，該等電晶體MP2及MN4的汲極連接點與該等電晶體MP3及MN5的汲極連接點又連接起來，用以輸出匹配信號M。

藉由上述說明，電晶體MP0、MP1、MP2、MP3、MN0、MN3、MN4及MN5的組合形成一比較電路132，而對搜尋位元信號、資料位元N0D、及遮罩位元N0C進行比較，以決定三者之間是否匹配。上述比較電路的功能為：對該資料記憶單元110及該遮罩記憶單元120的「儲存內容」(也就是資料位元N0D及遮罩位元N0C)與來自搜尋位元線SBLP及SBLN的「輸入內容」(也就是搜尋位元信號)進行比對。上述的「儲存內容」包含1、0、不理會(don't care)三種資訊，由資料位元N0D及遮罩位元N0C所組成；而上述比較電路則以互斥或(Exclusive-OR，簡稱XOR)邏輯閘來比較「輸入內容」和「儲存內容」，倘若兩者相同或是「儲存內容」為「不理會」，則上述比較電路輸出高邏輯準位的匹配信號M或匹配信號M為邏輯「1」，否則輸出低邏輯準位的匹配信號M或匹配信號M為邏輯「0」。以下為本實施例之真值表。

此外，如第7圖所示，該比較及讀取單元130進一步包含N型電晶體MN1及MN2；其中，該電晶體MN1及MN2與該第一電晶體堆疊中的電晶體MN0及該第二電晶體堆疊中的電晶體MN3組成一讀取電路134。該電晶體MN1的汲極連接該讀取位元線RBL、其閘極連接該遮罩用讀取字組線RWLC以接受遮罩讀取字組信號、且其源極連接該電晶體MN0的汲極；且該電晶體MN2的汲極亦連接該讀取位元線RBL、其閘極連接該資料用讀取字組線RWLD以接受資料讀取字組信號、且其源極連接該電晶體MN3的汲極。

藉此，當該資料讀取字組信號為邏輯「1」時，該內容可定址記憶體300或600可經由該讀取位元線RBL而讀取資料位元N0D；且當該遮罩讀取字組信號為邏輯「1」時，該內容可定址記憶體300或600可經由該讀取位元線RBL而讀取遮罩位元N0C。請注意，在本實施例的該比較及讀取單元130中，其比較電路(包含電晶體MP0、MP1、MP2、MP3、MN0、MN3、MN4及MN5)與讀取電路(包含電晶體MN0、MN1、MN2及MN3)共用二個電晶體MN0及MN3；也就是說，本實施例將內容可定址記憶體的比較電路與讀取電路合併成該比較及讀取單元130，每單元的內容可定址記憶體所需的電晶體數量可由原本的12個降為本實施例的10個，使製造成本大幅降低。此外，本實施例將內容可定址記憶體的資料讀取與寫入的路徑分開，因而可避免如先前技術所述、當字組線的邏輯狀態為「1」卻不做讀取或寫入動作的「字組線方向的干擾」之問題。

唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。