CN104658599B - 内容可寻址存储器 - Google Patents
内容可寻址存储器 Download PDFInfo
- Publication number
- CN104658599B CN104658599B CN201310589789.4A CN201310589789A CN104658599B CN 104658599 B CN104658599 B CN 104658599B CN 201310589789 A CN201310589789 A CN 201310589789A CN 104658599 B CN104658599 B CN 104658599B
- Authority
- CN
- China
- Prior art keywords
- bit
- data
- reading
- bit line
- receive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明揭示一种内容可寻址存储器,其包括:一数据存储单元;一屏蔽存储单元;以及一比较及读取单元,连接至少一读取字线以接收至少一读取字信号,连接至少一功能位线以接收一搜寻位信号,并耦接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;其中,该数据存储单元连接一数据用写入字线以接收一数据写入字信号,该屏蔽存储单元连接一屏蔽用写入字线以接收一屏蔽写入字信号,藉以控制一写入位信号是否可经由一对写入位线被写入该数据位及该屏蔽位;其中,该比较及读取单元比较该数据位、该屏蔽位、及该搜寻位信号,藉以决定上述三者之间是否匹配;及其中,该比较及读取单元依据该至少一读取字信号决定该数据位及该屏蔽位是否可被读取。
Description
技术领域
本发明系关于一种内容可寻址存储器(content addressable memory,简称CAM),特别是一种三重内容可寻址存储器(Ternary content addressable memory,简称TCAM)。
背景技术
内容可寻址存储器包含多数呈阵列排列的内容可寻址存储单元(CAM cell),并以列为单位将其储存内容与一搜寻数据比较是否匹配(match),以产生多数分别与列对应的匹配位。根据每一内容可寻址存储单元可储存的状态数目,内容可寻址存储器可以是二重(binary)、三重、或其它方式的内容可寻址存储器。
当内容可寻址存储器是二重内容可寻址存储器时,每一内容可寻址存储单元包括一数据存储单元及一比较电路,其中,数据存储单元储存一数据位及一互补数据位,以表示「0」及「1」这二种逻辑状态中的一个。当内容可寻址存储器是三重内容可寻址存储器时,每一内容可寻址存储单元包括一数据存储单元、一屏蔽存储单元(mask memory cell)及一比较电路,其中,数据存储单元储存一数据位及一互补数据位,屏蔽存储单元储存一屏蔽位及一互补屏蔽位,二者相互配合以表示「0」、「1」及「不理会(don’t care)」这三种逻辑状态的其中一个。
一般而言,当字线(word-line)处于逻辑「1」时,内容可寻址存储器可经由位线(bit-line)而对存储单元进行读出或写入。然而,当多个存储单元排列成阵列或矩阵的型式时,常会发生字线方向的干扰,也就是字线的逻辑状态虽为「1」,但却不做读取或写入动作,这常易导致数据遭受误损的问题发生。因此,有必要发展新的内容可寻址存储器技术以改善之。
发明内容
因此本发明的目的之一即在解决上述问题。
根据本发明的一实施例,其提供一种内容可寻址存储器,其包括:一数据存储单元,用以储存一数据位;一屏蔽存储单元,用以储存一屏蔽位;以及一比较及读取单元,连接至少一读取字线以接收至少一读取字信号,连接至少一功能位线以接收一搜寻位信号,并耦接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;其中,该数据存储单元连接一数据用写入字线以接收一数据写入字信号,该屏蔽存储单元连接一屏蔽用写入字线以接收一屏蔽写入字信号,藉以控制一写入位信号是否可经由一对写入位线被写入该数据位及该屏蔽位;其中,该比较及读取单元比较该数据位、该屏蔽位、及该搜寻位信号,藉以决定上述三者之间是否匹配;及其中,该比较及读取单元依据该至少一读取字信号决定该数据位及该屏蔽位是否可被读取。
根据本发明的另一实施例,其提供一种内容可寻址存储器,其包括:一数据存储单元,用以储存一数据位;一屏蔽存储单元,用以储存一屏蔽位;以及一比较及读取单元,连接至少一读取字线以接收至少一读取字信号,连接至少一功能位线以接收一搜寻位信号,并耦接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;其中,该数据存储单元与该屏蔽存储单元连接一写入字线以接收一写入字信号,藉以控制一数据写入位信号与一屏蔽写入位信号是否可经由一对数据用写入位线与一对屏蔽用写入位线而分别被写入该数据位及该屏蔽位;其中,该比较及读取单元比较该数据位、该屏蔽位、及该搜寻位信号,藉以决定上述三者之间是否匹配;及其中,该比较及读取单元依据该至少一读取字信号决定该数据位及该屏蔽位是否可被读取。
在一实施例中,该至少一功能位线可包含一对混用位线,且倘若该比较及读取单元允许该数据位及该屏蔽位被读取,则该数据位及该屏蔽位经由该对混用位线被读取。
附图说明
附图1为本发明第一实施例的内容可寻址存储器之方块示意图。
附图2为本发明第二实施例的内容可寻址存储器之方块示意图。
附图3为本发明第三实施例的内容可寻址存储器之方块示意图。
附图4为本发明第四实施例的内容可寻址存储器之方块示意图。
附图5为本发明第五实施例的内容可寻址存储器之方块示意图。
附图6为本发明第六实施例的内容可寻址存储器之方块示意图。
附图7为以金氧半晶体管设计的内存电路示意图,以第三实施例或第六实施例的内容可寻址存储器为例。
具体实施方式
为使贵审查委员能对本发明之特征、目的及功能有更进一步的认知与了解,兹配合图式详细说明本发明的实施例如后。在所有的说明书及图示中,将采用相同的组件编号以指定相同或类似的组件。
附图1为本发明第一实施例的内容可寻址存储器100之方块示意图。该内容可寻址存储器100包含:一数据存储单元110、一屏蔽存储单元120、及一比较及读取单元130,其可实现三重的内容可寻址存储器(Ternary content addressable memory,简称TCAM);其中,该数据存储单元110用以储存一数据位(data bit);该屏蔽存储单元120用以储存一屏蔽位(mask bit);该比较及读取单元130用以比较一搜寻位信号、该数据位、及该屏蔽位,以决定三者之间是否匹配而输出一匹配信号M;且该内容可寻址存储器100可藉由该比较及读取单元130而读取该数据位N0D及该屏蔽位N0C。
此外,为了使本实施例的内容可寻址存储器得以依据该搜寻位信号、该数据位、及该屏蔽位而寻址并进行内容的读取或写入,该内容可寻址存储器可进一步包含:至少一读取字线(Read word-line)、至少一功能位线(Functional bit-line)、一数据用写入字线(Data-use write word-line)、一屏蔽用写入字线(Mask-use write word-line)、及一对写入位线(Write bit-line)。如此,该比较及读取单元130可连接该至少一读取字线以接收至少一读取字 信号、连接该至少一功能位线以接收一搜寻位信号、并耦接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;该数据存储单元110可连接该数据用写入字线以接收一数据写入字信号,该屏蔽存储单元120可连接该屏蔽用写入字线以接收一屏蔽写入字信号,藉以控制一写入位信号是否可经由该对写入位线而被写入该数据位及该屏蔽位。
在如附图1所示的实施例中,该至少一读取字线是一条读取字线RWL,该至少一功能位线是一对混用位线HBLP及HBLN,该数据用写入字线标示为WWLD,该屏蔽用写入字线标示为WWLC,且该对写入位线标示为WBLP及WBLN。如此,该比较及读取单元130连接该读取字线RWL以接收读取字信号,该比较及读取单元130连接该对混用位线HBLP及HBLN以接收搜寻位信号,该比较及读取单元130并耦接该数据存储单元110及该屏蔽存储单元120以接收数据位N0D及屏蔽位N0C,该数据存储单元110连接该数据用写入字线WWLD以接收数据写入字信号,且该屏蔽存储单元120连接该屏蔽用写入字线WWLC以接收屏蔽写入字信号。因此,该内容可寻址存储器100可在该数据写入字信号的控制下,将该写入位信号经由该对写入位线WBLP及WBLN而写入该数据存储单元110及该屏蔽存储单元120。该比较及读取单元130会对该搜寻位信号、该数据位N0D、及该屏蔽位N0C进行比较,以决定三者之间是否匹配而输出该匹配信号M,倘若结果为匹配,则该匹配信号M为高逻辑准位的输出,否则输出低逻辑准位的匹配信号M。此外,该内容可寻址存储器100可在该读取字信号的控制下,亦经由该对混用位线HBLP及HBLN而分别读取该数据存储单元110储存的数据位N0D与该屏蔽存储单元120储存的屏蔽位N0C。该对混用位线HBLP及HBLN可同时作为读取位及搜寻位传输之用,因此被称为双效或混用(Hybrid)。
附图2为本发明第二实施例的内容可寻址存储器200之方块示意图。该内容可寻址存储器200包含:一数据存储单元110、一屏蔽存储单元120、及一比较及读取单元130。在如附图2所示的实施例中,该至少一读取字线是一条读取字线RWL,该至少一功能位线系包含一条数据用读取位线RBLD、一条屏蔽用读取位线RBLC、及一对搜寻位线SBLP及SBLN,该 数据用写入字线标示为WWLD,该屏蔽用写入字线标示为WWLC,且该对写入位线标示为WBLP及WBLN。如此,该比较及读取单元130连接该读取字线RWL以接收读取字信号,该比较及读取单元130连接该搜寻位线SBLP及SBLN以接收搜寻位信号,该比较及读取单元130并耦接该数据存储单元110及该屏蔽存储单元120以接收数据位N0D及屏蔽位N0C,该数据存储单元110连接该数据用写入字线WWLD以接收数据写入字信号,且该屏蔽存储单元120连接该屏蔽用写入字线WWLC以接收屏蔽写入字信号。
因此,该内容可寻址存储器200可在该数据写入字信号的控制下,将该写入位信号经由该对写入位线WBLP及WBLN而写入该数据存储单元110及该屏蔽存储单元120。该比较及读取单元130会对该搜寻位信号、该数据位N0D、及该屏蔽位N0C进行比较,以决定三者之间是否匹配而输出一匹配信号M,倘若结果为匹配,则该匹配信号M为高逻辑准位的输出,否则输出低逻辑准位的匹配信号M。此外,该内容可寻址存储器100可在该读取字信号的控制下,经由该数据用读取位线RBLD与该屏蔽用读取位线RBLC而分别读取该数据存储单元110储存的数据位与该屏蔽存储单元120储存的屏蔽位。
附图3为本发明第三实施例的内容可寻址存储器300之方块示意图。该内容可寻址存储器300包含:一数据存储单元110、一屏蔽存储单元120、及一比较及读取单元130。在如附图2所示的实施例中,该至少一读取字线系包含一条数据用读取字线RWLD及一条屏蔽用读取字线RWLC,该至少一功能位线系包含一条读取位线RBL及一对搜寻位线SBLP及SBLN,该数据用写入字线标示为WWLD,该屏蔽用写入字线标示为WWLC,且该对写入位线标示为WBLP及WBLN。如此,该比较及读取单元130连接该数据用读取字线RWLD及该屏蔽用读取字线RWLC,以分别接收数据读取字信号及屏蔽读取字信号,该比较及读取单元130连接该搜寻位线SBLP及SBLN以接收搜寻位信号,该比较及读取单元130并耦接该数据存储单元110及该屏蔽存储单元120以接收数据位N0D及屏蔽位N0C,该数据存储单元110连接该数据用写入字线WWLD以接收数 据写入字信号,且该屏蔽存储单元120连接该屏蔽用写入字线WWLC以接收屏蔽写入字信号。
因此,该内容可寻址存储器300可在该数据写入字信号的控制下,将该写入位信号经由该对写入位线WBLP及WBLN而写入该数据存储单元110及该屏蔽存储单元120。该比较及读取单元130会对该搜寻位信号、该数据位N0D、及该屏蔽位N0C进行比较,以决定三者之间是否匹配而输出该匹配信号M,倘若结果为匹配,则该匹配信号M为高逻辑准位的输出,否则输出低逻辑准位的匹配信号M。此外,该内容可寻址存储器100可在该读取字信号的控制下,经由该读取位线RBL而读取该数据存储单元110储存的数据位N0D与该屏蔽存储单元120储存的屏蔽位N0C。
在上述的第一、第二及第三实施例中,该数据存储单元110及该屏蔽存储单元120共享一对写入位线WBLP及WBLN。然而,本发明亦适用于该数据存储单元110及该屏蔽存储单元120共享一条写入字线WWL的实施例,其详述如下。
附图4为本发明第四实施例的内容可寻址存储器400之方块示意图。该内容可寻址存储器400包含:一数据存储单元110、一屏蔽存储单元120、及一比较及读取单元130,其可实现三重的内容可寻址存储器(TCAM),其详细说明请参阅第一实施例,在此不再赘述。
为了使本实施例的内容可寻址存储器得以依据该搜寻位信号、该数据位N0D、及该屏蔽位N0C而寻址并进行内容的读取或写入,该内容可寻址存储器可进一步包含:至少一读取字线、至少一功能位线、一写入字线、一对数据用写入位线、及一对屏蔽用写入位线。如此,该比较及读取单元130可连接该至少一读取字线以接收至少一读取字信号、连接该至少一功能位线以接收一搜寻位信号、并耦接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;该数据存储单元110及该屏蔽存储单元120可连接该写入字线以接收一写入字信号,藉以控制一数据写入位信号是否可经由该对数据用写入位线而被写入该数据位、及控制一屏蔽写入位信号是否可经由该对屏蔽用写入位线而被写入该屏蔽位。
在如附图4所示的实施例中,该至少一读取字线是一条读取字线RWL,该至少一功能位线是一对混用位线HBLP及HBLN,该写入字线标示为WWL,该对数据用写入位线标示为WBLDP及WBLDN,且该对屏蔽用写入位线标示为WBLCP及WBLCN。如此,该比较及读取单元130连接该读取字线RWL以接收读取字信号,该比较及读取单元130连接该对混用位线HBLP及HBLN以接收搜寻位信号,该比较及读取单元130并耦接该数据存储单元110及该屏蔽存储单元120以接收数据位N0D及屏蔽位N0C,该数据存储单元110及该屏蔽存储单元120连接该写入字线WWL以接收写入字信号。因此,该内容可寻址存储器100可在该写入字信号的控制下,将数据写入位信号经由该对数据用写入位线WBLDP及WBLDN而写入该数据存储单元110,并将屏蔽写入位信号经由该对屏蔽用写入位线WBLCP及WBLCN而写入该屏蔽存储单元120。该比较及读取单元130会对该搜寻位信号、该数据位N0D、及该屏蔽位N0C进行比较,以决定三者之间是否匹配而输出一匹配信号M,倘若结果为匹配,则该匹配信号M为高逻辑准位的输出,否则输出低逻辑准位的匹配信号M。此外,该内容可寻址存储器400可在该读取字信号的控制下,亦经由该对混用位线HBLP及HBLN而分别读取该数据存储单元110储存的数据位与该屏蔽存储单元120储存的屏蔽位。该对混用位线HBLP及HBLN可同时作为读取位及搜寻位传输之用,因此被称为双效或混用(Hybrid)。
附图5为本发明第五实施例的内容可寻址存储器500之方块示意图。该内容可寻址存储器500包含:一数据存储单元110、一屏蔽存储单元120、及一比较及读取单元130。在如附图5所示的实施例中,该至少一读取字线是一条读取字线RWL,该至少一功能位线系包含一条数据用读取位线RBLD、一条屏蔽用读取位线RBLC、及一对搜寻位线SBLP及SBLN,该写入字线标示为WWL,该对数据用写入位线标示为WBLDP及WBLDN,且该对屏蔽用写入位线标示为WBLCP及WBLCN。如此,该比较及读取单元130连接该读取字线RWL以接收读取字信号,该比较及读取单元130连接该搜寻位线SBLP及SBLN以接收搜寻位信号,该比较及读取单元130并耦接该数据存储单元110及该屏蔽存储单元120以接收数据位N0D及 屏蔽位N0C,该数据存储单元110及该屏蔽存储单元120连接该写入字线WWL以接收写入字信号。
因此,该内容可寻址存储器500可在该写入字信号的控制下,将该数据写入位信号经由该对数据用写入位线WBLDP及WBLDN而写入该数据存储单元110,并将该屏蔽写入位信号经由该对屏蔽用写入位线WBLDP及WBLDN而写入该屏蔽存储单元120。该比较及读取单元130会对该搜寻位信号、该数据位N0D、及该屏蔽位N0C进行比较,以决定三者之间是否匹配而输出一匹配信号M,倘若结果为匹配,则该匹配信号M为高逻辑准位的输出,否则输出低逻辑准位的匹配信号M。此外,该内容可寻址存储器500可在该读取字信号的控制下,经由该数据用读取位线RBLD与该屏蔽用读取位线RBLC而分别读取该数据存储单元110储存的数据位与该屏蔽存储单元120储存的屏蔽位。
附图6为本发明第六实施例的内容可寻址存储器600之方块示意图。该内容可寻址存储器600包含:一数据存储单元110、一屏蔽存储单元120、及一比较及读取单元130。在如附图6所示的实施例中,该至少一读取字线系包含一条数据用读取字线RWLD及一条屏蔽用读取字线RWLC,该至少一功能位线系包含一条读取位线RBL及一对搜寻位线SBLP及SBLN,该写入字线标示为WWL,该对数据用写入位线标示为WBLDP及WBLDN,且该对屏蔽用写入位线标示为WBLCP及WBLCN。如此,该比较及读取单元130连接该数据用读取字线RWLD及该屏蔽用读取字线RWLC以分别接收数据读取字信号及屏蔽读取字信号,该比较及读取单元130连接该搜寻位线SBLP及SBLN以接收搜寻位信号,该比较及读取单元130并耦接该数据存储单元110及该屏蔽存储单元120以接收数据位N0D及屏蔽位N0C,该数据存储单元110及该屏蔽存储单元120连接该写入字线WWL以接收写入字信号。
因此,该内容可寻址存储器600可在该写入字信号的控制下,将该数据写入位信号经由该对数据用写入位线WBLDP及WBLDN而写入该数据存储单元110,并将该屏蔽写入位信号经由该对屏蔽用写入位线WBLCP及WBLCN而写入该屏蔽存储单元120。该比较及读取单元130会对该搜 寻位信号、该数据位N0D、及该屏蔽位N0C进行比较,以决定三者之间是否匹配而输出一匹配信号M,倘若结果为匹配,则该匹配信号M为高逻辑准位的输出,否则输出低逻辑准位的匹配信号M。此外,该内容可寻址存储器600可在该读取字信号的控制下,经由该读取位线RBL而读取该数据存储单元110储存的数据位与该屏蔽存储单元120储存的屏蔽位。
在本发明的各实施例中,该数据存储单元110及该屏蔽存储单元120可分别以一静态随机存取存储器(Static random access memory,简称SRAM)存储元件来实现,例如,六个晶体管所组成的6T-SRAM存储单元(memory cell),如附图7所示。其中,SRAM存储单元属于习知技术,在此不再赘述。为了在电路上实现本发明的三重内容可寻址存储器,附图7系以第三实施例的内容可寻址存储器300或第六实施例的内容可寻址存储器600为例,以金氧半晶体管(MOS transistor)设计的内存电路示意图,并详细说明如下。
如附图7所示,该比较及读取单元130包含一第一晶体管堆栈及一第二晶体管堆栈;其中,该第一晶体管堆栈为二个P型晶体管MP0及MP2与二个N型晶体管MN4及MN0依序串接所形成的堆栈,而该第二晶体管堆栈为二个P型晶体管MP1及MP3与二个N型晶体管MN5及MN3依序串接所形成的堆栈。在该第一晶体管堆栈中,该晶体管MP0的源极连接直流电压源VDD、其栅极连接该数据存储单元110以接收数据位N0D、且其漏极连接该晶体管MP2的源极;该晶体管MP2的栅极连接该搜寻位线SBLP以接收搜寻位信号、且其漏极连接该晶体管MN4的漏极;该晶体管MN4的栅极亦连接该搜寻位线SBLP以接收搜寻位信号、且其源极连接该晶体管MN0的漏极;该晶体管MN0的栅极连接该屏蔽存储单元120以接收屏蔽位N0C、且其源极连接一接地端。在该第二晶体管堆栈中,该晶体管MP1的源极连接直流电压源VDD、其栅极连接该屏蔽存储单元120以接收屏蔽位N0C、且其漏极连接该晶体管MP3的源极;该晶体管MP3的栅极连接该搜寻位线SBLN以接收搜寻位信号、且其漏极连接该晶体管MN5的漏极;该晶体管MN5的栅极亦连接该搜寻位线SBLN以接收搜寻位信号、且其源极连接该晶体管MN3的漏极;该晶体管MN3 的栅极连接该数据存储单元110以接收数据位N0D、且其源极连接一接地端。此外,该等晶体管MP2及MN4的漏极连接点与该等晶体管MP3及MN5的漏极连接点又连接起来,用以输出匹配信号M。
藉由上述说明,晶体管MP0、MP1、MP2、MP3、MN0、MN3、MN4及MN5的组合形成一比较电路132,而对搜寻位信号、数据位N0D、及屏蔽位N0C进行比较,以决定三者之间是否匹配。上述比较电路的功能为:对该数据存储单元110及该屏蔽存储单元120的「储存内容」(也就是数据位N0D及屏蔽位N0C)与来自搜寻位线SBLP及SBLN的「输入内容」(也就是搜寻位信号)进行比对。上述的「储存内容」包含1、0、不理会(don′t care)三种信息,由数据位N0D及屏蔽位N0C所组成;而上述比较电路则以异或(Exclusive-OR,简称XOR)逻辑闸来比较「输入内容」和「储存内容」,倘若两者相同或是「储存内容」为「不理会」,则上述比较电路输出高逻辑准位的匹配信号M或匹配信号M为逻辑「1」,否则输出低逻辑准位的匹配信号M或匹配信号M为逻辑「0」。以下为本实施例之真值表。
此外,如附图7所示,该比较及读取单元130进一步包含N型晶体管MN1及MN2;其中,该晶体管MN1及MN2与该第一晶体管堆栈中的晶体管MN0及该第二晶体管堆栈中的晶体管MN3组成一读取电路134。该晶体管MN1的漏极连接该读取位线RBL、其栅极连接该屏蔽用读取字线RWLC以接收屏蔽读取字信号、且其源极连接该晶体管MN0的漏极;且该晶体管MN2的漏极亦连接该读取位线RBL、其栅极连接该数据用读取字线RWLD以接收数据读取字信号、且其源极连接该晶体管MN3的漏极。
藉此,当该数据读取字信号为逻辑「1」时,该内容可寻址存储器300或600可经由该读取位线RBL而读取数据位N0D;且当该屏蔽读取字信号为逻辑「1」时,该内容可寻址存储器300或600可经由该读取位线RBL而读取屏蔽位N0C。请注意,在本实施例的该比较及读取单元130中,其比较电路(包含晶体管MP0、MP1、MP2、MP3、MN0、MN3、MN4及MN5)与读取电路(包含晶体管MN0、MN1、MN2及MN3)共享二个晶体管MN0及MN3;也就是说,本实施例将内容可寻址存储器的比较电路与读取电路合并成该比较及读取单元130,每单元的内容可寻址存储器所需的晶体管数量可由原本的12个降为本实施例的10个,使制造成本大幅降低。此外,本实施例将内容可寻址存储器的数据读取与写入的路径分开,因而可避免如先前技术所述、当字线的逻辑状态为「1」却不做读取或写入动作的「字线方向的干扰」之问题。
唯以上所述者,仅为本发明之较佳实施例,当不能以之限制本发明的范围。即大凡依本发明申请专利范围所做之均等变化及修饰,仍将不失本发明之要义所在,亦不脱离本发明之精神和范围,故都应视为本发明的进一步实施状况。
符号说明
100/200/300/400/500/600 内容可寻址存储器
110 数据存储单元
120 屏蔽存储单元
130 比较及读取单元
132 比较电路
134 读取电路
M 匹配信号
N0D/N1D 数据位
N0C/N1C 屏蔽位
VDD 直流电压源
HBLP/HBLN 混用位线
RBL 读取位线
RBLD 数据用读取位线
RBLC 屏蔽用读取位线
SBLP/SBLN 搜寻位线
RWL 读取字线
RWLD 数据用读取字线
RWLC 屏蔽用读取字线
WBLP/WBLN 写入位线
WBLDP/WBLDN 数据用写入位线
WBLCP/WBLCN 屏蔽用写入位线
WWL 写入字线
WWLD 资料用写入字线
WWLC 屏蔽用写入字线
MP0/MP1/MP2/MP3/MN0/MN1/MN2/MN3/MN4/MN5 晶体管 。
Claims (10)
1.一种内容可寻址存储器,其包括:
一数据存储单元,用以储存一数据位;
一屏蔽存储单元,用以储存一屏蔽位;以及
一比较及读取单元,连接至少一读取字线以接收至少一读取字信号,连接至少一功能位线以接收一搜寻位信号,并耦接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;
其中,该数据存储单元连接一数据用写入字线以接收一数据写入字信号,该屏蔽存储单元连接一屏蔽用写入字线以接收一屏蔽写入字信号,藉以控制一写入位信号是否可经由一对写入位线被写入该数据位及该屏蔽位;
其中,该比较及读取单元比较该数据位、该屏蔽位、及该搜寻位信号,藉以决定上述三者之间是否匹配;及
其中,该比较及读取单元依据该至少一读取字信号决定该数据位及该屏蔽位是否可被读取,
其中,该至少一功能位线包含一对搜寻位线,且该比较及读取单元包含:
一第一晶体管堆栈,连接该对搜寻位线的其中一条以接收该搜寻位信号,并连接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;以及
一第二晶体管堆栈,连接该对搜寻位线的另外一条以接收该搜寻位信号,并连接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;
其中,该第一晶体管堆栈及第二晶体管堆栈比较该数据位、该屏蔽位、及该搜寻位信号,藉以输出一匹配信号;
其中,该比较及读取单元进一步包含:
一第一晶体管,连接该第一晶体管堆栈、该对搜寻位线、及该至少一读取字线以接收该至少一读取字信号;及
一第二晶体管,连接该第二晶体管堆栈、该对搜寻位线、及该至少一读取字线以接收该至少一读取字信号;
其中,该第一晶体管及第二晶体管依据该至少一读取字信号决定该数据位及该屏蔽位是否可被读取。
2.如权利要求1所述之内容可寻址存储器,其中,该至少一功能位线包含一对混用位线,且倘若该比较及读取单元允许该数据位及该屏蔽位被读取,则该数据位及该屏蔽位经由该对混用位线被读取。
3.如权利要求1所述之内容可寻址存储器,其中,该至少一功能位线还包含一数据用读取位线、一屏蔽用读取位线,且倘若该比较及读取单元允许该数据位及该屏蔽位被读取,则该数据位及该屏蔽位分别经由该数据用读取位线与该屏蔽用读取位线被读取。
4.如权利要求1所述之内容可寻址存储器,其中,该至少一读取字线包含一数据用读取字线及一屏蔽用读取字线,其所提供的该至少一读取字信号包含一数据读取字信号及一屏蔽读取字信号,该至少一功能位线还包含一读取位线,且倘若该比较及读取单元允许该数据位及该屏蔽位被读取,则该数据位及该屏蔽位经由该读取位线被读取。
5.如权利要求1所述之内容可寻址存储器,其中,该数据存储单元包含一第一静态随机存取存储元件,且该屏蔽存储单元包含一第二静态随机存取存储元件。
6.一种内容可寻址存储器,其包括:
一数据存储单元,用以储存一数据位;
一屏蔽存储单元,用以储存一屏蔽位;以及
一比较及读取单元,连接至少一读取字线以接收至少一读取字信号,连接至少一功能位线以接收一搜寻位信号,并耦接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;
其中,该数据存储单元与该屏蔽存储单元连接一写入字线以接收一写入字信号,藉以控制一数据写入位信号与一屏蔽写入位信号是否可经由一对数据用写入位线与一对屏蔽用写入位线而分别被写入该数据位及该屏蔽位;
其中,该比较及读取单元比较该数据位、该屏蔽位、及该搜寻位信号,藉以决定上述三者之间是否匹配;及
其中,该比较及读取单元依据该至少一读取字信号决定该数据位及该屏蔽位是否可被读取,
其中,该至少一功能位线包含一对搜寻位线,且该比较及读取单元包含:
一第一晶体管堆栈,连接该对搜寻位线的其中一条以接收该搜寻位信号,并连接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;以及
一第二晶体管堆栈,连接该对搜寻位线的另外一条以接收该搜寻位信号,并连接该数据存储单元及该屏蔽存储单元以接收该数据位及该屏蔽位;
其中,该第一晶体管堆栈及第二晶体管堆栈比较该数据位、该屏蔽位、及该搜寻位信号,藉以输出一匹配信号,
其中,该比较及读取单元进一步包含:
一第一晶体管,连接该第一晶体管堆栈、该对搜寻位线、及该至少一读取字线以接收该至少一读取字信号;及
一第二晶体管,连接该第二晶体管堆栈、该对搜寻位线、及该至少一读取字线以接收该至少一读取字信号;
其中,该第一晶体管及第二晶体管依据该至少一读取字信号决定该数据位及该屏蔽位是否可被读取。
7.如权利要求6所述之内容可寻址存储器,其中,该至少一功能位线包含一对混用位线,且倘若该比较及读取单元允许该数据位及该屏蔽位被读取,则该数据位及该屏蔽位经由该对混用位线被读取。
8.如权利要求6所述之内容可寻址存储器,其中,该至少一功能位线还包含一数据用读取位线、一屏蔽用读取位线,且倘若该比较及读取单元允许该数据位及该屏蔽位被读取,则该数据位及该屏蔽位分别经由该数据用读取位线与该屏蔽用读取位线被读取。
9.如权利要求6所述之内容可寻址存储器,其中,该至少一读取字线包含一数据用读取字线及一屏蔽用读取字线,其所提供的该至少一读取字信号包含一数据读取字信号及一屏蔽读取字信号,该至少一功能位线还包含一读取位线,且倘若该比较及读取单元允许该数据位及该屏蔽位被读取,该数据位及该屏蔽位分别被读取至该读取位线。
10.如权利要求6所述之内容可寻址存储器,其中,该数据存储单元包含一第一静态随机存取存储元件,且该屏蔽存储单元包含一第二静态随机存取存储元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310589789.4A CN104658599B (zh) | 2013-11-20 | 2013-11-20 | 内容可寻址存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310589789.4A CN104658599B (zh) | 2013-11-20 | 2013-11-20 | 内容可寻址存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104658599A CN104658599A (zh) | 2015-05-27 |
CN104658599B true CN104658599B (zh) | 2018-08-14 |
Family
ID=53249625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310589789.4A Active CN104658599B (zh) | 2013-11-20 | 2013-11-20 | 内容可寻址存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104658599B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256216B1 (en) * | 2000-05-18 | 2001-07-03 | Integrated Device Technology, Inc. | Cam array with minimum cell size |
CN1540669A (zh) * | 2003-04-25 | 2004-10-27 | ���ǵ�����ʽ���� | 按内容寻址的存储器器件 |
CN1677567A (zh) * | 2004-03-12 | 2005-10-05 | 三星电子株式会社 | 用于高速工作的内容可寻址存储器单元 |
CN101149971A (zh) * | 2006-09-19 | 2008-03-26 | 三星电子株式会社 | 使用相变存储器的内容可寻址存储单元和存储器 |
CN101630529A (zh) * | 2008-07-18 | 2010-01-20 | 瑞昱半导体股份有限公司 | 内容可寻址存储器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3808753B2 (ja) * | 2001-10-31 | 2006-08-16 | 川崎マイクロエレクトロニクス株式会社 | 連想メモリ装置 |
US7633784B2 (en) * | 2007-05-17 | 2009-12-15 | Dsm Solutions, Inc. | Junction field effect dynamic random access memory cell and content addressable memory cell |
US20090141530A1 (en) * | 2007-12-03 | 2009-06-04 | International Business Machines Corporation | Structure for implementing enhanced content addressable memory performance capability |
-
2013
- 2013-11-20 CN CN201310589789.4A patent/CN104658599B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256216B1 (en) * | 2000-05-18 | 2001-07-03 | Integrated Device Technology, Inc. | Cam array with minimum cell size |
CN1540669A (zh) * | 2003-04-25 | 2004-10-27 | ���ǵ�����ʽ���� | 按内容寻址的存储器器件 |
CN1677567A (zh) * | 2004-03-12 | 2005-10-05 | 三星电子株式会社 | 用于高速工作的内容可寻址存储器单元 |
CN101149971A (zh) * | 2006-09-19 | 2008-03-26 | 三星电子株式会社 | 使用相变存储器的内容可寻址存储单元和存储器 |
CN101630529A (zh) * | 2008-07-18 | 2010-01-20 | 瑞昱半导体股份有限公司 | 内容可寻址存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN104658599A (zh) | 2015-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100930439B1 (ko) | 내용지정메모리셀 | |
US7924588B2 (en) | Content addressable memory with concurrent two-dimensional search capability in both row and column directions | |
US7259979B2 (en) | Area efficient stacked TCAM cell for fully parallel search | |
CN110619904B (zh) | 电子装置、存储器装置及其存储器单元的写入操作方法 | |
US7848128B2 (en) | Apparatus and method for implementing matrix-based search capability in content addressable memory devices | |
US7170769B1 (en) | High performance and reduced area architecture for a fully parallel search of a TCAM cell | |
US6563727B1 (en) | Method and structure for reducing noise effects in content addressable memories | |
US8743592B2 (en) | Memory circuit properly workable under low working voltage | |
US20090034311A1 (en) | Low power ternary content-addressable memory (tcam) | |
US8018751B1 (en) | Ternary content addressable memory (TCAM) cells with low signal line numbers | |
US11551755B2 (en) | Semiconductor device including a content reference memory | |
CN110176264A (zh) | 一种基于内存内计算的高低位合并电路结构 | |
US9275724B2 (en) | Method of writing to and reading data from a three-dimensional two port register file | |
CN104658599B (zh) | 内容可寻址存储器 | |
CN111883191A (zh) | 10t sram单元、及基于10t sram单元的存内逻辑运算及bcam电路 | |
Meinerzhagen et al. | Design and failure analysis of logic-compatible multilevel gain-cell-based DRAM for fault-tolerant VLSI systems | |
Egawa et al. | A 1-Mbit Full-Wafer Mos RAM | |
TWI541806B (zh) | 內容可定址記憶體 | |
US7724567B2 (en) | Memory device and method of refreshing | |
US20110051484A1 (en) | Low active power content addressable memory | |
US6487107B1 (en) | Retention time of memory cells by reducing leakage current | |
US20190206483A1 (en) | Sram structure supporting transposed reading | |
Noda et al. | A soft-error-immune maintenance-free TCAM architecture with associated embedded DRAM | |
KR101136578B1 (ko) | 터너리 내용 주소화 메모리 | |
US8711598B1 (en) | Memory cell and memory cell array using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |