TWI540830B - 對電光源進行控制的運算放大器及電池管理系統 - Google Patents

對電光源進行控制的運算放大器及電池管理系統 Download PDF

Info

Publication number
TWI540830B
TWI540830B TW101123559A TW101123559A TWI540830B TW I540830 B TWI540830 B TW I540830B TW 101123559 A TW101123559 A TW 101123559A TW 101123559 A TW101123559 A TW 101123559A TW I540830 B TWI540830 B TW I540830B
Authority
TW
Taiwan
Prior art keywords
transistors
current
operational amplifier
circuit
bias current
Prior art date
Application number
TW101123559A
Other languages
English (en)
Other versions
TW201310899A (zh
Inventor
湯小虎
Original Assignee
凹凸科技國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凹凸科技國際股份有限公司 filed Critical 凹凸科技國際股份有限公司
Publication of TW201310899A publication Critical patent/TW201310899A/zh
Application granted granted Critical
Publication of TWI540830B publication Critical patent/TWI540830B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30033—A series coupled resistor and capacitor are coupled in a feedback circuit of a SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Description

對電光源進行控制的運算放大器及電池管理系統
本發明係關於一種電子設備，特別是對光源進行控制的運算放大器及電池管理系統。
現有的運算放大器通常包括輸入級和輸出級，其中，輸入級用於接收差分輸入信號，輸出級用於將差分輸入信號轉換為單端輸出信號，並且輸入級和輸出級透過公共電源供電。例如，在電壓測量系統中，現有的運算放大器可用於檢測電池組中所包含的多個電池單元的電壓；如果非反相輸入端和反相輸入端的共模輸入電位高於第一預設值(例如，5伏特)，則輸入級和輸出級均需要由高於共模輸入電位的高壓電源電壓(例如，18伏特)進行供電。此時，輸入級和輸出級均需要採用高壓電晶體；高壓電晶體是一種工作電壓臨限值大於高壓電源電壓(例如，18伏特)的電晶體，高壓電晶體的工作電壓大於工作電壓臨限值時會降低電晶體的可靠性或者損壞電晶體。
通常，高壓電晶體具有較大的尺寸和較高的寄生參數，因此高壓電晶體在運算放大器中的使用將會增加運算放大器的尺寸，並降低運算放大器的性能；進一步地，由於高壓電晶體的閘-源電壓臨限值VDS小於第二預設值(例如，12伏特)，因此很難關斷高壓電晶體。因此，在現有的運算放大器中，透過採用電位轉換電路將低壓的控制信號轉換為高壓的控制信號，進而作用在高壓電晶體的閘極 以關斷高壓電晶體。然而，電位轉換電路進一步增加了運算放大器的尺寸，同時也增加了運算放大器的成本；此外，在運算放大器關閉之後電位轉換電路仍會繼續運行，因此也增加了功耗。
本發明提供一種運算放大器，包括：一輸入級，包括：一第一電流源，產生一第一偏置電流；以及一差分輸入電路，耦接至該第一電流源，接收該第一偏置電流以及一差分輸入信號，並將該差分輸入信號轉換為一差分電流，其中，該輸入級透過一第一電源供電電壓供電；以及一輸出級，包括：一負載電路，耦接至該差分輸入電路，接收該差分電流並輸出一單端輸出信號，其中，該輸出級透過一第二電源供電電壓供電；其中，該第二電源供電電壓小於該第一電源供電電壓。
本發明還提供一種運算放大器，包括：一差分輸入電路，接收一差分輸入信號，並將該差分輸入信號轉換為一差分電流，其中，該差分輸入電路包括一第一多個電晶體；一第一電流源，耦接至該差分輸入電路，為該差分輸入電路提供一第一偏置電流，其中，該第一電流源包括一第二多個電晶體；以及一負載電路，耦接至該差分輸入電路，接收該差分電流，並輸出一單端輸出信號，其中，該負載電路包括一第三多個電晶體，其中，該第三多個電晶體的工作電壓臨限值小於該第一多個電晶體和該第二多個電晶體的工作電壓臨限值。
本發明還提供一種電池管理系統，包括：一輸入電路，產生指示一電池單元電壓的一差分輸入信號；一運算放大器，耦接至該輸入電路，接收和放大該差分輸入信號，並將該差分輸入信號轉換為一單端輸出信號，其中，該運算放大器包括由一第一電源供電電壓供電的一輸入級以及由一第二電源供電電壓供電的一輸出級，該第二電源供電電壓小於該第一電源供電電壓；以及一輸出電路，耦接至該運算放大器，接收該單端輸出信號並基於該單端輸出信號確定該電池單元電壓。
以下將對本發明的實施例給出詳細的說明。雖然本發明將結合實施例進行闡述，但應理解這並非意指將本發明限定於這些實施例。相反地，本發明意在涵蓋由後附申請專利範圍所界定的本發明精神和範圍內所定義的各種變化、修改和均等物。
以下將對本發明的實施例給出詳細的說明。儘管本發明將結合一些具體實施方式進行闡述和說明，但需要注意的是本發明並不僅僅只局限於這些實施方式。相反，對本發明進行的修改或者等同替換，均應涵蓋在本發明的權利要求範圍當中。
此外，在以下對本發明的詳細描述中，為了提供針對本發明的完全的理解，提供了大量的具體細節。然而，於本技術領域中具有通常知識者將理解，沒有這些具體細節，本發明同樣可以實施。在另外的一些實例中，對於大 家熟知的方法、程序、元件和電路未作詳細描述，以便於凸顯本發明之主旨。
本發明實施例提供了一種運算放大器，其中，運算放大器具有不同的電源供電電壓；在一個實施例中，運算放大器包括輸入級和輸出級；進一步地，輸入級包括第一電流源以及差分輸入電路，具體地，第一電流源產生第一偏置電流，差分輸入電路接收第一偏置電流以及差分輸入信號，並將差分輸入信號轉換為差分電流。其中，輸入級由第一電源供電電壓供電。輸出級包括負載電路，負載電路耦接至差分輸入電路，接收差分電流並輸出單端輸出信號；其中，輸出級由第二電源供電電壓供電，第二電源供電電壓低於第一電源供電電壓。本發明實施例提供的運算放大器透過不同的電源供電電壓供電，進而無需額外的電位轉換電路，因此可減小運算放大器的面積，降低運算放大器的成本以及功耗。
圖1所示為本發明一個實施例運算放大器100的結構示意圖；在圖1所示實施例中，運算放大器100包括輸入級110、輸出級120以及控制級130；其中，輸入級110由第一電源供電電壓VCC供電，接收第一差分輸入信號Vin+以及第二差分輸入信號Vin-，並將第一差分輸入信號Vin+以及第二差分輸入信號Vin-轉換為一差分電流。輸出級120由第二電源供電電壓V_33供電，接收並放大差分電流，並將放大後的差分電流轉換為單端輸出信號Vout。並且，第二電源供電電壓V_33小於第一電源供電電壓VCC。在一個實施例中，控制級130接收致能信號ENA 以及第一偏置電流IBP_1以控制輸入級110和輸出級120。
有利之處在於，輸入級110和輸出級120由不同的電源供電電壓供電，相對於現有技術而言，由於無需採用額外的電位轉換電路，進而減小了運算放大器100的尺寸，降低了運算放大器100的功耗以及成本。
圖2所示為本發明一個實施例運算放大器200的電路示意圖；圖2與圖1所示實施例中標號相同的元件具有相同或者相似的功能；在圖2所示實施例中，運算放大器200包括輸入級210、輸出級220以及控制級240；其中，輸入級210、輸出級220以及控制級240分別對應圖1所示實施例中的輸入級110、輸出級120以及控制級130。
在圖2所示之實施例中，輸入級210接收第一差分輸入信號Vin+以及第二差分輸入信號Vin-，將第一差分輸入信號Vin+以及第二差分輸入信號Vin-分別轉換為第一差分電流I21以及第二差分電流I22，並將第一差分電流I21以及第二差分電流I22提供給輸出級220。輸入級210由第一電源供電電壓VCC(例如，18伏特)供電。在一個實施例中，輸入級210包括第一多個電晶體M211-M214；輸出級220接收來自輸入級210的第一差分電流I22以及第二差分電流I21，並將第一差分電流I21以及第二差分電流I22轉化為單端輸出信號Vout；輸出級220由第二電源供電電壓V_33(例如，3.3伏特)供電，並且第二電源供電電壓V_33小於第一電源供電電壓VCC。在一個實施例中，輸出級220包括第二多個電晶體M221-M230。在一個實施例中，以上多個電晶體可為金屬氧化物半導體場效電 晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)或雙極結型電晶體(Bipolar Junction Transistor，BJT)，但不以此為限。
在一個實施例中，輸入級210中的電晶體M211-M214具體可為高壓電晶體，輸出級220中的電晶體M221-M230具體可為低壓電晶體。其中，高壓電晶體的工作電壓臨限值高於低壓電晶體的工作電壓臨限值。當電晶體的工作電壓高於一臨限值時電晶體的可靠性會降低或電晶體會受到損壞。在一個實施例中，若電晶體具體為MOSFET，則工作電壓臨限值可為作用在MOSFET的汲-源極之間的最大承受電壓，最大承受電壓不具有損害MOSFET的過度危險。在另一個實施例中，若電晶體具體為BJT，則工作電壓臨限值具體可為作用在BJT的集極和射極之間的最大承受電壓，最大承受電壓不具有損害BJT的過度危險。在一個實施例中，高壓MOSFET的汲-源極之間的最大承受電壓為60伏特，低壓MOSFET的汲-源極之間的最大承受電壓為5.5伏特。在一個實施例中，高壓電晶體的面積和寄生參數大於低壓電晶體的面積和寄生參數。
在一個實施例中，輸入級210包括差分輸入電路212以及第一電流源214；差分輸入電路212包括電晶體M211和電晶體M212，第一電流源214包括電晶體M213和電晶體M214。在一個實施例中，電晶體M211的閘極接收第二差分輸入信號Vin-，電晶體M212接收第一差分輸入信號Vin+。電晶體M211、電晶體M212的汲極耦接至輸出級220。電晶體M212、電晶體M211分別將第一差分輸入 信號Vin+和第二差分輸入信號Vin-轉化為第一差分電流I21、第二差分電流I22，並將第一差分電流I21、第二差分電流I22提供給輸出級220。電晶體M211和電晶體M212的共源極耦接至第一電流源214。在一個實施例中，電晶體M213和電晶體M214的源極耦接在一起，且第一電源供電電壓VCC作用在電晶體M213和電晶體M214的共源極。電晶體M213和電晶體M214的閘極耦接在一起並透過上拉電阻R21接收第一電源供電電壓VCC。當運算放大器200處於關閉狀態時，上拉電阻R21用於關斷第一電流源214。上拉電阻R21如何關斷第一電流源214將於下文進行詳細描述。電晶體M213的汲極耦接至控制級240以接收控制級240所提供的第二偏置電流IBP_2，電晶體M213的汲極還耦接至電晶體M213、電晶體M214的共閘極以構成一電流鏡。在第一電流源214中，流經電晶體M213的第二偏置電流IBP_2透過電晶體M214被鏡像，並將鏡像後的第四偏置電流IBP_4提供給差分輸入電路212。在一個實施例中，電晶體M211-M214為P型MOSFET。
在一個實施例中，輸出級220包括負載電路222和第二電流源224。在一個實施例中，負載電路222包括電晶體M221-M226；其中，電晶體M221、M223、M225的源極分別耦接至電晶體M222、M224、M226的汲極，電晶體M223的源極和電晶體M224的汲極之間的節點N21與電晶體M221的源極和電晶體M222的汲極之間的節點N22分別從輸入級210接收第一差分電流I21、第二差分電 流I22，電晶體M222、M224、M226的源極接地，電晶體M221、M223的共閘極耦接至電晶體M225的汲極以執行電流鏡像，電晶體M225的汲極還耦接至電晶體M225、M226的共閘極。電晶體M222、M224的共閘極耦接至電晶體M221的汲極。因此，負載電路222被執行為一折疊式共源共閘電路，且節點N22處的第二差分電流I22上被鏡像並疊加至節點N21處的第一差分電流I21上。負載電路222接收第一差分電流I21、第二差分電流I22並輸出單端輸出信號Vout。在一個實施例中，負載電路222增加了運算放大器200的增益以基於第一差分電流I21、第二差分電流I22放大了第一差分輸入信號Vin+和第二差分輸入信Vin-。在一個實施例中，電晶體M221-M226為N型MOSFET。
在一個實施例中，第二電流源224包括電晶體M227-M230。第二電源供電電壓V_33作用在電晶體M227-M230的共源極上。電晶體M227、M228的共閘極耦接至電晶體M229、M230的共閘極。電晶體M230的汲極耦接至控制級240以接收來自控制級240的第三偏置電流IBP_3，電晶體M230的汲極還耦接至電晶體M227-M230的共閘極以構成一電流鏡。電晶體M227、M228、M229的汲極分別耦接至電晶體M223、M221、M225的汲極，並給負載電路222提供偏置電流。在一個實施例中，電晶體M227-M230為P型MOSFET。
在一個實施例中，輸出級220還包括補償電路226。在一個實施例中，補償電路226具體可為米勒(Miler)補 償電路，補償電路226可包括電阻R22，以及與電阻R22串聯耦接的電容C21。補償電路226耦接至負載電路222以穩定單端輸出信號Vout。
在一個實施例中，差分輸入電路212、第一電流源214、負載電路222以及第二電流源224形成第一級放大器。在一個實施例中，輸出級220還包括第二級放大器228以進一步放大單端輸出信號Vout。在一個實施例中，第二級放大器228為單級放大器，第二級放大器228包括電晶體M231和電晶體M232。在一個實施例中，電晶體M231和電晶體M232為低壓電晶體，其中，電晶體M231的閘極耦接至負載電路222以進一步放大單端輸出信號Vout並輸出放大後的單端輸出信號Vout，電晶體M231的源極接地，電晶體M231的汲極耦接至電晶體M232的汲極。在一個實施例中，電晶體M232的源極接收第二電源供電電壓V_33，電晶體M232的閘極耦接至電晶體M227-M230的閘極，電晶體M232的汲極耦接至電晶體M231的汲極，流經電晶體M230的第三偏置電流IBP_3被電晶體M232鏡像後提供給電晶體M231。因此，電晶體M232可工作為一電流源。在一個實施例中，電晶體M231為N型MOSFET，電晶體M232為P型MOSFET。
在一個實施例中，控制級240接收致能信號ENA以及第一偏置電流IBP_1，並分別為輸入級210和輸出級220提供第二偏置電流IBP_2和第三偏置電流IBP_3。在一個實施例中，控制級240由第二電源供電電壓V_33供電。在一個實施例中，控制級240包括電晶體M241-M245以 及開關MS21-MS27。在一個實施例中，控制級240中的電晶體M241-M245以及開關MS21、MS23-MS27低壓電晶體，開關MS22為高壓電晶體，用於隔離第一電源供電電壓VCC和第二電源供電電壓V_33。
在一個實施例中，控制級240還包括反相器242、電流鏡244以及開關MS21-MS27。在一個實施例中，反相器242包括電晶體M241和電晶體M242。電晶體M241、電晶體M242的共閘極接收致能信號ENA。電晶體M241、電晶體M242的共汲極輸出反相致能信號ENA_N。第二電源供電電壓V_33作用在電晶體M241的源極。電晶體M242的源極接地。在一個實施例中，電晶體M241為P型MOSFET，電晶體M242為N型MOSFET。
在一個實施例中，電流鏡244包括電晶體M243-M245；電晶體M243-M245的源極接地，電晶體M243-M245的閘極耦接在一起，電晶體M243的汲極耦接至電晶體M243-M245的共閘極以形成電流鏡。電晶體M244的汲極耦接至開關MS22的源極。流經電晶體M243的第一偏置電流IBP_1被電晶體M244鏡像，進而透過開關MS22為第一電流源214提供第二偏置電流IBP_2。流經電晶體M243的第一偏置電流IBP_1還被電晶體M245鏡像，進而為第二電流源224提供第三偏置電流IBP_3。電晶體M245的汲極耦接至第二電流源224。在一個實施例中，電晶體M243-M245為N型MOSFET。
在一個實施例中，開關MS21可用於控制電流鏡244；具體地，開關MS21的閘極接收反相致能信號ENA_N，開 關MS21的源極接地。在一個實施例中，電流鏡244由第二電源供電電壓V_33供電，第一電流源214由第一電源供電電壓VCC供電，開關MS22可用於隔離第一電源供電電壓VCC以及第二電源供電電壓V_33，並且還可用於控制傳遞給第一電流源214的第二偏置電流IBP_2。開關MS22的閘極接收致能信號ENA，開關MS22的汲極耦接至電流源214。在一個實施例中，開關MS23和開關MS24的共閘極接收反相致能信號ENA_N進而控制負載電路222，開關MS23和開關MS24的源極均接地。開關MS23的汲極耦接至電晶體M223、M224的節點N22。開關MS24的汲極耦接至電晶體M221、M222的節點N21。開關MS25可用於控制電晶體M231，開關MS25的閘極接收反相致能信號ENA_N，開關MS25的源極接地，開關MS25的汲極耦接至電晶體M231的閘極。開關MS26可用於控制單端輸出信號Vout，開關MS26的閘極接收反相致能信號ENA_N，開關MS26的源極接地，開關MS26的汲極耦接至電晶體M231的汲極。開關MS27可用於控制第二電流源224及電晶體M232，開關MS27的閘極接收致能信號ENA，開關MS27的源極接收第二電源供電電壓V_33，開關MS27的汲極耦接至電晶體M227-M230以及電晶體M232的共閘極。在一個實施例中，開關MS21-MS26具體可為N型MOSFET，開關MS27具體可為P型MOSFET。
在工作過程中，當致能信號ENA被設置為第一電壓值(例如，3.3伏特)並且反相致能信號ENA_N被反相為第二電壓值(例如，0伏特)時，開關MS22導通，開關 MS21、MS23-MS27關斷，因此電流鏡244打開，從電流鏡244輸出的第二偏置電流IBP_2透過開關MS22傳遞給第一電流源214，從電流鏡244輸出的第三偏置電流IBP_3被提供給第二電流源224，因此運算放大器200處於工作狀態。當致能信號ENA被設置為第二電壓值(例如，0伏特)並且反相致能信號ENA_N被反相為第一電壓值(例如，3.3伏特)時，開關MS22關斷，開關MS21、MS23-MS27導通，由此，電流鏡244、負載電路222、第二電流源224、第二級放大器228關閉；開關MS22阻止了從電流鏡244輸出的第二偏置電流IBP_2傳遞給第一電流源214，從電流鏡244輸出的第三偏置電流IBP_3也不能被提供給第二電流源224。第一電流源214被上拉電阻R21關斷，因此運算放大器200處於關閉狀態。
有利之處在於，透過在輸入級210使用高壓電晶體以及在輸出級220使用低壓電晶體，以及，為輸入級210提供第一電源供電電壓VCC及為輸出級220提供第二電源供電電壓V_33，使得輸入級210和輸出級220可透過不同的電源供電電壓供電，相較於現有技術而言，無需採用額外的電位轉換電路來增加致能信號ENA的電位以控制輸入級210以及輸出級220中的電晶體，進而減小了運算放大器200的面積，降低了運算放大器200的成本以及功耗；進一步地，由於輸出級220採用了低壓電晶體，因此降低了運算放大器200的寄生參數，運算放大器200的性能也由此得到改善。
圖3為本發明一個實施例提供的運算放大器300的電 路示意圖。圖3與圖1-2標號相同的元件具有相同或者相似的功能。在圖3所示實施例中，運算放大器300包括：輸入級310、輸出級220以及控制級340。輸入級310、輸出級220以及控制級340分別對應於圖1所示實施例中的輸入級110、輸出級120以及控制級130。
與圖2所示實施例中的運算放大器200相比，圖3所示實施例中的運算放大器300包括輸入級310中的差分輸入電路312。差分輸入電路312具體為共源共閘式差分輸入電路，並包括多個電晶體M311-M315。在一個實施例中，電晶體M311、M312為低壓電晶體，電晶體M313、M314、M315為高壓電晶體。差分輸入電路312包括共源共閘電路313以及偏置電壓電路314；其中，共源共閘電路313包括電晶體M311-M314。電晶體M311、M312的閘極分別接收第二差分輸入信號Vin-、第一差分輸入信號Vin+。電晶體M311、M312的共源極耦接至第一電流源214以接收偏置電流，電晶體M311、M312的汲極分別耦接至電晶體M313、M314的源極。電晶體M313、M314的汲極耦接至輸出級220，具體地，電晶體M313的汲極耦接至輸出級220中的節點N22、電晶體M314的汲極耦接至輸出級220中的節點N21。共源共閘電路313將第一差分輸入信號Vin+、第二差分輸入信號Vin-分別轉換為第一差分電流I31、第二差分電流I32並提供給輸出級220。電晶體M313、M314的共閘極耦接至偏置電壓電路314，偏置電壓電路314包括電阻R31以及電晶體M315，用於為電晶體M313、M314的共閘極提供偏置電壓；具體地，電晶體 M315的源極透過電阻R31耦接至電晶體M311、M312的共閘極，電晶體M315的閘極和汲極均耦接至電晶體M313、M314的共閘極。在一個實施例中，電晶體M311-M315為P型MOSFET。
與圖2所示實施例中的控制級240相比，本發明實施例中的控制級340包括開關MS31以及電晶體M316。在一個實施例中，開關MS31為高壓電晶體，電晶體M316為低壓電晶體。進一步地，電晶體M316的閘極耦接至電晶體M243、M244、M245的共閘極。流經電晶體M243的第一偏置電流IBP_1被電晶體M316鏡像以透過開關MS31為偏置電路314提供第五偏置電流IBP_5。開關MS31的閘極接收致能信號ENA。在一個實施例中，開關MS31及電晶體M316為N型MOSFET。
圖4為本發明一個實施例提供的運算放大器400的電路示意圖。圖4與圖1-3標號相同的元件具有相同或者相似的功能。在圖4所示實施例中，運算放大器400包括輸入級210、輸出級420以及控制級440。輸入級210、輸出級420以及控制級440分別對應於圖1所示實施例中的輸入級110、輸出級120以及控制級130。
與圖2所示實施例中的輸出級220相比，本發明實施例中的輸出級420中的負載電路422包括一對電流鏡，透過電晶體M411-M414實現之。在一個實施例中，電晶體M411-M414為低壓電晶體，電晶體M411-M414的源極接地。電晶體M411的汲極耦接至開關MS24的汲極，開關MS24的汲極耦接至電晶體M411、M412的共閘極，進而 實現第一電流鏡。電晶體M413的汲極耦接至開關MS23的汲極，開關MS23的汲極耦接至電晶體M413、M414的共閘極，進而實現第二電流鏡。電晶體M411、M413的汲極耦接至輸入級210以接收第二差分電流I22和第一差分電流I21。負載電路422接收第一差分電流I21和第二差分電流I22並輸出單端輸出信號Vout。在一個實施例中，負載電路422增加了運算放大器400的增益以基於第一差分電流I21和第二差分電流I22放大第一差分輸入信號Vin+和第二差分輸入信號Vin-。在一個實施例中，電晶體M411-M414為N型MOSFET。
與圖2所示實施例中的輸出級220相比，本發明實施例透過第二電流源424為負載電路422提供偏置電流，第二電流源424包括電晶體M415、M416。在一個實施例中，電晶體M415、M416為低壓電晶體，電晶體M415、M416的源極接收第二電源供電電壓V_33，電晶體M415、M416的汲極分別耦接至電晶體M412、M414的汲極，為負載電路422提供偏置電流。電晶體M415、M416、M230、M232形成電流鏡。在一個實施例中，電晶體M415、M416為P型MOSFET。在一個實施例中，控制級440包括開關MS41來控制第二電流源424。在一個實施例中，開關MS41為低壓電晶體，開關MS41的源極由第二電源供電電壓V_33供電，開關MS41的閘極接收致能信號ENA，開關MS41的汲極耦接至電晶體M415、M416的共閘極。在一個實施例中，開關MS41為P型MOSFET。
圖5為本發明一個實施例提供的運算放大器500的電 路示意圖。圖5與圖1-4標號相同的元件具有相同或者相似的功能。在圖5所示實施例中，運算放大器500包括輸入級210、輸出級520以及控制級540。本發明實施例中的輸入級210、輸出級520以及控制級540分別對應於圖1中的輸入級110、輸出級120以及控制級130。
與圖2所示實施例中的輸出級220相比，本發明實施例中的輸出級520中的負載電路522具體為電流鏡，負載電路522包括電晶體M511和電晶體M512。在一個實施例中，電晶體M511、M512為低壓電晶體，電晶體M511、M512的源極接地，電晶體M511、M512的汲極耦接至輸入級210以接收第二差分電流I22和第一差分電流I21，電晶體M511的汲極還耦接至電晶體M511、M512的共閘極，以執行電流鏡像。負載電路522接收第一差分電流I21和第二差分電流I22並輸出單端輸出信號Vout。在一個實施例中，電晶體M511、M512為N型MOSFET。
在一個實施例中，輸出級520包括箝位電路524，箝位電路524包括電晶體M513、M514、M515。在一個實施例中，電晶體M513-M515為低壓電晶體。箝位電路524用於將單端輸出信號Vout箝制在一個小於低壓電晶體的汲-源極之間的最大承受電壓的電壓水準(例如，5.5伏特)，進而保護電晶體M512以及電晶體M231。在一個實施例中，電晶體M513的閘極和汲極與負載電路522的輸出耦接，電晶體M514的閘極和汲極耦接至電晶體M513的源極，電晶體M515的閘極和汲極耦接至電晶體M514的源極，電晶體M515的源極接地。在一個實施例中，電晶體 M513-M515為N型MOSFET。
在一個實施例中，控制級540包括開關MS51，用於控制負載電路522。在一個實施例中，開關MS51為低壓電晶體，開關MS51的源極接地，開關MS51的閘極接收反相致能信號ENA_N，開關MS51的汲極耦接至電晶體M511、M512的共閘極。在一個實施例中，開關MS51為N型MOSFET。
圖6為本發明一個實施例提供的電池管理系統600的結構示意圖，電池管理系統600可用於放大差分輸出信號，差分輸出信號例如可以為圖1-圖5所示實施例中的第一差分輸入信號Vin+和第二差分輸入信號Vin-。如圖6所示，電池管理系統600包括輸入電路610、運算放大器620以及輸出電路630；其中，輸入電路610用於產生差分輸入信號，運算放大器620用於接收並放大差分輸入信號，並輸出單端輸出信號，輸出級630接收單端輸出信號以做進一步的處理。進一步地，運算放大器620可以包括輸入級、輸出級以及控制級。運算放大器620可採用圖1-5所示實施例中的任一運算放大器的電路結構。
圖7為本發明一個實施例提供的電池管理系統700的電路示意圖。圖7與圖6標號相同的元件具有相同或者相似的功能。如圖7所示，電池管理系統700包括輸入電路610、運算放大器620以及輸出電路630。在一個實施例中，電池管理系統700用於測量電池組710中的電池單元電壓，電池組710包括多個電池單元。本發明實施例僅作為說明目的，將圖7所示實施例中的電池組710具體包括五 個串聯耦接的電池單元711-715作為說明。在其他實施例中，電池組710中的電池單元的個數並不能形成對本發明實施例的限制，電池組710可包括任意數目的電池單元。
輸入電路610耦接至電池組710，並可用於產生第一差分輸入信號Vin+和第二差分輸入信號Vin-，第一差分輸入信號Vin+和第二差分輸入信號Vin-指示從電池單元711-715中選擇出的一電池單元的電池電壓。在一個實施例中，輸入電路610包括連接電路720以及選擇電路730；連接電路720包括並聯耦接的電阻R0-R5以及串聯耦接的電容C1-C5，選擇電路730包括第一多個開關SP1-SP5以及第二多個開關SN1-SN5。選擇電路730透過連接電路720從電池組710中選擇一電池單元，並將指示選中的電池單元的電池電壓的第一差分輸入信號Vin+和第二差分輸入信號Vin-傳遞給運算放大器620。
運算放大器620耦接至輸入電路610以接收和放大第一差分輸入信號Vin+以及第二差分輸入信號Vin-，並輸出單端輸出信號Vout至輸出電路630。運算放大器620的反相輸入端耦接至選擇電路730的第二多個開關SN1-SN5，以透過電阻R6接收第二差分輸入信號Vin-，並透過電阻R7耦接至運算放大器的輸出端以形成負回授迴路。在一個實施例中，運算放大器620的非反相輸入端透過電阻R8耦接至選擇電路730的第一多個開關SP1-SP5以接收第一差分輸入信號Vin+，並透過電阻R9接地。在一個實施例中，運算放大器620接收致能信號ENA以及第一偏置電流IBP_1，並由第一電源供電電壓VCC和第二電源供電電 壓V_33供電。在一個實施例中，第二電源供電電壓V_33小於第一電源供電電壓VCC。在一個實施例中，可透過調節器701調節第一電源供電電壓VCC以產生第二電源供電電壓V_33。
例如，電池組710的總電壓可為20伏特，則電池組710的總電壓被用作第一電源供電電壓VCC。調節器701調節第一電源供電電壓VCC以輸出大約為3.3伏特的調節電壓，被用作第二電源供電電壓V_33。在一個實施例中，電阻R6和電阻R7的阻值比例為1：1，電阻R8和電阻R9的阻值比例為2：1。選擇電路730透過導通電池單元兩極對應的兩個開關並關斷其他的開關來選擇一電池單元，例如，選擇電路730透過導通第一開關SP5以及第二開關SN5並關斷其餘開關來選擇電池單元715，因此，運算放大器620的第一差分輸入信號Vin+以及第二差分輸入信號Vin-指示電池單元715的電池電壓。例如，如果電池組710的總電壓為20伏特，電阻R8和電阻R9的阻值比例為2：1，則運算放大器722的非反相輸入端和反相輸入端的共模輸入電位大約為6.6伏特，也即，運算放大器722的非反相輸入端和反相輸入端的共模輸入電位高於第二電源電壓V_33(例如，3.3伏特)。
輸出電路630接收單端輸出信號Vout並確定所選擇的電池單元的電池電壓。由於電阻R6和電阻R7的阻值比例為1：1，單端輸出信號Vout第一差分輸入信號Vin+和第二差分輸入信號Vin-的差值相等。在一個實施例中，輸出電路630包括類比/數位(A/D)轉換器740以及微控制器 (MCU)750；其中，類比/數位轉換器740耦接至運算放大器620的輸出端，並將類比的單端輸出信號Vout轉換為數位電壓讀數，微控制器750耦接至類比/數位轉換器740，並處理數位電壓讀數以確定所選擇的電池單元的電池電壓值。在一個實施例中，微控制器750根據所選擇的電池單元的電池電壓執行各種功能，例如，電池充電控制和保護。
有利之處在於，透過在運算放大器的輸入級使用高壓電晶體以及在運算放大器的輸出級使用低壓電晶體，並且輸入級由第一電源供電電壓供電以及輸出級由小於第一電源供電電壓的第二電源供電電壓供電。相較於現有技術，無需採用額外的電位轉換電路以增加控制信號(例如，致能信號ENA)的電位進而控制運算放大器，減小了運算放大器的面積，降低了運算放大器的成本以及功耗。進一步地，由於輸出級中的低壓電晶體代替了現有技術中的高壓電晶體，因此降低了運算放大器的寄生參數，進而改善了運算放大器的性能。
上文具體實施方式和附圖僅為本發明之常用實施例。顯然，在不脫離權利要求書所界定的本發明精神和發明範圍的前提下可以有各種增補、修改和替換。本領域技術人員應該理解，本發明在實際應用中可根據具體的環境和工作要求在不背離發明準則的前提下在形式、結構、佈局、比例、材料、元素、元件及其它方面有所變化。因此，在此披露之實施例僅用於說明而非限制，本發明之範圍由所附權利要求及其合法等同物界定，而不限於此前之描 述。
100‧‧‧運算放大器
110‧‧‧輸入級
120‧‧‧輸出級
130‧‧‧控制級
200‧‧‧運算放大器
210‧‧‧輸入級
212‧‧‧差分輸入電路
214‧‧‧第一電流源
220‧‧‧輸出級
222‧‧‧負載電路
224‧‧‧第二電流源
226‧‧‧補償電路
228‧‧‧第二級放大器
240‧‧‧控制級
242‧‧‧反相器
244‧‧‧電流鏡
300‧‧‧運算放大器
310‧‧‧輸入級
312‧‧‧差分輸入電路
313‧‧‧共源共閘電路
314‧‧‧偏置電壓電路
340‧‧‧控制級
400‧‧‧運算放大器
420‧‧‧輸出級
422‧‧‧負載電路
424‧‧‧第二電流源
440‧‧‧控制級
500‧‧‧運算放大器
520‧‧‧輸出級
522‧‧‧負載電路
524‧‧‧箝位電路
540‧‧‧控制級
600‧‧‧電池管理系統
610‧‧‧輸入電路
620‧‧‧運算放大器
630‧‧‧輸出電路
700‧‧‧電池管理系統
701‧‧‧調節器
710‧‧‧電池組
711-715‧‧‧電池單元
720‧‧‧連接電路
730‧‧‧選擇電路
740‧‧‧類比/數位轉換器
750‧‧‧微控制器
以下結合附圖和具體實施例對本發明的技術方法進行詳細的描述，以使本發明的特徵和優點更為明顯。其中：
圖1為本發明一實施例提供的運算放大器的結構示意圖。
圖2為本發明一實施例提供的運算放大器的電路示意圖。
圖3為本發明一實施例提供的運算放大器的電路示意圖。
圖4為本發明一實施例提供的運算放大器的電路示意圖。
圖5為本發明一實施例提供的運算放大器的電路示意圖。
圖6為本發明一實施例提供的電池管理系統的結構示意圖。
圖7為本發明一實施例提供的電池管理系統的電路示意圖。
100‧‧‧運算放大器
110‧‧‧輸入級
120‧‧‧輸出級
130‧‧‧控制級

Claims (19)

  1. 一種運算放大器，包括：一輸入級，包括：一第一電流源，產生一第一偏置電流；以及一差分輸入電路，耦接該第一電流源，接收該第一偏置電流以及一差分輸入信號，並將該差分輸入信號轉換為一差分電流，其中，該輸入級透過一第一電源供電電壓供電；以及一輸出級，包括：一負載電路，耦接該差分輸入電路，接收該差分電流並輸出一單端輸出信號，其中，該輸出級透過一第二電源供電電壓供電；其中，該第二電源供電電壓小於該第一電源供電電壓；且其中，該運算放大器還包括：一控制級，接收一第二偏置電流以及一致能信號，並基於該致能信號控制該輸入級和該輸出級，以及基於該第二偏置電流產生一第三偏置電流和一第四偏置電流，其中，該控制級係由該第二電源供電電壓供電。
  2. 如申請專利範圍第1項的運算放大器，其中，該輸入級包括一第一多個電晶體，該輸出級包括一第二多個電晶體，其中，該第二多個電晶體的工作電壓臨限值小於該第一多個電晶體的工作電壓臨限值。
  3. 如申請專利範圍第1項的運算放大器，其中，該控制級包括一電流鏡，接收該第二偏置電流並產生該第三偏置電流和該第四偏置電流，其中，該第三偏置電流 傳遞給該第一電流源以產生該第一偏置電流，該第四偏置電流傳遞給該輸出級。
  4. 如申請專利範圍第3項的運算放大器，其中，該控制級還包括一開關，耦接於該第一電流源和該電流鏡之間，該開關隔離該第一電源供電電壓和該第二電源供電電壓，且該開關接收該致能信號，其中，當該致能信號被設置為一第一電壓值時，該開關導通使得該第三偏置電流被傳遞給該第一電流源，且其中，當該致能信號被設置為一第二電壓值時，該開關關斷以阻止該第三偏置電流傳遞給該第一電流源。
  5. 如申請專利範圍第1項的運算放大器，其中，該輸出級包括一第二電流源，接收該第四偏置電流並產生一第五偏置電流給該負載電路。
  6. 如申請專利範圍第1項的運算放大器，其中，該輸出級還包括一放大器，耦接該負載電路，該放大器放大該單端輸出信號。
  7. 如申請專利範圍第1項的運算放大器，其中，該輸出級還包括一箝位電路，耦接該負載電路，該箝位電路將該單端輸出信號箝制在一預定電壓。
  8. 一種運算放大器，包括：一差分輸入電路，接收一差分輸入信號，並將該差分輸入信號轉換為一差分電流，其中，該差分輸入電路包括一第一多個電晶體；一第一電流源，耦接該差分輸入電路，為該差分輸入電路提供一第一偏置電流，其中，該第一電流源包括 一第二多個電晶體；以及一負載電路，耦接該差分輸入電路，接收該差分電流，並輸出一單端輸出信號，其中，該負載電路包括一第三多個電晶體，其中，該第三多個電晶體的工作電壓臨限值小於該第一多個電晶體和該第二多個電晶體的工作電壓臨限值。
  9. 如申請專利範圍第8項的運算放大器，還包括：一第二電流源，為該負載電路提供一第二偏置電流，其中，該第二電流源包括一第四多個電晶體；其中，該第四多個電晶體的工作電壓臨限值小於該第一多個電晶體和第二多個電晶體的工作電壓臨限值。
  10. 如申請專利範圍第9項的運算放大器，其中，該第一電流源和該差分輸入電路由一第一電源供電電壓供電，該負載電路和該第二電流源由一第二電源供電電壓供電，其中，該第二電源供電電壓小於該第一電源供電電壓。
  11. 如申請專利範圍第9項的運算放大器，還包括：一電流鏡，接收一第三偏置電流，並基於該第三偏置電流產生一第四偏置電流和一第五偏置電流，其中，該第四偏置電流被傳遞給該第一電流源以產生該第一偏置電流，該第五偏置電流被傳遞給該第二電流源以產生該第二偏置電流。
  12. 如申請專利範圍第11項的運算放大器，還包括：一開關，耦接在該電流鏡和該第一電流源之間，該開關隔離該第一電源供電電壓和該第二電源供電電 壓，該開關接收一致能信號來控制該第四偏置電流，其中，若該致能信號被設置為一第一電壓值，該開關導通使得該第四偏置電流被傳遞給該第一電流源，且其中，若該致能信號被設置為一第二電壓值，該開關關斷以阻止該第四偏置電流傳遞給該第一電流源。
  13. 如申請專利範圍第8項的運算放大器，還包括：一放大器，耦接該負載電路，該放大器放大該單端輸出信號，其中，該放大器包括一第五多個電晶體，該第五多個電晶體的工作電壓臨限值小於該第一多個電晶體和該第二多個電晶體的工作電壓臨限值。
  14. 如申請專利範圍第8項的運算放大器，還包括：一箝位電路，耦接該負載電路，該箝位電路將該單端輸出信號箝制在一預定電壓，其中，該箝位電路包括一第六多個電晶體，該第六多個電晶體的工作電壓臨限值小於該第一多個電晶體和該第二多個電晶體的工作電壓臨限值。
  15. 一種電池管理系統，包括：一輸入電路，產生指示一電池單元電壓的一差分輸入信號；一運算放大器，耦接該輸入電路，接收和放大該差分輸入信號，並將該差分輸入信號轉換為一單端輸出信號，其中，該運算放大器包括由一第一電源供電電壓供電的一輸入級以及由一第二電源供電電壓供電的一輸出級，該第二電源供電電壓小於該第一電源供電電壓；以及 一輸出電路，耦接該運算放大器，接收該單端輸出信號並基於該單端輸出信號確定該電池單元電壓；其中，該運算放大器還包括：一反相輸入端，透過一第一電阻耦接該輸入電路，該反相輸入端透過該第一電阻接收該差分輸入信號中的一個輸入信號；一非反相輸入端，透過一第二電阻耦接該輸入電路，並透過一第三電阻接地；其中，該非反相輸入端透過該第二電阻接收該差分輸入信號中的一輸入信號；以及一輸出端，透過一第四電阻耦接該反相輸入端以形成一負回授迴路，並輸出該單端輸出信號給該輸出電路。
  16. 如申請專利範圍第15項的電池管理系統，其中，該輸入級包括：一電流源，產生一偏置電流，其中該電流源包括一第一多個電晶體；以及一差分輸入電路，耦接該電流源以接收該偏置電流，該差分輸入電路接收該差分輸入信號，並將該差分輸入信號轉換為一差分電流；其中，該差分輸入電路包括一第二多個電晶體。
  17. 如申請專利範圍第15項的電池管理系統，其中，該輸出級包括：一負載電路，耦接該差分輸入電路，接收該差分電流並輸出該單端輸出信號；其中，該負載電路包括一第 三多個電晶體，其中，該第三多個電晶體的工作電壓臨限值小於該第一多個電晶體和該第二多個電晶體的工作電壓臨限值。
  18. 如申請專利範圍第15項的電池管理系統，其中，該輸入電路包括：一連接電路，耦接一電池組，該電池組包括多個電池單元；以及一選擇電路，耦接在該連接電路和該運算放大器之間，該選擇電路從該電池組中選擇一電池單元，並將指示該電池單元電壓的一差分輸入信號傳遞給該運算放大器。
  19. 如申請專利範圍第15項的電池管理系統，其中，該輸出電路包括：一類比/數位轉換器，耦接該運算放大器，將該單端輸出信號轉換為一數位電壓讀數；以及一微控制器，耦接該類比/數位轉換器，根據該數位電壓讀數確定該電池單元電壓。
TW101123559A 2011-08-19 2012-06-29 對電光源進行控制的運算放大器及電池管理系統 TWI540830B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102417311A CN102957386A (zh) 2011-08-19 2011-08-19 对电光源进行控制的运算放大器以及电池管理系统

Publications (2)

Publication Number Publication Date
TW201310899A TW201310899A (zh) 2013-03-01
TWI540830B true TWI540830B (zh) 2016-07-01

Family

ID=47712209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123559A TWI540830B (zh) 2011-08-19 2012-06-29 對電光源進行控制的運算放大器及電池管理系統

Country Status (3)

Country Link
US (1) US8760169B2 (zh)
CN (1) CN102957386A (zh)
TW (1) TWI540830B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651913B (zh) * 2018-04-20 2019-02-21 聯華聚能科技股份有限公司 電池管理系統

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103710939B (zh) * 2013-12-25 2016-03-23 周庆芬 一种带有自保护装置的洗衣机
US9342085B2 (en) * 2014-10-13 2016-05-17 Stmicroelectronics International N.V. Circuit for regulating startup and operation voltage of an electronic device
US9831840B2 (en) * 2015-05-18 2017-11-28 Texas Instruments Incorporated Amplifier circuit and method for adaptive amplifier biasing
US9859733B2 (en) * 2015-09-01 2018-01-02 Active-Semi (Bvi), Inc. Current sense apparatus for battery charger systems
US10199842B2 (en) * 2016-03-30 2019-02-05 Intel Corporation Power supply control system
KR102367235B1 (ko) * 2016-08-30 2022-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 차동 신호를 수신하는 리시버, 리시버를 포함하는 ic, 및 표시 장치
IT201700021392A1 (it) 2017-02-24 2018-08-24 St Microelectronics Srl Circuito di pilotaggio, apparecchiatura ad ultrasuoni e procedimento corrispondenti
US10730073B2 (en) 2017-02-24 2020-08-04 Stmicroelectronics S.R.L. Electronic circuit, corresponding ultrasound apparatus and method
IT201700021364A1 (it) * 2017-02-24 2018-08-24 St Microelectronics Srl Amplificatore operazionale, circuito, apparecchiatura e procedimento corrispondenti
US10270392B1 (en) 2017-11-22 2019-04-23 Qualcomm Incorporated Low-power differential amplifier with improved unity gain frequency
WO2019217472A1 (en) * 2018-05-07 2019-11-14 Macom Technology Solutions Holdings, Inc. Compact high gain amplifier with dc coupled stages
CN109130948B (zh) * 2018-09-12 2024-03-01 深圳市思达仪表有限公司 一种bms双辅源供电系统
CN109584781B (zh) * 2019-02-14 2021-11-23 合肥奕斯伟集成电路有限公司 一种伽玛运算放大器及驱动电路
WO2020225344A1 (en) * 2019-05-07 2020-11-12 Signify Holding B.V. System and method for determining a characteristic of an input signal
CN110838844B (zh) * 2019-11-15 2023-09-05 湖南国科微电子股份有限公司 差分信号转单端信号电路、锁相环和serdes电路
US11870348B1 (en) * 2020-08-28 2024-01-09 Empower Semiconductor, Inc. High speed, low quiescent current comparator
CN112730527B (zh) * 2020-12-18 2022-05-13 中国科学技术大学 基于mems气体传感器阵列的气体检测系统
CN114039560B (zh) * 2021-10-13 2022-06-24 杭州深谙微电子科技有限公司 一种运算放大器及其输出级电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504435B1 (en) * 2000-08-31 2003-01-07 Texas Instruments Incorporated Feedback clamp circuit to prevent overcharge in compensation capacitor
JP4047558B2 (ja) * 2001-05-29 2008-02-13 松下電器産業株式会社 電池電圧検出装置
US6590453B2 (en) * 2001-09-21 2003-07-08 Silicon Storage Technology, Inc. Folded cascode high voltage operational amplifier with class AB source follower output stage
US7042290B2 (en) * 2003-09-16 2006-05-09 Texas Instruments Incorporated Output stage circuit for an operational amplifier
KR100620662B1 (ko) * 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로
US7196581B2 (en) * 2005-05-20 2007-03-27 Texas Instruments Incorporated Amplifier switching control circuit and method for current shunt instrumentation amplifier having extended position and negative input common mode range
CN101534099A (zh) * 2008-03-13 2009-09-16 恩益禧电子股份有限公司 差分放大器
CN102313873B (zh) * 2010-07-08 2014-07-09 凹凸电子（武汉）有限公司 电池节数检测电路及方法和监测系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651913B (zh) * 2018-04-20 2019-02-21 聯華聚能科技股份有限公司 電池管理系統

Also Published As

Publication number Publication date
CN102957386A (zh) 2013-03-06
US8760169B2 (en) 2014-06-24
TW201310899A (zh) 2013-03-01
US20130043877A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
TWI540830B (zh) 對電光源進行控制的運算放大器及電池管理系統
TWI379184B (en) Reference buffer circuits
KR102038428B1 (ko) 파워 스위치의 과전류 검측 회로와 검측 방법
US8072266B1 (en) Class G amplifier with improved supply rail transition control
JP2017523530A (ja) 電圧レギュレータのための短絡保護
JP2006094533A (ja) カスコード形態のクラスａｂ制御端を備える差動増幅回路
CN101739054B (zh) 主动式电流限制电路及使用该电路的电源调节器
US9000743B2 (en) Multi-channel constant voltage and constant current converting controller and apparatus
CN103117718A (zh) 高保真晶体管音频功率放大器
CN102394581A (zh) 全差分运算放大器
JP4810943B2 (ja) 過電流検出回路及び電圧比較回路
TWI535196B (zh) 放大器及其操作方法
CN116388763B (zh) 一种兼容电压/电流输出的dac
JP2013102283A (ja) 電流出力回路
Bahubalindruni et al. High-gain amplifier with n-type transistors
KR101070118B1 (ko) 응답속도를 개선한 아날로그 회로
KR20080000542A (ko) 스위칭 레귤레이터
US9024603B2 (en) Low power current comparator for switched mode regulator
TW201902116A (zh) 反相放大器比較器
CN108496291A (zh) 法拉电容充电电路及电子设备
TWI344262B (zh)
WO2019091375A1 (zh) 具有模/数转换功能的电路及电子设备
CN103326676A (zh) 功率放大器
CN217443794U (zh) 一种过温降频保护电路
CN216313052U (zh) 一种运算放大电路