TWI532417B - A composite substrate, and a method of manufacturing an electronic component using the same - Google Patents

Description

複合式基板以及使用該基板製造電子元件之方法

本發明是有關一種複合式基板及使用該基板製造電子元件之方法，特別是指提供微小化電子元件製作的基板，係預設有貫穿該基板之上下表面以及側面的內電極，以提昇微小化電子元件之製造良率者。

隨著半導體技術的演進，3C產業及其他消費性電子產品往輕薄短小方向發展，小尺寸被動元件的需求乃日益增加。被動元件是一種只提供訊號通過而不會影響信號基本特徵的電路元件，一般的被動元件包括電容、電阻或濾波器等。

一般被動元件在製造時，係利用端電極製程將其內電極引出至元件表面，再將其放置到基板上，然後透過焊錫凸塊將元件焊接於基板。

然而，因為電子元件的微小化發展，使得端電極製程更加困難，且傳統被動元件在經過迴焊爐時會有殘留應力產生，導致電子元件的內外電極容易剝落，進而影響電子元件的特性。

因此，如何改善端電極製程，防止被動元件經 過迴焊爐時產生的殘留應力不會造成內外電極剝落，已成為該相關業者極欲解決的重要課題。

有鑒於微小化電子元件的製造有上述缺失，本發明人乃針對該些缺失研究改進之道，經長時研究測試終有本發明產生。

因此，本發明旨在提供一種複合式基板，係使提供電子元件製作的基板，為多數薄帶經疊壓燒結所製成，且基板上設有內部填滿導體材料之孔洞者。

依本發明之複合式基板，係選用軟磁性材料、陶瓷材料或玻璃材料配漿後，經過刮帶、裁切、雷射打孔、導體填孔、疊壓、燒結、平坦化等製程所形成，為本發明之次一目的。

依本發明之複合式基板，該基板提供製作電子元件時，得以孔洞內的導體材料作為電子元件的內電極，如此可避免電子元件經過迴焊爐時造成內電極剝落之情形，為本發明之再一目的。

依本發明之複合式基板，其用於製作電子元件時，由於內電極不會有剝落之情形，電子元件之製作良率可提昇，製造成本可相對降低，為本發明之又一目的。

至於本發明之詳細構造，應用原理，作用與功效，則請參照下列依附圖所作之說明即可得到完全了解。

100‧‧‧複合式基板

101‧‧‧孔洞

102‧‧‧導體材料

201‧‧‧薄帶

300‧‧‧下部基板

301‧‧‧孔洞

301A‧‧‧導體材料

302‧‧‧線圈

302a、302b‧‧‧出線端

303‧‧‧保護層

304‧‧‧端電極

400‧‧‧單顆電子元件

401‧‧‧孔洞

402‧‧‧導體材料

第1圖為本發明之複合式基板的立體示圖。

第2A~2D圖為本發明之複合式基板的製作流程示意圖。

第3A~3F圖為本發明之複合式基板用於製作電子元件之製作流程示圖。

第4圖為本發明對應於第3E圖之單顆電子元件的立體示圖。

本發明之複合式基板以及使用該基板製造電子元件之方法，如第1圖所示，該複合式基板100，係設有呈矩陣排列的多數孔洞101，各孔洞101內並填入有導體材料102者。

本發明之複合式基板，係經由以下步驟製成：薄帶形成步驟：選用軟磁性材料、陶瓷材料或玻璃材料，依一定比例調配成配漿後，依序經刮帶製程、裁切製程，製作出呈薄片狀之薄帶201(如第2A圖所示)；雷射打孔製程：於每片薄帶201上，進行雷射打孔，以形成多數呈矩陣排列的孔洞101(如第2B圖所示)；導體填孔製程：將導體材料102經印刷填孔製程或電鍍填孔製程填入每片薄帶201的每一孔洞101內， 使每一孔洞101內部均填滿導體材料102(如第2C圖所示)；薄帶疊壓製程：將每一孔洞101均填滿導體材料102的多數片薄帶201上下重疊，並使上層薄帶201之孔洞101和下層薄帶201之孔洞101對齊後，予以壓合(如第2D圖所示)；燒結製程：將重疊的多數片薄帶201進行燒結，即形成複合式基板100(如第1圖所示)；平坦化製程：複合式基板100燒結成型後，再經微影製程或印刷製程，以高分子材料對燒結完成的複合式基板100表面進行平坦化處理。

經由上述步驟所製成之複合式基板100，使用於製作電子元件時，可直接以孔洞101內的導體材料102作為電子元件的內電極，由於內電極係預設在基板內部，可避免發生剝落之情形。

本發明之複合式基板，其用於製造被動元件等電子元件的步驟係包括：基板製備步驟：以本發明之設有多數導體材料填孔的複合式基板作為下部基板300，該下部基板300設有呈矩陣排列之多數孔洞301，每二個孔洞301之間為一單元，每一孔洞301內部均填滿導體材料301A(如第3A圖所示)；線圈製備步驟：於下部基板300的上表面設置 多數個線圈302，使每一線圈302設於兩孔洞301之間，該線圈302的兩端各引出一出線端302a、302b，再利用焊接製程或熱熔製程，將線圈302的出線端302a、302b與兩側孔洞301內的導體材料301A電性連結(如第3B圖所示)；保護層被覆步驟：於線圈302的上表面覆蓋一保護層303(如第3C圖所示)；切粒步驟：經切割製程，從每一線圈302兩側的孔洞301中間切割分離(如第3D圖所示)，使分離出的單顆電子元件400，其側面均具有呈半圓形的孔洞401，且孔洞401內均填滿導體材料402(如第3E、4圖所示)；端電極製備步驟：於該切割成單粒的電子元件上，利用微影製程、印刷製程或電鍍製程進行端電極304製作(如第3F圖所示)。

上述將線圈等被動元件設於內部填滿導體材料之二孔洞之間，僅為一實施範例，設於線圈等被動元件周圍的孔洞數量及位置係可因應被動元件為二個支腳、四個支腳或其他多數支腳的要求而設置。實施時，孔洞的上方又可因應被動元件的高度而另外設置連接電極。

本發明之複合式基板，用於製作被動元件等電子元件時，由於可直接使用基板上孔洞內的導體材料作為內電極，不僅可省掉外電極製程步驟，而且因為內電極是預設在基板上，經過迴焊爐時，可避免傳統被動元件的內 外電極介面會剝落的情形發生，其應用於微小化被動元件的製作，更能提高製造的良率。

從上所述可知，本發明之複合式基板以及使用該基板製造電子元件之方法，其提供微小化被動元件之製作，具有改善端電極介面問題，使生產良率得以提高，而其並未見諸公開使用，合於專利法之規定，懇請賜准專利，實為德便。

以上所述者乃是本發明較佳具體的實施例，若依本發明之構想所作之改變，其產生之功能作用，仍未超出說明書與圖示所涵蓋之精神時，均應在本發明之範圍內，合予陳明。

101‧‧‧孔洞

102‧‧‧導體材料

201‧‧‧薄帶

Claims (6)

1. 一種使用複合式基板製作電子元件之方法，其步驟包括：基板製備步驟：係以多數片薄帶上下疊合後燒結成複合式基板，再以該複合式基板做為下部基板；其每一片薄帶上形成有多數單元，每一單元至少設有二孔洞，每一孔洞內均填滿導體材料；線圈製備步驟：於所述下部基板的上表面設置多數個線圈，使每一線圈位於兩孔洞之間，每一線圈之兩端設有出線端，其出線端與孔洞之導體材料電性連結；保護層被覆步驟：於線圈的上表面覆蓋一保護層；切粒製備步驟：經切割製程，從線圈兩側的孔洞中間切割分離，使分離出單顆的電子元件。
2. 如申請專利範圍第1項所述之方法，其中更包括：於單顆的電子元件上利用微影製程、印刷製程或電鍍製程製作端電極，使成為表面黏著元件。
3. 如申請專利範圍第1項所述之方法，其中所述薄帶係以軟磁性材料、陶瓷材料或玻璃材料經配漿、刮帶及裁切製程所製成。
4. 如申請專利範圍第1項所述之方法，其中所述孔洞內的導體材料係經印刷填孔製程或電鍍填孔製程形成。
5. 如申請專利範圍第1項所述之方法，其中多數片薄帶於疊合再經燒結製程燒結完成後，並經微影製程或印刷製程以高分子材料形成平坦層。
6. 如申請專利範圍第1項所述之方法，其中孔洞可在薄帶未疊合之前，先於每一片薄帶上形成；或於多數片薄帶上下疊合之後，再於疊合的多數片薄帶上形成。