TWI532179B - 垂直式絕緣閘雙極電晶體及其製造方法 - Google Patents

Description

垂直式絕緣閘雙極電晶體及其製造方法

本發明是有關於一種垂直式絕緣閘雙極電晶體及其製造方法，特別是有關於一種具有均勻分佈之摻雜濃度之磊晶層之垂直式絕緣閘雙極電晶體。

近年來，隨著消費性電子產品的發展，功率半導體元件及其封裝技術便顯得相當重要。功率半導體元件常應用於開關元件，其種類包含絕緣閘雙極電晶體(Insulated Gate Bipolar Transistor，IGBT)及功率金氧半導體場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)。其中，絕緣閘雙極電晶體是由雙極性接面電晶體(Bipolar Junction Transistor，BJT)和金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)組成的電力電子元件，兼有金氧半場效電晶體的高輸入阻抗和雙極性接面電晶體的低導通電阻兩方面優點。

絕緣閘雙極電晶體的導通和關閉是由閘極和集極間的電壓V_GE決定。當V_GE為正且大於開啟電壓時，場效電晶體內行成通道並為電晶體提供基極電流，進而使得絕緣閘雙極電晶體導通。此時，從P+型基板注入N-型漂移區的 電洞(少數載子)對N-型漂移區進行電導控制，減少N-型漂移區的電阻，使絕緣閘雙極電晶體具有很小的導通壓降。當閘極及射極間不施加電壓或施加反相電壓時，場效電晶體內的通道消失，電晶體的基極電流被切斷，絕緣閘雙極電晶體即關閉。

然而，由於絕緣閘雙極電晶體關閉時電流較大，延遲的時間較長，使得功率損耗較大且切換速度不能有效地提高，因此如何設計絕緣閘雙極電晶體之結構以取得導通電壓(On-Voltage)及關閉時間(Turn-off time)之間平衡，仍然面臨許多結構設計上的難題。

有鑑於上述習知技藝之問題，本發明之其中之一目的在於提供一種垂直式絕緣閘雙極電晶體及其製造方法，主要目的除了降低絕緣閘雙極電晶體之導通電壓之外，更能夠抑制關閉時的功率耗損。

此垂直式絕緣閘雙極電晶體至少包含具有第一導電類型之基板，其中基板具有第一表面及第二表面；具有第二導電類型之緩衝層(Buffer Layer)，位於基板之第一表面上；具有第二導電類型之漂移層(Drift Layer)，位於緩衝層上；具有第二導電類型之磊晶層，位於漂移層上；具有第一導電類型之摻雜層，位於磊晶層上；具有第二導電類型之第一摻雜區，位於摻雜層中；具有第一導電類型之第二摻雜區，位於摻雜層中之兩側且鄰接第一摻雜區；具有開口之溝槽，位於摻雜層中，且開口位於摻雜層之表面；第一絕緣層，覆蓋溝槽之內壁；閘極電極，位於溝槽中；射極電極，覆蓋摻雜層、溝槽及閘極電極；以及集極電極，位於基板之第二表面上。

根據本發明之另一目的，提出一種垂直式絕緣閘雙極電晶體之製造方法，包含：提供具有第一導電類型之基板，其中基板具有第一表面及第二表面；形成具有第二導電類型之緩衝層於基板之第一表面上；形成具有第二導電類型之第一漂移層於緩衝層上；形成具有第二導電類型之磊晶層於漂移層上；形成具有第二導電類型之第二漂移層於磊晶層上；形成具有第一導電類型之摻雜層於第二漂移層中；形成具有第二導電類型之第一摻雜區於摻雜層中；形成具有第一導電類型之第二摻雜區於摻雜層中之兩側，且第二摻雜區鄰接第一摻雜區；形成具有開口之溝槽於摻雜層中，且開口位於摻雜層之表面；形成第一絕緣層覆蓋溝槽之內壁；形成閘極電極於溝槽中；形成射極電極覆蓋摻雜層、溝槽及閘極電極；以及形成集極電極於基板之第二表面上。

其中，溝槽係延伸穿過第一摻雜區及摻雜層至磊晶層。

此外，此垂直式絕緣閘雙極電晶體更包含第二絕緣層位於射極電極及閘極電極之間。

前述之磊晶層為具有均勻分佈之摻雜濃度之磊晶層，且磊晶層之摻雜濃度大於漂移層之摻雜濃度。

承上所述，依據本發明之垂直式絕緣閘雙極電晶體及其製造方法，其可具有一或多個下述優點：

(1)本發明之垂直式絕緣閘雙極電晶體利用具有均勻分佈之摻雜濃度之磊晶層提高載子濃度，以降低電晶體之導通電壓。

(2)本發明之垂直式絕緣閘雙極電晶體利用位於摻雜層中之第二摻雜區中和高濃度之載子，以降低電晶體關閉時的功率耗損。

(3)本發明之垂直式絕緣閘雙極電晶體利用延伸至磊晶層之溝槽調節位於溝槽下方之電場分佈，以提高電晶體之擊穿電壓(Breakdown Voltage)。

茲為使 貴審查委員對本發明之技術特徵及所達到之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明如後。

10‧‧‧基板

11‧‧‧離子佈植

12‧‧‧第一表面

13‧‧‧第二表面

20‧‧‧緩衝層

21‧‧‧離子佈植

22‧‧‧遮罩

30‧‧‧第一漂移層

31‧‧‧離子佈植

32‧‧‧遮罩

33‧‧‧第二漂移層

40‧‧‧磊晶層

50‧‧‧摻雜層

60‧‧‧第一摻雜區

70‧‧‧第二摻雜區

80‧‧‧溝槽

90‧‧‧第一絕緣層

91‧‧‧第二絕緣層

100‧‧‧閘極電極

110‧‧‧射極電極

120‧‧‧集極電極

第1圖至第5圖為本發明之垂直式絕緣閘雙極電晶體之較佳實施例之製程剖面示意圖。

以下將參照相關圖式，說明依本發明之垂直式絕緣閘雙極電晶體及其製造方法之實施例，為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。

請參閱第1圖至第5圖，第1圖至第5圖為本發明之垂直式絕緣閘雙極電晶體之較佳實施例之製程剖面示意圖。本發明之較佳實施例中之第一導電類型及第二導電類型係分別以P型及N型作舉例，惟本發明不限於此。

首先，如第1圖所示，提供具有第一導電類型之基板10，且基板10具有第一表面12及第二表面13，在本發明之較佳實施例中，基板10為P+型摻雜矽基板。接著，可例如以磊晶方式於基板10之第一表面12上依序形成具有第二導電類型之緩衝層20、具有第二導電類型之第一漂移層30、具有第二導電類型之磊晶層40及具有第二導電類型之第二漂移層33。

其中，緩衝層20較佳為N+型緩衝層；第一漂移層30較佳為N-型漂移層；磊晶層40較佳為具有均勻分佈之摻雜濃度之N型磊晶層；第二漂移層33較佳為N-型漂移層，且其中磊晶層40之摻雜濃度大於第一漂移層30之摻雜濃度。

接著，可例如以III族元素(如硼)對第二漂移層33進行離子佈植11，並且進行熱趨入(drive-in)，以使得摻質擴散至第二漂移層33中而形成如第2圖所示之具有第一導電類型之摻雜層50。其中，摻雜層50較佳為P型摻雜層，且第二漂移層33可例如全部轉變為摻雜層50，惟本發明不限於此，第二漂移層33亦可部分轉變為摻雜層50。

如第2圖及第3圖所示，接著可例如利用氧化層作為遮罩22，並且經微影及蝕刻定義出離子佈植區域。接著可例如以V族元素(如砷)對摻雜層50進行離子佈植21，以形成具有第二導電類型之第一摻雜區60，其中第一摻雜區60較佳為N+型摻雜區。

接著，利用遮罩32對摻雜層50進行離子佈植31，以形成如第4圖所示之具有第一導電類型之第二摻雜區70。第二摻雜區70係位於摻雜層50中之兩側且鄰接第一摻雜區60，其中第二摻雜區70較佳為P+型摻雜區。

接著，以習知之微影及蝕刻製程形成溝槽80於摻雜層50中，且溝槽80係延伸穿過第一摻雜區60及摻雜層50至磊晶層40，使得溝槽80之底部接觸且未穿過磊晶層40。接著形成第一絕緣層90覆蓋溝槽80之內壁，其中第一絕緣層90可例如為二氧化矽(SiO₂)。

接著，如第5圖所示，形成閘極電極100於溝槽80中，並且於閘極電極100上覆蓋第二絕緣層91，其中閘極電極100可例如包含摻雜多晶矽(Doped Poly Silicon)。最後形成射極電極110覆蓋摻雜層50及第二絕緣層91，並且形成集 極電極120於基板10之第二表面13上，藉以形成本發明之垂直式絕緣閘雙極電晶體。

因此，當施加適當電壓於閘極電極100與射極電極110之間，以及射極電極110與集極電極120之間時，摻雜層50中便會形成N型通道，並且利用具有均勻分佈之摻雜濃度之磊晶層40提高電子濃度，使得電子經由通道快速地注入第一漂移層30，進而大幅降低絕緣閘雙極電晶體的導通電壓。

此外，當絕緣閘雙極電晶體關閉時，磊晶層40及第一漂移層30間累積了大量的電子，此時利用位於摻雜層50中之第二摻雜區70中和高濃度之電子，以降低絕緣閘雙極電晶體的漏電流(Leakage Current)，進而減少關閉時間及功率耗損。

由於本發明之垂直式絕緣閘雙極電晶體利用延伸至磊晶層40之溝槽80調節位於溝槽80下方之電場分佈，更能夠使得此絕緣閘雙極電晶體之擊穿電壓提高。

其中，本發明之垂直式絕緣閘雙極電晶體之擊穿電壓可例如介於600V至1200V；導通電壓可例如介於1.72V至2.1V；關閉時間可例如介於570ns至700ns。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

10‧‧‧基板

12‧‧‧第一表面

13‧‧‧第二表面

20‧‧‧緩衝層

30‧‧‧第一漂移層

40‧‧‧磊晶層

50‧‧‧摻雜層

60‧‧‧第一摻雜區

70‧‧‧第二摻雜區

90‧‧‧第一絕緣層

91‧‧‧第二絕緣層

100‧‧‧閘極電極

110‧‧‧射極電極

120‧‧‧集極電極

Claims (8)

1. 一種垂直式絕緣閘雙極電晶體(Vertical Insulated Gate Bipolar Transistor，VIGBT)，包含：具有一第一導電類型之一基板，其中該基板具有一第一表面及一第二表面；具有一第二導電類型之一緩衝層，位於該基板之該第一表面上；具有該第二導電類型之一漂移層，位於該緩衝層上；具有該第二導電類型之一磊晶層，位於該漂移層上；具有該第一導電類型之一摻雜層，位於該磊晶層上；具有該第二導電類型之一第一摻雜區，位於該摻雜層中；具有該第一導電類型之一第二摻雜區，位於該摻雜層中之兩側且鄰接該第一摻雜區；具有一開口之一溝槽，位於該摻雜層中，且該開口位於該摻雜層之表面；一第一絕緣層，覆蓋該溝槽之內壁；一閘極電極，位於該溝槽中；一射極電極，覆蓋該摻雜層、該溝槽及該閘極電極；一集極電極，位於該基板之該第二表面上；以及一第二絕緣層，位於該射極電極及該閘極電極之間。
2. 如申請專利範圍第1項所述之垂直式絕緣閘雙極電晶體，其中該磊晶層為具有均勻分佈之摻雜濃度之磊晶層。
3. 如申請專利範圍第2項所述之垂直式絕緣閘雙極電晶體，其中該磊晶層之摻雜濃度大於該漂移層之摻雜濃度。
4. 如申請專利範圍第1項所述之垂直式絕緣閘雙極電晶體，其中該溝槽係延伸穿過該第一摻雜區及該摻雜層至該磊晶層。
5. 一種垂直式絕緣閘雙極電晶體之製造方法，包含：提供具有一第一導電類型之一基板，其中該基板具有一第一表面及一第二表面；形成具有一第二導電類型之一緩衝層於該基板之該第一表面上；形成具有該第二導電類型之一第一漂移層於該緩衝層上；形成具有該第二導電類型之一磊晶層於該漂移層上；形成具有該第二導電類型之一第二漂移層於該磊晶層上；形成具有該第一導電類型之一摻雜層於該第二漂移層中；形成具有該第二導電類型之一第一摻雜區於該摻雜層中；形成具有該第一導電類型之一第二摻雜區於該摻雜層中之兩側，且該第二摻雜區鄰接該第一摻雜區；形成具有一開口之一溝槽於該摻雜層中，且該開口位於該摻雜層之表面；形成一第一絕緣層覆蓋該溝槽之內壁；形成一閘極電極於該溝槽中；形成一射極電極覆蓋該摻雜層、該溝槽及該閘極電極；形成一集極電極於該基板之該第二表面上；以及 形成一第二絕緣層於該射極電極及該閘極電極之間。
6. 如申請專利範圍第5項所述之垂直式絕緣閘雙極電晶體之製造方法，其中該磊晶層為具有均勻分佈之摻雜濃度之磊晶層。
7. 如申請專利範圍第6項所述之垂直式絕緣閘雙極電晶體之製造方法，其中該磊晶層之摻雜濃度大於該漂移層之摻雜濃度。
8. 如申請專利範圍第5項所述之垂直式絕緣閘雙極電晶體之製造方法，其中該溝槽係延伸穿過該第一摻雜區及該摻雜層至該磊晶層。