TWI532086B - 半導體元件及其製作方法 - Google Patents

Description

半導體元件及其製作方法

本發明係有關於一種半導體元件及其製作方法，且特別有關於一種採用應變矽(strained-silicon)技術之半導體元件及其製作方法。

隨著半導體製程進入到深次微米時代，例如65奈米(nm)以下之製程，對於金氧半導體(metal-oxide semiconductor，MOS)電晶體元件的驅動電流(drive current)的提昇已顯得日益重要。為了改善元件的效能，目前業界已發展出所謂的應變矽技術，例如採用選擇性磊晶成長(selective epitaxial growth，以下簡稱為SEG)方法，來製作MOS電晶體的源極/汲極，利用成長於源極/汲極區域的磊晶層使閘極通道部分的矽晶格產生應變，使電荷在通過此應變之閘極通道時的遷移率增加，進而達到使MOS電晶體運作更快的目的。

習知採用SEG方法製作MOS電晶體元件時，係於閘極結構之側壁或已先形成於側壁上的第一側壁子表面形成一犧牲側壁子(disposal spacer)，用以於閘極結構兩側分別定義出一凹槽之位置，隨後分別於閘極結構兩側之基底內形成一凹槽，並藉由SEG方法於凹槽內分別形成一磊晶層。並且在SEG 方法之後係移除犧牲側壁子，隨後進行離子佈植製程將所需導電型態的摻雜質佈植進入磊晶層，以形成一源極/汲極，藉由磊晶層對通道區域兩側產生的壓縮或拉伸應力，係可增加通道區域的載子遷移率。

然而，隨著半導體製程線寬的不斷縮小，半導體業者必需確保製程當中任一組成要素(element)的形成與去除不會對其他要素產生影響。舉例來說，業者常發現在移除犧牲側壁子時，會消耗犧牲側壁子覆蓋的第一側壁子，損害第一側壁子的輪廓，甚至影響到閘極結構本身的輪廓。此外當第一側壁子受到耗損時，後續形成的第二側壁子以及源極/汲極等組成元件的尺寸規格亦隨之受到影響，導致後續製程結果皆不符預期。

由此可知，業界仍需要一種半導體元件製作方法，用以避免犧牲側壁子的形成與移除對其他組成要素產生影響，以確保半導體元件製程之良率與半導體元件本身的表現。

因此，本發明係提供一種半導體元件之製作方法，用以確保半導體結構製程之良率。

根據本發明所提供之申請專利範圍，係提供一種半導體 元件之製作方法，該製作方法首先提供一基底，該基底上係形成有至少一閘極結構，且該閘極結構之側壁上形成有一第一側壁子。接下來進行一離子佈植製程，以將一種摻雜質(dopants)佈植進入該基底，隨後於該閘極結構之側壁上形成一犧牲側壁子，該犧牲側壁子至少包含一含碳層(carbon-containing layer)，且該含碳層接觸該第一側壁子。在形成該犧牲側壁子之後，係進行一熱處理，使該含碳層與該第一側壁子反應，而於該含碳層與該第一側壁子之間形成一保護層。

根據本發明所提供之申請專利範圍，另提供一種半導體元件之製作方法，該製作方法首先提供一基底，該基底上係形成有至少一閘極結構，且該閘極結構之側壁上形成有一第一側壁子。接下來於該基底上形成至少一含碳層，且該含碳層接觸該第一側壁子。在形成該含碳層之後，進行一熱處理，使該含碳層與該第一側壁子反應，而於該含碳層與該第一側壁子之間形成一保護層。在形成保護層之後方進行一回蝕刻製程，以移除部分該含碳層與該保護層，而於該閘極結構之側壁上形成一犧牲側壁子。

根據本發明所提供之申請專利範圍，另提供一種半導體元件，包含有一閘極結構、一設置於該閘極結構之側壁上之第一側壁子、一設置於該第一側壁子上且包含一氮化矽層與 一含碳層之第二側壁子、一設置於該第一側壁子與該第二側壁子之間的碳氮化矽材料保護層(SiCN-based protecting layer)、以及分別設置於該第二側壁子兩側之磊晶層。

根據本發明所提供之半導體元件之製作方法，係利用熱處理使犧牲側壁子的含碳層與第一側壁子產生熱反應，而於含碳層與第一側壁子之間形成一SiCN材料保護層，是以在移除犧牲側壁子時，SiCN材料保護層可作為一蝕刻停止層，保護其下方的第一側壁子，避免第一側壁子耗損。由於第一側壁子並未產生任何耗損情形且保有原來的輪廓，因此後續各組成元件的製程如第二側壁子以及源極/汲極的製作係可順利的進行，且可製作出符合製程及產品要求的第二側壁子以及源極/汲極。

請參閱第1圖至第4圖，第1圖至第4圖係為本發明所提供之半導體元件之製作方法之一第一較佳實施例之示意圖。如第1圖所示，本較佳實施例首先提供一基底100，基底100內形成有複數個用以提供電性隔絕的淺溝隔離(shallow trench isolation，STI)102。基底100上形成有一第一閘極結構110與一第二閘極結構111，第一閘極結構110與第二閘極結構111主要包含一閘極介電層112、一閘極導電層114與一覆蓋層116，由下而上堆疊於基底100上。如 熟習該項技藝之人士所知，覆蓋層116係覆蓋於閘極導電層114上，用以於後續進行的各微影製程、離子佈植製程、蝕刻製程或任何必需的清洗製程中保護閘極導電層114，避免閘極導電層114在上述製程中受到傷害。另外，在第一閘極結構110與第二閘極結構111之側壁，分別形成有一第一側壁子120，第一側壁子120可包含氮化矽(silicon nitride)，且較佳為使用雙(3-丁氨基)矽烷(bis(tertiary-butylamino)silane，BTBAS)作為前趨物所形成的氮化矽，且第一側壁子120之寬度可為50埃(angstrom)，但皆不限於此，熟習該項技藝之人士應知第一側壁子120所選用的材料與寬度係可依產品或製程要求而改變。

請繼續參閱第1圖。接下來，先進行一離子佈植製程(圖未示)，以於第二閘極結構111兩側之基底100內分別形成一第二輕摻雜汲極(lightly-doped drain，LDD)137，隨後於基底100上形成一遮罩118。在形成遮罩118之後，進行一離子佈植製程130，以將一種摻雜質(圖未示)佈植進入第一閘極結構110兩側，尤其是第一側壁子120兩側之基底100內。隨後藉由一熱處理132，將佈植進入基底100的摻雜質驅入(drive-in)，而於第一側壁子120兩側之基底100內分別形成一第一LDD 136。第二LDD 137與第一LDD 136分別包含互補之摻雜質。在本較佳實施例中，第一閘極結構110為一p型閘極結構，因此第一LDD 136可包含例如硼 (boron，B)或二氟化硼(boron difluoride，BF₂)等p型摻雜質；當第二閘極結構137為一n型閘極結構，故第二LDD 137可包含磷(phosphorous，P)或砷(Arsenic，As)等n型摻雜質。

請參閱第2圖。接下來，移除遮罩118，隨後於基底100上形成一保護層140，保護層140包含氮碳化矽(silicon carbon nitride based，SiCN-based)材料。舉例來說，氮碳化矽材料可以是SiCN或氮碳氧化矽(silicon oxycarbonitride，SiOCN)，但不限於此。

請參閱第3圖。在形成保護層140之後，隨即於基底100上依序全面性(blanketly)地形成一含碳層142與一氮化矽層144。在本較佳實施例中，含碳層142可以是一使用含碳氣體(carbon source gas)與六氯二矽烷(hexachlorodisilane，Si₂Cl₆，HCD)作為前趨物形成之膜層，但不限於此；而氮化矽層144則較佳為一使用六氯二矽烷HCD作為前趨物形成之氮化矽層。另外，在本較佳實施例中含碳層142之厚度約為40埃；氮化矽層144之厚度約為130埃，然而含碳層142與氮化矽層144之厚度並不限於此，而是可依據製程所需調整。

請參閱第4圖。在形成含碳層142與氮化矽層144之後，係於第二閘極結構112處形成另一遮罩118a，例如一圖案化 光阻層。隨後進行一回蝕刻製程150，以於第一閘極結構110之側壁上，尤其是第一側壁子120上分別形成一犧牲側壁子152。犧牲側壁子152係包含含碳層142與氮化矽層144，且用以於第一閘極結構110兩側定義出SEG製程所需之凹槽的位置。值得注意的是，在本較佳實施例中，犧牲側壁子152與第一側壁子120之間的保護層140係如第4圖所示具有一L形形狀。

接下來請參閱第5圖至第10圖，第5圖至第10圖係為本發明所提供之半導體元件之製作方法之一第二較佳實施例之示意圖。需注意的是，在第二較佳實施例中，與第一較佳實施例相同之元件係沿用相同的符號說明，且可具有相同的材料選擇，故後續說明中係不再贅述。如第5圖所示，本較佳實施例首先提供一基底100，基底100內形成有複數個STI 102。基底100上形成有一第一閘極結構110與第二閘極結構111，第一閘極結構110與第二閘極結構111主要包含一閘極介電層112、一閘極導電層114與一覆蓋層116，由下而上堆疊於基底100上。在第一閘極結構110與第二閘極結構111之側壁，分別形成有一第一側壁子120。

請繼續參閱第5圖。接下來，於第二閘極結構111兩側之基底100內分別形成一第二LDD 137，隨後於基底100上形成一遮罩(圖未示)，並進行一如第1圖所示之離子佈植製 程，以將一種摻雜質134佈植進入第一閘極結構110兩側，尤其是第一側壁子120兩側之基底100內。而在離子佈植製程之後，係於基底100上依序全面性地形成一含碳層142與一氮化矽層144，且如第5圖所示，含碳層142接觸第一側壁子120。在本較佳實施例中，含碳層142亦可是一使用含碳氣體與HCD作為前趨物形成之膜層；而氮化矽層144則較佳為一使用HCD作為前趨物形成之氮化矽層。另外，在本較佳實施例中含碳層142之厚度約為40埃；氮化矽層144之厚度約為130埃，然而含碳層142與氮化矽層144之厚度並不限於此，而是可依據製程所需調整。

請參閱第6圖。在形成含碳層142與氮化矽層144之後，係進行一回蝕刻製程150，以於第一閘極結構110與第二閘極結構111之側壁上，尤其是第一側壁子120上分別形或一犧牲側壁子152。犧牲側壁子152係包含含碳層142與氮化矽層144，且用以於第一閘極結構110兩側定義出SEG製程所需之凹槽的位置。

請參閱第7圖。接下來，係進行一熱處理132，使含碳層142與第一側壁子120進行一熱反應，而於含碳層142與第一側壁子120之間形成一保護層140。在本較佳實施例中，熱處理132包含一尖峰快速熱處理(spike rapid thermal process，spike RTP)，而熱處理132之一製程溫度係介於850 度~1000度(℃)。值得注意的是，保護層140係由含碳層142與包含氮化矽材料的第一側壁子120反應而得，因此保護層140包含氮碳化矽(SiCN-based)材料，如SiCN或SiOCN，但不限於此。與第一較佳實施例不同的是，第一較佳實施例之保護層140係具有一L型形狀，而在本較佳實施例中，保護層140僅產生於第一側壁子120與含碳層142接觸之界面，因此不具L形狀。另外更重要的是，本較佳實施例中熱處理132更用以於形成保護層140的同時，將摻雜質134驅入基底100，以於基底100內形成第一LDD 136。

接下來請參閱第8圖至第10圖，值得注意的是，第8圖至第10圖所揭露之各步驟係於進行熱處理132以形成保護層140與第一LDD 136之後實施，但該等步驟亦可實施於第一較佳實施例中，形成犧牲側壁子152之後。如第8圖所示，在進行熱處理132以形成保護層140與第一LDD 136之後，於基底100上形成另一覆蓋第二閘極結構111與第二LDD 137之遮罩(圖未示)，隨後利用該遮罩、覆蓋層116、犧牲側壁子152與STI 102作為一遮罩進行一蝕刻製程160，以於第一閘極結構110之犧牲側壁子152兩側之基底100內分別形成一凹槽162。

請繼續參閱第8圖。在形成凹槽162之後，可進行一預清洗(pre-clean)步驟，利用稀釋氫氟酸水溶液(diluted hydrofluoric acid)或一含有硫酸、過氧化氫、與去離子水的SPM混合溶液等清洗液來去除凹槽162表面的原生氧化物或其他不純物質。隨後進行一選擇性磊晶成長(selective epitaxial growth，SEG)製程170，使一磊晶層172，例如一磊晶矽鍺(silicon-germanium，SiGe)層或磊晶碳化矽(silicon carbide，SiC)層，沿著凹槽162底部及側邊內之基底100表面形成。利用SiGe或SiC晶格常數(lattice constant)不同於矽此一特性，形成磊晶層172以帶動通道區部分之單晶矽之晶格與帶結構(band structure)發生改變，藉以提升半導體元件的運作速度。隨後，移除遮罩。

請參閱第9圖。在形成磊晶層172之後，即移除犧牲側壁子152。值得注意的是，在移除犧牲側壁子152時，保護層140係可作為一蝕刻停止層，用以保護下方的第一側壁子120，使第一閘極結構110與第二閘極結構111的第一側壁子120皆得以保持完整的原來輪廓，且其寬度不會因耗損而減小。如第9圖所示，在移除犧牲側壁子152之後，保護層140係暴露於基底100上。

請參閱第10圖。在移除犧牲側壁子152之後，係於第一閘極結構110與第二閘極結構111之側壁，尤其是暴露出來的保護層140上形成一第二側壁子180，隨後於第二閘極結構111處形成另一遮罩(圖未示)，以及進行另一離子佈植 製程(圖未示)，而於第一閘極結構110之第二側壁子180兩側之磊晶層172內分別形成一第一源極/汲極182。而在形成第一源極/汲極182之後，更可利用另一離子佈植製程，於第二閘極結構111之第二側壁子180兩側之基底100內分別形成一第二源極/汲極183。由於第二側壁子180與第一源極/汲極182、第二源極/汲極183之製作為熟習該項技藝之人士所知，故於此不再贅述。

根據第一較佳實施例與第二較佳實施例所提供之半導體元件之製作方法，係於可於製作犧牲側壁子152之前，於第一側壁子120上先形成一SiCN材料保護層140；或可藉由熱處理132在驅入摻雜質134形成第一LDD 136的同時，使犧牲側壁子152的含碳層142與第一側壁子120反應形成SiCN材料保護層140。由於SiCN材料保護層140的蝕刻率不同於犧牲側壁子152與第一側壁子120，因此SiCN材料保護層140可作為第一側壁子120的保護屏障，使第一側壁子120的寬度與輪廓在移除犧牲側壁子152時皆不致受到影響，也因此可確保第一閘極結構110與第二閘極結構111側壁輪廓的完整。此外在形成第二側壁子180與第一源極/汲極182、第二源極/汲極183時，第一源極/汲極182與第一閘極結構110以及通道區域的距離以及第二源極/汲極183與第二閘極結構111以及通道區域的距離都能合乎預期，不會因為第一側壁子120因耗損而導致源極/汲極182、183距離縮小。 換句話說，本發明之第一與第二較佳實施例所提供之半導體元件之製作方法係可在不影響製程複雜度的前提之下，確保製程良率與產品可靠度。

接下來請參閱第11圖至第15圖，第11圖至第15圖係為本發明所提供之半導體元件之製作方法之一第三較佳實施例之示意圖。值得注意的是，本較佳實施例中，與前述第一、第二較佳實施例相同之組成要素係可採用相同的材料，故於此皆不再贅述。如第11圖所示，本較佳實施例首先提供一基底200，基底200內形成有複數個用以提供電性隔絕的STI 202。基底200上形成有一第一閘極結構210與一第二閘極結構211，第一閘極結構210與第二閘極結構211主要包含一閘極介電層212、一閘極導電層214與一覆蓋層216，由下而上堆疊於基底200上。在第一閘極結構210與第二閘極結構211之側壁，係形成有一第一側壁子220，第一側壁子220之寬度可為50埃，但不限於此。

請繼續參閱第11圖。接下來，於第二閘極結構211兩側之基底200內分別形成一第二LDD 237，隨後於基底200上形成一遮罩(圖未示)，並進行一第一較佳實施例所述之離子佈植製程(圖未示)，以將一種摻雜質234佈植進入第一側壁子220兩側之基底200內。而在離子佈植製程之後，係於基底200上依序全面性地形成一含碳層242與一氮化矽層 244，且如第11圖所示，含碳層242接觸第一側壁子220。在本較佳實施例中，含碳層242亦可是一使用含碳氣體與HCD作為前趨物形成之膜層；而氮化矽層244則較佳為一使用HCD作為前趨物形成之氮化矽層。另外，在本較佳實施例中含碳層242之厚度約為40埃；氮化矽層244之厚度約為130埃，然而含碳層242與氮化矽層244之厚度並不限於此，而是可依據製程所需調整。

請仍然參閱第11圖。在形成含碳層242與氮化矽層244之後，係進行一回蝕刻製程250，以分別於第一閘極結構210與第二閘極結構211之側壁上，尤其是第一側壁子220上形成一犧牲側壁子252。犧牲側壁子252係包含含碳層242與氮化矽層244，且用以於第一閘極結構210兩側定義出SEG製程所需之凹槽的位置。

請參閱第12圖。形成犧牲側壁子252之後，於基底200上形成一遮罩218，隨後利用遮罩218、覆蓋層216、犧牲側壁子252與STI 202作為一遮罩進行一蝕刻製程260，以於第一閘極結構210之犧牲側壁子252兩側之基底200內分別形成一凹槽262。

請參閱第13圖。在蝕刻製程260之後，係進行一熱處理232，使含碳層242與第一側壁子220進行一熱反應，而於 含碳層242與第一側壁子220之間形成一保護層240。在本較佳實施例中，熱處理232之製程參數可參考前述第一與第二較佳實施例，故不再贅述。值得注意的是，在本較佳實施例中，保護層240亦是僅產生於第一側壁子220與含碳層242接觸之界面。另外更重要的是，本較佳實施例中熱處理232更用以於形成保護層240的同時，將摻雜質234驅入基底200，以於基底200內形成第一LDD 236。

請參閱第14圖。熱處理232之後，係進行一SEG製程(可參考第8圖)，使一磊晶層272，例如一磊晶SiGe層或磊晶碳化矽SiC層，沿著凹槽262底部及側邊內之基底200表面形成。而在形成磊晶層272之後，即移除犧牲側壁子252。值得注意的是，在移除犧牲側壁子252時，保護層240係可作為一蝕刻停止層，用以保護下方的第一側壁子220，使第一側壁子220保持完整的原來輪廓，且其寬度不會因耗損而減小。如第14圖所示，在移除犧牲側壁子252之後，保護層240係暴露於基底200上。

請參閱第15圖。在移除犧牲側壁子252之後，係於第一閘極結構210與第二閘極結構211之側壁，尤其是暴露出來的保護層240上分別形成一第二側壁子280。隨後進行另一離子佈植製程(圖未示)，而於第二側壁子280兩側之磊晶層272內分別形成一第一源極/汲極282。而在形成第一源極 汲極282之後，更可利用另一離子佈植製程，於第二閘極結構211之第二側壁子280兩側之基底200內分別形成一第二源極/汲極283。由於第二側壁子280、第一源極/汲極282、以及第二源極/汲極283之製作為熟習該項技藝之人士所知，故於此不再贅述。

根據第三較佳實施例所提供之半導體元件之製作方法，係於SEG相關製程，尤其是在用以形成凹槽262的蝕刻製程260之後，藉由熱處理232在驅入摻雜質234形成第一LDD 236的同時，使犧牲側壁子252的含碳層242與第一側壁子220反應形成SiCN材料保護層240。由於SiCN材料保護層240的蝕刻率不同於犧牲側壁子252與第一側壁子220，因此SiCN材料保護層240可作為第一側壁子220的保護屏障，使第一側壁子220的寬度與輪廓在移除犧牲側壁子252時皆不致受到影響，也因此可確保第一閘極結構210與第二閘極結構211側壁輪廓的完整。此外在形成第二側壁子280、第一源極/汲極282、與第二源極/汲極283時，第一源極/汲極282與第一閘極結構210以及通道區域的距離，以及第二源極/汲極283與第二閘極結構211以及通道區域的距離皆合乎預期，不會因為第一側壁子220因耗損而導致源極/汲極282、283距離縮小。換句話說，本發明提供之第三較佳實施例亦可在不影響製程複雜度的前提之下，確保製程良率與產品可靠度。

接下來請參閱第16圖至第20圖，第16圖至第20圖係為本發明所提供之半導體元件之製作方法之一第四較佳實施例之示意圖。值得注意的是，本較佳實施例中，與前述第一至第三較佳實施例相同之組成要素係可採用相同的材料，故於此皆不再贅述。如第16圖所示，本較佳實施例首先提供一基底300，基底300內形成有複數個用以提供電性隔絕的STI 302。基底300上形成有一第一閘極結構310與一第二閘極結構311，第一閘極結構310與第二閘極結構311主要包含一閘極介電層312、一閘極導電層314與一覆蓋層316。而在第一閘極結構310與第二閘極結構311之側壁，係分別形成有一第一側壁子320。

請繼續參閱第16圖。接下來，先於第二閘極結構311兩側之基底300內分別形成一第二LDD 337，隨後於基底300上形成一遮罩(圖未示)，並進行一第一較佳實施例所述之離子佈植製程(圖未示)，以將一種摻雜質334佈植進入第一閘極結構310第一側壁子320兩側之基底300內。而在離子佈植製程之後，係於基底300上依序全面性地形成一含碳層342與一氮化矽層344，且如第16圖所示，含碳層342接觸第一側壁子320。在本較佳實施例中，含碳層342亦可是一使用含碳氣體與HCD作為前趨物形成之膜層；而氮化矽層344則較佳為一使用HCD作為前趨物形成之氮化矽 層。另外，在本較佳實施例中含碳層342之厚度約為40埃；氮化矽層344之厚度約為130埃，然而含碳層342與氮化矽層344之厚度並不限於此，而是可依據製程所需調整。

請仍然參閱第16圖。在形成含碳層342與氮化矽層344之後，係進行一回蝕刻製程350，以於第一閘極結構310與第二閘極結構311之側壁上，尤其是第一側壁子320上分別形成一犧牲側壁子352，用以於第一閘極結構310兩側定義出SEG製程所需之凹槽的位置。

請參閱第17圖。形成犧牲側壁子352之後，於基底300上在形成一遮罩318，隨後利用遮罩318、覆蓋層316、犧牲側壁子352與STI 302作為一遮罩進行一蝕刻製程360，以於第一閘極結構310的犧牲側壁子352兩側之基底300內分別形成一凹槽362。並且在形成凹槽362以及利用預清洗製程去除凹槽362表面的原生氧化物或其他不純物質之後，進行一SEG製程370，使一磊晶層372，例如一磊晶SiGe層或磊晶碳化矽SiC層，沿著凹槽362底部及側邊內之基底300表面形成。

請參閱第18圖。在SEG製程370之後，係移除遮罩318，隨後進行一熱處理332，使含碳層342與第一側壁子320進行一熱反應，而於含碳層342與第一側壁子320之間形成一 保護層340。在本較佳實施例中，熱處理332之製程參數可參考前述第一至第三較佳實施例，故不再贅述。值得注意的是，在本較佳實施例中，保護層340亦是僅產生於第一側壁子320與含碳層342接觸之界面。另外更重要的是，本較佳實施例中熱處理332更用以於形成保護層340的同時，將摻雜質334驅入基底300，以於基底300內形成第一LDD 336。

請參閱第19圖。在進行熱處理332以形成SiCN材料保護層340與LDD 336之後，即移除犧牲側壁子352。值得注意的是，在移除犧牲側壁子352時，保護層340係可作為一蝕刻停止層，用以保護下方的第一側壁子320，使第一側壁子320保持完整的原來輪廓，且其寬度不會因耗損而減小。如第19圖所示，在移除犧牲側壁子352之後，保護層340係暴露於基底300上。

請參閱第20圖。在移除犧牲側壁子352之後，係於第一閘極結構310與第二閘極結構311之側壁，尤其是暴露出來的保護層340上分別形成一第二側壁子380，隨後進行另一離子佈植製程(圖未示)，而於第二側壁子380兩側之磊晶層372內分別形成一第一源極/汲極382。而在形成第一源極汲極382之後，更可利用另一離子佈植製程，於第二閘極結構311之第二側壁子380兩側之基底300內分別形成一第二源極/汲極383。由於第二側壁子380、第一源極/汲極382、 以及第二源極/汲極383之製作為熟習該項技藝之人士所知，故於此不再贅述。

根據第四較佳實施例所提供之半導體元件之製作方法，係於SEG製程370之後，藉由熱處理332在驅入摻雜質334形成LDD 336的同時，使犧牲側壁子352的含碳層342與第一側壁子320反應形成SiCN材料保護層340，並利用SiCN材料保護層340作為第一側壁子220的保護屏障，使第一側壁子320的寬度與輪廓在移除犧牲側壁子352時皆不致受到影響，也因此可確保第一閘極結構310與第二閘極結構311側壁輪廓的完整。此外在形成第二側壁子380、第一源極/汲極382、與第二源極/汲極383時，第一源極/汲極382與第一閘極結構310以及通道區域的距離，以及第二源極/汲極383與第二閘極結構311以及通道區域的距離都能合乎預期，不會因為第一側壁子320因耗損而導致源極/汲極382、383距離縮小。換句話說，本發明提供之第三較佳實施例亦可在不影響製程複雜度的前提之下，確保製程良率與產品可靠度。

接下來請參閱第21圖至第24圖，第21圖至第24圖係為本發明所提供之半導體元件之製作方法之一第五較佳實施例之示意圖。值得注意的是，本較佳實施例中，與前述較佳實施例相同之組成要素係可採用相同的材料，故於此皆不 再贅述。如第21圖所示，本較佳實施例首先提供一基底400，基底400內形成有複數個用以提供電性隔絕的STI 402。基底400上形成有一第一閘極結構410與一第二閘極結構411，第一閘極結構410與第二閘極結構411主要包含一閘極介電層412、一閘極導電層414與一覆蓋層416，由下而上堆疊於基底400上。在第一閘極結構410與第二閘極結構411之側壁，係形成有一第一側壁子420，第一側壁子420之寬度可為50埃，但不限於此。

請繼續參閱第21圖。接下來，於第二閘極結構411兩側之基底400內分別形成一第二LDD 437。而在形成第二LDD 437之後，於基底400上形成一遮罩(圖未示)，並進行前述較佳實施例所述之離子佈植製程(圖未示)，以將一種摻雜質434佈植進入第一閘極結構410之第一側壁子420兩側之基底400內。

請參閱第22圖。在離子佈植製程之後，於基底400上依序全面性地形成一含碳層442與一氮化矽層444，且如第22圖所示，含碳層442接觸第一側壁子420。在本較佳實施例中，含碳層442亦可是一使用含碳氣體與HCD作為前趨物形成之膜層；而氮化矽層444則較佳為一使用HCD作為前趨物形成之氮化矽層。另外，在本較佳實施例中含碳層442之厚度約為40埃；氮化矽層444之厚度約為130埃，然而 含碳層442與氮化矽層444之厚度並不限於此，而是可依據製程所需調整。

請參閱第23圖。形成含碳層442與氮化矽層444之後，係進行一如前述之熱處理432，使含碳層442與第一側壁子420進行一熱反應，而於含碳層442與第一側壁子420之間形成一保護層440。在本較佳實施例中，熱處理432之製程參數可參考前述之較佳實施例，故不再贅述。值得注意的是，在本較佳實施例中，保護層440亦是僅產生於第一側壁子420與含碳層442接觸之界面。另外更重要的是，本較佳實施例中熱處理432更用以於形成保護層440的同時，將摻雜質434驅入基底400，以於基底400內形成第一LDD 436。

請參閱第24圖。在形成保護層440與第一LDD 436之後，係進行一回蝕刻製程450，以於第一閘極結構410與第二閘極結構411之側壁上，尤其是第一側壁子420上形成一犧牲側壁子452。犧牲側壁子452係包含含碳層442與氮化矽層444，且用以於第一閘極結構410兩側定義出SEG製程所需之凹槽的位置。

在形成犧牲側壁子452之後，係可進行前述之形成凹槽、SEG製程、形成源極/汲極等步驟，而完成MOS電晶體之製作，由於該等步驟可參閱前述之較佳實施例所述，故於此係 不再贅述。

根據第五較佳實施例所提供之半導體元件之製作方法，係於SEG相關製程，尤其是在用以定義凹槽的犧牲側壁子452形成之前，藉由熱處理432在驅入摻雜質434形成第一LDD 436的同時，於第一側壁子420上形成SiCN材料保護層440。由於SiCN材料保護層440的蝕刻率不同於犧牲側壁子452與第一側壁子420，因此SiCN材料保護層440可作為第一側壁子420的保護屏障，使第一側壁子420的寬度與輪廓在移除犧牲側壁子452時皆不致受到影響，也因此可確保第一閘極結構410與第二閘極結構411側壁輪廓的完整。此外在形成第二側壁子與源極/汲極時，源極/汲極與閘極結構以及通道區域的距離係合乎預期，不會因為第一側壁子因耗損而導致源極/汲極距離縮小。換句話說，本發明提供之第五較佳實施例亦可在不影響製程複雜度的前提之下，確保製程良率與產品可靠度。

接下來請參閱第25圖至第28圖，第25圖至第28圖係為本發明所提供之半導體元件之製作方法之一第六較佳實施例之示意圖。需注意的是，值得注意的是，本較佳實施例中，與前述較佳實施例相同之組成要素係可採用相同的材料，故於此皆不再贅述。如第25圖所示，本較佳實施例首先提供一基底500，基底500內形成有複數個STI 502。基底 500上形成有一第一閘極結構510與第二閘極結構511，第一閘極結構510與第二閘極結構511主要包含一閘極介電層512、一閘極導電層514與一覆蓋層516，由下而上堆疊於基底500上。在第一閘極結構510與第二閘極結構511之側壁，係形成有一第一側壁子520。

請繼續參閱第25圖。接下來於基底500上依序全面性地形成一含碳層542與一氮化矽層544，且如第25圖所示，含碳層542接觸第一側壁子520。在本較佳實施例中，含碳層542亦可是一使用CHCD作為前趨物形成之膜層；而氮化矽層544則較佳為一使用HCD作為前趨物形成之氮化矽層。另外，在本較佳實施例中含碳層542之厚度約為40埃；氮化矽層544之厚度約為130埃，然而含碳層542與氮化矽層544之厚度並不限於此，而是可依據製程所需調整。

請參閱第26圖。而在形成含碳層542與氮化矽層544之後，係利用不同的離子佈植製程將互補的第一摻雜質534與第二摻雜質535分別佈植進入第一閘極結構510與第二閘極結構511兩側之基底500內。另外值得注意的是，在本較佳實施例中含碳層542與氮化矽層544可作為一複合封層(seal layer)，因此第一摻雜質534與第二摻雜質535皆須穿透含碳層542與氮化矽層544進入基底500。

請參閱第27圖。在完成上述離子佈植製程之後，係進行一如前述之熱處理532，使含碳層542與第一側壁子520進行一熱反應，而於含碳層542與第一側壁子520之間形成一保護層540。在本較佳實施例中，熱處理532之製程參數可參考前述之較佳實施例，故不再贅述。值得注意的是，在本較佳實施例中，保護層540亦是僅產生於第一側壁子520與含碳層542接觸之界面。另外更重要的是，本較佳實施例中熱處理532更用以於形成保護層540的同時，將摻雜質534與535驅入基底500，以於基底500內形成第一LDD 536與第二LDD 537。

請參閱第28圖。接下來係進行一回蝕刻製程550，以於第一閘極結構510與第二閘極結構511之側壁上，尤其是第一側壁子520上形成一犧牲側壁子552。犧牲側壁子552係包含含碳層542與氮化矽層544，且用以於第一閘極結構510兩側定義出SEG製程所需之凹槽的位置。

在形成犧牲側壁子552之後，係可進行前述之形成凹槽、SEG、形成源極/汲極等步驟，而完成MOS電晶體之製作，由於該等步驟可參閱前述之較佳實施例所述，故於此係不再贅述。

根據第六較佳實施例所提供之半導體元件之製作方法， 係於SEG相關製程，尤其是在用以定義凹槽的犧牲側壁子552形成之前，甚至是將第一摻雜質534與第二摻雜質535佈植進入基底500之前先形成含碳層542與氮化矽層544。隨後藉由熱處理532在驅入摻雜質534、535形成第一LDD 536與第二LDD 537的同時，於第一側壁子520上形成SiCN材料保護層540。由於SiCN材料保護層540的蝕刻率不同於犧牲側壁子552與第一側壁子520，因此SiCN材料保護層440可作為第一側壁子520的保護屏障，使第一側壁子520的寬度與輪廓在移除犧牲側壁子552時皆不致受到影響，也因此可確保第一閘極結構510與第二閘極結構511側壁輪廓的完整。換句話說，本發明提供之第五較佳實施例亦可在不影響製程複雜度的前提之下，確保製程良率與產品可靠度。更重要的是，因為本較佳實施例中形成LDD的第一摻雜質534與第二摻雜質535必需穿透含碳層542與氮化矽層544所構成的封層，所以可使得第一LDD 536和第二LDD 537獲得一超淺接面輪廓，而可有效抑制短通道效應，改善半導體元件之效能。

根據本發明所提供之半導體元件之製作方法，係於形成犧牲側壁子之前、形成SEG製程所需之凹槽之前、形成凹槽之後，或進行SEG製程形成磊晶層之後利用熱處理使犧牲側壁子的含碳層與第一側壁子產生熱反應，而於含碳層與第一側壁子之間形成一SiCN材料保護層，是以在移除犧牲 側壁子時，SiCN材料保護層可作為一蝕刻停止層，保護其下方的第一側壁子，避免第一側壁子耗損。由於第一側壁子並未產生任何耗損情形且保有原來的輪廓，因此後續各組成元件的製程如第二側壁子以及源極/汲極的製作係可順利的進行，且可製作出符合製程及產品要求的第二側壁子以及源極/汲極。此外，該熱處理更可用以將用以形成LDD的摻雜質驅入基底而直接形成LDD，故本發明所提供之半導體元件之製作方法不僅可成功整合於現有製程中，且可在不增加製程複雜度的前提下，更加確保製程良率與產品可靠度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200、300、400、500‧‧‧基底

102、202、302、402、502‧‧‧淺溝隔離

110、210、310、410、510‧‧‧第一閘極結構

111、211、311、411、511‧‧‧第二閘極結構

112、212、312、412、512‧‧‧閘極介電層

114、214、314、414、514‧‧‧閘極導電層

116、216、316、416、516‧‧‧覆蓋層

118、118a、218、318‧‧‧遮罩

120、220、320、420、520‧‧‧第一側壁子

130‧‧‧離子佈植製程

132、232、332、432、532‧‧‧熱處理

134、234、334、434、534‧‧‧摻雜質

535‧‧‧摻雜質

136、236、336、436、536‧‧‧第一輕摻雜汲極

137、237、337、437、537‧‧‧第二輕摻雜汲極

140、240、340、440、540‧‧‧保護層

142、242、342、442、542‧‧‧含碳層

144、244、344、444、544‧‧‧氮化矽層

150、250、350、450、550‧‧‧回蝕刻製程

152、252、352、452、552‧‧‧犧牲側壁子

160、260、360‧‧‧蝕刻製程

162、262、362‧‧‧凹槽

170、370‧‧‧選擇性磊晶成長製程

172、272、372‧‧‧磊晶層

180、280、380‧‧‧第二側壁子

182、282、382‧‧‧第一源極/汲極

183、283、383‧‧‧第二源極/汲極

第1圖至第4圖係為本發明所提供之半導體元件之製作方法之一第一較佳實施例之示意圖。

第5圖至第10圖係為本發明所提供之半導體元件之製作方法之一第二較佳實施例之示意圖，此外第8圖至第10圖所揭露之步驟亦可實施於第一較佳實施例之第4圖所揭露之步驟之後。

第11圖至第15圖係為本發明所提供之半導體元件之製作方法之一第三較佳實施例之示意圖。

第16圖至第20圖係為本發明所提供之半導體元件之製 作方法之一第四較佳實施例之示意圖。

第21圖至第24圖係為本發明所提供之半導體元件之製作方法之一第五較佳實施例之示意圖。

第25圖至第28圖係為本發明所提供之半導體元件之製作方法之一第六較佳實施例之示意圖。

100‧‧‧基底

102‧‧‧淺溝隔離

110‧‧‧第一閘極結構

111‧‧‧第二閘極結構

112‧‧‧閘極介電層

114‧‧‧閘極導電層

116‧‧‧覆蓋層

132‧‧‧熱處理

136‧‧‧第一輕摻雜汲極

137‧‧‧第二輕摻雜汲極

140‧‧‧保護層

142‧‧‧含碳層

144‧‧‧氮化矽層

152‧‧‧犧牲側壁子

Claims (30)

1. 一種半導體元件之製作方法，包含有：提供一基底，該基底上係形成有至少一閘極結構，且該閘極結構之側壁上形成有一第一側壁子；進行一離子佈植製程，以將一種摻雜質(dopants)佈植進入該基底；於該閘極結構之側壁上形成一犧牲側壁子，該犧牲側壁子至少包含一含碳層(carbon-containing layer)，且該含碳層接觸該第一側壁子；以及進行一熱處理，使該含碳層與該第一側壁子反應，而於該含碳層與該第一側壁子之間形成一保護層。
2. 如申請專利範圍第1項所述之製作方法，其中該含碳層包含一使用含碳氣體與六氯二矽烷(carbon-containing hexachlorodisilane，Si₂Cl₆，HCD)形成之含碳層。
3. 如申請專利範圍第1項所述之製作方法，其中該保護層包含氮碳化矽(silicon carbon nitride based，SiCN-based)材料。
4. 如申請專利範圍第3項所述之製作方法，其中該氮碳化矽材料更包含氮碳氧化矽(silicon oxycarb onitride，SiOCN)。
5. 如申請專利範圍第1項所述之製作方法，其中形成該犧 牲側壁子之步驟更包含：於該基底上依序全面性地(blanketly)形成該含碳層與一氮化矽層；以及回蝕刻該氮化矽層與該含碳層，以形成該犧牲側壁子。
6. 如申請專利範圍第5項所述之製作方法，其中該氮化矽層係包含一使用六氯二矽烷(hexachlorodisilane，Si₂Cl₆，HCD)形成之氮化矽層。
7. 如申請專利範圍第1項所述之製作方法，其中該熱處理更用以於形成該保護層的同時，將該等摻雜質驅入(drive-in)該基底，以於該基底內形成輕摻雜汲極(lightly-doped drains，LDDs)。
8. 如申請專利範圍第1項所述之製作方法，更包含：進行一蝕刻製程，以於該犧牲側壁子兩側之該基底內分別形成一凹槽；以及進行一選擇性磊晶成長(selective epitaxial growth，SEG)製程，以於該等凹槽內分別形成一磊晶層。
9. 如申請專利範圍第8項所述之製作方法，其中該熱處理係進行於該蝕刻製程之前。
10. 如申請專利範圍第8項所述之製作方法，其中該熱處理係進行於該蝕刻製程之後，與該SEG製程之前。
11. 如申請專利範圍第8項所述之製作方法，其中該熱處理係進行於該SEG製程之後。
12. 如申請專利範圍第8項所述之製作方法，更包含於形成該等磊晶層之後移除部分該犧牲側壁子，而暴露出該保護層。
13. 如申請專利範圍第12項所述之製作方法，更包含以下步驟，進行於移除該犧牲側壁子之後：於該保護層上形成一第二側壁子；以及於該第二側壁子兩側之該等磊晶層內分別形成一源極/汲極。
14. 如申請專利範圍第1項所述之製作方法，其中該熱處理包含一尖峰快速熱處理(spike rapid thermal process，spike RTP)。
15. 如申請專利範圍第1項所述之製作方法，其中該熱處理之一製程溫度係介於850度~1000度(℃)。
16. 一種半導體元件，包含有：一閘極結構；一第一側壁子，設置於該閘極結構之側壁上；一第二側壁子，設置於該第一側壁子上，且該第二側壁子包含一氮化矽層與一含碳層；一碳氮化矽材料保護層(SiCN-based protecting layer)，設置於該第一側壁子與該第二側壁子之間，且該第二側壁子之該含碳層係設置於該SiCN材料保護層與第二側壁子之該氮化矽層之間；以及磊晶層，分別設置於該第二側壁子兩側。
17. 如申請專利範圍第16項所述之半導體元件，其中該氮化矽層係包含一用六氯二矽烷(HCD)形成之氮化矽層。
18. 如申請專利範圍第16項所述之半導體元件，其中該含碳層包含一使用含碳氣體與六氯二矽烷(HCD)形成之含碳層。
19. 如申請專利範圍第16項所述之半導體元件，其中該碳氮化矽材料保護層更包含氮碳氧化矽(silicon oxycarbonitride，SiOCN)。
20. 如申請專利範圍第16項所述之半導體元件，其中該碳 氮化矽材料保護層係包含一L形狀。
21. 一種半導體元件之製作方法，包含有：提供一基底，該基底上係形成有至少一閘極結構，且該閘極結構之側壁上形成有一第一側壁子；於該基底上形成至少一含碳層，且該含碳層接觸該第一側壁子；進行一熱處理，使該含碳層與該第一側壁子反應，而於該含碳層與該第一側壁子之間形成一保護層；以及進行一回蝕刻製程，以移除部分該含碳層與該保護層，而於該閘極結構之側壁上形成一犧牲側壁子。
22. 如申請專利範圍第21項所述之製作方法，其中該含碳層包含一使用含碳氣體與六氯二矽烷形成之含碳層。
23. 如申請專利範圍第21項所述之製作方法，其中該保護層包含氮碳化矽材料。
24. 如申請專利範圍第23項所述之製作方法，其中該氮碳化矽材料更包含氮碳氧化矽。
25. 如申請專利範圍第21項所述之製作方法，更包含於該含碳層上形成一氮化矽層，且該氮化矽層係包含一使用六氯 二矽烷形成之氮化矽層。
26. 如申請專利範圍第21項所述之製作方法，更包含進行一離子佈植製程，以將一種摻雜質佈植進入該基底。
27. 如申請專利範圍第26項所述之製作方法，其中該熱處理更用以於形成該保護層的同時，將該等摻雜質驅入該基底，以於該基底內形成輕摻雜汲極。
28. 如申請專利範圍第26項所述之製作方法，其中該熱處理係進行於該離子佈植製程之後。
29. 如申請專利範圍第26項所述之製作方法，其中該含碳層係形成於該離子佈植製程之後。
30. 如申請專利範圍第26項所述之製作方法，其中該含碳層係形成於該離子佈植製程之前。