TWI527381B - 頻率產生系統、電壓控制振盪器模組及其訊號頻率調整方法 - Google Patents

Description

頻率產生系統、電壓控制振盪器模組及其訊號頻率調 整方法

本發明是有關於一種頻率產生電路及其頻率調整方法，且特別是有關於一種電壓控制振盪器模組及其訊號頻率調整方法與頻率產生系統。

請參考圖1，其繪示一種習知的電壓控制振盪器的概要電路圖。此電壓控制振盪器(voltage-controlled oscillator，VCO)100是以環形振盪器(ring oscillator)110為基礎來實施，其受控於一控制電壓Vctrl來產生頻率訊號fout。此處的控制電壓Vctrl是經由單位增益緩衝器120輸出來驅動環形振盪器110。環形振盪器110各級的單位延遲元件112則是利用P型及N型金氧半電晶體來實施的反向器。一般而言，環形振盪器110各級的單位延遲元件112對控制電壓Vctrl的變化非常敏感，因此只要控制電壓Vctrl稍加變化，頻率訊號fout的頻率值也會隨之產生大幅度的改變。此一特點將致使環形振盪器110具有較大的增益(gain)，此處的增益是指頻率訊號fout之頻率值與控制電壓Vctrl之電壓值的比例，其可以電壓頻率曲線來加以表示。

一般而言，電壓控制振盪器100可能會應用在不同的訊號傳輸介面。針對不同的訊號傳輸介面，電壓控制振盪器100在操作過程中必須要能夠提供具有對應頻率值的頻 率訊號fout。利用調整環形振盪器110的增益及偏壓點的方式可達到調整頻率訊號fout之頻率值的目的。在習知技術中，環形振盪器110的增益及偏壓點的調整方式是藉由改變單位增益緩衝器120的結構特性來達成，但是此種方式也有可能導致其他的問題產生，包括環形振盪器110的增益難以調整；較大的環形振盪器110的增益會造成較大的雜訊；以及控制電壓Vctrl的操作範圍狹小並且操作點不在增益曲線的中心等問題。此外，在部分應用例中，作為單位增益緩衝器120的運算放大器為了維持高電流、高頻寬及低雜訊的操作也會消耗較多的功率。因此，提供一個訊號頻率可隨傳輸介面來調整的電壓控制振盪器有其必要性。

本發明提供一種電壓控制振盪器模組，其可根據所耦接的傳輸介面來調整其訊號頻率。

本發明提供一種訊號頻率調整方法，其可根據電路模組所耦接的傳輸介面來調整其訊號頻率。

本發明提供一種頻率產生系統，其可根據所耦接的傳輸介面來調整其訊號頻率。

本發明提供一種電壓控制振盪器模組，包括一電壓控制振盪器單元以及一增益調整單元。電壓控制振盪器單元用以根據一控制電壓來產生一頻率訊號。增益調整單元耦接至電壓控制振盪器單元，用以接收一第一調整電壓、一 第二調整電壓及一參考電壓，以藉此調整控制電壓，從而調整頻率訊號之頻率值。增益調整單元包括一調整電路單元以及一參考電路單元。調整電路單元耦接至一系統電壓，用以接收第一調整電壓或第二調整電壓，以藉此調整控制電壓。參考電路單元耦接至調整電路單元，用以接收參考電壓，以藉此調整控制電壓，從而降低頻率訊號受系統電壓之雜訊的影響。頻率訊號之頻率值與第一調整電壓之電壓值的一第一電壓頻率曲線響應於調整電路單元的一結構特性來改變。

在本發明之一實施例中，上述之電壓控制振盪器模組利用一傳輸介面耦接至一主機。調整電路單元用以根據傳輸介面的種類，選擇根據第一調整電壓及第二調整電壓兩者至少其中之一來調整控制電壓。

在本發明之一實施例中，上述之頻率訊號之頻率值與第二調整電壓之電壓值的一第二電壓頻率曲線響應於調整電路單元的結構特性來改變。

在本發明之一實施例中，上述之增益調整單元更包括一訊號選擇單元。訊號選擇單元用以接收第一調整電壓及第二調整電壓，並且受控於一選擇訊號，以選擇輸出第一調整電壓及第二調整電壓兩者至少其中之一至調整電路單元。

在本發明之一實施例中，上述之電壓控制振盪器模組配置於一記憶體儲存裝置。記憶體儲存裝置耦接至主機，並且包括一記憶體控制器。記憶體控制器用以根據傳輸介 面的種類，利用選擇訊號來控制訊號選擇單元，以讓訊號選擇單元輸出第一調整電壓及第二調整電壓兩者至少其中之一至調整電路單元。

在本發明之一實施例中，上述之調整電路單元包括一第一調整電晶體。第一調整電晶體具有第一端、第二端及控制端。第一調整電晶體的第一端耦接至系統電壓，第一調整電晶體的控制端用以接收第一調整電壓。

在本發明之一實施例中，上述之參考電路單元包括一第一參考電晶體。第一參考電晶體耦接至第一調整電晶體。第一參考電晶體具有第一端、第二端及控制端。第一參考電晶體的第一端耦接至第一調整電晶體的第二端，第一參考電晶體的第二端耦接至電壓控制振盪器單元，以及第一參考電晶體的控制端用以接收參考電壓。系統電壓經由第一調整電晶體及第一參考電晶體轉換為控制電壓，以提供至電壓控制振盪器單元。

在本發明之一實施例中，上述之調整電路單元更包括一第二調整電晶體。第二調整電晶體具有第一端、第二端及控制端。第二調整電晶體的第一端耦接至系統電壓，第二調整電晶體的控制端用以接收第二調整電壓。

在本發明之一實施例中，上述之參考電路單元更包括一第二參考電晶體。第二參考電晶體耦接至第二調整電晶體。第二參考電晶體具有第一端、第二端及控制端。第二參考電晶體的第一端耦接至第二調整電晶體的第二端，第二參考電晶體的第二端耦接至電壓控制振盪器單元，以及 第二參考電晶體的控制端耦接至參考電壓。系統電壓經由第二調整電晶體及第二參考電晶體轉換為控制電壓，以提供至電壓控制振盪器單元。

在本發明之一實施例中，上述之增益調整單元更包括一運算放大器。運算放大器具有第一輸入端、第二輸入端及輸出端。運算放大器的第一輸入端及輸出端耦接至參考電路單元，運算放大器的第二輸入端耦接至參考電壓，以及運算放大器的輸出端用以提供參考電壓至參考電路單元。

在本發明之一實施例中，上述之電壓控制振盪器單元包括多個串聯耦接之單位延遲元件。增益調整單元更包括一調整電容單元。調整電容單元包括多個可變電容器。各可變電容器之一端耦接至對應的單位延遲元件之輸出端，各可變電容器之另一端耦接至一接地電壓。各可變電容器之電容值用以根據第二調整電壓進行調整，以提供控制電壓至電壓控制振盪器單元。

在本發明之一實施例中，上述之第一及第二調整電晶體各為一金氧半場效電晶體，結構特性為金氧半場效電晶體的一通道寬長比。

本發明提供一種電壓控制振盪器模組的訊號頻率調整方法。電壓控制振盪器模組包括一調整電路單元。調整電路單元耦接至系統電壓。訊號頻率調整方法包括如下步驟。接收一第一調整電壓、一第二調整電壓及一參考電壓。根據第一調整電壓及第二調整電壓兩者至少其中之一來調 整一控制電壓。根據參考電壓來調整控制電壓，以降低一頻率訊號受系統電壓之雜訊的影響。根據控制電壓來產生頻率訊號。頻率訊號之頻率值與第一調整電壓之電壓值的一第一電壓頻率曲線響應於調整電路單元的一結構特性來改變。

在本發明之一實施例中，上述之電壓控制振盪器模組利用一傳輸介面耦接至一主機。在根據第一調整電壓及第二調整電壓兩者至少其中之一來調整控制電壓的步驟中，係根據傳輸介面的種類，選擇根據第一調整電壓及第二調整電壓兩者至少其中之一來調整控制電壓。

在本發明之一實施例中，上述之頻率訊號之頻率值與第二調整電壓之電壓值的一第二電壓頻率曲線響應於調整電路單元的結構特性來改變。

在本發明之一實施例中，上述之訊號頻率調整方法更包括如下步驟。接收一選擇訊號，以據此根據第一調整電壓及第二調整電壓兩者至少其中之一來調整控制電壓。

在本發明之一實施例中，上述之電壓控制振盪器模組包括多個可變電容器。訊號頻率調整方法更包括如下步驟。根據第二調整電壓來調整各可變電容器之電容值，以提供控制電壓至電壓控制振盪器單元。

本發明提供一種頻率產生系統，包括一鎖相迴路、一控制訊號產生單元。鎖相迴路用以根據一參考頻率及一回饋訊號來產生一頻率訊號，並且輸出頻率訊號來作為回饋訊號。鎖相迴路包括一電壓控制振盪器模組，並且電壓控 制振盪器模組接收鎖相迴路內部所產生的一第一調整電壓。控制訊號產生單元耦接至鎖相迴路，並且用以根據鎖相迴路的一上訊號與一下訊號來提供一第二調整電壓至電壓控制振盪器模組。電壓控制振盪器模組用以根據一控制電壓來產生一頻率訊號。並且，電壓控制振盪器模組接收一第一調整電壓、一第二調整電壓及一參考電壓，以藉此調整控制電壓，從而調整頻率訊號之頻率值。電壓控制振盪器模組包括至少一調整電路單元。頻率訊號之頻率值與第一調整電壓之電壓值的一第一電壓頻率曲線響應於調整電路單元的一結構特性來改變。

基於上述，在本發明之範例實施例中，頻率訊號與調整電壓兩者間的電壓頻率曲線係響應於調整電路單元的結構特性來改變，因此電壓控制振盪器模組可根據所耦接傳輸介面之不同，利用調整電壓來調整頻率訊號的頻率值。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖2A繪示本發明一實施例之電壓控制振盪器模組的概要示意圖。圖2B繪示一記憶體儲存裝置耦接至一主機的概要方塊圖。請參照圖2A及圖2B，記憶體儲存裝置300包括連接器302、記憶體控制器304與可複寫式非揮發性記憶體模組306。在實際應用上，電壓控制振盪器模組200例如是配置於記憶體儲存裝置300內部的連接器302，並 且經由一傳輸介面耦接至主機10。在本實施例中，電壓控制振盪器模組200根據第一調整電壓Vctrl1或第二調整電壓Vctrl2來調整頻率訊號fout之頻率值。並且，根據傳輸介面種類的不同，電壓控制振盪器模組200選擇第一調整電壓Vctrl1或第二調整電壓Vctrl2來作為調整頻率訊號fout之頻率值的依據。

在本範例實施例中，主機10與連接器302之間的傳輸介面是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，兩者間的傳輸介面亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、平行先進附件(Parallel Advanced Technology Attachment，PATA)標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型可複寫式非揮發性(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。

記憶體控制器304用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組306中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組306是耦接至記憶體控制器304，並且用以儲存主機系統1000所寫入之資料。在本範例實施例中，可複寫式非揮發性記憶體模組306為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組306亦可是單階記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他可複寫式非揮發性記憶體模組或其他具有相同特性的記憶體模組。

因此，在本發明的其中一種實施態樣中，電壓控制振盪器模組200在應用上會是低頻時選擇第一調整電壓Vctrl1來調整頻率訊號fout之頻率值，高頻時選擇第二調整電壓Vctrl1來調整頻率訊號fout之頻率值。亦即，當記憶體儲存裝置300耦接到不同的主機時，記憶體控制器304會因所主機的傳輸介面的不同來選擇適當的調整電壓。

進一步而言，請再參考圖2A，本實施例之電壓控制振盪器模組200包括一電壓控制振盪器單元210以及一增益調整單元220。電壓控制振盪器單元210根據一控制電壓Vctrl來產生一頻率訊號fout。增益調整單元220耦接至電壓控制振盪器單元210，包括一調整電路單元223以及一參考電路單元225。調整電路單元223用以接收第一調整電壓Vctrl1及第二調整電壓Vctrl2，參考電路單元225用以接收參考電壓Vref。增益調整單元220以藉此來調整控制電壓Vctrl，從而調整頻率訊號fout之頻率值。在本實施例中，調整電路單元223內部包括至少一調整電晶體。 頻率訊號fout之頻率值與第一調整電壓Vctrl1之電壓值的比例係響應於調整電晶體的結構特性來改變。並且，此比例在本範例實施例中亦稱為第一電壓頻率曲線。在本範例實施例中，調整電晶體可為金氧半場效電晶體。在另一範例實施例中，調整電晶體亦可為接面場效電晶體(junction field effect transistor)、一般場效電晶體(field effect transistor)、雙極電晶體或其他類型電晶體。此外，在本範例實施例中，結構特性可例如是指金氧半場效電晶體的通道寬長比。因此，本實施例之第一電壓頻率曲線是指頻率訊號fout之頻率值與第一調整電壓Vctrl1之電壓值兩者間的比例，或可稱之為電壓控制振盪器模組200的第一增益。並且，頻率訊號fout之頻率值與第二調整電壓Vctrl2之電壓值的比例亦響應於調整電晶體的結構特性來改變。並且，此比例在本範例實施例中亦稱為第二電壓頻率曲線。因此，第二電壓頻率曲線是指頻率訊號fout之頻率值與第二調整電壓Vctrl2之電壓值兩者間的比例，或可稱之為電壓控制振盪器模組200的第二增益。在下述的範例實施例中，調整電晶體的結構特性係以金氧半場效電晶體的通道寬長比作為例示說明，但本發明並不限於此。

圖3及圖4分別繪示圖2A之電壓控制振盪器模組的對應於不同調整電壓的電壓頻率曲線。請參考圖2A至圖4，在圖3中，實線曲線C1、C2分別是配置於調整電路單元223中對應於第一調整電壓Vctrl1，並且具有不同通道寬長比的調整電晶體的電壓頻率曲線，虛線曲線C3是習 知環形振盪器110的頻率值與電壓值的電壓頻率曲線。由圖3可知，習知電壓頻率曲線C3的斜率雖大，但其操作範圍狹小，且操作點位在電壓值較高的一側，因此，一旦圖1的控制電壓Vctrl稍加變化，頻率值也會隨之產生大幅度的改變，此點將不利於實際電路的操作。在本範例實施例中，電壓頻率曲線C1即具有較寬廣的操作範圍，並且操作點根據第一調整電壓Vctrl1的設定也可操作在曲線上靠近電壓值中間的部份。此外，電壓頻率曲線C1的斜率較小，曲線變化平緩，頻率訊號fout之頻率值不會隨第一調整電壓Vctrl1的變化而產生大幅度的改變。在本實施例中，根據實際設計需求，設計者可設計調整電晶體的通道寬長比來改變頻率訊號fout之頻率值與第一調整電壓Vctrl1之電壓值的電壓頻率曲線C1的斜率。因此，若調整電路單元223內部的調整電晶體的通道寬長比之設計不同，對應於第一調整電壓Vctrl1的電壓頻率曲線也會隨之改變為電壓頻率曲線C2。類似於電壓頻率曲線C1的特性，電壓頻率曲線C2同樣也包括寬廣的操作範圍、操作點可設定在曲線中間、以及曲線變化平緩等特性。在本實施例中，第一調整電壓Vctrl1的第一電壓值V1經由電壓頻率曲線C1或C2均可映射至頻率訊號fout之第一頻率值f1。也就是說，電壓頻率曲線C1、C2兩者至少會有一交點。另外，在本揭露中，對應於第一調整電壓Vctrl1的電壓頻率曲線C1、C2稱為第一電壓頻率曲線。

另一方面，在圖4中，實線曲線C4、C5分別是配置 於調整電路單元223中對應於第二調整電壓Vctrl2，並且具有不同通道寬長比的調整電晶體的電壓頻率曲線。在本實施例中，設計者也可根據實際設計需求來設計調整電晶體的通道寬長比，進而改變頻率訊號fout之頻率值與第二調整電壓Vctrl2之電壓值的電壓頻率曲線C4的斜率。因此，若調整電路單元223內部的調整電晶體的通道寬長比之設計不同，對應於第二調整電壓Vctrl2的電壓頻率曲線也會隨之改變為電壓頻率曲線C5。類似於電壓頻率曲線C1、C2的特性，電壓頻率曲線C4、C5同樣也包括寬廣的操作範圍、操作點可設定在曲線中間、以及曲線變化平緩等特性。在本實施例中，第二調整電壓Vctrl2的第二電壓值V2經由電壓頻率曲線C4或C5均可映射至頻率訊號fout之第二頻率值f2。也就是說，電壓頻率曲線C4、C5兩者至少會有一交點。另外，在本揭露中，對應於第一調整電壓Vctrl1的電壓頻率曲線C4、C5稱為第二電壓頻率曲線。

圖5繪示圖2A之電壓控制振盪器模組的概要電路圖。請參考圖5，本實施例之電壓控制振盪器單元210包括多個串聯耦接之單位延遲元件212。各單位延遲元件212的輸入端耦接至其前級的單位延遲元件212的輸出端，各單位延遲元件212的輸出端耦接至其後級的單位延遲元件212的輸入端，並且最後一個單位延遲元件212的輸出端耦接至第一個單位延遲元件212的輸入端，以形成環形振盪器結構(Ring oscillator)。在另一範例實施例中，電壓控制振盪器單元210 亦可是柯匹子振盪器(Colpitts oscillator)、哈特萊振盪器(Hartley oscillator)、電感電容(LC)振盪器或其他類型壓控振盪器，並不以此為限。在本實施例中，電壓控制振盪器單元2l0根據增益調整單元220所提供的控制電壓Vctrl來產生頻率訊號fout。因此，當控制電壓Vctrl隨著第一調整電壓Vctrl1及第二調整電壓Vctrl2改變而被調整時，頻率訊號fout之頻率值也會隨之改變。

在本實施例中，增益調整單元220可包括一第一調整單元222、一第二調整單元224以及一訊號選擇單元226。訊號選擇單元226接收第一調整電壓Vctrl1及第二調整電壓Vctrl2，並且受控於一選擇訊號SEL，以選擇輸出第一調整電壓Vctrl1至第一調整單元222，或者選擇輸出第二調整電壓Vctrl2至第二調整單元224，或同時輸出第一調整電壓Vctrl1、第二調整電壓Vctrl2分別至第一調整單元222及第二調整單元224。在本實施例中，記憶體控制器304根據傳輸介面的種類，利用選擇訊號SEL來控制訊號選擇單元226，以讓訊號選擇單元226輸出第一調整電壓Vctrl1或第二調整電壓Vctrl2至下一級電路。或者，當電壓控制振盪器模組是受雙路徑架構控制時(即電壓控制振盪器模組可同時接受一粗調控制訊號及一微調控制訊號以調整其輸出頻率)，則訊號選擇單元226同時輸出第一調整電壓Vctrl1及第二調整電壓Vctrl2。值得說明的是，在一雙路徑架構控制之電壓控制振盪器模組之範例實施例中，此訊號選擇單元226是可選擇性實施的。

在本實施例中，訊號選擇單元226的實施方式例如可以是包括多個受控於選擇訊號SEL的開關，或者是包括一個受控於選擇訊號SEL的多選一選擇器。另外，本實施例雖然是以訊號選擇單元226耦接在調整電壓與調整單元之間來例示說明，但是本發明並不限於此。在另一實施例中，訊號選擇單元226也可耦接在系統電壓VDD與調整單元之間，用以決定是否要將系統電壓VDD提供至第一調整單元222及第二調整單元224，來達到調整控制電壓Vctrl的目的。

第一調整單元222根據第一調整電壓Vctrl1及一參考電壓Vref來提供控制電壓Vctrl至電壓控制振盪器單元210。第二調整單元根據第二調整電壓Vctrl2及參考電壓Vref來提供控制電壓Vctrl至電壓控制振盪器單元210。

具體而言，第一調整單元222包括調整電晶體MP1以及參考電晶體MP3。調整電晶體MP1的第一端耦接至一系統電壓VDD，調整電晶體MP1的第二端耦接至參考電晶體MP3的第一端，以及調整電晶體MP1的控制端耦接至第一調整電壓Vctrl1。參考電晶體MP3串疊耦接至調整電晶體MP1。參考電晶體MP3的第一端耦接至調整電晶體MP1的第二端，參考電晶體MP3的第二端耦接至電壓控制振盪器單元210，以及調整電晶體MP3的控制端耦接至參考電壓Vref。系統電壓VDD經由調整電晶體MP1及參考電晶體MP3轉換為控制電壓Vctrl，以提供至電壓控制振盪器單元210。

如前所述，根據實際設計需求，設計者可藉由選用不同通道寬長比的調整電晶體MP1的來改變頻率訊號fout之頻率值與第一調整電壓Vctrl1之電壓值的電壓頻率曲線C1的斜率。在調整電晶體MP1的通道寬長比設定完成後，調整電晶體MP1的第一端與第二端之間的跨壓係受控於第一調整電壓Vctrl1。因此，第一調整電壓Vctrl1可調整提供至電壓控制振盪器單元210的控制電壓Vctrl，進而調整頻率訊號fout之頻率值。此外，參考電晶體MP3的配置可進一步降低控制電壓Vctrl受到電晶體的爾利效應(early effect)的影響。除此之外，參考電晶體MP3也可用以降低頻率訊號fout受調整電晶體MP1的第一端與第二端之間的跨壓變動的影響，亦即減少輸入電壓所挾帶雜訊(例如漣波電壓，ripple voltage)對頻率訊號fout的影響。此處的輸入電壓是指系統電壓VDD。

類似於第一調整單元222的電路結構，本實施例之第二調整單元224包括調整電晶體MP2以及參考電晶體MP4。在本實施例中，由於調整電晶體MP2的第一端與第二端之間的跨壓係受控於第二調整電壓Vctrl2，因此若要調整控制電壓Vctrl，本實施例也可透過調整第二調整電壓Vctrl2來達成。此外，在本實施例中，頻率訊號fout之頻率值與第二調整電壓Vctrl2之電壓值的第二電壓頻率曲線是響應於調整電晶體MP2的通道寬長比來改變。

從另一觀點來看，本實施例之增益調整單元220可包括調整電路單元223以及參考電路單元225。調整電路單 元223耦接至系統電壓VDD，並且用以接收第一調整電壓Vctrl1或第二調整電壓Vctrl2，以藉此調整控制電壓Vctrl。在本實施例中，調整電路單元223包括調整電晶體MP1及MP2，兩者的操作方式已揭露如上，在此不再贅述。此外，參考電路單元225耦接至調整電路單元223，並且用以接收參考電壓Vref，以藉此調整控制電壓Vctrl，從而降低頻率訊號fout受系統電壓VDD變動的影響。在本實施例中，調整電路單元223包括參考電晶體MP3及MP4，兩者的操作方式已揭露如上，在此不再贅述。

因此，在本發明的一種實施態樣中，當記憶體儲存裝置300經由第一代SATA介面(SATA generation 1)耦接到的主機10時，此時電路操作在較低頻率，記憶體控制器304選擇第一調整電壓Vctrl1來調整頻率訊號fout之頻率值。在本發明的另一種實施態樣中，當記憶體儲存裝置300經由第三代SATA介面(SATA generation 3)耦接到的主機10時，此時電路操作在較高頻率，記憶體控制器304選擇第二調整電壓Vctrl2來調整頻率訊號fout之頻率值。亦即，當記憶體儲存裝置300耦接到不同的主機時，記憶體控制器304會因所主機的傳輸介面的不同來選擇適當的電壓調整路徑。

圖6繪示圖5之電壓控制振盪器模組的第一及第二調整電壓的電壓頻率曲線。請參考圖6，在圖6中，實線曲線C6、C7分別是具有不同的通道寬長比的調整電晶體MP1、MP2的第一電壓頻率曲線及第二電壓頻率曲線。由 圖6可知，基於圖5的電路設計架構，第一調整電壓Vctrl1的第三電壓值V3經由第一電壓頻率曲線C6映射至頻率訊號fout之第三頻率值f3，並且第二調整電壓Vctrl2的第三電壓值V3經由第二電壓頻率曲線C7也可映射至相同的第三頻率值f3。換言之，第一電壓頻率曲線C6與第二電壓頻率曲線C7兩者至少會有一交點，此交點即為電壓控制振盪器模組的工作點。惟應注意者係，電壓控制振盪器模組的操作電壓可不需要是在每個不同電壓頻率曲線的交會處。在本發明之範例實施例中，即便配置具有不同通道寬長比的調整電晶體，電壓控制振盪器模組200皆具有相對較寬的操作電壓範圍，且電壓頻率調整可較為平穩而較不會變化劇烈。

圖7繪示本發明另一實施例之電壓控制振盪器模組的概要電路圖。請參考圖5及圖7，本實施例之電壓控制振盪器模組700類似於圖5之電壓控制振盪器模組200，惟兩者之間主要的差異例如在於增益調整單元720更包括一運算放大器728。

具體而言，運算放大器728的反相輸入端(-)耦接至參考電晶體MP3、MP4的第一端，運算放大器728的非反相輸入端耦接至參考電壓Vref，以及運算放大器728的輸出端耦接至參考電晶體MP3、MP4的控制端。在本實施例中，運算放大器728的配置可維持調整電晶體MP1、MP2的第一端與第二端之間的跨壓不變，從而改善電壓控制振盪器模組的電源漣波拒斥比(power supply rejection ratio， PSRR)。

從另一觀點來看，本實施例之增益調整單元720可包括調整電路單元723以及參考電路單元725。調整電路單元723耦接至系統電壓VDD，並且用以接收第一調整電壓Vctrl1或第二調整電壓Vctrl2，以藉此調整控制電壓Vctrl。在本實施例中，調整電路單元723包括調整電晶體MP1及MP2，兩者的操作方式已揭露如上，在此不再贅述。此外，參考電路單元725耦接至調整電路單元723，並且用以接收參考電壓Vref，以藉此調整控制電壓Vctrl，從而降低頻率訊號fout受系統電壓VDD變動的影響。在本實施例中，調整電路單元723包括參考電晶體MP3及MP4，兩者的操作方式已揭露如上，在此不再贅述。

另外，本實施例之電壓控制振盪器模組700類似於電壓控制振盪器模組200的操作方法及電路特性可以由圖2至圖6實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖8繪示本發明另一實施例之電壓控制振盪器模組的概要電路圖。請參考圖5及圖8，本實施例之電壓控制振盪器模組800類似於圖5之電壓控制振盪器模組200，惟兩者之間主要的差異例如在於調整電容單元824，具體說明如下。

在本實施例中，第二電容單元的結構是以調整電容單元824來實現，其包括多個可變電容器827。各可變電容器827之一端耦接至對應的單位延遲元件812之輸出端， 各可變電容器827之另一端耦接至一接地電壓VGG。各可變電容器827之電容值是根據第二調整電壓Vctrl2進行調整，以提供控制電壓Vctrl至電壓控制振盪器單元810。因此，此處的控制電壓Vctrl為可變電容器827耦接至單位延遲元件812之一端的端電壓，或為可變電容器827兩端的跨壓。基於圖8的電路設計架構，調整電容單元824可對頻率訊號fout進行更細緻的頻率控制(fine control)。

關於第一調整單元822的部份，從另一觀點來看，本實施例之第一調整單元822作為增益調整單元820，其可包括調整電路單元823以及參考電路單元825。調整電路單元823耦接至系統電壓VDD，並且用以接收第一調整電壓Vctrl1或第二調整電壓Vctrl2，以藉此調整控制電壓Vctrl。在本實施例中，調整電路單元823包括調整電晶體MP1，其操作方式已揭露如上，在此不再贅述。此外，參考電路單元825耦接至調整電路單元823，並且用以接收參考電壓Vref，以藉此調整控制電壓Vctrl，從而降低頻率訊號fout受系統電壓VDD變動的影響。在本實施例中，調整電路單元823包括參考電晶體MP3，其操作方式已揭露如上，在此不再贅述。

另外，本實施例之電壓控制振盪器模組800類似於電壓控制振盪器模組200的操作方法及電路特性可以由圖2至圖6實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖9繪示本發明一實施例之訊號頻率調整方法的步驟 流程圖。請同時參照圖2及圖9，本實施例之訊號頻率調整方法例如適用於上述範例實施例所揭露的任一電壓控制振盪器模組，此方法包括如下步驟。在步驟S900中，增益調整單元220接收一第一調整電壓Vctrl1、一第二調整電壓Vctrl2及一參考電壓Vref。接著，在步驟S910中，增益調整單元220根據第一調整電壓Vctrl1及第二調整電壓Vctr2兩者至少其中之一來調整一控制電壓Vctrl。之後，在步驟S920中，增益調整單元220根據參考電壓Vref來調整控制電壓Vctrl，以降低一頻率訊號fout受系統電壓VDD之雜訊的影響。繼之，在步驟S930中，電壓控制振盪器單元210根據控制電壓Vctrl來產生頻率訊號fout。頻率訊號fout之頻率值與第一調整電壓Vctrl1之電壓值的一第一電壓頻率曲線響應於調整電路單元223的一結構特性來改變。

另外，本發明之實施例的訊號頻率調整方法可以由圖2A至圖8實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖10繪示本發明一實施例之鎖相迴路的概要電路圖。請參考圖10，本範例實施例之鎖相迴路系統400包括一鎖相迴路以及一控制訊號產生單元470。在此例中鎖相迴路包括一資訊檢測單元410、一電荷泵電路(charge pump，CP)450、一迴路濾波器(loop filter，LP)460、一電壓控制振盪模組420以及一除頻器430。在本實施例中，電壓控制振盪模組420的具體實施方式例如是上述範例實 施例所揭露的任一電壓控制振盪器模組。

鎖相迴路輸出一頻率訊號fout作為鎖相時脈，並且利用雙路徑架構來控制電壓控制振盪模組420，此雙路徑架構包括第一路徑440P以及第二路徑440I。在本範例實施例中，第一路徑可為一粗調路徑，例如是比例路徑(proportional path)，即通過電荷泵電路450之路徑。第二路徑可為一微調路徑，例如是積分路徑(integral path)，即沒經過電荷泵電路450之路徑。此外，在本範例實施例中，電壓控制振盪模組420可為晶體振盪器(Crystal oscillator)、環型振盪器(Ring oscillator)、電感電容振盪器(LC oscillator)等，其皆可利用金氧半(MOS)電晶體製程來製作。

具體而言，鎖相迴路主要有兩個輸入端，分別是接收參考頻率做為參考時脈Ref_clk，以及接收一回饋頻率。回饋頻率是鎖相迴路的一回饋訊號，一般例如會適當的降頻後才回饋。資訊檢測單元410接收前述的二個輸入訊號，並比較參考頻率與回饋頻率兩者間的差別，檢測出兩者間的相位與頻率的差異量。當參考頻率高於回饋頻率時，資訊檢測單元410的一輸出端會輸出一上訊號UP至第一路徑440P以及第二路徑440I；反之，若是參考頻率低於回饋頻率時，資訊檢測單元410的另一輸出端會輸出一下訊號DN。

在第一路徑440P中，控制訊號產生單元470耦接至鎖相迴路並配置在第一路徑440P中，並且根據鎖相迴路的上 訊號UP與下訊號DN來提供第二調整電壓Vctrl2，以控制電壓控制振盪模組420所輸出的頻率訊號fout。在第二路徑440I中，資訊檢測單元410例如是一相位偵測器，其所產生的上訊號UP與下訊號DN用以控制電荷泵電路450與迴路濾波器460，使其產生第一調整電壓Vctrl1，以控制下一級的電壓控制振盪模組420所輸出的頻率訊號fout。因此，電壓控制振盪模組420根據第一調整電壓Vctrl1及第二調整電壓Vctrl2來調整頻率訊號fout之頻率值，並回饋給資訊檢測單元410，進行鎖相的迴路動作。然而，根據資訊檢測單元410的操作頻率，頻率訊號fout可經除頻器430適當降頻後才回饋給資訊檢測單元410。在此，除頻器430可依據實際設計需求選擇性地配置。鎖定的機制例如是使輸出的頻率訊號fout回饋到資訊檢測單元410，以達到與參考頻率同步保持一致的相位與頻率狀態。當回饋輸入頻率與參考輸入頻率的頻率與相位一致時也就是整個相位迴路已經鎖定了。

綜上所述，在本發明之範例實施例中，頻率訊號與調整電壓兩者間的電壓頻率曲線係響應於調整電路單元的結構特性來改變。因此，本發明之範例實施例的電壓頻率曲線具有寬廣的操作範圍以及曲線變化平緩等特性。從而增益調整單元根據此一電壓頻率曲線，利用調整電壓來調整電壓控制振盪器單元所產生的頻率訊號的頻率值。因此電壓控制振盪器模組可根據所耦接傳輸介面之不同，利用調整電壓來調整頻率訊號的頻率值。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧主機

100‧‧‧電壓控制振盪器

110‧‧‧環形振盪器

112、212、712、812‧‧‧單位延遲元件

120‧‧‧單位增益緩衝器

200、700、800‧‧‧電壓控制振盪器模組

210、710、810‧‧‧電壓控制振盪器單元

220、720、820‧‧‧增益調整單元

222、722、822‧‧‧第一調整單元

223、723、823‧‧‧調整電路單元

224、724‧‧‧第二調整單元

225、725、825‧‧‧參考電路單元

226、726‧‧‧訊號選擇單元

300‧‧‧記憶體儲存裝置

302‧‧‧連接器

304‧‧‧記憶體控制器

306‧‧‧可複寫式非揮發性記憶體模組

400‧‧‧鎖相迴路系統

410‧‧‧資訊檢測單元

420‧‧‧電壓控制振盪器

430‧‧‧除頻器

440P‧‧‧第一路徑

440I‧‧‧第二路徑

450‧‧‧電荷泵電路

460‧‧‧迴路濾波器

470‧‧‧控制訊號產生單元

728‧‧‧運算放大器

824‧‧‧調整電容單元

827‧‧‧可變電容器

Vctrl‧‧‧控制電壓

Vctrl1‧‧‧第一調整電壓

Vctrl2‧‧‧第二調整電壓

Vref‧‧‧參考電壓

V1‧‧‧第一電壓值

V2‧‧‧第二電壓值

V3‧‧‧第三電壓值

VDD‧‧‧系統電壓

VGG‧‧‧接地電壓

MP1、MP2‧‧‧調整電晶體

MP3、MP4‧‧‧參考電晶體

C1、C2、C3、C4、C5、C6、C7‧‧‧電壓頻率曲線

fout‧‧‧頻率訊號

f1‧‧‧第一頻率值

f2‧‧‧第二頻率值

f3‧‧‧第三頻率值

S900、S910、S920、S930‧‧‧訊號頻率調整方法的步驟

UP‧‧‧上訊號

DN‧‧‧下訊號

Ref_clk‧‧‧參考時脈

SEL‧‧‧選擇訊號

圖1繪示一種習知的環形振盪器的概要電路圖。

圖2A繪示本發明一實施例之電壓控制振盪器模組的概要示意圖。

圖2B繪示一記憶體儲存裝置耦接至一主機的概要方塊圖。

圖3及圖4分別繪示圖2A之電壓控制振盪器模組的對應於不同調整電壓的電壓頻率曲線。

圖5繪示圖2A之電壓控制振盪器模組的概要電路圖。

圖6繪示圖5之電壓控制振盪器模組的第一及第二調整電壓的電壓頻率曲線。

圖7繪示本發明另一實施例之電壓控制振盪器模組的概要電路圖。

圖8繪示本發明另一實施例之電壓控制振盪器模組的概要電路圖。

圖9繪示本發明一實施例之訊號頻率調整方法的步驟流程圖。

圖10繪示本發明一實施例之鎖相迴路的概要電路圖。

200‧‧‧電壓控制振盪器模組

210‧‧‧電壓控制振盪器單元

220‧‧‧增益調整單元

223‧‧‧調整電路單元

225‧‧‧參考電路單元

Vctrl‧‧‧控制電壓

Vctrl1‧‧‧第一調整電壓

Vctrl2‧‧‧第二調整電壓

fout‧‧‧頻率訊號

SEL‧‧‧選擇訊號

Vref‧‧‧參考電壓

Claims (29)

1. 一種電壓控制振盪器模組，包括：一電壓控制振盪器單元，用以根據一控制電壓來產生一頻率訊號；以及一增益調整單元，耦接至該電壓控制振盪器單元，用以接收一第一調整電壓、一第二調整電壓及一參考電壓，以藉此調整該控制電壓，從而調整該頻率訊號之頻率值，其中該增益調整單元包括：一調整電路單元，耦接至一系統電壓，用以接收該第一調整電壓或該第二調整電壓，以藉此調整該控制電壓；以及一參考電路單元，耦接至該調整電路單元，用以接收該參考電壓，以藉此調整該控制電壓，從而降低該頻率訊號受該系統電壓之雜訊的影響，其中該頻率訊號之頻率值與該第一調整電壓之電壓值的一第一電壓頻率曲線響應於該調整電路單元的一結構特性來改變，其中該頻率訊號之頻率值與該第二調整電壓之電壓值的一第二電壓頻率曲線響應於該調整電路單元的該結構特性來改變。
2. 如申請專利範圍第1項所述之電壓控制振盪器模組，其中該電壓控制振盪器模組利用一傳輸介面耦接至一主機，並且該調整電路單元用以根據該傳輸介面的種類，選擇根據該第一調整電壓及該第二調整電壓兩者至少其中 之一來調整該控制電壓。
3. 如申請專利範圍第1項所述之電壓控制振盪器模組，其中該增益調整單元更包括：一訊號選擇單元，用以接收該第一調整電壓及該第二調整電壓，並且受控於一選擇訊號，以選擇輸出該第一調整電壓及該第二調整電壓兩者至少其中之一至該調整電路單元。
4. 如申請專利範圍第3項所述之電壓控制振盪器模組，其中該電壓控制振盪器模組利用一傳輸介面耦接至一主機，並且該電壓控制振盪器模組配置於一記憶體儲存裝置，該記憶體儲存裝置耦接至該主機，並且包括一記憶體控制器，該記憶體控制器用以根據該傳輸介面的種類，利用該選擇訊號來控制該訊號選擇單元，以讓該訊號選擇單元輸出該第一調整電壓及該第二調整電壓兩者至少其中之一至該調整電路單元。
5. 如申請專利範圍第1項所述之電壓控制振盪器模組，其中該調整電路單元包括：一第一調整電晶體，具有第一端、第二端及控制端，該第一調整電晶體的該第一端耦接至該系統電壓，該第一調整電晶體的該控制端用以接收該第一調整電壓。
6. 如申請專利範圍第5項所述之電壓控制振盪器模組，其中該參考電路單元包括：一第一參考電晶體，耦接至該第一調整電晶體，該第一參考電晶體具有第一端、第二端及控制端，該第一參考 電晶體的該第一端耦接至該第一調整電晶體的該第二端，該第一參考電晶體的該第二端耦接至該電壓控制振盪器單元，以及該第一參考電晶體的該控制端用以接收該參考電壓，其中該系統電壓經由該第一調整電晶體及該第一參考電晶體轉換為該控制電壓，以提供至該電壓控制振盪器單元。
7. 如申請專利範圍第5項所述之電壓控制振盪器模組，其中該調整電路單元更包括：一第二調整電晶體，具有第一端、第二端及控制端，該第二調整電晶體的該第一端耦接至該系統電壓，該第二調整電晶體的該控制端用以接收該第二調整電壓。
8. 如申請專利範圍第7項所述之電壓控制振盪器模組，其中該參考電路單元更包括：一第二參考電晶體，耦接至該第二調整電晶體，該第二參考電晶體具有第一端、第二端及控制端，該第二參考電晶體的該第一端耦接至該第二調整電晶體的該第二端，該第二參考電晶體的該第二端耦接至該電壓控制振盪器單元，以及該第二參考電晶體的該控制端耦接至該參考電壓，其中該系統電壓經由該第二調整電晶體及該第二參考電晶體轉換為該控制電壓，以提供至該電壓控制振盪器單元。
9. 如申請專利範圍第1項所述之電壓控制振盪器模組，其中該增益調整單元更包括： 一運算放大器，具有第一輸入端、第二輸入端及輸出端，該運算放大器的該第一輸入端及該輸出端耦接至該參考電路單元，該運算放大器的該第二輸入端耦接至該參考電壓，以及該運算放大器的該輸出端用以提供該參考電壓至該參考電路單元。
10. 如申請專利範圍第5項所述之電壓控制振盪器模組，其中該電壓控制振盪器單元包括多個串聯耦接之單位延遲元件，該增益調整單元更包括：一調整電容單元，包括多個可變電容器，各該可變電容器之一端耦接至對應的該單位延遲元件之輸出端，各該可變電容器之另一端耦接至一接地電壓，其中各該可變電容器之電容值用以根據該第二調整電壓進行調整，以提供該控制電壓至該電壓控制振盪器單元。
11. 如申請專利範圍第7項所述之電壓控制振盪器模組，其中該第一及該第二調整電晶體各為一金氧半場效電晶體，該結構特性為該金氧半場效電晶體的一通道寬長比。
12. 一種電壓控制振盪器模組的訊號頻率調整方法，其中該電壓控制振盪器模組包括一調整電路單元，該調整電路單元耦接至該系統電壓，該訊號頻率調整方法包括：接收一第一調整電壓、一第二調整電壓及一參考電壓；根據該第一調整電壓及該第二調整電壓兩者至少其中之一來調整一控制電壓； 根據該參考電壓來調整該控制電壓，以降低一頻率訊號受該系統電壓之雜訊的影響；以及根據該控制電壓來產生該頻率訊號，其中該頻率訊號之頻率值與該第一調整電壓之電壓值的一第一電壓頻率曲線響應於該調整電路單元的一結構特性來改變，其中該頻率訊號之頻率值與該第二調整電壓之電壓值的一第二電壓頻率曲線響應於該調整電路單元的該結構特性來改變。
13. 如申請專利範圍第12項所述之訊號頻率調整方法，其中該電壓控制振盪器模組利用一傳輸介面耦接至一主機，在根據該第一調整電壓及該第二調整電壓兩者至少其中之一來調整該控制電壓的步驟中，係根據該傳輸介面的種類，選擇根據該第一調整電壓及該第二調整電壓兩者至少其中之一來調整該控制電壓。
14. 如申請專利範圍第12項所述之訊號頻率調整方法，更包括：接收一選擇訊號，以據此根據該第一調整電壓及該第二調整電壓兩者至少其中之一來調整該控制電壓。
15. 如申請專利範圍第12項所述之訊號頻率調整方法，其中該電壓控制振盪器模組包括多個可變電容器，該訊號頻率調整方法更包括：根據該第二調整電壓來調整各該可變電容器之電容值，以提供該控制電壓至該電壓控制振盪器單元。
16. 如申請專利範圍第12項所述之訊號頻率調整方法，其中該調整電路單元至少包括一金氧半場效電晶體，該結構特性為該金氧半場效電晶體的一通道寬長比。
17. 一種頻率產生系統，包括：一鎖相迴路，用以根據一參考頻率及一回饋訊號來產生一頻率訊號，並且輸出該頻率訊號來作為該回饋訊號，其中該鎖相迴路包括一電壓控制振盪器模組，並且該電壓控制振盪器模組接收該鎖相迴路內部所產生的一第一調整電壓；以及一控制訊號產生單元，耦接至該鎖相迴路，並且用以根據該鎖相迴路的一上訊號與一下訊號來提供一第二調整電壓至該電壓控制振盪器模組，其中該電壓控制振盪器模組用以根據一控制電壓來產生一頻率訊號，並且接收一第一調整電壓、一第二調整電壓及一參考電壓，以藉此調整該控制電壓，從而調整該頻率訊號之頻率值，以及該電壓控制振盪器模組包括至少一調整電路單元，該頻率訊號之頻率值與該第一調整電壓之電壓值的一第一電壓頻率曲線響應於該調整電路單元的一結構特性來改變。
18. 如申請專利範圍第17項所述之頻率產生系統，其中該電壓控制振盪器模組，包括：一電壓控制振盪器單元，用以根據一控制電壓來產生一頻率訊號；以及一增益調整單元，耦接至該電壓控制振盪器單元，用 以接收一第一調整電壓、一第二調整電壓及一參考電壓，以藉此調整該控制電壓，從而調整該頻率訊號之頻率值，其中該增益調整單元包括：一調整電路單元，耦接至一系統電壓，用以接收該第一調整電壓及該第二調整電壓兩者至少其中之一，以藉此調整該控制電壓；以及一參考電路單元，耦接至該調整電路單元，用以接收該參考電壓，以藉此調整該控制電壓，從而降低該頻率訊號受該系統電壓之雜訊的影響，其中該頻率訊號之頻率值與該第一調整電壓之電壓值的一第一電壓頻率曲線響應於該調整電路單元的一結構特性來改變。
19. 如申請專利範圍第18項所述之頻率產生系統，其中該電壓控制振盪器模組利用一傳輸介面耦接至一主機，並且該調整電路單元用以根據該傳輸介面的種類，選擇根據該第一調整電壓及該第二調整電壓兩者至少其中之一來調整該控制電壓。
20. 如申請專利範圍第18項所述之頻率產生系統，其中該頻率訊號之頻率值與該第二調整電壓之電壓值的一第二電壓頻率曲線響應於該調整電路單元的該結構特性來改變。
21. 如申請專利範圍第18項所述之頻率產生系統，其中該增益調整單元更包括：一訊號選擇單元，用以接收該第一調整電壓及該第二 調整電壓，並且受控於一選擇訊號，以選擇輸出該第一調整電壓及該第二調整電壓兩者至少其中之一至該調整電路單元。
22. 如申請專利範圍第21項所述之頻率產生系統，其中該電壓控制振盪器模組利用一傳輸介面耦接至一主機，並且該電壓控制振盪器模組配置於一記憶體儲存裝置，該記憶體儲存裝置耦接至該主機，並且包括一記憶體控制器，該記憶體控制器用以根據該傳輸介面的種類，利用該選擇訊號來控制該訊號選擇單元，以讓該訊號選擇單元輸出該第一調整電壓或該第二調整電壓至該調整電路單元。
23. 如申請專利範圍第18項所述之頻率產生系統，其中該調整電路單元包括：一第一調整電晶體，具有第一端、第二端及控制端，該第一調整電晶體的該第一端耦接至該系統電壓，該第一調整電晶體的該控制端用以接收該第一調整電壓。
24. 如申請專利範圍第23項所述之頻率產生系統，其中該參考電路單元包括：一第一參考電晶體，耦接至該第一調整電晶體，該第一參考電晶體具有第一端、第二端及控制端，該第一參考電晶體的該第一端耦接至該第一調整電晶體的該第二端，該第一參考電晶體的該第二端耦接至該電壓控制振盪器單元，以及該第一參考電晶體的該控制端用以接收該參考電壓，其中該系統電壓經由該第一調整電晶體及該第一參 考電晶體轉換為該控制電壓，以提供至該電壓控制振盪器單元。
25. 如申請專利範圍第23項所述之頻率產生系統，其中該調整電路單元更包括：一第二調整電晶體，具有第一端、第二端及控制端，該第二調整電晶體的該第一端耦接至該系統電壓，該第二調整電晶體的該控制端用以接收該第二調整電壓。
26. 如申請專利範圍第25項所述之頻率產生系統，其中該參考電路單元更包括：一第二參考電晶體，耦接至該第二調整電晶體，該第二參考電晶體具有第一端、第二端及控制端，該第二參考電晶體的該第一端耦接至該第二調整電晶體的該第二端，該第二參考電晶體的該第二端耦接至該電壓控制振盪器單元，以及該第二參考電晶體的該控制端耦接至該參考電壓，其中該系統電壓經由該第二調整電晶體及該第二參考電晶體轉換為該控制電壓，以提供至該電壓控制振盪器單元。
27. 如申請專利範圍第18項所述之頻率產生系統，其中該增益調整單元更包括：一運算放大器，具有第一輸入端、第二輸入端及輸出端，該運算放大器的該第一輸入端及該輸出端耦接至該參考電路單元，該運算放大器的該第二輸入端耦接至該參考電壓，以及該運算放大器的該輸出端用以提供該參考電壓至該參考電路單元。
28. 如申請專利範圍第23項所述之頻率產生系統，其中該電壓控制振盪器單元包括多個串聯耦接之單位延遲元件，該增益調整單元更包括：一調整電容單元，包括多個可變電容器，各該可變電容器之一端耦接至對應的該單位延遲元件之輸出端，各該可變電容器之另一端耦接至一接地電壓，其中各該可變電容器之電容值根據該第二調整電壓進行調整，以提供該控制電壓至該電壓控制振盪器單元。
29. 如申請專利範圍第25項所述之頻率產生系統，其中該第一及該第二調整電晶體各為一金氧半場效電晶體，該結構特性為該金氧半場效電晶體的一通道寬長比。