TWI523251B - 具有原位表面鈍化之離子植入選擇性射極太陽能電池 - Google Patents

具有原位表面鈍化之離子植入選擇性射極太陽能電池 Download PDF

Info

Publication number
TWI523251B
TWI523251B TW100119445A TW100119445A TWI523251B TW I523251 B TWI523251 B TW I523251B TW 100119445 A TW100119445 A TW 100119445A TW 100119445 A TW100119445 A TW 100119445A TW I523251 B TWI523251 B TW I523251B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
type base
annealing
base layer
Prior art date
Application number
TW100119445A
Other languages
English (en)
Other versions
TW201208104A (en
Inventor
艾傑特 羅哈吉
維捷 耶倫度爾
魏諾德 羌德拉斯卡蘭
赫伯特 普雷斯頓 戴維斯
班 達米阿尼
Original Assignee
蘇尼威有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘇尼威有限公司 filed Critical 蘇尼威有限公司
Publication of TW201208104A publication Critical patent/TW201208104A/zh
Application granted granted Critical
Publication of TWI523251B publication Critical patent/TWI523251B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

具有原位表面鈍化之離子植入選擇性射極太陽能電池
本發明概言之係關於具有藉由離子植入及原位表面鈍化所形成之選擇性射極的太陽能電池、及其製造方法。
在基礎設計中，太陽能電池包括自光子吸收能量以經由光伏打效應產生電的材料，例如半導體基板。在光之光子穿入基板中時，吸收能量且使先前呈結合態之電子自由。所釋放電子及先前佔用之電洞稱作電荷載流子。
基板通常摻雜有p型及n型雜質以在太陽能電池內部產生電場，稱作p-n接面。為使用游離電荷載流子產生電，電子及電洞在其被p-n接面處之電場分離之前必須不重組。未重組之電荷載流子隨後可用於為負載提供電力。
產生太陽能電池之常用方法以經摻雜具有p型導電性之基板開始。將n型摻雜劑引入基板之前表面以在p型基底層頂部上形成n型射極層。隨後在射極層之前表面及基底層之後表面上形成觸點，從而允許進行電連接。藉由前部觸點收集自由電子並藉由後部觸點收集電洞。
由於前部觸點阻斷一些入射日光，故不用觸點材料覆蓋射極層之過多前表面是有利的。相反，傳統方法涉及形成觸點、線或格柵。用於形成該等觸點(例如絲網印刷)之一些低成本溶液可能需要重摻雜射極層以降低前部觸點與下伏射極層之間之接觸電阻。然而，使用重摻雜會增大射極層中及射極層處之電荷載流子重組，此導致總電池效率降低。
為克服此缺點，可使用多種技術以形成在前部觸點下相對重摻雜且在前部觸點之間之暴露區域中相對輕微摻雜的射極層，其稱作選擇性射極。然而，用於產生具有選擇性射極之太陽能電池的製造方法在歷史上無效，且所得太陽能電池不能實現其針對功效之期望潛力。
因此，業內需要產生能克服先前技術之上述及其他缺點及缺陷的選擇性射極太陽能電池。
本文揭示具有在單一退火循環中形成之離子植入選擇性射極及高品質原位鈍化層的矽太陽能電池及其製造方法的各種實施例。本發明之該等實施例克服一或多個與先前技術相關之上述缺點。本發明之實施例為太陽能電池之產生提供若干優點，該等優點為減少其產生所需之時間及成本。
本發明之實例性實施例的太陽能電池包含具有p型基底層之矽基板。太陽能電池具有藉由離子植入在p型基底層上形成之n型射極層。射極層係具有一或多個第一摻雜區域及一或多個第二摻雜區域之選擇性射極。該一或多個第二摻雜區域比該一或多個第一摻雜區域摻雜更重。太陽能電池在p型基底層與射極層之介面處亦具有p-n接面。鈍化氧化物層形成於射極層之前表面上。在單一退火循環期間形成p-n接面及鈍化氧化物層。
本發明之另一實例性實施例的太陽能電池包含具有硼摻雜p型基底層之單晶矽基板。太陽能電池具有藉由兩個離子植入步驟形成於基底層之前表面上之磷摻雜射極層。射極層係具有在第一離子植入步驟期間所形成之第一摻雜區域及在第二離子植入步驟期間所形成之第二摻雜區域的選擇性射極。由於在離子植入步驟期間使用較高劑量之摻雜劑或任何添加性摻雜劑，第二摻雜區域比第一摻雜區域摻雜更重。太陽能電池在基底層前表面與射極層後表面之介面處亦具有p-n接面，其係在基板經受單一退火循環時形成。在射極層前表面上形成前鈍化氧化物層(例如介電性二氧化矽鈍化層)，且在基底層後表面上形成後部鈍化氧化物層(例如介電性二氧化矽鈍化層)。在形成上文所提及p-n接面之相同單一退火循環期間形成前鈍化氧化物層及後部鈍化氧化物層。在前鈍化氧化物層之前表面上形成抗反射層(例如氮化矽、氧化鋁、氧化鈦、氟化鎂、或硫化鋅或該等材料之組合)。在抗反射層上形成一或多個絲網印刷之銀前部觸點，且在基底層之後表面上形成一或多個絲網印刷之鋁後部觸點。藉由液相磊晶再生長在基底層後表面與一或多個後部觸點之介面處形成鋁摻雜之p+矽層。將一或多個前部觸點與射極層之更重摻雜之第二摻雜區域對準以降低接觸電阻。
根據本發明之實例性實施例，揭示一種製造具有在單一退火循環中所形成之離子植入選擇性射極及高品質原位鈍化層的矽太陽能電池的方法。藉由提供包含硼摻雜之p型基底層的矽基板開始該方法。在第一植入步驟期間藉由離子植入將磷摻雜劑均勻引入基底層之前表面以輕摻雜基底層前表面之第一區域及第二區域二者。在第二植入步驟期間藉由離子植入藉助遮罩將另一摻雜劑引入基底層前表面之第二區域。因此，第二區域比第一區域摻雜更重。使基板在爐中經受單一高溫退火循環以修復植入損害，激活第一及第二區域之磷摻雜劑，並將磷摻雜劑自第一及第二區域驅使達期望接面深度。由於第一及第二區域中之不同摻雜量，在基底層之前表面上形成選擇性射極層。在相同退火循環期間，亦向爐中引入氧以有助於在選擇性射極層之前表面上形成鈍化氧化物層並在基底層之後表面上形成鈍化氧化物層。由於使用離子植入可消除在形成氧化物層之前移除磷矽酸鹽玻璃之需要，故可原位形成鈍化氧化物層(例如介電性二氧化矽鈍化層)。
該方法亦包含在前鈍化氧化物層之前表面上沈積非晶形氮化矽層，藉此自非晶形氮化矽層與前鈍化氧化物層之組合形成抗反射塗層。在非晶形氮化矽層上以與基底層前表面之摻雜更重之離子植入第二區域對準絲網印刷一或多個銀前部觸點。亦將一或多個銀前部連接(例如可焊接墊或匯流排條)絲網印刷於非晶形氮化矽層上。將一或多個銀-鋁後部連接(例如可焊接墊或匯流排條)絲網印刷於基底層後表面上。將鋁後部觸點絲網印刷於基底層之後表面上。在帶式爐中共燒製前部及後部觸點及連接以使前部及後部觸點及連接燒穿抗反射及/或鈍化氧化物層。一或多個前部觸點藉助非晶形氮化矽層及前鈍化氧化物層與選擇性射極層電子連通。在前部及後部觸點之共燒製期間，藉由液相磊晶再生長在基底層後表面與後部觸點之介面處形成鋁摻雜之p+矽層。
根據本發明之另一實例性實施例，揭示一種製造具有在單一退火循環中所形成之離子植入選擇性射極及高品質原位鈍化層的太陽能電池的方法。藉由提供包含p型基底層之基板開始該方法。藉由離子植入將摻雜劑引入p型基底層之前表面之至少第一區域。同時，藉由離子植入將摻雜劑引入p型基底層之前表面之至少第二區域。第二區域比第一區域摻雜更重。另外，引入第一及第二區域中之摻雜劑具有n型導電性。使基板退火。在退火期間，將基板在爐中加熱至一定溫度以對植入損害進行退火、激活第一及第二區域之摻雜劑、及將摻雜劑自第一及第二區域更深地驅使至基板中，藉此在p型基底層之前表面上形成選擇性射極層。在退火步驟期間向爐中引入氧。在選擇性射極層之至少前表面上形成鈍化氧化物層。
本發明之另一實例性實施例係關於具有在單一退火循環中所形成之離子植入選擇性射極及高品質原位鈍化層之太陽能電池，其係利用以上指定方法形成。
提供以上概述僅出於概述本發明之一些實例性實施例之目的，以提供對本發明之一些態樣的基本瞭解。因此，應瞭解，上述實例性實施例不應視為以比由說明書及隨附申請專利範圍所定義更具限制性之任何方式縮小本發明之範疇或精神。應瞭解，本發明之範疇涵蓋許多潛在實施例，除本文概述之彼等外，其中之一些將在下文中進一步加以闡述。
在已如此概括地闡述本發明實施例的情況下，現將參照附圖，該等附圖不必按比例繪製。
現在下文將參照其中顯示本發明之一些、但並非全部實施例的附圖來更全面地闡述本發明之一些實施例。彼等熟習此項技術者應瞭解，本發明可以許多不同形式實施且不應視為限制本文所述實施例；相反，提供該等實施例以使本揭示內容滿足適用合法要求。在所有圖式中，相同參考編號指代相同元件。
選擇性射極結構有助於縮小實驗室中製備之高效率、昂貴矽太陽能電池與工業中製造之低成本、但較低效率電池之間的差距。大多數工業矽太陽能電池採用需要重摻雜射極層之低成本絲網印刷金屬觸點，以便將接觸電阻降低至可接受位準，例如小於5 mΩ-cm2。然而，具有重摻雜均勻射極之矽太陽能電池具有在射極中及射極表面處之電荷載流子重組提高的缺點，此導致太陽能電池功率損失。可藉由採用選擇性射極減少重組，該等選擇性射極之特徵在於在觸點下重摻雜且在觸點之間輕摻雜。
本發明者已認識到，添加高品質鈍化氧化物層可顯著增強選擇性射極電池之性能。然而，在製造期間向選擇性射極太陽能電池中添加高品質鈍化氧化物層需要額外時間、能量及成本。舉例而言，在利用液體摻雜劑來源(例如磷醯氯(POCl3))之習用太陽能電池處理中，在摻雜劑之擴散期間在基板表面上形成磷矽酸鹽玻璃(PSG)層。必須在可形成鈍化氧化物層之前、通常藉由浸沒於稀釋氫氟酸中自基板表面移除此玻璃。因此，若欲在藉由摻雜劑擴散製得之選擇性射極結構中包括鈍化氧化物層，則習慣上在移除磷矽酸鹽玻璃後使其在第二高溫步驟期間於(例如)800至1000攝氏度下生長。此外，液體摻雜劑方法可能需要兩次單獨擴散，包括保護性氮化矽層之沈積擴散與用介電性蝕刻膏圖案化以形成選擇性射極之間的另一步驟。該等其他步驟會增大生產太陽能電池之時間及成本。
此外，藉由液體摻雜劑擴散所形成之選擇性射極太陽能電池亦具有本發明所避免之其他缺陷。液體摻雜劑擴散可固有地在矽晶圓之前側及後側上形成n+摻雜層。因此，應在製作具有藉由液體摻雜劑擴散所形成之射極之太陽能電池中實施接面邊緣分離步驟以沿電池邊緣斷開前側及後側之間之此電分流路徑。通常藉由利用雷射、電漿或化學方法形成溝槽來達成此接面邊緣分離。在接面邊緣分離期間形成溝槽可使電池之有效面積減小約1%及使電池效率減小約0.2%(絕對值)。另外，在液體摻雜劑擴散期間在晶圓兩側上形成n+摻雜層可避免部署先進的後表面鈍化方案。
藉由離子植入所形成之選擇性射極允許更均勻地納入摻雜劑，不會涉及形成磷矽酸鹽玻璃，並消除對邊緣分離之需要。使太陽能電池經受另一高溫退火通常需要形成氧化物層，但是此不僅使製造過程之效率降低，而且亦可進一步將離子植入摻雜劑驅入基板中，藉此影響期望摻雜劑特性。
本發明者已發現產生具有選擇性射極及高品質鈍化氧化物層之太陽能電池的新方法，其解決許多上述問題。該方法涉及使用離子植入以摻雜場區域及選擇性區域及在用於激活並驅入植入摻雜劑之退火階段期間向爐中引入氧。以此方式，在單一高溫退火步驟期間形成期望選擇性射極及高品質鈍化氧化物。因此，可使用流線型及僅工業級方法產生高體積、模組已備妥(module-ready)太陽能電池。所得太陽能電池可在156毫米假正方形基板上具有18.5%至19%之平均電池效率及約20%之潛在效率。
圖1繪示本發明之太陽能電池5的一個實施例。太陽能電池5可由半導體基板形成。基板可包括矽(Si)、鍺(Ge)或矽-鍺(SiGe)或其他半導電材料，或其可為該等材料之組合。在單晶基板情形下，半導體基板可自熔體使用浮區(Float Zone)(FZ)或Czochralski(Cz)技術生長。隨後可將所得單晶晶塊鋸成晶圓，其可經拋光以形成基板。對於包括矽、鍺或矽-鍺之基板而言，晶圓表面之晶體定向可為(例如)(100)或(110)。或者，基板可為多晶體，其可比單晶基板便宜。然而，多晶基板具有電荷載流子在晶粒邊界處重組的缺點，且需要鈍化以避免效率損失。
基板之前表面及後表面可界定在各向異性蝕刻過程中藉由用氫氧化鉀(KOH)及異丙醇(IPA)之溶液對其進行處理所產生的金字塔結構。該等結構之存在藉由減少因自前表面反射損失之光的量而增大進入太陽能電池5之光的量。在後部觸點形成期間，可破壞後表面上之金字塔結構。
根據圖1之實施例，基板可摻雜有第一導電類型之雜質(例如p型雜質)以產生p型基底層10。若基板包括矽(Si)、鍺(Ge)或矽-鍺(Si-Ge)，則p型基底層10可摻雜有硼(B)、鎵(Ga)、銦(In)、鋁(Al)、或可能另一III族元素。或者，基板可摻雜有磷(P)、銻(Sb)、砷(As)或另一V族元素以誘發n型導電性，藉此形成n型基底層。可(例如)藉由離子植入在p型基底層10之前表面上形成由重摻雜區域15及輕摻雜區域20構成之選擇性射極層。重摻雜區域15及輕摻雜區域20可摻雜有與第一導電類型相反之第二導電類型的雜質(例如n型雜質)。可在p型基底層10與摻雜區域15、20之間之介面處形成p-n接面25。由於其相反導電性，p型基底層10與摻雜區域15、20跨p-n接面25產生電場，其分離自光子吸收產生之自由電子及電洞並迫使其在相反方向上移動至各自前部及後部觸點30、35。
選擇性射極層之摻雜區域15、20之前表面及p型基底層10之後表面代表其結晶結構之不連續性，且在該等暴露表面處存在懸空鍵。懸空鍵構成重組中心，其不利地消除電荷載流子，由此降低太陽能電池之效率。為阻止發生此情況，在一些實施例中，可在選擇性射極層之摻雜區域15、20之前表面及p型基底層10之後表面上形成氧化物層40、41。在實施此作業時，可在整個暴露晶圓表面上(包括在界定晶圓厚度之晶圓之薄側上)形成鈍化氧化物層。
氧化物層40、41可接觸選擇性射極之摻雜區域15、20之前表面及p型基底層10之後表面以使該等介面處化學滿足原子鍵，以便其不會消除電荷載流子。端視基板組成而定，氧化物層40、41可包含用於矽基板之介電材料(例如二氧化矽(SiO2))、或另一半導體類型之氧化物。氧化物層40、41之厚度可在5至150奈米範圍內。舉例而言，可採用20奈米。藉由鈍化基板表面上之懸空矽鍵，氧化物層40、41可降低表面重組速率並減少反向飽和電流密度(Joe)之射極組份，由此改良太陽能電池5之總體效率。另外，在某些實施例中，例如在經氮化矽層封蓋時，p型基底層10之後表面上形成之氧化物層41可有利地產生高品質介電鈍化後表面。
可在選擇性射極層之摻雜區域15、20前表面上的氧化物層40上形成抗反射層45以減少入射光反射並因此減少太陽能損失。抗反射層45之折射率比氧化物層40之折射率大，此往往使得入射至太陽能電池之光折射進入抗反射層45中並通過氧化物層40到達基板，在基板中將光轉換為自由電荷載流子。舉例而言，在利用具有632.8 nm波長之入射雷射量測時，抗反射層45可具有1.9至2.4範圍內之折射率。抗反射層45可包括氮化矽(SiNX)、氧化鋁(Al2O3)、氧化鈦(TiO2)、氟化鎂(Mg2F)、氧化鋅(ZnO)、或硫化鋅(ZnS2)或該等材料之組合。在一些實施例中，抗反射層45包含非晶形氮化物，例如非晶形氮化矽(a-SiNX)。抗反射層45之厚度可為10奈米至100奈米。
前部及後部觸點30、35及前部及後部連接可由諸如銀(Ag)、鋁(Al)、或銀與鋁之組合等導電材料形成。通常，對於矽及其他基板而言，可使用銀接觸n型摻雜之基板表面，例如選擇性射極層之摻雜區域15、20，且可使用鋁、銀、或銀與鋁添加劑接觸p型摻雜之基板表面，例如p型基底層。金屬與半導體直接接觸可增大電子及電洞之重組速率，其可顯著降低太陽能電池效率。為降低此效應並限制覆蓋基板表面之金屬的比例，前部及後部觸點30、35及連接可組態為點或線接觸(有時稱作「局部接觸」)。點或線接觸之間隔及佈置可如2009年1月29日公佈之美國公開案第2009/0025786號中所述確定，該公開案如同完全陳述於本文中一般併入本文中。
可藉由在抗反射層45前表面上絲網印刷銀及在p型基底層10後表面或後部鈍化氧化物層41上絲網印刷鋁、銀、或銀與鋁添加劑形成前部及後部觸點30、35及連接。前部及後部連接可包含可焊接墊或匯流排條以有利於太陽能電池5之前及後表面電連接。根據實例性實施例，前部連接之圖案可與後部連接之圖案對準。
另外，對於前部觸點30及前部連接而言，可選擇銀，此乃因其具有高導電性以限制可能降低太陽能電池效率之遮蔽效應。出於此目的可獲得各種市售銀膏，例如Heraeus SOL953。然而，銀不透明，故出於此額外原因可能期望將前部觸點30及前部連接之尺寸限制至有限區域之點或線接觸。為減少前部觸點30與下伏選擇性射極層之間之接觸電阻，使前部觸點30與選擇性射極層之重摻雜區域15對準。在某些實施例中，前部觸點30之寬度可小於重摻雜區域15之寬度以確保前部觸點30完全在重摻雜區域15內。該等選擇性區域中之重摻雜亦可增大p-n接面25向下之深度，其可藉由用於形成前部觸點30之金屬膏的組份阻止分流或燒穿p-n接面25。根據某些實施例，可在形成前部觸點30及前部連接之前將氧化物層40及抗反射層45佈置於選擇性射極層之摻雜區域15、20的前表面上。在此情形下，前部觸點30及前部連接可以物理方式穿透氧化物層40及抗反射層45以與選擇性射極層之下伏區域接觸。前部觸點30及前部連接除金屬外亦可含有玻璃料以有利於其燒穿氧化物層40及抗反射層45，從而與選擇性射極層接觸。
可使用絲網印刷膏在p型基底層10之後表面上形成後部觸點35及後部連接。用於形成後部觸點35之膏可包含鋁膏，例如Monocrystal Analog 12D或諸如此類。另外，用於形成後部連接之膏可包含鋁-銀膏，例如Monocrystal PPAS-7-1或諸如此類。根據實例性實施例，可在施加後部觸點35之前將後部連接施加至p型基底層10之後表面。可印刷後部觸點35以重疊後部連接之邊緣，同時使一部分連接暴露。在一些實施例中，後部觸點35及後部連接可幾乎覆蓋p型基底層10之整個後表面。或者，後部觸點35及後部連接僅可覆蓋p型基底層10之一部分後表面。根據某些實施例，可在形成後部觸點35及及後部連接之前將氧化物層41佈置於p型基底層10之後表面上。在此情形下，後部觸點35及後部連接可以物理方式穿透氧化物層41以與p型基底層10之後表面接觸。在形成後部觸點35及後部連接期間氧化物層41可由膏中之玻璃料消耗。
由於後部觸點35之燒製，可藉由液相磊晶再生長在p型基底層10之後表面與後部觸點35的介面處形成鋁摻雜之p+矽層50。在該等實施例中，可使後部觸點35與鋁摻雜之p+矽層50之後表面電接觸。後部觸點35可包括鋁-矽共晶組合物。後部觸點35亦可作為反射背層用於太陽能電池5。具有反射背層可提供反射表面以使到達背面之入射光返回至基板，其中其可產生自由電荷載流子。後部觸點35之厚度可為10微米至40微米厚且提供充足反射率。
圖2a及b繪示製造另一實例性太陽能電池之實例性方法的流程圖，該太陽能電池具有在單一退火循環中所形成之離子植入選擇性射極及高品質原位鈍化層。因此，圖2a及b揭示根據本發明之其製造方法。
參照圖2a及2b，在作業200處提供基板。基板可如上文關於圖1所述。通常，基板可自具有指定量之p型或n型導電性的供應商訂貨。根據各種實施例，基板可摻雜有p型摻雜劑以形成p型基底層10。摻雜劑濃度可在1015至1017個原子/立方公分(原子/cm3)範圍內。基板之厚度可在50 μm至500 μm範圍內，但可藉由利用厚度為50 μm至小於200 μm之基板相對於當前標準基板節省半導體材料。基板之電阻率可在1 Ohm-cm至100 Ohm-cm範圍內，其中使用1 Ohm-cm至3 Ohm-cm獲得優良結果。可使用單晶或多晶、或可能線帶、薄膜或其他類型之基板。
在作業200處，可清潔基板以將其準備用於處理。可藉由將基板浸沒於具有(例如)約1%至10%濃度之氫氧化鉀(KOH)浴中以蝕刻掉基板表面上之切割損害來完成清潔。根據一些實例性實施例，可於約60至90攝氏度之溫度下實施蝕刻。
在作業205處，可紋理化基板。舉例而言，可藉由將基板浸沒於氫氧化鉀及異丙醇(KOH-IPA)浴中將其各向異性蝕刻來使該基板紋理化。根據一些實例性實施例，氫氧化鉀濃度可為約1%至10%濃度，且異丙醇可為約2%至20%濃度。KOH-IPA浴之溫度可為約65至90攝氏度。KOH-IPA蝕刻基板表面以形成具有以晶體定向之面的金字塔結構。所得金字塔結構有助於降低前表面處之反射率並捕獲基板內之光，其中該光可出於方便吸收至電能。
在作業210處，可將摻雜劑(例如摻雜劑原子或離子)引入基底層10之前表面。根據各種實施例，可藉由離子植入引入摻雜劑。摻雜劑可具有與基底層10相反之導電類型。因此，若基底層10具有p型導電性，則作業210中所引入之摻雜劑可具有n型導電性。相反，若基底層10具有n型導電性，則摻雜劑可具有p型導電性。在某些實施例中，n型摻雜劑可為磷離子，例如P31+。根據各種實施例，可藉由兩個離子植入步驟達成選擇性區域15及場區域20之圖案化。舉例而言，可藉由在p型基底層10之前表面上均勻實施第一離子植入步驟、之後僅在選擇性區域15中實施第二離子植入步驟形成選擇性射極層。或者，可在單一離子植入步驟中達成兩個場之圖案化。舉例而言，可實施單一離子植入步驟，其中在穿過選擇性區域15時，以較高劑量植入離子植入體或使用較慢束速率。
在實施兩個離子植入步驟之實施例中，可在p型基底層10之前表面上以約1.0 x 1015 cm-2至1.0 x 1016 cm-2之劑量均勻實施第一離子植入。可以5千電子伏特(keV)至30 keV之範圍實施束加速。在已摻雜場區域20後，可實施第二離子植入步驟以摻雜選擇性區域15。可藉助遮罩(例如石墨遮罩)藉由實施離子植入來達成選擇性區域15之圖案化。使用上層石墨遮罩可允許基板仍裝載於離子植入體中用於兩個離子植入步驟，而不在兩個步驟之間移除。石墨遮罩可具有50微米至500微米寬且長度等於或大於基板之寬度(例如156毫米)之開口。
可以比第一離子植入步驟高之劑量，例如使用0.7 x 1015 cm-2至1 x 1016 cm-2之劑量實施第二離子植入步驟。另外，可以5 keV至30 keV之範圍實施第二離子植入步驟期間之束加速。根據各種實施例，在作業210之離子植入期間，可藉由重力將基板之一個邊緣(稱作參考邊緣)與遮罩之邊緣對準。另外，可使用(例如)雷射工具在參考邊緣上產生基準，在涉及對準之下游製程步驟中可參照該等基準。在替代實施例中，第二離子植入步驟期間使用之劑量可小於或等於第一離子植入步驟之劑量，此乃因第一離子植入步驟可能已經輕摻雜選擇性區域15。因此，在為選擇性區域15提供摻雜劑之第二離子植入步驟期間使用之任一劑量可確保選擇性區域15比場區域20摻雜更重。
在作業215處，可使植入基板經受加熱步驟以形成p-n接面25及選擇性射極。根據一些實施例，可將基板引入退火用爐中，例如自動石英管爐。石英管之內部直徑可為約290毫米以適應156毫米假正方形基板。可使用退火作業215一次性完成若干目標。首先，退火作業215可激活植入摻雜劑離子，即退火作業之熱能在矽晶格中產生空位用以填充摻雜劑離子。第二，退火可將摻雜劑離子更深(例如至期望接面深度)地驅使至基板中以形成p-n接面25。第三，退火作業215可修復由離子植入造成之對基板之晶格的損害。第四，退火作業215可用於在選擇性射極層之摻雜區域15、20之前表面及p型基底層10之後表面上生長鈍化氧化物層40、41。
根據實例性實施例，可藉由於550至800攝氏度範圍內之溫度下將1至400個基板裝載至爐中開始退火作業215。在一些實施例中，可將大量基板同時裝載至爐中，例如可在單一爐循環期間裝載最多400個基板。在將基板裝載至爐中時，溫度可在10分鐘至30分鐘之時段內斜升至700至825攝氏度範圍內之溫度。隨後，可將此溫度維持10分鐘至30分鐘。其後，可在10分鐘至30分鐘之時段內將溫度斜升至825至1050攝氏度範圍內之溫度並於此溫度下維持10分鐘至30分鐘。在此期間，在維持溫度的同時，可向爐中引入氧，例如可引入氧氣體或水蒸氣。可以100至5000標準立方公分/分鐘(sccm)之流速引入氧。所引入氧可在選擇性射極層之摻雜區域15、20之前表面及p型基底層10之後表面上原位生長鈍化氧化物層40、41，此乃因使用離子植入而非擴散不會導致形成玻璃層，該玻璃層將需要在形成氧化物層之前移除。最後，溫度可在30分鐘至120分鐘之時段內斜降至600至700攝氏度範圍內之溫度。隨後可自爐移除基板。
根據各種實施例，離子植入劑量及作業210之能量以及作業215之爐條件可影響場區域20及選擇性區域15中之薄片電阻。舉例而言，作業210及215可產生具有薄片電阻為80至120歐姆/平方之場區域20及薄片電阻為30至80歐姆/平方之選擇性區域15的太陽能電池5。
在作業220處，可在前鈍化氧化物層40上形成抗反射層45。抗反射層45之折射率高於氧化物層40之折射率但低於矽基板之折射率，由此使得更多光進入抗反射層45並藉助氧化物層40進入基板，在基板中將光轉化為自由電荷載流子。抗反射層45可包括氮化矽(SiNX)、氧化鋁(Al2O3)、氧化鈦(TiO2)、氟化鎂(Mg2F)、或硫化鋅(ZnS2)或該等材料之組合。在某些實施例中，抗反射層45可包含非晶形氮化物，例如非晶形氮化矽(a-SiNX)。可藉由電漿增強化學蒸氣沈積(PECVD)形成抗反射層45。PECVD方法之替代方案可包括低壓化學蒸氣沈積(LPCVD)、濺鍍及諸如此類。PECVD方法可包括將基板加熱至300至500攝氏度範圍內之溫度。另外，PECVD方法可包括使用矽烷及氨反應物氣體。抗反射層45可具有60奈米至70奈米之厚度及約2.00之折射率。可藉由諸如沈積時間、電漿功率、反應物氣體之流速及沈積壓力等參數確定抗反射層45之厚度及折射率。
在作業225處，可將太陽能電池5之前部觸點30及前部連接的材料施加至抗反射層45之前表面。根據各種實施例，可使用半自動絲網印刷機以光學對準絲網印刷前部觸點30及前部連接。可使用銀膏(例如Heraeus SOL953或諸如此類)施加前部觸點30及前部連接。在一些實施例紅，銀膏可為多孔銀膏以有助於在觸點之燒製期間穿透前鈍化氧化物層40及抗反射層45。尤其可優化銀膏以低磷摻雜形成射極之觸點。可由絲網之觸點圖案界定前部觸點30及前部連接之組態及間隔。在某些實施例中，前部觸點30可為50微米至150微米寬並間隔開1.5毫米至2.5毫米。隨後可用帶式爐乾燥用於前部觸點30及前部連接之膏。或者，可如下文作業230中所述利用後部觸點35及後部連接同時乾燥前部觸點30及前部連接。
在各種實例性實施例中，可特別針對藉由上述方法所形成之選擇性射極層設計絲網之圖案(例如格柵圖案、線圖案或諸如此類)。舉例而言，前部觸點30之圖案可經設計以使其在選擇性射極層之選擇性區域15內對準並印刷。在某些實施例中，前部觸點30之寬度可小於選擇性區域15之寬度以確保前部觸點30完全在選擇性區域15內。該等選擇性區域15中之重摻雜亦可增大p-n接面25向下之深度，其可藉由用於形成前部觸點30之金屬膏的組份阻止分流或燒穿p-n接面25。根據實例性實施例，可藉助彼等熟習此項技術者已知之各種技術完成前部觸點30與選擇性射極層之選擇性區域15的對準，包括使用作業210中之上述參考邊緣或太陽能電池5上所形成以指示相對於欲實施對準者之位置的另一基準標記進行光學對準、相對於兩個支柱之對接邊緣對準、相機至基板之中心或邊緣之對準或諸如此類。
在作業230處，可將後部觸點35及後部連接之材料施加至p型基底層10之後表面。在某些實施例中，可將後部觸點35及後部連接絲網印刷於p型基底層10之後表面上的後部鈍化氧化物層41上。可使用鋁膏(例如Monocrystal Analog 12D或諸如此類)施加後部觸點35。另外，可使用鋁-銀膏(例如Monocrystal PPAS-7-1或諸如此類)施加後部連接。根據實例性實施例，可在施加後部觸點35之前將後部連接(例如可焊接墊及匯流排條)施加至p型基底層10之後表面。可印刷後部觸點35以重疊後部連接之邊緣，同時使一部分連接暴露。在實例性實施例中，可在p型基底層10之幾乎整個後表面上絲網印刷後部觸點35及後部連接。在該等實施例中，在接近晶圓邊緣約1 mm寬之窄邊界內可不印刷後部觸點35之鋁膏。或者，可僅在p型基底層10後表面之一部分內印刷後部觸點35及後部連接。可視情況將太陽能電池5置於帶式爐上、於150至350攝氏度溫度下及空氣環境中達30至300秒以乾燥印刷膏。
於作業235處，可在帶式爐(例如直線型帶式爐或諸如此類)中加熱或共燒製施加有觸點30、35及連接之基板。在共燒製該結構之製程中，前部觸點30及前部連接可燒穿前鈍化氧化物層40及抗反射層45以與選擇性射極層之摻雜區域15、20形成物理連接。在各種實施例中，前部觸點30可僅與選擇性射極層之選擇性區域15物理連接。為有利於燒穿氧化物層40及抗反射層45，前部觸點30及前部連接可含有諸如玻璃料或諸如此類等玻料。用於形成前部觸點30及前部連接之膏中的玻璃料可在接近500攝氏度之溫度下熔融並溶解下伏氧化物層40及抗反射層45。燒製溫度可經選擇以使接觸膏前面之金屬顆粒(例如銀)與選擇性射極層形成歐姆接觸，而不會在射極深度之下遷移。
在作業235處之共燒製期間，後部觸點35及後部連接之材料可與p型基底層10之後表面形成物理接觸。在共燒製該結構之製程中，後部觸點35及後部連接可燒穿後部鈍化氧化物層41以與p型基底層10之後表面形成物理連接。因此，可由後部觸點35及後部連接材料、例如藉由膏中之玻璃料消耗後部鈍化氧化物層41。在某些實施例中，後部觸點35及後部連接之燒製可在高於577攝氏度之鋁-矽共晶溫度下進行。在共燒製後冷卻基板時，可藉由液相磊晶再生長在p型基底層10之後表面上形成鋁摻雜之p+矽後表面場層50。在該等實施例中，後部觸點35可與後表面場層50電連通。溫度曲線之特徵可在於具有在20攝氏度/秒至150攝氏度/秒範圍內之高加熱速率，其促進在p型基底層10與後表面場層50之紋理化後表面之間形成均勻p-p+介面。另外，亦可在冷卻期間在後表面場層50之後表面上形成鋁後部觸點35。
前部及後部連接亦可與相應前部及後部觸點30、35燒結或結合以使其整體連接並與太陽能電池5之相應前側及背側形成良好電連接。連接可經由焊接線鄰接至太陽能模組中之毗鄰太陽能電池並最終鄰接至負載以在太陽能電池暴露於時為其提供電力。
根據各種實施例且如上文所述，可形成具有在單一退火循環中所形成之離子植入選擇性射極及高品質原位鈍化層的太陽能電池。可如本文所述藉由形成選擇性射極層及氧化物層實現許多優點。舉例而言，根據各種實施例，可在單一高溫退火步驟中形成選擇性射極層及高品質鈍化氧化物層。另外，根據某些實施例，可藉由本文所述方法解決磷矽酸鹽玻璃移除及邊緣分離之問題。此外，根據各種實施例，可在單一退火步驟中以在156毫米假正方形基板上約20%之潛在電池效率、甚至利用低成本但高品質之絲網印刷觸點產生具有選擇性射極層及鈍化氧化物層之太陽能電池。此外，該等改良大大減小生產太陽能電池所需之時間、設備及費用的量並大大增加製造製程之通量。
本發明之一態樣係關於一種製造選擇性射極太陽能電池的方法，其包含：提供包含p型基底層之基板；藉由離子植入將摻雜劑引入p型基底層之前表面的至少第一區域；藉由離子植入將摻雜劑引入p型基底層之前表面的至少第二區域，其中該第二區域比該第一區域摻雜更重，且其中引入第一及第二區域中之摻雜劑具有n型導電性；使基板退火，其中退火包含將基板在爐中加熱至一定溫度以達成：對植入損害進行退火；激活第一及第二區域的摻雜劑；及將摻雜劑自第一及第二區域更深地驅使進入基板，藉此在p型基底層之前表面上形成選擇性射極層；及在退火步驟期間向爐中引入氧以在選擇性射極層之至少前表面上形成鈍化氧化物層。
根據本發明以上態樣之方法的一實施例，基板係單晶、Czochralski矽基板。
根據本發明以上態樣之方法的一實施例，摻雜劑包含磷。
根據本發明以上態樣之方法的一實施例，向至少第一區域引入摻雜劑包含向p型基底層之前表面之第一及第二區域均勻引入摻雜劑，且其中向至少第二區域引入摻雜劑包含藉助遮罩向p型基底層之前表面之至少第二區域引入另一摻雜劑。
根據本發明以上態樣之方法的一實施例，使基板退火不會在選擇性射極層之前表面與p型基底層之後表面之間產生電分流路徑，且其中使基板退火不會形成磷矽酸鹽玻璃。
根據一實施例，本發明以上態樣之方法進一步包含：在鈍化氧化物層之前表面上沈積非晶形氮化矽層，藉此形成抗反射層。
根據一實施例，本發明以上態樣之方法進一步包含：在非晶形氮化矽層上以與p型基底層之前表面的第二區域對準絲網印刷一或多個前部觸點。
根據一實施例，本發明以上態樣之方法進一步包含：在p型基底層之後表面上絲網印刷一或多個鋁後部觸點。
根據一實施例，本發明以上態樣之方法進一步包含：共燒製一或多個前部及後部觸點以提供至太陽能電池之電連接。
根據本發明以上態樣之方法的一實施例，前部觸點包含玻料以使該玻料允許一或多個前部觸點穿透非晶形氮化矽層及鈍化氧化物層以提供至選擇性射極層之電連接。
根據本發明以上態樣之方法的一實施例，共燒製前部及後部觸點進一步包含：在前部及後部觸點之共燒製期間藉由液相磊晶再生長在p型基底層之後表面與後部觸點之介面處形成鋁摻雜之p+矽層，其中後部觸點為鋁摻雜之p+矽層提供電連接。
根據本發明以上態樣之方法的一實施例，在單一植入步驟期間向第一及第二區域中引入摻雜劑。
本發明之一態樣係關於太陽能電池，其包含：包含p型基底層之矽基板；藉由離子植入在p型基底層上形成之n型射極層，其中該射極層係具有一或多個第一摻雜區域及一或多個第二摻雜區域之選擇性射極，且其中該一或多個第二摻雜區域比該一或多個第一摻雜區域摻雜更重；p型基底層與射極層之介面處的p-n接面；及在射極層之前表面上形成的鈍化氧化物層，其中該p-n接面及鈍化氧化物層係在單一退火循環期間形成。
根據一實施例，本發明以上態樣之太陽能電池進一步包含：在鈍化氧化物層之前表面上形成之抗反射層。
根據本發明以上態樣之太陽能電池的一實施例，抗反射層包含非晶形氮化矽層。
根據一實施例，本發明以上態樣之太陽能電池進一步包含：一或多個絲網印刷之前部觸點，其係在抗反射層之前表面上形成並藉助抗反射層與射極層電連通，及在p型基底層之後表面上形成之一或多個絲網印刷之後部觸點。
根據一實施例，本發明以上態樣之太陽能電池進一步包含：藉由液相磊晶再生長在p型基底層之後表面與一或多個後部觸點之介面處形成之鋁摻雜之p+矽層，其中該一或多個後部觸點與鋁摻雜之p+矽層電連通。
根據本發明以上態樣之太陽能電池的一實施例，一或多個前部觸點係自絲網印刷銀膏形成，且一或多個後部觸點係自絲網印刷鋁膏形成。
根據本發明以上態樣之太陽能電池的一實施例，將一或多個前部觸點與射極層之更重摻雜之一或多個第二摻雜區域對準以降低接觸電阻。
本發明之一態樣係關於藉由以下步驟製造之太陽能電池：提供包含p型基底層之基板；藉由離子植入將摻雜劑引入p型基底層之前表面的至少第一區域；藉由離子植入將摻雜劑引入p型基底層之前表面的至少第二區域，其中該第二區域比該第一區域摻雜更重，且其中引入第一及第二區域中之摻雜劑具有n型導電性；使基板退火，其中退火包含將基板在爐中加熱至一定溫度以達成：對植入損害進行退火；激活第一及第二區域的摻雜劑；及將摻雜劑自第一及第二區域更深地驅使進入基板，藉此在p型基底層之前表面上形成選擇性射極層；及在退火步驟期間向爐中引入氧以在選擇性射極層之至少前表面上形成鈍化氧化物層。
獲益於前述說明及相關圖示所提供之教示，熟習此項技術者將聯想到本文所述本發明之諸多修改及其他實施例。因此，應瞭解，本發明之實施例不受限於所揭示之特定實施例而意欲將該等修改及其他實施例皆包括在隨附申請專利範圍之範疇內。此外，儘管在要素及/或功能之某些實例組合的上下文中，前述說明及相關圖示闡述實例性實施例，但應瞭解，可由替代實施例提供要素及/或功能之不同組合，而不背離隨附申請專利範圍之範疇。就此而言，例如，亦涵蓋與上文明確闡明者不同之步驟、要素及/或物質之組合，如同可在一些隨附申請專利範圍中闡述一樣。因此，應將說明書及圖式視為僅具有闡釋意義而非限制意義。儘管本文使用特定術語，但其使用僅具有一般及敍述性意義且並非出於限制之目的。
5．．．太陽能電池
10．．．p型基底層
15．．．重摻雜區域
20．．．輕摻雜區域
25．．．p-n接面
30．．．前部觸點
35．．．後部觸點
40．．．氧化物層
41．．．氧化物層
45．．．抗反射層
50．．．鋁摻雜之p+矽層
圖1繪示本發明實例性實施例之太陽能電池的剖視圖；且
圖2a及2b繪示製造本發明太陽能電池之方法的實例性實施例的流程圖。
5．．．太陽能電池
10．．．p型基底層
15．．．重摻雜區域
20．．．輕摻雜區域
25．．．p-n接面
35．．．後部觸點
40．．．氧化物層
45．．．抗反射層
50．．．鋁摻雜之p+矽層

Claims (23)

  1. 一種製造選擇性射極太陽能電池之方法，其包含：提供包含p型基底層之基板；藉由離子植入向該p型基底層之前表面的至少第一區域引入摻雜劑；藉由離子植入向該p型基底層之該前表面的至少第二區域引入摻雜劑，其中該第二區域比該第一區域摻雜更重，且其中引入該第一及第二區域中之該摻雜劑具有n型導電性；使該基板退火，其中退火包含將該基板在爐中加熱至一定溫度以達成：對植入損害進行退火；激活該第一及第二區域之摻雜劑；及驅使該摻雜劑自該第一及第二區域更深地進入該基板中，藉此在該p型基底層之該前表面上形成選擇性射極層；及在該退火步驟期間向該爐中引入氧以：在該選擇性射極層之至少該前表面上形成鈍化氧化物層；其中使該基板退火不會在該選擇性射極層之該前表面與該p型基底層之後表面之間產生電分流路徑，且其中使該基板退火不會形成磷矽酸鹽玻璃。
  2. 如請求項1之方法，其中該基板係單晶Czochralski矽基板。
  3. 如請求項1或2中任一項之方法，其中該摻雜劑包含磷。
  4. 如請求項1或2中任一項之方法，其中向至少該第一區域引入摻雜劑包含向該p型基底層之該前表面之該第一及第二區域均勻地引入摻雜劑，且其中向至少該第二區域引入摻雜劑包含藉助遮罩向該p型基底層之該前表面之至少該第二區域引入另一摻雜劑。
  5. 如請求項1或2中任一項之方法，其進一步包含：在該鈍化氧化物層之前表面上沈積非晶形氮化矽層，由此形成抗反射層。
  6. 如請求項5之方法，其進一步包含：在該非晶形氮化矽層上與該p型基底層之該前表面的該第二區域對準絲網印刷一或多個前部觸點。
  7. 如請求項6之方法，其進一步包含：在該p型基底層之該後表面上絲網印刷一或多個鋁後部觸點。
  8. 如請求項7之方法，其進一步包含：共燒製該一或多個前部及後部觸點以提供至該太陽能電池之電連接。
  9. 如請求項8之方法，其中該等前部觸點包含玻料，以使該玻料允許該一或多個前部觸點穿透該非晶形氮化矽層及該鈍化氧化物層，以提供至該選擇性射極層之電連接。
  10. 如請求項9之方法，其中共燒製該等前部及後部觸點進一步包含： 在該等前部及後部觸點之共燒製期間藉由液相磊晶再生長在該p型基底層之該後表面與該等後部觸點之介面處形成鋁摻雜之p+矽層，其中該等後部觸點提供至該鋁摻雜之p+矽層之電連接。
  11. 如請求項1或2中任一項之方法，其中在單一植入步驟期間向該第一及第二區域中引入摻雜劑。
  12. 一種太陽能電池，其包含：包含p型基底層之矽基板；n型射極層，其係藉由離子植入在該p型基底層上形成，其中該射極層係具有一或多個第一摻雜區域及一或多個第二摻雜區域之選擇性射極，其中該一或多個第二摻雜區域比該一或多個第一摻雜區域摻雜更重；在該p型基底層與該射極層之介面處的p-n接面；及在該射極層之前表面上形成之鈍化氧化物層，其中該p-n接面及鈍化氧化物層係在單一退火循環期間形成；且不包含磷矽酸鹽玻璃。
  13. 如請求項12之太陽能電池，其進一步包含：在該鈍化氧化物層之前表面上形成之抗反射層。
  14. 如請求項13之太陽能電池，其中該抗反射層包含非晶形氮化矽層。
  15. 如請求項13或14中任一項之太陽能電池，其進一步包含：一或多個絲網印刷之前部觸點，其係在該抗反射層之前表面上形成並藉助該抗反射層與該射極層電連通；及 一或多個在該p型基底層之後表面上形成之絲網印刷之後部觸點。
  16. 如請求項15之太陽能電池，其進一步包含：鋁摻雜之p+矽層，其係藉由液相磊晶再生長在該p型基底層之該後表面與該一或多個後部觸點之介面處形成，其中該一或多個後部觸點與該鋁摻雜之p+矽層電連通。
  17. 如請求項16之太陽能電池，其中該一或多個前部觸點係自絲網印刷之銀膏形成，且該一或多個後部觸點係自絲網印刷之鋁膏形成。
  18. 如請求項15之太陽能電池，其中該一或多個前觸點與該射極層之更重摻雜之一或多個第二摻雜區域對準以降低接觸電阻。
  19. 一種太陽能電池，其係藉由以下步驟製造：提供包含p型基底層之基板；藉由離子植入向該p型基底層之前表面的至少第一區域引入摻雜劑；藉由離子植入向該p型基底層之該前表面的至少第二區域引入摻雜劑，其中該第二區域比該第一區域摻雜更重，且其中引入該第一及第二區域中之該摻雜劑具有n型導電性；使該基板退火，其中退火包含將該基板在爐中加熱至一定溫度以達成：對植入損害進行退火；激活該第一及第二區域之摻雜劑；及 驅使該摻雜劑自該第一及第二區域更深地進入該基板中，藉此在該p型基底層之該前表面上形成選擇性射極層；及在該退火步驟期間向該爐中引入氧以：在該選擇性射極層之至少該前表面上形成鈍化氧化物層；其中使該基板退火不會在該選擇性射極層之該前表面與該p型基底層之後表面之間產生電分流路徑，且其中使該基板退火不會形成磷矽酸鹽玻璃。
  20. 如請求項1之方法，其中該退火包含以不大於35℃/分鐘之速率加熱基板。
  21. 如請求項1之方法，其中該退火包含複數個加熱步驟，且其中氧係在該退火步驟的最後一加熱步驟引入該爐中。
  22. 如請求項19之太陽能電池，其中該退火包含以不大於35℃/分鐘之速率加熱基板。
  23. 如請求項19之太陽能電池，其中該退火包含複數個加熱步驟，且其中氧係在該退火步驟的最後一加熱步驟引入該爐中。
TW100119445A 2010-06-03 2011-06-02 具有原位表面鈍化之離子植入選擇性射極太陽能電池 TWI523251B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/793,363 US8110431B2 (en) 2010-06-03 2010-06-03 Ion implanted selective emitter solar cells with in situ surface passivation

Publications (2)

Publication Number Publication Date
TW201208104A TW201208104A (en) 2012-02-16
TWI523251B true TWI523251B (zh) 2016-02-21

Family

ID=44141550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119445A TWI523251B (zh) 2010-06-03 2011-06-02 具有原位表面鈍化之離子植入選擇性射極太陽能電池

Country Status (7)

Country Link
US (2) US8110431B2 (zh)
EP (1) EP2577745A2 (zh)
JP (2) JP2013527625A (zh)
KR (1) KR101579854B1 (zh)
CN (1) CN103238220A (zh)
TW (1) TWI523251B (zh)
WO (1) WO2011152982A2 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614115B2 (en) * 2009-10-30 2013-12-24 International Business Machines Corporation Photovoltaic solar cell device manufacture
KR20120093313A (ko) * 2009-10-30 2012-08-22 메르크 파텐트 게엠베하 선택적 에미터를 갖는 태양 전지들의 제조 방법
US8614495B2 (en) * 2010-04-23 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side defect reduction for back side illuminated image sensor
US8110431B2 (en) * 2010-06-03 2012-02-07 Suniva, Inc. Ion implanted selective emitter solar cells with in situ surface passivation
EP2398071B1 (en) * 2010-06-17 2013-01-16 Imec Method for forming a doped region in a semiconductor layer of a substrate and use of such method
KR101729304B1 (ko) 2010-12-21 2017-04-21 엘지전자 주식회사 태양 전지 및 그 제조 방법
TWI455340B (zh) * 2011-02-25 2014-10-01 Gintech Energy Corp 太陽能電池的製造方法
TW201246305A (en) * 2011-05-11 2012-11-16 Applied Materials Inc Surface dose retention of dopants by pre-amorphization and post-implant passivation treatments
KR20120137821A (ko) * 2011-06-13 2012-12-24 엘지전자 주식회사 태양전지
KR20130062775A (ko) * 2011-12-05 2013-06-13 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
KR101958819B1 (ko) * 2012-01-27 2019-03-15 엘지전자 주식회사 양면 수광형 태양전지의 제조 방법
KR20130096822A (ko) * 2012-02-23 2013-09-02 엘지전자 주식회사 태양 전지 및 그 제조 방법
US9412895B2 (en) * 2012-04-04 2016-08-09 Samsung Sdi Co., Ltd. Method of manufacturing photoelectric device
EP2654090B1 (en) * 2012-04-17 2020-07-08 LG Electronics, Inc. Solar cell
NL2008755C2 (en) * 2012-05-04 2013-11-06 Tempress Ip B V Method of manufacturing a solar cell and equipment therefore.
FR2990563B1 (fr) * 2012-05-11 2014-05-09 Apollon Solar Cellule solaire a base de silicium dope de type n
CN102664217A (zh) * 2012-05-14 2012-09-12 杨正刚 晶体硅双面太阳电池生产工艺
KR101850326B1 (ko) 2012-05-21 2018-04-19 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20140003693A (ko) * 2012-06-22 2014-01-10 엘지전자 주식회사 태양 전지의 불순물층 형성용 마스크 및 이의 제조 방법, 그리고 이를 이용한 태양 전지용 불순물층의 제조 방법
CN102856436A (zh) * 2012-09-05 2013-01-02 友达光电股份有限公司 太阳能电池及其制作方法
CN102881772B (zh) * 2012-10-15 2015-10-07 浙江正泰太阳能科技有限公司 一种选择性发射极太阳能电池的制备方法
CN103811582A (zh) * 2012-11-08 2014-05-21 上海神舟新能源发展有限公司 离子注入制作超低表面掺杂浓度的低方阻硅太阳电池方法
CN104956495B (zh) * 2012-12-18 2016-11-09 日本琵维吉咨询株式会社 太阳能电池单元以及其制造方法
KR20140082050A (ko) * 2012-12-21 2014-07-02 삼성전자주식회사 태양 전지 및 그 제조 방법
CN105161568B (zh) * 2013-04-01 2016-12-07 南通大学 一种太阳能电池的选择性掺杂方法
CN103165758B (zh) * 2013-04-01 2015-08-26 南通大学 一种基于逆扩散的太阳能电池选择性掺杂方法
KR102010390B1 (ko) * 2013-05-28 2019-08-13 엘지전자 주식회사 태양 전지의 제조 방법 및 불순물 영역의 형성 방법
CN103515483A (zh) * 2013-09-09 2014-01-15 中电电气（南京）光伏有限公司 一种晶体硅太阳能电池发射结的制备方法
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
US9577134B2 (en) * 2013-12-09 2017-02-21 Sunpower Corporation Solar cell emitter region fabrication using self-aligned implant and cap
US9722129B2 (en) * 2014-02-12 2017-08-01 Varian Semiconductor Equipment Associates, Inc. Complementary traveling masks
FR3018391B1 (fr) * 2014-03-07 2016-04-01 Commissariat Energie Atomique Procede de realisation d’une cellule photovoltaique a dopage selectif
EP3321973B1 (de) * 2016-11-09 2021-01-06 Meyer Burger (Germany) GmbH Kristalline solarzelle mit einer transparenten, leitfähigen schicht zwischen den vorderseitenkontakten und verfahren zur herstellung einer solchen solarzelle
DE102018001057A1 (de) * 2018-02-07 2019-08-08 Aic Hörmann Gmbh & Co. Kg Verfahren zur Verbesserung des ohmschen Kontaktverhaltens zwischen einem Kontaktgitter und einer Ermitterschicht einer Siliziumsolarzelle
EP3550611A1 (en) 2018-04-06 2019-10-09 Total Solar International Method for manufacturing a photovoltaic device
US20190348548A1 (en) 2018-05-09 2019-11-14 International Business Machines Corporation Solar cell with reduced surface recombination
EP3579284A1 (en) 2018-06-08 2019-12-11 Total SA Method to obtain a photovoltaic device
EP3579285A1 (en) 2018-06-08 2019-12-11 Total SA Method to obtain a photovoltaic device
EP3648174A1 (en) 2018-10-31 2020-05-06 Total SA Photovoltaic assembly
KR20210010095A (ko) * 2019-07-19 2021-01-27 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN110931598A (zh) * 2019-11-12 2020-03-27 浙江爱旭太阳能科技有限公司 一种二次退火的单晶硅se-perc电池的制造方法
CN111952417A (zh) 2020-08-24 2020-11-17 晶科绿能(上海)管理有限公司 一种太阳能电池及其制备方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676845A (en) * 1986-02-18 1987-06-30 Spire Corporation Passivated deep p/n junction
JPH05183184A (ja) * 1991-12-26 1993-07-23 Fujitsu Ltd 固体撮像装置の製造方法
US6091021A (en) 1996-11-01 2000-07-18 Sandia Corporation Silicon cells made by self-aligned selective-emitter plasma-etchback process
JP3722326B2 (ja) * 1996-12-20 2005-11-30 三菱電機株式会社 太陽電池の製造方法
KR100446591B1 (ko) * 1997-02-17 2005-05-16 삼성전자주식회사 태양전지용실리콘박막및그제조방법
JP2000323735A (ja) * 1999-05-10 2000-11-24 Mitsubishi Electric Corp 光起電力装置の製造方法及び光起電力装置
KR100366350B1 (ko) * 2001-01-15 2002-12-31 삼성에스디아이 주식회사 태양 전지 및 그 제조 방법
JP2004193350A (ja) 2002-12-11 2004-07-08 Sharp Corp 太陽電池セルおよびその製造方法
US20050118802A1 (en) * 2003-12-02 2005-06-02 Chang-Sheng Tsao Method for implementing poly pre-doping in deep sub-micron process
US20050252544A1 (en) * 2004-05-11 2005-11-17 Ajeet Rohatgi Silicon solar cells and methods of fabrication
US8076570B2 (en) * 2006-03-20 2011-12-13 Ferro Corporation Aluminum-boron solar cell contacts
US7741225B2 (en) 2007-05-07 2010-06-22 Georgia Tech Research Corporation Method for cleaning a solar cell surface opening made with a solar etch paste
US7776727B2 (en) * 2007-08-31 2010-08-17 Applied Materials, Inc. Methods of emitter formation in solar cells
US7820460B2 (en) 2007-09-07 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Patterned assembly for manufacturing a solar cell and a method thereof
US20090101202A1 (en) * 2007-10-17 2009-04-23 Industrial Technology Research Institute Method of fast hydrogen passivation to solar cells made of crystalline silicon
US20090142875A1 (en) * 2007-11-30 2009-06-04 Applied Materials, Inc. Method of making an improved selective emitter for silicon solar cells
US20090227061A1 (en) 2008-03-05 2009-09-10 Nicholas Bateman Establishing a high phosphorus concentration in solar cells
US20090227095A1 (en) 2008-03-05 2009-09-10 Nicholas Bateman Counterdoping for solar cells
US7727866B2 (en) 2008-03-05 2010-06-01 Varian Semiconductor Equipment Associates, Inc. Use of chained implants in solar cells
US20090317937A1 (en) 2008-06-20 2009-12-24 Atul Gupta Maskless Doping Technique for Solar Cells
US8461032B2 (en) 2008-03-05 2013-06-11 Varian Semiconductor Equipment Associates, Inc. Use of dopants with different diffusivities for solar cell manufacture
US8697553B2 (en) 2008-06-11 2014-04-15 Intevac, Inc Solar cell fabrication with faceting and ion implantation
TWI368999B (en) 2008-07-15 2012-07-21 Mosel Vitelic Inc Method for manufacturing solar cell
US7838400B2 (en) 2008-07-17 2010-11-23 Applied Materials, Inc. Rapid thermal oxide passivated solar cell with improved junction
US7897434B2 (en) * 2008-08-12 2011-03-01 International Business Machines Corporation Methods of fabricating solar cell chips
WO2010030645A2 (en) 2008-09-10 2010-03-18 Varian Semiconductor Equipment Associates, Inc. Techniques for manufacturing solar cells
US7846762B2 (en) * 2008-09-22 2010-12-07 Applied Materials, Inc. Integrated emitter formation and passivation
US7816239B2 (en) 2008-11-20 2010-10-19 Varian Semiconductor Equipment Associates, Inc. Technique for manufacturing a solar cell
US8685846B2 (en) 2009-01-30 2014-04-01 Varian Semiconductor Equipment Associates, Inc. Technique for processing a substrate
US9076914B2 (en) 2009-04-08 2015-07-07 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
US9006688B2 (en) 2009-04-08 2015-04-14 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate using a mask
US8900982B2 (en) 2009-04-08 2014-12-02 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
US8330128B2 (en) 2009-04-17 2012-12-11 Varian Semiconductor Equipment Associates, Inc. Implant mask with moveable hinged mask segments
US9000446B2 (en) 2009-05-22 2015-04-07 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
US8101927B2 (en) 2009-06-08 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Masking apparatus for an ion implanter
US8008176B2 (en) 2009-08-11 2011-08-30 Varian Semiconductor Equipment Associates, Inc. Masked ion implant with fast-slow scan
US8603900B2 (en) 2009-10-27 2013-12-10 Varian Semiconductor Equipment Associates, Inc. Reducing surface recombination and enhancing light trapping in solar cells
US8465909B2 (en) 2009-11-04 2013-06-18 Varian Semiconductor Equipment Associates, Inc. Self-aligned masking for solar cell manufacture
US8153456B2 (en) 2010-01-20 2012-04-10 Varian Semiconductor Equipment Associates, Inc. Bifacial solar cell using ion implantation
US20110180131A1 (en) 2010-01-27 2011-07-28 Varian Semiconductor Equipment Associates, Inc. Method for attaching contacts to a solar cell without cell efficiency loss
US8110431B2 (en) * 2010-06-03 2012-02-07 Suniva, Inc. Ion implanted selective emitter solar cells with in situ surface passivation

Also Published As

Publication number Publication date
US20110139230A1 (en) 2011-06-16
US8110431B2 (en) 2012-02-07
WO2011152982A2 (en) 2011-12-08
JP2015111721A (ja) 2015-06-18
US20120107998A1 (en) 2012-05-03
EP2577745A2 (en) 2013-04-10
JP2013527625A (ja) 2013-06-27
CN103238220A (zh) 2013-08-07
WO2011152982A3 (en) 2012-10-26
TW201208104A (en) 2012-02-16
KR20130038307A (ko) 2013-04-17
US9153728B2 (en) 2015-10-06
KR101579854B1 (ko) 2015-12-23

Similar Documents

Publication Publication Date Title
TWI523251B (zh) 具有原位表面鈍化之離子植入選擇性射極太陽能電池
TWI467791B (zh) 藉由拼合擴散及離子植入法所形成之選擇性射極太陽能電池
TWI528574B (zh) 具有選擇性前表面場之背接面太陽能電池
JP2008153670A (ja) 光起電力電池を製造する方法
JP2010521824A (ja) 太陽電池
WO2011085143A2 (en) Solar cell including sputtered reflective layer and method of manufacture thereof
EP1700347A1 (en) Process for manufacturing photovoltaic cells
US20130247981A1 (en) Solar cell fabrication using a pre-doping dielectric layer
KR101396027B1 (ko) 고효율 후면 접촉 후면 접합 태양 전지의 이온 주입 및 어닐링
TW201440235A (zh) 具有加強射極層之背接面太陽能電池
TW201310690A (zh) 背面接觸式太陽電池的製造方法
US11742438B2 (en) Solar cell and solar cell module

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees