KR101396027B1 - 고효율 후면 접촉 후면 접합 태양 전지의 이온 주입 및 어닐링 - Google Patents

고효율 후면 접촉 후면 접합 태양 전지의 이온 주입 및 어닐링 Download PDF

Info

Publication number
KR101396027B1
KR101396027B1 KR1020137034723A KR20137034723A KR101396027B1 KR 101396027 B1 KR101396027 B1 KR 101396027B1 KR 1020137034723 A KR1020137034723 A KR 1020137034723A KR 20137034723 A KR20137034723 A KR 20137034723A KR 101396027 B1 KR101396027 B1 KR 101396027B1
Authority
KR
South Korea
Prior art keywords
contact
forming
silicon substrate
thin film
crystalline silicon
Prior art date
Application number
KR1020137034723A
Other languages
English (en)
Other versions
KR20140041602A (ko
Inventor
메흐르더드 엠. 모슬레히
비렌드라 브이. 라나
파완 카푸르
Original Assignee
솔렉셀, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔렉셀, 인크. filed Critical 솔렉셀, 인크.
Publication of KR20140041602A publication Critical patent/KR20140041602A/ko
Application granted granted Critical
Publication of KR101396027B1 publication Critical patent/KR101396027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photovoltaic Devices (AREA)

Abstract

후면 접촉 후면 접합 박막 태양 전지는 박막 반도체 태양 전지 상에 형성된다. 바람직하게는, 박막 반도체 물질은 결정 실리콘을 포함한다. 에미터 영역, 선택적 에미터 영역, 및 후면 전계는 이온 주입 및 어닐링 공정을 통해 형성된다.

Description

고효율 후면 접촉 후면 접합 태양 전지의 이온 주입 및 어닐링{ION IMPLANTATION AND ANNEALING FOR HIGH EFFICIENCY BACK-CONTACT BACK-JUNCTION SOLAR CELLS}
관련 출원의 상호 참조
본 출원은 2011년 5월 27일에 출원된 미국 가출원 61/490,859의 이익을 주장하는 것이며, 이 내용은 전체가 여기에 참조로 인용된다.
또한, 본 출원은 2010년 5월 5일에 출원된 미국 특허출원 제12/774,713의 일부 계속 출원이며, 이 내용은 전체가 여기에 참조로 인용된다.
본 발명은 일반적으로 광기전 및 태양 전지의 분야에 관한 것이고, 더욱 구체적으로는 박막 태양 전지 (TFSCs)를 제조하는 방법에 관한 것이다. 더욱 구체적으로는, 본 발명은 박막 결정 실리콘 태양 전지 (TFSC)를 제조하기 위한 이온 주입 어플리케이션을 제공한다.
이온 주입은 소정 원소의 이온을 고체로 주입하는 것을 포함하고, 반도체 장치의 제조에 사용되는 표준 기술이다. 인 (P), 비소 (As), 붕소 (B)와 같은 도펀트 원자의 주입은 반도체 접합을 형성하기 위해 사용될 수 있지만, 산소의 주입은 실리콘-온-산화물 (silicon-on-oxide, SOI) 장치에 사용될 수 있다. 추가적으로, 결정 실리콘 (c-Si) 태앙 전지는 p-n 형 접합을 형성하기 위해 이온 주입법을 이용하여 제조되어 왔다는 것이 알려져 있다. 그러나, 이러한 노력들은 평면의 결정 실리콘 웨이퍼 쪽으로 향해 있다. 평면 또는 3차원 전지인, 현재 박막 결정 실리콘 태양 전지 (TFSC)의 제조 방법에서는, p-n 형 접합은 종종 POCl3-기반 도핑, 또는 인 화합물 증착 또는 스프레이-온(spray-on) 후 어닐링에 의해 형성된다.
p형 또는 n형 실리콘 기판에서 에미터 형성을 위한 P 및 B의 이온 주입 후 적당한 어닐링 처리는 고효율 태양 전지를 수득하기 위해 보여진다. 그러나, 전류 이온 주입 노력은 평면, 두꺼운 c-si 웨이퍼 (일반적으로 >200um)에 한정된다.
고효율 c-Si 태양 전지는, 집적 회로(IC) 패키징 기술을 이용하여, 벌크 실리콘 잉곳 또는 브릭스로부터 종래의 c-Si 웨이퍼를 가늘게 함으로써, 45 um까지의 초박형 웨이퍼 상에 제조되어 왔다. 그러나, 이러한 접근은 고비용 때문에 종종 실용적이지 않다. C-Si 박막 태양 전지 (TFSC)는 적당한 기판 상에 c-Si의 박층을 증착함으로써 또는 진보된 와이어 소잉(wire sawing) 또는 박형 웨이퍼 분리를 야기하기 위해 수소 주입 후 어닐링하는 것과 같은 다른 공지 기술을 이용하여 박형 웨이퍼로 c-Si 잉곳을 슬라이싱함으로써 유리하게 제조될 수 있다.
종종, 고성능 박막 실리콘 기판(TFSS)은 화학 증기 증착(CVD) 공정에 따라 에피택셜 실리콘층을 증착함으로써 제조된다. 이러한 에피택셜 실리콘 증착법에서 생성되는 태양 전지는 평면이거나 또는 잘 정의된 구조일 수 있다. 원리적으로, 임의의 3차원 표면 구조는 3-D 전지에 가능하지만, 다양한 성능 한정은 소정의 3-D 구조를 더욱 유리한-예컨대 피라미드 또는 프리즘 기반의 3차원 표면 양상으로 할 수 있다.
선택적 에미터의 형성에 대한 현재 표준 기술은 몇 단계를 포함한다. 보통, p형 웨이퍼의 전체 전면은, POCl3 기반 공정 또는 인화합물 스프레잉 후 어닐링을 포함하는 공정을 이용하여 가볍게 도핑된다. 그 후, 유전제의 패시베이팅은 실리콘 기판의 전면 상에 증착된다. 그 후, 금속화 접촉하기 바람직한 영역은 이러한 유전체에서, 보통 레이저 제거 또는 에칭 겔 공정에 의해 선택적으로 개방된다. 그 후 고농도의 인을 갖는 국부화된 영역을 선택적으로 도핑하도록 제2 도핑 공정이 수행된다. 그러나, 이러한 공정은 종종 너무 길고, 비싸고, 비효율적이다.
TFSS 상에 균일한 에미터 층을 형성하는 경우에, 도펀트 프로파일을 제어하는 것은 더 높은 효율을 제공할 수 있따. 태양 전지로부터 집전을 최대화하기 위해서, 우수한 '블루 리스펀스(blue response)'가 요구된다. 이는 표면 근처의 최대 인 함량이 표면으로부터 1E21 cm-3 미만이고, 에미터의 깊이는 바람직하게는 0.3 내지 0.5 um 두께의 범위인 것을 요구한다. 이 때문에 셸로우 에미터에 대한 태양 산업에서의 필요성이 증가하고 있다. 그러나, POCl3-기반 도핑, 포스포실리케이트(phosphosilicate) (PSG) 증착, 또는 인산 스프레이-온 후 인라인 어닐링(phosphoric acid spray-on followed by in-line anneal)과 같은 현재 산업적 에미터 형성 공정은 각각의 인 농도 및 깊이의 제어를 제공하지 못하고 있다. 따라서, 에미터 특성은 도핑 어닐링에 사용되는 온도 및 시간에 의해 단독으로 결정된다.
또한, 소수 전하 캐리어의 수명은 1E18cm-3 이상의 농도에서 매우 감소되었다. 최대 블루 리스펀스를 위해, 에미터에서 도펀트 농도의 상한이 되도록 나타날 것이다. 그러나, 이는 높은 에미터 시트 저항을 높게, 시리즈 저항을 높게, 충전율 (FF)을 낮게, 전류 밀도 (Jsc)를 낮게 한다. 따라서, 표면 근처의 박형 더 높은 도핑된 영역(a thin higher doped region near the surface)이 바람직하다. 그러나, 전류 도펀트 프로파일 제어 방법은 제한된다.
따라서, 박막 태양 전지를 형성하는 단순화된 제조 방법의 필요성이 증대되고 있다. 이 방법은 박막 태양 전지의 표면 영역에 에미터 영역, 베이스 영역, 및 후면/전면 전계를 형성하기 위한 개선된 방법을 포함해야한다.
개시된 대상 물질에 따라, 박막 결정 실리콘 (c-Si) 태양 전지의 제조에서 이온 주입 및 후속 어닐링 활성화의 어플리케이션은, 이어서 선행 기술의 방법의 단점을 줄이도록 제공된다.
개시되는 방법의 기술적 이점은, 고품질 표면 패시베이션을 동시에 수득하기 위해서, 산화와 같은 패시베이션 공정과 주입 어닐링 공정의 조합을 이용하는 것을 포함한다. 또 다른 기술적 이점은, 패시베이션을 강화하기 위해 전계 효과(field effect)의 이용을 포함한다-이는 이온 주입을 이용하여 위에 놓인 유전체를 적당히 충전(charging)함으로써 수행될 수 있다.
추가적인 새로운 특징 뿐만 아니라, 개시된 대상 물질의 이러한 및 다른 이점은, 여기에 제공되는 상세한 설명으로부터 명백해질 것이다. 이러한 발명의 내용의 의도는 대상 물질의 포괄적인 설명을 하려는 것이 아니고, 대상 물질의 기능의 일부의 간략한 오버뷰를 제공하기 위한 것이다. 여기에 제공되는 다른 시스템, 방법, 특징 및 이점은 이하 도면들 및 상세한 설명의 검토 시에 당업자에게 명백해질 것이다. 이러한 설명 내에 포함되는 모든 추가적인 시스템, 방법, 특징 및 이점은 이들의 가출원에 근거한 후속 출원의 청구항의 범위 내인 것이 의도된다.
개시된 대상 물질의 특징, 특성 및 이점은 첨부하는 도면과 함께 제시되는 경우 이하 설명되는 상세한 설명으로부터 더욱 명백해질 것이다:
도 1A 및 1B는 피라미드 3차원 박막 실리콘 기판(TFSS)의 예의 각각의 상면도 및 단면도를 도시한다;
도 2A 및 2B는 프리즘 면 특성을 갖는 3차원 박막 실리콘 기판(TFSS)의 예의 각각의 상면도 및 단면도를 도시한다;
도 3은 전면측 및 후면측 접촉의 표준 배열을 갖는 피라미드 3차원 박막 태양 전지를 도시한다;
도 4는 전면측 및 후면측 접촉의 표준 배열을 갖는 프리즘 3차원 박막 태양 전지를 도시한다;
도 5는 균일한 에미터의 최적화된 도펀트 프로파일을 나타내는 그래프이다;
도 6은 피라미드 3차원 TFSS 상에 각종 도핑을 위한 이온 주입 공정을 도시한다;
도 7은 피라미드 3차원 TFSS 상에 경사 이온 주입 공정을 도시한다;
도 8은 선택적 전면측 에미터를 갖는 피라미드 3차원 박막 태양 전지를 도시한다;
도 9는 모든 후면측 접촉을 갖는 피라미드 3차원 박막 태양 전지를 도시한다;
도 10은 모든 후면측 접촉을 갖는 평면의 박막 태양 전지를 도시한다;
도 11A 내지 11B 도 11A는 결정 박막 실리콘 태양 전지를 형성하기 위한 재사용 가능한 템플레이트의 형성을 위한 공정 흐름을 도시한다;
도 12A 내지 13D는 개시된 대상 물질에 따라 전면 접촉 결정 박막 실리콘 태양 전지의 형성을 위한 공정 흐름을 도시한다;
도 14A 내지 15D는 개시된 대상 물질에 따라 후면 접촉 결정 박막 실리콘 태양 전지의 형성을 위한 공정 흐름을 도시한다;
도 16A 내지 16H는 개시된 대상 물질에 따라 후면 접촉 평면 결정 박막 실리콘 태양 전지의 형성을 위한 공정 흐름을 도시한다;
도 17은 평면 박막을 이용하여 모든 후면 접촉 후면 접합 태양 전지를 상업적으로 제조하기 위한 공정 흐름이다;
도 18은 후면 접촉/후면 접합 태양 전지 구조의 단면도이다;
도 19는 분리된 베이스 접촉의 섬들(개별)의 형성을 위한 변형된 공정 흐름이다;
도 20 내지 24는 도 19의 주요 제조 단계 후 태양 전지의 다이아그램이다;
도 25는 선택적 에미터를 형성하기 위한 공정 흐름 실시예이다;
도 26은 개별 분리된 베이스 및 에미터를 갖는 전지 패턴을 도시한다;
도 27은 다른 전지 패턴 실시예를 도시한다;
도 28은 FSF 도펀트 농도의 시뮬레이션 결과를 나타내는 그래프이다;
도 29A-C는 FSF 형성 공정 단계 후 태양 전지의 단면도이다;
도 30은 FSF 층을 갖는 태양 전지를 형성하기 위한 공정 흐름이다;
도 31은 개시된 대상 물질에 따른 조합된 공정 흐름이다;
도 32는 개시된 대상 물질에 따른 공정 흐름이다; 및
도 33은 개시된 대상 물질에 따라 형성된 태양 전지의 단면도의 다이아그램이다.
이하 설명은 의미를 한정하는 것이 아니라, 본 발명의 일반적인 원리를 설명하는 목적을 위한 것이다. 본 발명의 범위는 청구항을 참조하여 결정되어야 한다. 또한, 평면 박막 태양 전지 및 피라미드 및 프리즘 표면 특성을 갖는 3차원 박막 태양 전지의 제조를 참조하여 기재하지만, 당업자는 여기에 논의되는 원리를 박막 태양 전지의 모든 구조적 형태의 제조에 적용할 수 있다.
특정 실시예를 참조하여 기재되지만, 당업자는 여기에 논의되는 원리를 다른 영역 및/또는 실시예에 적용할 수 있다. 다른 반도체 물질도 사용될 수 있지만, 3-D TFSS의 바람직한 반도체 물질은 결정 실리콘 (c-Si)이다. 다른 실시예는 박막 반도체 물질로서 단결정 실리콘을 사용한다. 다른 실시예는 다결정 실리콘(multicrystalline silicon), 다결정 실리콘(polycrystalline silicon), 미결정 실리콘(microcrystalline silicon), 비결정 실리콘(amorphous silicon), 다공성 실리콘(porous silicon) 및/또는 이들의 조합을 사용한다. 또한, 여기서 디자인은, 게르마늄, 실리콘 게르마늄, 실리콘 카바이드, 결정 화합물 반도체, 또는 이들의 조합에 한정되지 않는 다른 반도체 물질에 적용 가능하다. 추가적인 어플리케이션은 구리 인듐 갈륨 셀레나이드 (CIGS) 및 카드뮴 텔루라이드 반도체 박막(cadmium telluride semiconductor thin films)을 포함한다.
또한, 본 출원에서 "전면(front)" 및 "후면(back)"은 태양 전지 상의 금속 접촉의 위치를 나타내기 위해 사용된다. 전면 접촉 태양 전지(front contact solar cell) 또는 전면측 접촉(frontside contact)은 광 쪽으로 마주보는 태양 전지측 상에 위치되는 것이다. 후면 접촉 태양 전지(back contact solar cell) 또는 후면측 접촉(backside contact)은 광으로부터 벗어난 태양 전지측 상에 위치되는 것이다.
본 발명은 에미터를 형성하도록 인 이온 주입 및 p형 TFSCs의 BSFs를 형성하도록 붕소 주입을 설명하지만, 동일한 원리는 에미터를 형성하도록 B 주입 및 n형 TFSCs의 BSFs를 형성하도록 P 주입에 적용된다.
본 발명은 n 및 p 도핑을 위해 각각 일반적으로 P 및 B 주입을 기재하지만, As 및 Sb와 같은 다른 원소가 n 도핑에 사용될 수 있고, Al, Ga, In이 p 도핑에 사용될 수 있다.
당업자는 개시된 실시예가 이하 기재되는 특정 실시예 이외에 폭 넓은 영역과 관련이 있다는 것을 인지할 것이다.
본 발명은 피라미드 및 프리즘 유닛 전지 구조를 갖는 것을 포함하는, 3차원 박막 결정 실리콘 태양 전지 (TFSC)의 제조에서 이온 주입 기술의 사용을 기재한다. 또한, 본 발명은 평면의 박막 결정 실리콘 (c-Si) 태양 전지 (TFSC)의 제조에서 이온 주입 기술의 사용을 기재한다. 본 발명은 TFSC에서 에미터 영역, 선택적 에미터 영역, 베이스 영역, 선택적 베이스 영역, 후면 전계 및 전면 전계를 형성하도록 이온 주입의 사용 및 TFSC의 p-n 접합을 형성하기 위한 이온 주입법의 어플리케이션을 기재한다.
또한, 본 발명은 이온 주입의 사용이 도펀트 농도 및 에미터 깊이를 독립적으로 제어할 수 있도록 한다. 때때로 에미터의 프로파일 엔지니어링이라고도 하는 도펀트 프로파일 제어는 블루 리스펀스, Voc 및 집전에 한정되지 않는 태양 전지 성능을 최대화하기 위해 사용된다.
도 1A 및 1B는 웨이퍼라고도 할 수 있는, 피라미드 3차원 박막 실리콘 기판(TFSS)의 예의 각각의 상면도 및 단면도를 도시한다. 도 1A는 실리콘 기판 상에 큰 피라미드 캐비티(10) 및 작은 피라미드 캐비티(12)로 이루어지는 피라미드 TFSS의 실시예의 상면도이다. 도 1B는 도 1A에 나타내는 기판의 단면도이고, 기판(14)은 작은 피라미드 캐비티(16) 및 큰 피라미드 캐비티(18)를 나타낸다. 상기 피라미드 구조는 평평한 상부 및 하부 영역일 수 있거나 또는 경사 꼭대기/끝(angled apex/tips)일 수 있다 (도 1B에 도시된 바와 같음)는 것을 주의해야한다.
도 2A 및 2B는 프리즘 면 특성을 갖는 3차원 박막 실리콘 기판(TFSS)의 예의 각각의 상면도 및 단면도를 도시한다. 도 2A는 실리콘 기판 상의 6각 프리즘 구조(20)로 이루어진 프리즘 TFSS의 실시예의 상면도이다. 도 2B는 도 2A에 나타내는 기판의 단면도이고, 기판(22)은 6각 프리즘 캐비티(24)를 나타낸다.
평면 또는 3차원 TFSSs을 형성하기 위한 하나의 방법은 기판으로서 최초의 두꺼운 웨이퍼를 사용하는 것을 포함한다. 기판은 단결정 또는 다결정일 수 있다. 3-D 구조를 수득하기 위해서, 기판 표면은 리소그래피와 같은 기술을 이용하여 패터닝될 수 있다. 이어서, 다공성 실리콘 구조는 표면 상에 형성된다. 이는 이어서 화학 증기 증착 (CVD)과 같은 기술을 이용하여 바람직한 두께의 실리콘이 에피택셜 증착된다. 그 후, 에피택셜 실리콘층은 기계적 또는 화학적 방법에 의해 다공성 실리콘층에서 제거된다. 이는 바람직한 두께 및, 평면 또는 3-D 구조를 갖는 웨이퍼가 된다. 도 1 및 2에 나타내는 예시적 박막 실리콘 기판은 이러한 방법을 이용하여 형성될 수 있다.
일 실시예에 있어서, 본 발명은 바람직한 구조적 패턴이 MEMS 형태의 공정을 이용하여 형성되는, 3차원 구조를 갖는 박막 태양 전지를 채용한다.
도 3은 전지의 표면 상에 위치하는 전면측(광을 마주보는 태양 전지측) 및 후면측 접촉의 표준 배열을 갖는 피라미드 3차원 박막 태양 전지를 도시한다. 종종 에피택셜 실리콘층인 P형 (P+) 베이스(30)는 N형 (N+) 에미터층(32) 및 p형 (P++) 후면 전계(34)를 형성하기 위해 이온 주입 공정에 따라 도핑된다. 에미터 금속(38) 및 베이스 금속(40)은 전기 도금된 또는 무전해 도금된 단층 또는 다층 고전도성 금속화 영역(metallized region)(은, 알루미늄, 니켈, 티타늄, 코발트 또는 탄탈륨)이고-에미터 금속(38)은 은이고, 베이스 금속(40)은 알루미늄이 도시된다. 또는, 금속층은 잉크젯 디스펜싱될 수 있다. 또한, 반사 방지 코팅(36)은 제어된 두께가 제공되는 전면측 패시베이션층으로서 작용할 수 있다. 이 실시예에서, 에미터 금속 접촉은 연속 금속선, 즉 3-D TFSC 상부면 상에 핑거(fingers) 및 부스바(busbars)로 형성된다. 그러나, 베이스 금속 접촉은 3-D TFSS의 후면측 상에 반전된 피라미드 꼭대기 영역 상에 형성되기 때문에, 베이스 금속 접촉은 분리된 영역이다.
이하는 p형 베이스 c-Si TFSC 물질의 N+ 에미터의 형성을 기재한다. n형 베이스 c-Si TFSC 물질의 P+ 에미터를 제조하기 위해 동일한 절차가 사용될 수 있다. p형 실리콘 TFSC의 N+ 에미터를 형성하기 위해, 도펀트 종은 P, As, 및 Sb일 수 있고, n형 실리콘 TFSC 기판의 P+ 에미터를 형성하기 위해 B, Al, Ga, 및 In이 사용될 수 있다.
p형 및 n형 실리콘에서 각각 에미터를 형성하기 위해 P 및 B의 이온 주입 후 적당한 어닐링 처리가 고효율 태양 전지를 수득하기 위해 보여진다. 본 발명은 p형 및 n형 실리콘에서 각각 박막 평면 및 3차원 태양 전지의 에미터를 형성하기 위해 적당한 어닐링 처리와 조합된 유사한 P 및 B의 이온 주입을 제공한다.
일 실시예에서, 균일한 에미터층(32) 및 후면 전계(34)를 형성하기 위한 이온 주입법은 3-D 박막 c-Si p형 웨이퍼를 제조한 후 이온 주입을 이용함으로써 기판의 전면에 균일한 인 도핑된 에미터를 형성하는 것을 포함한다. 후면 전계는 붕소와 같은 P형 도펀트의 주입에 의해 형성된다. 그 후, 전지는 표준 패시베이션 및 금속화 기술을 이용하여 완료된다.
도 4는 전지의 표면 상에 위치된 전면측(광 측) 및 후면측 접촉의 표준 배열을 갖는 프리즘 3차원 박막 태양 전지를 도시한다. 종종 에피택셜 실리콘층인 P형 (P+) 베이스(50)는 N형 (N+) 에미터층(52)을 형성하기 위해 이온 주입 공정에 따라 도핑되었다. 후면 유전체(Back surface dielectric)(54)는 패시베이션층으로 작용한다. 도시된 바와 같이, 에미터 금속(58)은 은이고, 베이스 금속(60)은 알루미늄이다. 반사 방지 코팅(56)은 반사를 감소시키기 위해 TFSC의 면에 적용된 광학 코팅이다.
도 3에 나타낸 바와 같이, 에미터층(52)은 인 주입을 이용하여 형성될 수 있고, 후면 유전체(54)는 붕소 주입을 이용하여 형성될 수 있다. 도 4에 나타낸 TFSC는 후면 유전체에 개방된 많은 국부화된 접촉을 통해 후면을 접촉하기 위한 금속을 보여준다. 이러한 접촉의 접촉 저항은 붕소 주입을 이용하여 낮아질 수 있다. 또한, 이러한 국부화된 접촉 대신에 후면 전계는 붕소 주입을 이용하여 형성될 수 있다.
균일한 에미터 층에 대해서, 도펀트 프로파일의 블랭킷 주입 제어를 사용하여 더 높은 효율을 제공할 수 있다. 태양 전지로부터 집전을 최대로 하기 위해서, 우수한 '블루 리스펀스'가 요구된다. 이는 표면 근처의 최대 인 함량이 1E21 cm-3 미만, 에미터의 깊이는 바람직하게는 0.3 내지 0.5 um의 범위가 되도록 요구한다. 이에 태양 산업은 셸로우 에미터로 이동된다. 그러나, POCl3-기반 도핑 또는 PSG 증착 또는 인산 스프레이-온 후 인라인 어닐링과 같은 현재 산업적 에미터 형성 공정은 각각 인 농도 및 깊이의 제어를 제공하지 못한다. 에미터 특성은 도핑 어닐링에 사용되는 온도 및 시간에 의해 단독으로 결정된다. 반면에, 이온 주입은 이온 양 및 에너지의 제어에 의해 바람직한 도펀트 농도의 셸로우 접합을 제조할 능력을 제공한다. 따라서, 개시된 이온 주입 공정의 사용은 바람직한 표면 도펀트 농도, 프로파일 및 깊이를 갖는 에미터를 수득하는 것을 가능하게 한다. 또한, 주입된 에미터는 인 불활성층(dead layer) 및 POCl3-도핑된 에미터와 일반적으로 연관되는 다른 문제(complication)를 제거한다.
도 5는 접합 깊이에 걸쳐 도펀트 농도 (atoms/cm3)에서 균일한 에미터의 최적화된 도펀트 프로파일을 나타내는 그래프이다. 때때로 프로파일 엔지니어링이라고도 하는 이러한 도펀트 프로파일의 정확한 제어는 이온 주입과 같은 정밀 기술을 사용하여 가능해질 수 있다. 도시된 바와 같이, 웨이퍼 표면 근처의 초박층 (<0.1 um)은 높은 도펀트 농도 (1e21/cm3 까지)를 갖고, 에미터의 나머지는 1E18 atoms/cm3에 가까운 도펀트 농도를 갖는다.
또는, 고효율 태양 전지는 '선택적 에미터' 접근법을 이용하여 얻어질 수 있다. 선택적 에미터 형성을 위한 현재 표준 기술은 몇 단계를 포함한다. 첫째, p형 웨이퍼의 전체 전면은 POCl3 기반 공정 또는 인-화합물을 스프레잉 후 어닐링하는 것을 포함하는 공정을 이용하여 가볍게 도핑된다. 그 후, 유전체의 패시베이팅은 전면 상에 증착된다. 그 후, 금속에 의해 접촉되기에 바람직한 영역은 이러한 유전체에서, 보통 레이저 제거 또는 에칭 겔을 이용하여 선택적으로 개방된다. 그 후 고농도의 인을 갖는 국부화된 영역을 선택적으로 도핑하도록 제2 도핑 공정이 수행된다. 그러나, 이러한 공정은 종종 너무 길고, 비싸다.
도 6은 피라미드 3차원 TFSS(62) 상에 각종 도핑을 위한 이온 주입 공정을 도시한다. 도시한 바와 같이, 피라미드 3차원 TFSS(62)는 (111) 결정학적 평면을 따라 얼라인드된 반전된 피라미드 캐비티 벽을 갖는다-따라서 θ는 약 54.7°이다. 들어오는 이온 빔에 대해 주입된 표면의 상대적인 각 방위는, 피라미드 3차원 TFSS(62)를 도핑하기 위한 이온 주입 공정을 이용함으로써 바람직하고, 다양한 도핑을 수득하는 것을 가능하게 해준다. 입사 이온 빔에 수직인 표면을 갖는 3-D TFSS 상의 영역은 영역 A와 같이 무겁게 도핑되어, 더 낮은 시트 저항 접합(lower sheet resistance junction)을 형성한다. 그러나, 영역 B로 나타내는 바와 같이 (111) 반전된 피라미드 캐비티 벽 표면과 같은 각에서 이온을 받아들이는 3-D TFSS 상의 영역은 더 가벼운 양으로 효율적으로 도핑되어, 더 높은 시트 저항 접합(higher sheet resistance junction)을 형성한다. (111) 표면 (또는 임의의 사선 배향면)이 각 θ(평평한 수평면에 대한 각-이러한 평평한 면은 약 54.7°가 되도록 (100) 결정학적 평면을 따라 배열되도록 도시됨)로 경사지기 때문에, 도펀트 농도는 수평면의 cosθ로 감소된다. SiN:H와 같은 패시베이팅 유전체를 증착한 후, 3D TFSS (또는 이들의 분획)의 상부 상에 영역 A의 선택적으로 높이 도핑된 렛지(ledges)만이 에미터 접촉 금속화를 위한 금속에 의해 접촉된다. 이는 패시베이팅 유전체를 통해 에칭하는 Ag 페이스트로서; 패시베이팅 유전체의 레이저 제거를 이용하여 개구부를 생성함으로써; 에칭 페이스트를 이용한 제거 후 도금 기반 및/또는 PVD 금속 증착과 같은 몇몇 기술을 이용함으로써 수행될 수 있다. 따라서, 도시되는 3-D 구조 상에 선택적 에미터를 형성하기 위해 각종 도핑을 위한 이온 주입 공정은, 리소그래피 또는 스크린 인쇄 패터닝을 이용하여 더욱 복잡한 공정 흐름의 필요 없이 듀얼-도핑된 에미터 접합의 형성 및 원스탑 선택적 도핑을 가능하게 한다.
도 7은 피라미드 3차원 TFSS(64) 상에 경사 이온 주입 공정을 도시한다. 이러한 이온 주입 공정은 TFSS(64)의 3차원 표면 특성 (영역 A로 나타냄)의 끝/렛지를 둘러싸는 영역을 선택적으로 도프하기 위해 사용될 수 있다. 적게(low) 도프된 에미터는 우선 표준 산업 기술에 의해 또는 TFSS(64)의 평면에 보통의 주입 방향을 이용하여 균일하게 형성된다. 이어서, 경사 이온 주입은 구조(도 7의 영역 A)의 끝을 선택적으로 무겁게 도프하기 위해 사용되고, 그 후 금속에 의해 선택적으로 접촉된다.
또한, 본 발명은 각각 p형 또는 n형 실리콘에 박막 평면 및 3차원 태양 전지의 적합한 후면 전계 (BSF)를 제조하기 위해 B 및 P 이온의 주입을 개시한다.
P+ 층을 제공하기 위해 Al-페이스트 소성을 이용하여 후면 전계 (BSF)를 제조하고, Al-Si 합금을 형성하는 현재의 산업적 관행은 심각한 제한을 갖는다. p/p+ 계면은 날카롭지 않지만 대신에 산란되어 있어-소수 캐리어 전자에 낮은 반사성을 야기한다. 또한, Si/Al-Si 계면은 산란되어 있어, 장파장 광자의 낮은 광학 반사성을 야기한다. 추가적으로, Al 페이스트의 낮은 도전성 및 실리콘 웨이퍼와 두꺼운 페이스트의 친밀한 혼합으로부터 발생하는 웨이퍼 바우(wafer bow)와 같은 제조상 문제점들이 있다. p형 기판의 B 이온 (및 n형의 P)의 주입을 이용하여 이러한 문제점들을 제거한다. 에미터에 대해 상기 설명한 바와 같이, 바람직한 프로파일의 샤프한 BSF는 본 발명의 이온 주입법을 이용하여 쉽게 얻어질 수 있다.
3-D TFSC의 끝 또는 렛지의 균일한 도핑을 얻기 위해서, 웨이퍼는 주입 동안 회전될 수 있어, 구조의 모든 측면 또는 표면은 균일하게 도핑된다.
상기 에미터에 대해 개시된 프로파일 엔지니어링과 마찬가지로, BSF의 바람직한 프로파일이 얻어질 수 있다. 3-D TFSC의 구조는 BSF의 선택적 도핑을 얻기 위해 사용될 수 있다. 그 후, 무겁게 도핑된 끝(heavily doped tip)은 알루미늄과 같은 후면 금속에 의해 선택적으로 접촉된다.
상기 논의되는 에미터 형성의 경우와 마찬가지로, 3-D TFSC의 경사 이온 주입 또한 BSF의 선택적 도핑을 얻기 위해 사용될 수 있다. 그 후, 무겁게 도핑된 끝은 후면 금속에 의해 선택적으로 접촉된다.
균일하게 또는 선택적으로 도핑된 BSF 및 에미터의 형성 후, 주입 어닐링 공정은 전지의 고품질 전면 및 후면 패시베이션을 제조하기 위해 산화와 조합될 수 있다.
패시베이팅 유전체가 여분의 포지티브 전하를 갖는 경우에, N+ 표면 상의 패시베이션은 강화될 수 있다는 것이 알려져 있다. 태양 산업에 일반적으로 사용되는 SiN:H는, 적당히 제어되는 경우에, N+ 표면의 우수한 패시베이션을 제공하는 것을 도울 수 있는 잉여의 포지티브 전하를 갖는다. 마찬가지로, 후면 전계를 패시베이팅하는 유전체층은 전계 효과에 기인하여 표면 재조합을 더 줄이기 위해서, 네거티브로 하전된 이온이 주입될 수 있다.
또한, 본 발명의 이온 주입 방법은 금속 접촉의 유전체층에 국부화된 개구부를 얻기 위해 이용될 수 있다. 이를 위해, 3-D TFSC의 끝 또는 렛지는, 이후 열 산화 공정 동안 산화물의 성장을 지연/느리게 하는 질소와 같은 이온 종으로 선택적으로 주입된다. 산화 동안에, 패시베이팅 산화물은, 선택적으로 주입되는 이러한 높은, 끝 영역을 제외하는 모든 곳에서 성장한다. N의 주입 때문에 소량의 SiN 형성은 HF 희석 후 인산 에칭을 포함하는 세정 시퀀스에서 쉽게 제거된다. 그 후, 이러한 영역은 금속에 의해 선택적으로 접촉된다. 전면에서, 선택적으로 개방된 영역은 도금, 잉크젯 또는 다른 기술을 이용하여 금속과 선택적으로 접촉될 수 있다. 이는 전지 성능을 개선하기 위해 전면 금속 패턴의 최적화를 가능하게 한다. 후면측에서, 이러한 영역은 PVD 또는 증발 스캠(schemes)을 이용하여 알루미늄의 블랭킷 증착 시에 선택적으로 도금 또는 접촉될 수 있다. 이러한 국부화 접촉 스캠은 전지 구조의 잘 알려진 PERL 형태 및 잘 알려진 이점을 갖도록 해준다(leads to the well know PERL type of cell structure and with it well known performance benefits).
도 8은 선택적 전면측 에미터를 갖는 피라미드 3차원 박막 태양 전지를 도시한다. P형 (P+) 베이스(70), 에피택셜 실리콘층은 N형 (N+) 에미터층(72) 및 p형 (P++) 후면 전계(74)를 형성하기 위해 이온 주입 공정에 따라서 도핑된다. 선택적 에미터(82)는 경사 이온 주입 공정을 통해 형성된다. 그 후, 전지는 에미터 금속 접촉(78)(은) 및 베이스 금속 접촉(80)(알루미늄)을 형성하기 위해 표준 패시베이션 및 금속화 기술을 이용하여 완료된다. 반사 방지 코팅(76)은 반사를 감소시키기 위해 TFSC의 표면에 적용되는 광학 코팅이다. 도 12A-13D는 도 8에 도시된 3차원 박막 태양 전지의 형성을 나타내는 상세한 공정 흐름을 묘사한다.
도 9는 모든 후면측 접촉을 갖는 피라미드 3차원 박막 태양 전지를 도시한다. N형 (N+) 베이스(90), 에피택셜 실리콘층은 N형 (N+) 전면 전계(92) 및 p형 (P+) 에미터층(94)를 형성하기 위해 이온 주입 공정에 따라 도핑된다. 선택적 에미터(104) 및 선택적 베이스(102)는 경사 이온 주입 공정을 통해 형성된다. 그 후 전지는 에미터 금속(98)(코발트, 구리, 또는 니켈일 수 있음) 및 패시베이션 유전체층(100)을 형성하기 위해 표준 패시베이션 및 금속화 기술을 이용하여 완료된다. 반사 방지 코팅(96)은 반사를 감소시키기 위해 TFSC의 표면에 적용되는 광학 코팅이다.
선택적 에미터(104)는 에미터층(94)의 블랭킷 주입 동안 편리하게 얻어진다. 피라미드 3-D 구조를 갖는 n형 웨이퍼는, 측벽 상에 더 낮게 도핑되지만 평평한 면 상에 높게 도핑되는 에미터층(94)을 형성하기 위해 붕소가 주입된다. 전면 전계(92)는 인의 블랭킷 주입에 의해 얻어진다. 도 14A-15D는 도 9에 나타낸 3차원 박막 태양 전지의 형성을 설명하는 상세한 공정 흐름을 묘사한다.
도 10은 모든 후면측 접촉을 갖는 평면의 박막 태양 전지를 도시한다. N형 (N+) 베이스(110), 에피택셜 실리콘층은 N형 (N+) 전면 전계(112) 및 p형 (P+) 에미터층(114)를 형성하기 위해 이온 주입 공정에 따라 도핑된다. 선택적 에미터(124) 및 베이스(122)는 경사 이온 주입 공정을 통해 형성되고, 접촉으로서, 니켈 및 구리와 같은 도금 금속을 사용한다. 그 후, 전지는 베이스 및 에미터 접촉 금속 및 후면측 패시베이션 유전체층(118)을 형성하기 위해 표준 패시베이션 및 금속화 기술을 이용하여 완료된다. 반사 방지 코팅(116) 및 반사 절연체(120)는 평면의 TFSC의 광 포획 능력을 증가시키는 것을 돕는다.
도 10에서 평면 후면 접촉 TFSC는 평면의 박막 c-Si 웨이퍼로부터 제조될 수 있다. N형 물질은 본 발명의 방법으로 평면의 후면측 TFSC를 형성하는 경우에 유리하다. P형 (P+) 에미터층(114)은 우선 붕소를 갖는 웨이퍼의 후측면의 블랭킷 주입을 이용하여 제조된다. 이어서, 후면측 패시베이션 유전체층(118)은 성장 또는 증착된다. 베이스(122)는 이러한 유전체에서 접촉을 개방한 후 인을 주입하는 것에 의해 제조된다. 선택적 에미터(124)는 유전체층으로 패시베이팅하고 접촉을 개방하고 붕소를 주입하는 것에 의해 제조된다. 그 후, 전면 전계(112)는 인의 블랭킷 주입을 이용하여 얻어진다. 도 16A-16H는 도 10에 나타낸 평면의 박막 태양 전지의 형성을 설명하는 상세한 공정 흐름을 묘사한다.
도 11A는 결정 박막 실리콘 태양 전지를 형성하기 위한 재사용 가능한 템플레이트의 형성을 나타내는 공정 흐름이다(도 8 및 9에 도시된 바와 같이). 도 11B는 도 11A의 공정 단계의 대응하는 설명도이다. 도 11A는 본 발명의 이온 주입 방법에 따라 박막 실리콘 태양 전지의 형성에 사용되는 반전된 피라미드 실리콘 템플레이트 및 3차원 박막 실리콘 기판을 제조하기 위한 주요 제조 공정 단계를 나타내는 공정 흐름의 실시예이다. 이 실시예에서, 반전된 피라미드 태양 전지를 제조하기 위한 템플레이트가 형성된다.
실리콘 템플레이트 제조 공정은 단결정(100) 실리콘 웨이퍼(142)로 시작한다. 시작 웨이퍼(starting wafer)는 원형 또는 사각형일 수 있다. 단계(160)는 노출된 웨이퍼 면 상에 박형의 하드 마스킹층(144)을 형성하는 것을 포함한다. 하드 마스킹층은 나중 단계에서 에칭을 하는 것이 필요 없는 실리콘 면 영역-템플레이트의 상부면이 될 표면 영역을 마스킹하기 위해 사용된다. 적당한 하드 마스킹층은, 그것에 한정되지 않지만, 열적으로 성장된 실리콘 산화물 및 저압력 증기상 증착된(LPCVD) 실리콘 니트라이드를 포함한다. 단계(162 및 164)는, 포토레지스트 코팅, 베이킹, 포토마스크 상에서 UV 광 노출, 후 베이킹, 포토레지스트 현상, 웨이퍼 세정 및 건조로 이루어지는 포토리소그래피 단계를 포함한다. 이 단계 후에, 반전된 피라미드 베이스 개구부의 어레이 또는 엇갈린 패턴을 나타내는 포토마스트(146) 상의 패턴은 포토레지스트층으로 전달될 것이다(will be transferred). 패터닝된 포토레지스트층은 단계(166)의 하드 마스킹층 에칭을 위해 소프트 마스킹층으로 사용된다. 단계(166)는, 완충 HF 용액으로 박형 실리콘 산화물층을 에칭하는 것과 같은 화학적 에칭에 의해 그 아래에 레이어드된 하드 마스킹 층으로 포토레지스트 패턴을 더 전달(transferring)하는 것을 포함한다. 또한, 반도체 및 MEMS 웨이퍼 가공에서 알려진 다른 습식 에칭법 및 건식 에칭법이 사용될 수 있다. 단계(168)에서, 남아 있는 소프트 마스킹층, 즉 포토레지스트층(150)은 제거되고, 웨이퍼(148)는 세정된다. 포토레지스트 제거 공정의 예로는, 아세톤 또는 피라하 용액(황산 및 과산화수소의 혼합물)을 이용하는 것과 같은 습식법, 산소 플라즈마 애싱(ashing)과 같은 건식법을 포함한다. 또한, 단계(168)에서, 웨이퍼는 KOH 용액과 같은 비등방성 실리콘 습식 부식액에 배치 로딩된다. 일반적인 에칭 온도는 50 ℃ 내지 80 ℃의 범위이고, 에칭 속도는 약 0.2um/min 내지 1um/min이다. TMAH (tetramethylammonium hydroxide)는 다른 비등방성 실리콘 에칭 화학물질이다. KOH 또는 TMAH 실리콘 에칭 속도는 결정 실리콘 평면으로 배향에 따라 달라진다. 결정학적 평면의 (111) 패밀리는 매우 느린 속도로 에칭되고, 하드 마스크로 패터닝된 (100) 실리콘 웨이퍼의 비등방성 에칭을 위한 일반적으로 "정지(stop)" 면이다. 따라서, 두개의 (111) 면 또는 (111) 면과 하부 (100) 면의 교차 지점은 시간-제어 에칭 후 (100) 실리콘 웨이퍼의 비등방성 에칭 구조를 제조한다. 이러한 구조의 예로는 샤프한 끝 캐비티 하부(sharp tip cavity bottom) ((111) 면이 만나는) 또는 작은 평형한 캐비티 하부(small flat cavity bottom) (남아있는 (100) 면)을 갖는 V-그루브 및 피라미드 캐비티를 포함한다. 단계(170)에서, 실리콘 템플레이트(154)는 가공될 준비가 되었다.
도 12A는 결정 박막 전면 접촉 실리콘 태양 전지의 형성에 사용되는 에피택셜 실리콘 전지의 형성을 나타내는 공정 흐름이다(도 8에 나타낸 바와 같음). 도 12B는 도 12A의 공정 흐름에 대응하는 설명도이다.
단계(180)에서, 하드 마스킹 층이 이산화규소인 경우, 남아 있는 하드 마스킹 층은 HF 용액에 의해 제거된다. 이어서, 웨이퍼는 SC1 (NH4OH 및 H2O2의 혼합물) 및 SC2 (HCL 및 H2O2의 혼합물) 웨이퍼 웨트 세정 용액으로 세정 후 탈이온수를 통해 린싱 및 뜨거운 N2 건조될 수 있다. 개시된 공정은 반전된 피라미드 캐비티를 갖는 실리콘 템플레이트를 생성한다.
단계(180)는 실리콘 템플레이트 재사용 사이클의 시작을 표시한다(marks). 단계(182)에서, 다공성 실리콘층(192)은 실리콘 템플레이트 전면 상에 전기 화학 HF 에칭에 의해 형성된다. 다공성 실리콘층은 에피택셜 실리콘층 분리를 위한 희생층으로서 사용될 것이다. 다공성 실리콘층은 바람직하게는 다양한 다공성을 갖는 두개의 박층으로 이루어진다. 제1 박형 다공성 실리콘층은 상부층이고, 벌크 실리콘 웨이퍼로부터 우선 형성된다. 제1 박층은 바람직하게는 10% ~ 35%의 더 낮은 다공성을 갖는다. 제2 박형 다공성 실리콘 층은 벌크 실리콘으로부터 직접 성장되고, 다공성 실리콘의 제1 박층 아래에 있다. 제2 박형 다공성 실리콘 층은 바람직하게는 40% ~ 80% 범위의 더 높은 다공도를 갖는다. 상부 다공성 실리콘층은 고품질 에피택셜 실리콘 성장을 위한 결정 시드층으로 사용되고, 더 높은 다공도 다공성 실리콘 층의 아래에 하부(the bottom underneath higher porosity porous silicon layer)는, 에피택셜 및 벌크 실리콘 계면 사이의 적은 밀도의 물리적 연결(its less dense physical connections) 및 약한 기계적 강도에 기인하여 TFSS 분리를 가능하게 하기 위해 사용된다. 또는, 상부에서 하부까지 점진적으로 증가되거나 그레이드되는 다공성을 갖는 단일 다공성 실리콘층도 사용될 수 있다. 이 경우에, 다공성 실리콘층의 상부 부분은 10% 내지 35%의 낮은 다공성을 가지고, 다공성 실리콘층의 하부 부분은 40% 내지 80%의 높은 다공성을 갖는다. 에피택셜 실리콘 성장, 단계(184) 전에, 웨이퍼는, 더 낮은 다공도 다공성 실리콘층(the lower-porosity porous silicon layer)(또는 단일층의 부분) 상에 결정 실리콘의 연속면 시드층을 형성하면서, 더 높은 다공도 다공성 실리콘층(the higher-porosity porous silicon layer)(또는 단일층의 부분) 내에 상대적으로 큰 보이드를 갖는 합쳐진 구조를 형성하기 위해, 에피택셜 실리콘 증착 리엑터 내에 고온(950 ℃ 내지 1150 ℃에서) 수소 분위기에서 베이킹될 수 있다. 단계(184)에서, n형 베이스(194)를 갖는 단결정 실리콘 에피택셜층은 전면측에만 증착된다. 에피택셜층의 벌크 베이스는 P형 붕소(B2H6) 도핑된다. 에피택셜층의 두께는 바람직하게는 5um 내지 60um의 범위이다. 에피택셜 실리콘 층의 분리 전에, 둘러싸는 보더 트렌치(encompassing border trench)는 TFSS의 분리를 가능하게 하기 위해 활성 웨이퍼 영역의 주변에 제조될 수 있다. 둘러싸는 트렌치는 제어된 레이저 커팅에 의해 형성될 수 있고, 이들의 깊이는 바람직하게는 5um 내지 100um의 범위이다. 트렌치는 분리할 3-D TFSS의 바운더리를 정의하고, 트렌치된 영역으로부터 분리를 개시한다. 남아 있는 에피택셜 실리콘층은 템플레이트 에지의 기계적 그라인딩 또는 폴리싱에 의해 제거될 수 있다. 단계(186)에서, 실리콘(200)의 에피택셜층은 실리콘 템플레이트로부터 분리 및 나눠진다. 분리된 에피택셜 실리콘층은 3-D 박막 실리콘 기판 (3-D TFSS)이라고도 한다. 발명의 명칭 substrate release methods and apparatus 의 미국 특허출원 제12/473,811에 개시된 에피택셜층 분리 방법은 여기에 참조로 인용된다. 3-D TFSS는 초음파 DI-워터 베스에서 분리될 수 있다. 또는, 다른 분리 방법에서, 3-D TFSS는 웨이퍼 후면측 및 상부 에피택셜 진공 척을 직접 풀링함으로써 분리될 수 있다(may be released by direct pulling with wafer backside and top epitaxial vacuum chucked). 다른 분리 방법으로, 에피택셜층은 웨이퍼 후면측 및 상부 에피택셜 진공 척을 직접 풀링함으로써 분리될 수 있다. 이러한 방법을 이용하여, 다공성 실리콘층은 완전히 또는 부분적으로 파열될 수 있다. 척은 웨이퍼를 보호하기 위해 정전 또는 진공 척을 사용할 수 있다. 웨이퍼는 우선 위쪽을 향하는 TFSS 기판을 갖는 하부 웨이퍼 척 상에 놓인다. 하부 척은 웨이퍼의 템플레이트 측을 보호하고, 상부 웨이퍼 척은 완만하게 낮아지고, 웨이퍼의 TFSS 기판 측을 보호한다. 활성화된 풀링 메카니즘은 상부 척을 위쪽으로 들어올리고, 이동은 슬라이더 레일에 의해 균등하게 가이딩될 수 있다.
단계(188)에서, 분리된 3-D TFSS 후측면은, 실리콘 잔해를 제거하고, 쿼시-단결정 실리콘 (QMS)층을 완전히 또는 부분적으로 제거하기 위해 KOH 또는 TMAH 용액을 이용하여 짧은 실리콘 에칭에 의해 세정된다. 템플레이트로부터 에피택셜 실리콘 층의 제거 후, 템플레이트는, 남아 있는 다공성 실리콘층 및 실리콘 입자를 제거하기 위해 TMAH 및/또는 KOH와 같은 희석 습식 실리콘 에칭 용액 및 희석 HF를 이용함으로써 단계(175)에서 세정된다. 그 후, 템플레이트는 가능한 유기 및 금속 오염물질을 제거하기 위해 SC1 및 SC2 웨트 세정과 같은 종래의 실리콘 웨이퍼 세정법에 의해 더 세정된다. 마지막으로, DI 물로의 적당한 린싱 및 N2 건조 후, 템플레이트는 다른 재사용 사이클의 준비가 되었다.
도 13A는 전면 접촉 결정 박막 실리콘 태양 전지(도 8에 나타낸 것과 같음)의 형성을 나타내는 공정 흐름이다. 도 13B는 도 13A의 공정 단계에 대응하는 설명도이다.
도 13C는 전면 접촉 결정 박막 실리콘 태양 전지(도 8에 나타낸 것과 같음)의 형성을 나타내는 도 13A의 공정 흐름의 계속이다. 도 13D는 도 13C의 공정 단계에 대응하는 설명도이다.
도 14A는 후면 접촉 결정 박막 실리콘 태양 전지(도 9에 나타낸 것과 같음)의 형성에 사용되는 에피택셜 실리콘 전지의 형성을 나타내는 공정 흐름이다. 도 14B는 도 14A의 공정 단계에 대응하는 설명도이다.
도 14C는 후면 접촉 결정 박막 실리콘 태양 전지(도 9에 나타낸 것과 같음)의 형성에 사용되는 에피택셜 실리콘 전지의 형성을 나타내는 도 14A의 공정 흐름의 계속이다. 도 14D는 도 14C의 공정 단계에 대응하는 설명도이다.
도 15A는 후면 접촉 결정 박막 실리콘 태양 전지(도 9에 나타낸 것과 같음)의 형성을 나타내는 공정 흐름이다. 도 15B는 도 15A의 공정 단계에 대응하는 설명도이다.
도 15C는 후면 접촉 결정 박막 실리콘 태양 전지(도 9에 나타낸 것과 같음)의 형성을 나타내는 도 15A의 공정 흐름의 계속이다. 도 15D는 도 15C의 공정 단계에 대응하는 설명도이다.
도 16A는 평면 후면 접촉 결정 박막 실리콘 태양 전지(도 10에 나타낸 것과 같음)의 형성을 나타내는 공정 흐름이다. 도 16B는 도 16A의 공정 단계에 대응하는 설명도이다.
도 16C는 평면의 후면 접촉 결정 박막 실리콘 태양 전지(도 10에 나타낸 것과 같음)의 형성을 나타내는 도 16A의 공정 흐름의 계속이다. 도 16D는 도 16C의 공정 단계에 대응하는 설명도이다.
도 16E는 평면의 후면 접촉 결정 박막 실리콘 태양 전지(도 10에 나타낸 것과 같음)의 형성을 나타내는 도 16A의 공정 흐름의 계속이다. 도 16F는 도 16E의 공정 단계에 대응하는 설명도이다.
도 16G는 평면의 후면 접촉 결정 박막 실리콘 태양 전지(도 10에 나타낸 것과 같음)의 형성을 나타내는 도 16A의 공정 흐름의 계속이다. 도 16F는 도 16G의 공정 단계에 대응하는 설명도이다.
작업 시에, 개시된 대상 물질은 에미터 영역, 선택적 에미터 영역, 전면 전계, 후면 전계, 및 결정 박막 실리콘 태양 전지의 형성을 위한 베이스 영역을 형성하는 이온 주입법을 제공한다.
이하 발명은 더욱 직접적으로 본 출원에 관한 것이고, 특징적인 구조 및 이온 주입과 함께 레이저 어닐링을 이용하는, 모든 후면 접촉, 후면 접합 결정 (바람직하게는 단결정) 반도체 (실리콘에 한정되지 않음) 태양 전지를 제조하는 방법을 더 설명한다. 중요하게, 개시된 범위는 예를 드는 것만을 목적으로 한다. 아울러, 레이저 및 이온 주입 기술의 사용은, 저온 패시베이션층 형성을 가능하게 하고, 전기 셰이딩을 최소화하고, Voc (open circuit voltage), Jsc (short circuit current)을 높여, 더 높은 태양 전지 효율을 생성하는 더욱 간단한 전지 제조 공정 흐름을 제공한다. 여기서, 이온 주입 후 레이저 어닐링을 이용하여, 소수 캐리어 수명을 개선하기 위해 p/n 접합 및 전면 전계 (FSF)를 위해 국부화된, 분리된 베이스 영역의 형성이 개시되어 있다. 이러한 기술은, 몇 미크론 내지 100 미크론 (및 더욱 바람직하게는 약 5 미크론 내지 50 미크론)의 실리콘 두께 범위에서 임의의 두께를 가질 수 있는, 에피택셜 실리콘 증착 또는 산업상 알려진 다른 기술을 이용하여 얻어진 박형 결정 실리콘막을 이용하여 고효율 후면 접촉 후면 접합을 형성하기에 매우 적합하다. 또한, 이러한 기술은 보강판(reinforcement plate)으로 박형 전지 라미네이션에 한정되지 않는, 각종 이유를 위해, 그 제조 공정의 일부 동안, 특히 표면 패시베이션 및 반사 방지 코팅층의 형성 동안 고온으로 가열될 수 없는 태양 전지에 특히 적합하다.
여기서 NBLAC 전지라고 하는 맞물린 금속화로 후면 접촉 전지를 위한 공정은 2010년 12월 9일 출원되고, Mehrdad Moslehi 외의 발명자의 P.C.T. 출원 제PCT/US10/59783, PCT/US10/59759 및 PCT/US10/59748와 같은 PCT 출원에 기재된다.
도 17은 재사용 가능한 결정 실리콘 템플레이트 상에 에피택셜 증착된 결정 실리콘의 평면 박막(예컨대 몇 미크론 내지 약 100 미크론의 단결정 실리콘 막 두께)을 이용하여 모든 후면 접촉 후면 접합 태양 전지를 상업적으로 제조하기 위한 공정 흐름이다. 전지 형성 후, 박형 실리콘 막은 모듈의 상호 접속과 태양 전지를 연결하는 후면판 상에 지지된다.
도 18은 도 17에 기재된 공정에 의해 형성되는 것과 같은 후면 접촉/후면 접합 태양 전지 구조의 단면도이고, 후면판은 명확성을 위해 나타내지 않았다. 나타내는 바와 같이, 모든 후면 접촉 후면 접합 태양 전지는 아래 금속 및 실리콘 기판 위에 유전체의 접촉 개구부를 이용하여 맞물린 금속선과 따로 접촉되는(that are contacted separately to interdigitated metal lines) 실리콘 기판의 같은 측(광이 비치지 않는 쪽 또는 후면측) 상에 다른 에미터 및 베이스 영역을 갖는다. 이러한 전지의 효율은 위태롭게도 더 높은 효율을 이끄는 더 작은 치수를 갖는 베이스 영역의 치수에 따라 달라진다. 종래의 모든 후면 접촉/후면 접합 태양 전지에서, n 및 p 영역은 다른 스트립(stripe)을 형성한다. n형 베이스의 경우에 홀(holes)인, 소수 전하 캐리어는 h.는 홀, 소수 전하 캐리어를 나타내는 도 18에 나타낸 바와 같이, 무거운 재조합(heavy recombination)될 수 있는 베이스 영역을 가로질러야 한다. 이러한 현상은 전기적 셰이딩(electrical shading)이라고 한다. 따라서, 베이스 영역의 폭을 줄이는 것은 전기적 셰이딩을 감소시키고, 이는 이러한 소수 전하 캐리어의 재조합을 줄이고, 태양 전지 효율을 증가시킨다. 베이스 영역의 면적이 요구되는 최소(the bare minimum needed)로 감소될 경우에, 전기적 셰이딩은 최소(the bare minimum)로 감소되고, 태양 전지의 효율은 최대가 될 것이다. 펄스 레이저 제거의 사용이 작은 특성의 형성을 가능하게 하여, 매우 작은 폭의 베이스 스트립을 형성시킨다. 레이저 제거 기술은 전기적 셰이딩을 최소로 감소시키는 베이스 영역의 분리된 섬들을 형성하기 위해 더 확장될 수 있다. 태양 전지 제조의 레이저 가공의 어플리케이션은 2011년 5월 27일에 출원되고 Virendra V. Rana의 미국 특허 출원 제2012/0028399에 개시되어 있고, 이 내용은 전체가 여기에 참조로 인용된다.
이온 주입 공정은 실리콘 기판의 도펀트 원소의 이온의 주입을 포함한다. 인 (P), 비소 (As), 및 안티몬 (Sb)의 이온은 n형 실리콘 기판을 형성하기 위해 주입되고, 붕소 (B), 알루미늄, 갈륨 (Ga), 및 인듐 (In)은 p형 실리콘 영역을 형성하기 위해 사용된다. 가장 일반적으로 사용되는 이온은 n형에 P 및 As이고, 실리콘의 p형 도핑에 B이다. 이온 주입을 이용하는 이점은, 이온 주입량 및 에너지를 제어함으로써 주입된 이온의 농도 및 깊이를 제어하는 능력이다. 또한, 주입된 이온은 임의의 바람직한 농도 프로파일 (예컨대, 다양한 양 및 에너지 레벨에서 다중 주입을 조합함으로써)로 실리콘에 놓일 수 있다. 이러한 기술은 비접촉, 건조 기술이다. 이온 주입이 필수적으로 실온에서 수행되기 때문에, 기술은 다양한 이유를 위해, 이온 주입 공정 단계 후 고온까지 가열될 수 없는 태양 전지에 적합하다.
결정 실리콘의 바람직한 도핑을 제조하기 위해 주입된 이온에 대해서, 이들은 활성화될 필요가 있다. 산업에서 사용되는 일반적인 기술은 로 가열 또는 빠른 열 가열이지만, 이러한 기술은, 태양 전지 또는 어셈블리가 이온 주입 공정 후 고온으로(예컨대 200 ℃보다 훨씬 높은 온도로) 가열될 수 없는 경우에 적합하지 않다. 반면에, 펄스 레이저 어닐링은 매우 국부화될 수 있고(레이저-조사된 표면 상에 공간적으로 선택적인), 전지 후면은 상대적으로 차갑게 유지하면서 (예컨대 단지 200 ℃로 후면 온도를 제한하는), 조사된 표면은 상대적으로 고온(주입된 도펀트 원자를 전기적으로 활성화하기위해 충분히 높은, 예컨대, 조사된 표면 온도가 750 ℃ 내지 실리콘 용융 온도까지의 범위의 온도까지 선택적으로 증가된)까지 가열될 수 있다. 또한, 매우 빠른 가열 및 냉각 속도 및 조사된 표면으로부터 기판으로 열 확산이 무시해도 될 정도이므로, 빠른 펄스를 이용하는 펄스 레이저 어닐링은, 전기적으로 활성화되지만, 도펀트 원자가 이동되지 않는(및 조사된 면 아래의 벌크 기판은 현저히 가열되지 않음) 샤프한 도펀트 경사도를 제조하기에 이상적으로 적합하다. SiN, α-SI/SiN 또는 다른 적합한 유전체로 코팅된 면의 패시베이션을 개선하기 위한 레이저 어닐링의 어플리케이션은 개시되어 있다(2011년 11월 23일에 출원된 Mehrdad Moslehi의 미국 특허출원 제13/303488 및 2012년 5월 21일에 출원된 Virendra V. Rana의 미국 특허출원 제13/477088 참조, 이들 모두는 전체가 여기서 참조로 인용된다).
약한 박형 결정 실리콘 막에 대해서, 적합한 박형 기판 지지체 및 비접촉 기판 가공 기술은 높은 제조 수율을 유지하기 위해 바람직할 수 있다. 이온 주입 및 펄스 레이저 어닐리은 이러한 요구를 충족한다. 또한, 상응할만한 최근 개선 때문에, 이러한 기술은 높은 출력을 제공하고, 임의의 기하학적 형태의 더 커진 전지 크기에 맞춰질 수 있다.
도 19는 이온 주입 후 레이저 어닐링을 이용하는 베이스 영역의 형성을 위한 변형된 공정 흐름이다. 여기서, 우리는 도 19에 나타낸 공정을 이용하여 베이스 영역의 분리된 섬들의 형성을 기재한다. 도 19의 다양한 공정 단계는 도 20 내지 24에 묘사된 태양 전지 구조에 의해 나타낸다. 도 20은 베이스 분리 영역이 레이저에 의해 개방된 후의 태양 전지의 다이아그램이다. 도 21은 베이스 접촉이 레이저에 의해 개방된 후 태양 전지의 다이아그램이다. 도 22는 베이스 접촉이 인으로 주입되고 레이저 어닐링된 후의 태양 전지의 다이아그램이다. 도 23은 에미터 접촉이 레이저에 의해 개방된 후 태양 전지의 다이아그램이다. 도 24는 맞물린 금속 패턴이 에미터 및 베이스와 접촉된 후의 태양 전지의 다이아그램이다.
바람직하게는 대기압 화학-증기 증착(APCVD) 시스템에 의한 붕소 도핑된 산화물 (BSG)의 증착 후, 치수 'a'의 개방은 바람직하게는 펄스 피코세컨 또는 펨토세컨 레이저를 이용하여 산화물층에서 만들어지고(도 20), 이는 사이즈 'b'의 베이스 접촉 뿐만 아니라 에미터로부터 요구되는 분리, 'a' 마이너스 'b'(도 21)에 충분히 크다. 펄스 피코세컨 또는 펨토세컨 레이저의 사용은, 밑에 있는 실리콘의 용융을 방지/중단하고 열-열향을 받는 영역(HAZ)을 제거함으로써, 실리콘의 손상의 위험을 감소시킨다. 이어서, 고온 산화(또는 고온 어닐링)는, 붕소 도핑된 산화물이 펄스 레이저 제거로 제거된 영역을 제외하고 웨이퍼 면에 걸쳐 에미터를 형성하기 위해 붕소로 n형 실리콘 표면을 도핑하기 위해 950 ℃ 내지 1100 ℃의 범위의 바람직한 온도에서 수행된다. 또한, 산화 (또는 산화 어닐링)는 실리콘 기판과 본-도핑된 산화물층의 계면에서 뿐만 아니라 레이저 개구에 열 산화의 박층(몇 나노미터 내지 몇십 나노미터)을 형성한다. 이어서, 언도핑된 산화물 (USG)의 박층은 증착되고(다시, 바람직하게는 APCVD 공정을 이용하여), 베이스 접촉의 개구부는 펄스 피코세컨 또는 펨토세컨 레이저를 이용하여 아래에 열 산화물 및 이러한 층에 의해 형성되는 스택으로 제조된다. 치수 'b'의 개구부는 먼저 제조되고 중앙-대-중앙(center-to-center)으로 얼라인드된 개구부 'a' 내에 있다. 예컨대, 베이스 접촉 직경은 10 내지 100 ㎛ 이상의 범위일 수 있고, 바람직한 범위는 20 내지 50 ㎛이다. 예컨대, 분리 영역의 폭은 레이저 빔 얼라인먼트 능력에 근거하여 15 ㎛ 이상이다. 예컨대, 베이스 개구부의 퍼센트(베이스 접촉 면적 비율)는 약 0.5% 내지 10% 이상의 범위일 수 있고, 바람직한 범위는 약 1 내지 3%이다.
이어서, 인 (P)의 블랭킷 이온 주입이 수행된다(도 22). 열 산화물/증착된 산화물 스택이 에미터 영역의 주입을 방지하기 위해 마스크로서 작용하기 때문에, 베이스 접촉은 P로 선택적으로 주입된다. P 주입의 농도(양) 및 깊이는 후면 전계 (BSF)에 요구되는 각도 뿐만 아니라 베이스 접촉의 바람직한 도핑을 얻기 위해 적합하다. 도펀트의 표면 농도는 1 x 1019 내지 1 x 1021 cm3일 수 있고, 바람직한 범위는 5 x 1019 내지 1 x 1020 cm3이다. 주입된 도펀트의 깊이는 0.1 내지 5 ㎛일 수 있고, 바람직한 범위는 0.3 내지 0.5 ㎛ 이다.
이러한 주입은 펄스 레이저 어닐링을 이용하여 전기적으로 활성화된다(도 22). 나노세컨 펄스폭 및 청색, 녹색 또는 적외(IR)의 파장을 갖는 펄스 레이저는 이러한 작업 시에 적합하다. 펄스폭은 대략 몇 나노세컨 내지 몇 마이크로세컨의 범위이고, 바람직하게는 약 100 내지 1,000 나노세컨의 범위이다. 그러나, 더 두꺼운 실리콘 막의 경우에 마이크로세컨 펄스폭의 레이저를 이용하는 것이 가능할 수 있다.
베이스 접촉의 도핑 및 활성화 가 완료된 후, 에미터에의 접촉은 펄스 피코세컨 또는 펨토세컨 레이저를 이용하여 개방된다 (도 23). 이어서, 금속층(바람직하게는 NiV, Ni, 또는 Ag의 군으로부터 금속을 포함하는 알루미늄의 상부에 적어도 다른 층 및 전지와 접촉하여 알루미늄층을 포함하는 금속 스택층)은 베이스 및 에미터 개구부와 접촉을 만들기 위해 일반적으로 물리 증기 증착 (PVD)을 이용하여 증착되고, p 및 n 접촉을 분리하여 광기전 회로를 형성하기 위해 펄스 피코세컨 레이저 (또는 펄스 나노세컨 및 펄스 피코세컨 레이저의 조합)를 이용하여 패터닝된다 (도 24). 공정의 나머지는 도 19에 기재된 바와 같을 수 있다.
또는, PVD 금속 스택 대신에, 알루미늄 함유 페이스트는, 에미터 및 베이스 접촉과 접촉을 만들면서 맞물린 금속 패턴을 형성하기 위해 스크린 인쇄 및 어닐링될 수 있다. 공정의 나머지는 도 19에 기재된 바와 같을 수 있다.
또한, 이온 주입의 사용은 소위 "선택적 에미터(selective emitter)" 특징을 얻기 위해 단순한 방법을 제공한다. 선택적 에미터 스캠에서, 금속 접촉하에서 에미터는 접촉 저항을 줄이기 위해 높게 도핑되지만, 에미터의 도핑 농도는 흡수를 감소시키는 어느 곳에서도 낮게 유지되어, 태양 전지 효율을 개선한다. 도 25는 선택적 에미터를 형성하기 위한 공정 흐름의 실시예이다. 이 스캠에서, 베이스 분리 영역이 개방되기 전에, BSG 층은 레이저를 이용하여 제거되고, 그리하여 노출된 실리콘은 높은 농도의 붕소로 주입된다. 다른 것에서 산화물 막은 실리콘에 다다르는 것으로부터 붕소 주입을 막는다. 붕소 도펀트의 표면 농도는 1 x 1019 내지 1 x 1021 cm3이고, 바람직한 범위는 5 x 1019 내지 1 x 1020 cm3이다. 주입된 도펀트의 깊이는 0.1 내지 5 ㎛일 수 있고, 바람직한 범위는 0.3 내지 0.5 ㎛이다. 실리콘 표면은 레이저를 이용하여 어닐링되거나 또는 로 어닐링된다. 도 26은 선택적 에미터를 갖는 베이스 및 에미터 접촉의 별개의 섬들을 갖는 전지 패턴을 도시하고, 도 27은 레이저 제거를 이용하여 제조된 베이스 분리 및 선택적 에미터 개구부가 계속될 수 있는 전지 패턴을 도시한다.
후면 접촉/후면 접합 전지에 대해서, 실리콘의 상부면 근처에 생성되는 소수 전하 캐리어는 후면에서 접촉으로 내려가는 모든 길을 이동해야 한다. 대부분의 광발생(photo-generated) 전하 캐리어(전자-홀 쌍)는 이 표면에서 이들을 재조합하기 위해 더 큰 가능성이 있는 전면에 더 가깝다. 따라서, 전면(또는 전지 광이 비치는 측)의 패시베이션은 높은 전지 효율을 얻기 위해 우수해야 한다. 전면의 패시베이션은 더 나은 표면 패시베이션을 나타내는 더 낮은 FSRV 값 (일반적으로 cm/sec 유닛으로 언급됨)을 갖는, 전면 재조합 속도 (FSRV)를 특징으로 한다. FSRV는 일반적으로, PECVD SiN 증착 후 상대적으로 고온으로 어닐링 (예컨대 300 ℃ 내지 850 ℃까지), 또는 PECVD 비결정 실리콘 증착(일반적으로 200 ℃ 미만의 온도에서 증착된)을 이용하여 매우 낮은 값까지 감소된다. 그러나, 이들 공정 모두는 제한을 갖는다. 우수한 표면 패시베이션은 8500 ℃ 만큼 높은 온도까지 어닐링하는 것이 요구되지만, 비결정 실리콘으로의 패시베이션은 우수한 품질의 표면 세정 및 약 180 ℃ 이상의 온도에서 최적화된 PECVD 비결정-실리콘 증착 뿐만 아니라, 가능하게는 180 ℃ 내지 450 ℃ 만큼 높은 온도의 범위에서 후-증착 어닐링이 요구된다. 이들 공정 모두는 전면 패시베이션 공정(예컨대, 약 200 ℃보다 매우 높은 열 처리를 견딜 수 없는 층들 또는 강화판을 갖는 박막 단결정 태양 전지에 대한) 동안 또는 후에 200 ℃ 이상까지 가열될 수 없는 태양 전지 어셈블리에 적당하지 않을 수 있다.
소수 전하 캐리어 재조합을 더 낮추는 다른 스캠은 전면에서 '최대 최소(high-low)' 전기장을 형성하기 위한 것이다. 이러한 장(field)은 반대 전하의 캐리어를 전기적으로 격퇴하여, 전면에 다다르고 재조합할 수 없다. n형 기판 또는 n형 베이스(예컨대 n형 베이스 후면 접촉/후면 접합 태양 전지)에 대해, 홀을 격퇴하기 위해, 이러한 장은, n+ 도핑된 면을 형성하기 위해, 인(또는 비소 또는 안티몬과 같은 다른 n형 도펀트)의 더 무거운 도핑 영역에 의해 형성된다. 전면에서 이러한 최대 최소 장(high-low field)은 전면 전계 (FSF)라고 한다. PC1D에 근거한 시뮬레이션의 결과는 도 28의 그래프에 나타내고, P로 도핑한 전면의 농도의 증가는 Voc 및 Jsc를 증가시켜, 태양 전지 효율을 증가시킨다. 100A (또는 10 nm) 만큼 얇은 FSF 또는 반도체 층의 상부면에서 더 얇은 FSF 층 조차도, 거의 더 두꺼운 FSF 층만큼 많이, Voc (open-circuit voltage) 및 Jsc (short circuit current density)의 증가를 이끌 수 있다는 것을 알 수 있다. FSF 두께가 0.5 ㎛인 도 25에 나타낸 바와 같이, Voc 및 Jsc는 더 두껍게 및 더 무겁게 도핑된 FSF 층에 의해 블루 리스펀스 열화(blue response degradation)에 관련된 높은 도핑 농도에서 감소하는 것이 관측되기 때문에, FSF의 두께는 낮아질 필요가 있다. 인(또는 비소 또는 안티몬 또는 인듐)의 이온 주입 후 펄스(펄스폭은 바람직하게는 약 100 나노세컨 내지 몇 마이크로세컨의 범위) 레이저 어닐링(레이저 파장은 바람직하게는 청색, 녹색, 적색 또는 스펙트럼의 적외 영역 부근임)을 이용하여 n형 베이스를 갖는 후면 접촉/후면 접합 박막 단결정 실리콘 태양 전지에 대해서, FSF의 형성은, 충분히 고온까지(예컨대 약 750 ℃ 내지 실리콘 용융점 이하까지의 범위) 효과적인 표면 온도를 올림으로써 수행될 수 있고, 반도체층의 후면측 및 벌크의 온도 상승은 실질적으로 중단되고, 특히 후면측(예컨대 전지 후면측 상의 강화 또는 후면판 층) 상의 어셈블리 성분은 대략 후면측 강화판의 온도 한계에 가까운 온도까지 노출된다(예컨대 200 ℃ 이상).
FSF 층은, 전면 패시베이션층의 형성 전후에 이온 주입 공정(바람직하게는 PECVD 공정 단계에 의해) 후 전면 패시베이션층의 형성 후 펄스 레이저 어닐링을 이용하여 수행될 수 있다.
인 (P) 또는 다른 n형 도펀트(n형 베이스를 갖는 태양 전지에 대해)의 이온 주입을 이용하여 실리콘 기판의 전면 상의 FSF의 형성 후 펄스 레이저 어닐링을 도 29에 도식으로 나타냈다. 도 29A는 텍스처링된 전면을 갖는 태양 전지의 단면도이다. 도 29B는 인과 같은 n형 도펀트의 이온 주입 후 태양 전지의 단면도이다. 도 29C는 주입된 인(n형 베이스에 대한)을 활성화하기 위해 레이저 어닐링 후 태양 전지의 단면도이다.
전기적으로 활성인 FSF 층의 형성은, 표면 텍스처 후, 바람직하게는 실리콘 기판의 전면 상의 패시베이션 및 반사 방지 코팅 (ARC) 층의 증착(예컨대, 수소 함유 실리콘 니트라이드 및/또는 수소 함유 비결정 실리콘 층을 포함하는 단층 또는 다층 패시베이션/ARC 코팅의 PECVD 형성에 의해) 후에 수행된다. 이 단계에서, 박막 단결정 실리콘 기판은, 실리콘과의 열팽창 계수 (CTE) 미스매치(일반적으로 이러한 제한은 온도의 상한이 약 150 ℃ 내지 300 ℃의 범위, 더욱 250 ℃ 이하가 될 수 있음) 및/또는 후면판 물질 온도 제한에 기인하여 고온까지 가열되지 않을 수 없는 후면판(영구적으로 부착/라미네이팅된 후면판 또는 일시적인 지지 캐리어)에 의해 지지된다.
여기에 기재된 바와 같이 FSF 장의 형성을 위한 이온 주입과 펄스 레이저 어닐리의 조합은 몇가지 주요 가능한 이점을 갖는다. 태양 전지 후면판 라미네이트의 온도 한계 이하에서(예컨대 약 200 ℃ 이하에서) 태양 전지 어셈블리의 후면을 유지하는 것 이외에, 이온 주입 공정은 표면 텍스처 랜덤 피라미드와 정각인 균일하게 일정한 깊이에서 주입된 도펀트 종(예컨대 인)을 위치시키는 정각 공정(conformal)이어서, 텍스처링된 태양 전지 표면과 정각인 실리콘에 도펀트 프로파일을 형성시킨다. 이온 주입 공정은 상대적으로 낮은 에너지 이온 주입 공정을 이용하여 전면 패시베이션 /ARC 코팅의 형성의 전 또는 바람직하게는 후에 수행될 수 있다. 이온 주입 공정이 전면 패시베이션/ARC 코팅의 형성 후에 수행되는 경우에, 이온 주입 에너지는, 패시베이션/ARC 코팅층 내에서 또는 실리콘 기판과 패시베이션/ARC 코팅의 사이에서의 계면에서 주입된 프로파일의 피크 농도를 위치시키기 위해 선택된다. 이온 주입 공정의 양은, 얻어지는 피크 주입된 도펀트 농도가 바람직하게는 약 5 x 1016 내지 1 X 1019 cm-3의 범위가 되도록 조절될 수 있다. 전면 패시베이션은 SiN (단일 또는 적어도 2개의 다른 굴절률로 이루어진) 또는 비결정 실리콘/SiN 스택, 또는 산화물/ SIN 스택, 또는 다른 층 및 스택 예컨대 아래층에 산화물을 갖거나 갖지 않는 실리콘 옥시니트라이드, 및 실리콘 카바이드 등일 수 있다. 이온 주입 공정은, 농도 피크가 바람직하게는 실리콘 기판/패시베이션 층 계면 또는 그 근처가 되도록, n형 베이스의 인 (P) 주입과 같은 도펀트 주입을 제공하도록 조절된다. n형 베이스의 P인 도펀트의 표면 농도는 1E16 내지 1E20 cm-3일 수 있지만, 바람직한 범위는 5E16 내지 1E19 cm-3이다. 도펀트 원자는, 약 10A 내지 약 1 미크론의 범위일 수 있는 실리콘 표면 이하의 깊이까지 FSF 층을 형성하기 위해 주입 및 레이저 어닐링될 수 있지만, 두께 범위가 약 50A 내지 약 0.1 ㎛인 FSF 층이 블루 리스펀스 열화를 방지하기 위해 바람직하다.
매우 빠른 가열 및 냉각 시간 및 제한된 열 확산 깊이 때문에, 펄스 레이저 어닐링은 이용 가능한 이동 없이 주입되는 도펀트 원자를 전기적으로 활성화시킬 수 있다. 바람직한 공정으로서, 펄스 레이저 어닐링은, 패시베이션 특성의 열화 및 실리콘의 손상을 방지하기 위해 실리콘의 과열 및 용융을 방지하는 조건 하에서 수행된다. 이는 반발장(repulsion field) 및 전면 패시베이션 특성의 개선을 돕는FSF 장이 증폭하는 것을 돕는 도펀트 원자의 상대적으로 샤프한 단계 기능 프로파일의 형성을 가능하게 한다. 청색 또는 녹색 또는 적색 또는 적외(IR)의 파장을 갖는 나노세컨(내지 마이크로세컨) 펄스 레이저는 부분적으로 선택적 어닐링에 적합하다. 바람직한 펄스촉은 약 100 내지 1,000 나노세컨의 범위이다. 그러나, 더 두꺼운 실리콘 막의 경우에, 마이크로세컨 펄스 폭의 레이저를 사용하는 것이 가능할 수 있다. 또한, 약 1 나노세컨 내지 100 나노세컨 또는 몇 마이크로세컨까지의 펄스 폭을 갖는 다른 펄스 레이저 원이 사용될 수 있다.
FSF 층 기반의 태양 전지를 형성하기 위한 공정 흐름이 도 30에 도시된다. 도 31은 고효율 태양 전지는 본 발명의 실시예에 근거하여 앞에 FSF를 갖고 뒤에 이온 주입 및 어닐링된 베이스 접촉을 가지도록 제조되는 조합된 공정 흐름을 도시한다. 도 32는 선택적 에미터 형성 또한 포함되어 있는 공정 흐름을 도시한다. 도 33은 개시된 대상 물질에 따라 형성되는 태양 전지의 단면도의 다이아그램이다(후면판은 명확성을 위해 도시되지 않음).
공정 흐름 및 기술이 n형 베이스 기반의 전지에 대해 기재하지만, 동일한 고려 사항은, 베이스 도핑 및 FSF 형성이 붕소(또는 갈륨 또는 알루미늄과 같은 다른 적합한 p형 도펀트)의 주입을 이용하여 행해지는 p형 베이스 기반의 전지에 적용된다.
단순성을 위해 공정은 평면 실리콘 막에 대해 기재하지만, 동일한 사항들은 다양한 피라미드 또는 프리즘 3D 패턴을 갖는 미리 설계된(pre-structured) 템플레이트를 이용하여 형성되는 3-D 실리콘 기판에 대해서도 유효하다.
레이저 어닐링을 위한 두개의 추가적인 방법이 이하에 더 설명되고, 그런 방법으로 태양 전지의 광이 비치는 측은 태양 전지의 광이 비치지 않은 측 또는 후면에 필수적으로 영향을 주지 않고 어닐링된다.
종래의 후면 접촉 태양 전지는 n형 기판이고, 광이 비치는 측에 PECVD 기반의 SiN 기반의 패시베이션을 사용한다. 또한, 이러한 패시베이션은 반사 방지 코팅으로 작용하고, 표면으로부터 소수 캐리어 (이 경우에 홀)를 반사시킴으로써 전계 효과를 발생시키는 것을 돕는 포지티브 픽스된 전하(positive fixed charge)를 갖는다. PECVD SIN에 대한 일반적이 우수한 품질의 패시베이션 증착 온도는 약 400 ℃이다. 소정의 경우에, 최대 용인 가능한 온도는 통합 스캠에 의해 나타내는 바와 같이 400 ℃ 미만일 수 있다. 예컨대, 초박막 결정 실리콘 태양 전지의 경우에, 이는 최대 온도 400 ℃ 미만보다 높은 온도로 올라갈 수 없는 캐리어에 의해 지지된다.
특정 예에서, 이러한 온도는 200 ℃ 만큼 낮을 수 있다. 200 ℃ 최대 온도의 제한으로, 문제는 400 ℃ 일반적인 패시베이션만큼 우수한 패시베이션 품질을 얻는 것이다. 가능한 해결책은 비흡수적이 되도록 초박형 비결정 실리콘 (30A 내지 100A가 될 수 있음) 범위를 증착하는 것이다. 이러한 생각은, 비결정 실리콘이 불포화 결합(dangling bond)을 패시베이팅할 수 있는 충분한 수소를 함유하여, 패시베이션 품질을 개선하는 것이다. 그러나, 문제는 200 ℃ 온도에서, 수소원자는 미결정 실리콘에서 실리콘 계면으로 이동하기 위해 충분한 유동성을 가질 수 없다는 것이다.
수소원자의 유동성을 돕기 위해, 그 펄스된 형태를 매우 짧은 기간 동안 유지하는 레이저 어닐링이 효율적으로 사용된다. 이는 구조의 다른 부분의 통합성을 방해하지 않고 짧은 거리 동안 H2 원자의 이동을 야기하기에 충분해야 한다. 레이저 공정은, 감온성 금속 구조로 이루어질 수 있는 후면판이 영향을 받지 않는 것이 보증되면서, 전면이 선택적으로 가열되도록 해야 한다.
일 실시예에 있어서, 이는 태양 전지의 광이 비치는 측의 면 근처에서 흡수되는 짧은 파장의 레이저를 이용하여 수행될 수 있다. 짧은 파장의 레이저(예컨대 녹색)는 1um 이하의 거리 내에서 쉽게 흡수되어, 후면 접촉 전지의 감온성 후면 구조를 가격할 기회를 최소화할 수 있다.
다른 실시예에서, 1 ㎛과 같은 범위의 더 긴 파장이 사용될 수 있다. 더 긴 파장은 실리콘으로 더 긴 거리를 이동할 것이고, 벌크에 흡수되는 것 없이 후면측에 도달될 수 있다. 따라서, 공정은 전면, 광이 비치는 측은 가열되지만, 레이저는 후면측을 가격하는 것이 방지되도록 고안되어야 한다. 이는 실리콘에서 레이저 전력을 흡수하거나 또는 후면측에 도달하기 전에 반사에 의해 수행될 수 있다. 흡수는, 레이저가 임계 전면측을 통해 미리 통과한 후에 벌크 내에 행해질 수 있다. 이는, 흡수된 것을 얻기 위해 플라즈마 분산 효과에 의존하고, CW 모드에서 잠재적으로 다른 파장의 레이저에 의해 여기되는 캐리어로 벌크를 플로딩(flooding)하는 상술한 기술을 이용하여 수행될 수 있다. 어닐링 레이저를 반사하는 몇가지 방법들 중에, 두가지 특징적 실시예가 아래에 기재된다.
하나의 예로서, 어닐링 레이저가 단색이라는 사실이 이용된다. 미러는 다양한 굴절률을 이용하여 후면측에 형성된다. 두께는 1um(또는 사용시에 적절한 파장)에서 레이저가 유전체 미러 스택에 의해 선택적으로 반사되도록 굴절률에 따라 조절된다. 일 실시예에서, 유전체 미러 스택은 SiO2 및 SIN을 이용하여 제조될 수 있다. SiO2는 열 산화와 같은 많은 기술을 이용하여 증착 또는 APCVD에 의할 수 있다. SiN는 PECVD를 이용하여 증착될 수 있다. 많은 예에서, 유전체 스택의 적어도 일부는 미리 후면 패시베이션의 일부가될 수 있다. 금속이 유전체 미러 뒤에 있어 형성되기 때문에, 레이저는 후면 금속에 접촉되기 전에 전면을 향해 후면 반사된다(Since the metal is behind the dielectric mirror, thus formed, the laser is reflected back toward the front surface before it touches the back metal).
어닐링 장파장 레이저를 반사하는 다른 예에서, 레이저의 경사각은 전면의 일반적으로 텍스처링된 표면의 지형과 함께 변경될 수 있다. 대부분 후면 접촉 태양 전지에서, 전면측은 실리콘의 상부에 패시베이션으로 이루어진다. 따라서, 광은 일반적으로 높은 반사율로부터 더 낮은 반사율로 들어간다. 따라서, 어닐링 레이저의 입사각은, 광이 후면 실리콘/유전체 (일반적으로 SiO2) 상에 들어가는 경우에 그 표면에서의 입사각이 총 내부 반사 (이후, TIR)에 대한 임계각보다 크게 가는 방법으로 변경될 수 있다. 따라서, TIR은 후면측 금속 스택을 접촉할 기회를 갖기 전에, 레이저 빔이 전면측을 향해 후면 반사되는 것을 야기한다(TIR causes the laser beam to be reflected back toward the front side well before it has a chance to touch the backside metal stack).
작업 시에, 이하 공정 및 공정 실시예는 여기에 제공된다: 이온 주입 후 펄스 레이저 어닐링을 이용하는 베이스의 분리된 섬들 및/또는 전면 전계 (FSF)를 형성하기 위한 공정은 박막 결정 실리콘 기판을 이용하는 모든 후면 접촉 후면 접합 태양 전지에 대해 개시되고; 이온 주입 후 펄스 레이저 어닐링을 이용하는 베이스 분리 섬들 및 전면 전계 (FSF)를 형성하기 위한 공정은, 대략 최대 온도 150 ℃ 내지 3500 ℃의 범위의 온도까지 가열될 수 없는 후면판 라미네이트 또는 전지 강화판과 같은 어셈블리를 갖는 박막 결정 실리콘 기판을 이용하는 모든 후면 접촉 후면 접합 태양 전지에 대해 개시된다.
다른 실시예에서, 박막 결정 실리콘 기판을 이용하여 3-D 후면 접촉 후면 접합 태양 전지에 대해 이온 주입 후 펄스 레이저 어닐링을 이용하여 베이스의 분리된 섬들 및 전면 전계를 형성하기 위한 공정; 이온 주입 후 로 또는 레이저 어닐링을 이용하여 선택적 에미터를 형성하기 위한 공정이 개시된다. 선택적 에미터 영역에서, 붕소 도펀트의 표면 농도는 1 x 1019 내지 1 x 1021 cm3일 수 있고, 바람직한 범위는 5 x 1019 내지 1 x 1020 cm3이다. 주입된 도펀트의 깊이는 0.1 내지 5 ㎛일 수 있고, 바람직한 범위는 0.3 내지 0.5 ㎛이고; 주입의 피크 농도가 1E16 내지 1E20 cm-3의 범위이고, 바람직한 범위가 5E16 내지 5E18 cm-3인, 박막 결정 실리콘 기판을 이용하는 모든 후면 접촉 후면 접합 태양 전지에 대해 이온 주입 후 펄스 레이저 어닐링을 이용하는 전면 전계 (FSF)를 형성하는 공정이 개시된다.
다른 실시예에서, 이온 주입과 펄스 레이저 어닐링의 조합에 의해 형성되는 얻어지는 FSF 층의 깊이가 약 10A 내지 0.5 ㎛의 범위이고, 바람직한 범위가 약 50 내지 1000 A인, 박막 결정 실리콘 기판을 이용하는 모든 후면 접촉 후면 접합 태양 전지에 대해서 이온 주입 후 레이저 어닐링을 이용하는 전면 전계 (FSF)를 형성하는 공정이 개시된다.
다른 실시예에서, FSF 형성은, 200 ℃ 미만의 온도에서 증착되는 SiN 또는 비결정 실리콘/SiN 스택, 또는 산화물/ SIN 스택, 또는 다른 층들 및 아래에 산화물이 있거나 없는 실리콘 옥시니트라이드, 및 실리콘 카바이드 등과 같은 스택으로 패시베이팅될 수 있는 텍스처링된 박막 실리콘 기판에 수행된다.
다른 실시예에서, 이온 주입 후 펄스 레이저 어닐링을 이용하여 전면 전계 (FSF)를 형성하기 위한 공정은, 도펀트에 대한 농도 피크가 대략 실리콘/패시베이션 층 계면에 있는 경우, 박막 결정 실리콘 기판을 이용하는 모든 후면 접촉 후면 접합 태양 전지에 대해 개시된다.
다른 실시예에서, 이온 주입 후 레이저 어닐링을 이용하는 전면 전계 (FSF)를 형성하기 위한 공정은 박막 결정 실리콘 기판을 이용하는 모든 후면 접촉 후면 접합 태양 전지에 대해 개시되고, 펄스 레이저 어닐링은 펄스폭이 나노세컨 내지 마이크로세컨의 범위인 펄스를 이용하여 수행되고, 바람직하게는 청색 또는 녹색 또는 적색 또는 IR 파장을 갖는 나노세컨 레이저이고, 바람직한 펄스 폭은 대략 100 내지 1000 나노세컨의 범위이다.
다른 실시예에서, 박막 결정 실리콘 기판을 이용하는 모든 후면 접촉 후면 접합을 위한 베이스의 분리된 섬들을 형성하기 위한 공정이 개시되고, 상기 분리된 베이스 접촉 섬들은 UV, 녹색 또는 IR 파장을 갖는 피코세컨 또는 펨토세컨 펄스 레이저를 이용하는 얼라인드된 레이저 제거를 이용하여 형성된다. 베이스 접촉 직경은 10 내지 100 ㎛의 범위이고, 바람직한 범위는 20 내지 50 ㎛이다. 분리 영역의 폭은 바람직하게는 레이저 빔 얼라인먼트 능력에 근거하여 >15 ㎛이다. 베이스 개구부의 퍼센트는 약 0.5% 내지 10%의 범위일 수 있고, 바람직한 범위는 1% 내지 3%이다.
다른 실시예에서, 박막 결정 실리콘 기판을 이용하는 모든 후면 접촉 후면 접합을 위한 베이스의 분리된 섬들을 형성하기 위한 공정이 개시되고, 상기 베이스 도핑은 이온 주입 후 펄스 레이저 어닐링에 의해 수행된다. 도펀트의 표면 농도는 1E19 내지 1E21 cm-3일 수 있고, 바람직한 범위는 5E19 내지 1E20 cm-3이다. 주입 및 어닐링된 도펀트의 깊이는 약 0.1 내지 5 ㎛일 수 있고, 바람직한 범위는 약 0.3 내지 0.5 ㎛이다.
다른 실시예에서, 레이저를 이용하여 웨이퍼를 어닐링하는 공정이 개시되고, 상기 레이저 빔은, 실리콘 막의 후면에 SiO2/SiN 이중층으로부터 반사되기 때문에, 후면판이 가열되는 것이 방지된다.
다른 실시예에서, 레이저를 이용하여 웨이퍼를 어닐링하기 위한 공정이 개시되고, 상기 레이저 빔은, 후면판 상에 경사가 만들어지는 각 때문에 전체 내부 반사를 겪기 때문에, 후면판이 가열되는 것이 방지된다. 이는 웨이퍼의 전면의 유전체 스택에 따라 달라지는 레이저 짐의 경사각을 조절함으로써 수행될 수 있다.
실시예의 앞선 기재는 당업자들이 대상물질을 제조 또는 사용하는 것이 가능하도록 제공된다. 이러한 실시예에 대한 다양한 변형은 당업자에게 쉽게 명백해질 것이고, 여기에 정의된 일반적인 원리는 혁신적인 능력의 사용 없이 다른 실시예에 적용될 수 있다. 따라서, 이후 출원되는 출원에 청구하는 대상 물질은 여기서 나타내는 실시예에 한정되는 것이 아니지만, 여기서 기재하는 새로운 특징 및 원리와 일치하는 가장 넓은 범위에 부합되는 것이다.

Claims (57)

  1. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 베이스 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 베이스 접촉을 위해 유전체층 내에 개구부(openings)를 형성하는 단계로, 상기 개구부는 패터닝된 유전제층을 형성하고, 베이스 접촉을 위한 상기 개구부는 레이저 제거를 사용하여 수행되고, 상기 레이저 제거는 펄스 피코 세컨 레이저 제거인 것인, 단계;
    상기 베이스 접촉에서 도펀트 원소를 선택적으로 도입하기 위해, 상기 패터닝된 유전체층 내에 상기 박막 결정 실리콘 기판 내에 도펀트 원소의 이온을 주입하는 단계로, 상기 패터닝된 유전체는 이온 주입 마스크로 사용되는 것인, 단계;
    전기적으로 활성인 도핑 베이스 접촉을 형성하도록 상기 주입된 도펀트 원소를 활성화시키는 단계;
    박막 반도체 기판 상에 에미터 접촉을 형성하는 단계; 및
    상기 에미터 접촉 및 상기 베이스 접촉 상에 금속화 접촉을 형성하는 단계;를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 도펀트 원소는 n-도핑된 에피택셜 실리콘 기판과 함께 인, 비소, 안티몬 및 인듐의 군으로부터 적어도 하나의 원소를 포함하는 것인, 방법.
  3. 제1항에 있어서,
    결정 박막 실리콘 기판을 형성하는 단계를 더 포함하는 방법으로:
    상기 단계는,
    실리콘 템플레이트의 표면 상에 및 실질적으로 정각에 다공성 희생층을 형성하는 단계;
    이어서 상기 희생층 상에 에피택셜 실리콘층을 증착하는 단계;
    상기 이온 주입 공정을 포함하는 복수의 태양 전지 가공 단계를 수행하는 단계;
    수득하는 태양 전지의 사이즈 및 패턴과 관련 있는 미리 결정된 사이즈 및 패턴 내에 리프트 오프 기판 분리 바운더리를 정의하는 단계;
    에피택셜 리프트 오프 공정 또는 기계적 분리를 통해 상기 실리콘 템플레이트로부터 상기 에피택셜 실리콘층을 분리하는 단계를 포함하는, 단계.
  4. 제1항에 있어서,
    상기 실리콘 기판은 n형 실리콘 기판이고, 상기 베이스 접촉 도핑 원소는 인 (P), 비소 (As), 또는 안티몬 (Sb)인 것인, 방법.
  5. 제1항에 있어서,
    상기 실리콘 기판은 p형 실리콘 기판이고, 상기 베이스 접촉 도핑 원소는 붕소, 갈륨 또는 알루미늄인 것인, 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 주입된 도펀트 원소를 활성화하는 것은 로 어닐링을 사용하여 수행되는 것인, 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제1항에 있어서,
    레이저 제거는 파장이 IR, 녹색 또는 UV 또는 그 사이의 임의의 파장을 갖는 레이저를 사용하여 수행되는 것인, 방법.
  16. 제1항에 있어서,
    상기 베이스 내에 도펀트의 표면 농도는 1 x 1019 내지 1 x 1021 /cm3의 범위일 수 있고, 0.1 내지 5 ㎛의 깊이로 주입되는 것인, 방법.
  17. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 전면 전계 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판의 전면 측 상에 도펀트 원자를 주입하는 단계로서, 상기 도펀트 원소의 피크 농도는 실리콘 막의 계면 및 패시베이션층에서의 것인, 단계; 및
    도핑된 전면층을 형성하도록 레이저 어닐링을 사용하여 상기 주입된 이온을 활성화하는 단계를 포함하는, 방법.
  18. 제17항에 있어서,
    상기 도펀트 원소는 n-도핑된 에피택셜 실리콘 기판과 함께 인, 비소, 안티몬 및 인듐의 군으로부터 선택되는 적어도 하나의 원소를 포함하는 것인, 방법.
  19. 제17항에 있어서,
    상기 도펀트 원소는 피크 농도가 1E16 내지 1E20 cm-3의 범위이고, 상기 주입되는 것을 활성화하는 단계는 상기 박막 결정 실리콘 기판 상에 전면 전계를 형성하는 것인, 방법.
  20. 제17항에 있어서,
    상기 전면 전계는 상기 박막 결정 실리콘 기판의 전면측 상에 10A 내지 약 1 미크론의 범위의 깊이를 갖는 것인, 방법.
  21. 제17항에 있어서,
    상기 박막 결정 실리콘 기판은 250 ℃ 미만에서 증착되는 패시베이션층으로 패시베이션되는 것인, 방법.
  22. 제21항에 있어서,
    상기 패시베이션층은 SiN, 비결정 실리콘/SiN 스택, 산화물/SiN 스택, 또는 산화물 하층을 갖거나 갖지 않는 실리콘 옥시니트라이드, 및 실리콘 카바이드로 이루어진 군으로부터 선택되는 것인, 방법.
  23. 제21항에 있어서,
    상기 패시베이션층은 이온 주입 및 레이저 어닐링 후에 증착되는 것인, 방법.
  24. 제21항에 있어서,
    상기 이온 주입 및 어닐링은 패시베이션층이 증착된 후에 수행되는 것인, 방법.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 선택적 에미터 영역을 형성하는 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 에미터 접촉을 위해 개구부를 형성하는 단계로서, 상기 개구부는 펄스 레이저 제거를 이용하여 형성되는, 단계;
    상기 에미터 접촉에서 상기 박막 결정 실리콘 기판의 도펀트 원소의 이온을 선택적으로 주입하는 단계;
    도핑된 에미터 접촉을 형성하도록 상기 주입된 이온을 활성화하는 단계; 및
    상기 에미터 접촉 및 베이스 접촉 상에 금속화 접촉을 형성하는 단계를 포함하는 것인, 방법.
  30. 제29항에 있어서,
    상기 실리콘 기판은 n형 실리콘 기판이고, 상기 에미터 접촉 도핑 원소는 붕소, 갈륨 또는 알루미늄인 것인, 방법.
  31. 제29에 있어서,
    상기 실리콘 기판은 p형 실리콘 기판이고, 상기 에미터 접촉 도핑 원소는 인 (P), 비소 (As), 인듐 (In) 또는 안티몬 (Sb)인 것인, 방법.
  32. 제29항에 있어서,
    상기 실리콘 기판은 p형 실리콘 기판이고, 베이스 접촉 도핑 원소는 붕소, 갈륨 또는 알루미늄인 것인, 방법.
  33. 삭제
  34. 제29항에 있어서,
    상기 주입 활성화는 로 어닐링을 이용하여 수행되는 것인, 방법.
  35. 제29항에 있어서,
    상기 주입 활성화는 레이저 어닐링을 이용하여 수행되는 것인, 방법.
  36. 삭제
  37. 삭제
  38. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 베이스 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 베이스 접촉을 위해 유전체층 내에 개구부(openings)를 형성하는 단계로, 상기 개구부는 패터닝된 유전제층을 형성하는, 단계;
    상기 베이스 접촉에서 도펀트 원소를 선택적으로 도입하기 위해, 상기 패터닝된 유전체층 내에 상기 박막 결정 실리콘 기판 내에 도펀트 원소의 이온을 주입하는 단계로, 상기 패터닝된 유전체는 이온 주입 마스크로 사용되는 것인, 단계;
    전기적으로 활성인 도핑 베이스 접촉을 형성하도록 펄스 나노세컨 레이저 어닐링을 이용하여 상기 주입된 도펀트 원소를 활성화시키는 단계;
    박막 반도체 기판 상에 에미터 접촉을 형성하는 단계; 및
    상기 에미터 접촉 및 상기 베이스 접촉 상에 금속화 접촉을 형성하는 단계;를 포함하는, 방법.
  39. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 베이스 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 베이스 접촉을 위해 유전체층 내에 개구부(openings)를 형성하는 단계로, 상기 개구부는 평행선의 베이스 및 에미터 영역의 패터닝된 유전제층을 형성하는, 단계;
    상기 베이스 접촉에서 도펀트 원소를 선택적으로 도입하기 위해, 상기 패터닝된 유전체층 내에 상기 박막 결정 실리콘 기판 내에 도펀트 원소의 이온을 주입하는 단계로, 상기 패터닝된 유전체는 이온 주입 마스크로 사용되는 것인, 단계;
    전기적으로 활성인 도핑 베이스 접촉을 형성하도록 상기 주입된 도펀트 원소를 활성화시키는 단계;
    박막 반도체 기판 상에 에미터 접촉을 형성하는 단계로서, 상기 베이스 및 에미터 접촉은 평행선 영역으로 패터닝되는 것인, 단계; 및
    상기 에미터 접촉 및 상기 베이스 접촉 상에 금속화 접촉을 형성하는 단계;를 포함하는, 방법.
  40. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 베이스 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 베이스 접촉을 위해 유전체층 내에 개구부(openings)를 형성하는 단계로, 상기 개구부는 별개의 베이스 섬들의 패터닝된 유전제층을 형성하는, 단계;
    상기 베이스 접촉에서 도펀트 원소를 선택적으로 도입하기 위해, 상기 패터닝된 유전체층 내에 상기 박막 결정 실리콘 기판 내에 도펀트 원소의 이온을 주입하는 단계로, 상기 패터닝된 유전체는 이온 주입 마스크로 사용되는 것인, 단계;
    전기적으로 활성인 도핑 베이스 접촉을 형성하도록 상기 주입된 도펀트 원소를 활성화시키는 단계;
    박막 반도체 기판 상에 에미터 접촉을 형성하는 단계로서, 상기 베이스 및 에미터 접촉은 별개의 섬들로 형성되는 것인, 단계; 및
    상기 에미터 접촉 및 상기 베이스 접촉 상에 금속화 접촉을 형성하는 단계;를 포함하는, 방법.
  41. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 베이스 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 베이스 접촉을 위해 유전체층 내에 개구부(openings)를 형성하는 단계로, 상기 개구부는 패터닝된 유전제층을 형성하고, 상기 베이스 접촉 개구부는 상기 유전체층의 0.5% 내지 10%를 포함하는, 단계;
    상기 베이스 접촉에서 도펀트 원소를 선택적으로 도입하기 위해, 상기 패터닝된 유전체층 내에 상기 박막 결정 실리콘 기판 내에 도펀트 원소의 이온을 주입하는 단계로, 상기 패터닝된 유전체는 이온 주입 마스크로 사용되는 것인, 단계;
    전기적으로 활성인 도핑 베이스 접촉을 형성하도록 상기 주입된 도펀트 원소를 활성화시키는 단계;
    박막 반도체 기판 상에 에미터 접촉을 형성하는 단계; 및
    상기 에미터 접촉 및 상기 베이스 접촉 상에 금속화 접촉을 형성하는 단계;를 포함하는, 방법.
  42. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 전면 전계 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판의 상기 전면측 상에 도펀트 원자를 주입하는 단계; 및
    도핑된 전면층을 형성하도록 레이저 어닐링을 사용하여 상기 주입된 이온을 활성화하는 단계로서, 상기 레이저 빔의 입사각은 전체 내면 반사(full internal reflection)를 겪는 동안에 후면이 가열되는 것을 방지하도록 상기 기판의 전면 상의 유전체 스택에 기초하여 조절되는 것인. 단계를 포함하는, 방법.
  43. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 전면 전계 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판의 상기 전면측 상에 도펀트 원자를 주입하는 단계; 및
    도핑된 전면층을 형성하도록 레이저 어닐링을 사용하여 상기 주입된 이온을 활성화하는 단계로서, 상기 레이저 어닐링은 연속파 (CW) 또는 펄스 레이저인, 단계를 포함하는, 방법.
  44. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 전면 전계 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판의 상기 전면측 상에 도펀트 원자를 주입하는 단계; 및
    도핑된 전면층을 형성하도록 레이저 어닐링을 사용하여 상기 주입된 이온을 활성화하는 단계로서, 상기 레이저 어닐링은 파장이 1064 나노미터 이하인 것인, 단계를 포함하는, 방법.
  45. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 선택적 에미터 영역을 형성하는 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 에미터 접촉을 위해 제1 개구부를 형성하는 단계로서, 상기 개구부는 평행선 영역의 베이스 및 에미터 접촉의 패턴을 형성하는 것인, 단계;
    상기 에미터 접촉에서 상기 박막 결정 실리콘 기판의 도펀트 원소의 이온을 선택적으로 주입하는 단계;
    도핑된 에미터 접촉을 형성하도록 상기 주입된 이온을 활성화하는 단계; 및
    상기 에미터 접촉 및 상기 베이스 접촉 상에 금속화 접촉을 형성하는 단계를 포함하는 것인, 방법.
  46. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 선택적 에미터 영역을 형성하는 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 에미터 접촉을 위해 제1 개구부를 형성하는 단계로서, 상기 개구부는 별개의 섬들의 베이스 및 에미터 접촉의 패턴을 형성하는 것인, 단계;
    상기 에미터 접촉에서 상기 박막 결정 실리콘 기판의 도펀트 원소의 이온을 선택적으로 주입하는 단계;
    도핑된 에미터 접촉을 형성하도록 상기 주입된 이온을 활성화하는 단계; 및
    상기 에미터 접촉 및 상기 베이스 접촉 상에 금속화 접촉을 형성하는 단계를 포함하는 것인, 방법.
  47. 후면 접촉 후면 접합 박막 결정 실리콘 태양 전지의 베이스 영역의 형성 방법으로:
    상기 방법은,
    박막 결정 실리콘 기판 상에 베이스 접촉을 위해 유전체층 내에 개구부(openings)를 형성하는 단계로, 상기 개구부는 패터닝된 유전제층을 형성하고, 베이스 접촉을 위한 상기 개구부는 레이저 제거를 사용하여 수행되고, 상기 레이저 제거는 펄스 펨토 세컨 레이저 제거인 것인, 단계;
    상기 베이스 접촉에서 도펀트 원소를 선택적으로 도입하기 위해, 상기 패터닝된 유전체층 내에 상기 박막 결정 실리콘 기판 내에 도펀트 원소의 이온을 주입하는 단계로, 상기 패터닝된 유전체는 이온 주입 마스크로 사용되는 것인, 단계;
    전기적으로 활성인 도핑 베이스 접촉을 형성하도록 상기 주입된 도펀트 원소를 활성화시키는 단계;
    박막 반도체 기판 상에 에미터 접촉을 형성하는 단계; 및
    상기 에미터 접촉 및 상기 베이스 접촉 상에 금속화 접촉을 형성하는 단계;를 포함하는, 방법.
  48. 제38항 내지 제41항 중 어느 한 항에 있어서,
    상기 도펀트 원소는 n-도핑된 에피택셜 실리콘 기판과 함께 인, 비소, 안티몬 및 인듐의 군으로부터 적어도 하나의 원소를 포함하는 것인, 방법.
  49. 제38항 내지 제41항 중 어느 한 항에 있어서,
    결정 박막 실리콘 기판을 형성하는 단계를 더 포함하는 방법으로:
    상기 단계는,
    실리콘 템플레이트의 표면 상에 및 실질적으로 정각에 다공성 희생층을 형성하는 단계;
    이어서 상기 희생층 상에 에피택셜 실리콘층을 증착하는 단계;
    상기 이온 주입 공정을 포함하는 복수의 태양 전지 가공 단계를 수행하는 단계;
    수득하는 태양 전지의 사이즈 및 패턴과 관련 있는 미리 결정된 사이즈 및 패턴 내에 리프트 오프 기판 분리 바운더리를 정의하는 단계;
    에피택셜 리프트 오프 공정 또는 기계적 분리를 통해 상기 실리콘 템플레이트로부터 상기 에피택셜 실리콘층을 분리하는 단계를 포함하는, 단계.
  50. 제38항 내지 제41항 중 어느 한 항에 있어서,
    상기 실리콘 기판은 n형 실리콘 기판이고, 상기 베이스 접촉 도핑 원소는 인 (P), 비소 (As), 또는 안티몬 (Sb)인 것인, 방법.
  51. 제38항 내지 제41항 중 어느 한 항에 있어서,
    상기 실리콘 기판은 p형 실리콘 기판이고, 상기 베이스 접촉 도핑 원소는 붕소, 갈륨 또는 알루미늄인 것인, 방법.
  52. 제38항 내지 제41항 중 어느 한 항에 있어서,
    상기 주입된 도펀트 원소를 활성화하는 것은 로 어닐링을 사용하여 수행되는 것인, 방법.
  53. 제38항 내지 제41항 중 어느 한 항에 있어서,
    상기 베이스 내에 도펀트의 표면 농도는 1 x 1019 내지 1 x 1021 /cm3의 범위일 수 있고, 0.1 내지 5 ㎛의 깊이로 주입되는 것인, 방법.
  54. 제42항 내지 제44항 중 어느 한 항에 있어서,
    상기 도펀트 원소는 n-도핑된 에피택셜 실리콘 기판과 함께 인, 비소, 안티몬 및 인듐의 군으로부터 선택되는 적어도 하나의 원소를 포함하는 것인, 방법.
  55. 제42항 내지 제44항 중 어느 한 항에 있어서,
    상기 도펀트 원소는 피크 농도가 1E16 내지 1E20 cm-3의 범위이고, 상기 주입되는 것을 활성화하는 단계는 상기 박막 결정 실리콘 기판 상에 전면 전계를 형성하는 것인, 방법.
  56. 제42항 내지 제44항 중 어느 한 항에 있어서,
    상기 전면 전계는 상기 박막 결정 실리콘 기판의 전면측 상에 10A 내지 약 1 미크론의 범위의 깊이를 갖는 것인, 방법.
  57. 제42항 내지 제44항 중 어느 한 항에 있어서,
    상기 박막 결정 실리콘 기판은 250 ℃ 미만에서 증착되는 패시베이션층으로 패시베이션되는 것인, 방법.
KR1020137034723A 2011-05-27 2012-05-29 고효율 후면 접촉 후면 접합 태양 전지의 이온 주입 및 어닐링 KR101396027B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161490859P 2011-05-27 2011-05-27
US61/490,859 2011-05-27
PCT/US2012/039901 WO2012166749A2 (en) 2011-05-27 2012-05-29 Ion implantation and annealing for high efficiency back-contact back-junction solar cells

Publications (2)

Publication Number Publication Date
KR20140041602A KR20140041602A (ko) 2014-04-04
KR101396027B1 true KR101396027B1 (ko) 2014-05-19

Family

ID=47260262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137034723A KR101396027B1 (ko) 2011-05-27 2012-05-29 고효율 후면 접촉 후면 접합 태양 전지의 이온 주입 및 어닐링

Country Status (3)

Country Link
EP (1) EP2715797A4 (ko)
KR (1) KR101396027B1 (ko)
WO (1) WO2012166749A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
KR101925934B1 (ko) 2012-09-06 2018-12-06 삼성에스디아이 주식회사 배터리 팩
GB2521457A (en) * 2013-12-20 2015-06-24 Isis Innovation Charge stabilized dielectric film for electronic devices
CN113871494B (zh) * 2020-06-30 2024-03-15 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制作方法
CN117374169B (zh) * 2023-12-07 2024-03-12 浙江晶科能源有限公司 背接触太阳能电池的制备方法及背接触太阳能电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010111417A1 (en) 2009-03-24 2010-09-30 Solexel, Inc. Method for fabricating a three-dimensional thin-film semiconductor substrate from a template
US20100304522A1 (en) 2009-05-05 2010-12-02 Solexel, Inc. Ion implantation fabrication process for thin-film crystalline silicon solar cells
US20100300518A1 (en) 2009-05-29 2010-12-02 Solexel, Inc. Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing
US7857907B2 (en) 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727866B2 (en) * 2008-03-05 2010-06-01 Varian Semiconductor Equipment Associates, Inc. Use of chained implants in solar cells
KR20110042053A (ko) * 2008-06-11 2011-04-22 솔라 임플란트 테크놀로지스 아이엔씨. 주입을 이용한 솔라 셀-선택 에미터의 형성 및 어닐링 방법
US8679959B2 (en) * 2008-09-03 2014-03-25 Sionyx, Inc. High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation
US9150966B2 (en) * 2008-11-14 2015-10-06 Palo Alto Research Center Incorporated Solar cell metallization using inline electroless plating
KR20100128153A (ko) * 2009-05-27 2010-12-07 (주)미래컴퍼니 레이저 식각장치 및 이를 이용한 공극 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7857907B2 (en) 2007-01-25 2010-12-28 Au Optronics Corporation Methods of forming silicon nanocrystals by laser annealing
WO2010111417A1 (en) 2009-03-24 2010-09-30 Solexel, Inc. Method for fabricating a three-dimensional thin-film semiconductor substrate from a template
US20100304522A1 (en) 2009-05-05 2010-12-02 Solexel, Inc. Ion implantation fabrication process for thin-film crystalline silicon solar cells
US20100300518A1 (en) 2009-05-29 2010-12-02 Solexel, Inc. Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing

Also Published As

Publication number Publication date
KR20140041602A (ko) 2014-04-04
EP2715797A2 (en) 2014-04-09
EP2715797A4 (en) 2015-05-27
WO2012166749A2 (en) 2012-12-06
WO2012166749A3 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
US9318644B2 (en) Ion implantation and annealing for thin film crystalline solar cells
US8420435B2 (en) Ion implantation fabrication process for thin-film crystalline silicon solar cells
US9236510B2 (en) Patterning of silicon oxide layers using pulsed laser ablation
KR101579854B1 (ko) 인 시투 표면 패시베이션을 구비한 이온 주입된 선택적 이미터 태양전지
US9455362B2 (en) Laser irradiation aluminum doping for monocrystalline silicon substrates
US9768343B2 (en) Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate
EP2356687B1 (en) Deep grooved rear contact photovoltaic solar cells
US20130130430A1 (en) Spatially selective laser annealing applications in high-efficiency solar cells
KR101436357B1 (ko) 선택적 전면 필드를 구비한 후면 접합 태양전지
US20120225515A1 (en) Laser doping techniques for high-efficiency crystalline semiconductor solar cells
KR101654548B1 (ko) 태양 전지에서 향상된 광 포획을 위한 시스템 및 방법
KR101384853B1 (ko) 광기전 태양 전지의 레이저 가공 방법
US20130164883A1 (en) Laser annealing applications in high-efficiency solar cells
US20170005206A1 (en) Patterning of silicon oxide layers using pulsed laser ablation
KR101396027B1 (ko) 고효율 후면 접촉 후면 접합 태양 전지의 이온 주입 및 어닐링
US20130146999A1 (en) Method for forming a selective contact
EP2819181A1 (en) Laser annealing applications in high-efficiency solar cells
TWI401810B (zh) 太陽能電池
WO2012162276A2 (en) Spatially selective laser annealing applications in high-efficiency solar cells
TW201440235A (zh) 具有加強射極層之背接面太陽能電池

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee