TWI523031B - 應用於動態隨機存取記憶體的預先充電方法 - Google Patents

應用於動態隨機存取記憶體的預先充電方法 Download PDF

Info

Publication number
TWI523031B
TWI523031B TW103119373A TW103119373A TWI523031B TW I523031 B TWI523031 B TW I523031B TW 103119373 A TW103119373 A TW 103119373A TW 103119373 A TW103119373 A TW 103119373A TW I523031 B TWI523031 B TW I523031B
Authority
TW
Taiwan
Prior art keywords
array
word lines
reference array
power supply
active
Prior art date
Application number
TW103119373A
Other languages
English (en)
Other versions
TW201539472A (zh
Inventor
德納 史考特
英格爾斯 查爾斯
奇爾須 霍華
金太
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201539472A publication Critical patent/TW201539472A/zh
Application granted granted Critical
Publication of TWI523031B publication Critical patent/TWI523031B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

應用於動態隨機存取記憶體的預先充電方法
本發明係有關於一種預先充電方法，且特別是有關於一種應用於動態隨機存取記憶體之預先充電方法。
電源供應電壓預充感測放大器(Sense Amplifier,SA)需要的參考數位線電壓無法輕易地由一般的動態隨機存取記憶體(Dynamic Random Access Memories,DRAM)之外部電源或內部產生器取得。為提供相等的1與0之資料界線，參考數位線電壓理論上要與相等，其中Vfin0是供給0之資料的最終電荷共享電壓。
一般而言，內部電壓供應可用以提供上述電壓，然而，由於IR drop等等的關係，內部電壓供應難以均勻地提供上述電壓給所有感測放大器。由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待改進。為了解決上述 問題，相關領域莫不費盡心思來謀求解決之道，但長久以來仍未發展出適當的解決方案。
發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。
本發明內容之一技術態樣係關於一種預先充電方法，其應用於動態隨機存取記憶體(Dynamic Random Access Memories,DRAM)，前述方法包含以下步驟：禁能主動陣列中的複數條字元線；平衡主動陣列以及參考陣列中的複數條數位線之電壓至電源供應電壓的一半；禁能參考陣列中的複數條字元線；以及預充主動陣列以及參考陣列中的複數條數位線之電壓至電源供應電壓。
根據本發明一實施例，前述預先充電方法更包含：儲存電源供應電壓的一半於參考陣列的複數個參考單元。
根據本發明另一實施例，前述禁能參考陣列中的複數條字元線的步驟係於執行完禁能主動陣列中的複數條字元線的步驟後的預設時段才執行。
根據本發明再一實施例，前述儲存電源供應電壓的一半於參考陣列的複數個參考單元的步驟是於預設時段內 執行。
根據本發明又一實施例，前述預先充電方法更包含：使能主動陣列及參考陣列中的複數條字元線。
根據本發明另一實施例，前述禁能主動陣列中的複數條字元線的步驟執行於使能主動陣列及參考陣列中的複數條字元線的步驟之後。
根據本發明再一實施例，前述禁能參考陣列中的複數條字元線的步驟執行於平衡主動陣列以及參考陣列中的複數條數位線之電壓至電源供應電壓的一半的步驟之後。
根據本發明又一實施例，前述預充主動陣列以及參考陣列中的複數條數位線之電壓至電源供應電壓的步驟執行於禁能參考陣列中的複數條字元線的步驟之後。
根據本發明另一實施例，前述預先充電方法更包含：同時使能主動陣列以及參考陣列中的複數條字元線。
根據本發明再一實施例，前述同時使能主動陣列以及參考陣列中的複數條字元線的步驟執行於預充主動陣列以及參考陣列中的複數條數位線之電壓至電源供應電壓的步驟之後。
在參閱下文實施方式後，本發明所屬技術領域中具有通常知識者當可輕易瞭解本發明之基本精神及其他發明目的，以及本發明所採用之技術手段與實施態樣。
100‧‧‧應用於動態隨機存取記憶體的預先充電方法
110~170‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施 例能更明顯易懂，所附圖式之說明如下：
第1圖係繪示依照本發明一實施方式的一種應用於動態隨機存取記憶體的預先充電方法之流程圖。
第2圖係繪示依照本發明另一實施方式的一種應用於動態隨機存取記憶體的預先充電方法之時序圖。
根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本發明相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義，此處所用的科學與技術詞彙之含義與本發明所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外，在不和上下文衝突的情形下，本說明書所用的單數名詞涵蓋該名詞的複數型；而所用的複數名詞時亦涵蓋該名詞的單數型。
第1圖係繪示依照本發明一實施方式的一種應用於動態隨機存取記憶體(Dynamic Random Access Memories,DRAM) 的預先充電方法100之流程圖。如第1圖所示，應用於動態隨機存取記憶體的預先充電方法100包含以下步驟：步驟110：使能主動陣列以及參考陣列中的複數條字元線；步驟120：禁能主動陣列中的複數條字元線；步驟130：平衡主動陣列以及參考陣列中的複數條數位線之電壓至電源供應電壓的一半；步驟140：儲存電源供應電壓的一半於參考陣列的複數個參考單元；步驟150：禁能參考陣列中的複數條字元線；步驟160：預充主動陣列以及參考陣列中的複數條數位線之電壓至電源供應電壓；以及步驟170：同時使能主動陣列以及參考陣列中的複數條字元線。
為使本發明更易於理解，請一併參閱第1圖及第2圖，上述第2圖係繪示依照本發明另一實施方式的一種應用於動態隨機存取記憶體的預先充電方法之時序圖。
如第2圖所示，主動陣列中的複數條字元線Act WL以及參考陣列中的複數條字元線Ref WL於時間t1之前使能。隨後，主動陣列中的複數條字元線Act WL將於時間t1處禁能，然而，參考陣列中的複數條字元線Ref WL會維持使能狀態一段較長的時間。
於參考陣列中的複數條字元線Ref WL維持使能狀 態的期間，主動陣列以及參考陣列中的複數條數位線會於時間t2平衡至電源供應電壓Vcc的一半；然後，電源供應電壓Vcc的一半可於時間t3被儲存於參考陣列的複數個參考單元。隨後，參考陣列中的複數條字元線Ref WL於時間t4被禁能。
此外，主動陣列以及參考陣列中的複數條數位線於時間點t5將不再平衡。隨後，主動陣列以及參考陣列中的複數條數位線於時間t6預充至電源供應電壓Vcc。接著，主動陣列中的複數條字元線Act WL以及參考陣列中的複數條字元線Ref WL會同時被使能(例如，於時間t7被使能)。
在一實施例中，步驟150中禁能參考陣列中的複數條字元線Ref WL的步驟，係於步驟120執行完禁能主動陣列中的複數條字元線Act WL的步驟後的一預設時段之後才執行。舉例而言，前述預設時段可為時間區間t1~t4，然而，本發明並不以上述實施例為限，預設時段可依據實際需求而預先設定。
在另一實施例中，儲存電源供應電壓Vcc的一半於參考陣列的複數個參考單元的步驟可於前述預設時段內執行。
如此一來，由於電源供應電壓Vcc的一半已於時間t3被儲存於參考陣列的複數個參考單元，參考陣列的複數條數位線將會持續與記憶胞(cell)進行電荷共享至一理想參考數位線電壓，藉以提供電源供應電壓預充感測放大器(Sense Amplifier,SA)相等的1與0之資料界線。
如上所述之應用於動態隨機存取記憶體的預先充電方法100皆可由軟體、硬體與/或軔體來執行。舉例來說，若以執行速度及精確性為首要考量，則基本上可選用硬體與/或軔體為主；若以設計彈性為首要考量，則基本上可選用軟體為主；或者，可同時採用軟體、硬體及軔體協同作業。應瞭解到，以上所舉的這些例子並沒有所謂孰優孰劣之分，亦並非用以限制本發明，熟習此項技藝者當視當時需要彈性設計之。
再者，所屬技術領域中具有通常知識者當可明白，應用於動態隨機存取記憶體的預先充電方法100中之各步驟依其執行之功能予以命名，僅係為了讓本案之技術更加明顯易懂，並非用以限定該等步驟。將各步驟予以整合成同一步驟或分拆成多個步驟，或者將任一步驟更換到另一步驟中執行，皆仍屬於本揭示內容之實施方式。
雖然上文實施方式中揭露了本發明的具體實施例，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不悖離本發明之原理與精神的情形下，當可對其進行各種更動與修飾，因此本發明之保護範圍當以附隨申請專利範圍所界定者為準。
100‧‧‧應用於動態隨機存取記憶體的預先充電方法
110~170‧‧‧步驟

Claims (10)

  1. 一種預先充電方法，應用於動態隨機存取記憶體(Dynamic Random Access Memories,DRAM)，包含：禁能一主動陣列中的複數條字元線；平衡該主動陣列以及一參考陣列中的複數條數位線之電壓至一電源供應電壓的一半；禁能該參考陣列中的複數條字元線；以及預充該主動陣列以及該參考陣列中的該些數位線之電壓至該電源供應電壓。
  2. 如請求項1所述之預先充電方法，更包含：儲存該電源供應電壓的一半於該參考陣列的複數個參考單元。
  3. 如請求項2所述之預先充電方法，其中禁能該參考陣列中的該些字元線的步驟係於執行完禁能該主動陣列中的該些字元線的步驟後的一預設時段才執行。
  4. 如請求項3所述之預先充電方法，其中儲存該電源供應電壓的一半於該參考陣列的該些參考單元的步驟是於該預設時段內執行。
  5. 如請求項1所述之預先充電方法，更包含： 使能該主動陣列及該參考陣列中的該些字元線。
  6. 如請求項5所述之預先充電方法，其中禁能該主動陣列中的該些字元線的步驟執行於使能該主動陣列及該參考陣列中的該些字元線的步驟之後。
  7. 如請求項1所述之預先充電方法，其中禁能該參考陣列中的該些字元線的步驟執行於平衡該主動陣列以及該參考陣列中的該些數位線之電壓至該電源供應電壓的一半的步驟之後。
  8. 如請求項1所述之預先充電方法，其中預充該主動陣列以及該參考陣列中的該些數位線之電壓至該電源供應電壓的步驟執行於禁能該參考陣列中的該些字元線的步驟之後。
  9. 如請求項1所述之預先充電方法，更包含：同時使能該主動陣列以及該參考陣列中的該些字元線。
  10. 如請求項9所述之預先充電方法，其中同時使能該主動陣列以及該參考陣列中的該些字元線的步驟執行於預充該主動陣列以及該參考陣列中的該些數位線之電壓至 該電源供應電壓的步驟之後。
TW103119373A 2014-04-13 2014-06-04 應用於動態隨機存取記憶體的預先充電方法 TWI523031B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/251,641 US9087604B1 (en) 2014-04-13 2014-04-13 Pre-charging method applied in dynamic random access memories

Publications (2)

Publication Number Publication Date
TW201539472A TW201539472A (zh) 2015-10-16
TWI523031B true TWI523031B (zh) 2016-02-21

Family

ID=53540198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119373A TWI523031B (zh) 2014-04-13 2014-06-04 應用於動態隨機存取記憶體的預先充電方法

Country Status (3)

Country Link
US (1) US9087604B1 (zh)
CN (1) CN104978992B (zh)
TW (1) TWI523031B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689938B (zh) * 2018-03-22 2020-04-01 日商東芝記憶體股份有限公司 半導體記憶裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049714B1 (en) * 2017-07-19 2018-08-14 Nanya Technology Corporation DRAM and method for managing power thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292416B1 (en) * 1998-02-11 2001-09-18 Alliance Semiconductor Corporation Apparatus and method of reducing the pre-charge time of bit lines in a random access memory
US6373753B1 (en) * 1999-02-13 2002-04-16 Robert J. Proebsting Memory array having selected word lines driven to an internally-generated boosted voltage that is substantially independent of VDD
US6282135B1 (en) * 1999-02-13 2001-08-28 Integrated Device Technology, Inc. Intializing memory cells within a dynamic memory array prior to performing internal memory operations
US6208575B1 (en) * 1999-02-13 2001-03-27 Robert J. Proebsting Dynamic memory array bit line sense amplifier enabled to drive toward, but stopped before substantially reaching, a source of voltage
KR100761407B1 (ko) * 2004-10-30 2007-09-27 주식회사 하이닉스반도체 저 전압용 반도체 메모리 장치
KR20070109182A (ko) * 2006-05-10 2007-11-15 주식회사 하이닉스반도체 반도체 메모리의 프리차지 장치
US7755961B2 (en) * 2006-07-07 2010-07-13 Rao G R Mohan Memories with selective precharge
CN102347067B (zh) * 2010-07-07 2016-01-20 海力士半导体有限公司 预充电电路及包括所述预充电电路的半导体存储器件
JP2012203977A (ja) * 2011-03-28 2012-10-22 Elpida Memory Inc 半導体装置及びその制御方法並びにその情報処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689938B (zh) * 2018-03-22 2020-04-01 日商東芝記憶體股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
US9087604B1 (en) 2015-07-21
CN104978992A (zh) 2015-10-14
TW201539472A (zh) 2015-10-16
CN104978992B (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
US9286157B2 (en) Address detection circuit and memory including the same
US10620833B2 (en) Memory controller and control method thereof
US8676734B2 (en) Methods and systems for replaceable synaptic weight storage in neuro-processors
US9437275B2 (en) Memory system and method for operating the same
US20170069368A1 (en) Memory device with switchable sense amplifier
TWI709134B (zh) 用於在電阻式隨機存取記憶體單元上執行記憶體操作之系統及方法
TW201812766A (zh) 讀取輔助電路
US9412429B2 (en) Memory device with multiple voltage generators
US20160019944A1 (en) Address generation circuit and memory device including the same
RU2016146212A (ru) Опорная архитектура в памяти с узлами пересечения
TWI648737B (zh) 能夠快速寫入資料的記憶體電路
RU2016107013A (ru) Обновление данных, сохраненных в перекрестной энергонезависимой памяти
US9336849B2 (en) Memory device with shared read/write circuitry
JP2016513852A (ja) 高速・低電力センス増幅器
JP2016526749A5 (zh)
TWI523031B (zh) 應用於動態隨機存取記憶體的預先充電方法
KR102676615B1 (ko) 메모리 디바이스에서의 판독 및 프로그램 동작들
TW201603021A (zh) 用於相變化記憶體之交錯式寫入與驗證
TW201624480A (zh) 非揮發性隨機存取記憶體
US20160019972A1 (en) Self-Timer For Sense Amplifier In Memory Device
US9236112B1 (en) Apparatuses and methods for reducing cycle times in successive memory accesses
KR102161311B1 (ko) 메모리 컨트롤러
US9460779B2 (en) Memory sensing method using one-time sensing table and associated memory device
TWI539468B (zh) 具有低消耗電流的記憶體和降低記憶體消耗電流的方法
CN112700807B (zh) 数据存储方法及电路、装置、可读存储介质