TWI521603B - 具有鰭狀結構之場效電晶體之製法及由其所製得之具有鰭狀結構之場效電晶體 - Google Patents
具有鰭狀結構之場效電晶體之製法及由其所製得之具有鰭狀結構之場效電晶體 Download PDFInfo
- Publication number
- TWI521603B TWI521603B TW100138832A TW100138832A TWI521603B TW I521603 B TWI521603 B TW I521603B TW 100138832 A TW100138832 A TW 100138832A TW 100138832 A TW100138832 A TW 100138832A TW I521603 B TWI521603 B TW I521603B
- Authority
- TW
- Taiwan
- Prior art keywords
- fin structure
- gate
- insulating layer
- field effect
- effect transistor
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
本發明有關一種具有鰭狀結構之場效電晶體的製法,及特別是有關一種利用類似鑲嵌方法製造閘極結構的具有鰭狀結構之場效電晶體的製法。
隨著金氧半導體(metal-oxide-semiconductor,MOS)電晶體元件尺寸持續地縮小,習知技術提出以立體或非平面(non-planar)之電晶體元件,例如鰭狀場效電晶體(fin field effect transistor,Fin-FET)元件取代平面電晶體元件的解決方式。由於鰭狀場效電晶體元件的立體結構可增加閘極與鰭狀矽基體的接觸面積,因此,可進一步增加閘極對於通道區域的載子控制,從而可降低小尺寸元件面臨的抑制短通道效應(short channel effect,SCE),且由於鰭狀場效電晶體元件中同樣長度的閘極具有更寬的通道寬度,因而可獲得較平面電晶體為大的汲極驅動電流。
由於鰭狀場效電晶體元件具有上述優點,所以對於能夠更加增進效能的新穎的鰭狀場效電晶體及其製法,仍有所需求。
本發明之一目的是提供一種製造具有鰭狀結構之場效電晶體的方法,其中,利用類似鑲嵌的步驟製造閘極結構,達到良好的自對準效果。
本發明之另一目的是提供一種具有鰭狀結構之場效電晶體,其鰭狀結構於閘極通道區的寬度較於源/汲極區的寬度小,且其閘極結構與閘極通道區有良好的對準。
依據實施例之一方面,本發明之製造具有鰭狀結構之場效電晶體的方法,包括下列步驟。首先,提供一基底。使基底上形成有至少一鰭狀結構。然後,於基底上形成一平坦之第一絕緣層並覆蓋鰭狀結構。部分移除第一絕緣層至一深度,形成一溝渠,使溝渠與鰭狀結構相交,並使鰭狀結構隨著溝渠位置而露出一上部。接著,於溝渠中形成一閘極結構以覆蓋鰭狀結構所露出的上部。
依據實施例之另一方面,本發明之具有鰭狀結構之場效電晶體包括一基底、一隔離結構及一閘極結構。基底包括至少一鰭狀結構,鰭狀結構包括二個源/汲極區及一位於二個源/汲極區之間的閘極通道區。隔離結構位於基底上並圍繞鰭狀結構的下部而使鰭狀結構露出上部。鰭狀結構所露出的上部的閘極通道區的寬度小於各源/汲極的寬度。閘極結構覆蓋鰭狀結構的閘極通道區的二個相對側壁,閘極結構之二側壁分別與源極區和汲極區互相面對的二個側壁接觸。
於本發明中,利用一類似鑲嵌製程,於絕緣層中形成溝渠以露出鰭狀結構的閘極通道區的上部,再於溝渠中製作閘極結構以覆蓋此閘極通道區。如此,於製程中,閘極結構與閘極通道區可自動彼此對準。再者,於製程中,由於能夠選用非晶質材料的絕緣層,不會有晶粒產生粗糙表面的問題,所以可使得溝渠表面細緻,而使所形成的閘極結構邊緣相對於習知技術之直接經由蝕刻製程而圖案化所得的閘極結構可為相對細緻及線條較直。而於又一特定的實施例中,可進一步進行一修整寬度製程,以縮減鰭狀結構所露出的上部的寬度,而源/汲極區仍保持原來較寬的寬度,如此可抑制短通道效應,例如能帶降低(drain induced barrier lowering,DIBL)效應、次臨界斜率(sub-threshold slope)及臨界電壓下滑(Vt roll-off)效應;閘極結構如上述可與閘極通道區良好對準,詳言之,使得閘極結構的二個側壁分別與源/汲極區互相面對的二個側壁接觸,或稱之為「接合」、「緊貼」或「對齊」等等,閘極結構與源/汲極區之間實質上不存在空隙,因而,在良好抑制短通道效應的同時,又能夠維持閘極結構與源/汲極之間較低的寄生電阻。
為詳細揭示本發明的技術實質,下面結合附圖舉實施例詳細說明。
請參閱第1至8圖,依據本發明之製造具有鰭狀結構之場效電晶體的方法之一具體實施例說明如下。請參閱第1圖,首先,提供一基底10,例如半導體基底,其包括例如矽基底。使基底10上形成有至少一鰭狀結構12。形成鰭狀結構12的方式可為例如於原始基底10上形成一圖案化的硬遮罩層14,通過硬遮罩層14對原始基底10進行蝕刻,而形成鰭狀結構12。
然後,依據本發明之特徵之一,係於具有鰭狀結構的基底上形成平坦化的絕緣層,使其覆蓋鰭狀結構,將其予以部分移除至一深度,形成一溝渠,使溝渠與鰭狀結構相交,如此使得鰭狀結構隨著溝渠位置而露出一上部。其中,對絕緣層進行部分移除至所欲深度的方式可有許多種,例如,但不限於此,可經由圖案化的遮罩或硬遮罩進行蝕刻至所欲深度為止,以於絕緣層形成溝渠;或可於二層絕緣層之間設置有蝕刻停止層,使其位於所欲深度,再經由遮罩或硬遮罩進行蝕刻;或可設置二層具有不同蝕刻速率的絕緣層,再經由遮罩或硬遮罩進行蝕刻,以達蝕刻停止的效果。第1至8圖係說明經由「設置蝕刻停止層」的方式於絕緣層中形成溝渠開口的實施例。
繼續如第1圖所示,於基底10上形成絕緣層16,使絕緣層16高度高於鰭狀結構12,對絕緣層16進行平坦化製程,例如化學機械研磨製程,而形成一平坦化的絕緣層16。然後,如第2圖所示,對絕緣層16進行蝕刻,或可稱之為回蝕刻,即部分移除絕緣層16,此蝕刻可為全面性的,使鰭狀結構12露出所欲高度為止,剩餘的絕緣層16於此記為絕緣層18,其可做為隔離結構,例如淺溝隔離結構(STI)。因此絕緣層16的材料可選用例如矽氧化物。硬遮罩層14可予以移除或保留。第2圖顯示將硬遮罩層14移除後的情形。
然後,如第3圖所示,於絕緣層18上及鰭狀結構12所露出的上部上形成一蝕刻停止層20。然後,形成絕緣層22以覆蓋蝕刻停止層20。可進一步將絕緣層22平坦化。蝕刻停止層20和絕緣層22的材料可各包括例如矽氮化物(簡記為SiN)或氧化物(oxide),但不限於此。
然後,請參閱第4圖,部分移除絕緣層22至一深度,形成一溝渠24。例如利用一圖案化的遮罩或硬遮罩,對絕緣層22蝕刻至蝕刻停止層20的深度,形成溝渠24。使溝渠24在其長度方向(如圖中之x方向)與鰭狀結構12的長度方向(如圖中與紙面垂直的方向y)彼此相交。蝕刻至蝕刻停止層20的深度,即可使得鰭狀結構12在溝渠24的位置露出一上部。此露出的鰭狀結構12部位即做為閘極通道,鰭狀結構12之做為源/汲極的部位則仍被絕緣層22所覆蓋。溝渠24內的蝕刻停止層20可於絕緣層22蝕刻之後進一步被移除。
於另一實施態樣中,可利用設置二層具有蝕刻選擇性材質的絕緣層,換言之,具有不同蝕刻速率的二個絕緣層,取代設置蝕刻停止層20的功能,以達到如上述蝕刻停止的目的。
然後,露出的鰭狀結構12部位可做為閘極通道,或是將其再經修整寬度製程(trim process)以縮減寬度。如第5圖所示的實施例,進行一修整寬度製程,以縮減鰭狀結構12所露出的上部的寬度。修整寬度製程可利用例如,但不限於此,等向性的乾蝕刻或溼蝕刻,或是利用進一步縮減鰭狀結構12頂部的硬遮罩的寬度以進一步蝕刻移除一厚度的鰭狀結構12所露出的上部,來達成鰭狀結構12寬度的縮減。第6圖顯示一進行修整寬度製程後的結構立體示意圖。修整後的鰭狀結構12的寬度可為例如10至30nm,而較佳可使鰭狀結構12所露出的上部其高度約為其寬度的1至5倍,但不以此為限。
可於鰭狀結構12所露出的上部表面先形成一閘極介電層(圖未示),然後,於溝渠24中形成閘極以覆蓋鰭狀結構12所露出閘極通道區。形成閘極的方法有多種方式,例如,請參閱第7圖,於溝渠24中填滿閘極材料(例如利用CVD製程)而為閘極材料層26,並覆蓋絕緣層22的頂部。閘極材料可為例如矽或金屬。當鰭狀結構12所露出的上部表面先形成閘極介電層時,後形成的閘極材料層26即覆蓋於閘極介電層上。本文所稱之閘極結構可包括閘極材料層,或是,可包括閘極介電層及閘極材料層。
然後,進行研磨,例如化學機械研磨製程,將閘極材料層26表面平坦化至露出絕緣層22。然後,如第8圖所示,例如利用蝕刻製程移除絕緣層22,露出閘極28及鰭狀結構12之未被閘極28覆蓋的區域。由於絕緣層22可全部被移除而不留在結構中,所以絕緣層22使用的材料並不限於常用的層間介電層的材料(例如矽氧化物),只要是能達到上述目的而對製程及結構無害的其他材料亦可。可進一步移除剩餘的蝕刻停止層20。
於閘極28之二側之鰭狀結構12形成一源極以及一汲極,例如於閘極側壁形成側壁子,利用離子佈植製程以於源/汲極區植入摻質。閘極28覆蓋鰭狀結構12於溝渠中所露出的上部,包括二側壁與頂部,而為三閘極場效電晶體(tri-gate)的構形。再者,閘極28與修整寬度後的閘極通道於製程中能自然對準,不須特別的定位步驟,故堪稱為一種自對準製程。
前述在形成鰭狀結構12之後,硬遮罩層14可予以移除或保留。於保留硬遮罩14的情形,亦可如前述對鰭狀結構12進一步進行修整寬度製程。例如於溝渠24中進行等向蝕刻,或是對硬遮罩14進行一縮減寬度的製程,再對閘極通道區蝕刻以縮減其寬度。第9圖顯示鰭狀結構12經過修整寬度製程且於頂部保留硬遮罩層14所製得的具有鰭狀結構之場效電晶體的實施例。於此實施例中,硬遮罩層14厚度或可相對更厚一些,如此所形成的閘極,形狀與三閘極場效電晶體類似,但具有雙閘極場效電晶體(double-gate)的電性。
第10圖是顯示第9圖實施例的一個變化。於本實施例中,在進行研磨閘極材料層時,係研磨至露出硬遮罩層14,如此可形成雙閘極場效電晶體構形。硬遮罩層14不需太厚。
於另一實施例中,先以犧牲閘極材料取代所需的閘極材料如前述步驟形成犧牲閘極,再經由閘極置換製程以將所欲之閘極結構取代犧牲閘極。閘極結構可包括閘極介電層及閘極。例如以多晶矽材料形成犧牲閘極,再經由例如習知之閘極置換製程以形成閘極介電層及金屬閘極。
第11圖之平面示意圖及第12圖的立體圖更清楚說明依據本發明之一態樣之具有鰭狀結構之場效電晶體的構形。圖中清楚顯示,閘極結構30所覆蓋的閘極通道區寬度W1較源/汲極區寬度W2為小,並且也顯示閘極結構30的寬度L1與經減縮寬度的閘極通道區長度L2相同,以及,閘極結構30的二側壁32及34分別與二個源/汲極S/D的互相面對的二側壁36及38接觸,沒有空隙。換言之,閘極結構30的二側壁32及34與閘極通道區的二端邊(以通道長度方向相對的二個邊)對齊。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10...基底
12...鰭狀結構
14...硬遮罩層
16...絕緣層
18...絕緣層
20...蝕刻停止層
22...絕緣層
24...溝渠
26...閘極材料層
28...閘極
30...閘極結構
32、34...閘極結構的側壁
36、38...源/汲極區互相面對的側壁
第1至8圖為依據本發明之製造具有鰭狀結構之場效電晶體的方法之一具體實施例之示意圖,其中第1至5、7及8圖為剖面示意圖,第6圖為立體示意圖。
第9圖為依據本發明之另一實施例之具有鰭狀結構之場效電晶體之剖面示意圖。
第10圖為依據本發明之又另一實施例之具有鰭狀結構之場效電晶體之剖面示意圖。
第11圖為依據本發明之一實施例之具有鰭狀結構之場效電晶體之平面示意圖。
第12圖為依據本發明之一實施例之具有鰭狀結構之場效電晶體之立體示意圖。
10...基底
12...鰭狀結構
18...絕緣層
20...蝕刻停止層
22...絕緣層
24...溝渠
Claims (16)
- 一種製造具有鰭狀結構之場效電晶體的方法,包括:提供一基底;使該基底上形成有至少一鰭狀結構;於該基底上形成一平坦之第一絕緣層,並覆蓋該鰭狀結構;部分移除該第一絕緣層至一深度,形成一溝渠,使該溝渠位於該鰭狀結構上方並與該鰭狀結構相交,以使該鰭狀結構隨著該溝渠位置而露出一上部;及於該溝渠中形成一閘極結構以覆蓋該鰭狀結構所露出的上部。
- 如請求項1之製造具有鰭狀結構之場效電晶體的方法,進一步,於形成該溝渠之後,及形成該閘極結構之前,包括:進行一修整寬度製程,以縮減該鰭狀結構所露出的上部的寬度。
- 如請求項1之製造具有鰭狀結構之場效電晶體的方法,其中,於該基底上形成該第一絕緣層的步驟包括:於該基底上形成一平坦之第二絕緣層,並覆蓋該鰭狀結構;部分移除該第二絕緣層至該深度,而露出該鰭狀結構所露出的上部;於該第二絕緣層上及該鰭狀結構所露出的上部上形成一蝕刻停止層;及形成一第三絕緣層以覆蓋該蝕刻停止層。
- 如請求項3之製造具有鰭狀結構之場效電晶體的方法,其中,部分移除該第一絕緣層而形成該溝渠的步驟包括:部分蝕刻該第三絕緣層至該蝕刻停止層,而形成該溝渠。
- 如請求項4之製造具有鰭狀結構之場效電晶體的方法,進一步包括:移除該溝渠中的蝕刻停止層。
- 如請求項1之製造具有鰭狀結構之場效電晶體的方法,其中,於該基底上形成該第一絕緣層的步驟包括:於該基底上形成一平坦之第二絕緣層,並覆蓋該鰭狀結構;部分移除該第二絕緣層至該深度,露出該鰭狀結構所露出的上部;及形成一第三絕緣層以覆蓋該第二絕緣層及該鰭狀結構所露出的上部,其中該第三絕緣層與該第二絕緣層具有不同的蝕刻速率。
- 如請求項6之製造具有鰭狀結構之場效電晶體的方法,其中,部分移除該第一絕緣層而形成該溝渠的步驟包括:部分蝕刻該第三絕緣層至該第二絕緣層,以形成該溝渠。
- 如請求項1之製造具有鰭狀結構之場效電晶體的方法,其中,於該溝渠中形成該閘極結構以覆蓋該鰭狀結構所露出的上部的步驟包括下列: 於該溝渠中的鰭狀結構上形成一閘極介電層;於該溝渠中填入一閘極材料,及對該閘極材料及該第一絕緣層進行一平坦化製程,並使得露出該閘極材料及該第一絕緣層。
- 如請求項8之製造具有鰭狀結構之場效電晶體的方法,其中該鰭狀結構上另覆蓋有一硬遮罩層,及進行該平坦化製程以露出該閘極材料、該第一絕緣層及該硬遮罩層。
- 如請求項1之製造具有鰭狀結構之場效電晶體的方法,其中,於該溝渠中形成該閘極結構以覆蓋該露出的鰭狀結構上部的步驟包括下列:於該溝渠中填入一犧牲閘極材料,對該犧牲閘極材料及該第一絕緣層進行一平坦化製程以露出該犧牲閘極材料及該第一絕緣層,及進行一閘極結構置換製程以置換該犧牲閘極材料為該閘極結構。
- 如請求項10之製造具有鰭狀結構之場效電晶體的方法,其中該鰭狀結構上另覆蓋有一硬遮罩層,及進行該平坦化製程以露出該犧牲閘極材料、該第一絕緣層及該硬遮罩層。
- 如請求項1之製造具有鰭狀結構之場效電晶體的方法,於形成該閘極結構後,進一步包括下列步驟: 移除剩餘的該第一絕緣層至該深度,以露出該閘極結構及該鰭狀結構;及於該閘極結構之二側之該鰭狀結構形成一源極以及一汲極。
- 一種具有鰭狀結構之場效電晶體,包括:一基底,其包括至少一鰭狀結構,該鰭狀結構包括二個源/汲極區及一位於該二個源/汲極區之間的閘極通道區;一隔離結構,其位於該基底上並圍繞該鰭狀結構而使該鰭狀結構露出上部,其中,該鰭狀結構所露出的該上部的該閘極通道區的寬度小於該二個源/汲極區的寬度;及一閘極結構,其覆蓋該鰭狀結構所露出的該上部的該閘極通道區的二個側壁,該閘極結構之二個側壁分別與該二個源/汲極區之互相面對之二側壁接觸,其中互相面對之該些側壁係位於單一該鰭狀結構之中。
- 如請求項13所述之具有鰭狀結構之場效電晶體,進一步包括一硬遮罩層,其位於該鰭狀結構的該閘極通道區的頂部。
- 如請求項13所述之具有鰭狀結構之場效電晶體,其中,該閘極結構進一步覆蓋該鰭狀結構的該閘極通道區的頂部。
- 如請求項14所述之具有鰭狀結構之場效電晶體,其中,該閘極結構進一步覆蓋該硬遮罩層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100138832A TWI521603B (zh) | 2011-10-26 | 2011-10-26 | 具有鰭狀結構之場效電晶體之製法及由其所製得之具有鰭狀結構之場效電晶體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100138832A TWI521603B (zh) | 2011-10-26 | 2011-10-26 | 具有鰭狀結構之場效電晶體之製法及由其所製得之具有鰭狀結構之場效電晶體 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201318069A TW201318069A (zh) | 2013-05-01 |
TWI521603B true TWI521603B (zh) | 2016-02-11 |
Family
ID=48872033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100138832A TWI521603B (zh) | 2011-10-26 | 2011-10-26 | 具有鰭狀結構之場效電晶體之製法及由其所製得之具有鰭狀結構之場效電晶體 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI521603B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015147784A1 (en) | 2014-03-24 | 2015-10-01 | Intel Corporation | Fin sculpting and cladding during replacement gate process for transistor channel applications |
-
2011
- 2011-10-26 TW TW100138832A patent/TWI521603B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201318069A (zh) | 2013-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11257930B2 (en) | Method of forming fin field effect transistor | |
US8871575B2 (en) | Method of fabricating field effect transistor with fin structure | |
US7972914B2 (en) | Semiconductor device with FinFET and method of fabricating the same | |
US9564369B1 (en) | Methods of manufacturing semiconductor devices including device isolation processes | |
KR102379701B1 (ko) | 멀티-채널을 갖는 반도체 소자 및 그 형성 방법 | |
US9780200B2 (en) | Semiconductor arrangement for a FinFET and method for manufacturing the same | |
KR100585178B1 (ko) | 금속 게이트 전극을 가지는 FinFET을 포함하는반도체 소자 및 그 제조방법 | |
TWI509736B (zh) | 半導體結構及其形成方法 | |
KR100605499B1 (ko) | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 | |
TWI503980B (zh) | 雙閘極鰭式電晶體及其製造及運作方法 | |
WO2012151797A1 (zh) | 鳍式场效应晶体管及其制造方法 | |
TWI323942B (en) | Five channel fin transistor and method for fabricating the same | |
JP2006049627A (ja) | 半導体装置及びその製造方法 | |
US9859434B2 (en) | Semiconductor devices and methods for manufacturing the same | |
JP2006013303A (ja) | 半導体装置及びその製造方法 | |
WO2014023047A1 (zh) | FinFET及其制造方法 | |
KR100618904B1 (ko) | FinFET을 구비하는 반도체 소자 및 그 제조 방법 | |
US8928091B2 (en) | Field-effect-transistor with self-aligned diffusion contact | |
TWI521603B (zh) | 具有鰭狀結構之場效電晶體之製法及由其所製得之具有鰭狀結構之場效電晶體 | |
US9287281B2 (en) | Flash devices and methods of manufacturing the same | |
CN115249706A (zh) | 半导体结构及其形成方法 | |
TW202101766A (zh) | 半導體元件及其製備方法 | |
CN110858608B (zh) | 半导体器件及其形成方法 | |
KR100732269B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
TWI514480B (zh) | 多閘極電晶體元件之製作方法 |