TWI519081B - 接收電路 - Google Patents
接收電路 Download PDFInfo
- Publication number
- TWI519081B TWI519081B TW103110233A TW103110233A TWI519081B TW I519081 B TWI519081 B TW I519081B TW 103110233 A TW103110233 A TW 103110233A TW 103110233 A TW103110233 A TW 103110233A TW I519081 B TWI519081 B TW I519081B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- positive
- level
- receiving circuit
- count value
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
Description
本發明係關於一接收電路,且特別係關於一種可利用訊雜比與位元錯誤率間的關係指示訊號品質的接收電路。
晶片(晶粒、積體電路)是現代資訊社會最重要的硬體基礎之一。在電子裝置中,會整合有複數個晶片;這些晶片經由通道(channel,例如電路板上的繞線及/或傳輸線)彼此連接以交換訊號。藉著訊號中攜載的內容(如資料、訊息及/或指令等等),電子裝置中的諸晶片便可相互協調運作,進而實現電子裝置的整體功能。
為了接收其他晶片傳來的訊號,每一晶片中均設有接收電路,以從接收的訊號中取還內容;由於訊號接收會受到種種非理想因素(例如雜訊、通道本身的低通頻率響應與通道間相互干擾等等)的影響,接收電路需要評估訊號接收的品質,以便對訊號進行適當的等化、修正與補償。舉例而言,位元錯誤率(bit error rate)便是一種常用的訊號品質指標。
在一種習知的訊號品質評估技術中,是經由通道對接收電路饋送一連串具有預設樣態(pattern)的測試訊號,由接收電路接收並取還其內容,再比對取還的內容是否符合預設樣態,藉此來估計位元錯誤率。舉例而言,假設測試訊號中總共攜載了N個位元;經接收電路的接收取還後,若在取還的內容中比對出有Nx個位元不符合原先的預設樣態,便可依據數目Nx與N間的比率(Nx/N)來估計訊號接收的位元錯誤率。在現代的先進訊號互連標準中,接收電路可容忍的位元錯誤率常被設定在
10^(-12)或10^(-15)之數量級,訊號交換的位元速率則僅在每秒10^9至10^10個位元左右。因此,為了要估計出在統計學上有意義的位元錯誤率,此種習知技術勢必要耗費許多時間傳輸許多個位元。
另一種評估訊號接收品質的習知技術是進行眼圖監控。接收電路在接收外來訊號並取還其內容時,會依據一正常時序進行訊號取樣,並依據一正常臨限位準判斷取樣到的位元內容是邏輯0或邏輯1。為實現眼圖監控,接收電路會另外依據一測試時序(相位)進行訊號取樣,並依據一測試臨限位準判斷取樣的位元內容;若在測試時序與測試臨限位準下判讀出的位元內容符合正常時序、正常臨限位準下判讀出的位元內容,該測試時序與測試臨限位準可被納入至眼圖範圍;若位元內容不相符,該測試時序與測試臨限位準則不被納入至眼圖範圍。改變測試時序及/或改變測試臨限位準,便可得知眼圖涵蓋的範圍,並可據此瞭解訊號接收的品質。舉例而言,若眼圖範圍大,代表訊號接收的品質較佳,因為接收電路可容忍較大的時序偏移與位準變異。
不過,因為眼圖監控需要測試許多組不同的測試時序與測試臨限位準,故此類習知技術一樣要耗費許多時間來掃描出眼圖範圍。再者,眼圖監控需要較多資訊才能推論出位元錯誤率。要由眼圖監控結果得知位元錯誤率,不僅要偵測眼圖涵蓋的臨限位準變異,還需要得知訊號的振幅(amplitude);配合這兩項資訊,習知技術才能正確推導出位元錯誤率。若不欲偵測振幅,習知技術便只能實施於具有自動增益控制(AGC,auto gain control)的接收電路,無法廣泛應用。再者,因為眼圖監控要能微調測試時序的相位與測試臨限位準的高低,其硬體複雜度也大增。
本發明的目的之一係提供一種接收電路,其可克服習知技術的缺點。本發明接收電路可以接收一外來訊號並據以提
供一內部訊號,並可包括一等化器、一資料取樣器、一截剪模組與一計數模組。資料取樣器用以對內部訊號取樣,並依據一臨限位準判斷取樣的位元內容,據以提供一資料訊號。等化器可用以實現一決策回授等化器(DFE,decision feedback equalizer),其可依據資料訊號提供一等化補償訊號,而內部訊號則可以是外來訊號與等化補償訊號的線性組合;等化器亦可依據外來訊號衍生的資料訊號提供一訊號位準。截剪模組耦接內部訊號與等化器,用以比較內部訊號是否超出一位準範圍,並據以提供一比較結果。計數模組則耦接截剪模組,依據截剪模組的比較結果提供一訊號品質指標。
其中,前述的位準範圍係介於一上限與一下限之間,並關聯於該訊號位準。舉例而言,上限與下限的其中之一可以等於該訊號位準;上限與下限間的距離則可以是依據一參考訊雜比與該訊號位準所設定的。其中,參考訊雜比關聯於一參考位元錯誤率,使訊號品質指標可用以指示接收電路在接收訊號時的位元錯誤率是否大於該參考位元錯誤率。舉例而言,該訊號位準可以是代表邏輯1的平均位準,位準範圍則涵蓋在該訊號位準及其附近。截剪模組可依據內容取還的時序對內部訊號取樣,並比較各取樣是否大於該位準範圍的上限及/或下限,使計數模組可據以累計一量測計數值,以反映出有幾個取樣係落在該位準範圍內。假設內部訊號中攜載了N1個邏輯1的位元,且量測計數值反映出有Nr個取樣係落在該位準範圍內,則比率Nr/N1就可反映訊號接收的訊雜比。數目Nr越接近數目N1,代表內部訊號在攜載邏輯1時的訊號強度越能收斂於訊號位準附近,故訊雜比也就較大。由於訊雜比與位元錯誤率間有良好密切的關聯,故由訊雜比便可推估位元錯誤率。
本發明的一實施例中,截剪模組包括一第一截剪器與一第二截剪器,均耦接內部訊號,分別用以比較內部訊號的各取樣是否大於前述位準範圍的上限與下限,並據以分別提供一第
一正負(signed)結果與一第二正負結果。第一正負結果與第二正負結果可被包括於截剪模組的比較結果中,使計數模組可以依據第一正負結果與第二正負結果是否一致而選擇性地累計量測計數值,並依據量測計數值提供訊號品質指標。舉例而言,第一截剪器可在第一正負結果中以一正號(例如邏輯1)代表某一取樣係大於上限,並以一負號(例如邏輯0)代表該取樣係小於上限;類似地,第二截剪器可在第二正負結果中以一正號代表該取樣係大於下限,並以一負號代表該取樣係小於下限。若第一正負結果與第二正負結果不一致(例如說第一正負結果與第二正負結果的互斥或運算結果等於邏輯1),代表該取樣係落於位準範圍內,而計數模組便可以在量測計數值中累加1;相對地,若第一正負結果與第二正負結果一致,則該取樣未落於位準範圍中,故計數模組不需在量測計數值中累進。
在本發明的另一實施例中,截剪模組可以包括一切換電路與單一截剪器。切換電路耦接於截剪器,用以於一第一時段中將位準範圍的上限導通為一對比位準,並於一第二時段中將下限導通為該對比位準;截剪器則耦接內部訊號,以於第一時段與第二時段中分別比較內部訊號的複數個取樣是否大於該對比位準,並分別提供複數個第一正負結果與複數個第二正負結果。換言之,截剪器可以在第一時段中比較內部訊號的複數個取樣是否大於上限並據以提供複數個第一正負結果,並在第二時段內比較內部訊號的另外複數個取樣是否大於下限以提供複數個第二正負結果。計數模組則係依據該些第一正負結果與該些第二正負結果提供量測計數值。
配合單一截剪器的截剪模組,計數模組的一實施例可以包括有一第一計數器與一第二計數器,第一計數器在第一時段中依據該些第一正負結果而選擇性地累加一第一計數值,第二計數器在第二時段中依據該些第二正負結果而選擇性地累加一第二計數值,使計數模組可以依據第一計數值與第二計數值的差
異提供量測計數值。舉例而言,在第一時段中,若截剪器比較出內部訊號的一取樣係大於上限,第一計數器便可於第一計數值中累增1;反之,若該取樣係小於上限,第一計數器便不需在第一計數值中累增1。類似地,在第二時段中,若截剪器比較出內部訊號的一取樣係大於下限,第二計數器便可於第二計數值中累增1;反之,若該取樣係小於下限,第二計數器便不需在第二計數值中累增1。在第一時段與第二時段結束後,將第二計數值減去第一計數值便可作為量測計數值,以反映出有幾個取樣會落在位準範圍中。
配合單一截剪器的截剪模組,計數模組的另一實施例可以只設置一個可受控上數(count up)與下數(count down)計數器,用以在第一時段中依據該些第一正負結果而選擇性地遞增量測計數值,並在第二時段中依據該些第二正負結果而選擇性地遞減量測計數值。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
10a-10c‧‧‧接收電路
12‧‧‧發射電路
14‧‧‧通道
16、40‧‧‧算術節點
18‧‧‧取樣器
20‧‧‧等化器
22a-22b‧‧‧截剪模組
24a-24c‧‧‧計數模組
26u、26d、38‧‧‧截剪器
28‧‧‧邏輯閘
30、34u、34d、42‧‧‧計數器
32‧‧‧設定模組
36‧‧‧切換電路
Sx、Sy、Sz、Se、Sc、Sd、Sq、Sc1-Sc2、SQI‧‧‧訊號
Nr、Nu、Nd‧‧‧數目
Sz[.]、Sy[.]‧‧‧取樣
S1a、S1b‧‧‧波形
T‧‧‧週期
Tu、Td‧‧‧時段
t[.]‧‧‧時點
Id、I1、I0、i、Lu、Ld、dLev‧‧‧位準
LR‧‧‧位準範圍
P0、P1‧‧‧分佈
P1a、P1b‧‧‧曲線
P01、P10‧‧‧面積
P(1/0)、P(0//1)‧‧‧機率
eq1a-eq1c‧‧‧等式
g1、g0、g1a-g1b‧‧‧標準差
D‧‧‧距離
第1圖繪示的是於一訊號中取樣並判讀數位內容的示意圖。
第2圖示意的是訊雜比與位元錯誤率間的關係。
第3圖示意的是訊雜比與訊號波形擾動之間的關係。
第4圖至第6圖示意的是依據本發明各實施例的接收電路。
請參考第1圖,其所示意的是於一訊號Sz中取樣並判讀其所攜載的位元,例如是以不歸零(NRZ,Non-Return-to-Zero)編碼的位元。在訊號Sz中,每個位元延續一週期T。在時點t[k]對訊號Sz取樣可得到取樣Sz[k];相隔一個週期T後,在次一時點t[k+1]則可於訊號Sz中擷取到取樣Sz[k+1]。由訊號Sz中取得的各取樣Sz[.]會與一位準Id比較以判
定各取樣Sz[.]代表的邏輯值;亦即,此位準Id為一資料截剪(data slicing)的臨限位準。如第1圖所示,由於取樣Sz[k]大於位準Id,取樣Sz[k]會被判讀為一個邏輯1的位元;相對地,因另一取樣Sz[k+1]小於位準Id,故取樣Sz[k+1]會被判讀為邏輯0。
由於非理想因素,訊號Sz的訊號強度會是隨機變化的,故各取樣之值也是隨機的。如第1圖所示,當訊號Sz攜載邏輯1時,其取樣值的機率密度可由分佈P1表示;分佈P1的平均值為位準I1,標準差為g1。相對地,當訊號Sz攜載邏輯0時,其訊號強度的機率密度則可由分佈P0表示;分佈P0的平均值為位準I0,標準差為g0。舉例而言,分佈P1與P0可以是常態分佈(高斯分佈)。
當訊號Sz在攜載邏輯0時,若其取樣值高於位準Id,此取樣就會被誤判為邏輯1而導致位元錯誤;此時,由於取樣值高於位準Id的機率即分佈P0延伸至位準Id以上的面積P10,因此,將邏輯0誤為邏輯1的錯誤機率P(1/0)可由等式eq1a計算,其中erfc(.)為誤差餘函數(complementary error function)。另一方面,當訊號Sz攜載邏輯1時,若其取樣值低於位準Id,就會被誤判為邏輯0而導致位元錯誤;由於取樣值低於位準Id的機率即分佈P1延伸至位準Id以下的面積P01,因此,將邏輯1誤為邏輯0的錯誤機率P(0/1)可由等式eq1b計算。結合等式eq1a與eq1b,在判讀訊號Sz時發生位元錯誤的位元錯誤率P(e)可由等式eq1c估算;如等式eq1c所示,位元錯誤率P(e)會關聯於訊號Sz的訊雜比SNR。在等式eq1a與eq1b中,(Id-I0)與(I1-Id)可視為訊號Sz的訊號大小(擺動幅度),標準差g0與g1則為雜訊的影響,因此,(Id-I0)/g0與(I1-Id)/g1就與訊號Sz的訊雜比SNR相關,並可推導出等式eq1c。
依據等式eq1c,位元錯誤率與訊雜比SNR間的關係可繪示於第2圖;訊雜比SNR與位元錯誤率會呈負相關,訊雜比越大,位元錯誤率就越小。舉例而言,如第2圖所示,若訊雜比
等於2,位元錯誤率約百分之2.28;若訊雜比升高至3,位元錯誤率就會下降至千分之1.35左右。請一併參考第3圖,其所示意的是訊號擾動與訊號強度機率分佈的關係;當訊號Sz(第2圖)攜載邏輯1時,若其波形強度的機率密度分佈如曲線P1a所示而具有較小的標準差g1a,則訊號Sz的波形會如波形S1a所示,其受擾動的程度較少,大部分的時間會收斂在平均位準I1附近,訊雜比較高,位元錯誤率也就相對較低;另一方面,若其取樣值的機率密度分佈如曲線P1b所示而具有較大的標準差g1b,則訊號Sz的波形會如波形S1b所示,其擾動的程度較大,訊雜比較低,訊號強度常會遠離位準I1而容易被誤判為邏輯0,而位元錯誤率也就因此變大。
由第1圖至第3圖的討論可知,若能統計出訊號Sz的訊雜比,就能由訊雜比得知位元錯誤率。要統計訊號Sz的訊雜比暨位元錯誤率,可先在位準I1附近劃設一局部的位準範圍,然後在訊號Sz的多個位元取樣中累計出有幾個取樣落在此位準範圍中;假設訊號Sz中應有N1個邏輯1位元,且累計出有Nr個取樣係落在位準範圍中,則比率Nr/N1便可反映訊號Sz偏離位準I1的程度,並可據此得知訊號Sz的位元錯誤率。舉例而言,此位準範圍的上限與下限可以分別是I1與(I1-D),距離D為上限與下限間的差異,可視為訊號擾動的程度,因此,比率I1/D可視為一參考訊雜比SNR0。由第1圖可知,當訊雜比SNR等於參考訊雜比SNR0時,則取樣值落在位準範圍內的機率可以依據等式eq1a與eq1c的理論計算得知,可稱為一參考機率值。
舉例而言,若將距離D設定為I1/4,參考訊雜比SNR0為4,而距離D會等於SNR=4的機率分佈的一個標準差,使參考機率值約為0.34;亦即,若訊號Sz的實際訊雜比SNR等於4,則比率Nr/N1應該趨近參考機率值0.34。若對訊號Sz實際取樣而累計出的比率Nr/N1大於此一參考機率值,就代表訊號Sz的實際訊雜比SNR高於參考訊雜比SNR0,因為訊號Sz有更多
取樣收斂在位準範圍中。相對地,若實測的比例Nr/N1小於計算得知的參考機率值,代表訊號Sz的訊雜比SNR低於參考訊雜比SNR0。
同理,亦可將距離D設定為I1/8;若同樣以0.34作為參考機率值,等效上就是將參考訊雜比SNR0設定為8,因為距離D會符合SNR=8時的機率分佈的一個標準差。在距離D等於I1/8下累計取樣值落在位準範圍內的數目Nr後,若比率Nr/N1仍大於參考機率值0.34,就代表訊號Sz的實際訊雜比SNR高於8。相對地,若實測的比例Nr/N1小於參考機率值0.34,代表訊號Sz的訊雜比SNR低於參考訊雜比8。
簡言之,在以距離D設定位準範圍後累計位準範圍內的取樣數目Nr,並比較比率Nr/N1是否大於參考機率值,便可得知訊雜比SNR是否大於參考訊雜比SNR0,因為距離D、參考機率值與參考訊雜比SNR0之間彼此相互關聯。舉例而言,若參考機率值為0.34,則距離D可以等於位準I1與參考訊雜比SNR0間的比率,即D=I1/SNR0。由第2圖可知,得知訊雜比SNR,便能連帶得知訊號的位元錯誤率。例如,由參考訊雜比SNR0可求出一參考位元錯誤率,若實測的訊雜比SNR大於參考訊雜比SNR0,則實際的位元錯誤率便會低於參考位元錯誤率。
請參考第4圖,其所示意的是依據本發明一實施例的接收電路10a。接收電路10a經由一通道14耦接一發射電路12,使發射電路12發出的訊號Sx可經由通道14傳輸至接收電路10a,成為訊號Sy(即外來訊號)。接收電路10a中包括有一算術節點16、一取樣器18、一等化器20、一設定模組32、一截剪模組22a與一計數模組24a。算術節點16耦接於通道14、等化器20與取樣器18之間,將訊號Sy與另一訊號Sq線性組合,形成一訊號Sz,作為一內部訊號。取樣器18為一資料取樣器,耦接於算術節點16與等化器20之間,用以對訊號Sz取樣,並依據一臨限位準Id判斷取樣的位元內容,據以提供一訊號Sd以作為
一資料訊號。舉例而言,在某一時點t[k],取樣器18可於訊號Sz取得一取樣Sz[k];若取樣Sz[k]大於位準Id,則取樣器18於訊號Sd中輸出一邏輯1的位元Sd[k];若取樣Sz[k]小於位準Id,則取樣器18於訊號Sd中提供一邏輯0的位元Sd[k]。訊號Sd中的各位元Sd[.]即是接收電路10a由訊號Sy中解讀出的位元。訊號Sd可以繼續傳輸至一解串列器(未圖示)以轉換為複數個並列訊號,以及/或者,傳輸至一資料時脈取還電路(未圖示)以取還一資料時脈(未圖示),使取樣器18可以依據此資料時脈而由訊號Sz中取樣出各位元Sd[.]。
等化器20可用以實現一決策回授等化器,耦接於取樣器18與算術節點16之間,可依據訊號Sd與另一訊號Se提供訊號Sq,以作為一等化補償訊號,並由算術節點16將訊號Sq與訊號Sy組合為訊號Sz;再者,等化器20亦可依據訊號Sy衍生出的訊號Sd提供一位準dLev,作為一訊號位準。舉例而言,位準dLev可以是第1圖中代表邏輯1的平均位準I1。
在本發明的一實施例中,接收電路10a可運作於一正常接收模式與一訊號品質估測模式。在正常接收模式下,等化器20可以依據訊號Sy與Sd動態地調整位準dLev,故位準dLev可表示為dLev[n]。舉例而言,取樣Sz[k]可以等於取樣Sy[k]減去訊號Sq中的取樣Sq[k],取樣Sq[k]則等於位元Sd[k-1]、Sd[k-2]...至Sd[k-Neq]的加權總和。依據取樣Sz[k]減去dLev[n]*Sd[k]後的正負號,可提供一取樣e[k](未圖示),即e[k]=sign(Sz[k]-dLev[n]*Sd[k])。然後,次一位準dLev[n+1]便可依據先前位準dLev[n-1]與先前複數個取樣e[.]計算出來。另一方面,當接收電路10a運作於訊號品質估測模式時,等化器20則可凍結位準dLev,將其數值固定;而設定模組32、截剪模組22a與計數模組24a則可協同運作,並提供一訊號SQI以反映訊號接收的品質。
設定模組32耦接於等化器20與截剪模組22a之間,依據位準dLev提供兩位準Lu與Ld,分別作為一位準範圍
LR的上限與下限,位準Lu與Ld間相差一距離D。舉例而言,一實施例中,位準Lu與Ld可以分別為位準dLev與(dLev-D)。另一實施例中,位準Lu與Ld可以分別為位準(dLev+D)與dLev。
截剪模組22a包括兩截剪器26u與26d,以及一邏輯閘28。截剪器26u與26d均耦接訊號Sz。截剪器26u比較訊號Sz的各取樣Sz[.]是否大於位準範圍LR的上限位準Lu,並據以提供一訊號Sc1,以反映比較的正負結果。舉例而言,截剪器26u可在訊號Sc1中以一正號(例如邏輯1)代表某一取樣Sz[k]係大於位準Lu,並以一負號(例如邏輯0)代表取樣Sz[k]係小於位準Lu。類似地,截剪器26d比較Sz訊號的各取樣Sz[.]是否大於位準範圍LR的下限位準Lu,並據以提供一訊號Sc2以反映比較的正負結果。舉例而言,截剪器26d可在訊號Sc2中以一邏輯1代表某一取樣Sz[k]係大於位準Ld,並以一邏輯0代表取樣Sz[k]係小於位準Ld。邏輯閘28耦接於兩截剪器26u與26d,依據訊號Sc1與Sc2的邏輯運算結果(例如互斥或運算)提供一訊號Sc,以作為一比較結果。再者,截剪模組22a亦可依據訊號Sc1與Sc2的其中之一提供訊號Se至等化器20。舉例而言,若上限位準Lu等於位準dLev,則訊號Se可以是截剪器26u的訊號Sc1;另一方面,若是下限位準Ld等於位準dLev,則訊號Se可以是截剪器26d的訊號Sc2。
計數模組24a耦接截剪模組22a的訊號Sc,可包括一計數器30。在邏輯閘28的運作下,計數模組24a中的計數器30可依據訊號Sc1與Sc2是否一致而選擇性地累計一量測計數值,即數目Nr;依據數目Nr,計數模組24a便可提供訊號SQI以作為訊號品質指標。舉例而言,當截剪器26u與26d將同一取樣Sz[k]分別比較於位準Lu與Ld時,若訊號Sc1與Sc2的正負結果不一致(例如說訊號Sc1與Sc2的互斥或運算結果等於邏輯1),代表取樣Sz[k]係落於位準範圍LR內,而計數器30便可以在數目Nr中累加1;相對地,若訊號Sc1與Sc2的正負一致,則
取樣Sz[k]未落於位準範圍LR中,而計數器30便不需在數目Nr中累進。
當接收電路10a運作於訊號品質估測模式時,設定模組32、截剪模組22a與計數模組24a協同運作以反映訊號接收品質的情形可描述如下。接收電路10a會接收一段訊號Sy,衍生出訊號Sz;設定模組32會依據定值的位準dLev設定位準範圍LR的上下限,截剪模組22a則比較訊號Sz中的各取樣Sz[.]是否落在位準範圍LR中,使計數模組24a能依據比較結果累計數目Nr。若該段訊號Sy中應有N1個邏輯1位元,而計數模組24a累計出有Nr個取樣Sz[.]係落在位準範圍LR中,則比率Nr/N1便可反映訊號接收的訊雜比乃至於位元錯誤率。如第1圖至第3圖所討論的,若比率Nr/N1大於參考機率值,代表訊號接收的訊雜比SNR高於參考訊雜比SNR0,位元錯誤率則低於參考訊雜比SNR0所對應的參考位元錯誤率。舉例而言,假設該段訊號Sz中共有50000個位元,其中有一半為邏輯1位元,則數目N1=25000;若在距離D=dLev/4的設定下測出數目Nr大於25000*0.34=8500,則代表訊號接收的訊雜比大於4,而位元錯誤率會低於10^-4,因為訊雜比4對應的位元錯誤率為3.17*10^-5。
在訊號品質估測模式下,設定模組32可以將距離D規劃為複數個不同的數值,這複數個數值對應不同的參考訊雜比SNR0;如此,便可以進一步得知實際的訊雜比SNR與這複數個參考訊雜比間的關係。舉例而言,設定模組32可設有一暫存器(未繪示),用以暫存數位形式的位準dLev,並將位準dLev進行位元平移以得出距離D。例如,將位準dLev右移兩位元所得出的距離D即等於dLev/4;在依據此距離D設定位準範圍LR並累計數目Nr後,比較數目Nr是否大於0.34*N1,便可得知實際的訊雜比是否高於4。類似地,將位準dLev右移三位元便可使距離D等於dLev/8;依據此距離D重新設定位準範圍LR並重新累計數目Nr後,比較數目Nr是否大於0.34*N1,便可得知實際的訊雜
比是否高於8。
一實施例中,等化器20可以依據訊號SQI來改變其等化運作的參數,以改善訊號接收品質。以及/或者,本地端接收器檢測出訊號SQI後,可將較佳的傳輸參數(如去強化濾波器的係數)回覆至遠端,使發射電路12可以據以對訊號Sx進行塑形(shape,例如去強化,de-emphasis),讓接收電路10a能接收到特性較佳的訊號Sy,藉此改善訊號接收品質。舉例而言,本發明接收電路可用以實現PCI Express(快速週邊組件互連)標準下的接收電路;在此標準下,接收電路可向本地端發射電路的高層傳輸一個長度為一位元組的指標LinkEvaluationFeedbackFigureMerit,使其能選出較佳的去強化係數,藉以設定遠端的參數,而本發明即可將數目Nr或其衍生的資訊當作此指標的內容。
請參考第5圖,其所示意的是依據本發明一實施例的接收電路10b。接收電路10b可經由一通道14連接一發射電路12,使發射電路12發出的訊號Sx可經由通道14傳輸至接收電路10b,成為訊號Sy。類似於第4圖接收電路10a,第5圖接收電路10b也包括有一算術節點16、一取樣器18、一等化器20、一設定模組32、一截剪模組22b與一計數模組24b。算術節點16將訊號Sy與另一訊號Sq線性組合以形成一訊號Sz。取樣器18為一資料取樣器,用以對訊號Sz取樣,並依據一臨限位準Id(請參考第1圖)判斷取樣的位元內容以形成一訊號Sd。
等化器20可用以實現一決策回授等化器,可依據訊號Sd與另一訊號Se提供訊號Sq;再者,等化器20亦可依據Sy訊號衍生出的訊號Sd提供一位準dLev,作為一訊號位準,例如說是第1圖中代表邏輯1的平均位準I1。
在本發明的一實施例中,接收電路10b亦可運作於一正常接收模式與一訊號品質估測模式。在正常接收模式下,等化器20可以動態地調整位準dLev;當接收電路10b運作於訊號
品質估測模式時,等化器20則可凍結位準dLev,將其數值固定;而設定模組32、截剪模組22b與計數模組24b則可協同運作,並提供一訊號SQI以反映訊號接收的品質。
設定模組32可依據位準dLev提供兩位準Lu與Ld,分別作為一位準範圍LR的上限與下限,位準Lu與Ld間相差一距離D。舉例而言,一實施例中,位準Lu與Ld可以分別為位準dLev與(dLev-D)。另一實施例中,位準Lu與Ld可以分別為位準(dLec+D)與dLev。
如第5圖所示,截剪模組22b可以設有一切換電路36與單一一個截剪器38。切換電路36耦接於設定模組32與截剪器38之間;當要進行訊號品質估測時,切換電路36可於一時段Tu中將位準範圍LR的上限位準Lu導通為一位準LX,並於另一時段Td中改將下限位準Ld導通為位準LX。時段Tu與Td的時間長度相同,兩者皆涵蓋複數個位元(也就是於訊號Sz中涵蓋複數個取樣Sz[.])。截剪器38則耦接訊號Sz與切換電路36;切換電路36提供的位準LX可作為一對比位準,截剪器38則可用以比較訊號Sz的複數個取樣Sz[.]是否大於位準LX,據以於訊號Sc中提供複數個正負結果。
也就是說,在切換電路36的運作下,截剪器38會於時段Tu中比較訊號Sz的複數個取樣Sz[.]是否大於位準Lu(因此時位準LX等於位準Lu);時段Td中,截剪器38則比較訊號Sz的另外複數個取樣Sz[.]是否大於位準Ld(此時位準LX等於位準Ld)。
計數模組24b耦接截剪模組22b,依據訊號Sc中的正負結果提供一數目Nr以作為一量測計數值,並依據數目Nr提供訊號SQI。如第5圖所示,計數模組24b中可設有兩計數器34u、34d與一算術節點40。計數器34u與34d均耦接截剪模組22b。計數器34u在時段Tu中依據訊號Sc中的正負結果而選擇性地累加一計數值,即數目Nu。相對地,計數器34d則在時段Td中依
據訊號Sc中的正負結果而選擇性地累加另一計數值,即數目Nd。算術節點40耦接於兩數目Nu與Nd,以依據數目Nu與Nd的差異(Nd-Nu)提供數目Nr。如此,數目Nr便可反映訊號Sz中共有幾個取樣Sz[.]落在位準範圍LR中。
舉例而言,在時段Tu中,若截剪器38比較出某一取樣Sz[k1]係大於位準Lu,計數器34u便可於數目Nu中累增1;反之,若取樣Sz[k1]係小於位準Lu,計數器34u便不需在數目Nu中累增1。類似地,在時段Td中,若截剪器38比較出某一取樣Sz[k2]係大於位準Ld,計數器34d便可於數目Nd中累增1;反之,若取樣Sz[k2]係小於位準Ld,計數器34d便不需在數目Nd中累增1。在時段Tu與時段Td結束後,將數目Nd減去數目Nu,便可得出數目Nr,以反映出有幾個取樣Sz[.]落在位準範圍LR中。例如,時段Tu與Td的時間長短可以分別涵蓋50000個位元,這50000個位元中有25000個邏輯1位元,故數目N1=25000;距離D則設定為dLev/4。在時段Tu與Td後,若數目Nr=(Nd-Nu)大於N1*0.34,就代表訊號接收的訊雜比大於4。在為某一位準範圍LR統計數目Nr時,時段Tu可以先於或後於時段Td,也可有複數個時段Tu與複數個時段Td交替穿插多次。在正常接收模式下,截剪模組22b可以比較取樣Sz[.]與訊號位準dLev以提供訊號Se。
在計數模組24b的一種實施例中,計數模組24b可依據時段Tu與Td而交替地將訊號Sc分別傳輸給計數器34u與34d;亦即,計數模組24b可在時段Tu中將訊號Sc導通至計數器34u而不導通至計數器34d,並在時段Td時改將訊號Sc導通至計數器34d而不導通至計數器34u。在計數模組24b的另一種實施例中,訊號Sc均導通至計數器34u與34d;計數模組24b會在時段Tu中致能計數器34u並使計數器34d失能,讓計數器34d不會因訊號Sc的觸發而累計數目Nd;另一方面,計數模組24b會在時段Td中致能計數器34d並改使計數器34u失能。
延續第5圖實施例,請參考第6圖,其所示意的是依據本發明一實施例的接收電路10c。接收電路10c的運作原理可由接收電路10b類推;接收電路10c亦設有一算術節點16、一等化器20、一取樣器18、一設定模組32與一截剪模組22b,並以一計數模組24c取代接收電路10b中的計數模組24b。計數模組24c可以只設置單一一個計數器42,用以依據訊號Sc中的正負結果提供數目Nr以作為量測計數值。在進行訊號品質估測時,當截剪模組22b中的截剪器38在時段Td中將各取樣Sz[.]與位準Ld相比較時,計數器42可以在時段Td中依據比較的正負結果而選擇性地遞增數目Nr;舉例而言,若某一取樣Sz[k1]大於位準Ld,則於數目Nr中遞增1,也就是在數目Nr中上數(count up);若取樣Sz[k1]小於位準Ld,則不需改變數目Nr。另一方面,在時段Tu中,當截剪器38將各取樣Sz[.]與位準Lu相比時,計數器42可依據比較的正負結果而選擇性地遞減數目Nr;舉例而言,若某一取樣Sz[k2]大於位準Lu,則於數目Nr中遞減1,也就是在數目Nr中下數(count down);若取樣Sz[k2]小於位準Lu,則不需改變數目Nr。如此,數目Nr同樣可反映落在位準範圍LR中的取樣數目,並進而反映訊號接收的品質,例如訊雜比與位元錯誤率。
總結來說,本發明可以在接收訊號的平均位準附近劃定一局部的位準範圍,並依據訊號取樣收斂於此位準範圍的比率來判斷訊號接收的品質與性能,例如訊雜比與位元錯誤率。相較於眼圖監控的習知技術,本發明的硬體需求與複雜度較低,也可廣泛應用於沒有自動增益控制的接收電路,不需量測接收訊號的強度。再者,眼圖監控需得知眼圖的垂直張開程度(即眼圖高度)與平均位準兩項資訊才能反映訊雜比,本發明則只需單一資訊(如數目Nr)便可反映訊號品質,故十分適合現代的訊號互連標準,例如PCI Express標準中的單項指標LinkEvaluationFeedbackFigureMerit。本發明反映訊號品質的資訊
也可整合為適應性訊號傳收改進演算法的基準之一。本發明訊號品質估測所需的時間也較短。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10a‧‧‧接收電路
12‧‧‧發射電路
14‧‧‧通道
16‧‧‧算術節點
18‧‧‧取樣器
20‧‧‧等化器
22a‧‧‧截剪模組
24a‧‧‧計數模組
26u、26d‧‧‧截剪器
28‧‧‧邏輯閘
30‧‧‧計數器
32‧‧‧設定模組
Sx、Sy、Sz、Se、Sc、Sc1-Sc2、Sq、Sd、SQI‧‧‧訊號
Nr‧‧‧數目
Id、Lu、Ld、dLev‧‧‧位準
LR‧‧‧位準範圍
D‧‧‧距離
Claims (10)
- 一種接收電路,接收一外來訊號並據以提供一內部訊號;該接收電路包含:一等化器,其可依據該外來訊號提供一訊號位準;一截剪模組,耦接該內部訊號與該等化器,用以比較該內部訊號是否超出一位準範圍,並據以提供一比較結果;其中,該位準範圍係關聯於該訊號位準;以及一計數模組,耦接該截剪模組,依據該比較結果提供一訊號品質指標。
- 如申請專利範圍第1項的接收電路,其中,該位準範圍係介於一上限與一下限之間,該比較結果包含一第一正負(signed)結果與一第二正負結果,且該截剪模組包含:一第一截剪器與一第二截剪器,耦接該內部訊號,分別用以比較該內部訊號的一取樣是否大於該上限與該下限,據以分別提供該第一正負結果與該第二正負結果;其中,該計數模組係依據該第一正負結果與該第二正負結果是否一致而選擇性地累計一量測計數值,並依據該量測計數值提供該訊號品質指標。
- 如申請專利範圍第1項的接收電路,其中,該位準範圍係介於一上限與一下限之間,該比較結果包含複數個第一正負結果與複數個第二正負結果,且該截剪模組包含:一截剪器,耦接該內部訊號,於一第一時段比較該內部訊號的複數個取樣是否大於該上限並據以提供該些第一正負結果,並於一第二時段比較該內部訊號的另複數個取樣是否大於該下限以提供該些第二正負結果;其中,該計數模組係依據該些第一正負結果與該些第二正負結果提供一量測計數值,並依據該量測計數值提供該訊號品質指標。
- 如申請專利範圍第3項的接收電路,其中,該計數模組包含:一第一計數器,依據該些第一正負結果而選擇性地累計一第一計數值;以及一第二計數器,依據該些第二正負結果而選擇性地累計一第二計數值;而該計數模組係依據該第一計數值與該第二計數值的差異提供該量測計數值。
- 如申請專利範圍第3項的接收電路,其中,該計數模組包含一計數器,用以在該第一時段中依據該些第一正負結果選擇性地遞增該量測計數值,並在該第二時段中依據該些第二正負結果選擇性地遞減該量測計數值。
- 如申請專利範圍第3項的接收電路,其中,該截剪器係比較該內部訊號的複數個取樣是否大於一對比位準以提供該些第一正負結果與該些第二正負結果,且該截剪模組更包含:一切換電路,耦接於該截剪器,用以於該第一時段將該上限導通為該對比位準,並於該第二時段將該下限導通為該對比位準。
- 如申請專利範圍第1項的接收電路,其中,該位準範圍係介於一上限與一下限之間,且該上限與該下限的其中之一係等於該訊號位準。
- 如申請專利範圍第7項的接收電路,其中,該上限與該下限間的距離係依據一參考訊雜比與該訊號位準所設定,該參考訊雜比關聯於一參考位元錯誤率,而該訊號品質指標係用以指示該接收電路接收訊號時的位元錯誤率是否大於該參考位元錯誤率。
- 如申請專利範圍第1項的接收電路,更包含:一資料取樣器,用以對該內部訊號取樣,並據以提供一資料訊號;該等化器更可依據該資料訊號提供一等化補償訊號,而該內部訊號係該外來訊號與該等化補償訊號的組合。
- 如申請專利範圍第9項的接收電路,其中該等化器係用以實現一決策回授等化器(decision feedback equalizer)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/927,203 US8885695B1 (en) | 2013-06-26 | 2013-06-26 | Receiver circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201501478A TW201501478A (zh) | 2015-01-01 |
TWI519081B true TWI519081B (zh) | 2016-01-21 |
Family
ID=51845836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103110233A TWI519081B (zh) | 2013-06-26 | 2014-03-19 | 接收電路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8885695B1 (zh) |
CN (1) | CN104253606B (zh) |
TW (1) | TWI519081B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9264187B1 (en) * | 2014-10-09 | 2016-02-16 | Intel Corporation | Measuring bit error rate during runtime of a receiver circuit |
CN106533646B (zh) * | 2015-09-09 | 2019-05-31 | 创意电子股份有限公司 | 序列器/解序列器中的时钟数据恢复系统 |
US20170346596A1 (en) * | 2016-05-27 | 2017-11-30 | Intel Corporation | Method, apparatus, and system for signal equalization |
KR20180110478A (ko) * | 2017-03-29 | 2018-10-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 테스트 방법 |
US10785069B2 (en) | 2018-12-07 | 2020-09-22 | Analog Devices International Unlimited Company | Early detection and indication of link loss |
US10547475B1 (en) * | 2019-02-22 | 2020-01-28 | Cadence Design Systems, Inc. | System and method for measurement and adaptation of pulse response cursors to non zero values |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2530904B2 (ja) | 1988-02-22 | 1996-09-04 | 富士通株式会社 | 最適識別レベル制御方式 |
CA2056679C (en) | 1991-11-29 | 2002-02-12 | Timothy Joseph Nohara | Automatic monitoring of digital communication channel conditions using eye patterns |
US6194945B1 (en) * | 1994-07-15 | 2001-02-27 | Unisys Corporation | Dual threshold digital receiver with large noise margin |
JP3877524B2 (ja) * | 1998-01-28 | 2007-02-07 | 富士通株式会社 | 判定帰還等化における誤り伝搬抑制方法及び、これを用いた磁気再生回路 |
JP2000091902A (ja) * | 1998-09-16 | 2000-03-31 | Nec Corp | インタフェース回路及びこれを含む入力バッファ集積回路 |
US6728311B1 (en) | 2000-04-04 | 2004-04-27 | Thomas Eugene Waschura | Apparatus and method for creating eye diagram |
US7006564B2 (en) | 2001-08-15 | 2006-02-28 | Intel Corporation | Adaptive equalizer |
US7606297B2 (en) | 2002-03-15 | 2009-10-20 | Synthesys Research, Inc. | Method and system for creating an eye diagram using a binary data bit decision mechanism |
JP3987001B2 (ja) | 2002-05-14 | 2007-10-03 | 日本電信電話株式会社 | 高速サンプリングによるデータ信号品質評価方法および装置 |
JP3891185B2 (ja) * | 2003-09-05 | 2007-03-14 | セイコーエプソン株式会社 | レシーバ回路、インターフェース回路、及び電子機器 |
US7639736B2 (en) | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
US7793132B2 (en) * | 2006-07-26 | 2010-09-07 | Broadcom Corporation | Integrated circuit having frequency dependent noise avoidance |
US8300684B2 (en) | 2009-06-29 | 2012-10-30 | Lsi Corporation | Real-time eye monitor for statistical filter parameter calibration |
-
2013
- 2013-06-26 US US13/927,203 patent/US8885695B1/en active Active
-
2014
- 2014-03-19 TW TW103110233A patent/TWI519081B/zh active
- 2014-05-09 CN CN201410195297.1A patent/CN104253606B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US8885695B1 (en) | 2014-11-11 |
TW201501478A (zh) | 2015-01-01 |
CN104253606B (zh) | 2017-05-24 |
CN104253606A (zh) | 2014-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI519081B (zh) | 接收電路 | |
US11563554B2 (en) | Method for measuring and correcting multi-wire skew | |
US9444588B1 (en) | On-chip bathtub BER measurement for high-speed serdes diagnostics | |
EP1104139A2 (en) | Setting of decision thresholds and sampling phase | |
US10063305B2 (en) | Communications link performance analyzer that accommodates forward error correction | |
US11627022B2 (en) | Variable gain amplifier and sampler offset calibration without clock recovery | |
US8077063B2 (en) | Method and system for determining bit stream zone statistics | |
US20110243215A1 (en) | Equalizer and signal receiver thereof | |
US20070268984A1 (en) | Method and apparatus for determining one or more channel compensation parameters based on data eye monitoring | |
CN102932295A (zh) | 数据接收器 | |
US8024142B1 (en) | Method and system for analyzing signal waveforms | |
US7693088B2 (en) | Method and apparatus for data rate detection using a data eye monitor | |
RU167430U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по четырехпозиционным сигналам | |
TW201515400A (zh) | 應用於互連系統的方法與相關處理模組 | |
US9912470B2 (en) | System and method for wide-band adaptive equalization and eye opening monitoring with link quality detection | |
RU155554U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам | |
TWI466463B (zh) | 具有智慧型跳頻通道選擇能力的通訊裝置 | |
CN110572170B (zh) | 信号接收设备及无线发送设备筛选方法 | |
CN116054990B (zh) | 参数自适应的高速SerDes相位跟踪方法及其系统 | |
US8693593B2 (en) | Methods and apparatus for automatic gain control using samples taken at desired sampling phase and target voltage level | |
CN113411093B (zh) | 具有抗射频干扰机制的信号接收装置及方法 | |
RU187640U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с шестнадцатипозиционной фазовой модуляцией по четырехпозиционным сигналам | |
US10708038B2 (en) | Timing lock identification method for timing recovery and signal receiving circuit | |
RU59350U1 (ru) | Анализатор качества канала | |
JP6502533B2 (ja) | 通信信号のレート検出システム |