RU155554U1 - Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам - Google Patents
Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам Download PDFInfo
- Publication number
- RU155554U1 RU155554U1 RU2014152395/08U RU2014152395U RU155554U1 RU 155554 U1 RU155554 U1 RU 155554U1 RU 2014152395/08 U RU2014152395/08 U RU 2014152395/08U RU 2014152395 U RU2014152395 U RU 2014152395U RU 155554 U1 RU155554 U1 RU 155554U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- unit
- transmitted
- block
- Prior art date
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам, содержащее демодулятор, блок определения разности фаз, блок определения символов, блок вычисления оценки вероятности ошибки на бит, отличающееся тем, что введены аналогово-цифровой преобразователь, вход которого является входом устройства, в котором получают отсчёты принятого сигнала с двухпозиционной фазовой модуляцией, которые затем с выхода передают на вход первого блока накопления, в котором накапливают отсчеты сигнала на длительности двух элементарных посылок, и с выхода первого блока накопления передают накопленный массив значений на вход демодулятора, представляющего собой последовательно соединенные блок определения разности фаз и блок определения символов, а вход демодулятора одновременно является и входом блока определения разности фаз, в котором определяют разность начальных фаз между двумя соседними посылками, а полученную разность передают с выхода блока определения разности фаз на вход блока определения символов, где определяют принимаемый символ, в предположении, что принимается сигнал с восьмипозиционной фазовой модуляцией и расположением символов в соответствии с кодом Грея, далее полученный символ, состоящий из трех бит, передают с выхода блока определения символов, который также является выходом демодулятора, на вход первого блока проверки условия, в котором проверяют, равен ли принятый символ символу «000» или символу «110» и, если равен, то передают далее на вход второго блока накопления «1», а если не равен, то передают «0», при этом во втором блоке накоп�
Description
Полезная модель относится к области электрорадиотехники, а именно к технике радиосвязи, и может быть использована в системах передачи данных, использующих сигналы с относительной фазовой модуляцией без введения избыточности, для оценки вероятности ошибки на бит для режима повышенной кратности, а именно для режима использования сигналов с восьмипозиционной относительной фазовой модуляцией, находясь в режиме использования сигналов с двухпозиционной относительной фазовой модуляцией.
В процессе функционирования адаптивных систем передачи данных возникает задача выбора кратности модуляции для обеспечения максимальной информационной скорости передачи данных. Часто для этого используются различные тестовые или служебные сигналы. Однако, это приводит к необходимости прерывать поток полезной информации, что снижает информационную скорость передачи, поэтому необходимо применять подходы, которые позволяют сформировать оценку и принять решение по информационному сигналу без использования каких-либо тестов. Чаще всего в начале сеанса связи используется самая помехоустойчивая кратность фазовой модуляции - двухпозиционная, так как качество канала связи на этот момент в общем случае неизвестно. Тогда возникает задача оценить вероятность ошибки на бит по сигналам с двухпозиционной фазовой модуляцией для сигналов с восьмипозиционной фазовой модуляцией.
Наиболее близким к заявленному техническому решению является патент РФ на изобретение №2434334 «Способ оценки достоверности приема сигналов с многопозиционной относительной фазовой модуляцией», который принят за прототип. Способ содержит демодулятор, блок определения разности фаз, блок определения символов и блок определения вероятности ошибки на бит.Предложенный способ не позволяет оценить вероятность ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией, если при передаче данных не используется кодирование, или в принятом кодовом блоке количество обнаруженных ошибок больше заданного порога.
Целью полезной модели является получение оценки вероятности ошибки на бит по информационным сигналам с двухпозиционной фазовой модуляцией для сигналов с восьмипозиционной фазовой модуляцией.
Поставленная цель достигается тем, что в устройство оценки вероятности ошибки на бит, содержащее демодулятор, блок определения разности фаз, блок определения символов, блок вычисления оценки вероятности ошибки на бит, введены: аналогово-цифровой преобразователь (АЦП), вход которого является входом устройства, в котором получают отсчеты принятого сигнала с двухпозиционной фазовой модуляцией, которые с выхода АЦП передают на вход первого блока накопления, в котором накапливают отсчеты сигнала на длительности двух элементарных посылок, с выхода первого блока накопления накопленный массив значений передают на вход демодулятора, представляющего собой последовательно соединенные блок определения разности фаз и блок определения символов, а вход демодулятора, одновременно является и входом блока определения разности фаз, в котором определяют разность начальных фаз между двумя соседними посылками по известному принципу, описанному в [1], а полученную разность передают с выхода блока определения разности фаз на вход блока определения символов, где определяют принимаемый символ, в предположении, что принимается сигнал с восьмипозиционной фазовой модуляцией и расположением символов в соответствии с кодом Грея [2], далее полученный символ, состоящий из трех бит, с выхода блока определения символов, который также является выходом демодулятора передают на вход первого блока проверки условия, в котором проверяют, равен ли принятый символ символу «000» или символу «110» и, если равен - то далее с выхода первого блока проверки условия передают на вход второго блока накопления «1», а если не равен, то передают «0», при этом во втором блоке накопления накапливают полученные значения на длительности интервала анализа, накопленный массив значений с выхода второго блока накопления передают на вход сумматора, в котором суммируют полученный массив значений, результат суммирования с выхода сумматора передают на вход делителя, в котором производят деление полученной величины на длительность интервала анализа, результат деления с выхода делителя передают на вход второго блока проверки условия, в котором проверяют, полученная величина больше 0,5 или меньше, и если полученная величина больше 0,5, то с первого выхода второго блока проверки условия передают значение 0,5 на первый вход блока хранения решения, а если полученная величина меньше 0,5, то со второго выхода второго блока проверки условия передают полученную величину на вход блока вычисления оценки вероятности ошибки на бит, в котором табличным способом вычисляют оценку вероятности ошибки на бит как решение следующего уравнения: 
, где 
- величина, полученная со второго выхода второго блока проверки условия, а p8 - искомая оценка вероятности ошибки на бит для восьмипозиционной фазовой модуляции, далее вычисленную оценку с выхода блока вычисления оценки вероятности ошибки на бит передают на второй вход блока хранения решения, получая, таким образом, искомую вероятность ошибки на бит для восьмипозиционной фазовой модуляции.
Структурная схема предлагаемого устройства изображена на фиг.
Устройство оценки вероятности ошибки на бит содержит аналогово-цифровой преобразователь 1 (АЦП), выход которого подключен ко входу первого блока накопления 2, выход которого подключен ко входу демодулятора 3, внутри которого находится блок определения разности фаз 3.1, выход которого соединен со входом блока определения символов 3.2. При этом, вход демодулятора одновременно является входом блок определения разности фаз 3.1, а выход блока определения символов 3.2 одновременно является выходом демодулятора. При этом выход демодулятора 3 подключен ко входу первого блока проверки условия 4, выход которого подключен ко входу блока накопления 5, выход которого соединен со входом сумматора 6. При этом выход сумматора 6 соединен со входом делителя 7, выход которого соединен со входом второго блока проверки условия 8, первый выход которого подключен к первому входу блока хранения решения 10, а второй выход подключен ко входу блока вычисления оценки вероятности ошибки на бит 9, выход которого соединен со вторым входом блока хранения решения 10.
Предлагаемое устройство может быть использовано для адаптивных систем связи, использующих сигналы с фазовой модуляцией. Отличительной особенностью описанного устройства является возможность оценивать вероятность ошибки на бит после демодуляции по информационным сигналам с двухпозиционной фазовой модуляцией для сигналов с восьмипозиционной фазовой модуляцией, без введения избыточности. Наличие такого устройства позволяет отказаться от применения тестовых сигналов с восьмипозиционной фазовой модуляцией для оценки качества канала связи для указанной кратности модуляции, если в данный момент используется двухпозиционная фазовая модуляция. При этом способ позволяет получить искомую оценку вне зависимости от того присутствует или нет кодирование передаваемой информации. Кроме того, время передачи можно использовать полностью для передачи полезных данных, что приводит к повышению скорости передачи данных.
Структура предлагаемого устройства получена из следующих предположений.
Как известно, одним из самых помехоустойчивых режимов передачи является двухпозиционная относительная фазовая модуляция (ОФМ-2). Именно такой вид модуляции обычно используется в начале сеанса связи. В этом случае оценить вероятность ошибки на бит при использовании ОФМ более высокой позиционности можно на основе следующего подхода.
Рассмотрим задачу оценки вероятности ошибки на бит для сигналов с восьмипозиционной относительной фазовой модуляцией (ОФМ-8). Передача символов 0 и 1 для сигналов ОФМ-2 эквивалентна передаче символов 000 и 110 для сигналов с ОФМ-8 в соответствии с кодом Грея. Тогда вероятность ошибки на бит для сигналов с ОФМ-8 связана с вероятностью попадания разности фаз принятого сигнала в сектора, соответствующие символам 000 и 110, с учетом расстановки фаз в соответствии с кодом Грея, описывается следующим уравнением:
(1-p8)3+p8 2(1-p8)=Рсовп
где Рсовп - вероятность события, состоящего в том, что фаза принятого сигнала оказалась в секторах, соответствующих символам 000 или 110, независимо от того, какой символ передавался, p8 - вероятность ошибки на бит для сигналов с ОФМ-8.
В качестве оценки 
можно использовать соответствующую частость, доступную для измерения:
где k8 - количество попаданий фазы принятого сигнала в сектора, соответствующие символам 000 и 110, N - объем выборки. При такой замене, следует учитывать, что решением нового уравнения будет уже не истинная, а оценка вероятности ошибки на бит 
, которая характеризуется погрешностью.
Таким образом, в достаточно простой вычислительной схеме можно получить оценку вероятности ошибки на бит для сигналов с ОФМ-8, во время приема полезной информации, передаваемой с помощью сигналов с ОФМ-2. При этом, хранить решение данного уравнения проще всего в табличном виде, чтобы не тратить время на решение уравнения во время функционирования системы связи.
Работа устройства осуществляется следующим образом.
Принимаемый сигнал подают на аналогово-цифровой преобразователь 1 (АЦП), который является входом устройства, в котором получают отсчеты принятого сигнала с двухпозиционной фазовой модуляцией, которые затем с выхода АЦП передают на вход первого блока накопления 2, в котором накапливают отсчеты сигнала на длительности двух элементарных посылок. С выхода блока накопления 2 передают накопленный массив значений на вход демодулятора 3, представляющего собой последовательно соединенные блок определения разности фаз 3.1 и блок определения символов 3.2. При этом, вход демодулятора 3, одновременно является и входом блока определения разности фаз 3.1, в котором определяют разность начальных фаз между двумя соседними посылками, а полученную разность передают с выхода блока определения разности фаз 3.1 на вход блока определения символов 3.2, где определяют принимаемый символ, в предположении, что принимается сигнал с восьмипозиционной фазовой модуляцией и расположением символов в соответствии с кодом Грея. Далее полученный символ, состоящий из трех бит, передается с выхода блока определения символов 3.2, который также является выходом демодулятора 3, на вход первого блока проверки условия 4, в котором проверяют, равен ли принятый символ символу «000» или символу «110». Если символ равен - то передают далее на вход второго блока накопления 5 «1», а если не равен, то передают «0». При этом во втором блоке накопления 5 накапливают полученные значения на длительности интервала анализа, а накопленный массив значений с выхода второго блока накопления передают на вход сумматора 6, в котором суммируют полученный массив значений. Результат суммирования с выхода сумматора 6 передают на вход делителя 7, в котором производят деление полученной величины на длительность интервала анализа, а результат деления с выхода делителя 7 передают на вход второго блока проверки условия 8. Во втором блоке проверки условия 8 проверяют, больше ли 0,5 или меньше полученная величина, и если полученная величина больше 0,5, то с первого выхода второго блока проверки условия 8 передают значение 0,5 на первый вход блока хранения решения 10, а если полученная величина меньше 0,5, то со второго выхода второго блока проверки условия 8 передают полученную величину в блок вычисления оценки вероятности ошибки на бит 9. В блоке вычисления оценки вероятности ошибки на бит 9 табличным способом вычисляют оценку вероятности ошибки на бит как решение следующего уравнения: 
, где
- величина, полученная со второго выхода второго блока проверки условия 8, а p8 - искомая оценка вероятности ошибки на бит для восьмипозиционной фазовой модуляции. Далее с выхода блока вычисления оценки вероятности ошибки на бит 9 вычисленную оценку передают на второй вход блока хранения решения 10, получая, таким образом, искомую вероятность ошибки на бит для восьмипозиционной фазовой модуляции.
Предлагаемое устройство по сравнению с прототипом обладает следующими преимуществами:
- обеспечивает оценку вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией вне зависимости от того используется или нет при передачи данных кодирование;
- обеспечивает оценку вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией вне зависимости от количества ошибок в принимаемом сигнале с двухпозиционной фазовой модуляцией. Литература
1. Фазовая и относительная фазовая телеграфия. Сборник статей. М: "Связь", 1967, с. 138.
2. Скляр, Бернард. Цифровая связь. Теоретические основы и практическое применение. М.: "Вильяме", 2003, с. 261.
Claims (1)
- Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам, содержащее демодулятор, блок определения разности фаз, блок определения символов, блок вычисления оценки вероятности ошибки на бит, отличающееся тем, что введены аналогово-цифровой преобразователь, вход которого является входом устройства, в котором получают отсчёты принятого сигнала с двухпозиционной фазовой модуляцией, которые затем с выхода передают на вход первого блока накопления, в котором накапливают отсчеты сигнала на длительности двух элементарных посылок, и с выхода первого блока накопления передают накопленный массив значений на вход демодулятора, представляющего собой последовательно соединенные блок определения разности фаз и блок определения символов, а вход демодулятора одновременно является и входом блока определения разности фаз, в котором определяют разность начальных фаз между двумя соседними посылками, а полученную разность передают с выхода блока определения разности фаз на вход блока определения символов, где определяют принимаемый символ, в предположении, что принимается сигнал с восьмипозиционной фазовой модуляцией и расположением символов в соответствии с кодом Грея, далее полученный символ, состоящий из трех бит, передают с выхода блока определения символов, который также является выходом демодулятора, на вход первого блока проверки условия, в котором проверяют, равен ли принятый символ символу «000» или символу «110» и, если равен, то передают далее на вход второго блока накопления «1», а если не равен, то передают «0», при этом во втором блоке накопления накапливают полученные значения на длительности интервала анализа, а накопленный массив значений с выхода второго блока накопления передаютна вход сумматора, в котором суммируют полученный массив значений, а результат суммирования с выхода сумматора передают на вход делителя, в котором производят деление полученной величины на длительность интервала анализа, а результат деления с выхода делителя передают на вход второго блока проверки условия, в котором проверяют, полученная величина больше 0,5 или меньше, и если полученная величина больше 0,5, то с первого выхода второго блока проверки условия передают значение 0,5 на первый вход блока хранения решения, а если полученная величина меньше 0,5, то со второго выхода второго блока проверки условия передают полученную величину на вход блока вычисления оценки вероятности ошибки на бит, в котором табличным способом вычисляют оценку вероятности ошибки на бит как решение следующего уравнения:- величина, полученная со второго выхода второго блока проверки условия, а
- искомая оценка вероятности ошибки на бит для восьмипозиционной фазовой модуляции, далее вычисленную оценку с выхода блока вычисления оценки вероятности ошибки на бит передают на второй вход блока хранения решения, получая искомую вероятность ошибки на бит для восьмипозиционной фазовой модуляции.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014152395/08U RU155554U1 (ru) | 2014-12-23 | 2014-12-23 | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014152395/08U RU155554U1 (ru) | 2014-12-23 | 2014-12-23 | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU155554U1 true RU155554U1 (ru) | 2015-10-10 |
Family
ID=54289992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014152395/08U RU155554U1 (ru) | 2014-12-23 | 2014-12-23 | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU155554U1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU167430U1 (ru) * | 2016-07-08 | 2017-01-10 | Открытое акционерное общество "Российский институт мощного радиостроения" | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по четырехпозиционным сигналам |
| RU175190U1 (ru) * | 2017-04-13 | 2017-11-27 | Публичное акционерное общество "Российский институт мощного радиостроения" | Устройство оценки вероятности ошибки на бит для сигналов с шестнадцатипозиционной фазовой модуляцией по двухпозиционным сигналам |
-
2014
- 2014-12-23 RU RU2014152395/08U patent/RU155554U1/ru not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU167430U1 (ru) * | 2016-07-08 | 2017-01-10 | Открытое акционерное общество "Российский институт мощного радиостроения" | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по четырехпозиционным сигналам |
| RU175190U1 (ru) * | 2017-04-13 | 2017-11-27 | Публичное акционерное общество "Российский институт мощного радиостроения" | Устройство оценки вероятности ошибки на бит для сигналов с шестнадцатипозиционной фазовой модуляцией по двухпозиционным сигналам |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2338471C (en) | Base station identification in orthogonal frequency division multiplexing based spread spectrum multiple access systems | |
| EP2823583B1 (en) | Poisson-based communication systems and methods | |
| CN102469057B (zh) | 适用于突发式通信系统的帧同步方法和装置 | |
| KR101290902B1 (ko) | 주파수 도약 확산 시스템의 간섭 신호 회피 장치 및 그 방법 | |
| RU167430U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по четырехпозиционным сигналам | |
| US11539568B2 (en) | Detection of repetitive data signals | |
| JP2008530633A (ja) | 相関最大点を決定するための装置および方法 | |
| RU175190U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с шестнадцатипозиционной фазовой модуляцией по двухпозиционным сигналам | |
| RU155554U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с восьмипозиционной фазовой модуляцией по двухпозиционным сигналам | |
| CN103701498A (zh) | 电力线载波通信的信号处理方法与装置 | |
| TW201822516A (zh) | 數位無線電通訊 | |
| US10153804B2 (en) | Clear channel assessment | |
| RU187640U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с шестнадцатипозиционной фазовой модуляцией по четырехпозиционным сигналам | |
| CN105531600A (zh) | 无线网络中用于用户速度估计的时间分析 | |
| RU191273U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с шестнадцатипозиционной фазовой модуляцией по восьмипозиционным сигналам | |
| KR20210128161A (ko) | 인지 무선 통신을 위한 순환 신경망 기반 스펙트럼 센싱 방법 및 장치 | |
| RU136661U1 (ru) | Устройство оценки вероятности ошибки на бит для сигналов с четырехпозиционной фазовой модуляцией по двухпозиционным сигналам | |
| US20230134051A1 (en) | Multi-stage burst detection for communications systems | |
| KR101802653B1 (ko) | 근거리 무선 통신에서의 프레임 비트 검출기 | |
| CN111726180B (zh) | 前导信号的检测方法和装置 | |
| JP6373809B2 (ja) | 信号情報取得システムおよび信号情報取得方法 | |
| JP6532976B2 (ja) | 信号中の同期点を検出する信号送受信装置と方法 | |
| CN109150488B (zh) | 基于双边沿检测的低复杂度定时同步处理方法及装置 | |
| RU136662U1 (ru) | Устройство оценки вероятности ошибки на бит при кодировании с помощью бита четности | |
| KR101347885B1 (ko) | 무선 인지 장치 및 무선 인지 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20191224 |