RU136662U1

RU136662U1 - Устройство оценки вероятности ошибки на бит при кодировании с помощью бита четности

Info

Publication number: RU136662U1
Application number: RU2013135790/08U
Authority: RU
Inventors: Владимир Викторович Егоров; Андрей Андреевич Катанович; Сергей Александрович Лобов; Михаил Леонидович Маслаков; Андрей Николаевич Мингалев; Михаил Сергеевич Смаль; Александр Евгеньевич Тимофеев
Original assignee: Открытое акционерное общество "Российский институт мощного радиостроения"
Priority date: 2013-07-30
Filing date: 2013-07-30
Publication date: 2014-01-10

Abstract

Полезная модель относится к области электрорадиотехники, а именно к технике радиосвязи, и может быть использована в системах передачи данных, использующих помехоустойчивое кодирование, а именно кодирование с помощью бита четности для оценки вероятности ошибки на бит для текущего режима. Основной задачей, на решение которой направлено предлагаемое устройство, является получение оценки вероятности ошибки на бит по информационному потоку бит, который закодирован с помощью бита четности не прерывая при этом передачу полезной информации. Устройство оценки вероятности ошибки на бит содержит источник сообщений, кодер, модулятор, канал связи, демодулятор, получатель сообщений, первый сумматор, блок накопления, второй сумматор, делитель блок вычисления оценки вероятности ошибки на бит. Результат выражается в наличии возможности оценивать вероятность ошибки на бит по информационному потоку бит, который закодирован с помощью бита четности независимо от количества ошибок, содержащихся в принятых кодовых словах, без использования при этом тестовых последовательностей, а также независимо от применяемого вида модуляции. Ил. 1.

Description

Полезная модель относится к области электрорадиотехники, а именно к технике радиосвязи, и может быть использована в системах передачи данных, использующих помехоустойчивое кодирование, а именно кодирование с помощью бита четности, для оценки вероятности ошибки на бит для текущего режима.

В процессе функционирования адаптивных систем передачи данных возникает задача выбора режима работы для обеспечения необходимого уровня достоверности принимаемых сообщений. Для этого необходимо производить оценку качества канала связи для текущего режима. Часто для этого используются различные тестовые или служебные сигналы. Однако, это приводит к необходимости прерывать поток полезной информации, поэтому необходимо применять подходы, которые позволяют сформировать оценку и принять решение по информационному сигналу без использования каких-либо тестов. Известно, что кодирование с помощью бита четности характеризуется минимальной избыточностью для заданной длины кодового слова. Именно такой вид кодирования часто используется в системах передачи данных по надежным каналам связи, или же при передаче потоковой информации. Тогда возникает задача оценить вероятность ошибки на бит по результатам декодирования такой кодовой конструкции.

Наиболее близким к заявленному техническому решению является патент РФ на изобретение №2434334 «Способ оценки достоверности приема сигналов с многопозиционной относительной фазовой модуляцией», который принят за прототип. В способе содержится источник сообщений, кодер, выход которого соединен со входом модулятора, выход которого соединен со входом канала связи, демодулятор, выход которого соединен со входом декодера, получатель сообщений, блок вычисления оценки вероятности ошибки на бит. Предложенный способ не позволяет оценить вероятность ошибки на бит, если в принятом кодовом блоке количество ошибок больше допустимого.

Целью полезной модели является получение оценки вероятности ошибки на бит по информационному потоку бит, который закодирован с помощью бита четности.

Поставленная цель достигается тем, что в устройство оценки вероятности ошибки на бит, содержащее источник сообщений, кодер, модулятор, канал связи, демодулятор, получатель сообщений, блок вычисления оценки вероятности ошибки на бит, введен: первый сумматор, вход которого подключен ко второму выходу декодера, а выход соединен с входом блока накопления, выход которого подключен ко входу второго сумматора, выход которого соединен со входом делителя, при этом выход делителя подключен ко входу блока вычисления оценки вероятности ошибки на бит, при этом выход источника сообщений соединен со входом кодера, а выход канала связи соединен со входом демодулятора, первый выход декодера соединен со входом получателя сообщений.

Структурная схема предлагаемого устройства изображена на фиг.

Устройство оценки вероятности ошибки на бит содержит источник сообщений 1, выход которого подключен ко входу кодера 2, выход которого соединен со входом модулятора 3. Выход модулятора соединен со входом канала связи 4, выход которого подключен ко входу демодулятора 5. При этом выход демодулятора 5 соединен со входом декодера 6, первый выход которого соединен со входом получателя сообщений 7, а второй выход соединен со входом сумматора 8, выход которого подключен ко входу блока накопления 9. Выход блока накопления 9 при этом подключен ко входу сумматора 10, выход которого соединен со входом делителя 11. При этом выход делителя 11 соединен со входом блока вычисления оценки вероятности ошибки на бит 12.

Предлагаемое устройство может быть использовано для систем связи, в которых используется помехоустойчивое кодирование с помощью бета четности. Отличительной особенностью описанного устройства является возможность оценивать вероятность ошибки на бит по информационному потоку бит без введения дополнительной избыточности и вне зависимости от того совпала четность в кодовом слове или нет, а также не зависимо от вида используемой модуляции. Наличие такого устройства позволяет отказаться от применения тестовых сигналов для оценки качества канала связи в режиме использования помехоустойчивого кодирования. При этом время передачи можно использовать полностью для передачи данных, что приводит к повышению скорости передачи данных.

Структура предлагаемого устройства оценки вероятности ошибки на бит получена из следующих предположений.

Предположим, что по каналу связи необходимо передать последовательность бит, которая разбита на последовательности длиной n-1, к которым добавлен один бит четности. Таким образом, длина кодового слова составляет n бит.

Тогда вероятность того, что, в принятом слове длиной n с одним битом контрольной четности, код обнаружит ошибку, равна:

(если n - четное)

,

(если n - нечетное)

,

где p - искомая вероятность ошибки на бит.

При этом, если из N принятых слов код обнаружил ошибки в k словах, то данную вероятность можно оценить соответствующей частостью:

.

Таким образом, приняв N кодовых слов, в которых могут содержаться ошибки, можно определить общее число слов k, в которых код обнаружил ошибки, и составить нелинейное уравнение, в котором единственной неизвестной величиной будет являться искомая оценка вероятности ошибки на бит

в канале связи. Данное уравнение имеет вид:

(если n - четное)

.

(если n - нечетное)

.

При этом не важно, какое истинное количество ошибок будет в принятых кодовых словах.

Решить полученное уравнение можно любым численным методом, например, методом золотого сечения. При этом предлагается составить таблицу соответствия значений вероятности ошибки на бит и количества обнаруженных ошибок в блоке, содержащем N кодовых слов.

Работа устройства осуществляется следующим образом.

Последовательность бит, которую необходимо передать, поступающую от источника сообщений 1 подают на кодер 2, в котором к каждой последовательности бит длиной n-1 добавляют бит четности, получая таким образом, кодовое слово. Далее кодовые слова подают в модулятор 3, в котором их преобразуют в сигнал в соответствии с видом используемой модуляции. Затем сигнал подают в канал связи 4. Далее подают сигнал на демодулятор 5, в котором преобразуют полученный сигнал в кодовые слова, в соответствии с видом используемой модуляции и подают его на декодер 6. После декодера 6 декодированную последовательность бит передают получателю сообщений 7. Также с декодера 6 в сумматор 8 передают каждое кодовое слова, в котором вычисляют сумму по модулю два значений всех бит принятого кодового слова. Далее в блок накопления 9 передают результат суммирования, в котором накапливают последние N полученных значений. Далее накопленный массив передают в сумматор 10, в котором суммируют полученные значения и передают их в делитель 11. Далее в делителе 11 производят деление полученной величины на N. Затем результат деления передают в блок вычисления оценки вероятности ошибки на бит 12, в котором получают оценку вероятности ошибки на бит по таблице соответствия, вычисленной заранее, получая, таким образом, искомую вероятность ошибки на бит.

Предлагаемое устройство по сравнению с прототипом обладает следующими преимуществами:

- обеспечивает получение оценки вероятности ошибки на бит для текущего режима при использовании кодирования с помощью бита четности вне зависимости от количества ошибок содержащихся в принятых кодовых словах;

- не зависит от вида применяемой модуляции.

Claims

Устройство оценки вероятности ошибки на бит при кодировании с помощью бита четности, содержащее источник сообщений, кодер, модулятор, канал связи, демодулятор, декодер, получатель сообщений, блок вычисления оценки вероятности ошибки на бит, отличающееся тем, что введены первый сумматор, вход которого подключен ко второму выходу декодера, а выход соединен с входом блока накопления, выход которого подключен ко входу второго сумматора, выход которого соединен со входом делителя, при этом выход делителя подключен ко входу блока вычисления оценки вероятности ошибки на бит, при этом выход источника сообщений соединен со входом кодера, а выход канала связи соединен со входом демодулятора, первый выход декодера соединен со входом получателя сообщений.