RU171372U1 - Устройство установления цикловой синхронизации на основе оцененных показателей качества - Google Patents

Abstract

Полезная модель относится к области электрорадиотехники и связи и может быть использована в системах передачи данных, использующих помехоустойчивое кодирование с помощью блочного двоичного кода для установления цикловой синхронизации.Техническим результатом заявленной полезной модели является повышение точности установления цикловой синхронизации за счет определения положения начала или окончания кодового слова в принятом потоке или массиве бит. Устройство содержит линию задержки, N выходов которой соединены со входами каждого из N параллельно включенных первых блоков накопления, а выход каждого из N первых блоков накопления соединен со входом каждого из N параллельно включенных первых сумматоров, выход которых соединен с N параллельно включенных блоков проверки условия, выход которых соединен с N параллельно включенных вторых блоков накопления, выход которых соединен с N параллельно включенных вторых сумматоров, выход которых соединен с N параллельно включенных делителей, выход которых соединен с N параллельно включенных блоков вычисления оценки вероятности ошибки на бит, выход которых соединен с соответствующими N входами блока вычисления положения цикловой синхронизации.Данное устройство не требует осуществления процедуры декодирования, а, следовательно, в вычислительном плане является малозатратным. Также дополнительным преимуществом такого устройства является то, что в процессе его функционирования имеется возможность оценивать вероятность ошибки в принятом потоке кодовых слов. Устройство обеспечивает непрерывную передачу полезной информации. 1 ил.

Description

Полезная модель относится к области электрорадиотехники и связи и может быть использована в системах передачи данных, использующих помехоустойчивое кодирование с помощью блочного двоичного кода, для установления цикловой синхронизации, то есть для определения положения начала или окончания кодового слова. Для достоверной передачи данных по ненадежным каналам связи часто используют помехоустойчивое кодирование на основе блочных двоичных кодов с параметрами (N, K, D), где N - длина кодового слова, K - длина информационного слова, D - кодовое расстояние.

Для успешного декодирования принимаемых данных необходимо предварительно установить цикловую синхронизацию, то есть определить в принимаемом потоке бит положение начала/конца кодового слова, иначе достоверность декодированных бит будет неудовлетворительная.

Часто для этого используются различные тестовые синхронизирующие последовательности. Однако, это приводит к необходимости прерывать поток полезной информации, что снижает информационную скорость передачи, поэтому необходимо применять подходы, которые позволяют принять решение по информационной последовательности без использования каких-либо тестов. Поэтому, задача установления цикловой синхронизации по потоку бит, который может содержать ошибки демодуляции, является актуальной, особенно для информационных, управляющих и навигационных систем.

Известен способ цикловой кодовой цикловой синхронизации сообщений, при котором на передающей стороне формируют выходную последовательность, состоящую из следующих друг за другом информационных и проверочных символов помехоустойчивого кода, которую затем вместе с синхронизирующей последовательностью передают по каналу связи. На приемной стороне в скользящем окне приема принятую синхронизирующую последовательность сравнивают с переданной синхронизирующей последовательностью, и при совпадении принятой синхронизирующей последовательности и переданной синхронизирующей последовательности устанавливают цикловую синхронизацию, совпадающую с местоположением начала скользящего окна приема. При несовпадении принятой синхронизирующей последовательности и переданной синхронизирующей последовательности скользящее окно приема смещают на один символ по входной последовательности, и опять сравнивают принятую синхронизирующую последовательность и переданную синхронизирующую последовательность, и так повторяют до тех пор, пока принятая синхронизирующая последовательность не совпадет с переданной синхронизирующей последовательностью [Передача дискретных сообщений. Под ред. В.П. Шувалова. - М.: Радио и связь. 1990. стр. 348-349].

Недостатком данного способа является то, что он снижает объем полезной информации, передаваемой по каналу связи, из-за необходимости отдельной передачи специальной служебной синхронизирующей последовательности.

Также известно устройство оценки вероятности ошибки на бит по анализу искаженных кодовых слов на основе спектра кода (патент РФ на полезную модель № 146675 от 20.10.2014).

Техническим результатом заявленной полезной модели является обеспечение получения оценки вероятности ошибки на бит по результатам анализа кодовых слов, которые могут содержать ошибки, без введения дополнительной избыточности. В предложенном устройстве осуществляется подсчет частости несовпадения величины веса принятого кодового слова с величиной весов кодовых слов, которые характерны для используемого кода в соответствии с его спектром. При этом для любого двоичного кода может быть получена зависимость вероятности данного события от вероятности ошибки на бит в канале связи. Устройство оценки вероятности ошибки на бит содержит первый сумматор, блок проверки условия, блок накопления, второй сумматор, делитель, блок вычисления оценки вероятности ошибки на бит. Однако, данное устройство имеет назначение, отличное от заявляемого устройства.

Наиболее близким к заявленному техническому решению является патент РФ на изобретение № 2460219, опубликованный 27.08.2012 «Способ совместной тактовой и кодовой синхронизации», который принят за прототип. Способ содержит сумматор, блок накопления, блок вычисления положения цикловой синхронизации. Недостатком прототипа является то, что способ требует проведения операции полной демодуляции и декодирования всех принятых кодовых слов скользящим окном со сдвигом в один отсчет, то есть очень большого числа операций. Таким образом, невозможно воспользоваться данным способом для достаточно большого числа систем связи из-за ограниченности мощности вычислителей.

Целью полезной модели является получение положения начала или окончания кодового слова в принятом потоке или массиве бит.

Техническим результатом заявленной полезной модели является повышение точности установления цикловой синхронизации за счет определения положения начала или окончания кодового слова в принятом потоке или массиве бит.

Поставленная цель достигается тем, что в устройство установления цикловой синхронизации на основе оцененных показателей качества, содержащее первый блок накопления, первый сумматор, второй блок накопления, второй сумматор и блок вычисления положения цикловой синхронизации, введена N-отводная линия задержки, вход которой является входом устройства, на вход которой поступает поток бит и с выходов которой на вход соответствующих N первых блоков накопления поступают биты, задержанные соответственно на j бит, где j - номер выхода линии задержки, N - длина кодового слова, определяемая используемым помехоустойчивым кодом, далее в каждом из N первых блоков накопления накапливается последний массив поступающих бит, размерностью N, со сдвигом в 1 бит, а далее с выхода накопленный массив передают на вход первого сумматора, в котором вычисляют сумму всех элементов в принятом массиве бит, а с его выхода передают полученное число на вход блока проверки условия, в котором проверяют, равняется ли оно одному из возможных весов кодовых слов используемого двоичного помехоустойчивого кода, которые известны на приемной стороне, и если равняется одному из возможных, то с выхода блока проверки условия передают единицу на вход второго блока накопления, а если не равняется, то передают ноль, а во втором блоке накопления накапливают последние М полученных значений, где М - общее количество кодовых слов, на основе анализа которых формируется оценка вероятности ошибки на бит, при этом накопленный массив с выхода второго блока накопления передают на вход второго сумматора, в котором суммируют полученные значения и с его выхода результат суммирования передают на вход делителя, в котором производят деление полученной величины на М, с выхода которого передают результат деления на вход блока вычисления оценки вероятности ошибки на бит, в котором по таблице соответствия, вычисленной заранее для используемого кода, получают оценку вероятности ошибки на бит, и далее с выхода передают полученную оценку на соответствующий вход блока вычисления положения цикловой синхронизации, в котором определяют минимальное значение из всех полученных значений и, таким образом, получают искомую оценку положения начала или окончания кодового слова, то есть устанавливают цикловую синхронизацию, а если присутствуют хотя бы два одинаковых значения, которые являются минимальными, то принимают решение об отказе от установления цикловой синхронизации.

Структурная схема предлагаемого устройства изображена на фиг. 1.

Устройство установления цикловой синхронизации содержит линию задержки, N выходов которой соединены со входами каждого из N параллельно включенных первых блоков накопления 1(1)…1(N), а выход каждого из N первых блоков накопления 1(1)…1(N) соединен со входом каждого из N параллельно включенных первых сумматоров 3(1)…3(N), выход которых соединен с N параллельно включенных блоков проверки условия 4(1)…4(N), выход которых соединен с N параллельно включенных вторых блоков накопления 5(1)…5(N), выход которых соединен с N параллельно включенных вторых сумматоров 6(1)…6(N), выход которых соединен с N параллельно включенных делителей 7(1)…7(N), выход которых соединен с N параллельно включенных блоков вычисления оценки вероятности ошибки на бит 8(1)…8(N), выход которых соединен с соответствующими N входами блока вычисления положения цикловой синхронизации 9.

Предлагаемое устройство может быть использовано для систем связи, в которых используется помехоустойчивое кодирование с помощью двоичного кода с параметрами (n, k, d). Отличительной особенностью описанного устройства является возможность устанавливать цикловую синхронизацию по потоку кодовых слов, которые могут содержать ошибки, без введения дополнительной избыточности. Кроме того, дополнительным преимуществом такого устройства является то, что в процессе его функционирования имеется возможность оценивать вероятность ошибки в принятом потоке кодовых слов. Устройство позволяет отказаться от применения тестовых последовательностей для установления цикловой синхронизации в режиме использования помехоустойчивого кодирования. При этом время передачи можно использовать полностью для передачи данных, что приводит к повышению скорости передачи данных.

Работа устройства осуществляется следующим образом.

Поток кодированных бит, который может содержать ошибки, поступает на вход N-отводной линии задержки 1, вход которой является входом устройства и с выходов которой на вход соответствующих N первых блоков накопления 2(1)…2(N) поступают биты, задержанные соответственно на j бит, где j - номер выхода линии задержки 1, N - длина кодового слова, определяемая используемым помехоустойчивым кодом, далее в каждом из N первых блоков накопления 2(1)…2(N) накапливается последний массив поступающих бит, размерностью N, со сдвигом в 1 бит, а далее с выхода накопленный массив передают на вход первого сумматора 3(1)…3(N), в котором вычисляют сумму всех элементов в принятом массиве бит, а с его выхода передают полученное число на вход блока проверки условия 4(1)…4(N), в котором проверяют, равняется ли оно одному из возможных весов кодовых слов используемого двоичного помехоустойчивого кода, которые известны на приемной стороне, и если равняется одному из возможных, то с выхода блока проверки условия 4(1)…4(N) передают единицу на вход второго блока накопления 5(1)…5(N), а если не равняется, то передают ноль, а во втором блоке накопления 5(1)…5(N) накапливают последние М полученных значений, где М - общее количество кодовых слов, на основе анализа которых формируется оценка вероятности ошибки на бит, при этом накопленный массив с выхода второго блока накопления 5(1)…5(N) передают на вход второго сумматора 6(1)…6(N), в котором суммируют полученные значения и с его выхода результат суммирования передают на вход делителя 7(1)…7(N), в котором производят деление полученной величины на М, с выхода которого передают результат деления на вход блока вычисления оценки вероятности ошибки 8(1)…8(N) на бит, в котором по таблице соответствия, вычисленной заранее для используемого кода, получают оценку вероятности ошибки на бит, и далее с выхода передают полученную оценку на соответствующий вход блока вычисления положения цикловой синхронизации 9, в котором определяют минимальное значение из всех полученных значений и, таким образом, получают искомую оценку положения начала или окончания кодового слова, то есть устанавливают цикловую синхронизацию, а если присутствуют хотя бы два одинаковых значения, которые являются минимальными, то принимают решение об отказе от установления цикловой синхронизации.

Таким образом, устройство обеспечивает получение положения начала или окончания кодового слова в принятом потоке бит, представляющем собой поток, последовательно идущих друг за другом кодовых слов блокового помехоустойчивого кода, и не требует введения избыточности или применения тестовых синхронизирующих последовательностей. Кроме того, данное устройство не требует осуществления процедуры декодирования, а, следовательно, в вычислительном плане является малозатратным. Также дополнительным преимуществом такого устройства является то, что в процессе его функционирования имеется возможность оценивать вероятность ошибки в принятом потоке кодовых слов.

Предлагаемое устройство по сравнению с прототипом обладает следующим преимуществом: обеспечивает получение положения начала или окончания кодового слова и требует гораздо меньшего числа вычислительных операций.

Claims (1)

1. Устройство установления цикловой синхронизации на основе оцененных показателей качества, содержащее первый блок накопления, первый сумматор, второй блок накопления, второй сумматор и блок вычисления положения цикловой синхронизации, отличающееся тем, что введены N-отводная линия задержки, вход которой является входом устройства, на вход которой поступает поток бит и с выходов которой на вход соответствующих N первых блоков накопления поступают биты, задержанные соответственно на j бит, где j - номер выхода линии задержки, N - длина кодового слова, определяемая используемым помехоустойчивым кодом, далее в каждом из N первых блоков накопления накапливается последний массив поступающих бит, размерностью N, со сдвигом в 1 бит, а далее с выхода накопленный массив передают на вход первого сумматора, в котором вычисляют сумму всех элементов в принятом массиве бит, а с его выхода передают полученное число на вход блока проверки условия, в котором проверяют, равняется ли оно одному из возможных весов кодовых слов используемого двоичного помехоустойчивого кода, которые известны на приемной стороне, и если равняется одному из возможных, то с выхода блока проверки условия передают единицу на вход второго блока накопления, а если не равняется, то передают ноль, а во втором блоке накопления накапливают последние М полученных значений, где М - общее количество кодовых слов, на основе анализа которых формируется оценка вероятности ошибки на бит, при этом накопленный массив с выхода второго блока накопления передают на вход второго сумматора, в котором суммируют полученные значения и с его выхода результат суммирования передают на вход делителя, в котором производят деление полученной величины на М, с выхода которого передают результат деления на вход блока вычисления оценки вероятности ошибки на бит, в котором по таблице соответствия, вычисленной заранее для используемого кода, получают оценку вероятности ошибки на бит, и далее с выхода передают полученную оценку на соответствующий вход блока вычисления положения цикловой синхронизации, в котором определяют минимальное значение из всех полученных значений и, таким образом, получают искомую оценку положения начала или окончания кодового слова, то есть устанавливают цикловую синхронизацию, а если присутствуют хотя бы два одинаковых значения, которые являются минимальными, то принимают решение об отказе от установления цикловой синхронизации.

Images