RU162225U1 - Устройство установления цикловой синхронизации по искаженным кодовым словам на основе спектра кода - Google Patents

Abstract

Устройство установления цикловой синхронизации по искаженным кодовым словам на основе спектра кода, содержащее последовательно соединенные второй сумматор, второй блок накопления и блок вычисления положения цикловой синхронизации, отличающееся тем, что введен первый блок накопления, в котором накапливается последний массив поступающих бит, размерностью N·n, со сдвигом в 1 бит, где N - общее количество кодовых слов, на основе анализа которых определяется положение цикловой синхронизации, n - длина кодового слова, далее с N выходов первого блока накопления на вход каждого из N параллельно включенных первых сумматоров поступает массив бит длиной n, при этом на вход i-того первого сумматора поступает массив бит длиной n начиная с бита с номером [(i-1)·n+1] из общего массива бит, где i - число от 1 до N, далее в каждом первом сумматоре вычисляется сумма единиц в принятом массиве бит длиной n, а с выхода каждого из N первых сумматоров передают результат суммирования на вход каждого из N параллельно включенных блоков вычитания, в каждом из которых вычисляют разницы между принятым числом и каждым из m значений вектора разрешенных весов применяемого помехоустойчивого блокового кода, а далее с каждого из m выходов каждого блока вычитания передают результаты вычитания на входы соответствующих m блоков вычисления модуля, в каждом из которых вычисляют модуль принятых значений и со своих выходов передают результат операции вычисления модуля числа на соответствующие m входов каждого из N блоков вычисления минимума, в которых вычисляют минимальное значение из всех значений, полученных по m входам, и с выхода каждого из N блоков вычисления минимума передают минимальное значени

Description

Полезная модель относится к области электрорадиотехники и связи, и может быть использована в системах передачи данных, использующих помехоустойчивое кодирование с помощью блочного двоичного кода, для установления цикловой синхронизации. Для достоверной передачи данных по ненадежным каналам связи часто используют помехоустойчивое кодирование на основе блочных двоичных кодов с параметрами (n, k, d), где n - длина кодового слова, k - длина информационного слова, d - кодовое расстояние.

Для успешного декодирования принимаемых данных необходимо предварительно установить цикловую синхронизацию, то есть определить в принимаемом потоке бит положение начала/конца кодового слова, иначе достоверность декодированных бит будет неудовлетворительная.

Часто для этого используются различные тестовые синхронизирующие последовательности. Однако, это приводит к необходимости прерывать поток полезной информации, что снижает информационную скорость передачи, поэтому необходимо применять подходы, которые позволяют принять решение по информационному сигналу без использования каких-либо тестов. Поэтому задача установления цикловой синхронизации по потоку бит, который может содержать ошибки демодуляции, является актуальной, особенно для информационных, управляющих и навигационных систем.

Известен способ цикловой кодовой цикловой синхронизации сообщений, при котором на передающей стороне формируют выходную последовательность, состоящую из следующих друг за другом информационных и проверочных символов помехоустойчивого кода, которую затем вместе с синхронизирующей последовательностью передают по каналу связи. На приемной стороне в скользящем окне приема принятую синхронизирующую последовательность сравнивают с переданной синхронизирующей последовательностью и при совпадении принятой синхронизирующей последовательности и переданной синхронизирующей последовательности устанавливают цикловую синхронизацию, совпадающую с местоположением начала скользящего окна приема. При несовпадении принятой синхронизирующей последовательности и переданной синхронизирующей последовательности скользящее окно приема смещают на один символ по входной последовательности и опять сравнивают принятую синхронизирующую последовательность и переданную синхронизирующую последовательность и так повторяют до тех пор, пока принятая синхронизирующая последовательность не совпадет с переданной синхронизирующей последовательностью [Передача дискретных сообщений. Под ред. В.П. Шувалова. - М.: Радио и связь. 1990. Стр. 348-349].

Недостатком данного способа является то, что он снижает объем полезной информации, передаваемой по каналу связи, из-за необходимости отдельной передачи специальной служебной синхронизирующей последовательности.

Наиболее близким к заявленному техническому решению является патент РФ на изобретение №2460219 опубликованный 27.08.2012 «Способ совместной тактовой и кодовой синхронизации», который принят за прототип. Способ содержит сумматор, блок накопления, блок вычисления положения цикловой синхронизации. Недостатком прототипа является то, что способ требует проведения операции полной демодуляции и декодирования всех принятых кодовых слов скользящим окном со сдвигом в один отсчет, то есть очень большого числа операций. Таким образом, невозможно воспользоваться данным способом для достаточно большого числа систем связи из-за ограниченности мощности вычислителей.

Целью полезной модели является получение положения начала или окончания кодового слова в принятом потоке или массиве бит.

Техническим результатом заявленной полезной модели является повышение точности установления цикловой синхронизации за счет определения положения начала или окончания кодового слова в принятом потоке или массиве бит.

Поставленная цель достигается тем, что в устройство установления цикловой синхронизации по искаженным кодовым словам на основе спектра кода, содержащее последовательно соединенные второй сумматор, второй блок накопления и блок вычисления положения цикловой синхронизации, введен первый блок накопления, в котором накапливается последний массив поступающих бит, размерностью N·n, со сдвигом в 1 бит, где N - общее количество кодовых слов, на основе анализа которых определяется положение цикловой синхронизации, n - длина кодового слова, далее с N выходов первого блока накопления на вход каждого из N параллельно включенных первых сумматоров поступает массив бит длиной n, при этом на вход i - того первого сумматора поступает массив бит длиной n начиная с бита с номером [(i-1)·n+1] из общего массива бит, где i - число от 1 до N, далее в каждом первом сумматоре вычисляется сумма единиц в принятом массиве бит длиной n, а с выхода каждого из N первых сумматоров передают результат суммирования на вход каждого из N параллельно включенных блоков вычитания, в каждом из которых вычисляют разницы между принятым числом и каждым из m значений вектора разрешенных весов применяемого помехоустойчивого блокового кода, а далее с каждого из m выходов каждого блока вычитания передают результаты вычитания на входы соответствующих m блоков вычисления модуля, в каждом из которых вычисляют модуль принятых значения и со своих выходов передают результат операции вычисления модуля числа на соответствующие m входов каждого из N блоков вычисления минимума, в которых вычисляют минимальное значение из всех значений, полученных по m входам, и с выхода каждого из N блоков вычисления минимума передают минимальное значение на соответствующие N входов второго сумматора, в котором осуществляют суммирование всех значений, поступивших с N входов, и с выхода второго сумматора передают результат суммирования на вход второго блока накопления, в котором накапливают последние n полученных значений, и с выхода второго блока накопления передают накопленный массив значений на вход блока вычисления положения цикловой синхронизации, в котором за положение цикловой синхронизации принимают такую позицию, на которой расположено минимальное значение принятого массива, а если присутствуют хотя бы два одинаковых значения, которые являются минимальными, то принимают решение об отказе от установления цикловой синхронизации.

Структурная схема предлагаемого устройства изображена на фиг. 1.

Устройство установления цикловой синхронизации содержит первый блок накопления (1) 1, N выходов которого соединены со входами каждого из N параллельно включенных первых сумматоров 2(1)…2(N), а выход каждого из N первых сумматоров 2(1)…2(N) соединен со входом каждого из N параллельно включенных блоков вычитания 3(1)…3(N), а каждый из т выходов каждого блока вычитания 3(1)…3(N) соединен со входами соответствующих т блоков вычисления модуля 4(1)(1)…4(N)(m), выходы которых соединены с т входами каждого из N блоков вычисления минимума 5(1)…5(N), выходы которых соединены с N входами второго сумматора (2) 6, выход которого соединен со входом второго блока накопления (2) 7, выход которого соединен с входом блока вычисления положения цикловой синхронизации 8.

Предлагаемое устройство может быть использовано для систем связи, в которых используется помехоустойчивое кодирование с помощью двоичного кода с параметрами (n, k, d). Отличительной особенностью описанного потоку кодовых слов, которые могут содержать ошибки, без введения дополнительной избыточности. Кроме того, данное устройство не требует осуществления процедуры декодирования, а, следовательно, в вычислительном плане является малозатратным. Наличие такого устройства позволяет отказаться от применения тестовых синхронизирующих последовательностей для оценки качества канала связи в режиме использования помехоустойчивого кодирования. При этом время передачи можно использовать полностью для передачи данных, что приводит к повышению скорости передачи данных.

Структура предлагаемого устройства получена из следующих предположений.

Важной характеристикой двоичного помехоустойчивого кода является его спектр, то есть распределение количества кодовых слов в соответствии с их весом (количеством единиц в кодовом слове). Если в спектре кода присутствуют нули, то это значит, что невозможно появление кодовых слов с определенным весом. Это значит, что в безошибочном потоке бит, представляющих собой последовательность кодовых слов данного кода, всегда будет иметься, по крайней мере, один сдвиг, при котором, осуществив нарезку потока бит на N кодовых слов, и посчитав вес каждого, не появится ни одного веса, отличного от разрешенных весов спектра соответствующего кода. При этом, при любом другом сдвиге, в зависимости от конкретных кодовых слов, вошедших в анализируемый массив, возможно появление весов, отличных от разрешенных.

Таким образом, для каждого сдвига можно вычислить следующую величину:

,

где j=1, 2, …, n - индекс сдвига, n - длина кодового слова, s_i - i-тое значение вектора разрешенных весов, ρ_k,j - сумма единиц в k-том кодовом слове, полученном из потока при j-том сдвиге.

В отсутствие ошибок, если индекс сдвига j соответствует началу кодового слова, то R_j=0. Обратное верно не всегда, так как иногда могут встречаться такие сочетания кодовых слов, что для некоторых сдвигов R_j также равна нулю. Данный факт приводит к тому, что можно использовать следующее правило: Если из всех сдвигов только для одного R_j=0, то этот сдвиг можно считать за начало кодового слова (цикловая синхронизация установлена), а если есть хотя бы еще один сдвиг, для которого R_j=0, то установить синхронизацию точно невозможно (отказ от синхронизации). Правило можно записать в следующем виде:

Для расчета вероятности установления синхронизации необходимо задаться условием, что поступающая информация на вход кодера случайна, и поток единиц и нулей равновероятен. Тогда вероятности появления каждого кодового слова равны, а вероятности появления слов заданного веса строго определяются спектром кода. Примем следующие обозначения: P_уст - вероятность установления синхронизации, P_отказ - вероятность отказа от установления. В этом случае P_уст=1-P_отказ.

Отказ от синхронизации можно получить только в том случае, если для какого-то сочетания кодовых слов будет иметься такой сдвиг, что вес вновь полученных слов либо не изменится, либо станет одним, из других разрешенных. Очевидно, что для любого кода при сдвиге на 1 бит от истинного положения начала кодового слова R_j=0 в том случае, если все слова в анализируемом массиве начинаются на «0» или все слова начинаются на «1». При сдвиге на 2 бита в том случае, если все слова начинаются на «01» или «10», «00» и «11» соответственно. Таким образом, для любого кода R_j=0, если все слова начинаются на комбинации бит, длиной j бит, в которых количество единиц одинаково. Кроме этого, R_j=0 также в тех случаях, когда при сдвиге вес полученного слова становится равным одному из возможных разрешенных весов в соответствии со спектром конкретного кода. Для каждого конкретного кода можно получить аналитические выражения для искомой вероятности P_уст.

Если в последовательности бит содержатся ошибки, возникшие в результате демодуляции принимаемого сигнала, то R_j может отличаться от нуля для сдвига, равного началу кодового слова. В этом случае, можно использовать следующее правило: если из всех сдвигов только один имеет минимальное значение, то этот сдвиг можно считать за начало кодового слова (цикловая синхронизация установлена), а если есть хотя бы еще один сдвиг, для которого R_j имеет такое же значение, то установить синхронизацию точно невозможно (отказ от синхронизации). Правило можно записать в следующем виде:

В случае наличия ошибок возможны уже три события: единственный минимум будет соответствовать началу кодового слова или будут присутствовать хотя бы два одинаковых минимальных значения или единственный минимум будет не соответствовать началу кодового слова. То есть теперь будет также присутствовать P_лож - вероятность установления ложной синхронизации. В этом случае P_уст=1-P_отказ-P_лож. При этом, вероятность того, что значение R_j для сдвига, соответствующего началу кодового слова будет минимальным, выше, чем вероятность, что минимальным окажется значение для другого сдвига.

Для примера рассмотрим расширенный двоичный код Голея (24,12,8), который часто используется как внутренний помехоустойчивый код каскадных кодовых конструкций. При отсутствии ошибок кодовые слова данного кода могут иметь веса 0, 8, 12, 16 или 24, а в случае присутствия ошибок суммарное количество единиц может отличаться от указанного.

Методом компьютерного моделирования были получены вероятности установления ложной синхронизации в зависимости от вероятности ошибки на бит для различного количества анализируемых слов (10, 20, 50, 100, 200 и 500 слов), изображенные на фиг. 2.

В сравнении со способом установления синхронизации, использующим декодирование скользящим окном, присутствует выигрыш в количестве выполняемых операций, так как для декодирования требуется произвести умножение принятого кодового слова длиной n на проверочную матрицу размерностью (n, n-k), то есть реализовать n·(n-k) умножений и (n-1)·(n-k) сложений, в то время как предложенный способ требует реализации всего лишь (n-1) сложений и m вычитаний, где n - длина кодового слова, k - длина информационного слова, m - количество ненулевых спектральных коэффициентов. Выигрыш в количестве выполняемых операций в этом случае составляет:

раза.

Для кода Голея (24,12,8) выигрыш составляет:

раз.

Стоит отметить, что чем более разряженным является спектр кода, тем выше будет вероятность установления синхронизации при одинаковой вероятности ошибки на бит.

Работа устройства осуществляется следующим образом.

Устройство установления цикловой синхронизации содержит первый блок накопления (1) 1, N выходов которого соединены со входами каждого из N параллельно включенных первых сумматоров (1) 2(1)…2(N), а выход каждого из которых соединен со входом каждого из N параллельно включенных блоков вычитания 3(1)…3(N), а каждый из m выходов каждого блока вычитания 3(1)…3(N) соединен со входами соответствующих m блоков вычисления модуля 4(1)(1)…4(N)(m), выходы которых соединены с m входами каждого из N блоков вычисления минимума 5(1)…5(N), выходы которых соединены с N входами второго сумматора (2) 6, выход которого соединен со входом второго блока накопления (2) 7, выход которого соединен с входом блока вычисления положения цикловой синхронизации 8.

На приемной стороне поступающий поток бит, который может содержать ошибки передают в первый блок накопления (1) 1, в котором накапливается последний массив поступающих бит, размерностью N·n, со сдвигом в 1 бит, где N - общее количество кодовых слов, на основе анализа которых определяется положение цикловой синхронизации, n - длина кодового слова. Далее с N выходов первого блока накопления (1) 1 на вход каждого из N параллельно включенных первых сумматоров (1) 2(1)…2(N) поступает массив бит длиной n, при этом на вход i-того первого сумматора (1) 2(i) поступает массив бит длиной n начиная с бита с номером [(i-1)·n+1] из общего массива бит, где i - число от 1 до N. Далее в каждом первом сумматоре (1) 2(1)…2(N) вычисляется сумма единиц в принятом массиве бит длиной n, а с выхода каждого из N первых сумматоров (1) 2(1)…2(N) передают результат суммирования на вход каждого из N параллельно включенных блоков вычитания 3(1)…3(N). При этом, в каждом из блоков вычитания 3(1)…3(N) вычисляют разницы между принятым числом и каждым из m значений вектора разрешенных весов применяемого помехоустойчивого блокового кода, а далее с каждого из m выходов каждого блока вычитания 3(1)…3(N) передают результаты вычитания на входы соответствующих m блоков вычисления модуля 4(1)(1)…4(N)(m). При этом в каждом из m блоков вычисления модуля 4(1)(1)…4(N)(m) вычисляют модуль принятых значения и со своих выходов передают результат операции вычисления модуля числа на соответствующие m входов каждого из N блоков вычисления минимума 5(1)…5(N). При этом в N блоках вычисления минимума 5(1)…5(N) вычисляют минимальное значение из всех значений, полученных по m входам, и с выхода каждого из N блоков вычисления минимума 5(1)…5(N) передают минимальное значение на соответствующие N входов второго сумматора (2) 6. Во втором сумматоре (2) 6 осуществляют суммирование всех значений, поступивших с N входов, и с выхода второго сумматора (2) 6 передают результат суммирования на вход второго блока накопления (2) 7, в котором накапливают последние n полученных значений, и с выхода второго блока накопления (2) 7 передают накопленный массив значений на вход блока вычисления положения цикловой синхронизации 8, в котором за положение цикловой синхронизации принимают такую позицию, на которой расположено минимальное значение принятого массива, а если присутствуют хотя бы два одинаковых значения, которые являются минимальными, то принимают решение об отказе от установления цикловой синхронизации.

Таким образом, устройство обеспечивает получение положения начала или окончания кодового слова в принятом потоке или массиве бит, представляющем собой последовательно идущих друг за другом кодовых слов блокового помехоустойчивого кода и не требует введения избыточности или применения тестовых синхронизирующих последовательностей. Кроме того, данное устройство не требует осуществления процедуры декодирования, а следовательно в вычислительном плане является малозатратным.

Предлагаемое устройство по сравнению с прототипом обладает следующим преимуществом: обеспечивает получение положения начала или окончания кодового слова и требует гораздо меньшего числа вычислительных операций.

Claims (1)

1. Устройство установления цикловой синхронизации по искаженным кодовым словам на основе спектра кода, содержащее последовательно соединенные второй сумматор, второй блок накопления и блок вычисления положения цикловой синхронизации, отличающееся тем, что введен первый блок накопления, в котором накапливается последний массив поступающих бит, размерностью N·n, со сдвигом в 1 бит, где N - общее количество кодовых слов, на основе анализа которых определяется положение цикловой синхронизации, n - длина кодового слова, далее с N выходов первого блока накопления на вход каждого из N параллельно включенных первых сумматоров поступает массив бит длиной n, при этом на вход i-того первого сумматора поступает массив бит длиной n начиная с бита с номером [(i-1)·n+1] из общего массива бит, где i - число от 1 до N, далее в каждом первом сумматоре вычисляется сумма единиц в принятом массиве бит длиной n, а с выхода каждого из N первых сумматоров передают результат суммирования на вход каждого из N параллельно включенных блоков вычитания, в каждом из которых вычисляют разницы между принятым числом и каждым из m значений вектора разрешенных весов применяемого помехоустойчивого блокового кода, а далее с каждого из m выходов каждого блока вычитания передают результаты вычитания на входы соответствующих m блоков вычисления модуля, в каждом из которых вычисляют модуль принятых значений и со своих выходов передают результат операции вычисления модуля числа на соответствующие m входов каждого из N блоков вычисления минимума, в которых вычисляют минимальное значение из всех значений, полученных по m входам, и с выхода каждого из N блоков вычисления минимума передают минимальное значение на соответствующие N входов второго сумматора, в котором осуществляют суммирование всех значений, поступивших с N входов, и с выхода второго сумматора передают результат суммирования на вход второго блока накопления, в котором накапливают последние n полученных значений, и с выхода второго блока накопления передают накопленный массив значений на вход блока вычисления положения цикловой синхронизации, в котором за положение цикловой синхронизации принимают такую позицию, на которой расположено минимальное значение принятого массива, а если присутствуют хотя бы два одинаковых значения, которые являются минимальными, то принимают решение об отказе от установления цикловой синхронизации.

   

Images