CN104253606B - 接收电路 - Google Patents

Abstract

一种接收电路，接收一外来信号而提供一内部信号，并包括一均衡器、一截剪模块与一计数模块。均衡器可依据外来信号提供一信号电平，截剪模块比较内部信号是否超出一电平范围，计数模块则依据比较结果提供一信号质量指标，可用以指示信号接收的位错误率是否大于一预设的参考位错误率。电平范围的上限或下限可以等于信号电平，上限与下限的距离是依据一参考信噪比而设定，而参考信噪比关联于参考位错误率。

Description

接收电路

技术领域

本发明是关于一种接收电路，且特别是关于一种可利用信噪比与位错误率间的关系指示信号质量的接收电路。

背景技术

芯片(晶粒、集成电路)是现代信息社会最重要的硬件基础之一。在电子装置中，会整合有多个芯片；这些芯片经由通道(channel，例如电路板上的绕线及/或传输线)彼此连接以交换信号。借着信号中携载的内容(如数据、消息及/或指令等等)，电子装置中的诸芯片便可相互协调运作，进而实现电子装置的整体功能。

为了接收其它芯片传来的信号，每一芯片中均设有接收电路，以从接收的信号中取还内容；由于信号接收会受到种种非理想因素(例如噪声、通道本身的低通频率响应与通道间相互干扰等等)的影响，接收电路需要评估信号接收的质量，以便对信号进行适当的均衡、修正与补偿。举例而言，位错误率(bit error rate)便是一种常用的信号质量指标。

在一种已知的信号质量评估技术中，是经由通道对接收电路馈送一连串具有预设样态(pattern)的测试信号，由接收电路接收并取还其内容，再比对取还的内容是否符合预设样态，藉此来估计位错误率。举例而言，假设测试信号中总共携载了N个位；经接收电路的接收取还后，若在取还的内容中比对出有Nx个位不符合原先的预设样态，便可依据数目Nx与N间的比率(Nx/N)来估计信号接收的位错误率。在现代的先进信号互连标准中，接收电路可容忍的位错误率常被设定在10^(-12)或10^(-15)的数量级，信号交换的位速率则仅在每秒10^9至10^10个位左右。因此，为了要估计出在统计学上有意义的位错误率，此种已知技术势必要耗费许多时间传输许多个位。

另一种评估信号接收质量的已知技术是进行眼图监控。接收电路在接收外来信号并取还其内容时，会依据一正常时序进行信号取样，并依据一正常临限电平判断取样到的位内容是逻辑0或逻辑1。为实现眼图监控，接收电路会另外依据一测试时序(相位)进行信号取样，并依据一测试临限电平判断取样的位内容；若在测试时序与测试临限电平下判读出的位内容符合正常时序、正常临限电平下判读出的位内容，该测试时序与测试临限电平可被纳入至眼图范围；若位内容不相符，该测试时序与测试临限电平则不被纳入至眼图范围。改变测试时序及/或改变测试临限电平，便可得知眼图涵盖的范围，并可据此了解信号接收的质量。举例而言，若眼图范围大，代表信号接收的质量较佳，因为接收电路可容忍较大的时序偏移与电平变异。

不过，因为眼图监控需要测试许多组不同的测试时序与测试临限电平，故此类已知技术一样要耗费许多时间来扫描出眼图范围。再者，眼图监控需要较多信息才能推论出位错误率。要由眼图监控结果得知位错误率，不仅要检测眼图涵盖的临限电平变异，还需要得知信号的振幅(amplitude)；配合这两项信息，已知技术才能正确推导出位错误率。若不欲检测振幅，已知技术便只能实施于具有自动增益控制(AGC，auto gain control)的接收电路，无法广泛应用。再者，因为眼图监控要能微调测试时序的相位与测试临限电平的高低，其硬件复杂度也大增。

发明内容

本发明的目的之一是提供一种接收电路，其可克服已知技术的缺点。本发明接收电路可以接收一外来信号并据以提供一内部信号，并可包括一均衡器、一数据取样器、一截剪模块与一计数模块。数据取样器用以对内部信号取样，并依据一临限电平判断取样的位内容，据以提供一数据信号。均衡器可用以实现一决策反馈均衡器(DFE，decisionfeedback equalizer)，其可依据数据信号提供一均衡补偿信号，而内部信号则可以是外来信号与均衡补偿信号的线性组合；均衡器亦可依据外来信号衍生的数据信号提供一信号电平。截剪模块耦接内部信号与均衡器，用以比较内部信号是否超出一电平范围，并据以提供一比较结果。计数模块则耦接截剪模块，依据截剪模块的比较结果提供一信号质量指标。

其中，前述的电平范围是介于一上限与一下限之间，并关联于该信号电平。举例而言，上限与下限的其中之一可以等于该信号电平；上限与下限间的距离则可以是依据一参考信噪比与该信号电平所设定的。其中，参考信噪比关联于一参考位错误率，使信号质量指标可用以指示接收电路在接收信号时的位错误率是否大于该参考位错误率。举例而言，该信号电平可以是代表逻辑1的平均电平，电平范围则涵盖在该信号电平及其附近。截剪模块可依据内容取还的时序对内部信号取样，并比较各取样是否大于该电平范围的上限及/或下限，使计数模块可据以累计一测量计数值，以反映出有几个取样系落在该电平范围内。假设内部信号中携载了N1个逻辑1的位，且测量计数值反映出有Nr个取样是落在该电平范围内，则比率Nr/N1就可反映信号接收的信噪比。数目Nr越接近数目N1，代表内部信号在携载逻辑1时的信号强度越能收敛于信号电平附近，故信噪比也就较大。由于信噪比与位错误率间有良好密切的关联，故由信噪比便可推估位错误率。

本发明的一实施例中，截剪模块包括一第一截剪器与一第二截剪器，均耦接内部信号，分别用以比较内部信号的各取样是否大于前述电平范围的上限与下限，并据以分别提供一第一正负(signed)结果与一第二正负结果。第一正负结果与第二正负结果可被包括于截剪模块的比较结果中，使计数模块可以依据第一正负结果与第二正负结果是否一致而选择性地累计测量计数值，并依据测量计数值提供信号质量指标。举例而言，第一截剪器可在第一正负结果中以一正号(例如逻辑1)代表某一取样是大于上限，并以一负号(例如逻辑0)代表该取样是小于上限；类似地，第二截剪器可在第二正负结果中以一正号代表该取样是大于下限，并以一负号代表该取样是小于下限。若第一正负结果与第二正负结果不一致(例如说第一正负结果与第二正负结果的异或运算结果等于逻辑1)，代表该取样是落于电平范围内，而计数模块便可以在测量计数值中累加1；相对地，若第一正负结果与第二正负结果一致，则该取样未落于电平范围中，故计数模块不需在测量计数值中累进。

在本发明的另一实施例中，截剪模块可以包括一切换电路与单一截剪器。切换电路耦接于截剪器，用以于一第一时段中将电平范围的上限导通为一对比电平，并于一第二时段中将下限导通为该对比电平；截剪器则耦接内部信号，以于第一时段与第二时段中分别比较内部信号的多个取样是否大于该对比电平，并分别提供多个第一正负结果与多个第二正负结果。换言之，截剪器可以在第一时段中比较内部信号的多个取样是否大于上限并据以提供多个第一正负结果，并在第二时段内比较内部信号的另外多个取样是否大于下限以提供多个第二正负结果。计数模块则依据该些第一正负结果与该些第二正负提供测量计数值。

配合单一截剪器的截剪模块，计数模块的一实施例可以包括有一第一计数器与一第二计数器，第一计数器在第一时段中依据该些第一正负结果而选择性地累加一第一计数值，第二计数器在第二时段中依据该些第二正负结果而选择性地累加一第二计数值，使计数模块可以依据第一计数值与第二计数值的差异提供测量计数值。举例而言，在第一时段中，若截剪器比较出内部信号的一取样大于上限，第一计数器便可于第一计数值中累增1；反之，若该取样小于上限，第一计数器便不需在第一计数值中累增1。类似地，在第二时段中，若截剪器比较出内部信号的一取样大于下限，第二计数器便可于第二计数值中累增1；反之，若该取样小于下限，第二计数器便不需在第二计数值中累增1。在第一时段与第二时段结束后，将第二计数值减去第一计数值便可作为测量计数值，以反映出有几个取样会落在电平范围中。

配合单一截剪器的截剪模块，计数模块的另一实施例可以只设置一个可受控上数(count up)与下数(count down)计数器，用以在第一时段中依据该些第一正负结果而选择性地递增测量计数值，并在第二时段中依据该些第二正负结果而选择性地递减测量计数值。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示的是于一信号中取样并判读数字内容的示意图。

图2示意的是信噪比与位错误率间的关系。

图3示意的是信噪比与信号波形扰动之间的关系。

图4至图6示意的是依据本发明各实施例的接收电路。

[标号说明]

10a-10c：接收电路 12：发射电路

14：通道 16、40：算术节点

18：取样器 20：均衡器

22a-22b：截剪模块 24a-24c：计数模块

26u、26d、38：截剪器 28：逻辑门

30、34u、34d、42：计数器 32：设定模块

36：切换电路

Sx、Sy、Sz、Se、Sc、Sd、Sq、Sc1-Sc2、SQI：信号

Nr、Nu、Nd：数目 Sz[.]、Sy[.]：取样

S1a、S1b：波形 T：周期

Tu、Td：时段 t[.]：时点

Id、I1、I0、i、Lu、Ld、dLev：电平

LR：电平范围 P0、P1：分布

P1a、P1b：曲线 P01、P10：面积

P(1/0)、P(0//1)：机率 eq1a-eq1c：等式

g1、g0、g1a-g1b：标准差 D：距离

具体实施方式

请参考图1，其所示意的是于一信号Sz中取样并判读其所携载的位，例如是以不归零(NRZ，Non-Return-to-Zero)编码的位。在信号Sz中，每个位延续一周期T。在时点t[k]对信号Sz取样可得到取样Sz[k]；相隔一个周期T后，在次一时点t[k+1]则可于信号Sz中撷取到取样Sz[k+1]。由信号Sz中取得的各取样Sz[.]会与一电平Id比较以判定各取样Sz[.]代表的逻辑值；亦即，此电平Id为一数据截剪(data slicing)的临限电平。如图1所示，由于取样Sz[k]大于电平Id，取样Sz[k]会被判读为一个逻辑1的位；相对地，因另一取样Sz[k+1]小于电平Id，故取样Sz[k+1]会被判读为逻辑0。

由于非理想因素，信号Sz的信号强度会是随机变化的，故各取样的值也是随机的。如图1所示，当信号Sz携载逻辑1时，其取样值的机率密度可由分布P1表示；分布P1的平均值为电平I1，标准差为g1。相对地，当信号Sz携载逻辑0时，其信号强度的机率密度则可由分布P0表示；分布P0的平均值为电平I0，标准差为g0。举例而言，分布P1与P0可以是常态分布(高斯分布)。

当信号Sz在携载逻辑0时，若其取样值高于电平Id，此取样就会被误判为逻辑1而导致位错误；此时，由于取样值高于电平Id的机率即分布P0延伸至电平Id以上的面积P10，因此，将逻辑0误为逻辑1的错误机率P(1/0)可由等式eq1a计算，其中erfc(.)为误差余函数(complementary error function)。另一方面，当信号Sz携载逻辑1时，若其取样值低于电平Id，就会被误判为逻辑0而导致位错误；由于取样值低于电平Id的机率即分布P1延伸至电平Id以下的面积P01，因此，将逻辑1误为逻辑0的错误机率P(0/1)可由等式eq1b计算。结合等式eq1a与eq1b，在判读信号Sz时发生位错误的位错误率P(e)可由等式eq1c估算；如等式eq1c所示，位错误率P(e)会关联于信号Sz的信噪比SNR。在等式eq1a与eq1b中，(Id-I0)与(I1-Id)可视为信号Sz的信号大小(摆动幅度)，标准差g0与g1则为噪声的影响，因此，(Id-I0)/g0与(I1-Id)/g1就与信号Sz的信噪比SNR相关，并可推导出等式eq1c。

依据等式eq1c，位错误率与信噪比SNR间的关系可绘示于图2；信噪比SNR与位错误率会呈负相关，信噪比越大，位错误率就越小。举例而言，如图2所示，若信噪比等于2，位错误率约百分之2.28；若信噪比升高至3，位错误率就会下降至千分之1.35左右。请一并参考图3，其所示意的是信号扰动与信号强度机率分布的关系；当信号Sz(图2)携载逻辑1时，若其波形强度的机率密度分布如曲线P1a所示而具有较小的标准差g1a，则信号Sz的波形会如波形S1a所示，其受扰动的程度较少，大部分的时间会收敛在平均电平I1附近，信噪比较高，位错误率也就相对较低；另一方面，若其取样值的机率密度分布如曲线P1b所示而具有较大的标准差g1b，则信号Sz的波形会如波形S1b所示，其扰动的程度较大，信噪比较低，信号强度常会远离电平I1而容易被误判为逻辑0，而位错误率也就因此变大。

由图1至图3的讨论可知，若能统计出信号Sz的信噪比，就能由信噪比得知位错误率。要统计信号Sz的信噪比暨位错误率，可先在电平I1附近划设一局部的电平范围，然后在信号Sz的多个位取样中累计出有几个取样落在此电平范围中；假设信号Sz中应有N1个逻辑1位，且累计出有Nr个取样系落在电平范围中，则比率Nr/N1便可反映信号Sz偏离电平I1的程度，并可据此得知信号Sz的位错误率。举例而言，此电平范围的上限与下限可以分别是I1与(I1-D)，距离D为上限与下限间的差异，可视为信号扰动的程度，因此，比率I1/D可视为一参考信噪比SNR0。由图1可知，当信噪比SNR等于参考信噪比SNR0时，则取样值落在电平范围内的机率可以依据等式eq1a与eq1c的理论计算得知，可称为一参考机率值。

举例而言，若将距离D设定为I1/4，参考信噪比SNR0为4，而距离D会等于SNR＝4的机率分布的一个标准差，使参考机率值约为0.34；亦即，若信号Sz的实际信噪比SNR等于4，则比率Nr/N1应该趋近参考机率值0.34。若对信号Sz实际取样而累计出的比率Nr/N1大于此一参考机率值，就代表信号Sz的实际信噪比SNR高于参考信噪比SNR0，因为信号Sz有更多取样收敛在电平范围中。相对地，若实测的比例Nr/N1小于计算得知的参考机率值，代表信号Sz的信噪比SNR低于参考信噪比SNR0。

同理，亦可将距离D设定为I1/8；若同样以0.34作为参考机率值，等效上就是将参考信噪比SNR0设定为8，因为距离D会符合SNR＝8时的机率分布的一个标准差。在距离D等于I1/8下累计取样值落在电平范围内的数目Nr后，若比率Nr/N1仍大于参考机率值0.34，就代表信号Sz的实际信噪比SNR高于8。相对地，若实测的比例Nr/N1小于参考机率值0.34，代表信号Sz的信噪比SNR低于参考信噪比8。

简言之，在以距离D设定电平范围后累计电平范围内的取样数目Nr，并比较比率Nr/N1是否大于参考机率值，便可得知信噪比SNR是否大于参考信噪比SNR0，因为距离D、参考机率值与参考信噪比SNR0之间彼此相互关联。举例而言，若参考机率值为0.34，则距离D可以等于电平I1与参考信噪比SNR0间的比率，即D＝I1/SNR0。由图2可知，得知信噪比SNR，便能连带得知信号的位错误率。例如，由参考信噪比SNR0可求出一参考位错误率，若实测的信噪比SNR大于参考信噪比SNR0，则实际的位错误率便会低于参考位错误率。

请参考图4，其所示意的是依据本发明一实施例的接收电路10a。接收电路10a经由一通道14耦接一发射电路12，使发射电路12发出的信号Sx可经由通道14传输至接收电路10a，成为信号Sy(即外来信号)。接收电路10a中包括有一算术节点16、一取样器18、一均衡器20、一设定模块32、一截剪模块22a与一计数模块24a。算术节点16耦接于通道14、均衡器20与取样器18之间，将信号Sy与另一信号Sq线性组合，形成一信号Sz，作为一内部信号。取样器18为一数据取样器，耦接于算术节点16与均衡器20之间，用以对信号Sz取样，并依据一临限电平Id判断取样的位内容，据以提供一信号Sd以作为一数据信号。举例而言，在某一时点t[k]，取样器18可于信号Sz取得一取样Sz[k]；若取样Sz[k]大于电平Id，则取样器18于信号Sd中输出一逻辑1的位Sd[k]；若取样Sz[k]小于电平Id，则取样器18于信号Sd中提供一逻辑0的位Sd[k]。信号Sd中的各位Sd[.]即是接收电路10a由信号Sy中解读出的位。信号Sd可以继续传输至一解串行器(未图示)以转换为多个并列信号，以及/或者，传输至一数据时钟取还电路(未图标)以取还一数据时钟(未图标)，使取样器18可以依据此数据时钟而由信号Sz中取样出各位Sd[.]。

均衡器20可用以实现一决策反馈均衡器，耦接于取样器18与算术节点16之间，可依据信号Sd与另一信号Se提供信号Sq，以作为一均衡补偿信号，并由算术节点16将信号Sq与信号Sy组合为信号Sz；再者，均衡器20亦可依据信号Sy衍生出的信号Sd提供一电平dLev，作为一信号电平。举例而言，电平dLev可以是图1中代表逻辑1的平均电平I1。

在本发明的一实施例中，接收电路10a可运作于一正常接收模式与一信号质量估测模式。在正常接收模式下，均衡器20可以依据信号Sy与Sd动态地调整电平dLev，故电平dLev可表示为dLev[n]。举例而言，取样Sz[k]可以等于取样Sy[k]减去信号Sq中的取样Sq[k]，取样Sq[k]则等于位Sd[k-1]、Sd[k-2]...至Sd[k-Neq]的加权总和。依据取样Sz[k]减去dLev[n]*Sd[k]后的正负号，可提供一取样e[k](未图示)，即e[k]＝sign(Sz[k]-dLev[n]*Sd[k])。然后，次一电平dLev[n+1]便可依据先前电平dLev[n-1]与先前多个取样e[.]计算出来。另一方面，当接收电路10a运作于信号质量估测模式时，均衡器20则可冻结电平dLev，将其数值固定；而设定模块32、截剪模块22a与计数模块24a则可协同运作，并提供一信号SQI以反映信号接收的质量。

设定模块32耦接于均衡器20与截剪模块22a之间，依据电平dLev提供两电平Lu与Ld，分别作为一电平范围LR的上限与下限，电平Lu与Ld间相差一距离D。举例而言，一实施例中，电平Lu与Ld可以分别为电平dLev与(dLev-D)。另一实施例中，电平Lu与Ld可以分别为电平(dLev+D)与dLev。

截剪模块22a包括两截剪器26u与26d，以及一逻辑门28。截剪器26u与26d均耦接信号Sz。截剪器26u比较信号Sz的各取样Sz[.]是否大于电平范围LR的上限电平Lu，并据以提供一信号Sc1，以反映比较的正负结果。举例而言，截剪器26u可在信号Sc1中以一正号(例如逻辑1)代表某一取样Sz[k]是大于电平Lu，并以一负号(例如逻辑0)代表取样Sz[k]是小于电平Lu。类似地，截剪器26d比较Sz信号的各取样Sz[.]是否大于电平范围LR的下限电平Lu，并据以提供一信号Sc2以反映比较的正负结果。举例而言，截剪器26d可在信号Sc2中以一逻辑1代表某一取样Sz[k]是大于电平Ld，并以一逻辑0代表取样Sz[k]是小于电平Ld。逻辑门28耦接于两截剪器26u与26d，依据信号Sc1与Sc2的逻辑运算结果(例如异或运算)提供一信号Sc，以作为一比较结果。再者，截剪模块22a亦可依据信号Sc1与Sc2的其中之一提供信号Se至均衡器20。举例而言，若上限电平Lu等于电平dLev，则信号Se可以是截剪器26u的信号Sc1；另一方面，若是下限电平Ld等于电平dLev，则信号Se可以是截剪器26d的信号Sc2。

计数模块24a耦接截剪模块22a的信号Sc，可包括一计数器30。在逻辑门28的运作下，计数模块24a中的计数器30可依据信号Sc1与Sc2是否一致而选择性地累计一测量计数值，即数目Nr；依据数目Nr，计数模块24a便可提供信号SQI以作为信号质量指标。举例而言，当截剪器26u与26d将同一取样Sz[k]分别比较于电平Lu与Ld时，若信号Sc1与Sc2的正负结果不一致(例如说信号Sc1与Sc2的异或运算结果等于逻辑1)，代表取样Sz[k]是落于电平范围LR内，而计数器30便可以在数目Nr中累加1；相对地，若信号Sc1与Sc2的正负一致，则取样Sz[k]未落于电平范围LR中，而计数器30便不需在数目Nr中累进。

当接收电路10a运作于信号质量估测模式时，设定模块32、截剪模块22a与计数模块24a协同运作以反映信号接收质量的情形可描述如下。接收电路10a会接收一段信号Sy，衍生出信号Sz；设定模块32会依据定值的电平dLev设定电平范围LR的上下限，截剪模块22a则比较信号Sz中的各取样Sz[.]是否落在电平范围LR中，使计数模块24a能依据比较结果累计数目Nr。若该段信号Sy中应有N1个逻辑1位，而计数模块24a累计出有Nr个取样Sz[.]是落在电平范围LR中，则比率Nr/N1便可反映信号接收的信噪比乃至于位错误率。如图1至图3所讨论的，若比率Nr/N1大于参考机率值，代表信号接收的信噪比SNR高于参考信噪比SNR0，位错误率则低于参考信噪比SNR0所对应的参考位错误率。举例而言，假设该段信号Sz中共有50000个位，其中有一半为逻辑1位，则数目N1＝25000；若在距离D＝dLev/4的设定下测出数目Nr大于25000*0.34＝8500，则代表信号接收的信噪比大于4，而位错误率会低于10^-4，因为信噪比4对应的位错误率为3.17*10^-5。

在信号质量估测模式下，设定模块32可以将距离D规划为多个不同的数值，这多个数值对应不同的参考信噪比SNR0；如此，便可以进一步得知实际的信噪比SNR与这多个参考信噪比间的关系。举例而言，设定模块32可设有一暂存器(未绘示)，用以暂存数字形式的电平dLev，并将电平dLev进行位平移以得出距离D。例如，将电平dLev右移两位所得出的距离D即等于dLev/4；在依据此距离D设定电平范围LR并累计数目Nr后，比较数目Nr是否大于0.34*N1，便可得知实际的信噪比是否高于4。类似地，将电平dLev右移三位便可使距离D等于dLev/8；依据此距离D重新设定电平范围LR并重新累计数目Nr后，比较数目Nr是否大于0.34*N1，便可得知实际的信噪比是否高于8。

一实施例中，均衡器20可以依据信号SQI来改变其均衡运作的参数，以改善信号接收质量。以及/或者，本地端接收器检测出信号SQI后，可将较佳的传输参数(如去强化滤波器的系数)回复至远程，使发射电路12可以据以对信号Sx进行塑形(shape，例如去强化，de-emphasis)，让接收电路10a能接收到特性较佳的信号Sy，藉此改善信号接收质量。举例而言，本发明接收电路可用以实现PCI Express(快速外围元件互连)标准下的接收电路；在此标准下，接收电路可向本地端发射电路的高层传输一个长度为一字节的指标LinkEvaluationFeedbackFigureMerit，使其能选出较佳的去强化系数，藉以设定远程的参数，而本发明即可将数目Nr或其衍生的信息当作此指标的内容。

请参考图5，其所示意的是依据本发明一实施例的接收电路10b。接收电路10b可经由一通道14连接一发射电路12，使发射电路12发出的信号Sx可经由通道14传输至接收电路10b，成为信号Sy。类似于图4接收电路10a，图5接收电路10b也包括有一算术节点16、一取样器18、一均衡器20、一设定模块32、一截剪模块22b与一计数模块24b。算术节点16将信号Sy与另一信号Sq线性组合以形成一信号Sz。取样器18为一数据取样器，用以对信号Sz取样，并依据一临限电平Id(请参考图1)判断取样的位内容以形成一信号Sd。

均衡器20可用以实现一决策反馈均衡器，可依据信号Sd与另一信号Se提供信号Sq；再者，均衡器20亦可依据Sy信号衍生出的信号Sd提供一电平dLev，作为一信号电平，例如说是图1中代表逻辑1的平均电平I1。

在本发明的一实施例中，接收电路10b亦可运作于一正常接收模式与一信号质量估测模式。在正常接收模式下，均衡器20可以动态地调整电平dLev；当接收电路10b运作于信号质量估测模式时，均衡器20则可冻结电平dLev，将其数值固定；而设定模块32、截剪模块22b与计数模块24b则可协同运作，并提供一信号SQI以反映信号接收的质量。

设定模块32可依据电平dLev提供两电平Lu与Ld，分别作为一电平范围LR的上限与下限，电平Lu与Ld间相差一距离D。举例而言，一实施例中，电平Lu与Ld可以分别为电平dLev与(dLev-D)。另一实施例中，电平Lu与Ld可以分别为电平(dLec+D)与dLev。

如图5所示，截剪模块22b可以设有一切换电路36与单一一个截剪器38。切换电路36耦接于设定模块32与截剪器38之间；当要进行信号质量估测时，切换电路36可于一时段Tu中将电平范围LR的上限电平Lu导通为一电平LX，并于另一时段Td中改将下限电平Ld导通为电平LX。时段Tu与Td的时间长度相同，两者皆涵盖多个位(也就是于信号Sz中涵盖多个取样Sz[.])。截剪器38则耦接信号Sz与切换电路36；切换电路36提供的电平LX可作为一对比电平，截剪器38则可用以比较信号Sz的多个取样Sz[.]是否大于电平LX，据以于信号Sc中提供多个正负结果。

也就是说，在切换电路36的运作下，截剪器38会于时段Tu中比较信号Sz的多个取样Sz[.]是否大于电平Lu(因此时电平LX等于电平Lu)；时段Td中，截剪器38则比较信号Sz的另外多个取样Sz[.]是否大于电平Ld(此时电平LX等于电平Ld)。

计数模块24b耦接截剪模块22b，依据信号Sc中的正负结果提供一数目Nr以作为一测量计数值，并依据数目Nr提供信号SQI。如图5所示，计数模块24b中可设有两计数器34u、34d与一算术节点40。计数器34u与34d均耦接截剪模块22b。计数器34u在时段Tu中依据信号Sc中的正负结果而选择性地累加一计数值，即数目Nu。相对地，计数器34d则在时段Td中依据信号Sc中的正负结果而选择性地累加另一计数值，即数目Nd。算术节点40耦接于两数目Nu与Nd，以依据数目Nu与Nd的差异(Nd-Nu)提供数目Nr。如此，数目Nr便可反映信号Sz中共有几个取样Sz[.]落在电平范围LR中。

举例而言，在时段Tu中，若截剪器38比较出某一取样Sz[k1]是大于电平Lu，计数器34u便可于数目Nu中累增1；反之，若取样Sz[k1]是小于电平Lu，计数器34u便不需在数目Nu中累增1。类似地，在时段Td中，若截剪器38比较出某一取样Sz[k2]是大于电平Ld，计数器34d便可于数目Nd中累增1；反之，若取样Sz[k2]是小于电平Ld，计数器34d便不需在数目Nd中累增1。在时段Tu与时段Td结束后，将数目Nd减去数目Nu，便可得出数目Nr，以反映出有几个取样Sz[.]落在电平范围LR中。例如，时段Tu与Td的时间长短可以分别涵盖50000个位，这50000个位中有25000个逻辑1位，故数目N1＝25000；距离D则设定为dLev/4。在时段Tu与Td后，若数目Nr＝(Nd-Nu)大于N1*0.34，就代表信号接收的信噪比大于4。在为某一电平范围LR统计数目Nr时，时段Tu可以先于或后于时段Td，也可有多个时段Tu与多个时段Td交替穿插多次。在正常接收模式下，截剪模块22b可以比较取样Sz[.]与信号电平dLev以提供信号Se。

在计数模块24b的一种实施例中，计数模块24b可依据时段Tu与Td而交替地将信号Sc分别传输给计数器34u与34d；亦即，计数模块24b可在时段Tu中将信号Sc导通至计数器34u而不导通至计数器34d，并在时段Td时改将信号Sc导通至计数器34d而不导通至计数器34u。在计数模块24b的另一种实施例中，信号Sc均导通至计数器34u与34d；计数模块24b会在时段Tu中致能计数器34u并使计数器34d失能，让计数器34d不会因信号Sc的触发而累计数目Nd；另一方面，计数模块24b会在时段Td中致能计数器34d并改使计数器34u失能。

延续图5实施例，请参考图6，其所示意的是依据本发明一实施例的接收电路10c。接收电路10c的运作原理可由接收电路10b类推；接收电路10c亦设有一算术节点16、一均衡器20、一取样器18、一设定模块32与一截剪模块22b，并以一计数模块24c取代接收电路10b中的计数模块24b。计数模块24c可以只设置单一一个计数器42，用以依据信号Sc中的正负结果提供数目Nr以作为测量计数值。在进行信号质量估测时，当截剪模块22b中的截剪器38在时段Td中将各取样Sz[.]与电平Ld相比较时，计数器42可以在时段Td中依据比较的正负结果而选择性地递增数目Nr；举例而言，若某一取样Sz[k1]大于电平Ld，则于数目Nr中递增1，也就是在数目Nr中上数(count up)；若取样Sz[k1]小于电平Ld，则不需改变数目Nr。另一方面，在时段Tu中，当截剪器38将各取样Sz[.]与电平Lu相比时，计数器42可依据比较的正负结果而选择性地递减数目Nr；举例而言，若某一取样Sz[k2]大于电平Lu，则于数目Nr中递减1，也就是在数目Nr中下数(count down)；若取样Sz[k2]小于电平Lu，则不需改变数目Nr。如此，数目Nr同样可反映落在电平范围LR中的取样数目，并进而反映信号接收的质量，例如信噪比与位错误率。

总结来说，本发明可以在接收信号的平均电平附近划定一局部的电平范围，并依据信号取样收敛于此电平范围的比率来判断信号接收的质量与性能，例如信噪比与位错误率。相较于眼图监控的已知技术，本发明的硬件需求与复杂度较低，也可广泛应用于没有自动增益控制的接收电路，不需测量接收信号的强度。再者，眼图监控需得知眼图的垂直张开程度(即眼图高度)与平均电平两项信息才能反映信噪比，本发明则只需单一信息(如数目Nr)便可反映信号质量，故十分适合现代的信号互连标准，例如PCI Express标准中的单项指标LinkEvaluationFeedbackFigureMerit。本发明反映信号质量的信息也可整合为适应性信号传收改进算法的基准之一。本发明信号质量估测所需的时间也较短。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (10)

1.一种接收电路，接收一外来信号并据以提供一内部信号；该接收电路包含：

一均衡器，其依据该外来信号提供一信号电平；

一截剪模块，耦接该内部信号与该均衡器，用以比较该内部信号是否超出一电平范围，并据以提供一比较结果；其中，该电平范围是关联于该信号电平；以及

一计数模块，耦接该截剪模块，依据该比较结果提供一信号质量指标。

2.根据权利要求1所述的接收电路，其中，该电平范围是介于一上限与一下限之间，该比较结果包含一第一正负结果与一第二正负结果，且该截剪模块包含：

一第一截剪器与一第二截剪器，耦接该内部信号，分别用以比较该内部信号的一取样是否大于该上限与该下限，据以分别提供该第一正负结果与该第二正负结果；

其中，该计数模块依据该第一正负结果与该第二正负结果是否一致而选择性地累计一测量计数值，并依据该测量计数值提供该信号质量指标。

3.根据权利要求1所述的接收电路，其中，该电平范围是介于一上限与一下限之间，该比较结果包含多个第一正负结果与多个第二正负结果，且该截剪模块包含：

一截剪器，耦接该内部信号，于一第一时段比较该内部信号的多个取样是否大于该上限并据以提供该多个第一正负结果，并于一第二时段比较该内部信号的另多个取样是否大于该下限以提供该多个第二正负结果；

其中，该计数模块依据该多个第一正负结果与该多个第二正负结果提供一测量计数值，并依据该测量计数值提供该信号质量指标。

4.根据权利要求3所述的接收电路，其中，该计数模块包含：

一第一计数器，依据该多个第一正负结果而选择性地累计一第一计数值；以及

一第二计数器，依据该多个第二正负结果而选择性地累计一第二计数值；

而该计数模块依据该第一计数值与该第二计数值的差异提供该测量计数值。

5.根据权利要求3所述的接收电路，其中，该计数模块包含一计数器，用以在该第一时段中依据该多个第一正负结果选择性地递增该测量计数值，并在该第二时段中依据该多个第二正负结果选择性地递减该测量计数值。

6.根据权利要求3所述的接收电路，其中，该截剪器比较该内部信号的多个取样是否大于一对比电平以提供该多个第一正负结果与该多个第二正负结果，且该截剪模块还包括：

一切换电路，耦接于该截剪器，用以于该第一时段将该上限导通为该对比电平，并于该第二时段将该下限导通为该对比电平。

7.根据权利要求1所述的接收电路，其中，该电平范围是介于一上限与一下限之间，且该上限与该下限的其中之一等于该信号电平。

8.根据权利要求7所述的接收电路，其中，该上限与该下限间的距离是依据一参考信噪比与该信号电平所设定，该参考信噪比关联于一参考位错误率，而该信号质量指标用以指示该接收电路接收信号时的位错误率是否大于该参考位错误率。

9.根据权利要求1所述的接收电路，还包括：

一数据取样器，用以对该内部信号取样，并据以提供一数据信号；该均衡器还依据该数据信号提供一均衡补偿信号，而该内部信号是该外来信号与该均衡补偿信号的组合。

10.根据权利要求9所述的接收电路，其中该均衡器用以实现一决策反馈均衡器。