TWI507875B - 用於控制記憶體之系統、裝置、記憶體控制器及方法 - Google Patents

用於控制記憶體之系統、裝置、記憶體控制器及方法 Download PDF

Info

Publication number
TWI507875B
TWI507875B TW101107757A TW101107757A TWI507875B TW I507875 B TWI507875 B TW I507875B TW 101107757 A TW101107757 A TW 101107757A TW 101107757 A TW101107757 A TW 101107757A TW I507875 B TWI507875 B TW I507875B
Authority
TW
Taiwan
Prior art keywords
memory
command
disk
state
response
Prior art date
Application number
TW101107757A
Other languages
English (en)
Other versions
TW201243607A (en
Inventor
Jeremy W Butterfield
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201243607A publication Critical patent/TW201243607A/zh
Application granted granted Critical
Publication of TWI507875B publication Critical patent/TWI507875B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

用於控制記憶體之系統、裝置、記憶體控制器及方法
本揭示內容大體上係關於半導體記憶體系統、裝置及方法，且更特定言之係關於用於控制記憶體之系統、裝置、記憶體控制器及方法。
記憶體裝置通常提供為電腦或其他電子裝置中之內部電路、半導體電路、積體電路。存在包含揮發性記憶體及非揮發性記憶體之不同類型的記憶體。揮發性記憶體可需要電力來維持其資訊且包含隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)及同步動態隨機存取記憶體(SDRAM)等。非揮發性記憶體可藉由在未被供電時留存經儲存資訊而提供持續資訊且可包含NAND(反及)快閃記憶體、反或(NOR)快閃記憶體、唯讀記憶體(ROM)、電可擦除可程式化ROM(EEPROM)、可擦除可程式化ROM(EPROM)、相變隨機存取記憶體(PCRAM)、電阻性隨機存取記憶體(RRAM)及磁性隨機存取記憶體(MRAM)(諸如自旋力矩轉移隨機存取記憶體(STT RAM))等。
記憶體裝置可組合在一起以形成一固態磁碟機(SSD)。 一固態磁碟機除了可包含多種其他類型的非揮發性記憶體及揮發性記憶體之外亦可包含非揮發性記憶體(例如，NAND快閃記憶體及NOR快閃記憶體)及/或亦可包含揮發性記憶體(例如，DRAM及SRAM)。可使用一SSD以取代硬碟機作為一電腦之主儲存裝置，此係因為就效能、尺寸、 重量、堅固性、操作溫度範圍及電力消耗而言，固態磁碟機可優於硬碟機。例如，當相比於磁碟機時，SSD可具有優異效能，此歸因於磁碟機缺乏可避免與磁碟機相關聯的搜尋時間、延時及其他機電延遲之移動部件。SSD製造者可使用非揮發性快閃記憶體以產生可不使用一內部電池供應器之快閃SSD，因此允許磁碟機更多樣化及緊密。
一SSD可包含可係多晶片封裝(MCP)之一或多個離散記憶體裝置(例如，封裝)。一MCP可包含數個記憶體晶粒及/或晶片，各記憶體晶粒及/或晶片具有與其相關聯的一或多個記憶體單元。記憶體單元可執行自一主機接收的命令，對該主機報告狀態，且可包含一或多個記憶體陣列以及周邊電路。記憶體陣列可包含可組織成數個實體群組(例如，區塊)的記憶體單元，各群組可儲存多頁資料。
在多種記憶體系統中，多個記憶體裝置經由一共用匯流排耦合至一系統控制器。例如，系統控制器可調節多種操作(諸如擦除操作、程式操作及讀取操作)之效能。系統控制器與多個記憶體裝置之間的互動可影響一記憶體系統之多種特性(除包含其他記憶體系統特性之外亦包含電力消耗、處理速度及/或資料完整性)。
本揭示內容包含用於控制記憶體之系統、裝置、記憶體控制器及方法。此種方法包含：啟動一記憶體裝置之一記憶體單元；繼啟動該記憶體單元之後，提供一命令給該記憶體裝置；及若該命令不指示一目標記憶體磁碟區，則使 該記憶體單元返回至一先前狀態，其中若該命令指示與該記憶體單元相關聯的一目標記憶體磁碟區，則該記憶體單元保持作用中。
相比於先前記憶體系統、裝置及方法，除其他益處之外，本揭示內容之實施例亦可提供與多種記憶體操作相關聯的多種益處，諸如減少一記憶體系統控制器與經由一共用匯流排耦合至該系統控制器之記憶體裝置之間的互動。作為一實例，減少系統控制器與記憶體裝置之間的互動可減少與操作記憶體系統相關聯的電力消耗。
在本揭示內容之下文詳細描述中，參考形成下文詳細描述之一部分且其中藉由圖解說明展示如何可實踐本揭示內容之一或多項實施例之隨附圖式。足夠詳細地描述此等實施例以使一般技術者能實踐本揭示內容之實施例，且應瞭解，可利用其他實施例且在不背離本揭示內容之範疇之情況下可作出程序變更、電變更及/或結構變更。如本文使用，指定符「N」及「M」(尤其關於圖式中之參考數字)指示數個如此指定的特定特徵可包含在本揭示內容之一或多項實施例內。如本文使用，「數個」某物件可指代一或多個此等物件。
本文中之圖遵循其中第一個數字或若干第一個數字對應於圖式圖號且其餘數字識別圖式中之一元件或組件之一編號慣例。可藉由使用相似數字來識別不同圖之間的相似元件或組件。例如，104可參考圖1中之元件「04」，且一相似元件可在圖2中參考為204。如將明白，可添加、交換及/ 或消除在本文中的多種實施例中展示的元件以提供本揭示內容之數項額外實施例。此外，如將明白，在圖中提供的元件之比例及相對尺度意欲圖解說明本發明之實施例且不應視為限制意義。
圖1係根據本揭示內容之數項實施例之一計算系統100之一功能方塊圖。計算系統100包含以通信方式耦合至主機102之一記憶體系統104，例如數個固態磁碟機(SSD)。記憶體系統104可透過一介面106(舉例而言，諸如一底板或匯流排)以通信方式耦合至主機102。
除其他主機系統之外，主機102之實例亦可包含膝上型電腦、個人電腦、數位相機、數位記錄及播放裝置、行動電話、PDA、記憶卡讀取器及介面集線器。除其他連接器及介面之外，介面106可包含一串列進階附接技術(SATA)、快速周邊組件互連(PCIe)或一通用串列匯流排(USB)。然而，一般言之，主機介面106可提供一種用於在記憶體系統104與主機102之間傳遞控制、位址、資料及其他信號之介面。
主機102可包含以通信方式耦合至一記憶體及匯流排控制107之數個處理器105，例如並行處理器、副處理器等。處理器105可係數個微處理器或一些其他類型的控制電路，舉例而言(諸如)數個特定應用積體電路(ASIC)。計算系統100之其他組件亦可具有處理器。記憶體及匯流排控制107可具有以通信方式直接耦合至其之記憶體及其他組件，例如動態隨機存取記憶體(DRAM)111、圖形使用者介 面118及/或其他使用者介面(例如，顯示監視器、鍵盤、滑鼠等)。
記憶體及匯流排控制107亦可具有以通信方式耦合至其之一周邊及匯流排控制109，該周邊及匯流排控制109繼而可連接至數個裝置，諸如使用一通用串列匯流排(USB)介面之一快閃磁碟機119、一非揮發性記憶體主機控制介面(NVMHCI)快閃記憶體117及/或記憶體系統104。如讀者將明白，在數個不同計算系統中，除可使用一硬碟機(HDD)之外亦可使用記憶體系統104或可使用記憶體系統104來代替一硬碟機(HDD)。在圖1中圖解說明的計算系統100係此種系統之一實例；然而，本揭示內容之實施例不限於在圖1中展示的組態。
企業固態儲存設備係其等之特徵當前可為兆位元組級別的儲存及快速效能能力(例如，100 MB/sec、100K輸入/輸出/秒(IOPS)等)之一類別的記憶體系統。根據本揭示內容之數項實施例，可使用固態磁碟機(SSD)組件來組態一企業固態儲存設備。例如，關於圖1，記憶體系統104可係使用數個組件SSD來實施的一企業固態儲存設備，該數個SSD藉由一記憶體系統控制器(例如，在圖2中展示的記憶體系統控制器215)操作為一記憶體系統。
圖2係根據本揭示內容之數項實施例之經組態以控制記憶體之一系統200之一部分之一方塊圖。系統200包含一記憶體系統204，例如記憶體系統204可係一SSD。記憶體系統204可經由一主機介面206耦合至一主機202且可包含一 記憶體系統控制器215(例如，記憶體控制電路、韌體及/或軟體)及耦合至系統控制器215之數個記憶體裝置230-1、...、230-N。在數項實施例中，記憶體控制器215可係耦合至一印刷電路板之一特定應用積體電路(ASIC)。
記憶體系統204包含一匯流排220，該匯流排220用以在記憶體裝置230-1、...、230-N與系統控制器215之間發送/接收多種信號(例如，資料信號、控制信號及/或位址信號)。儘管在圖2中圖解說明的實例包含一單個匯流排220，但是在一些實施例中，記憶體系統204可包含一分開資料匯流排(DQ匯流排)、控制匯流排及位址匯流排。匯流排220被數個記憶體裝置230-1、...、230-N共用且可具有多種類型的匯流排結構，包含(但不限於)關於開放式NAND快閃介面(ONFI)、緊密快閃介面、多媒體卡(MMC)、安全數位(SD)、CE-ATA、工業標準架構(ISA)、微通道架構(MSA)、延伸型ISA(EISA)、智慧型驅動電子器件(IDE)、VESA區域匯流排(VLB)、周邊組件互連(PCI)、卡匯流排、通用串列匯流排(USB)、高級圖形埠(AGP)、個人電腦記憶卡國際協會匯流排(PCMCIA)、火線(IEEE 1394)及小型電腦系統介面(SCSI)之匯流排結構。
如在圖2中圖解說明，記憶體裝置230-1、...、230-N可包括數個晶粒及/或晶片，該數個晶粒及/或晶片可包含提供記憶體系統204之一儲存磁碟區之數個記憶體單元212-1、212-2、...、212-M。記憶體單元212-1、212-2、...、212-M可稱為邏輯單元(LUN)且可包含數個記憶體陣列以及其上之 周邊電路。在數項實施例中，記憶體單元212-1、212-2、...、212-M可係記憶體系統204之最小組件，其等可經由匯流排220獨立地執行來自記憶體系統控制器215及/或主機202之命令且對記憶體系統控制器215及/或主機202報告狀態。例如，記憶體單元212-1、212-2、...、212-M可包含具有一NAND架構之快閃記憶體陣列。然而，實施例不限於一特定類型的記憶體陣列或陣列架構。
如下文結合圖3至圖6進一步描述，在記憶體裝置230-1、...、230-N內之記憶體單元212-1、212-2、...、212-M可組織成數個目標磁碟區。在數項實施例中，各目標磁碟區可係記憶體裝置230-1、...、230-N之一者內共用一啟用信號(例如，自控制器215接收的一晶片啟用(CE)信號)之一組記憶體單元。例如，與記憶體裝置230-1、...、230-N相關聯的數個啟用終端(例如，接針)可耦合在一起且可耦合至控制器215之一啟用終端(例如，接針)。因而，在多種實施例中，控制器之一單個晶片啟用接針可被數個記憶體裝置230-1、...、230-N共用。
如一般技術者將明白，可使用一晶片啟用信號之狀態以啟動/撤銷啟動一記憶體單元。例如，一記憶體系統可經組態使得記憶體單元低態有效(例如，當晶片啟用信號處於一低狀態時，記憶體單元可處理自系統控制器接收的命令)。對於低態有效記憶體單元，當晶片啟用信號處於一高狀態時，記憶體單元變成非作用中(例如，取消選定)且無法處理命令。本揭示內容之實施例不限於具有一特定晶 片啟用組態之記憶體單元。如本文使用，啟動一記憶體單元可包含啟動與一記憶體單元相關聯的一目標記憶體磁碟區及/或一記憶體裝置。
記憶體裝置230-1、...、230-N內之目標磁碟區可具有指派(例如，選派)至其之磁碟區位址。可使用經指派磁碟區位址以辨別與一共用晶片啟用信號相關聯的目標磁碟區，如下文進一步描述。
圖3係根據本揭示內容之數項實施例之經組態以控制記憶體之一系統之一部分之一方塊圖。在圖3中圖解說明的記憶體系統包含一系統控制器325。系統控制器325可跨數個記憶體通道控制存取。在此實例中，控制器325包含各控制對一各自記憶體通道之存取之數個通道控制器327-0、...、327-N。
在圖3中展示的實例中，系統控制器325經由一匯流排320(例如，一共用資料、位址及控制匯流排)耦合至一第一記憶體裝置330-1及一第二記憶體裝置330-2。記憶體裝置330-1及330-2之各者包含4個記憶體單元312-0至312-3。作為一實例，記憶體單元312-0至312-3可係記憶體晶粒，且記憶體裝置330-1及330-2可係多晶片封裝。在此實例中，各記憶體裝置內之記憶體單元312-0至312-3係組織成(例如，分組成)兩個目標磁碟區，其中一目標磁碟區之各記憶體單元共用一晶片啟用接針。例如在記憶體裝置330-1內，記憶體單元312-0及312-1構成目標磁碟區313-0，且記憶體單元312-2及312-3構成目標磁碟區313-1。相似地，在 記憶體裝置330-2內，記憶體單元312-0及312-1構成目標磁碟區313-2，且記憶體單元312-2及312-3構成目標磁碟區313-3。
在此實例中，系統控制器包含專用於提供CE信號給記憶體裝置330-1及330-2之四個CE接針328-0(CE0)、328-1(CE1)、328-2(CE2)及328-3(CE3)。例如，CE0係耦合至與記憶體裝置330-1內之目標磁碟區313-0相關聯的一CE接針，CE1係耦合至與記憶體裝置330-1內之目標磁碟區313-1相關聯的一CE接針，CE2係耦合至與記憶體裝置330-2內之目標磁碟區313-2相關聯的一CE接針，且CE3係耦合至與記憶體裝置330-2內之目標磁碟區313-3相關聯的一CE接針。
一般技術者將明白儘管個別地展示CE接針，但是控制器325以及記憶體裝置330-1及330-2具有經由信號線連接的多種其他接針，例如，信號線可係匯流排320之部分。儘管在圖3中未展示，但是各通道控制器327-0至327-N可耦合至數個記憶體裝置(例如，在此實例中為兩個)。實施例不限於在圖3中展示的實例。例如，記憶體系統可包含每個通道兩個以上或兩個以下記憶體裝置，每個記憶體裝置兩個以上或兩個以下目標記憶體磁碟區等。
在圖3中圖解說明的實例中，目標記憶體磁碟區313-0至313-3之各者具有與其相關聯的一經指派磁碟區位址。如下文結合圖6進一步描述，由控制器325提供(例如，發出)的一命令可指示(例如，指定)用以自控制器接收數個後續 命令(例如，下一命令)之目標記憶體磁碟區之一特定者之一磁碟區位址。由耦合至共用匯流排320之各記憶體裝置接收指示特定目標磁碟區位址之命令。在多種實施例中，命令未指定的該等記憶體單元及/或相關聯目標磁碟區恢復至一未選定狀態。如本文使用，例如一未選定狀態可係一非作用中狀態或一「窺探」(例如，監聽)狀態，如下文進一步描述。在數項實施例中，命令未指定的該等記憶體單元及/或相關聯目標磁碟區恢復至其等先前狀態。例如，由命令指定的目標記憶體磁碟區之一記憶體單元保持作用中，且與其餘目標記憶體磁碟區相關聯的記憶體單元返回至其等先前未選定狀態。例如，當控制器325想要維持與耦合至共用匯流排320之記憶體裝置330-1及330-2之一特定者內之一目標磁碟區(例如，與一目標磁碟區相關聯的一特定記憶體單元)之互動時，包含未選定磁碟區之該等記憶體裝置可恢復至一未選定狀態。取決於選定哪個目標磁碟區及/或如何組態系統，未選定記憶體裝置之記憶體單元可返回至其等先前狀態，自一非作用中狀態切換至一窺探狀態，自一監聽狀態切換至一非作用中狀態或自作用中狀態切換至非作用中狀態或監聽狀態。
圖4係根據本揭示內容之數項實施例之經組態以控制記憶體之一系統之一部分之一方塊圖。與在圖3中圖解說明的記憶體系統相比，在圖4中圖解說明的實施例可提供減少的接針計數。在圖4中圖解說明的記憶體系統包含一系統控制器425。系統控制器425可跨數個記憶體通道控制存 取。在此實例中，控制器425包含各控制對一各自記憶體通道之存取之數個通道控制器427-0、427-1、...、427-N。
在圖4中展示的實例中，系統控制器425經由一匯流排420(例如，一資料、位址及控制匯流排)耦合至數個記憶體裝置430-1、...、430-M。在此實施例中，記憶體裝置430-1、...、430-M之各者包含4個記憶體單元412-0至412-3。相似於在圖3中描述的系統，在此實例中，各記憶體裝置內之記憶體單元412-0至412-3係組織成兩個目標磁碟區，其中一目標磁碟區之各記憶體單元共用一晶片啟用接針。例如在記憶體裝置430-1內，記憶體單元412-0及412-1構成目標磁碟區413-0，且記憶體單元412-2及412-3構成目標磁碟區413-1。相似地，在記憶體裝置430-M內，記憶體單元412-0及412-1構成目標磁碟區413-2，且記憶體單元412-2及412-3構成目標磁碟區413-3。
在此實例中，系統控制器425包含專用於提供CE信號給記憶體裝置430-1至430-M之兩個CE接針428-0(CE0)、428-1(CE1)。例如，CE0係耦合至與記憶體裝置430-1內之目標磁碟區413-0相關聯的一CE接針及與記憶體裝置430-M內之目標磁碟區413-2相關聯的一CE接針。再者，CE1係耦合至與記憶體裝置430-1內之目標磁碟區413-1相關聯的一CE接針及與記憶體裝置430-M內之目標磁碟區413-3相關聯的一CE接針。因而，經由控制器425之一單個晶片啟用接針提供的一單個晶片啟用信號可跨耦合至一共同匯流排420之數個記憶體裝置而被多個目標記憶體磁碟區共用。
圖5係根據本揭示內容之數項實施例之經組態以控制記憶體之一系統之一部分之一方塊圖。在圖5中圖解說明的實施例包含數個記憶體裝置530-0、530-1、530-2及530-3且圖解說明根據本揭示內容之數項實施例之用於控制記憶體之一例示性拓撲。記憶體裝置530-0、530-1、530-2及530-3之各者可係單個記憶體磁碟區裝置；然而，實施例不限於此。作為一實例，記憶體裝置530-0、530-1、530-2及530-3可係NAND記憶體裝置。
在圖5中圖解說明的實例中，裝置530-0、530-1、530-2及530-3之各者包含一輸入接針539及一輸出接針541。例如，裝置530-0包含輸入接針539-0(ENi_0)及輸出接針541_0(ENo_0)，裝置530-1包含輸入接針539-1(ENi_1)及輸出接針541_1(ENo_1)，裝置530-2包含輸入接針539-2(ENi_2)及輸出接針541_2(ENo_2)，且裝置530-3包含輸入接針539-3(ENi_3)及輸出接針541_3(ENo_3)。
如圖解說明，記憶體裝置530-0、530-1、530-2及530-3之輸入接針539及輸出接針541可經耦合以產生一菊鏈組態。在此實例中，鏈中之第一裝置530-0之輸入接針539-0及鏈中之最後裝置530-3之輸出接針541-3未連接(NC)。其他裝置之輸入接針539係連接至如在圖5中展示的一菊鏈組態中之前一裝置之輸出接針541。本揭示內容之實施例不限於在圖5中圖解說明的拓撲。例如，實施例不限於一菊鏈拓撲。
如在圖5中圖解說明且如上文結合圖4描述，記憶體裝置 530-0、530-1、530-2及530-3之各者共用來自一系統控制器(例如，在圖4中展示的系統控制器425)之一共同CE接針。例如，來自一系統控制器之一晶片啟用信號544(CE0_N)被記憶體裝置530-0、530-1、530-2及530-3之各者之晶片啟用接針538-1(CE1)共用。記憶體裝置530-0、530-1、530-2及530-3之各者之CE1接針與一特定目標記憶體磁碟區513-0、513-1、513-2、513-3相關聯(例如，對應於一特定目標記憶體磁碟區513-0、513-1、513-2、513-3)。如上文描述，一目標磁碟區可指代一記憶體裝置內共用一特定CE信號之數個記憶體單元(例如，LUN)。各目標磁碟區可被指派一磁碟區位址。在此實例中，目標磁碟區513-0被指派磁碟區位址H0N0，目標磁碟區513-1被指派磁碟區位址H0N1，目標磁碟區513-2被指派磁碟區位址H0N2，且目標磁碟區513-3被指派磁碟區位址H0N3。在數項實施例中，在初始化記憶體系統之後，可將磁碟區位址指派至特定目標磁碟區。
在操作中，輸入接針539-0、539-1、539-2及539-3之狀態以及晶片啟用接針538-1之狀態(例如，基於晶片啟用信號544之狀態)判定各自記憶體裝置530-0、530-1、530-2及530-3是否能夠接受命令。例如，若一特定裝置之輸入接針539係高且該裝置之CE接針538-1係低，則該特定裝置可接受命令。若該特定裝置之啟用輸入係低或CE接針538-1係高，則該裝置無法接受命令。
在數項實施例中，一系統控制器可發出指示用以處理數 個後續命令之一特定目標磁碟區之一目標磁碟區位址之一命令。例如，可由系統控制器將一磁碟區選擇命令發出至數個記憶體裝置530-0、530-1、530-2及530-3(例如，經由一共用匯流排)以選擇共用來自系統控制器之一特定晶片啟用信號544之一特定目標磁碟區(例如，513-0、513-1、513-2、513-3)。以此方式，可使用磁碟區定址以存取記憶體裝置530-0、530-1、530-2及530-3之特定目標磁碟區。
在數項實施例中，使用自一系統控制器(經由一共用匯流排，諸如在圖4中展示的共用匯流排420)接收的一晶片啟用信號(例如，晶片啟用信號544)以啟動記憶體裝置(例如，530-0、530-1、530-2及530-3)中之數個記憶體單元。例如，假定記憶體裝置530-0、530-1、530-2及530-3中之記憶體單元低態有效，可回應於偵測到晶片啟用信號544自一第一狀態切換至一第二狀態(例如，自一高狀態切換至一低狀態)而啟動記憶體單元。
隨後可將一命令提供給記憶體裝置530-0、530-1、530-2及530-3中之數個經啟動記憶體體單元。在數項實施例中，命令可指示(例如，經由一目標記憶體磁碟區位址)數個記憶體裝置530-0、530-1、530-2及530-3之一特定者內之數個目標記憶體磁碟區(例如，513-0、513-1、513-2、513-3)之一目標記憶體磁碟區。由命令指示的目標記憶體磁碟區保持作用中(例如，選定)，且若該磁碟區在其先前狀態下係處於作用中，則其餘記憶體磁碟區返回至其等先前狀態(例如，在回應於偵測到晶片啟用信號之切換而啟 動之前之其等各自未選定狀態)。
若繼回應於晶片啟用信號之切換而啟動之後接收的命令不指示一目標磁碟區(例如，該命令並非一磁碟區選擇命令)，則記憶體裝置530-0、530-1、530-2及530-3之各者及其中之目標記憶體磁碟區返回至其等先前狀態。因而，數個記憶體磁碟區之一先前選定者(例如，在偵測到啟用信號之切換之前選定的記憶體磁碟區)將保持選定。再者，先前未選定之該等記憶體磁碟區將返回至一未選定狀態。如下文進一步描述，在數項實施例中，一未選定狀態可包含(例如)一非作用中狀態或一「窺探」(例如，監聽)狀態(例如，若啟用一晶粒上終止功能)。晶粒上終止(ODT)指代使用數個記憶體單元(例如，晶粒)以執行一共用匯流排之數個信號線之終止。ODT可改良與跨共用匯流排之信號相關聯的信號完整性。作為一實例，數個記憶體單元可被指派為特定記憶體磁碟區之終止器使得在選擇特定記憶體磁碟區時該數個記憶體單元執行終止功能。作為一實例，當選擇一特定磁碟區時，指派為該特定磁碟區之終止器之記憶體單元可進入其等監測提供給該選定磁碟區之命令之一監聽狀態。指派為終止器之記憶體單元可在偵測一特定操作(例如，一讀取命令、一寫入命令等)之後啟動以執行一終止功能。接著，記憶體單元可返回至一監聽狀態使得其不保持作用中。相比於使記憶體磁碟區維持於一作用中狀態，使記憶體磁碟區維持於一監聽狀態除具有其他益處之外亦可減少系統電力使用。
圖6係圖解說明根據本揭示內容之數項實施例之用於控制記憶體之一方法601之一流程圖。方法601可應用於多種記憶體系統，諸如上文在圖1至圖5中描述的記憶體系統。作為一實例，方法601可應用於經由一共用匯流排耦合至一系統控制器之數個記憶體裝置。在此實例中，數個記憶體裝置共用來自系統控制器之一晶片啟用信號(CE_n)且係低態有效(例如，該等裝置之記憶體單元在偵測到該晶片啟用信號之一低信號狀態之後啟動)。記憶體單元(例如，LUN)之各者可獨立地執行命令且對系統控制器報告狀態。在數項實施例中，可將磁碟區位址指派至記憶體裝置內之目標記憶體磁碟區。一目標記憶體磁碟區可包含一記憶體裝置(例如，一封裝)內共用一晶片啟用信號之數個記憶體單元。在數項實施例中，可在初始化系統之後(例如，在開啟電力之後)將磁碟區位址指派至目標記憶體磁碟區。在數項實施例中，可跨重設命令維持經指派磁碟區位址，且可在一後續系統初始化之後將不同磁碟區位址指派至目標記憶體磁碟區。
對於方法601，共用一晶片啟用信號之記憶體單元之各者可自一先前狀態進入一非作用中(例如，取消選擇)狀態，此歸因於共用晶片啟用信號自一低狀態轉變至一高狀態。作為一實例，在晶片啟用信號轉變至高狀態之前，共用匯流排上之記憶體磁碟區(及因此數個記憶體單元)之一者將係處於作用中(例如，歸因於接收至該記憶體磁碟區之一低晶片啟用信號)且由系統控制器使用(例如，處理來 自控制器之命令)。在晶片啟用信號自低狀態轉變至高狀態之後，將撤銷啟動先前作用中記憶體磁碟區及共用晶片啟用信號之各其他記憶體磁碟區。如在方塊660處圖解說明，記憶體磁碟區等待晶片啟用信號自高(例如，非作用中)狀態切換至低(例如，作用中)狀態。
如在方塊665處圖解說明，在偵測到晶片啟用信號自高狀態切換(例如，轉變)至低狀態之後，共用晶片啟用信號之記憶體磁碟區啟動且判定由系統控制器發出的下一循環之一循環類型(例如，命令、位址或資料)。在數項實施例中，除非循環係一命令循環(例如，與一位址循環及/或一資料循環相反)，否則重新選擇先前選定記憶體磁碟區(例如，在晶片啟用信號轉變至高狀態之前處於作用中且由控制器使用的記憶體磁碟區)(且取消選擇其餘記憶體磁碟區)。例如，如在方塊675處圖解說明，回應於循環類型係一位址循環、資料輸入循環或資料輸出循環而重新選擇先前選定記憶體磁碟區(例如，包含先前選定記憶體磁碟區之記憶體裝置)。再者，如在方塊675處圖解說明，將重新選定的目標記憶體磁碟區之先前經指派終止器置於一監聽狀態。即，由於重新選擇先前選定記憶體磁碟區，故先前指派為選定磁碟區之終止器之該等記憶體單元返回至其等先前狀態(其係一監聽狀態)。因而，指派為選定磁碟區之終止器之記憶體單元監測提供給選定磁碟區之命令且在適當境況下執行ODT功能。終止器可係重新選定目標記憶體磁碟區內之數個記憶體單元(例如，LUN)或一未選定目標 記憶體磁碟區內之數個記憶體單元。
在圖6中圖解說明的實例中，若循環類型係一命令循環(例如，控制器執行一命令循環而非一位址或資料循環),則在方塊670處，可作出關於由系統控制器提供的命令類型之判定。在數項實施例中，由控制器提供的命令可指示數個記憶體裝置之一特定者內旨在執行接收至其之數個後續命令之一目標記憶體磁碟區。在數項實施例中，回應於該命令不指示數個記憶體裝置之一特定者內之一目標記憶體磁碟區，該數個記憶體裝置之各者返回至其等先前狀態。在多種實施例中，由與數個記憶體裝置之一者內之經指示目標記憶體磁碟區相關聯的一特定記憶體單元執行由控制器提供的(若干)後續命令。
在數項實施例中，除非由控制器發出且由數個記憶體磁碟區接收的命令係一特定類型的命令，否則重新選擇先前選定記憶體磁碟區。例如，如在方塊675處圖解說明，回應於命令係除一磁碟區選擇命令之外的一命令(例如，諸如一讀取命令、寫入命令、擦除命令或其他命令之一命令)而重新選擇先前選定的記憶體磁碟區(例如，包含先前選定的記憶體磁碟區之記憶體裝置)。如本文使用，一磁碟區選擇命令指代由控制器發出的一命令，該命令指示用以接收由控制器發出的一後續命令之一特定目標記憶體磁碟區(例如，包含後續命令所針對之記憶體單元之一特定目標記憶體磁碟區)之一磁碟區位址。在一些實施例中，磁碟區選擇命令係繼經由晶片啟用信號自高狀態切換至低 狀態而啟動數個記憶體磁碟區之後由系統控制器提供的一第一命令。
如在方塊680處圖解說明，由系統控制器選擇藉由命令(例如，磁碟區選擇命令)指示的一特定目標記憶體磁碟區。因而，啟動其中具有選定目標記憶體磁碟區之記憶體裝置且其餘記憶體裝置返回至其等各自先前狀態。因而，選定目標磁碟區保持作用中且對應選定目標磁碟區之數個記憶體單元執行來自系統控制器之後續命令直至選定目標磁碟區之一後續撤銷啟動(例如，歸因於晶片啟用信號切換至一高狀態)。再者，在數項實施例中，可將選定目標磁碟區之終止器置於一監聽狀態同時選定目標磁碟區保持選定。
在方塊685處，方法601包含判定一記憶體單元是否為當前選定目標記憶體磁碟區之部分或該記憶體單元是否處於一監聽狀態。若該記憶體單元並非當前選定目標記憶體磁碟區之部分或該記憶體單元未處於一監聽狀態，則如在方塊690處圖解說明，該記憶體單元取消選擇且保持非作用中直至晶片啟用信號自高狀態至低狀態之一下一轉變。若該記憶體單元係當前選定目標記憶體磁碟區之部分，則如在方塊695處圖解說明，該記憶體單元前進至執行命令(若適用)。再者，若記憶體系統包含一啟用晶粒上終止功能，則可針對選定磁碟區之記憶體單元執行適當ODT動作。若判定該記憶體單元處於一監聽狀態且係屬於一未選定目標記憶體磁碟區，則如在方塊699處圖解說明，該記 憶體單元可前進至針對未選定目標記憶體磁碟區上之記憶體單元執行適當ODT動作。本揭示內容之實施例不限於在圖6中圖解說明的實例。
本揭示內容包含用於控制記憶體之系統、裝置、記憶體控制器及方法。此種方法包含：啟動一記憶體裝置之一記憶體單元；繼啟動該記憶體單元之後，提供一命令給該記憶體裝置；及若該命令不指示一目標記憶體磁碟區，則使該記憶體單元返回至一先前狀態，其中若該命令指示與該記憶體單元相關聯的一目標記憶體磁碟區，則該記憶體單元保持作用中。
將瞭解當一元件稱為在另一元件「上」、「連接至」另一元件或與另一元件「耦合」時，其可直接在另一元件上、直接連接至另一元件或與另一元件直接耦合或者可存在中介元件。相比之下，當一元件稱為「直接在」另一元件上、「直接連接至」另一元件或與另一元件「直接耦合」時，不存在中介元件或層。如本文使用，術語「及/或」包含一或多個相關聯列舉項目之任何及所有組合。如本文使用，除非另有註解，否則術語「或」意味邏輯包含或。即，「A或B」可包含(僅A)、(僅B)或(A及B兩者)。換言之，「A或B」可意味「A及/或B」或者「A及B之一或多者」。
儘管本文已圖解說明及描述特定實施例，但是一般技術者將明白經計算以達成相同結果之一配置可替換展示的特定實施例。本揭示內容意欲涵蓋本揭示內容之一或多項實 施例之調適或變動。應瞭解已以一闡釋性方式且非限制性方式作出上文描述。熟習此項技術者在檢視上文描述之後將清楚上述實施例及本文未具體描述的其他實施例之組合。本揭示內容之一或多項實施例之範疇包含使用上述結構及方法之其他應用。因此，應參考隨附申請專利範圍以及此等申請專利範圍所授權之等效物之完整範圍而判定本揭示內容之一或多項實施例之範疇。
在先前實施方式中，為了精簡本揭示內容，將一些特徵集合在一單個實施例中。本揭示內容之方法並非解釋為反映本揭示內容之揭示實施例必須使用多於在各請求項中清楚列舉的特徵之意圖。實情係，如以下申請專利範圍反映，本發明標的可在於少於一單個揭示實施例之所有特徵。因此，將以下申請專利範圍併入實施方式中，各請求項獨立作為一個別實施例。
100‧‧‧計算系統
102‧‧‧主機
104‧‧‧記憶體系統
105‧‧‧處理器
106‧‧‧介面
107‧‧‧記憶體及匯流排控制
109‧‧‧周邊及匯流排控制器
111‧‧‧動態隨機存取記憶體(DRAM)
117‧‧‧快閃記憶體
118‧‧‧圖形使用者介面
119‧‧‧快閃磁碟
200‧‧‧系統
202‧‧‧主機
204‧‧‧記憶體系統
206‧‧‧主機介面
212-1至212-M‧‧‧記憶體單元
215‧‧‧記憶體系統控制器
220‧‧‧匯流排
230-1至230-N‧‧‧記憶體裝置
312-0‧‧‧記憶體單元
312-1‧‧‧記憶體單元
312-2‧‧‧記憶體單元
312-3‧‧‧記憶體單元
313-0‧‧‧目標磁碟區
313-1‧‧‧目標磁碟區
313-2‧‧‧目標磁碟區
313-3‧‧‧目標磁碟區
320‧‧‧匯流排
325‧‧‧系統控制器
327-0至327-N‧‧‧通道控制器
328-0‧‧‧晶片啟用(CE)接針
328-1‧‧‧晶片啟用(CE)接針
328-2‧‧‧晶片啟用(CE)接針
328-3‧‧‧晶片啟用(CE)接針
330-1‧‧‧第一記憶體裝置
330-2‧‧‧第二記憶體裝置
412-0‧‧‧記憶體單元
412-1‧‧‧記憶體單元
412-2‧‧‧記憶體單元
412-3‧‧‧記憶體單元
413-0‧‧‧目標磁碟區
413-1‧‧‧目標磁碟區
413-2‧‧‧目標磁碟區
413-3‧‧‧目標磁碟區
420‧‧‧匯流排
425‧‧‧系統控制器
427-0至427-N‧‧‧通道控制器
428-0‧‧‧晶片啟用(CE)接針
428-1‧‧‧晶片啟用(CE)接針
430-1至430-M‧‧‧記憶體裝置
513-0‧‧‧目標記憶體磁碟區
513-1‧‧‧目標記憶體磁碟區
513-2‧‧‧目標記憶體磁碟區
513-3‧‧‧目標記憶體磁碟區
530-0‧‧‧記憶體裝置
530-1‧‧‧記憶體裝置
530-2‧‧‧記憶體裝置
530-3‧‧‧記憶體裝置
538-1‧‧‧晶片啟用接針
539-0‧‧‧輸入接針
539-1‧‧‧輸入接針
539-2‧‧‧輸入接針
539-3‧‧‧輸入接針
541-0‧‧‧輸出接針
541-1‧‧‧輸出接針
541-2‧‧‧輸出接針
541-3‧‧‧輸出接針
544‧‧‧晶片啟用信號
圖1係根據本揭示內容之一或多項實施例之一計算系統之一方塊圖。
圖2係根據本揭示內容之一或多項實施例之經組態以控制記憶體之一系統之一部分之一方塊圖。
圖3係根據本揭示內容之一或多項實施例之經組態以控制記憶體之一系統之一部分之一方塊圖。
圖4係根據本揭示內容之一或多項實施例之經組態以控制記憶體之一系統之一部分之一方塊圖。
圖5係根據本揭示內容之一或多項實施例之經組態以控 制記憶體之一系統之一部分之一方塊圖。
圖6係圖解說明根據本揭示內容之一或多項實施例之用於控制記憶體之一方法之一流程圖。

Claims (39)

  1. 一種用於控制記憶體之方法，其包括：啟動一記憶體裝置之一記憶體單元；繼啟動該記憶體單元之後，判定由耦合至該記憶體裝置之一控制器發出之一循環之一循環類型；回應於判定該循環類型係一命令循環：判定提供給該經啟動的記憶體單元且對應於該命令循環之一命令是否係一磁碟區選擇命令；及若經判定該命令並非一磁碟區選擇命令而使得該命令不指示一目標記憶體磁碟區，則該記憶體單元返回至一先前狀態，其中若經判定該命令係一磁碟區選擇命令而使得該命令指示與該記憶體單元相關聯的一目標記憶體磁碟區，則該記憶體單元保持作用中；及回應於判定該循環類型係一位址循環及一資料循環中之至少一者，重新選擇一先前選定的記憶體磁碟區。
  2. 如請求項1之方法，其中啟動該記憶體單元包含提供一啟用信號給該記憶體裝置，其中該記憶體裝置與其他記憶體裝置共用該啟用信號。
  3. 如請求項2之方法，其中啟動該記憶體單元包含將該共用啟用信號自一第一狀態切換至一第二狀態。
  4. 如請求項2之方法，其中提供該啟用信號包含將該共用啟用信號自一控制器之一啟用終端提供給與該記憶體裝置相關聯的一各自啟用終端。
  5. 如請求項1之方法，其中若該命令不指示一目標記憶體 磁碟區，則使該記憶體單元返回至一先前狀態包含若該命令不指示一磁碟區位址，則使該記憶體單元返回至一先前狀態。
  6. 如請求項1之方法，其進一步包含在啟動該記憶體單元之前撤銷啟動該記憶體單元，其中使該記憶體單元返回至一先前狀態包含使該記憶體單元返回至緊接在撤銷啟動該記憶體單元之前之該記憶體單元之一狀態。
  7. 如請求項1之方法，其中該先前狀態包括一非作用中狀態。
  8. 如請求項1之方法，其中該先前狀態包括一窺探狀態。
  9. 如請求項1之方法，其進一步包含回應於該命令指示該目標記憶體磁碟區而將與除該目標記憶體磁碟區之外的一記憶體磁碟區相關聯的一記憶體單元置於一窺探狀態。
  10. 一種用於控制記憶體之方法，其包括：藉由將提供給數個記憶體裝置之一啟用信號自一第一狀態切換至一第二狀態而啟動數個記憶體磁碟區；判定由耦合至該數個記憶體裝置之一控制器隨後執行之一循環類型；回應於判定該循環類型係一命令循環：判定提供給該數個經啟動的記憶體單元且對應於該命令循環之一命令是否係一磁碟區選擇命令；回應於該命令係除一磁碟區選擇命令之外的一命令，在切換該信號之前先前處於作用中之該數個記憶 體磁碟區之一記憶體磁碟區保持作用中；及回應於該命令係一磁碟區選擇命令，由該磁碟區選擇命令指示的該記憶體磁碟區保持作用中；及回應於判定該循環類型並非一命令循環，重新選擇一先前選定的記憶體磁碟區。
  11. 如請求項10之方法，其包含回應於該命令係一磁碟區選擇命令，使未由該磁碟區選擇命令指示的該等記憶體磁碟區之至少一者返回至在該信號之該切換之前的其狀態。
  12. 如請求項10之方法，其包含回應於該命令係除一磁碟區選擇命令之外的一命令，在切換該信號之前先前並非處於作用中的該數個記憶體磁碟區之記憶體磁碟區返回至在該信號之該切換之前的其等各自狀態。
  13. 一種用於操作其中各包含一或多個目標記憶體磁碟區之數個記憶體裝置之方法，該方法包括：回應於偵測到一信號自一第一狀態至一第二狀態之一切換而啟動該數個記憶體裝置之數個記憶體磁碟區；判定由耦合至該數個記憶體裝置之一控制器隨後發出之一循環類型；回應於判定該循環類型係一命令循環：判定隨後提供給該數個經啟動的記憶體單元且對應於該命令循環之一命令是否係一磁碟區選擇命令；其中回應於判定該命令係一磁碟區選擇命令而使得該命令指示該數個記憶體裝置之一特定者內之一目標 記憶體磁碟區，該數個記憶體裝置之該特定者執行接收至其之一後續命令；且其中回應於判定該命令並非一磁碟區選擇命令而使得該命令不指示該數個記憶體裝置之一特定者內之一目標記憶體磁碟區，該數個記憶體裝置之各者返回至一先前裝置狀態；及回應於判定該循環類型係一位址循環及一資料循環中之至少一者，重新選擇一先前選定的記憶體磁碟區。
  14. 如請求項13之方法，其包含經由被該數個記憶體裝置共用的一匯流排接收該命令。
  15. 如請求項14之方法，其包含該數個記憶體裝置之至少兩者自經由該共用匯流排耦合至該數個記憶體裝置之該控制器之一單個晶片啟用終端接收該信號。
  16. 如請求項13之方法，其中回應於該命令指示該數個記憶體裝置之一特定者內之一目標記憶體磁碟區，除該數個記憶體裝置之該特定者之外的該等記憶體裝置之至少一者返回至在經偵測的該切換之前的其各自狀態。
  17. 一種用於控制記憶體之方法，其包括：啟動數個記憶體磁碟區，各記憶體磁碟區具有與其相關聯的一先前狀態；判定由耦合至該數個記憶體裝置之一控制器隨後發出之一循環類型；回應於判定該循環類型係一命令循環：判定隨後提供給該數個經啟動的記憶體單元且對應 於該命令循環之一命令是否係一選擇命令；回應於判定該命令係除一選擇命令之外的一命令，先前狀態為作用中之該數個記憶體磁碟區之一記憶體磁碟區保持作用中；及回應於判定該命令係一選擇命令，該選擇命令指示用以接收用於執行之一後續命令之該數個記憶體磁碟區之一選定者之一位址，由該選擇命令指示之該記憶體磁碟區保持作用中；及回應於判定該循環類型並非一命令循環，重新選擇一先前選定的記憶體磁碟區。
  18. 如請求項17之方法，其中啟動數個記憶體磁碟區包含經由使由該數個記憶體磁碟區共用的一啟用信號自一第一狀態轉變至一第二狀態而啟動該數個記憶體磁碟區。
  19. 如請求項18之方法，其包含將該啟用信號自該控制器提供給該數個記憶體磁碟區，其中該控制器之一啟用終端係耦合至數個記憶體裝置之各者之一各自啟用終端。
  20. 如請求項19之方法，其中與該等經啟動磁碟區相關聯的數個記憶體單元共用該數個記憶體裝置內之該啟用信號。
  21. 如請求項19之方法，其中該控制器之該啟用終端係一晶片啟用接針且該數個記憶體裝置之各者之該啟用終端係一晶片啟用接針，且其中提供該啟用信號包含將一晶片啟用信號提供給該數個記憶體裝置。
  22. 如請求項17之方法，其包含將用於執行之一後續命令提 供給該數個記憶體磁碟區之該選定者。
  23. 一種記憶體控制器，其包括：一第一介面，其用於耦合至一主機；及一第二介面，其用於耦合至數個記憶體裝置，且其中該記憶體控制器經組態以：藉由將提供給其之一共用信號自一第一狀態切換至一第二狀態而啟動該數個記憶體裝置之數個記憶體磁碟區；及發出一循環至經啟動之該數個記憶體裝置；其中回應於該循環係一命令循環：經啟動之該數個記憶體裝置判定隨後由該記憶體控制器提供之一命令是否係一磁碟區選擇命令；回應於該命令係一磁碟區選擇命令而使得該命令指示該等記憶體磁碟區之一者，該等記憶體磁碟區之該者保持作用中且執行自該記憶體控制器接收的一後續命令；且回應於該命令並非一磁碟區選擇命令而使得該命令不指示該數個記憶體磁碟區之任何者，該數個記憶體磁碟區之各者返回至在偵測到該切換之前的其各自狀態；及其中回應於該循環係一位址循環及一資料循環中之至少一者，重新選擇一先前選定的記憶體磁碟區。
  24. 如請求項23之記憶體控制器，其中將該共用信號自該記憶體控制器之一單個晶片啟用終端提供給該數個記憶體 裝置之各者之一各自晶片啟用終端。
  25. 一種用於控制記憶體之方法，其包括：藉由將提供給共用一匯流排之數個記憶體磁碟區之一信號自一第一狀態切換至一第二狀態而啟動該數個記憶體磁碟區；回應於繼該信號之該切換之後提供給該數個經啟動的記憶體磁碟區之一第一命令係除一磁碟區選擇命令之外的一命令，重新選擇在該切換該信號之前選定的該數個磁碟區之一磁碟區；及回應於繼該信號之該切換之後提供給該數個經啟動的記憶體磁碟區之該第一命令係一磁碟區選擇命令，選擇由該磁碟區選擇命令指示的該數個磁碟區之一磁碟區；其中該磁碟區選擇命令係經由一命令循環由一控制器發出，且包含該數個記憶體磁碟區之一特定者之一位址；及其中該數個記憶體磁碟區之該特定者之該位址係不同於經由一位址循環提供給該數個記憶體磁碟區之一位址。
  26. 一種包括一記憶體單元之記憶體系統，該記憶體單元經組態以：回應於偵測到一信號自一第一狀態至一第二狀態之一切換而啟動；自與一命令循環相關聯的一控制器接收一命令且回應於該命令指示與該記憶體單元相關聯的一磁碟區之一位 址而執行一後續命令；及回應於該命令不指示一目標磁碟區之一位址而返回至一先前狀態，該先前狀態係在偵測到該信號之該切換之前該記憶體單元之一狀態；及其中由接收自與該命令循環相關聯的該控制器之該命令所指示之該磁碟區之該位址係不同於由與位址循環相關聯的控制器所提供之位址。
  27. 如請求項26之記憶體系統，其中該記憶體單元包括具有與該記憶體單元相關聯的一啟用終端之一記憶體裝置，且進一步包含具有一啟用終端之該控制器，其中該記憶體裝置之該啟用終端經組態以自該控制器之該啟用終端接收該信號。
  28. 如請求項26之記憶體系統，其中該記憶體系統經組態以在初始化該系統之後指派該磁碟區位址。
  29. 如請求項26之記憶體系統，其中該記憶體系統經組態以跨重設命令維持該磁碟區位址。
  30. 一種包括一記憶體磁碟區之記憶體系統，該記憶體磁碟區經組態以：回應於偵測到一信號自一第一狀態至一第二狀態之一切換而啟動；自與一命令循環相關聯的一控制器接收一命令且回應於該命令指示該磁碟區而執行一後續命令；及回應於該命令不指示該磁碟區而返回至一先前狀態；其中由接收自與該命令循環相關聯的該控制器之該命 令所指示之該磁碟區係不同於由與位址循環相關聯的控制器所提供之位址。
  31. 如請求項30之記憶體系統，其中該磁碟區具有與其相關聯的一位址。
  32. 如請求項31之記憶體系統，其中該命令藉由提供該位址而指示該磁碟區。
  33. 如請求項31之記憶體系統，其中該系統經組態以在初始化該記憶體系統之後指派該位址。
  34. 如請求項30之記憶體系統，其中該磁碟區包含數個記憶體單元，各記憶體單元包含一記憶體陣列且可獨立地執行命令並報告狀態。
  35. 如請求項30之記憶體系統，其中該命令係由該磁碟區繼回應於偵測到該信號之該切換而啟動之後接收的一第一命令。
  36. 如請求項30之記憶體系統，其中該信號被另一磁碟區共用。
  37. 如請求項36之記憶體系統，其中該等磁碟區之各者係與一各自記憶體裝置之一各自啟用終端相關聯。
  38. 如請求項37之記憶體系統，其中該信號係一晶片啟用信號，且其中該等啟用終端之各者係該各自記憶體裝置之一各自晶片啟用接針。
  39. 一種用於控制記憶體之方法，其包括：啟動數個記憶體裝置，各記憶體裝置包含數個記憶體磁碟區； 將一命令提供給與由一控制器發出之一命令循環相關聯的該數個經啟動的記憶體裝置；及回應於該命令指示該數個記憶體裝置之一者內之該數個記憶體磁碟區之一記憶體磁碟區，由該命令指示的該記憶體磁碟區保持作用中且將該等其餘目標記憶體磁碟區置於一未選定狀態；及其中由提供給與由該控制器發出之該命令循環相關聯的該數個經啟動的記憶體裝置之該命令所指示之該磁碟區係不同於由與位址循環相關聯的控制器所提供之位址。
TW101107757A 2011-03-11 2012-03-07 用於控制記憶體之系統、裝置、記憶體控制器及方法 TWI507875B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/046,439 US9239806B2 (en) 2011-03-11 2011-03-11 Systems, devices, memory controllers, and methods for controlling memory

Publications (2)

Publication Number Publication Date
TW201243607A TW201243607A (en) 2012-11-01
TWI507875B true TWI507875B (zh) 2015-11-11

Family

ID=46797115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107757A TWI507875B (zh) 2011-03-11 2012-03-07 用於控制記憶體之系統、裝置、記憶體控制器及方法

Country Status (7)

Country Link
US (2) US9239806B2 (zh)
EP (4) EP4357926A2 (zh)
JP (2) JP5745107B2 (zh)
KR (1) KR101580378B1 (zh)
CN (1) CN103430160B (zh)
TW (1) TWI507875B (zh)
WO (1) WO2012125363A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9239806B2 (en) * 2011-03-11 2016-01-19 Micron Technology, Inc. Systems, devices, memory controllers, and methods for controlling memory
US9195530B1 (en) * 2011-09-06 2015-11-24 Western Digital Technologies, Inc. Systems and methods for improved data management in data storage systems
US8713357B1 (en) 2011-09-06 2014-04-29 Western Digital Technologies, Inc. Systems and methods for detailed error reporting in data storage systems
US8707104B1 (en) 2011-09-06 2014-04-22 Western Digital Technologies, Inc. Systems and methods for error injection in data storage systems
US8700834B2 (en) 2011-09-06 2014-04-15 Western Digital Technologies, Inc. Systems and methods for an enhanced controller architecture in data storage systems
US9053008B1 (en) 2012-03-26 2015-06-09 Western Digital Technologies, Inc. Systems and methods for providing inline parameter service in data storage devices
US9117504B2 (en) 2013-07-03 2015-08-25 Micron Technology, Inc. Volume select for affecting a state of a non-selected memory volume
US10521387B2 (en) 2014-02-07 2019-12-31 Toshiba Memory Corporation NAND switch
US9933980B2 (en) 2014-02-24 2018-04-03 Toshiba Memory Corporation NAND raid controller for connection between an SSD controller and multiple non-volatile storage units
US10339079B2 (en) * 2014-06-02 2019-07-02 Western Digital Technologies, Inc. System and method of interleaving data retrieved from first and second buffers
TWI507876B (zh) * 2014-07-21 2015-11-11 Phison Electronics Corp 記憶體儲存裝置及控制方法、記憶體控制電路單元及模組
US9502118B2 (en) * 2014-09-26 2016-11-22 Intel Corporation NAND memory addressing
US20170255412A1 (en) * 2016-03-04 2017-09-07 Intel Corporation Techniques for Command Based On Die Termination
US10872055B2 (en) 2016-08-02 2020-12-22 Qualcomm Incorporated Triple-data-rate technique for a synchronous link
KR20180038109A (ko) * 2016-10-05 2018-04-16 삼성전자주식회사 모니터링 회로를 포함하는 전자 장치 및 그것에 포함되는 스토리지 장치
US10621117B2 (en) * 2017-06-15 2020-04-14 Micron Technology, Inc. Controlling memory devices using a shared channel
US11371285B2 (en) 2018-05-25 2022-06-28 Overhead Door Corporation Rolling door guide area heating method and system
US11068168B2 (en) 2018-07-17 2021-07-20 Micron Technology, Inc. Managing storage performance consistency with feedback control
US20200387444A1 (en) * 2019-06-06 2020-12-10 Micron Technology, Inc. Extended memory interface
KR20210010691A (ko) 2019-07-17 2021-01-28 삼성전자주식회사 메모리 장치 및 메모리 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338113B1 (en) * 1998-06-10 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Memory module system having multiple memory modules
US20100070693A1 (en) * 2005-10-13 2010-03-18 Sandisk Corporation Initialization of flash storage via an embedded controller
US20100174851A1 (en) * 2009-01-08 2010-07-08 Micron Technology, Inc. Memory system controller
TW201104438A (en) * 2009-06-03 2011-02-01 Micron Technology Inc Methods for controlling host memory access with memory devices and systems
TW201104436A (en) * 2009-03-24 2011-02-01 Micron Technology Inc Memory systems with a plurality of structures and methods for operating the same
US20110055604A1 (en) * 2008-04-21 2011-03-03 Adaptive Computing Enterprises Inc. formerly known as Cluster Resources, Inc. System and method for managing energy consumption in a compute environment

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430724A (en) * 1980-06-26 1984-02-07 Texas Instruments Incorporated Memory interface system having combined command, address and data buss
US5056015A (en) 1988-03-23 1991-10-08 Du Pont Pixel Systems Limited Architectures for serial or parallel loading of writable control store
US6175891B1 (en) 1997-04-23 2001-01-16 Micron Technology, Inc. System and method for assigning addresses to memory devices
JP3853537B2 (ja) 1999-04-30 2006-12-06 株式会社日立製作所 半導体メモリファイルシステム
JP2001167586A (ja) 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置
US8341332B2 (en) 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US6618791B1 (en) 2000-09-29 2003-09-09 Intel Corporation System and method for controlling power states of a memory device via detection of a chip select signal
US7142461B2 (en) 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
KR100697270B1 (ko) 2004-12-10 2007-03-21 삼성전자주식회사 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법
JP2006293889A (ja) 2005-04-14 2006-10-26 Oki Electric Ind Co Ltd チップイネーブル制御回路、メモリ制御回路、及びデータ処理システム
US20070076502A1 (en) 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
JP4955990B2 (ja) 2005-12-14 2012-06-20 株式会社東芝 不揮発性半導体記憶装置
CA2659828A1 (en) 2006-08-22 2008-02-28 Mosaid Technologies Incorporated Scalable memory system
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
JP5019573B2 (ja) 2006-10-18 2012-09-05 キヤノン株式会社 メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路
US7925854B2 (en) 2006-12-06 2011-04-12 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type
US7778057B2 (en) 2007-02-26 2010-08-17 Sandisk Corporation PCB circuit modification from multiple to individual chip enable signals
US7831742B2 (en) 2007-08-10 2010-11-09 Qimonda Ag Method and device for enumeration
US8195899B2 (en) 2008-09-26 2012-06-05 Micron Technology, Inc. Memory cell operation
KR20100101959A (ko) 2009-03-10 2010-09-20 삼성전자주식회사 저장 장치
JP4856208B2 (ja) 2009-03-30 2012-01-18 株式会社東芝 半導体装置
JP5259481B2 (ja) 2009-04-14 2013-08-07 株式会社東芝 不揮発性半導体記憶装置
US8531806B2 (en) * 2011-03-01 2013-09-10 Qualcomm Incorporated Distributed building blocks of R-C clamping circuitry in semiconductor die core area
US9239806B2 (en) * 2011-03-11 2016-01-19 Micron Technology, Inc. Systems, devices, memory controllers, and methods for controlling memory
US8856482B2 (en) 2011-03-11 2014-10-07 Micron Technology, Inc. Systems, devices, memory controllers, and methods for memory initialization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338113B1 (en) * 1998-06-10 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Memory module system having multiple memory modules
US20100070693A1 (en) * 2005-10-13 2010-03-18 Sandisk Corporation Initialization of flash storage via an embedded controller
US20110055604A1 (en) * 2008-04-21 2011-03-03 Adaptive Computing Enterprises Inc. formerly known as Cluster Resources, Inc. System and method for managing energy consumption in a compute environment
US20100174851A1 (en) * 2009-01-08 2010-07-08 Micron Technology, Inc. Memory system controller
TW201104436A (en) * 2009-03-24 2011-02-01 Micron Technology Inc Memory systems with a plurality of structures and methods for operating the same
TW201104438A (en) * 2009-06-03 2011-02-01 Micron Technology Inc Methods for controlling host memory access with memory devices and systems

Also Published As

Publication number Publication date
EP2684138A4 (en) 2015-04-08
EP3454221A1 (en) 2019-03-13
WO2012125363A2 (en) 2012-09-20
US20120233380A1 (en) 2012-09-13
TW201243607A (en) 2012-11-01
CN103430160A (zh) 2013-12-04
EP2684138A2 (en) 2014-01-15
CN103430160B (zh) 2016-04-06
EP2684138B1 (en) 2018-10-24
US9239806B2 (en) 2016-01-19
KR101580378B1 (ko) 2015-12-28
JP2014509024A (ja) 2014-04-10
EP3866018B1 (en) 2024-04-24
JP6047196B2 (ja) 2016-12-21
WO2012125363A3 (en) 2012-11-29
EP4357926A2 (en) 2024-04-24
EP3454221B1 (en) 2021-05-05
JP2015158945A (ja) 2015-09-03
EP3866018A1 (en) 2021-08-18
US9524118B2 (en) 2016-12-20
JP5745107B2 (ja) 2015-07-08
US20160132264A1 (en) 2016-05-12
KR20130136524A (ko) 2013-12-12

Similar Documents

Publication Publication Date Title
TWI507875B (zh) 用於控制記憶體之系統、裝置、記憶體控制器及方法
TWI529533B (zh) 系統，裝置，記憶體控制器，以及用於記憶體初始化之方法
JP5669951B2 (ja) コピーバック動作
US9520170B2 (en) Volume select for affecting a state of a non-selected memory volume
KR20210091647A (ko) 비휘발성 메모리에 대한 자동 증분 기입 카운트
US10290350B2 (en) Overlapping write schemes for cross-point non-volatile memory devices
TWI599878B (zh) 資料信號反映