TWI506530B

TWI506530B - 外部儲存裝置

Info

Publication number: TWI506530B
Application number: TW101102772A
Authority: TW
Inventors: Martin Kuster
Original assignee: Martin Kuster
Priority date: 2011-01-31
Filing date: 2012-01-30
Publication date: 2015-11-01
Also published as: CA2766360A1; CA2766360C; US8705243B2; US20120200996A1; US8693206B2; US20130141862A1; CN109192231A; MX2012001304A; TW201234260A; AU2012200499A1; CN102723101A

Description

外部儲存裝置

本申請案係相關於2011年元月31日提申之美國專利臨時申請案第61/438,139號”USB 3 COB STICK”及2011年二月十四提申之美國專利臨時申請案第61/442,379號”USB 3 STICK BACK CONTACT”，及請求其優先權權利。該’139及’379號申請案在此併入以供參考其全文。本發明係相關於行動儲存裝置及其類似產品。

通用串列匯流排(USB)卡，係由整合至USB界面的記憶體資料儲存裝置加以組成。USB卡的用途典型地相似於先前所用軟碟或CD-ROMs。然而，USB卡係較小、較快，擁有數千倍以上的容量，及更加耐用與可靠。如果是晶載板封裝(COB)快閃記憶體的USB卡，USB控制器及快閃記憶體能夠結合成為一個結構，其可嵌入印刷電路板(PCB)的一側上，連同該USB連接位在相對的表面上。

支配USB連接設計的USB標準自從最早於1994年釋出之後，已經經歷數個版本。第一廣泛採用的版本係USB1.1，具體的資料速率為1.5Mbit/s(低頻寬)及12Mbit/s(全頻寬)。USB1.1在2000年係由USB2.0加以取代。USB2.0提供較高的最大資料速率480Mbit/s(高速)。在這個版本中，USB2.0纜線具有四條金屬線，兩條金屬線用於供電(+5伏特及接地)及一對雙絞金屬線用於承載資料。在USB2.0設計中，相同於USB1.1，資料係每一次在一個方向上傳輸(下游或上游)。

在2008年，一種新的USB3.0標準被宣布。USB3.0包含一種新的”超級速度”匯流排，其提供5.0Gbit/s的第四種資料傳輸模式。為了取得這種已增加的吞吐率(throughput)，USB3.0能夠擁有總數為8條的金屬線，兩條金屬線用於供電(+5伏特及接地)、一對雙絞金屬線用於承載非超級速度的資料(允許與較早版本的USB裝置進行回溯相容)、及用於承載超級速度資料的兩個不同對的金屬線。透過這兩個不同對，產生全雙工發信。

在今天，由於必須再設計支承USB3.0標準的母板硬體，及必須改變操作系統來支承USB3.0標準，所以USB3.0標準的採用已經下降。為了簡化對於USB3.0標準的傳輸，令人想要的是，將現存USB2.0COB卡加以修改而也包含USB3.0連接。

因為USB2.0COB卡構形係一矩形設計，其元件鑲嵌在PCB的一側上，及USB2.0連接在該PCB的相對側上安置快閃，所以其形狀及構形並未準備好允許USB3.0連接被添加到現存USB2.0COB卡中。在USB3.0即將成為標準及遠遠比USB2.0更加快速之下，令人想要的是，提供一種設計，其將USB3.0連接併入現存USB2.0COB卡中，以致於USBCOB卡可能連接到兩個USB標準版本之任一者。

本發明的實施例可包括一種外部儲存裝置，其具有一基板、一電耦合至該基板的控制器、至少一個電耦合至該基板的記憶體晶片堆疊、多數個電耦合至該基板的連接銷、及一電耦合至該基板的安裝桿。該外部裝置係加以構形來支承至少兩個在界面機械式相異的USB標準。該安裝桿可被安裝在該基板的元件表面及可實質地由一包圍該基板的外殼加以包覆。在這些實施例中，該外部裝置可包括位在所有側面上的實質平場的表面。該安裝桿也可包括多數個彈簧。在某些實施例中，該多數個彈簧可包含一耦合突出部，其位在每一彈簧末端附近。該耦合突出部可加以構形而延伸穿過在元件表面上未壓縮位置內的多數個穿孔。

在其他實施例中，該外部儲存裝置可包括該基板、電耦合至該基板的控制器、電耦合至該基板的記憶體晶片堆疊、電耦合至該基板的多數個連接銷、及一電耦合至該基板的接觸桿。該外部裝置係加以構形來支承至少兩個在界面機械式相異的USB標準。該接觸桿可被安裝在該基板的連接表面，及也可包含一外蓋。在這些實施例中，該接觸桿包括多數個延伸部。在某些實施例中，該多數個延伸部可包含一耦合突出部，其位在每一延伸部末端附近。該耦合突出部可加以構形而延伸穿過該外蓋上未壓縮位置上的多數個穿孔。

該記憶體晶片堆疊可安裝在該基板的元件表面或連接表面。在某些實施例中，該外部儲存裝置進一步包括多數個記憶體晶片堆疊。在這些實施例中，至少一個記憶體晶片堆疊係附著在該基板的連接表面，及至少一個記憶體晶片堆疊係附著在該基板的元件表面。該記憶體晶片堆疊可分別包括多數個晶片。在某些實施例中，至少兩個記憶體晶片堆疊係堆疊成一種重疊配置。

以下描述的本發明實施例提供一種外部儲存裝置，可連同多重界面連接標準加以使用。雖然該設計係配合外部儲存裝置使用而加以討論，但是它們絕非意謂局限在此。無寧說是，這些設計的實施例可利用於其他耦合至任何型式串列匯流排連接、平行匯流排連接或其他所想要者的裝置。

第一~三十四圖圖解一外部儲存裝置10的實施例。在第八~十三圖所示的實施例中，裝置10包括一基板12、一連接器14、一控制器16及至少一記憶體晶片堆疊18。

如第十一及第十三圖所示，基板12可為一印刷電路板(PCB)，其用於機械式地支承及電連接該裝置10的其他元件。在某些實施例中，基板12可包含一元件表面24及一連接表面26。振盪器、LED狀態燈、離散元件、或其他合適的裝置等物件，可被安裝及電耦合至該元件表面24及/或連接表面26。

在某些實施例中，如第一~二圖、第七~十圖、第十二圖，連接器 14可位在基板12末端46附近，及加以構形而插入相對應的連接器。在某些實施例中，該連接器14可加以構形而耦合至相對應的USB2.0連接器、USB3.0連接器或與前述任一USB標準係正向或反向相容的任何其他標準、其他合適的串列匯流排連接、平行匯流排連接、或其他所要者。然而一般精於本項技藝人士將瞭解的是，該連接標準可為任何能夠取得所想要的裝置10性能的合適的連接標準。

在某些實施例中，例如第八~十圖所示的實施例，該連接器14可包括多數個連接銷20及一接觸桿22。在這些實施例中，連接銷20可安裝或鑲嵌在基板12的連接表面26，及電耦合至該基板12。在某些實施例中，例如相對應連接器係USB2.0連接器或與USB2.0係正向或反向相容的任何其他標準，當該連接器14係插入相對應的USB2.0連接器時，該連接銷20可加以構形而電耦合至電源及接地線及相對應USB2.0的一對絞線(用於高速及較低的資料傳輸)。在第一~二圖、七~十圖及十二圖所示的實施例中，連接器14可包括四個連接銷20。然而，一般精於本項技藝人士將瞭解的是，任何合適的連接銷20的數目及構形，可用於連接USB2.0標準或其他合適的標準。

在某些實施例中，例如第八~十圖所示的實施例，接觸桿22可透過多數個耦合點28而加以安裝在連接表面26及電耦合到基板12。在這些實施例中，如第二圖所示，基板12包括五個耦合點28。然而一般精於本項技藝人士將瞭解的是，任何合適的耦合點28數目及構形均得使用。在其他構形中，該耦合點28係加以構形而電耦合到其他類型的額外元件。在這些實施例中，接觸桿22形成一個突出部於其他實質平坦的連接表面26上。

在某些實施例中，如最佳地圖解於第三~六圖者，該接觸桿22包括一板子30及一外蓋32。在這些實施例中，如第四圖所示，板子30可為一PCB，其中板子30的一個末端34能夠包含多數個連接墊36。在某些實施例中，該板子30可包括五個連接墊36，如第四圖及六~七圖所示。然而一般精於本項技藝人士將會瞭解，任何合適的連接墊36數目及構形均可結合USB3.0標準或其他合適的標準來使用。

連接墊36可安置在板子30，進而在接觸桿22被安裝到連接表面26時，實質地對準耦合點28的位置，如第七圖所示。連接墊36係依照允許每一連接墊36被電耦合到相對應耦合點28的適當方式，而被焊接至或電耦合至耦合點28。

在某些實施例中，如第二圖所示，耦合點28可被安裝到或嵌入基板12的連接表面26，及電耦合到基板12。在這些實施例中，耦合點28可安置在連接銷30附近及/或之後。在其他實施例中，耦合點28可被安裝或嵌入元件表面24，同時連接銷20可被安裝或嵌入連接表面26或反之亦然。一般精於本項技藝人士將明白的是，耦合點28可位在基板12上允許接觸桿22電耦合至基板12的任何適當的位置。

板子30能夠包含多數個延伸部38，如最佳地見於第四圖及第六~七圖者。在某些實施例中，每一延伸部38也可為PCB，其具有某些彈性屬性，使延伸部38在彎曲時，施放一作用力而回復至其原初位置。一般精於本項技藝人士將瞭解的是，該延伸部38可由任何合適的材料加以製成，及具有任何合適的設計，而在連接器14被插入相對應的連接器時，允許接觸桿22電耦合至相對應的連接器。

在這些實施例中，如第四圖所示，每一延伸部38能夠包含一耦合突出部40，其被安置在每一延伸部38的末端42附近。耦合突出部40可依照一種允許耦合突出部40被電耦合至相對應連接墊36的合適的方式，而被焊接或電耦合至延伸部38。耦合突出部40可具有任何合適的形狀，在連接器14被插入相對應的連接器時，與相對應的連接器充足地接觸。合適形狀的例子包含但不限於三角形、L形、U形、T形、具有環狀或矩形橫斷面形狀的實心突出、或其他合適的形狀。

在某些實施例中，例如第三圖所示的實施例，外蓋32可安置在板子30之上。外蓋32可由(包含但不限於)任何高耐熱塑膠、聚合物、或其他合適的材料等材料加以製成。如第三及第五圖所示，外蓋32也可包含多數個穿孔44，其位在多數個延伸部38之上，及每一延伸部38的末端42附近。穿孔44係加以構形而在延伸部38處於未壓縮位置時允許耦合突出部40延伸穿過穿孔44。

在某些實施例中，連接器14可安置在基板12的末端46附近，以致於連接銷20(當被插入相對應USB2.0連接器或與USB2.0標準正向或反向相容的任何其他標準時)，或連接銷20及耦合突出部40(當被插入相對應USB3.0連接器或與USB3.0標準正向或反向相容的任何其他標準時)，電耦合至該相對應的USB連接器。當連接器14被插入相對應的USB3.0連接器(未示)時，該USB3.0連接器加壓至該耦合突出部40，然後施加一彎曲力至該延伸部38。當延伸部38係藉由USB3.0連接器加以彎曲時，之後，每一延伸部38的該彈簧負載設計施加一作用力至USB3.0連接器及該耦合突出部40，確保元件係穩定地及導電地加以耦合。在某些實施例中，如第六圖所示，一球48可安置在相對於耦合突出部40的每一延伸部38的末端42之上。球48可由(包含但不限於)聚矽氧、普通橡膠、乳膠、或其他合適材料等等材料來製成。又，球48可為金屬彈簧或微彈簧。一般精於本項技藝人士將會明瞭，球48可具有任何合適的結構或形狀，其提供彈性性質給予延伸部38。球48提供額外的作用力，當連接器14係插入相對應的USB3.0連接器時，因為球48在連接器14被插入相對應的USB3.0時係至少一部份地被壓縮，所以在相對應的USB3.0及每一耦合突出部40之間產生一穩固的電耦合。

在其他實施例中，例如第十二圖中所示的實施例，連接器14可包括多數個前述的連接銷20，連同一安裝桿50。如最佳地圖解於第十三圖者，該安裝桿50係安置在元件表面24之上，以致於連接表面26在想要時可維持成實質平坦。在這些實施例中，如最佳地顯示於第十三~十五圖者，安裝桿50可包括多數個接觸彈簧52。每一彈簧52係由撓性材料加以形成，其在彎曲或受壓縮時，施放一作用力來回復至其原來形狀。一般精於本項技藝人士將明瞭的是，彈簧52可由任何合適材料加以製成，及具有任何適當的設計，而在連接器14被插入相對應連接器時，允許安裝桿50電耦合至該相對應的連接器。

如第十五圖所示，安裝桿50也可包含多數個插座54，其加以塑形而收容該接觸彈簧52。如第十四圖所示，每一彈簧52可包含一鈎部56，其將彈簧52安裝至及電耦合至安裝桿50的一個緣部58，如最佳地顯示於第十五圖者。在某些實施例中，如第十四圖所示者，鈎部56可具有U形，其實質地順應緣部58的形狀。在其他實施例中，鈎部56可實質地筆直，及被設計來插入緣部58之上的相對應的穿孔。一般精於本項技藝人士將明瞭的是，任何合適的耦合裝置可在鈎部56及緣部58之間加以使用。

每一彈簧52也可包含一耦合突出部60，如最佳地圖解於第十四~十五圖者。在某些實施例中，該耦合突出部60可整體地與該彈簧52一同形成。在其他實施例中，該耦合突出部60可依照一允許該耦合突出部60被電耦合至該基板12的適當方式，而加以焊接或電耦合至彈簧52。耦合突出部60可具有任何合適的形狀，在連接器14被插入相對應的連接器時，充份地與相對應的連接器進行接觸。合適形狀的例子包含但不限於三角形、L形、U形、T形、具有環狀或矩形橫斷面形狀的實心突出部、或其他合適的形狀。

在這些實施例中，安裝桿50可安裝在、及直接地電耦合至基板12。藉由在裝置10的內組合部之內併入安裝桿50，安裝桿50係直接地電耦合至基板12而無需焊接該安裝桿50至多數個耦合點28上。然而，一般精於本項技藝人士將明瞭的是，安裝桿50及/或彈簧52任何合適的構形，係可聯合USB3.0或其他合適的標準共同使用。如第十七、十九、二十一、二十三、二十五、二十七、三十及三十二圖所示，一般精於本項技藝人士將明白，安裝桿50可安置在任何相對於基板12係合適的定位。

然後安裝桿50可透過耦合突出部60而將基板12電耦合至相對應的連接器。在這些實施例中，多數個穿孔62係安置在多數個連接銷20附近的元件表面24之上。耦合突出部60係加以構形而在彈簧52處於未加壓位置時，延伸穿過穿孔62。

當連接器14插入相對應的USB3.0連接器(未示)時，USB3.0連接器施壓至耦合突出部60，接著施加一壓力至該彈簧52。當彈簧52受到USB3.0連接器壓縮時，每一彈簧52的彈簧負載設計接著在連接器14插入相對應的USB3.0連接器時，施加一作用力而在USB3.0及每一耦合突出部60之間產生穩固的電耦合。

在本文所述的許多實施例中，一外殼66可用於包覆已組合的基板12及元件。在某些實施例中，一密封劑可施加到安裝桿50，以便在組合期間，避免該外殼材料流入安裝桿50及裝置10的內組合件。具體地說，可以使用膠水或環氧樹脂來確保緊密連接及避免該外殼材料被引入接觸桿22下方的空間。

安裝桿50係安裝在元件表面24的實施例中，該安裝桿50並未在實質平坦的連接表面26之上形成一突出物。在某些實施例中，安裝桿50的厚度可能不超過被安置在元件表面24上的其他元件之厚度，因此，允許連接器14的至少該安裝桿50部份被併入現有尺寸的裝置10中。又，接觸彈簧52的可伸縮設計可能允許耦合突出部60在裝置10被插入相對應的USB2.0連接器時，完全地收縮在外殼66之內。

又，藉由將安裝桿50併入外殼66之內，因為裝置10被組合成為一個容易藉由取放式組合機來處理的單一部件，所以吞吐量受到改良。

在其他實施例中，如第三十五圖所示的實施例，連接器14可包括前述的接觸桿22及彈簧52的組合。在這些實施例中，連接銷20可安裝到或嵌入接觸桿22的外蓋32，及電耦合至基板12。外蓋32也可包含多數個穿孔44，其位在連接销20附近及/或之後。每一彈簧52可被安裝到接觸桿22，以致於耦合突出部60在彈簧52處未壓縮位置時，延伸穿過每一穿孔44。每一彈簧52也可包含一連接墊36，其可連同彈簧52而整體成形，以允許該耦合突出部60電耦合至基板12的合適方式而被焊接或電耦合至彈簧52。

在這些實施例中，例如第十六~三十二圖所示者，記憶體晶片堆疊18可包含至少一個晶片64。例如，在第十六~十九圖及二十二~二十三圖中，每一個記憶體晶片堆疊18能夠包含一個單一的晶片64。第二十~二十一圖及二十四~三十圖所示的記憶體晶片堆疊18，每一記憶體晶片堆疊內可包含兩個晶片64。第三十一~三十四圖中所示的每一記憶體晶片堆疊18，每一記憶體晶片堆疊18之內可包含四個晶片64。一般精於本項技藝人士將明瞭的是，記憶體晶片堆疊18可包含1、2、4或任何合適數目的晶片64。每一晶片64可包含連接器68，其將晶片64連接到一記憶體通道，其接著連接該晶片64至控制器16。在某些實施例中，該設計可包含一對記憶體通道70，亦稱為雙通道加工(dual channel processing)，其中每一晶片64(在具有兩個晶片64的記憶體晶片堆疊18中)係連接至每一記憶體通道70。以一雙通道構形，該控制器16可同時地或分離地存取每一晶片64。結果，以雙通道加工能夠以兩倍的快速來執行傳輸。

在包含多於一個晶片64的記憶體晶片堆疊18中，晶片64可依照多種堆疊式樣而被排列在記憶體晶片堆疊18之內。例如，如第三十三~三十四圖所示者，晶片64可被排列成一種梯階式樣(第三十三圖)，一種交替式樣(第三十四圖)，一種直線堆疊，或其他合適的堆疊排列。允許連接器68從每一晶片64到達記憶體通道70的任何合適的晶片64排列，均可加以使用。在某些實施例中，如第二十~二十一圖、二十四~三十圖及三十四圖所示者，每一晶片64可從每一相鄰晶片64旋轉180度。藉由將晶片64堆疊成旋轉的定位，因為產熱元件(如連接器68)並未彼此相鄰，所以熱分佈受到改良。

在某些實施例中，如第十六~十七圖及二十~二十一圖所示者，單一的記憶體晶片堆疊18可以安裝到及電耦合至基板12。在其他實施例中，如第十八~十九圖、二十四~二十八圖及三十一~三十二圖，裝置10可包括兩個記憶體晶片堆疊18。在其他實施例中，如第二十二~二十三圖及二十九~三十圖所示，裝置10可包括四個記憶體晶片堆疊18。在某些實施例中，記憶體晶片堆疊18係彼此相對排列，以致於記憶體晶片堆疊18係平均分布在元件表面24之上及相對的元件表面24A(第十八~十九圖、二十二~二十五圖及二十九~三十圖)之上，可以只安置在元件表面24之上(第十六~十七圖、二十~二十一圖、二十六~二十七圖、及三十一~三十二圖)，或可以只安置在相對的元件表面24A之上(第二十八圖)。然而一般精於本項技藝人士將明瞭的是，記憶體晶片堆疊18在元件表面24上、及相對元件表面24A上的任何合適的位置及分佈，均可加以利用來取得所想要的裝置10性能。

額外的記憶體晶片堆疊18的收容，提供額外的資料速度給予裝置10。在第二十四~二十八圖所示的實施例中，其中包含兩個雙通道構形的記憶體晶片堆疊18(其中每一記憶體晶片堆疊18具有兩個晶片64)，利用兩個記憶體晶片堆疊18，從兩個通道的設計增加成為四個通道操作，這大約加倍資料速度。在第二十九~三十圖所示的其他實施例中，其中包含四個雙通道構形的記憶體晶片堆疊18(其中每一記憶體晶片堆疊18具有兩個晶片64)，該設計具有八通道操作，這大約使資料速度變成四倍。

可替換的是，如第三十一~三十二圖所示，八通道操作可透過使用兩個記憶體晶片堆疊18(其中每一記憶體晶片堆疊18具有四個晶片64)及每一晶片64一個分離的記憶體通道70來取得。在這些實施例中，為了縮小連接器68的高度，每一晶片64至該記憶體通道70之間的連接器68，可通過位在晶片64及記憶體通道70之間的其他晶片64。

在兩個記憶體晶片堆疊18彼此相鄰安置(在元件表面24之上或在相對元件表面24A之上)的實施例中，每一記憶體晶片堆疊18的晶片64能夠彼此堆疊成一重疊配置而保護在基板12上的空間。

一般精於本項技藝人士將明瞭的是，晶片64及記憶體晶片堆疊18的任何合適的數目及構形，均可加以使用而取得所想要的資料速度及裝置10的密集式設計。

上述係為了解說、示範及描述本發明實施例而加以提供。一般精於本項技藝人士將會瞭解，在不離開本發明範圍或精神之下，可以完成這些實施例的進一步修改及改編。

10‧‧‧外部儲存裝置

12‧‧‧基板

14‧‧‧連接器

16‧‧‧控制器

18‧‧‧記憶體晶片堆疊

20‧‧‧連接銷

22‧‧‧接觸桿

24‧‧‧元件表面

26‧‧‧連接表面

28‧‧‧耦合點

30‧‧‧板子

32‧‧‧外蓋

34‧‧‧末端

36‧‧‧連接墊

38‧‧‧延伸部

40‧‧‧耦合突出部

42‧‧‧末端

44‧‧‧穿孔

46‧‧‧末端

48‧‧‧球

50‧‧‧安裝桿

52‧‧‧接觸彈簧

54‧‧‧插座

56‧‧‧鈎部

58‧‧‧緣部

60‧‧‧耦合突出部

62‧‧‧穿孔

64‧‧‧晶片

66‧‧‧外殼

68‧‧‧連接器

70‧‧‧記憶體通道

第一圖係依照本發明某實施例的外部儲存裝置的前透視圖。

第二圖係第一圖之外部儲存裝置的前透視圖，其中設有耦合點。

第三圖係用於第二圖之外部儲存裝置的接觸桿之透視圖。

第四圖係第三圖之接觸桿的板子。

第五圖係第三圖之接觸桿的外蓋。

第六圖係第三圖之接觸桿的底視圖。

第七圖係第四圖之板子與第二圖之外部儲存裝置一同使用時的前透視圖。

第八圖係第三圖之接觸桿與第二圖之外部儲存裝置一同使用時的前透視圖。

第九圖係第四圖之板子與依照本發明另一實施例之外部儲存裝置一同使用時的前透視圖。

第十圖係第四圖的板子與依照本發明另一實施例之外部儲存裝置一同使用時的前透視圖。

第十一圖係第二圖之外部儲存裝置的背透視圖。

第十二圖係依照本發明另一實施例之外部儲存裝置的前透視圖。

第十三圖係第十二圖之外部儲存裝置之背透視圖。

第十四圖係第十二圖之外部儲存裝置的安裝桿之彈簧的透視圖。

第十五圖係第十二圖之外部儲存裝置的安裝桿之透視圖。

第十六圖係第二圖之外部儲存裝置的側視圖，其具有一位在基板元件表面上的單一的記憶體晶片堆疊，該記憶體晶片堆疊具有單一的晶片。

第十七圖係第十二圖的外部儲存裝置的側視圖，其具有一單一的記憶體堆疊，位在基板的元件表面上，該記憶體晶片堆疊具有單一的晶片。

第十八圖係第二圖的外部儲存裝置的側視圖，其具有兩個記憶體堆疊，位在基板的兩個表面上，每一記憶體晶片堆疊具有一個單一的晶片。

第十九圖係第十二圖之外部儲存裝置的側視圖，其具有兩個記憶體晶片堆疊，位在基板的兩個表面上，每一記憶體晶片堆疊具有一個單一的晶片。

第二十圖係第二圖之外部儲存裝置的側視圖，其具有一單一的記憶體晶片堆疊，位在基板的元件表面上，該記憶體晶片堆疊具有兩個晶片。

第二十一圖係第十二圖之外部儲存裝置的側視圖，其具有一單一的記憶體晶片堆疊，位在基板的元件表面上，該記憶體晶片堆疊具有兩個晶片。

第二十二圖係第二圖之外部儲存裝置的側視圖，其具有四個記憶體晶片堆疊，位在基板的兩個表面上，每記憶體晶片堆疊具有一個單一的晶片。

第二十三圖係第十二圖之外部儲存裝置的側視圖，其具有四個記憶體晶片堆疊，位在基板的兩個表面上，每一記憶體晶片堆疊具有一個單一晶片。

第二十四圖係第二圖之外部儲存裝置的側視圖，其具有兩個記憶體晶片堆疊，位在基板的兩個表面上，每一記憶體晶片堆疊具有兩個晶片。

第二十五圖係第十二圖之外部儲存裝置的側視圖，其具有兩個記憶體晶片堆疊，位在基板的兩個表面上，每一記憶體晶片堆疊具有兩個晶片。

第二十六圖係第二圖之外部儲存裝置的側視圖，其具有兩個記憶體晶片堆疊，位在基板的元件表面上，每一記憶體晶片堆疊具有兩個晶片。

第二十七圖係第十二圖之外部儲存裝置的側視圖，其具有兩個記憶體晶片堆疊，位在基板的元件表面上，每一記憶體晶片堆疊具有兩個晶片。

第二十八圖係第二圖之外部儲存裝置的側視圖，其具有兩個記憶體晶片堆疊，位在基板的連接表面上，每一記憶體晶片堆疊具有兩個晶片。

第二十九圖係第二圖之外部儲存裝置的側視圖，其具有四個記憶體晶片堆疊，位在基板的兩個表面上，每一記憶體晶片堆疊具有兩個晶片。

第三十圖係第十二圖之外部儲存裝置的側視圖，其具有四個記憶體晶片堆疊，位在基板的兩個表面上，每一記憶體晶片堆疊具有兩個晶片。

第三十一圖係第二圖之外部儲存裝置的側視圖，其具有兩個記憶體晶片堆疊，位在基板的元件表面上，每一記憶體晶片堆疊具有四個晶片。

第三十二圖係第十二圖之外部儲存裝置的側視圖，其具有兩個記憶體晶片堆疊，位在基板的元件表面上，每一記憶體晶片堆疊具有四個晶片。

第三十三圖係第三十一或三十二圖之外部儲存裝置的記憶體晶片堆疊的側視圖，其晶片係排列成梯階式樣。

第三十四圖係第三十一或三十二圖之外部儲存裝置的記憶體晶片堆疊的側視圖，其晶片係排列成交替式樣。

第三十五圖係依照本發明另一實施例之外部儲存裝置的側面透視圖。

10．．．外部儲存裝置

14．．．連接器

20．．．連接銷

26．．．連接表面

46．．．末端

66．．．外殼

Claims

一種外部儲存裝置，包括：一基板，係包含一連接表面及一元件表面，該連接表面係相對該元件表面；至少一記憶體晶片堆疊，係安裝在該基板連接表面及該元件表面之一者之上；一控制器，係加以配置來接取該至少一記憶體晶片堆疊，該控制器係安裝在該基板之連接表面及元件表面之一者上；一接觸桿，係安裝在該基板的連接表面上，該接觸桿包括多數個延伸部，該多數延伸部之每一者係包含位在相對於該基板連接表面之第一距離上的部份；多數個連接銷，係被嵌入而在基板之相對於基板連接表面之第二距離上的連接表面上暴露出來；及其中，一第一界面係包括該多數個連接銷，及一第二界面係包括該接觸桿的多數延伸部。
如申請專利範圍第1項所述的外部儲存裝置，其中每一延伸部包含一突出部，該突出部係加以配置，而位在處於未壓縮位置中的第一距離。
如申請專利範圍第1項所述的外部儲存裝置，進一步包括多數個記憶體晶片堆疊，其中該多數記憶體晶片堆疊之至少一者係安裝在該基板連接表面之上，及該多數記憶體晶片堆疊之至少一者係安裝在該基板元件表面之上。
如申請專利範圍第3項所述的外部儲存裝置，其中該多數記憶體晶片堆疊之每一者，係包括多數個晶片，其中該多數記憶體晶片堆疊之至少兩者的多數晶片係以重疊配置來堆疊。
如申請專利範圍第1項所述的外部儲存裝置，其中該基板包括一印刷電路板。
如申請專利範圍第1項所述的外部儲存裝置，其中該第一距離包括一高出該連接表面的第一高度，及該第二距離包括一高出該連接表面的第二高度，其中該第二高度係小於該第一高度。
如申請專利範圍第1項所述的外部儲存裝置，其中該外部儲存裝置係加以配置來支承2011年元月31日生效的通用串列匯流排(USB)2.0及USB3.0標準。
一種外部儲存裝置，包括：一基板，係包含一連接表面及一元件表面，該連接表面係相對該元件表面；至少一記憶體晶片堆疊，係安裝在該基板連接表面及該元件表面之一者之上；一控制器，係加以配置來接取該至少一記憶體晶片堆疊，該控制器係安裝在該基板之連接表面及元件表面之一者上；一接觸桿，係安裝在該基板的連接表面上，該接觸桿包括多數個部份，其係電耦合至該基板上，及位在相對於該基板連接表面之第一距離上；多數個連接銷，係電耦合至該基板，該多數連接銷係位在相對於基板連接表面之第二距離上，該第二距離係小於該第一距離；及其中，一第一界面係包括該多數個連接銷，及一第二界面係包括該接觸桿的多數部份。
如申請專利範圍第8項所述的外部儲存裝置，其中該多數連接銷係被嵌入而在基板上暴露出來。
如申請專利範圍第8項所述的外部儲存裝置，其中該至少一記憶體晶片堆疊及該接觸桿係安裝在相同的基板表面上。
如申請專利範圍第8項所述的外部儲存裝置，進一步包括多數個記憶體晶片堆疊，其中該多數記憶體晶片堆疊之至少一者係安裝在該基板連接表面之上，及該多數記憶體晶片堆疊之至少一者係安裝在該基板元件表面之上。
如申請專利範圍第11項所述的外部儲存裝置，其中該多數記憶體晶片堆疊之每一者，係包括多數個晶片，其中該多數記憶體晶片堆疊之至少兩者的多數晶片係以重疊配置來堆疊。
如申請專利範圍第8項所述的外部儲存裝置，其中該第一距離包括一高出該連接表面的第一高度，及該第二距離包括一高出該連接表面的第二高度，其中該第二高度係小於該第一高度。
如申請專利範圍第8項所述的外部儲存裝置，其中該外部儲存裝置係加以配置來支承2011年元月31日生效的通用串列匯流排(USB)2.0及USB3.0標準。
一種外部儲存裝置，包括：一基板，係包含一連接表面及一元件表面，該連接表面係相對該元件表面；至少一記憶體晶片堆疊，係安裝在該基板連接表面及該元件表面之一者之上；一控制器，係加以配置來接取該至少一記憶體晶片堆疊，該控制器係安裝在該基板之連接表面及元件表面之一者上；一接觸桿，係安裝在該基板的連接表面上，該接觸桿包括一外蓋及多數個彈簧，該多數彈簧之每一者包含位在相對於該基板連接表面之第一距離上的部份；多數個連接銷，係被嵌入而在該接觸桿外蓋上加以暴露，其中該多數連接銷係位在相對於基板連接表面之第二距離上，該第二距離係小於該第一距離；及其中，一第一界面係包括該多數個連接銷，及一第二界面係包括該多數個彈簧。
如申請專利範圍第15項所述的外部儲存裝置，其中該多數彈簧之每一者進一步包括一突出部，其係加以配置而位在處於未壓縮位置中的第一距離。
如申請專利範圍第16項所述的外部儲存裝置，其中該突出部係加以配置，而延伸穿過處於未壓縮位置中的該外蓋內的多數個穿孔。
如申請專利範圍第15項所述的外部儲存裝置，其中該至少一記憶體晶片堆疊係安裝在該基板元件表面之上。
如申請專利範圍第15項所述的外部儲存裝置，其中該至少一記憶體晶片堆疊係安裝在該基板連接表面之上。
如申請專利範圍第15項所述的外部儲存裝置，進一步包括多數個記憶體晶片堆疊，其中該多數記憶體晶片堆疊之至少一者係安裝在該基板連接表面之上，及該多數記憶體晶片堆疊之至少一者係安裝在該基板元件表面之上。
如申請專利範圍第20項所述的外部儲存裝置，其中該多數記憶體晶片堆疊之每一者，係包括多數個晶片，其中該多數記憶體晶片堆疊之至少兩者的多數晶片係以重疊配置來堆疊。
如申請專利範圍第15項所述的外部儲存裝置，其中該第一距離包括一高出該連接表面的第一高度，及該第二距離包括一高出該連接表面的第二高度，其中該第二高度係小於該第一高度。
如申請專利範圍第15項所述的外部儲存裝置，進一步包括多數個耦合點，其係安裝在該基板的連接表面上，可供電耦合至該接觸桿。
如申請專利範圍第15項所述的外部儲存裝置，其中該外部儲存裝置係加以配置來支承2011年元月31日生效的通用串列匯流排(USB)2.0及USB3.0標準。