TWI503843B

TWI503843B - 適應性刷新裝置與方法

Info

Publication number: TWI503843B
Application number: TW103100611A
Authority: TW
Inventors: Hung Hsueh Lin
Original assignee: Winbond Electronics Corp
Priority date: 2014-01-08
Filing date: 2014-01-08
Publication date: 2015-10-11
Also published as: TW201528286A

Description

適應性刷新裝置與方法

本發明係有關於一種快閃記憶體刷新方法，特別係有關於一種快閃記憶體的適應性刷新方法。

快閃記憶體係為非揮發性記憶體中一種特殊的型式，其邏輯資料儲存於記憶體單元中。通常快閃記憶體將記憶體單元以行列放置，其中每一行代表資料的位元線(bit line)。快閃記憶體利用施加電壓至記憶體單元以設定其臨限電壓，而臨限電壓之位準代表記憶體單元中所儲存之資料。通過對選取之記憶體單元之閘極施加不同電壓可以驗證記憶體單元於寫入、抹除、過度抹除(over-erased)後之臨限電壓位準。當施加於閘極之電壓足以超過臨限電壓時，電晶體導通且產生電流；相反的，當施加於閘極之電壓無法超越臨限電壓時，電晶體保持於不導通之狀態且不產生電流。典型的快閃記憶體設計中，導通狀態代表邏輯「1」(高邏輯位準)，而不導通狀態代表邏輯「0」(低邏輯位準)。

快閃記憶體具有有限的抹除/寫入次數，隨著抹除以及寫入的次數增加，快閃記憶體會逐步的老化。一般而言，快閃記憶體陣列在寫入資料之前都會以區塊(block or sector)為單位進行抹除，因此在此的有限次數指的是抹除/寫入次數。該領域具有通常知識者應當瞭解，只要對非選擇區塊施加適當的反相偏壓，即可對快閃記憶體陣列進行部份抹除(partial erase)，唯對於非選擇區塊之記憶單元造成的抹除干擾(erase disturb)仍不可避免，為避免抹除干擾造成之資料散失，故須對非選擇區塊進行刷新(refresh)以保證所儲存的資料正確。然而，隨著快閃記憶體的老化，寫入或抹除記憶體單元至想要的臨限電壓則需要較長的寫入或抹除時間。最終，快閃記憶體單元無法在時間內完成寫入/抹除動作，甚至正常地保存資料。

由於在部份抹除快閃記憶體陣列之選擇區塊時，會對選擇區塊以外之非選擇區塊造成抹除干擾，為了確保非選擇區塊的資料之正確性，因此在進行部分抹除之後，需要針對非選擇區塊進行刷新之動作，也就是，對儲存於非選擇區塊之資料進行讀取並將讀取出來之資料以正常寫入之程序重新寫入至非選擇區塊。然而，通常進行刷新時之動作時皆是針對所有非選擇區塊所進行，如此一來將使得操作時間拉長，且刷新的過程中也會對周邊行列的記憶體單元造成寫入干擾而改變其臨界電壓。因此，有必要針對快閃記憶體之刷新動作進行最佳化。

有鑑於此，本發明提出一種適應性刷新裝置，適用於一快閃記憶體陣列，其中上述快閃記憶體陣列包括一第一陣列區域，一第一監測列位於上述第一陣列區域之一側，上述第一陣列區域包括一選擇區塊以及複數第一非選擇區塊，上述第一監測列具有複數第一監測單元，其中上述第一監測單元預先寫入一第一邏輯位準，包括：一偵測單元，偵測上述第一監測單元之一者是否由上述第一邏輯位準轉換為一第二邏輯位準；一控制單元，當上述偵測單元發現上述第一監測單元之一者為上述第二邏輯位準時，設定一第一刷新標籤；以及一刷新單元，根據上述第一刷新標籤，將為上述第二邏輯位準之上述第一監測單元寫入上述第一邏輯位準並刷新上述第一非選擇區塊，且於刷新完成後清除上述第一刷新標籤。

根據本發明之一實施例，其中上述快閃記憶體陣列更包括一第二陣列區域以及一第二監測列，上述第二陣列區域包括複數第二非選擇區塊，上述第二監測列位於上述第二陣列區域之一側，上述第二監測列具有複數第二監測單元，其中上述第二監測單元預先寫入上述第一邏輯位準，其中上述偵測單元更偵測上述第二監測單元之一者是否改變成上述第二邏輯位準，當上述偵測單元發現上述第二監測單元之一者改變成上述第二邏輯位準時，上述控制單元設定一第二刷新標籤，上述刷新單元根據上述第二刷新標籤將為上述第二邏輯位準之上述第二監測單元寫入上述第一邏輯位準並刷新上述第二非選擇區塊，且於刷新結束清除上述第二刷新標籤。

根據本發明之一實施例，其中當控制單元同時設定上述第一刷新標籤及上述第二刷新標籤時，上述刷新單元僅根據上述第一刷新標籤以及上述第二刷新標籤之一者動作，並於上述控制單元記錄下個週期根據上述第一刷新標籤以及上述第二刷新標籤之另一者動作。

根據本發明之一實施例，其中當抹除上述快閃式記憶體陣列時，上述控制單元通知上述刷新單元將上述第一監測單元以及上述第二監測單元重新寫入上述第一邏輯位準。

根據本發明之一實施例，其中上述第一邏輯位準係為一低邏輯位準，上述第二邏輯位準係為一高邏輯位準。

本發明更提出一種適應性刷新方法，適用於一快閃記憶體陣列，其中上述快閃記憶體陣列包括一第一陣列區域，一第一監測列位於上述第一陣列區域之一側且具有複數第一監測單元，上述第一陣列區域包括一選擇區塊以及一第一非選擇區塊，其中上述第一監測單元預先寫入一第一邏輯位準，包括：偵測上述第一監測單元之一者是否改變成一第二邏輯位準；當上述第一監測單元之一者改變成上述第二邏輯位準時，設定一第一刷新標籤；根據上述第一刷新標籤，寫入上述第一邏輯位準至為上述第二邏輯位準之上述第一監測單元，並刷新上述第一非選擇區塊；以及清除上述第一刷新標籤。

根據本發明之一實施例，其中上述快閃記憶體陣列更包括一第二陣列區域以及一第二監測列，上述第二陣列區域包括複數第二非選擇區塊，上述第二監測列位於上述第二陣列區域之一側，上述第二監測列具有複數第二監測單元，其中上述第二監測單元預先寫入上述第一邏輯位準，適應性刷新方法更包括：偵測上述第二監測單元之一者是否改變成上述第二邏輯位準；當上述第二監測單元之一者改變成上述第二邏輯位準時，設定一第二刷新標籤；根據上述第二刷新標籤，寫入上述第一邏輯位準至為上述第二邏輯位準之上述第二監測單元，並刷新上述第二非選擇區塊；以及清除上述第二刷新標籤。

根據本發明之一實施例，其中當需同時刷新上述第一非選擇區塊以及上述第二非選擇區塊時，僅刷新上述第一非選擇區塊以及上述第二非選擇區塊之一者，並於下個週期刷新上述第一非選擇區塊以及上述第二非選擇區塊之另一者。

根據本發明之一實施例，其中當抹除上述快閃式記憶體陣列時，將上述第一監測單元以及上述第二監測單元重新寫入上述第一邏輯位準。

200‧‧‧快閃記憶體陣列

210‧‧‧選擇區塊

220‧‧‧第一陣列區域

221‧‧‧第一監測列

222‧‧‧第一非選擇區塊

230‧‧‧第二陣列區域

231‧‧‧第二監測列

232‧‧‧第二非選擇區塊

300‧‧‧適應性刷新裝置

301‧‧‧偵測單元

302‧‧‧控制單元

303‧‧‧刷新單元

500‧‧‧適應性刷新電路

501‧‧‧記憶體單元

502‧‧‧感測放大器

503‧‧‧參考位準

504‧‧‧第一開關

505‧‧‧暫存器

506‧‧‧第二開關

507‧‧‧第一反相器

508‧‧‧高壓開關

509‧‧‧寫入開關

510‧‧‧偏壓驅動電路

511‧‧‧第二反相器

512‧‧‧第三開關

513‧‧‧第三反相器

514‧‧‧脈衝產生器

515‧‧‧及閘

516‧‧‧D型正反器

S_A ‧‧‧資料

DATA‧‧‧儲存資料

EN‧‧‧寫入致能信號

MONTI‧‧‧監測信號

HV‧‧‧高電壓

RFREAD‧‧‧刷新讀取致能信號

RFMONIT‧‧‧刷新監測致能信號

REWRITE‧‧‧刷新寫入致能信號

S11~S14、S41~S48‧‧‧步驟

TAG‧‧‧刷新標籤

第1圖係根據本發明之一實施例所述之快閃記憶體部份抹除動作之流程圖；第2圖係顯示根據本發明之一實施例所述之快閃記憶體陣列200之示意圖；第3圖係顯示根據本發明之一實施例所述之適應性刷新裝置300之方塊圖；第4圖係顯示根據本發明之一實施例所述之適應性刷新方法之流程圖；第5圖係顯示根據本發明之一實施例所述之適應性刷新電路500之電路圖。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特例舉一較佳實施例，並配合所附圖式，來作詳細說明如下：以下將介紹係根據本發明所述之較佳實施例。必須要說明的是，本發明提供了許多可應用之發明概念，在此所揭露之特定實施例，僅是用於說明達成與運用本發明之特定方式，而不可用以侷限本發明之範圍。

第1圖係根據本發明之一實施例所述之快閃記憶體部份抹除動作之流程圖。快閃記憶體陣列可分為選擇區塊以及非選擇區塊，其中係針對選擇區塊之記憶體單元進行抹除(erase)，而非選擇區塊之記憶體單元則不進行抹除之動作。

如第1圖所示，快閃記憶體之部份抹除動作包括預先寫入(步驟S11)、部份抹除(步驟S12)、後續寫入(步驟S13)以及刷新(步驟S14)。通常為了使得抹除後臨限電壓之分佈較為緊密，在部分抹除的過程中所有選擇區塊的記憶體單元首先會透過預先寫入(步驟S11)之動作以確保所有的記憶體單元皆具有均勻的高臨限電壓。換句話說，預先寫入(步驟S11)係將所有選擇區塊先寫入資料「0」。然後，部份抹除(步驟S12)選擇區塊之記憶體單元，即將預先寫入資料「0」之記憶體單元抹除至資料「1」之狀態。

由於在抹除的過程中，部分記憶體單元可能會有過度抹除(over-erased)之現象而造成漏電，因此後續寫入(步驟S13)係將過度抹除的記憶體單元回復至儲存「1」之正常狀態。然而，由於進行部分抹除(步驟S12)時，會對非選擇區塊之記憶體單元造成抹除干擾，因此需對其進行刷新(步驟S14)以將其所儲存之資料讀取出來並再次寫入。

根據本發明之一實施例，為了防止原先已是「0」狀態之記憶體單元由於刷新(步驟S14)時之反覆寫入造成其臨界電壓提升太多而影響下次抹除過程，因此刷新時，再次寫入係以弱寫入(weak-program)進行，其中弱寫入係使用較一般寫入偏壓低之電壓值進行，且弱寫入之進行時間亦較一般寫入短。例如，記憶體單元進行一般寫入動作時，閘極偏壓為8V而位元線偏壓為5V；進行弱寫入動作時，閘極偏壓為6-7V而位元線偏壓為5V。以下將針對本發明所提出之適應性刷新方法予以詳細說明。

第2圖係顯示根據本發明之一實施例所述之快閃記憶體陣列200之示意圖。如第2圖所示，快閃記憶體陣列200可包括第一陣列區域220以及第二陣列區域230。快閃記憶體陣列200之外側更包括第一監測列221以及第二監測列231，其中，第一監測列221以及第二監測列231各包含複數記憶體單元(為簡化說明，以下以監測單元代表)。根據本發明之一實施例，第一陣列區域220包括選擇區塊210以及第一非選擇區塊222，第二陣列區域230包括第二非選擇區塊232，其中選擇區塊代表執行抹除動作之區塊，而非選擇區塊代表不執行抹除動作之區塊。根據本發明之一實施例，第一監測列221以及第二監測列231係用以監測非選擇區塊222與非選擇區塊232所受抹除干擾之情形，並且，第一監測列221以及第二監測列231之監測單元皆預先寫入(pre-grogram)資料「0」。

根據本發明之一實施例，當第一監測列221之任一監測單元所儲存之資料由資料「0」轉變為資料「1」時，代表非選擇區塊222所受之抹除干擾已經累積到一定程度，因此將該監測單元重新弱寫入資料「0」後，刷新第一陣列區域220中除了選擇區塊210之第一非選擇區塊222。根據本發明之另一實施例，當第二監測列231之任一監測單元所儲存之資料由資料「0」轉變為資料「1」時，代表第二非選擇區塊232所受之抹除干擾已經累積到一定程度，則將該監測單元重新弱寫入資料「0」後，刷新第二陣列區域230之第二非選擇區塊232。根據本發明另一實施例，快閃記憶體陣列200可僅具有一監測列，當監測列之任一監測單元所儲存之資料發生變化時，將該由資料「0」轉變為資料「1」之監測單元重新弱寫入資料「0」後，刷新快閃記憶體陣列200之第一非選擇區塊222以及第二非選擇區塊232。若無發現監測單元所儲存之資料發生變化時，則不刷新第一非選擇區塊222以及第二非選擇區塊232。

第3圖係顯示根據本發明之一實施例所述之適應性刷新裝置300之方塊圖。如第3圖所示，適應性刷新裝置300耦接至第2圖之快閃記憶體陣列200，快閃記憶體陣列200包括選擇區塊210、第一非選擇區塊222、第二非選擇區塊232、第一監測列221以及第二監測列231，而適應性刷新裝置300包括偵測單元301、控制單元302以及刷新單元303。根據本發明之一實施例，第一監測列221以及第二監測列231預先寫入資料「0」。

偵測單元301用以偵測快閃記憶體陣列200之第一監測列221以及第二監測列231上，是否有任一監測單元受干擾由資料「0」轉變為資料「1」，若有，偵測單元301則通知控制單元302設定刷新標籤，刷新單元303根據刷新標籤重新弱寫入受干擾之監測單元為資料「0」並刷新對應之第一非選擇區塊222以及第二非選擇區塊232，且於刷新完成後清除該刷新標籤。根據本發明另一實施例，當偵測單元301偵測到第一監測列221上任一監測單元由資料「0」轉變為資料「1」時，通知控制單元302設定第一刷新標籤，刷新單元303根據第一刷新標籤將轉變為資料「1」之第一監測單元221弱寫入資料「0」並刷新第一非選擇區塊222，且於刷新完成後清除第一刷新標籤。根據本發明又一實施例，當偵測單元301偵測到第二監測列231上任一監測單元由資料「0」轉變為資料「1」時，通知控制單元302設定第二刷新標籤，刷新單元303根據第二刷新標籤將轉變為資料「1」之第二監測單元231弱寫入資料「0」並刷新第二非選擇區塊232，且於刷新完成後清除第二刷新標籤。

根據本發明之一實施例，當偵測單元301偵測到第一監測列221以及第二監測列231上皆有監測單元由資料「0」轉變為資料「1」時，控制單元302除了同時設定第一刷新標籤以及第二刷新標籤外，更控制刷新單元303僅重新弱寫入第一監測列221中受干擾之監測單元並刷新第一非選擇區塊222或僅重新弱寫入第二監測列231中受干擾之監測單元為資料「0」並刷新第二非選擇區塊232，並於下一次抹除流程時再執行未執行之另一組動作，以節省單一抹除流程中所花費之時間。

根據本發明之另一實施例，當快閃記憶體陣列200僅具有一監測列時，偵測單元301偵測到監測列上任一監測單元由資料「0」轉變為資料「1」時，通知控制單元302設定刷新標籤，刷新單元303根據刷新標籤將轉變為資料「1」之監測單元寫入資料「0」並刷新非選擇區塊(除了執行抹除動作的選擇區塊外之所有非選擇區塊)，且於刷新完成後清除刷新標籤。根據本發明之一實施例，若監測列上監測單元皆維持資料「0」，則不刷新對應之非選擇區塊。

根據本發明之一實施例，當整個快閃記憶體陣列200一起抹除時，由於快閃記憶體陣列200中之每一個記憶體單元相互之干擾因全體抹除後而歸零，此時可將監測列之所有監測單元重新弱寫入資料「0」，將其所記憶之干擾一併歸零。

第4圖係顯示根據本發明之一實施例所述之適應性刷新方法之流程圖。為求清楚說明本發明之方法流程，第4圖之流程圖將搭配第2圖予以詳述。首先，偵測第2圖之第一監測列221之任一監測單元是否由資料「0」改變為資料「1」(步驟S41)；當第一監測列221之任一監測單元改變為資料「1」時，設定第一刷新標籤(步驟S42)；偵測第2圖之第二監測列231之任一監測單元是否由資料「0」改變為資料「1」(步驟S43)；當第二監測列231之任一監測單元改變為資料「1」時，設定第二刷新標籤(步驟S44)；根據第一刷新標籤，將改變為資料「1」之監測單元寫入資料「0」，並刷新第一陣列區域220之第一非選擇區塊222(步驟S45)；清除第一刷新標籤(步驟S46)；根據第二刷新標籤，將改變為資料「1」之監測單元寫入資料「0」，並刷新第二陣列區域230之第二非選擇區塊232(步驟S47)；清除第二刷新標籤(步驟S48)。

根據本發明之一實施例，當偵測到第一監測列221 以及第二監測列231上皆有監測單元由資料「0」轉變為資料「1」時，除了同時設定第一刷新標籤以及第二刷新標籤外，更僅刷新第一非選擇區塊222以及第二非選擇區塊232之一者，並且於控制單元302紀錄下次應刷新第一非選擇區塊222以及第二非選擇區塊232之另一者，以節省單次抹除流程中所花費之時間。下一次抹除流程時則再根據控制單元302之記錄，刷新第一非選擇區塊222以及第二非選擇區塊232之另一者。

根據本發明之一實施例，當抹除全部快閃記憶體陣列200時，可一併將第一監測列221以及第二監測列231之監測單元一併重新弱寫入資料「0」。

第5圖係顯示根據本發明之一實施例所述之適應性刷新電路500之電路圖。當進行一般記憶體單元之刷新動作時，記憶體單元501經過感測放大器(sense amplifier)502與參考位準503相比較，得到儲存於記憶體單元501之資料S_D 。當進行刷新讀取時，刷新讀取致能信號RFREAD導通第一開關504而使資料S_D 通過並儲存於暫存器505。當進行刷新寫入時，刷新寫入致能信號RFWRITE導通第二開關506時，若儲存於暫存器505之儲存資料DATA係為資料「0」時，則透過第一反相器507而導通高壓開關508，使得高壓開關508傳送寫入高電壓HV至寫入開關509，而使偏壓驅動電路510將儲存於暫存器505之儲存資料DATA的資料「0」重新寫入記憶體單元501，其中當執行刷新動作時寫入致能信號EN係為高邏輯位準，輸入資料為儲存資料DATA之反相位準。

第5圖之適應性刷新電路500同樣也能完成監測單元之偵測以及刷新之動作。當記憶體單元501換成監測列上之監測單元時，感測放大器502比較監測單元所儲存之資料以及參考位準503而輸出資料S_D ，刷新監測致能信號RFMONIT導通第三開關512後，資料S_D 經過第二反相器511而儲存於暫存器505。由於監測單元預設儲存資料「0」，當儲存於暫存器505之儲存資料DATA係為資料「0」時，代表監測單元所儲存之資料已由資料「0」改變為資料「1」故須進行刷新將資料「0」重新弱寫入至該監測單元。

因此，當進行刷新寫入時，刷新寫入致能信號RFWRITE導通第二開關506後，若儲存於暫存器505之儲存資料DATA係為資料「0」時，亦即監測單元之讀取資料為「1」時，則透過第一反相器507而導通高壓開關508，使得高壓開關508傳送寫入高電壓HV至寫入開關509，而使偏壓驅動電路510將儲存於暫存器505之儲存資料DATA的資料「0」重新弱寫入監測單元，其中當執行刷新動作時寫入致能信號EN係為高邏輯位準。

此外，當偵測監測列上之監測單元時，若儲存於暫存器505上之儲存資料DATA係為資料「0」時，儲存資料DATA經由第三反相器513與由監測信號MONIT所控制之脈衝產生器514通過及閘而輸入D型正反器516而設定刷新標籤TAG，此時，寫入致能訊號EN根據刷新標籤而設定為高邏輯位準，對應之非選擇區塊根據刷新標籤TAG而執行刷新動作，並於刷新動作完成後利用歸零信號RESET將刷新標籤TAG回復。

在上述實施例所述的適應性刷新裝置以及適應性刷新方法中，係透過監測列監測非選擇區塊所受到的抹除干擾情形，以決定是否需執行刷新之步驟，相較於習知技術於每次進行部分抹除動作時，皆須進行非選擇區塊的刷新，可減少部分抹除所需之時間。此外，本發明更可透過分別監測快閃記憶體陣列的多個陣列區域之干擾情形(如第一監測列監測第一陣列區域、第二監測列監測第二陣列區域)，並對不同陣列區域分別執行刷新之步驟，因此可減少每次需刷新的非選擇區塊，並進一步提升部分抹除之速度。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明。例如，上述實施例雖是以二陣列區域及二監測列進行說明，快閃記憶體陣列亦可包含複數陣列區域及複數監測列。任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧快閃記憶體陣列

300‧‧‧適應性刷新裝置

301‧‧‧偵測單元

302‧‧‧控制單元

303‧‧‧刷新單元

Claims

一種適應性刷新裝置，適用於一快閃記憶體陣列，其中上述快閃記憶體陣列包括一第一陣列區域，一第一監測列位於上述第一陣列區域之一側，上述第一陣列區域包括一選擇區塊以及複數第一非選擇區塊，上述第一監測列具有複數第一監測單元，其中上述第一監測單元預先寫入一第一邏輯位準，包括：一偵測單元，偵測上述第一監測單元之一者是否由上述第一邏輯位準轉換為一第二邏輯位準；一控制單元，當上述偵測單元發現上述第一監測單元之一者為上述第二邏輯位準時，設定一第一刷新標籤；以及一刷新單元，根據上述第一刷新標籤，將為上述第二邏輯位準之上述第一監測單元寫入上述第一邏輯位準並刷新上述第一非選擇區塊，且於刷新完成後清除上述第一刷新標籤。
如申請專利範圍第1項所述之適應性刷新裝置，其中上述快閃記憶體陣列更包括一第二陣列區域以及一第二監測列，上述第二陣列區域包括複數第二非選擇區塊，上述第二監測列位於上述第二陣列區域之一側，上述第二監測列具有複數第二監測單元，其中上述第二監測單元預先寫入上述第一邏輯位準，其中上述偵測單元更偵測上述第二監測單元之一者是否改變成上述第二邏輯位準，當上述偵測單元發現上述第二監測單元之一者改變成上述第二邏輯位準時，上述控制單元設定一第二刷新標籤，上述刷新單元根據上述第二刷新標籤將為上述第二邏輯位準之上述第二監測單元寫入上述第一邏輯位準並刷新上述第二非選擇區塊，且於刷新結束清除上述第二刷新標籤。
如申請專利範圍第2項所述之適應性刷新裝置，其中當控制單元同時設定上述第一刷新標籤及上述第二刷新標籤時，上述刷新單元僅根據上述第一刷新標籤以及上述第二刷新標籤之一者動作，並於上述控制單元記錄下個週期根據上述第一刷新標籤以及上述第二刷新標籤之另一者動作。
如申請專利範圍第2項所述之適應性刷新裝置，其中當抹除上述快閃記憶體陣列時，上述控制單元通知上述刷新單元將上述第一監測單元以及上述第二監測單元重新寫入上述第一邏輯位準。
如申請專利範圍第1項所述之適應性刷新裝置，其中上述第一邏輯位準係為一低邏輯位準，上述第二邏輯位準係為一高邏輯位準。
一種適應性刷新方法，適用於一快閃記憶體陣列，其中上述快閃記憶體陣列包括一第一陣列區域，一第一監測列位於上述第一陣列區域之一側且具有複數第一監測單元，上述第一陣列區域包括一選擇區塊以及一第一非選擇區塊，其中上述第一監測單元預先寫入一第一邏輯位準，包括：偵測上述第一監測單元之一者是否改變成一第二邏輯位準；當上述第一監測單元之一者改變成上述第二邏輯位準時，設定一第一刷新標籤；根據上述第一刷新標籤，寫入上述第一邏輯位準至為上述第二邏輯位準之上述第一監測單元，並刷新上述第一非選擇區塊；以及清除上述第一刷新標籤。
如申請專利範圍第6項所述之適應性刷新方法，其中上述快閃記憶體陣列更包括一第二陣列區域以及一第二監測列，上述第二陣列區域包括複數第二非選擇區塊，上述第二監測列位於上述第二陣列區域之一側，上述第二監測列具有複數第二監測單元，其中上述第二監測單元預先寫入上述第一邏輯位準，適應性刷新方法更包括：偵測上述第二監測單元之一者是否改變成上述第二邏輯位準；當上述第二監測單元之一者改變成上述第二邏輯位準時，設定一第二刷新標籤；根據上述第二刷新標籤，寫入上述第一邏輯位準至為上述第二邏輯位準之上述第二監測單元，並刷新上述第二非選擇區塊；以及清除上述第二刷新標籤。
如申請專利範圍第7項所述之適應性刷新方法，其中當需同時刷新上述第一非選擇區塊以及上述第二非選擇區塊時，僅刷新上述第一非選擇區塊以及上述第二非選擇區塊之一者，並於下個週期刷新上述第一非選擇區塊以及上述第二非選擇區塊之另一者。
如申請專利範圍第7項所述之適應性刷新方法，其中當抹除上述快閃記憶體陣列時，將上述第一監測單元以及上述第二監測單元重新寫入上述第一邏輯位準。
如申請專利範圍第6項所述之適應性刷新方法，其中上述第一邏輯位準係為一低邏輯位準，上述第二邏輯位準係為一高邏輯位準。