TWI499220B - 鍵盤裝置及其鍵盤掃描電路 - Google Patents

Description

鍵盤裝置及其鍵盤掃描電路

本發明是有關於一種鍵盤裝置及其鍵盤掃描電路，且特別是有關於一種用於銀漿或碳膜鍵盤的鍵盤裝置及其鍵盤掃描電路。

請參照圖1A以及圖1B，其中，圖1A繪示習知的銀漿或碳膜鍵盤的鍵盤掃描電路100，而圖1B則繪示習知的銀漿或碳膜鍵盤的鍵盤掃描波形圖。在圖1A中，鍵盤掃描電路100包括電晶體M1、電阻Rpu1以及輸出緩衝器BUF1。電晶體M1以及電阻Rpu1依序串接在參考電壓VDD以及掃描輸入端SCI間。輸出緩衝器BUF1的輸入端則耦接至掃描輸入端SCI，其輸出端則產生鍵盤掃描結果DR。

值得注意的，連接掃描輸入端SCI與掃描輸出端SCO的傳輸導線提供電阻Rw，由圖1B的波形可以得知，在當掃描輸出端SCO的電壓值等於參考接地電壓GND時，掃描輸入端SCI上的電壓會等於參考電壓VDD與參考接地電壓GND的差，依據電阻Rpu1以及Rw所進行分壓後的電壓值。也就是說，在銀漿或碳膜鍵盤中，由於電阻Rw相對電阻Rpu1為大時(例如電阻Rw等於電阻Rpu1的兩倍)，掃描輸入端SCI上的電壓會等於2/3的參考電壓VDD而無法有效的被拉低到邏輯低準位所需要的電壓值。也因 此，輸出緩衝器BUF1無法產生正確的鍵盤掃描結果DR。

本發明提供一種鍵盤裝置及其鍵盤掃描電路，可避免因連接按鍵的導線所產生的電阻而發生偵測錯誤的現象。

本發明提出一種鍵盤掃描電路，包括上拉閂鎖器、下拉閂鎖器以及輸出緩衝器。上拉閂鎖器耦接至掃描輸入端，以於第一時間週期依據上拉控制信號及/或輸出信號拉升並閂鎖掃描輸入端上的電壓為參考電壓。下拉閂鎖器耦接至掃描輸入端，以於第二時間週期依據下拉控制信號及/或輸出信號拉低並閂鎖掃描輸入端上的電壓為參考接地電壓。輸出緩衝器耦接掃描輸入端、上拉閂鎖器以及下拉閂鎖器。輸出緩衝器依據掃描輸入端上的電壓來產生輸出信號。

本發明提出一種鍵盤裝置，包括多數個按鍵以及多數個鍵盤掃描電路。上述的按鍵的第一端耦接至少一掃描輸出端，而各鍵盤掃描電路的掃描輸入端耦接至相對應的各按鍵的第二端。各鍵盤掃描電路包括上拉閂鎖器、下拉閂鎖器以及輸出緩衝器。上拉閂鎖器耦接至掃描輸入端，以於第一時間週期依據上拉控制信號及/或輸出信號拉升並閂鎖掃描輸入端上的電壓為參考電壓。下拉閂鎖器耦接至掃描輸入端，以於第二時間週期依據下拉控制信號及/或輸出信號拉低並閂鎖掃描輸入端上的電壓為參考接地電壓。輸出緩衝器耦接掃描輸入端、上拉閂鎖器以及下拉閂鎖 器。輸出緩衝器依據掃描輸入端上的電壓來產生輸出信號。

基於上述，本發明藉由上拉閂鎖器以及下拉閂鎖器依序對鍵盤掃描電路進行初始化動作，並利用輸出緩衝器來依據對應按鍵被按壓狀態而改變的掃描輸入端上的電壓來產生輸出信號。本發明的鍵盤掃描電路更透過上拉閂鎖器或下拉閂鎖器來使掃描輸入端上的電壓可以達到全擺幅，以消除因與按壓連接的導線上的電阻而產生的電壓降的問題，避免鍵盤掃描動作發生失敗的可能。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下請參照圖2，圖2繪示鍵盤掃描電路200的一實施方式。鍵盤掃描電路200包括上拉閂鎖器210、下拉閂鎖器220以及輸出緩衝器230。鍵盤掃描電路200可透過掃描輸入端SCI耦接至按鍵SW，其中，按鍵SW是銀漿或碳膜鍵盤的按鍵，掃描輸入端SCI則可以配置在鍵盤掃描電路200所屬晶片上的銲墊。

上拉閂鎖器210耦接至掃描輸入端SCI，並耦接至參考電壓VDD，且接收上拉控制信號IO1以及輸出緩衝器230所產生的輸出信號TPT。上拉閂鎖器210可依據上拉控制信號IO1及輸出信號TPT的至少其中之一來拉升掃描輸入端SCI上的電壓至參考電壓VDD，並使掃描輸入端SCI上的電壓被閂鎖在等於參考電壓VDD的狀態。

下拉閂鎖器220耦接至掃描輸入端SCI，並耦接至參考接地電壓GND，且接收下拉控制信號IO2以及輸出緩衝器230所產生的輸出信號TPT。下拉閂鎖器220可依據下拉控制信號IO2及輸出信號TPT的至少其中之一來拉低掃描輸入端SCI上的電壓至參考接地電壓GND，並使掃描輸入端SCI上的電壓被閂鎖在等於參考接地電壓GND的狀態。

輸出緩衝器230的輸入端耦接至掃描輸入端SCI，其輸出端則產生輸出信號TPT。在本實施例中，輸出緩衝器230是一個反向器，也就是說，輸出緩衝器230所產生的輸出信號TPT的邏輯準位與掃描輸入端SCI上的電壓所呈現的邏輯準位是相反的。

在整體的作動方面，鍵盤掃描電路200在第一時間週期時，先透過上拉控制信號IO1來使上拉閂鎖器210拉升掃描輸入端SCI上的電壓至參考電壓VDD。同時，輸出緩衝器230則對應被拉升至參考電壓VDD的掃描輸入端SCI上的電壓來產生邏輯低準位的輸出信號TPT。值得一提的是，這個等於邏輯低準位的輸出信號TPT會被提供至上拉閂鎖器210，並使上拉閂鎖器210依據邏輯低準位的輸出信號TPT來使掃描輸入端SCI上的電壓閂鎖在等於參考電壓VDD的狀態。

接著，在第一時間週期後的第二時間週期，上拉控制信號IO1停止驅使上拉閂鎖器210對掃描輸入端SCI上的電壓進行的拉升動作。並且，透過下拉控制信號IO2來使 下拉閂鎖器220拉低掃描輸入端SCI上的電壓至等於參考接地電壓GND。請注意，在掃描輸入端SCI上的電壓被拉低的過程中，輸出緩衝器230的輸入端所接收的電壓會逐度的下降，並在當掃描輸入端SCI上的電壓被拉低至可以被輸出緩衝器230判斷為邏輯低準位時，輸出緩衝器230的輸出端所產生的輸出信號TPT會轉態為邏輯高準位，並解除上拉閂鎖器210所執行的閂鎖動作，並且，邏輯高準位的輸出信號TPT會驅使下拉閂鎖器220閂鎖掃描輸入端SCI上的電壓在等於參考接地電壓GND(邏輯低準位)的狀態。而在掃描輸入端SCI上的電壓穩定等於參考接地電壓後，下拉控制信號IO2則解除使下拉閂鎖器220拉低掃描輸入端SCI上的電壓的下拉動作。

在完成了上述的第一時間週期以及第二時間週期的初始化過程後，鍵盤掃描電路200則可以執行其所連接的按鍵SW的被按壓狀態的掃描動作。在本實施例中，按鍵SW串接在掃描輸入端SCI以及掃描輸出端SCO間，其中的連接導線提供電阻Rw。而在掃描動作被進行的第三時間週期中，例如邏輯高準位的信號會被提供至掃描輸出端SCO上。若此時按鍵SW是被按壓住的狀態，邏輯高準位的信號會透過電阻Rw以及按鍵SW被傳送至掃描輸入端SCI。也就是說，掃描輸入端SCI上的電壓，會依據掃描輸出端SCO上所接收的電壓值(例如等於參考電壓VDD)而被提升。一旦當掃描輸入端SCI上的電壓被拉高至可以被輸出緩衝器230判斷為邏輯高準位時，輸出緩衝器230 的輸出端所產生的輸出信號TPT會轉態為邏輯低準位，並解除上拉閂鎖器220的閂鎖狀態。附帶一提的，邏輯低準位的輸出信號TPT被傳送至上拉閂鎖器210後，上拉閂鎖器210則更快速的提升掃描輸入端SCI上的電壓至等於參考電壓VDD。

相對的，若在第三時間週期中，按鍵SW是被鬆開(release)狀態時，掃描輸入端SCI上的電壓維持在等於參考接地電壓GND，而輸出緩衝器230產生的輸出信號TPT維持等於邏輯高準位而不改變。

由上述說明可以得知，在第三時間週期中，透過輸出信號的電壓準位，就可以有效的得知按鍵SW的鍵盤掃描結果。

以下請參照圖3，圖3繪示本發明另一實施例的鍵盤掃描電路300的電路圖。鍵盤掃描電路300透過掃描輸入端SCI耦接至按鍵SW。按鍵SW未耦接鍵盤掃描電路300的端點則耦接至掃描輸出端SCO，且掃描輸入端SCI、按鍵SW以及掃描輸出端SCO間的傳輸導線提供電阻Rw。鍵盤掃描電路300包括上拉閂鎖器310、下拉閂鎖器320以及輸出緩衝器330。在本實施例中，上拉閂鎖器310包括電晶體MP以及上拉電阻Rup所構成的上拉電路以及邏輯運算器311。電晶體MP的第一端接收參考電壓VDD，其控制端接收初始信號INI，而電晶體MP的第二端耦接至上拉電阻Rup的第一端，電晶體MP為P型電晶體。上拉電阻Rup的第二端則耦接至掃描輸入端SCI。邏輯運算 器311為及閘AND1，及閘AND1的兩個輸入端分別接收輸出信號TPT以及上拉控制信號IO1，及閘AND1的輸出端則產生初始信號INI。

下拉閂鎖器320則包括電晶體MN1、MN2以及電阻RDN。電晶體MN1的第一端耦接掃描輸入端SCI，其控制端(閘極)接收下拉控制信號IO2，其第二端接收參考接地電壓GND。電阻RDN的第一端則耦接至掃描輸入端SCI，電阻RDN的第二端耦接至電晶體MN2的第一端，電晶體MN2的控制端(閘極)接收輸出信號TPT，電晶體MN2的第二端接收參考接地電壓GND。在本實施例中，電晶體MN1及MN2為N型電晶體。

在整體作動方面，請同時參照圖4A及4B，圖4A及圖4B分別繪示鍵盤掃描電路300在按鍵為不同狀態下的波形圖。在第一時間週期T1中，及閘AND1接收到等於邏輯低準位的上拉控制信號IO1，並對應產生邏輯低準位的初始信號INI。電晶體MP的控制端(閘極)依據所接收到的邏輯低準位的初始信號INI而導通，並傳送參考電壓VDD至掃描輸入端SCI上以拉高掃描輸入端SCI上的電壓。當輸出緩衝器330判斷出掃描輸入端SCI上的電壓準位被拉高至邏輯高準位狀態時，輸出緩衝器330產生邏輯低準位的輸出信號TPT。此時，上拉控制信號IO1可以被變更為邏輯高準位，而及閘AND1則依據邏輯低準位的輸出信號TPT來產生初始信號INI以使電晶體MP持續被導通，並藉以閂鎖住掃描輸入端SCI上的電壓。

在第二時間週期T2中，電晶體MN2接收等於邏輯高準位的下拉控制信號IO2並據以導通。參考接地電壓GND透過導通的電晶體MN2下拉掃描輸入端SCI上的電壓。當掃描輸入端SCI上的電壓的下降至輸出緩衝器330判斷出其輸入端所接收的電壓呈現邏輯低準位狀態時，輸出緩衝器330使其所產生的輸出信號TPT轉態為邏輯高準位。在此同時，邏輯高準位的輸出信號TPT傳送至閘極AND1，並傳送閘極AND1所產生的邏輯高準位的初始信號INI(此時上拉控制信號IO1為邏輯高準位)至電晶體MP，進以藉此切斷掃描輸入端SCI與參考電壓VDD的連接路徑。

另外，此時邏輯高準位的輸出信號TPT亦會被傳送至電晶體MN2的控制端並使電晶體MN2導通，並提供掃描輸入端SCI與參考接地電壓GND間另一個導通路徑。在電晶體MN2穩定導通後，下拉控制信號IO2變更為邏輯低準位，並斷開透過電晶體MN1所產生的掃描輸入端SCI與參考接地電壓GND間的連接路徑。此時，鍵盤掃描電路300透過電晶體MN2和電阻RDN所構成的掃描輸入端SCI與參考接地電壓GND間的連接路徑來維持掃描輸入端SCI上的電壓被閂鎖在等於參考接地電壓GND的電壓準位。

在完成第二時間週期T2中所執行的下拉動作後的第三時間週期T3中，掃描輸出端SCO被傳送邏輯高準位的掃描信號。在圖4A中，當按鍵SW是鬆開的狀態時，掃 描輸出端SCO上的邏輯高準位的掃描信號並不會被傳送至掃描輸入端SCI上，而使輸出信號TPT產生變化。因此，當在第三時間週期T3中判斷出輸出信號TPT穩定的維持等於邏輯高準位就可以得知按鍵SW是處於未被按壓的狀態。

相對的，在圖4B中，當按鍵SW是被按壓的狀態時，掃描輸出端SCO上的邏輯高準位(例如等於參考電壓VDD)的掃描信號會透過按鍵SW被傳送至掃描輸入端SCI上。而掃描輸入端SCI上的電壓則依據掃描輸出端SCO上的邏輯高準位的電壓被拉升。在此，掃描輸入端SCI上的電壓會朝向等於參考電壓VDD依據電阻Rw與下拉電阻RDN比值所產生的分壓的電壓值的趨勢來拉升，並在當輸出緩衝器330判定掃描輸入端SCI上的電壓為邏輯高準位時，輸出緩衝器330對應產生邏輯低準位的輸出信號TPT。也就是說，當在第三時間週期T3中判斷出輸出信號TPT穩定的維持等於邏輯低準位就可以得知按鍵SW是處於被按壓的狀態。

附帶一提的，為確保掃描輸入端SCI上的電壓依據掃描輸出端SCO上的邏輯高準位的電壓而進行拉升時，掃描輸入端SCI上的電壓可以有效的被拉升至高於輸出緩衝器330判定邏輯高準位轉態點，下拉電阻RDN可以選用相對於電阻Rw有較大電阻值的電阻來建構。舉例來說，下拉電阻RDN的電阻值可以是幾百萬歐姆至幾千萬歐姆的等級。

以下請參照圖5，圖5繪示本發明實施例的鍵盤裝置500的示意圖。鍵盤裝置500為銀漿或碳膜鍵盤，包括多數個按鍵SW1~SWN以及多數個鍵盤掃描電路510~5N0。按鍵SW1~SWN的一端分別耦接至掃描輸出端SCO1~SCON，按鍵SW1~SWN未耦接掃描輸出端SCO1~SCON的端點則分別耦接至鍵盤掃描電路510~5N0的掃描輸入端SCI1~SCIN，電阻Rw1~RwN則分別為掃描輸出端SCO1~SCON與掃描輸入端SCI1~SCIN間的連線的電阻。其中，鍵盤掃描電路510~5N0中的電路架構和動作方式與前述圖3實施例的鍵盤掃描電路300相同，在此不多贅述。

綜上所述，本發明透過藉由上拉閂鎖器以及下拉閂鎖器依序對鍵盤掃描電路進行初始化動作，並利用輸出緩衝器來依據對應按鍵被按壓狀態而改變的掃描輸入端上的電壓來產生輸出信號。並且，透過上拉閂鎖器或下拉閂鎖器來使掃描輸入端上的電壓可以達到全擺幅。如此一來，依據輸出信號的電壓，可以有效偵測出鍵盤掃描電路對應的按鍵的被按壓狀態，不致有誤判斷的狀態發生。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、510~5N0‧‧‧鍵盤掃描電路

210、310‧‧‧上拉閂鎖器

220、320‧‧‧下拉閂鎖器

230、330‧‧‧輸出緩衝器

311‧‧‧邏輯運算器

500‧‧‧鍵盤裝置

IO1‧‧‧上拉控制信號

IO2‧‧‧下拉控制信號

SCI、SCI1~SCIN‧‧‧掃描輸入端

SCO、SCO1~SCON‧‧‧掃描輸出端

GND‧‧‧參考接地電壓

VDD‧‧‧參考電壓

TPT‧‧‧輸出信號

SW、SW1~SWN‧‧‧按鍵

M1、MP、MN1、MN2‧‧‧電晶體

Rpu1、Rw、Rw1~RwN‧‧‧電阻

BUF1‧‧‧輸出緩衝器

DR‧‧‧鍵盤掃描結果

Rup‧‧‧上拉電阻

RDN‧‧‧下拉電阻

AND1‧‧‧及閘

INI‧‧‧初始信號

T1~T3‧‧‧時間區間

圖1A繪示習知的銀漿或碳膜鍵盤的鍵盤掃描電路100。

圖1B則繪示習知的銀漿或碳膜鍵盤的鍵盤掃描波形圖。

圖2繪示鍵盤掃描電路200的一實施方式。

圖3繪示本發明另一實施例的鍵盤掃描電路300的電 路圖。

圖4A及圖4B分別繪示鍵盤掃描電路300在按鍵為不同狀態下的波形圖。

圖5繪示本發明實施例的鍵盤裝置500的示意圖。

200‧‧‧鍵盤掃描電路

210‧‧‧上拉閂鎖器

220‧‧‧下拉閂鎖器

230‧‧‧輸出緩衝器

IO1‧‧‧上拉控制信號

IO2‧‧‧下拉控制信號

SCI‧‧‧掃描輸入端

SCO‧‧‧掃描輸出端

GND‧‧‧參考接地電壓

VDD‧‧‧參考電壓

TPT‧‧‧輸出信號

SW‧‧‧按鍵

Claims (12)

1. 一種鍵盤掃描電路，透過一掃描輸入端耦接至一按鍵，包括：一上拉閂鎖器，耦接至該掃描輸入端，於一第一時間週期依據一上拉控制信號及/或一輸出信號拉升並閂鎖該掃描輸入端上的電壓為一參考電壓；一下拉閂鎖器，耦接至該掃描輸入端，於一第二時間週期依據一下拉控制信號及/或該輸出信號拉低並閂鎖該掃描輸入端上的電壓為一參考接地電壓；以及一輸出緩衝器，耦接該掃描輸入端、該上拉閂鎖器以及該下拉閂鎖器，該輸出緩衝器依據該掃描輸入端上的電壓來產生一輸出信號，其中，該鍵盤掃描電路在一第三時間週期依據該輸出信號來獲得該按鍵的一鍵盤掃描結果，且該第一時間週期早於該第二時間週期，該第二時間週期早於該第三時間週期。
2. 如申請專利範圍第1項所述之鍵盤掃描電路，其中該上拉閂鎖器包括：一上拉電路，耦接在該掃描輸入端以及該參考電壓間，依據一初始信號導通該參考電壓與該掃描輸入端間的耦接路徑；以及一邏輯運算器，耦接該輸出緩衝器以及該上拉電路，依據該上拉控制信號與該輸出信號的至少其中之一來在該第一時間週期產生該初始信號。
3. 如申請專利範圍第2項所述之鍵盤掃描電路，其中該上拉電路包括：一第一電晶體，具有第一端、第二端以及控制端，其第一端接收該參考電壓，其控制端接收該初始信號；以及一上拉電阻，其第一端耦接該第一電晶體的第二端，其第二端耦接該掃描輸入端。
4. 如申請專利範圍第2項所述之鍵盤掃描電路，其中該邏輯運算器為一及閘，該及閘的輸出端產生該初始信號，該及閘的輸入端分別接收該輸出信號以及該上拉控制信號。
5. 如申請專利範圍第1項所述之鍵盤掃描電路，其中該下拉閂鎖器包括：一第一電晶體，具有第一端、第二端以及控制端，其第一端耦接該掃描輸入端，其控制端接收該下拉控制信號，其第二端接收該參考接地電壓；以及一下拉電阻，其第一端耦接至該掃描輸入端；以及一第二電晶體，具有第一端、第二端以及控制端，其第一端耦接該下拉電阻的第二端，其控制端接收該輸出信號，其第二端接收該參考接地電壓。
6. 如申請專利範圍第1項所述之鍵盤掃描電路，其中該輸出緩衝器為一反向器，該反向器的輸入端耦接至該掃描輸入端，該反向器的輸出端產生該輸出信號。
7. 一種鍵盤裝置，包括：多數個按鍵，該些按鍵的第一端耦接至至少一掃描輸 出端；以及多數個鍵盤掃描電路，各該鍵盤掃描電路的一掃描輸入端耦接至相對應的各該按鍵的第二端，各該鍵盤掃描電路包括：一上拉閂鎖器，耦接至該掃描輸入端，於一第一時間週期依據一上拉控制信號及/或一輸出信號拉升並閂鎖該掃描輸入端上的電壓為該參考電壓；一下拉閂鎖器，耦接至該掃描輸入端，於一第二時間週期依據一下拉控制信號及/或該輸出信號拉低並閂鎖該掃描輸入端上的電壓為該參考接地電壓；以及一輸出緩衝器，耦接該掃描輸入端、該上拉閂鎖器以及該下拉閂鎖器，該輸出緩衝器依據該掃描輸入端上的電壓來產生一輸出信號，其中，各該鍵盤掃描電路在一第三時間週期依據該輸出信號來獲得該按鍵的一鍵盤掃描結果，且該第一時間週期早於該第二時間週期，且該第二時間週期早於該第三時間週期。
8. 如申請專利範圍第7項所述之鍵盤裝置，其中該上拉閂鎖器包括：一上拉電路，耦接在該掃描輸入端以及該參考電壓間，依據一初始信號導通該參考電壓與該掃描輸入端間的耦接路徑；以及一邏輯運算器，耦接該輸出緩衝器以及該上拉電路，依據該上拉控制信號與該輸出信號的至少其中之一來在該 第一時間週期產生該初始信號。
9. 如申請專利範圍第8項所述之鍵盤裝置，其中該上拉電路包括：一第一電晶體，具有第一端、第二端以及控制端，其第一端接收該參考電壓，其控制端接收該初始信號；以及一上拉電阻，其第一端耦接該第一電晶體的第二端，其第二端耦接該掃描輸入端。
10. 如申請專利範圍第8項所述之鍵盤裝置，其中該邏輯運算器為一及閘，該及閘的輸出端產生該初始信號，該及閘的輸入端分別接收該輸出信號以及該上拉控制信號。
11. 如申請專利範圍第7項所述之鍵盤裝置，其中該下拉閂鎖器包括：一第一電晶體，具有第一端、第二端以及控制端，其第一端耦接該掃描輸入端，其控制端接收該下拉控制信號，其第二端接收該參考接地電壓；以及一下拉電阻，其第一端耦接至該掃描輸入端；以及一第二電晶體，具有第一端、第二端以及控制端，其第一端耦接該下拉電阻的第二端，其控制端接收該輸出信號，其第二端接收該參考接地電壓。
12. 如申請專利範圍第7項所述之鍵盤裝置，其中該輸出緩衝器為一反向器，該反向器的輸入端耦接至該掃描輸入端，該反向器的輸出端產生該輸出信號。