TWI499096B - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TWI499096B
TWI499096B TW102108629A TW102108629A TWI499096B TW I499096 B TWI499096 B TW I499096B TW 102108629 A TW102108629 A TW 102108629A TW 102108629 A TW102108629 A TW 102108629A TW I499096 B TWI499096 B TW I499096B
Authority
TW
Taiwan
Prior art keywords
light
layer
semiconductor
emitting
semiconductor light
Prior art date
Application number
TW102108629A
Other languages
English (en)
Other versions
TW201431134A (zh
Inventor
Hideyuki Tomizawa
Akihiro Kojima
Miyoko Shimada
Yosuke Akimoto
Yoshiaki Sugizaki
Hideto Furuyama
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201431134A publication Critical patent/TW201431134A/zh
Application granted granted Critical
Publication of TWI499096B publication Critical patent/TWI499096B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

半導體發光裝置
實施形態係有關半導體發光裝置。
組合半導體發光元件與螢光體，放射白色光等之可視光或其他的波長帶的光線之半導體發光裝置係小型，作為容易處理之光源，其用途則日益變廣。對於如此之半導體發光裝置之驅動，係一般而言使用直流電源。但亦有為了降低其製造成本而省去整流電路，而使用交流電源直接驅動之情況。
本發明之實施形態係提供可抑制經時性之發光強度變化的半導體發光裝置。
有關實施形態之半導體發光裝置係具備：具有設置有複數配線之安裝面的安裝基板，和配置於前述安裝面上之半導體發光元件，和在前述安裝面上，被覆前述半導體發光元件周圍之第1樹脂，和設置於前述第1樹脂及前述半 導體發光元件上之第2樹脂。前述半導體發光元件係具有：具有發光層之半導體層，和連接於前述半導體層之p側電極，和連接前述p側電極與前述複數配線之中的1個之p側配線部，和連接於前述半導體層之n側電極，和連接前述n側電極與前述複數配線之中的其他1個之n側配線部。前述第1樹脂係含有經由前述發光層的放射光所激發的磷光材，前述第2樹脂係含有經由前述發光層的放射光所激發，放射與前述發光層的放射光不同峰值波長的光之螢光體。
如根據實施形態，可抑制半導體發光裝置之經時性的發光強度之變化者。
100‧‧‧半導體發光裝置
200‧‧‧半導體發光元件
300‧‧‧半導體發光裝置
400‧‧‧半導體發光裝置
500‧‧‧半導體發光裝置
10‧‧‧基板
11‧‧‧第1半導體層
12‧‧‧第2半導體層
13‧‧‧發光層
15‧‧‧半導體層
15a‧‧‧第1的面
15b‧‧‧第2的面
16‧‧‧p側電極
17‧‧‧n側電極
18‧‧‧絕緣膜
18a‧‧‧開口
18b‧‧‧開口
19‧‧‧金屬膜
21‧‧‧p側配線層
41‧‧‧p側配線部
21a‧‧‧貫孔
22‧‧‧n側配線層
43‧‧‧n側配線部
23‧‧‧p側金屬柱
23a‧‧‧p側外部端子
24‧‧‧n側金屬柱
24a‧‧‧n側外部端子
170‧‧‧樹脂層
190‧‧‧樹脂層
36‧‧‧絕緣層
102‧‧‧絕緣層
91a‧‧‧開口
91b‧‧‧開口
92a‧‧‧開口
92b‧‧‧開口
80‧‧‧溝
91‧‧‧光阻劑
92‧‧‧光阻劑光罩
101‧‧‧金屬基座
103‧‧‧配線
150‧‧‧安裝基板
150a‧‧‧安裝面
171‧‧‧螢光體
201‧‧‧交流電源
105‧‧‧焊錫
107‧‧‧抗焊劑
圖1係顯示有關實施形態之半導體發光裝置之模式圖。
圖2係顯示有關實施形態之半導體發光元件之模式圖。
圖3係顯示有關實施形態之半導體發光裝置之製造過程的模式剖面圖。
圖4係顯示持續圖3製造過程的模式剖面圖。
圖5係顯示有關實施形態之半導體發光裝置之電路圖。
圖6係顯示有關實施形態之變形例的半導體發光裝置的模式剖面圖。
圖7係模式性地顯示有關實施形態之變形例的半導體發光裝置的平面圖。
圖8係顯示有關實施形態之半導體發光裝置之製造過程的模式圖。
圖9係顯示持續圖8製造過程的模式圖。
圖10係顯示持續圖9製造過程的模式圖。
圖11係顯示持續圖10製造過程的模式圖。
圖12係顯示持續圖11製造過程的模式圖。
圖13係顯示持續圖12製造過程的模式圖。
圖14係顯示持續圖13製造過程的模式圖。
圖15係顯示持續圖14製造過程的模式圖。
圖16係顯示持續圖15製造過程的模式圖。
以下，對於實施形態，參照圖面同時加以說明。然而，對於圖面中的同一部分係附上同一符號，其詳細說明係適宜省略，對於不同的部分加以說明。
圖1係顯示有關實施形態之半導體發光裝置100的模式圖，圖1A係剖面圖，圖1B係顯示上面的平面圖。半導體發光裝置100係具備：具有安裝面150a之安裝基板150，和配置於安裝面150a上之半導體發光元件1。對於安裝面150a係設置有複數之配線103。
半導體發光元件1係含有具有發光層13(參照圖2)之半導體層15。並且，具有設置於半導體層15之p側電 極16(參照圖2)，和連接p側電極16與複數之配線103之中1個的p側配線部41。另外，具有設置於半導體層15之n側電極17(參照圖2)，和連接n側電極17與複數之配線103之中1個的n側配線部43。
半導體層15係具有釋放發光層13的放射光之第1面15a，和與第1的面15a相反側之第2的面15b。p側配線部41及n側配線部43係設置於第2的面側。並且，半導體發光元件1係將第2面側朝向安裝面150a而加以裝配，從第1的面15a釋放發光層13的放射光。
半導體發光裝置100係具備在安裝面150a上被覆半導體發光元件1周圍之第1樹脂(以下，樹脂層190)，和設置於第1樹脂層及半導體發光元件1上之第2樹脂(以下，樹脂層170)。
樹脂層190係含有經由發光層13的放射光所激發之磷光材。樹脂層170係包含螢光體171。螢光體171係經由從發光層13所放射的光而加以激發，放射與發光層13的放射光不同峰值波長的光。
含於樹脂層190之磷光材係具有較螢光體171為長之發光時間。例如，螢光體171之發光係激發光消失之後，在50~60毫微秒(ns)消失。(例如，成為1/e的強度。e：奈培數)另一方面，磷光材的發光係亦在螢光體171的發光消失後持續。由此，可抑制半導體發光裝置100之經時性的發光強度變化。例如，使用交流電源而驅動半導體發光裝置100之情況，可抑制發光的閃爍，另 外，可抑制放射光的色不勻。
另外，含於樹脂層190之磷光材的放射光之峰值波長係較發光層13之放射光的峰值波長為長。理想係磷光材的放射光之峰值波長係與螢光體171的放射光之峰值波長相同。在此，磷光材的放射光之峰值波長係則與螢光體171的放射光之峰值波長相同情況係不限於緊密一致，而亦包含接近於螢光體171的放射光之峰值波長的波長情況。
接著，參照圖2，詳細說明半導體發光元件1之構造。圖2係顯示有關實施形態之半導體發光元件1之模式剖面圖。
半導體發光元件1係具備包含發光層13之半導體層15。半導體層15係具有第1的面15a，和其相反側之第2的面15b(參照圖9A)。另外，半導體層15係具有包含發光層13之部分15e，和未包含發光層13之部分15f。
半導體層15係具有第1半導體層11，與第2半導體層12，與發光層13。發光層13係設置於第1半導體層11與第2半導體層12之間。第1半導體層11及第2半導體層12係例如含有氮化鎵。
包含發光層13之部分15e係在半導體層15之中，層積有發光層13。未包含發光層13之部分15f係在半導體層15之中，未層積有發光層13之部分。
第1半導體層11係例如，包含基底緩衝層，n型GaN層。第2半導體層12係例如為p型GaN層。發光層 13係含有發光成藍，紫，藍紫，紫外線光等之材料。
半導體層15之第2的面15b係加工成凹凸形狀。其凸部係含有發光層13的部分15e，而凹部係未含有發光層13的部分15f。含有發光層13的部分15e之第2的面係第2半導體層12的表面，於其上方設置有p側電極16。未含有發光層13的部分15f之第2的面係第1半導體層11的表面，於其上方設置有n側電極17。
發光層13係經由流動電流於p側電極16與n側電極17之間之時而發光。並且，發光層13的放射光係從第1的面15a而釋放於外部。
例如，在半導體層15之第2的面15b中，含有發光層13的部分15e的面積係較未含有發光層13的部分15f之面積為寬地加以設置。另外，設置於含有發光層13的部分15e上之p側電極16的面積係較設置於未含有發光層13的部分上之n側電極17的面積為寬。由此，得到廣的發光面，可提高光輸出。
對於半導體層15之第2的面側係設置有第1絕緣膜(以下，絕緣膜18)。絕緣膜18係被覆半導體層15，p側電極16及n側電極17。絕緣膜18係未設置於半導體層15之第1的面15a上。
對於絕緣膜18係例如使用矽氧化膜，或矽氮化膜等之無機膜。或者，使用對於微細開口之圖案化性優越之聚醯亞胺等之樹脂亦可。然而，作為絕緣膜18而使用樹脂的情況，於絕緣膜18與半導體層15之間，例如，設置矽 氧化膜等之無機膜亦可。無機膜係被覆保護發光層13及第2半導體層12之側面。
然而，在本說明書中，「被覆」係指不限於直接接觸於被覆被覆之構成者，而亦包含藉由其他構成而被覆之情況。
對於與絕緣膜18之半導體層15相反側的面上，p側配線層21與n側配線層22則相互間隔加以設置。絕緣膜18係包含連通於p側電極16之第1開口(以下，開口18a)，及連通於n側電極17之第2開口(以下，開口18b)。在圖1所示的例中，絕緣膜18係含有複數之開口18a，但亦可為含有1個之開口的形態。
p側配線層21係亦加以設置於絕緣膜18上，及開口18a之內部。即，p側配線層21係藉由開口18a而與p側電極16加以電性連接。n側配線層22係亦設置於絕緣膜18上，及開口18b內部內，與n側電極17加以電性連接。
對於與p側配線層21之p側電極16相反側的面上，係設置有p側金屬柱23。p側配線部41係包含p側配線層21及p側金屬柱23。
對於與n側配線層22之n側電極17相反側的面上，係設置有n側金屬柱24。n側配線部43係包含n側配線層22及n側金屬柱24。
對於p側配線部41與n側配線部43之間係設置有第2絕緣膜(以下，絕緣膜25)。即，絕緣膜25係充填於 p側金屬柱23與n側金屬柱24之間，被覆絕緣膜18及p側配線部41之側面，n側配線部43之側面。
如圖1所示，絕緣膜25係被覆p側金屬柱23之側面與n側金屬柱24之側面。另一方面，與p側金屬柱23之p側配線層21相反側的面係從絕緣膜25露出，作為p側外部端子23a而發揮機能。與n側金屬柱24之n側配線層22相反側的面係從絕緣膜25露出，作為n側外部端子24a而發揮機能。
如此，p側外部端子23a與n側外部端子24a係露出於絕緣膜25之相同的面(在圖1之下面)。並且，其間隔係作為較在絕緣膜18上之p側配線層21與n側配線層22之間隔為寬者為佳。即，p側外部端子23a與n側外部端子24a之間隔係例如，作為較安裝時之焊錫的擴張為大。由此，可防止p側外部端子23a及n側外部端子24a之間的短路。
對此，p側配線層21與n側配線層22之間隔係可縮小至處理上之界限者。並且，擴大p側配線層21之面積，而加寬p側配線層21與p側金屬柱23之接觸面積。由此，促進發光層13的散熱。
另外，通過複數之開口18a而p側配線層21則與p側電極16接合的面積係作為較通過開口18b而n側配線層22則與n側電極17接合的面積為大。由此，可均一化流動於發光層13之電流的分布。
更且，設置於絕緣膜18上之n側配線層22的面積係 可作為較n側電極17的面積為寬者。並且，可將設置於n側配線層22上之n側金屬柱24的面積(即，n側外部端子24a之面積)，作為較n側電極17為寬。由此，成為可維持對於安裝所需之n側外部端子24a的面積同時，可縮小n側電極17之面積。例如，成為可縮小在半導體層15之未含有發光層13的部分15f之面積，而擴大含有發光層13的部分15e之面積而使發光輸出提昇者。
第1半導體層11係藉由n側電極17及n側配線層22，與n側金屬柱24加以電性連接。第2半導體層12係藉由p側電極16及p側配線層21，與p側金屬柱23加以電性連接。
例如，p側金屬柱23係較p側配線層21為厚，n側金屬柱24係較n側配線層22為厚。p側金屬柱23，n側金屬柱24及絕緣膜25之厚度係各可作為較半導體層15為厚者。然而，在此所稱之「厚度」係指在圖2之上下方向的各層之寬度。
另外，p側金屬柱23及n側金屬柱24之各厚度係可作為較包含半導體層15，p側電極16，n側電極17及絕緣膜18之層積體的厚度為厚者。
各金屬柱23，24之深寬比(對於平面尺寸而言之厚度比)係為任意，例如，亦可為1以上，較1為小亦可。即，金屬柱23，24係亦可較其平面尺寸為厚或薄。
如根據實施形態，即使除去為了形成半導體層15而使用之基板10(參照圖8)，半導體層15係亦經由p側 金屬柱23，n側金屬柱24及絕緣膜25而安定加以支持。因此，半導體發光元件1之機械強度係可保持在可耐除去基板10後之處理的位準者。
作為p側配線層21，n側配線層22，p側金屬柱23及n側金屬柱24之材料，例如，可使用銅，金，鎳，銀等。此等之中，當使用銅時，可使良好的熱傳導性，高位移耐性及對於絕緣材料而言之密著性提升。
絕緣膜25係補強p側金屬柱23及n側金屬柱24。絕緣膜25係使用與安裝基板熱膨脹率相同或接近之構成為佳。作為如此之絕緣膜25，例如可舉出環氧樹脂，聚矽氧樹脂，氟素樹脂等者。
在半導體發光元件1之安裝過程中，因連接p側外部端子23a及n側外部端子24a於安裝基板之焊錫等之構件引起的應力則加上於半導體層15，但p側金屬柱23及n側金屬柱24係吸收此應力而緩和。
在本實施形態中，含有p側配線層21及p側金屬柱23的p側配線部41係藉由設置於複數之開口18a內部而相互加以間隔的複數之貫孔21a而連接於p側電極16。例如，藉由具有配合複數之貫孔21a的接觸面積之面積的1個貫孔，可較將p側配線部41連接於p側電極16之情況，降低加上於半導體層15的應力。
另一方面，p側配線層21係藉由設置於1個大的開口內部，較貫孔21a平面尺寸大的柱體而連接於p側電極16亦可。由此，可謀求藉由p側電極16，p側配線層21 及p側金屬柱23之散熱性的提升。
如後述，使用於半導體層15之形成的基板10係從半導體層15加以除去。由此，將半導體發光元件1加以低背化。更且，對於除去基板10之半導體層15之第1的面15a係形成微小的凹凸。例如，對於第1的面15a而言，進行例如使用鹼性系溶液之濕蝕刻(粗糙處理)，形成凹凸。由此，成為可未使發光層13的放射光進行全反射，而從第1的面15a取出於外側者。
半導體發光元件1係更具備在第1的面15a側，設置於半導體層15及絕緣膜18上，透過發光層13的放射光之絕緣層36。絕緣層36係例如為矽氧化膜或矽氮化膜等之無機膜。另外，絕緣層36係亦可為聚矽氧樹脂或環氧樹脂等之樹脂層。
接著，參照圖3及圖4而說明半導體發光裝置100之製造過程。圖3A~圖4B係表示有關實施形態之半導體發光裝置100之製造過程的模式剖面圖。
首先，如圖3A所示，於安裝基板150之安裝面150a上裝配複數之半導體發光元件1。安裝基板150係具有例如金屬基座101，和設置於金屬基座101上之絕緣層102，和設置於絕緣層102上之複數的配線103。安裝基板150係包含被覆配線103與絕緣層102之抗焊劑107。
半導體發光元件1係將使p側配線部41及n側配線部43露出之絕緣膜25的面朝向安裝面150a加以裝配。並且，藉由焊錫105而將p側配線部41及n側配線部43 連接於配線103。在本實施形態中，例如，藉由配線103而串聯連接複數之半導體發光元件1。即，在鄰接之半導體發光元件1之間，一方之p側配線部41則藉由共通之配線103而連接於另一方之n側配線部43。
接著，如圖3B所示，形成裝配於安裝基板150上之複數之半導體發光元件1，及被覆鄰接之半導體發光元件1之間的安裝面150a的樹脂層190。樹脂層190係例如為聚矽氧樹脂，含有磷光材。對於磷光材係例如，可使用銥等之金屬錯合物。
接著，如圖4A所示，除去形成於樹脂層190之半導體發光元件1上的部分，於鄰接之半導體發光元件1之間殘留樹脂層190。例如，經由研削而除去形成於半導體發光元件1上之樹脂層190。
接著，如圖4B所示，於半導體發光元件1及樹脂層190上形成樹脂層170，完成半導體發光裝置100。樹脂層170係例如，分散有螢光體171之聚矽氧樹脂。發光層13放射成藍色光的情況，對於螢光體171係例如，使用放射成黃色螢光之YAG螢光體或α氮化矽系螢光體。另外，亦可混合放射成綠色及紅色螢光之氮化物系螢光體。
圖5係顯示有關實施形態之半導體發光裝置100之電路圖。半導體發光裝置100例如，含有串聯地連接半導體發光元件1a之第1發光元件群，和串聯地連接半導體發光元件1b之第2發光元件群。
第1發光元件群及第2發光元件群係各並聯地連接於 交流電源201。並且，第1發光元件群係對於交流電源201而言，連接於與第2發光元件群相反方向。即，經由交流電源201而驅動半導體發光裝置100之情況，第1發光元件群與第2發光元件群係交互進行發光。
使用如此之驅動方式之情況，例如，將第1發光元件群滅燈而將第2發光元件群點燈之間，產生有亮度下降時間。此等則成為閃爍與色不勻而辨識。在本實施形態中，即使半導體發光元件1的亮度下降而滅燈，含於設置於鄰接之半導體發光元件1之間的樹脂層190之磷光材的發光則繼續。由此，在半導體發光裝置100中，可抑制發光的閃爍或色不勻者。
圖6A及圖6B係表示有關實施形態之變形例的半導體發光裝置200及300之模式剖面圖。
圖6A所示之半導體發光裝置200係具備：安裝基板150，和配置於安裝面150a上之半導體發光元件1。並且，更具備被覆裝配於安裝面150a上之半導體發光元件1全體之樹脂層190，和設置於樹脂層190上之樹脂層170。
即，樹脂層190係具有設置於半導體發光元件1周圍之部分190a，和設置於絕緣層36上之部分190b。並且，樹脂層190係含有經由發光層13的放射光所激發之磷光材。樹脂層170係包含經由從發光層13所放射的光所激發，放射與其激發光波長之不同的光之螢光體171。
例如，如圖4A所示，無需完全去除形成於絕緣層36 上之樹脂層190，而於絕緣層36上殘留有薄的樹脂層190b亦可。對於含於樹脂層190之磷光材的發光效率則較螢光體171之發光效率為低之情況，樹脂層190b之厚度係越薄越佳。
圖6B所示之半導體發光裝置300係具備：安裝基板150，和配置於安裝面150a上之半導體發光元件2。並且，更具備被覆半導體發光元件2周圍之樹脂層190，和設置於半導體發光元件2及樹脂層190上之樹脂層170。
半導體發光元件2係具備半導體層15，和設置於其第2面15b側之p側配線部41，和n側配線部43。p側配線部41係電性連接於設置於含有半導體層15之發光層13的部分15e上之p側電極16。n側配線部43係電性連接於設置於未含有半導體層15之發光層13的部分15f上之n側電極17。
更且，半導體發光元件2係具有設置於半導體層15之第1的面15a側之絕緣層56。絕緣層56係含有將發光層13的放射光散射之散射材57。對於散射材57係例如，可使用二氧化矽之微粒子。並且，散射材57係將從半導體層15之第1的面15a所放射的光之分布作為均一化，擴大半導體發光元件1之配光角。由此，可使半導體發光裝置300之亮度分布之均一性提升。
圖7A及圖7B係模式性地表示有關實施形態之變形例的半導體發光裝置400及500之平面圖。
圖7A所示之半導體發光裝置400係包含配置成千鳥 狀於安裝基板150上之複數的半導體發光元件1。即，半導體發光元件1係等間隔地並設於X方向。並且，在Y方向中，X方向之配列的相位則相互地呈位移地加以配置。經由如此配置複數之半導體發光元件1之時，發光點之排列的規則性則混亂，可抑制作為面光源之發光不勻者。另外，亦可抑制從半導體發光元件1放射至橫方向的光之相互干擾者。
在圖7B所示之半導體發光裝置500中，包含配置成千鳥狀於安裝基板150上之複數的半導體發光元件2。半導體發光元件2係具有於半導體層15之第1的面側含有散射材57之絕緣層56，而擴大其配光角。因此，成為可擴大在安裝基板150上之配置間隔者。
在圖7B所示的例中，將在X方向及Y方向之配置間隔，作為較各方向之半導體發光元件2的尺寸為寬。即，鄰接之半導體發光元件2間隔係在任意的方向較相同方向之半導體發光元件2的尺寸為寬。由此，可使半導體發光元件1的熱，藉由安裝基板150而有效率地加以發散。
接著，參照圖8A~圖16B，對於有關實施形態之半導體發光元件1之製造方法加以說明。圖8A~圖16B係表示有關實施形態之半導體發光元件1之製造過程的模式圖。
圖8A係顯示形成於基板10之主面上的第1半導體層11，第2半導體層12及發光層13的剖面圖。例如，使用MOCVD(metal organic chemical vapor deposition)法，於基板10上依序使第1半導體層11，發光層13及第2 半導體層12成長。基板10係例如為矽基板。另外，作為基板10亦可使用藍寶石基板。第1半導體層11，發光層13及第2半導體層12係例如為氮化物半導體，含有氮化鎵(GaN)。
第1半導體層11係例如為n型GaN層。另外，第1半導體層11係具有包含設置於基板10上之緩衝層，和設置於緩衝層上之n型GaN層之層積構造亦可。第2半導體層12係含有設置於發光層13上之p形A1GaN層，和設置於其上方之p形GaN層。
圖8B及圖8C係顯示選擇性地除去第2半導體層12及發光層13之狀態。圖8B係剖面圖，圖8C係顯示基板10之上面側之平面圖。
如圖8B所示，例如，使用RIE(Reactive Ion Etching)法，選擇性地蝕刻第2半導體層12及發光層13，使第1半導體層11露出。
如圖8C所示，半導體層12及發光層13係圖案化成島狀，於基板10上形成有複數之發光範圍(包含發光層13之部分15e)。
接著，如圖9A及圖9B所示，選擇性地除去第1半導體層11，於基板10上形成複數的半導體層15。
圖9A係顯示基板10及形成於其上方之半導體層15的剖面。例如，將被覆第2半導體層12及發光層13之蝕刻光罩(未圖示)設置於第1半導體層11上。接著，使用RIE法而蝕刻第1半導體層11，形成至基板10之深度 的溝80。
圖9B係顯示設置有半導體層15之基板10的上面。溝80係於基板10上設置成格子狀，將第2半導體層11分離成複數之半導體層15。
半導體層15之第1的面15a係接觸於基板10的面，第2的面15b係第1半導體層11及第2半導體層12的表面。另外，溝80係蝕刻基板10的上面，設置於較第1的面15a為深的位置。
溝80係在形成p側電極16及n側電極17之後(參照圖10)形成亦可。
接著，如圖10A及圖10B所示，於半導體層15之第2的面15b，形成p側電極16與n側電極17。圖10A係剖面圖，圖10B係顯示基板10之上面之平面圖。
p側電極16係形成於第2半導體層12上。n側電極17係形成於第1半導體層11上。p側電極16係具有較n側電極為寬的面積。
p側電極16及n側電極17係例如，以濺鍍法，蒸鍍法等而形成。p側電極16與n側電極17係先形成任一均可，亦可以相同材料同時形成。p側電極16係呈反射發光層13的放射光地形成。例如，p側電極16係含有銀，銀合金，鋁，鋁合金等。另外，為了p側電極16之硫化，氧化防止，亦可為含有金屬保護膜(阻障金屬)的構成。另外，為了取得各電極與半導體層之電阻接觸，因應必要而實施熱處理。
接著，如圖11A所示，於基板10上形成絕緣膜18。圖11A係顯示基板10及半導體層15之剖面的模式圖。
絕緣膜18係被覆設置於基板10上之構造，具有第1開口(以下，開口18a)及第2開口(以下，開口18b)。
絕緣膜18係例如，矽氧化膜或矽氮化膜，可使用CVD(Chemical Vapor Deposition)法而形成。開口18a及開口18b係例如，經由使用光阻劑光罩之濕蝕刻而形成。開口18a係連通於p側電極16。開口18b係連通於n側電極17。在本實施形態中，絕緣膜18係含有複數之開口18a，和1個之開口18b。
作為絕緣膜18，例如，使用聚醯亞胺等之有機膜亦可。另外，當對於絕緣膜18使用感光性聚醯亞胺，苯并環丁烯(Benzocyclobutene)等之有機膜時，可直接曝光及顯像。因此，開口18a及開口18b的圖案化則變為容易。
接著，圖11B~圖12B係顯示p側配線層21及n側配線層22之形成過程。圖11B~圖12A係顯示基板10及半導體層15之剖面的模式圖，圖12A係顯示基板10之上面的平面圖。
如圖11B所示，於絕緣膜18的表面，第1開口18a之內面(側壁及底部)，及第2開口18b之內面(側壁及底部)，形成金屬膜19。金屬膜19係作為在電鍍工程之種金屬而發揮機能。
金屬膜19係例如，從絕緣膜18側依序呈含有鈦(Ti)及銅(Cu)地，使用濺鍍法而形成。取代鈦而使用鋁亦可。
接著，如圖11C所示，於金屬膜19上地形成光阻劑光罩91。光阻劑光罩91係含有開口91a與開口92b。開口91a係設置於p側電極16上，而開口92b係設置於n側電極17上。
接著，如圖12A及圖12B所示，使用電場銅電鍍而形成p側配線層21及n側配線層22。即，將金屬膜19作為電流路徑，於光阻劑光罩91之開口91a及91b內部，選擇性地形成銅(Cu)層。
如圖12A所示，p側配線層21係亦加以形成於絕緣膜18上，及開口18a之內部。p側配線層21係電性連接於p側電極16。n側配線層22係亦加以形成於絕緣膜18上，及開口18b之內部。n側配線層22係電性連接於n側電極17。
如圖12B所示，p側配線層21與n側配線層22係夾持光阻劑光罩91g而相向。即，p側配線層21與n側配線層22之間隔係可窄化至光微影之界限。
接著，圖13A~圖13C係顯示p側配線層21及n側配線層22之形成過程。圖13A~圖13B係顯示基板10及半導體層15之剖面的模式圖，圖13C係顯示基板10之上面的平面圖。
如圖13A所示，形成具有開口92a與開口92b之光阻 劑光罩92。例如，使用溶劑或氧電漿而除去光阻劑光罩91之後，使用光微影法而重新形成光阻劑光罩91。另外，於光阻劑光罩91上重疊光阻劑光罩92而形成亦可。
接著，如圖13B所示，於開口92a與開口92b之內部各形成p側金屬柱23及n側金屬柱24。p側金屬柱23及n側金屬柱24係例如，使用電場Cu電鍍而形成。
如圖13C所示p側金屬柱23及n側金屬柱24係夾持光阻劑光罩92g而相向。p側金屬柱23及n側金屬柱24之間隔係為了防止安裝時之短路，較p側配線層21及n側配線層22之間隔為寬而形成。
圖14A~圖14C係顯示持續圖13C之工程的模式剖面圖。如圖14A所示，將光阻劑光罩92，例如使用溶劑或氧電漿而除去。接著，如圖14B所示，將金屬柱23，n側金屬柱24，p側配線層21及n側配線層22作為光罩，經由濕蝕刻而除去金屬膜19之露出部分。由此，分斷p側配線層21及n側配線層22之間的電性連接。
接著，如圖14C所示，於絕緣膜18上，層積第2絕緣膜(以下，絕緣膜25)。絕緣膜25係被覆p側配線層21，n側配線層22，p側金屬柱23及n側金屬柱24。
絕緣膜25係自p側配線部41而將n側配線部43絕緣。絕緣膜25係例如，含有碳黑，將發光層13之放射光遮光。另外，絕緣膜25係例如，含有氧化鈦等，反射發光層13之放射光的構件亦可。
接著，如圖15A~圖15C所示，進行半導體層15之第 1的面15a側之處理。圖15A~圖15C係顯示各工程之模式剖面圖。
如圖15A所示，從半導體層15除去基板10。基板10為矽基板之情況，例如，可經由濕蝕刻而選擇性地除去基板10。對於基板10為藍寶石基板之情況，例如，可使用雷射剝離法而除去基板10。
形成於基板10上之構造體係在除去基板10之後，亦經由絕緣膜25所支持，保持晶圓狀態。半導體層15係經由p側金屬柱23，n側金屬柱24及絕緣膜25所支持。此等係比較於半導體層15為柔軟的材料，而緩和其應力。例如，於基板10上加以磊晶成長之半導體層係含有大的內部應力。並且，即使作為其應力於基板10之剝離時一口氣加以開放，p側金屬柱23，n側金屬柱24及絕緣膜25係吸收其應力。因此，可迴避在除去基板10之過程的半導體層15之破損。
接著，對於半導體層15之第1的面15a係形成微小的凹凸。例如，以KOH(氫氧化鉀)水溶液或TMAH(氫氧化四甲基銨)等，濕蝕刻第1半導體層11。在此蝕刻中，產生有依存於結晶面方位之蝕刻速度之不同。因此，如圖15A所示，可於第1的面15a形成凹凸者。另外，於第1的面15a上形成光阻劑光罩，選擇性地蝕刻第1半導體層11的表面亦可。如此，經由於第1的面15a形成凹凸之時，可使發光層13之放射光的取出效率提升。
接著，如圖15B所示，於第1的面15a上形成絕緣層36。絕緣層36係例如，含有聚矽氧樹脂或環氧樹脂，被覆設置於第1的面15a之凹凸。
鄰接之半導體層15之間的絕緣膜18係形成於溝80底面之部分。隨之，在圖15B之絕緣膜18之上面18c係突出於較第1的面15a為上方。因此，絕緣層36係設置於絕緣膜18上之部分則成為較設置於第1的面15a上的部分為薄。
另外，絕緣層36係例如為矽氧化膜或矽氮化膜等之無機膜。
接著，在半導體層15之第2的面15b，研削絕緣膜25之表面，使p側金屬柱23及n側金屬柱24露出。p側金屬柱23之露出面係p側外部端子23a，而n側金屬柱24之露出面係n側外部端子24a。
接著，如圖16A及圖16B所示，在鄰接之半導體層15之間，切斷絕緣層36，絕緣膜18及絕緣膜25。由此，將含有半導體層15之半導體發光元件1作為個片化。圖16A係顯示半導體發光元件1之剖面，圖16B係顯示p側外部端子23a及n側外部端子24a所露出之絕緣膜25的表面。
絕緣層36，絕緣膜18及絕緣膜25之切斷係例如，使用切割刀而進行。另外，經由雷射照射而切斷亦可。
半導體層15係因未存在於溝80而未受到經由切割之損傷者。另外，在加以個片化之時點，得到以絕緣膜18 被覆保護半導體層15之端部(側面)的構造。
另外，至切割之前的工程係在晶圓狀態一次加以進行之故，於加以個片化之各個裝置，無需進行配線及封裝，而成為減低大幅的成本。即，在加以個片化之狀態，既已施以配線及封裝。因此，如根據本實施形態，可提高生產性，可降低製造成本。
在上述之實施形態中，例示過於安裝基板150上配置半導體發光元件1的例，但並不限定於此等。例如，亦可為於與安裝面相反側具有p側電極及n側電極之半導體發光元件。另外，亦可具有為p側電極及n側電極各設置於半導體層之第1的面側及第2的面側之縱型構造的半導體發光元件。
雖說明過本發明之幾個實施形態，但此等實施形態係作為例而提示之構成，未意圖限定發明之範圍。此等新穎的實施形態係可以其他種種形態而實施，在不脫離發明之內容範圍，可進行種種省略，置換，變更。此等實施形態或其變形係含於發明之範圍或內容同時，含於記載於申請專利範圍之發明與其均等之範圍。
1‧‧‧半導體發光元件
15‧‧‧半導體層
15a‧‧‧第1的面
41‧‧‧p側配線部
43‧‧‧n側配線部
100‧‧‧半導體發光裝置
101‧‧‧金屬基座
102‧‧‧絕緣層
103‧‧‧配線
105‧‧‧焊錫
107‧‧‧抗焊劑
150‧‧‧安裝基板
150a‧‧‧安裝面
170‧‧‧樹脂層
171‧‧‧螢光體
190‧‧‧樹脂層

Claims (14)

  1. 一種半導體發光裝置，其特徵為具備：具有安裝面的安裝基板，和，配置於前述安裝面上之複數半導體發光元件，前述複數半導體發光元件之每一者包含：具有發光層之半導體層，和連接於前述半導體層之p側電極，和p側配線部，和連接於前述半導體層之n側電極，和n側配線部，和第1樹脂，其被配置在前述安裝面上前述複數半導體發光元件之相鄰者之間，前述第1樹脂含有能經由前述發光層之放射光而加以激發之磷光材，和設置於前述第1樹脂及前述複數半導體發光元件上之第2樹脂，前述第2樹脂含有能經由前述發光層所放射的光而加以激發之螢光體。
  2. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述磷光材之發光時間係較前述螢光體的發光時間為長者。
  3. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述磷光材之放射光的峰值波長係較前述發光層之放射光的峰值波長為長者。
  4. 如申請專利範圍第3項記載之半導體發光裝置，其中，前述磷光材之放射光的峰值波長係與前述螢光體之放 射光的峰值波長相同者。
  5. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述第1樹脂係被覆前述複數半導體發光元件之每一者的全體。
  6. 如申請專利範圍第1項記載之半導體發光裝置，其中，前述半導體層係具有放射前述發光層之放射光的第1的面，和與前述第1的面相反側之第2的面，其中前述p側配線部及前述n側配線部係設置於前述第2面側，和其中前述複數半導體元件之每一者係將其前述第2的面朝向前述安裝面而加以裝配者。
  7. 如申請專利範圍第6項記載之半導體發光裝置，其中，前述半導體層之前述第1的面設置有凹凸。
  8. 如申請專利範圍第6項記載之半導體發光裝置，其中，前述第1樹脂係被覆前述半導體層之前述第1的面者。
  9. 如申請專利範圍第6項記載之半導體發光裝置，其中，前述複數半導體發光元件之每一者更具有設置於前述第1的面上，透過前述發光層之前述放射光的層，和其中透過前述發光層之放射光的層係含有將前述發光層的前述放射光進行散射之散射材者。
  10. 如申請專利範圍第6項記載之半導體發光裝置，其中，前述複數半導體發光元件之每一者係更具有被覆前述半導體層、前述p側電極、及前述n側電極之第1絕緣 膜，其中前述p側配線部係貫通前述第1絕緣膜而與前述p側電極加以電性連接，和其中前述n側配線部係貫通前述第1絕緣膜而與前述n側電極加以電性連接。
  11. 如申請專利範圍第10項記載之半導體發光裝置，其中，前述複數半導體發光元件之每一者係更具有設置於前述p側配線部與前述n側配線部之間的第2絕緣膜。
  12. 如申請專利範圍第11項記載之半導體發光裝置，其中，前述第2絕緣膜係被覆前述p側配線部之周圍及前述n側配線部之周圍。
  13. 如申請專利範圍第10項記載之半導體發光裝置，其中，前述p側配線部係具有：連接於前述p側電極之p側配線層，和設置於前述p側配線層上，較前述p側配線層為厚之p側金屬柱，和其中前述n側配線部係具有：連接於前述n側電極之n側配線層，和設置於前述n側配線層上，較前述n側配線層為厚之n側金屬柱者。
  14. 如申請專利範圍第13項記載之半導體發光裝置，其中，前述複數半導體發光元件之每一者係更具有設置於前述p側配線部與前述n側配線部之間的第2絕緣膜，前述第2絕緣膜係被覆前述p側金屬柱之側面及前述 n側金屬柱之側面。
TW102108629A 2013-01-21 2013-03-12 半導體發光裝置 TWI499096B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013008809A JP2014139999A (ja) 2013-01-21 2013-01-21 半導体発光装置

Publications (2)

Publication Number Publication Date
TW201431134A TW201431134A (zh) 2014-08-01
TWI499096B true TWI499096B (zh) 2015-09-01

Family

ID=47891545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108629A TWI499096B (zh) 2013-01-21 2013-03-12 半導體發光裝置

Country Status (4)

Country Link
US (1) US8937331B2 (zh)
EP (1) EP2757602A2 (zh)
JP (1) JP2014139999A (zh)
TW (1) TWI499096B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779339B (zh) * 2015-01-15 2017-08-25 大连德豪光电科技有限公司 倒装高压led芯片及其制备方法
DE112016000533T5 (de) * 2015-01-30 2017-10-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
JP6667237B2 (ja) * 2015-09-11 2020-03-18 アルパッド株式会社 発光装置
JP6741063B2 (ja) * 2016-03-25 2020-08-19 日立化成株式会社 有機インターポーザ及び有機インターポーザの製造方法
CN106384733A (zh) * 2016-10-31 2017-02-08 广东晶科电子股份有限公司 一种360度透光led灯丝及其制备方法
JP6597837B2 (ja) * 2017-06-30 2019-10-30 日亜化学工業株式会社 発光装置及びその製造方法
JP6633111B2 (ja) * 2018-02-19 2020-01-22 アルパッド株式会社 発光ユニット及び半導体発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102106009A (zh) * 2008-07-03 2011-06-22 三星Led株式会社 波长转换发光二极管芯片和具有该芯片的发光二极管装置
TW201145613A (en) * 2010-06-02 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107441A2 (en) 2002-06-13 2003-12-24 Cree, Inc. Saturated phosphor solid emitter
MY142684A (en) 2003-02-26 2010-12-31 Cree Inc Composite white light source and method for fabricating
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
KR100924912B1 (ko) * 2008-07-29 2009-11-03 서울반도체 주식회사 웜화이트 발광장치 및 그것을 포함하는 백라이트 모듈
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5050045B2 (ja) * 2009-12-22 2012-10-17 株式会社東芝 発光装置
JP5101650B2 (ja) * 2010-03-25 2012-12-19 株式会社東芝 半導体発光装置及びその製造方法
TW201145614A (en) 2010-06-03 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
JP5759790B2 (ja) 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
CN103081141B (zh) * 2010-08-31 2016-10-12 日亚化学工业株式会社 发光装置及其制造方法
JP5545866B2 (ja) * 2010-11-01 2014-07-09 シチズン電子株式会社 半導体発光装置
JP5603813B2 (ja) * 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102106009A (zh) * 2008-07-03 2011-06-22 三星Led株式会社 波长转换发光二极管芯片和具有该芯片的发光二极管装置
TW201145613A (en) * 2010-06-02 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device

Also Published As

Publication number Publication date
US8937331B2 (en) 2015-01-20
JP2014139999A (ja) 2014-07-31
TW201431134A (zh) 2014-08-01
EP2757602A2 (en) 2014-07-23
US20140203313A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
TWI499096B (zh) 半導體發光裝置
TWI513065B (zh) Semiconductor light emitting device and light emitting device
TWI489658B (zh) 半導體發光裝置及光源單元
TWI514631B (zh) Semiconductor light emitting device and manufacturing method thereof
TWI525854B (zh) 半導體發光裝置
JP5603793B2 (ja) 半導体発光装置
JP5816127B2 (ja) 半導体発光装置およびその製造方法
JP5603813B2 (ja) 半導体発光装置及び発光装置
TWI517447B (zh) 半導體發光裝置
TW201349573A (zh) 半導體發光裝置
TWI504023B (zh) 半導體發光裝置
TWI517459B (zh) 半導體發光裝置及其製造方法
TW201344962A (zh) 半導體發光裝置及其製造方法
JP5698633B2 (ja) 半導体発光装置、発光モジュール、および半導体発光装置の製造方法
TW201434181A (zh) 半導體發光裝置及其製造方法
TW201505212A (zh) 半導體發光裝置及其製造方法
TW201431129A (zh) 半導體發光裝置
TW201434180A (zh) 半導體發光裝置及其製造方法
TWI493758B (zh) 半導體發光裝置及發光模組
TW201234664A (en) Semiconductor light emitting device and method for manufacturing same
JP2016001750A (ja) 半導体発光装置
TWI505499B (zh) 半導體發光裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees