TWI498816B - 用於設定輸出遮罩之方法、製造物品及設備 - Google Patents

用於設定輸出遮罩之方法、製造物品及設備 Download PDF

Info

Publication number
TWI498816B
TWI498816B TW101146862A TW101146862A TWI498816B TW I498816 B TWI498816 B TW I498816B TW 101146862 A TW101146862 A TW 101146862A TW 101146862 A TW101146862 A TW 101146862A TW I498816 B TWI498816 B TW I498816B
Authority
TW
Taiwan
Prior art keywords
instruction
mask register
bit position
write mask
register
Prior art date
Application number
TW101146862A
Other languages
English (en)
Other versions
TW201337743A (zh
Inventor
Victor W Lee
Daehyun Kim
Tin-Fook Ngai
Jayashankar Bharadwaj
Albert Hartono
Sara Baghsorkhi
Nalini Vasudevan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201337743A publication Critical patent/TW201337743A/zh
Application granted granted Critical
Publication of TWI498816B publication Critical patent/TWI498816B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8076—Details on data register access
    • G06F15/8084—Special arrangements thereof, e.g. mask or switch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8092—Array of vector units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)

Description

用於設定輸出遮罩之方法、製造物品及設備 發明領域
本發明之領域大體而言係有關於電腦處理器架構，且更具體而言係有關於在執行時導致特別結果的指令。
 發明背景
指令集或指令集架構(ISA)係電腦架構中與規劃有關的部分，且可包包括原生資料類型、指令、暫存器架構、定址模式、記憶體架構、中斷及異常處置以及外部輸入及輸出(I/O)。應注意，指令一詞在本文中通常指巨集指令(即，提供給處理器以供執行的指令)，而非由處理器之解碼器對巨集指令進行解碼所產生的微指令或微操作。
指令集架構有別於微架構，微架構係實行ISA之處理器的內部設計。具有不同微架構的處理器可共享共同的指令集。例如，Intel Pentium 4處理器、Intel Core處理器及Advanced Micro Device公司(Sunnyvale CA)處理器實行 幾乎相同的x86指令集版本(以及一些擴展，較新版本已新增該等擴展)，但具有不同的內部設計。例如，ISA之相同暫存器架構可在不同微架構中使用熟知技術以不同方式實行，其中包括：專門的實體暫存器、一或多個使用暫存器重新命名機構(例如，如美國專利第5,446,912號中所描述，使用暫存器別名表(RAT)、重新排序緩衝器(ROB)及引退暫存器檔案；如美國專利第5,207,132號中所描述，使用多個對映表及暫存器集區)的動態分配實體暫存器，等等。除非另外指定，否則片語暫存器架構、暫存器檔案及暫存器指：對軟體及/或規劃器可見的事物，以及指令指定暫存器的方式。在需要明確性時，將使用形容詞邏輯、架構或軟體可見來指示暫存器架構中的暫存器/或檔案，而將使用不同形容詞來指示給定微架構(例如，實體暫存器、重新排序緩衝器、引退暫存器、暫存器集區)中之暫存器。
指令集包括一或多個指令格式。給定指令格式定義各種欄位(位元之數目、位元之位置)來指定：將要執行之操作(運算碼)，及運算元(將對其執行操作)，以及其他。給定指令係使用給定指令格式來表達的且指定操作及運算元。指令串流係特定的指令序列，其中該序列中的每一指令係指令按指令格式的出現。
科學、金融、自動向量化通用RMS(辨識、採擷與合成)視覺及多媒體應用(例如，2D/3D圖形、影像處理、視訊壓縮/解壓縮、語音辨識演算法及音訊調處)通常要求對大量資料項目執行同一操作(稱為「資料平行處理原則」)。 單指令多重資料(SIMD)指導致處理器對多個資料項目執行同一操作的指令類型。SIMD技術尤其適合於可將暫存器中的位元以邏輯方式分成若干固定大小的資料元件之處理器，該等資料元件中之每一者表示單獨的值。例如，64位元暫存器中之位元可被指定為來源運算元，其將作為四個單獨的16位元資料元件被操作，該等資料元件中之每一者表示單獨的16位元值。作為另一實例，256位元暫存器中之位元可被指定為來源運算元，其將作為四個單獨的64位元緊縮資料元件(四字(Q)大小的資料元件)被操作，作為八個單獨的32位元緊縮資料元件(雙字(D)大小的資料元件)被操作，作為十六個單獨的16位元緊縮資料元件(字(W)大小的資料元件)被操作，或作為三十二個單獨的8位元緊縮資料元件(位元組(B)大小的資料元件)被操作。此資料類型被稱為緊縮資料類型或向量資料類型，且為此資料類型的運算元被稱為緊縮資料運算元或向量運算元。換言之，緊縮資料項目或向量指緊縮資料元件之序列；且緊縮資料運算元或向量運算元係SIMD指令(亦稱為緊縮資料指令或向量指令)之來源或目的地運算元。
舉例而言，一種類型之SIMD指令指定將以垂直方式對兩個來源向量運算元執行來產生目的地向量運算元(亦稱為結果向量運算元)之單個向量操作，該目的地向量運算元具有相同大小、具有相同數目個資料元件且按相同資料元件次序。來源向量運算元中之資料元件被稱為來源資料元件，而目的地向量運算元中之資料元件被稱為目的地 或結果資料元件。此等來源向量運算元具有相同大小且含有相同寬度的資料元件，且因此其含有相同數目個資料元件。兩個來源向量運算元中位於相同位元位置中之來源資料元件形成資料元件對(亦稱為對應的資料元件；即，在每一來源運算元之資料元件位置0中之資料元件相對應，在每一來源運算元之資料元件位置1中之資料元件相對應，以此類推)。對此等來源資料元件對中之每一者分離地執行由該SIMD指令指定的操作，來產生相匹配數目個結果資料元件，且因此每一來源資料元件對具有對應的結果資料元件。因為操作係垂直的，且因為結果向量運算元具有相同大小，具有相同數目個資料元件，且結果資料元件係按與來源向量運算元相同的資料元件次序來儲存，所以結果資料元件在結果向量運算元中之位元位置與其在來源向量運算元中之對應的來源資料元件對相同。除了此示範性類型之SIMD指令，還有多種其他類型之SIMD指令(例如，具有僅一個或具有兩個以上來源向量運算元之指令；以水平方式操作之指令；產生具有不同大小、具有不同大小的資料元件及/或具有不同資料元件次序的結果向量運算元之指令)。應理解，目的地向量運算元(或目的地運算元)一詞係定義為執行由一指令指定的操作之直接結果，該操作包括將該目的地運算元儲存於一位置(其可為暫存器或由該指令指定之記憶體位址)，以使得其可作為來源運算元由另一指令存取(藉由該另一指令指定該相同位置)。
SIMD技術(諸如Intel® CoreTM 處理器所使用的技 術，該等處理器具有包括x86、MMXTM 、串流SIMD擴展(SSE)、SSE2、SSE3、SSE4.1及SSE4.2指令的指令集)已使應用程式效能的顯著改良成為可能(CoreTM and MMXTM 係Intel公司(Santa Clara,Calif)的注冊商標或商標)。被稱為進階向量擴展(AVX)(AVX1及AVX2)且使用VEX編碼方案的SIMD擴展之額外集合已公佈及/或公開(例如，參見Intel® 64 and IA-32 Architectures Software Developers Manual(2011年10月)；且參見Intel® Advanced Vector Extensions Programming Reference(2011年6月))。
許多現代的處理器正在擴展其執行SIMD操作的能力，來解決在以下領域對向量浮點效能的持續需求：主流的科學及工程數值應用、視覺處理、辨識、資料採擷/合成、遊戲、物理、密碼編譯及其他應用領域。另外，一些處理器正利用表述(predication)(包括使用寫入遮罩)來對SIMD暫存器的特別資料元件執行操作。
SIMD結構可僅當執行向量化程式碼時得出最大效能。然而，編譯器並非總是能夠將程式碼向量化。例如，當迴圈具有在執行時間以前無法解決之詞法上反向迴圈所攜資料相依性時，編譯器無法將迴圈向量化。
依據本發明之一實施例，係特地提出一種用於回應於單個指令而在電腦處理器中執行基於向量比較來產生述詞遮罩(predicate mask)的方法，該指令至少包括來源寫入遮罩暫存器運算元、目的地寫入遮罩暫存器運算元及運 算碼，該方法包含以下步驟：執行該指令來判定來源寫入遮罩暫存器之為真值的最低有效位元位置；在目的地寫入遮罩暫存器之有效性低於經判定之對應位元位置的每一位元位置中儲存真值。
101、201、301、401‧‧‧來源寫入遮罩暫存器
403、203、505、605‧‧‧控制寫入遮罩暫存器
103、205、303、405、507、607‧‧‧目的地寫入遮罩暫存器
471‧‧‧來源遮罩暫存器
473、673‧‧‧控制遮罩暫存器/選擇器
475、479、675、676、679‧‧‧排序器
481、681、682‧‧‧及閘
477、483、673、677、678、683‧‧‧選擇器
485、685‧‧‧目的地遮罩暫存器
501、601‧‧‧第一來源寫入遮罩暫存器
503、603‧‧‧第二來源寫入遮罩暫存器
671‧‧‧第一來源遮罩暫存器
674‧‧‧第二來源遮罩暫存器
684‧‧‧狀態機
800‧‧‧一般向量友善指令格式
805‧‧‧非記憶體存取
810‧‧‧非記憶體存取、完全捨位控制型操作
812‧‧‧非記憶體存取、寫入遮罩控制、部分捨位控制型操作
815‧‧‧資料變換型操作
817‧‧‧非記憶體存取、寫入遮罩控制、vsize型操作
820‧‧‧記憶體存取
825‧‧‧記憶體存取、暫時
827‧‧‧記憶體存取、寫入遮罩控制
830‧‧‧記憶體存取、非暫時
840‧‧‧格式欄位
842‧‧‧基本操作欄位
844‧‧‧暫存器位址欄位
846‧‧‧修飾符欄位
850‧‧‧擴增操作欄位
852‧‧‧α欄位
852A‧‧‧RS欄位
852A.1‧‧‧捨位
852A.2‧‧‧資料變換
852B‧‧‧收回提示欄位
852B.1‧‧‧暫時
852B.2‧‧‧非暫時
852C‧‧‧寫入遮罩控制(Z)欄位
854‧‧‧β欄位
854A‧‧‧捨位控制欄位
854B‧‧‧資料變換欄位
854C‧‧‧資料調處欄位
856‧‧‧抑制所有浮點異常(SAE)欄位
857A‧‧‧RL欄位
857A.1‧‧‧捨位欄位
857A.2‧‧‧向量長度(VSIZE)
857B‧‧‧廣播欄位
858‧‧‧捨位操作控制欄位
859A‧‧‧捨位操作欄位
859B‧‧‧向量長度欄位
860‧‧‧比例欄位
862A‧‧‧位移欄位
862B‧‧‧位移因數欄位
864‧‧‧資料元件寬度欄位
868‧‧‧類別欄位
868A‧‧‧類別A
868B‧‧‧類別B
870‧‧‧寫入遮罩欄位
872‧‧‧立即值欄位
874‧‧‧完整的運算碼欄位
900‧‧‧特定向量友善指令格式
902‧‧‧EVEX前綴
905‧‧‧REX欄位
910‧‧‧REX’欄位
915‧‧‧運算碼對映欄位
920‧‧‧EVEX.vvvv欄位
925‧‧‧前綴編碼欄位
930‧‧‧實際運算碼欄位
940‧‧‧MOD R/M欄位
942‧‧‧MOD欄位
944‧‧‧Reg欄位
946‧‧‧R/M欄位
954‧‧‧SIB.xxx
956‧‧‧SIB.bbb
1000‧‧‧暫存器架構
1010‧‧‧向量暫存器
1015‧‧‧寫入遮罩暫存器
1025‧‧‧通用暫存器
1045‧‧‧純量浮點堆疊暫存器檔案
1050‧‧‧MMX緊縮整數平板暫存器檔案
1100‧‧‧處理管線
1102‧‧‧擷取級段
1104‧‧‧長度解碼級段
1106‧‧‧解碼級段
1108‧‧‧分配級段
1110‧‧‧重新命名級段
1112‧‧‧排程級段
1114‧‧‧暫存器讀取/記憶體讀取級段
1116‧‧‧執行級段
1118‧‧‧回寫/記憶體寫入級段
1122‧‧‧異常處置級段
1124‧‧‧確認級段
1130‧‧‧前端單元
1132‧‧‧分支預測單元
1134‧‧‧指令快取記憶體單元
1136‧‧‧指令轉譯後備緩衝器(TLB)
1138‧‧‧指令擷取單元
1140‧‧‧解碼單元
1150‧‧‧執行引擎單元
1152‧‧‧重新命名/分配器單元
1154‧‧‧引退單元
1156‧‧‧排程器單元
1158‧‧‧實體暫存器檔案單元
1160‧‧‧執行叢集
1162‧‧‧執行單元
1164‧‧‧記憶體存取單元
1170‧‧‧記憶體單元
1172‧‧‧資料TLB單元
1174‧‧‧資料快取記憶體單元
1176‧‧‧L2快取記憶體單元
1200‧‧‧指令解碼器
1202‧‧‧互連網路
1204‧‧‧L2快取記憶體局域子集
1206‧‧‧L1快取記憶體
1206A‧‧‧L1資料快取記憶體
1208‧‧‧純量單元
1210‧‧‧向量單元
1212‧‧‧純量暫存器
1214‧‧‧向量暫存器
1220‧‧‧拌和單元
1222A、1222B‧‧‧數值轉換單元
1224‧‧‧複製單元
1226‧‧‧寫入遮罩暫存器
1228‧‧‧寬度為16之ALU
1300‧‧‧處理器
1302A-N‧‧‧核心
1304A-N‧‧‧快取記憶體單元
1306‧‧‧共享快取記憶體單元
1308‧‧‧專用邏輯
1310‧‧‧系統代理
1312‧‧‧環式互連單元
1314‧‧‧整合型記憶體控制器單元
1316‧‧‧匯流排控制器單元
1400‧‧‧系統
1410、1415‧‧‧處理器
1420‧‧‧控制器集線器
1440‧‧‧記憶體
1445‧‧‧共處理器
1450‧‧‧輸入/輸出集線器
1460‧‧‧輸入/輸出(I/O)裝置
1490‧‧‧圖形記憶體控制器集線器(GMCH)
1495‧‧‧連接
1500‧‧‧第一更特定的示範性系統
1514、2914‧‧‧I/O裝置
1515‧‧‧額外處理器
1516‧‧‧第一匯流排
1518‧‧‧匯流排橋接器
1520‧‧‧第二匯流排
1522‧‧‧鍵盤及/或滑鼠
1524‧‧‧音訊I/O
1527‧‧‧通訊裝置
1528‧‧‧儲存單元
1530‧‧‧指令/程式碼及資料
1532、1534‧‧‧記憶體
1538‧‧‧共處理器
1539‧‧‧高效能介面
1550‧‧‧點對點互連
1552、1554、1586、1588‧‧‧P-P介面
1570‧‧‧第一處理器
1572‧‧‧整合型記憶體控制器(IMC)單元
1576、1578‧‧‧點對點(P-P)介面
1580‧‧‧第二處理器
1582‧‧‧整合型記憶體控制器(IMC)單元
1590‧‧‧晶片組
1594、1598‧‧‧點對點介面電路
1596‧‧‧介面
1600‧‧‧第二更特定的示範性系統
1615‧‧‧舊式I/O裝置
1700‧‧‧系統單晶片
1702‧‧‧互連單元
1710‧‧‧應用處理器
1720‧‧‧共處理器
1730‧‧‧靜態隨機存取記憶體(SRAM)單元
1732‧‧‧直接記憶體存取(DMA)單元
1740‧‧‧顯示單元
1802‧‧‧高階語言
1804‧‧‧x86編譯器
1806‧‧‧x86二進位碼
1808‧‧‧替代性指令集編譯器
1810‧‧‧替代性指令集二進位碼
1812‧‧‧指令轉換器
1814‧‧‧不具有至少一個x86指令集核心之處理器
1816‧‧‧具有至少一個x86指令集核心之處理器
在隨附圖式之各圖中以舉例方式而非限制來說明本發明，其中相似參考符號指示類似元件，且其中：圖1(A)例示出不使用控制寫入遮罩或控制寫入遮罩係全部設定為真的vkSetTillFirstTrue操作的實例。
圖1(B)例示出在處理器中使用無控制寫入遮罩暫存器之vkSetTilFirstTrue指令的實施例。
圖1(C)例示出用以處理vkSetTilFirstTrue指令的方法之實施例，該指令包括來源寫入遮罩暫存器、目的地寫入遮罩暫存器及運算碼。
圖2(A)例示出使用控制寫入遮罩的vkSetTillFirstTrue操作的實例。
圖2(B)例示出在處理器中使用具有控制寫入遮罩暫存器之vkSetTilFirstTrue指令的實施例。
圖2(C)例示出用以處理具有控制寫入遮罩暫存器之vkSetTilFirstTrue指令的方法之實施例，該指令包括來源寫入遮罩暫存器、控制暫存器、目的地寫入遮罩暫存器及運算碼。
圖2(D)例示出此指令之虛擬程式碼實行方案。
圖3(A)例示出不使用控制寫入遮罩或控制寫入 遮罩係全部設定為真的vkSetTillFirstTrueInclusive操作的實例。
圖3(B)例示出在處理器中使用無控制寫入遮罩暫存器之vkSetTillFirstTrueInclusive指令的實施例。
圖3(C)例示出用以處理vkSetTillFirstTrueInclusive指令的方法之實施例，該指令包括來源寫入遮罩暫存器、目的地寫入遮罩暫存器及運算碼。
圖4(A)例示出使用控制寫入遮罩的vkSetTillFirstTrueInclusive操作的實例。
圖4(B)例示出在處理器中使用具有控制寫入遮罩暫存器之vkSetTillFirstTrueInclusive指令的實施例。
圖4(C)例示出用以處理具有控制寫入遮罩暫存器之vkSetTillFirstTrueInclusive指令的方法之實施例，該指令包括來源寫入遮罩暫存器、控制暫存器、目的地寫入遮罩暫存器及運算碼。
圖4(D)例示出此指令之虛擬程式碼實行方案。
圖4(E)例示出用以實行此等指令之示範性硬體方案。
圖5(A)例示出vkSetTillTruePair操作的實例。
圖5(B)例示出在處理器中使用vkSetTillTruePair指令的實施例。
圖5(C)例示出用以處理vkSetTillTruePair指令的方法之實施例，該指令包括第一及第二來源寫入遮罩暫存器、目的地寫入遮罩暫存器及運算碼。
圖5(D)例示出此指令之虛擬程式碼實行方案。
圖6(A)例示出vkSetTillTruePairInclusive操作的實例。
圖6(B)例示出在處理器中使用vkSetTillTruePairInclusive的實施例。
圖6(C)例示出用以處理vkSetTillTruePair指令的方法之實施例，該指令包括第一及第二來源寫入遮罩暫存器、目的地寫入遮罩暫存器及運算碼。
圖6(D)例示出此指令之虛擬程式碼實行方案。
圖6(E)例示出用以實行此等指令之示範性硬體方案。
圖7例示出根據本發明之一實施例在一個作用位元向量寫入遮罩元件之數目與向量大小及資料元件大小之間的相互關聯。
圖8A至圖8B係例示出根據本發明之實施例之一般向量友善指令格式及其指令模板的方塊圖。
圖9A至圖9D係例示出根據本發明之實施例之示範性特定向量友善指令格式的方塊圖。
圖10係根據本發明之一實施例之暫存器架構的方塊圖。
圖11A係例示出根據本發明之實施例之如下兩者的方塊圖：示範性循序(in-order)管線，以及示範性暫存器重新命名亂序(out-of-order)發佈/執行管線。
圖11B係例示出如下兩者之方塊圖：循序架構核 心的示範性實施例，以及示範性暫存器重新命名亂序發佈/執行架構核心，上述兩者將包括於根據本發明之實施例的處理器中。
圖12A至圖12B例示出更特定的示範性循序核心架構之方塊圖，該核心將係晶片中的若干邏輯區塊(包括相同類型及/或不同類型的其他核心)中之一者。
圖13係根據本發明之實施例之處理器的方塊圖，該處理器可具有一個以上核心，可具有整合型記憶體控制器，且可具有整合型圖形元件(graphics)。
圖14係根據本發明之一實施例之系統的方塊圖。
圖15係根據本發明之實施例之第一更特定的示範性系統之方塊圖。
圖16係根據本發明之實施例之第二更特定的示範性系統之方塊圖。
圖17係根據本發明之實施例之SoC(系統單晶片)的方塊圖。
圖18係對照根據本發明之實施例之軟體指令轉換器的用途之方塊圖，該轉換器係用以將來源指令集中之二進位指令轉換成目標指令集中之二進位指令。
 較佳實施例之詳細說明
在以下描述中，闡述許多特定細節。然而，應理解，可在無此等特定細節的情況下實踐本發明之實施例。在其他情況下，未詳細展示熟知的電路、結構及技術，以 避免不必要地混淆對本描述之理解。
亦應瞭解，在本說明書中對例如「一實施例」、「一實例實施例」等的參考指示所描述實施例可包括特別特徵、結構或特性，但每個實施例可能未必包括該特別特徵、結構或特性。此外，此等片語未必指相同實施例。此外，當結合一實施例描述了特別特徵、結構或特性時，認為熟習此項技術者在其知識範圍內能夠結合其他實施例(無論是否明確描述)影響此特徵、結構或特性。
概述
在以下描述中，在描述指令集架構中的此特別指令之操作前，可能需要解釋一些項目。一個此項目被稱為「寫入遮罩暫存器」，其通常用來表述運算元，來有條件地控制每元件計算操作(下文中亦可使用遮罩暫存器一詞，且其指寫入遮罩暫存器，諸如下文所論述的「k」暫存器)。如下文所使用，寫入遮罩暫存器儲存多個位元(16個、32個、64個，等)，其中寫入遮罩暫存器之每一作用位元控管在SIMD處理期間對向量暫存器之緊縮資料元件的操作/更新。通常，有一個以上的寫入遮罩暫存器可供處理器核心使用。
指令集架構包括至少一些SIMD指令，其指定向量運算，且其具有用以自此等向量暫存器選擇來源暫存器及/或目的地暫存器的欄位(示範性SIMD指令可指定：將要對該等向量暫存器中之一或多者的內容執行的向量運算，以及該向量運算之結果，該結果將被儲存於該等向量暫存 器中之一者中)。本發明之不同實施例可具有不同大小的向量暫存器且支援更多/更少/不同大小的資料元件。
由SIMD指令指定的多位元資料元件之大小(例如，位元組、字、雙字、四字)判定向量暫存器內的「資料元件位置」之位元位置，且向量運算元之大小判定資料元件的數目。緊縮資料元件指儲存於特別位置中的資料。換言之，取決於目的地運算元中的資料元件之大小及目的地運算元的大小(目的地運算元中之位元的總數)(或換言之，取決於目的地運算元之大小及目的地運算元中的資料元件之大小)，所得向量運算元內的多位元資料元件位置之位元位置改變(例如，若所得向量運算元之目的地係向量暫存器，則目的地向量暫存器內的多位元資料元件位置之位元位置改變)。例如，多位元資料元件的位元位置在如下兩者之間係不同的：對32位元資料元件(資料元件位置0佔據位元位置31：0，資料元件位置1佔據位元位置63：32，以此類推)進行操作的向量運算，以及對64位元資料元件(資料元件位置0佔據位元位置63：0，資料元件位置1佔據位元位置127：64，以此類推)進行操作的向量運算。
另外，如圖7所示，根據本發明之一實施例，在一個作用位元向量寫入遮罩元件之數目與向量大小及資料元件大小之間有相互關聯展示了128個位元、256個位元及512個位元的向量大小，但其他寬度亦有可能。考慮了8個位元的位元組(B)、16個位元的字(W)、32個位元的雙字(D)及64個位元的四字(Q)或雙精度浮點之資料元件大小，但其 他寬度亦有可能。如所示，當向量大小為128個位元時，當向量之資料元件大小為8個位元時可將16個位元用於遮蔽，當向量之資料元件大小為16個位元時可將8個位元用於遮蔽，當向量之資料元件大小為32個位元時可將4個位元用於遮蔽，當向量之資料元件大小為64個位元時可將2個位元用於遮蔽。當向量大小為256個位元時，當向量之資料元件大小為8個位元時可將32個位元用於遮蔽，當向量之資料元件大小為16個位元時可將16個位元用於遮蔽，當向量之資料元件大小為32個位元時可將8個位元用於遮蔽，當向量之資料元件大小為64個位元時可將4個位元用於遮蔽。當向量大小為512個位元時，當向量之資料元件大小為8個位元時可將64個位元用於遮蔽，當向量之資料元件大小為16個位元時可將32個位元用於遮蔽，當向量之資料元件大小為32個位元時可將16個位元用於遮蔽，當向量之資料元件大小為64個位元時可將8個位元用於遮蔽。
取決於向量大小與資料元件大小之組合，可將所有64個位元或64個位元之子集用作寫入遮罩。通常，當使用單個每元件遮蔽控制位元時，向量寫入遮罩暫存器中用於遮蔽的位元(作用位元)之數目等於向量大小(按位元)除以向量之資料元件大小(按位元)。
以下係適合於現有的向量指令集的指令之實施例。在以下程式碼中，在迴圈主體的中間有對A[i]的條件檢查。因為用於載入A[i+j]的位址計算取決於在前一反覆中計算出的j，所以此迴圈不可向量化。然而，因為有條件地執 行此循環相依性，所以迴圈係可向量化的，只要在向量空間內條件(A[i]<K)為真超過一次即可。此係編譯器不會知道的動態資料，因此編譯器不會將程式碼向量化。
j=0； for(i=0；i<N；i++) {if(A[i]<K){ j=A[i+j]； } B[i]=j； }
編譯器將程式碼向量化的一種方式係在向量執行期間插入對於資料相依性的檢查，且當資料相依性失敗時中斷執行。解決方案的虛擬程式碼可能像是如下：
1)執行將A[i]向量載入至向量暫存器(v0)
2)比較向量暫存器(v0)值與常數K。若滿足條件則設定遮罩(k0)。
3)基於在步驟2中計算出的遮罩(k0)來產生部分執行遮罩(k1)。
4)使用在步驟3中產生的部分執行遮罩(k1)來表述j=A[i+j]的執行。
注意：若不滿足條件則將執行完整的向量執行。在該情況下，部分執行遮罩將為全「1」，來指示所有元件應參與該執行。
5)在部分執行的情況下，針對向量中剩餘的未執行元件 重複執行。
以下指令提供對以上虛擬程式碼中的步驟#3之解決方案。所提議指令中之每一者基於向量比較產生述詞遮罩，來驅動後續向量執行。
第一兩個指令係vkSetTillFirstTrue{Inclusive}指令，其通常在控制寫入遮罩暫存器(k2)的管制下基於輸入寫入遮罩暫存器(k1)來設定輸出寫入遮罩暫存器(k3)。k3之每一位元係根據k1中的條件來設定的。對於包括性版本，在k1中的第一個「真」位元之前且包括該第一個「真」位元的所有位元係在控制寫入遮罩的管制下設定的。對於非包括性版本，在k1中的第一個「真」位元之前的所有位元係在控制寫入遮罩的管制下設定的(不包括為「真」的該位元)，除非此第一個「真」位元的位置同樣亦為控制寫入遮罩中的第一個「真」。兩個指令的差別在於，對應於真條件(在遮罩k1中)的位元是否在輸出遮罩(k3)中被設定。關於圖1及圖2(包括子部分)來大體描述非包括性版本，且關於圖3及圖4(包括子部分)來大體描述包括性版本。
圖1(A)例示出不使用控制寫入遮罩或控制寫入遮罩係全部設定為真的vkSetTillFirstTrue操作的實例。在此實例中，所說明之寫入遮罩暫存器係配置成最低有效位元位置在最左側。在此文件全篇中使用此慣例，然而，不應將其視為儲存資料的唯一方式。事實上，此等暫存器通常以最低有效位元位置極靠右的方式儲存資料。
所示來源寫入遮罩暫存器101具有16個作用位 元。如下文關於可使用此指令的特別架構將詳細說明，可使用具有更多或更少作用位元的其他暫存器大小。如所說明，來源寫入遮罩暫存器101中的第一個真值(即，1)位於位元位置3(從左邊開始數第四個)。因而，目的地暫存器103的前三個位元位置(0,1,2)係設定成亦為真。目的地暫存器的位元位置3未設定為真，因為指令不包括該位元位置。另外，在如上所述的此實例中，不使用控制寫入遮罩暫存器或其為全1。因而，控制寫入遮罩暫存器存在或不存在不會影響此指令的執行。
圖1(B)例示出在處理器中使用無控制寫入遮罩暫存器之vkSetTilFirstTrue指令的實施例。在121擷取具有目的地寫入遮罩暫存器運算元、運算碼及來源入遮罩暫存器運算元的vkSetTilFirstTrue指令。
在123藉由解碼邏輯解碼該vkSetTilFirstTrue指令。取決於指令的格式，在此級段可解譯多種資料，諸如：是否將有資料變換，要寫入至或擷取哪些暫存器，要存取哪個記憶體位址，等等。
在125擷取/讀取來源運算元值。例如，讀取來源寫入遮罩暫存器。
在127藉由諸如一或多個功能單元之執行資源執行vkSetTilFirstTrue指令(或包含此指令之操作，諸如微操作)，來判定來源寫入遮罩暫存器之為真值(即，1)的最低有效位元位置。在圖1(A)的實例中，此出現在位元位置3。
在129，在目的地寫入遮罩暫存器之有效性低於 經判定之對應位元位置的每一位元位置(即，有效性低於來源寫入遮罩暫存器之最低有效1之位元位置的所有位元位置)中儲存真值(即，1)。在一些實施例中，此時將0寫入至目的地暫存器的所有其他位元位置。
雖然分離地例示了127及129，但在一些實施例中，該等兩個步驟係作為指令之執行的一部分同時執行。
圖1(C)例示出用以處理vkSetTilFirstTrue指令的方法之實施例，該指令包括來源寫入遮罩暫存器、目的地寫入遮罩暫存器及運算碼。下文所述內容發生在擷取指令之後。在一些實施例中，在任何此等操作之前，將目的地寫入遮罩暫存器的所有位元設定為0。
在141，判定來源寫入遮罩暫存器的最低有效位元位置是否為真(即，1)。若是，則在145將目的地寫入遮罩的對應位元位置設定為真(即，1)。
若不是，則在143將目的地寫入遮罩暫存器的對應位元位置設定為假(即，0)。在圖1(A)之實例中，141的判定係該值不是真。因而，將目的地寫入遮罩的最低有效位元位置設定為1。
在147判定是否還有位元位置要評估。在已評估最低有效位元位置之後通常不進行此判定，但在一些實施例中在此時發生此判定。若已評估所有應評估的位元位置，則指令完成。通常藉由向量長度來判定要評估的位元位置之數目。
若還有位元位置要評估，則在149判定來源寫入 遮罩暫存器的下一最低有效位元位置是否為真(即，1)。在圖1(A)之實例中，在方法中的此時，此位置將為位元位置1。若是，則方法移至步驟145，且若不是，則方法移至步驟143。
另外，在一些實施例中，有兩個特定情況可能需要不同對待。第一個此情況發生在來源寫入遮罩暫存器的最低有效位元位置設定為真(即，1)且所有其他位元設定為假(即，0)時。在此情形下，目的地寫入遮罩暫存器將被設定為全真(1)。第二個此情況發生在來源寫入遮罩暫存器的所有位元設定為假(即，0)時。此處，目的地寫入遮罩暫存器全部被設定為真(即，1)。
圖2(A)例示出使用控制寫入遮罩的vkSetTillFirstTrue操作的實例。同樣，在此實例中，所說明之寫入遮罩暫存器係配置成最低有效位元位置在最左側。在此文件全篇中使用此慣例，然而，不應將其視為儲存資料的唯一方式。事實上，此等暫存器通常以最低有效位元位置極靠右的方式儲存資料。
所示來源寫入遮罩暫存器201具有16個作用位元。如下文關於可使用此指令的特別架構將詳細說明，可使用具有更多或更少作用位元的其他暫存器大小。如所說明，來源寫入遮罩暫存器201中的第一個真值(即，1)位於位元位置3(從左邊開始數第四個)。控制寫入遮罩暫存器203在此位元位置亦為1。該寫入遮罩暫存器之位元位置判定是否應考慮來自來源寫入遮罩暫存器之資料以便找到第一個 真。若控制寫入遮罩之位元位置為1，則考慮對應資料。若控制寫入遮罩之位元位置不為1，則如同來源寫入遮罩暫存器之值為0一樣。因為來源寫入遮罩暫存器201中的第一個真對應於控制寫入遮罩暫存器203中的第一個真，所以將真值寫入至目的地寫入遮罩暫存器中的此位置。
來源寫入遮罩暫存器201的接下來六個位元位置為0且控制寫入遮罩203在此等位置為1，因而將1寫入至目的地寫入遮罩暫存器205之對應位元位置。若控制寫入遮罩暫存器203的任何位元為0，則將在目的地寫入遮罩暫存器205之對應位元位置中寫入0。
在來源寫入遮罩暫存器201的位元位置10找到真(即，1)值。控制寫入遮罩暫存器203的值亦為1。因而，1將被寫入至目的地之此位元位置，且所有剩餘的(更高有效)位元位置將為0。
圖2(B)例示出在處理器中使用具有控制寫入遮罩暫存器之vkSetTilFirstTrue指令的實施例。在221擷取具有目的地寫入遮罩暫存器運算元、控制暫存器運算元、運算碼及來源入遮罩暫存器運算元的vkSetTilFirstTrue指令。
在223藉由解碼邏輯解碼具有控制寫入遮罩暫存器之vkSetTilFirstTrue指令。取決於指令的格式，在此級段可解譯多種資料，諸如：是否將有資料變換，要寫入至或擷取哪些暫存器，要存取哪個記憶體位址，等等。
在125擷取/讀取來源運算元值。例如，讀取來源寫入遮罩暫存器。
在227藉由諸如一或多個功能單元之執行資源執行具有控制寫入遮罩暫存器之vkSetTilFirstTrue指令(或包含此指令之操作，諸如微操作)，來判定來源寫入遮罩暫存器之為真值(即，1)的最低有效位元位置，此時控制寫入遮罩暫存器之相同位元位置亦為1，且有至少一個先前1值儲存於目的地暫存器中。在圖1(A)的實例中，此出現在位元位置10。
在229，在目的地寫入遮罩暫存器之有效性低於經判定之對應位元位置的每一位元位置(即，有效性低於來源寫入遮罩暫存器之最低有效1之位元位置的所有位元位置)中儲存真值(即，1)。在一些實施例中，此時將0寫入至目的地暫存器的所有其他位元位置。
雖然分離地例示了227及229，但在一些實施例中，該等兩個步驟係作為指令之執行的一部分同時執行。
圖2(C)例示出用以處理具有控制寫入遮罩暫存器之vkSetTilFirstTrue指令的方法之實施例，該指令包括來源寫入遮罩暫存器、控制暫存器、目的地寫入遮罩暫存器及運算碼。下文所述內容發生在擷取指令之後。在一些實施例中，在任何此等操作之前，將目的地寫入遮罩暫存器的所有位元設定為0。
在241，判定來源寫入遮罩暫存器的最低有效位元位置是否為真(即，1)。若是，則在245將目的地暫存器的對應位元位置設定為1。
若不是，則在243將將目的地寫入遮罩暫存器的 對應位元位置設定為假(即，0)。在圖2(A)之實例中，241的判定係該值不是真。因而，將目的地寫入遮罩的最低有效位元位置設定為0。
在247判定控制寫入遮罩暫存器之下一最低有效位元位置是否為1。若不是，則執行243之設定。若是，則在249判定目的地暫存器之任何更低有效位元位置是否已設定為真(即，1)。若不是，則執行245之設定。
若是，則在253將目的地暫存器中的此位元位置及有效性更高的所有位元位置設定為0。
另外，在一些實施例中，有兩個特定情況可能需要不同對待。第一個此情況發生在來源寫入遮罩暫存器的最低有效位元位置設定為真(即，1)，所有其他位元設定為假(即，0)，且控制遮罩及控制遮罩為全真(即，1)時。在此情形下，目的地寫入遮罩暫存器將被設定為全真(1)且控制遮罩及控制遮罩為全真(即，1)。第二個此情況發生在來源寫入遮罩暫存器的所有位元設定為假(即，0)時。此處，目的地寫入遮罩暫存器全部被設定為真(即，1)。
圖2(D)例示出此指令之虛擬程式碼實行方案。
上文對此的示範性格式係「vkSetTilFirstTrue k3{k2},k1,」，其中k3係目的地寫入遮罩暫存器運算元，k1係來源寫入遮罩暫存器運算元，k2係控制寫入遮罩暫存器運算元(可使用或可不使用)，且vkSetTilFirstTrue係運算碼。
圖3(A)例示出不使用控制寫入遮罩或控制寫入遮罩係全部設定為真的vkSetTillFirstTrueInclusive操作的 實例。在此實例中，所說明之寫入遮罩暫存器係配置成最低有效位元位置在最左側。在此文件全篇中使用此慣例，然而，不應將其視為儲存資料的唯一方式。事實上，此等暫存器通常以最低有效位元位置極靠右的方式儲存資料。
所示來源寫入遮罩暫存器301具有16個作用位元。如下文關於可使用此指令的特別架構將詳細說明，可使用具有更多或更少作用位元的其他暫存器大小。如所說明，來源寫入遮罩暫存器301中的第一個真值(即，1)位於位元位置3(從左邊開始數第四個)。因而，目的地寫入遮罩暫存器303的前三個位元位置(0,1,2)係設定成亦為真。目的地暫存器的位元位置3係設定為真，因為指令包括該位元位置。另外，在如上所述的此實例中，不使用控制寫入遮罩暫存器或其為全1。因而，控制寫入遮罩暫存器存在或不存在不會影響此指令的執行。
圖3(B)例示出在處理器中使用無控制寫入遮罩暫存器之vkSetTillFirstTrueInclusive指令的實施例。在321擷取具有目的地寫入遮罩暫存器運算元、運算碼及來源入遮罩暫存器運算元的vkSetTilFirstTrue指令。
在323藉由解碼邏輯解碼該vkSetTillFirstTrueInclusive指令。取決於指令的格式，在此級段可解譯多種資料，諸如：是否將有資料變換，要寫入至或擷取哪些暫存器，要存取哪個記憶體位址，等等。
在325擷取/讀取來源運算元值。例如，讀取來源寫入遮罩暫存器。
在327藉由諸如一或多個功能單元之執行資源執行vkSetTillFirstTrueInclusive指令(或包含此指令之操作，諸如微操作)，來判定來源寫入遮罩暫存器之為真值(即，1)的最低有效位元位置。在圖1(A)的實例中，此出現在位元位置3。
在329，在目的地寫入遮罩暫存器之有效性低於經判定之對應位元位置的每一位元位置(即，有效性低於來源寫入遮罩暫存器之最低有效1之位元位置的所有位元位置)中儲存真值(即，1)。在一些實施例中，此時將0寫入至目的地暫存器的所有其他位元位置。
雖然分離地例示了327及329，但在一些實施例中，該等兩個步驟係作為指令之執行的一部分同時執行。
圖3(C)例示出用以處理vkSetTillFirstTrueInclusive指令的方法之實施例，該指令包括來源寫入遮罩暫存器、目的地寫入遮罩暫存器及運算碼。下文所述內容發生在擷取指令之後。在一些實施例中，在任何此等操作之前，將目的地寫入遮罩暫存器的所有位元設定為0。
在341，判定來源寫入遮罩暫存器的最低有效位元位置是否為真(即，1)。若是，則在345將目的地寫入遮罩的對應位元位置設定為1且將目的地寫入遮罩的所有其他位元位置設定為假(即，0)，且指令完成。
若不是，則在343將將目的地寫入遮罩暫存器的對應位元位置設定為真(即，1)。在圖3(A)之實例中，341 的判定係該值不是真。因而，將目的地寫入遮罩的最低有效位元位置設定為1。
在347判定是否還有位元位置要評估。在已評估最低有效位元位置之後通常不進行此判定，但在一些實施例中在此時發生此判定。若已評估所有應評估的位元位置，則指令完成。通常藉由向量長度來判定要評估的位元位置之數目。
若還有位元位置要評估，則在349判定來源寫入遮罩暫存器的下一最低有效位元位置是否為真(即，1)。在圖1(A)之實例中，在方法中的此時，此位置將為位元位置1。若是，則方法移至步驟345，且若不是，則方法移至步驟343。
圖4(A)例示出使用控制寫入遮罩的vkSetTillFirstTrueInclusive操作的實例。同樣，在此實例中，所說明之寫入遮罩暫存器係配置成最低有效位元位置在最左側。在此文件全篇中使用此慣例，然而，不應將其視為儲存資料的唯一方式。事實上，此等暫存器通常以最低有效位元位置極靠右的方式儲存資料。
所示來源寫入遮罩暫存器401具有16個作用位元。如下文關於可使用此指令的特別架構將詳細說明，可使用具有更多或更少作用位元的其他暫存器大小。如所說明，來源寫入遮罩暫存器401中的第一個真值(即，1)位於位元位置3(從左邊開始數第四個)。控制寫入遮罩暫存器403在此位元位置亦為1。該寫入遮罩暫存器之位元位置判定是 否應考慮來自來源寫入遮罩暫存器之資料以便找到第一個真。若控制寫入遮罩之位元位置為1，則考慮對應資料。若控制寫入遮罩之位元位置不為1，則如同來源寫入遮罩暫存器之值為0一樣。因為來源寫入遮罩暫存器401中的第一個真對應於控制寫入遮罩暫存器403中的第一個真，所以將真值寫入至目的地寫入遮罩暫存器中的此位置。
來源寫入遮罩暫存器401的接下來六個位元位置為0且控制寫入遮罩403在此等位置為1，因而將1寫入至目的地寫入遮罩暫存器405之對應位元位置。若控制寫入遮罩暫存器403的任何位元為0，則將在目的地寫入遮罩暫存器405之對應位元位置中寫入0。
在來源寫入遮罩暫存器401的位元位置10找到真(即，1)值。控制寫入遮罩暫存器403的值亦為1。因而，1將被寫入至目的地之此位元位置，且所有剩餘的(更高有效)位元位置將為0。
圖4(B)例示出在處理器中使用具有控制寫入遮罩暫存器之vkSetTillFirstTrueInclusive指令的實施例。在421擷取具有目的地寫入遮罩暫存器運算元、控制暫存器運算元、運算碼及來源入遮罩暫存器運算元的vkSetTillFirstTrueInclusive指令。
在423藉由解碼邏輯解碼具有控制寫入遮罩暫存器之vkSetTillFirstTrueInclusive指令。取決於指令的格式，在此級段可解譯多種資料，諸如：是否將有資料變換，要寫入至或擷取哪些暫存器，要存取哪個記憶體位址，等等。
在425擷取/讀取來源運算元值。例如，讀取來源寫入遮罩暫存器。
在427藉由諸如一或多個功能單元之執行資源執行具有控制寫入遮罩暫存器之vkSetTillFirstTrueInclusive指令(或包含此指令之操作，諸如微操作)，來判定來源寫入遮罩暫存器之為真值(即，1)的最低有效位元位置，此時控制寫入遮罩暫存器之相同位元位置亦為1，且有至少一個先前1值儲存於目的地暫存器中時。在圖1(A)的實例中，此出現在位元位置10。
在429，在目的地寫入遮罩暫存器之有效性低於經判定之對應位元位置的每一位元位置(即，有效性低於來源寫入遮罩暫存器之最低有效1之位元位置的所有位元位置)中儲存真值(即，1)。在一些實施例中，此時將0寫入至目的地暫存器的所有其他位元位置。
雖然分離地例示了427及429，但在一些實施例中，該等兩個步驟係作為指令之執行的一部分同時執行。
圖4(C)例示出用以處理具有控制寫入遮罩暫存器之vkSetTillFirstTrueInclusive指令的方法之實施例，該指令包括來源寫入遮罩暫存器、控制暫存器、目的地寫入遮罩暫存器及運算碼。下文所述內容發生在擷取指令之後。在一些實施例中，在任何此等操作之前，將目的地寫入遮罩暫存器的所有位元設定為0。
在441，判定來源寫入遮罩暫存器的最低有效位元位置是否為真(即，1)。若是，則在445將目的地暫存器的 對應位元位置設定為1。
若不是，則在443將將目的地寫入遮罩暫存器的對應位元位置設定為假(即，0)。在圖4(A)之實例中，441的判定係該值不是真。因而，將目的地寫入遮罩的最低有效位元位置設定為0。
在447判定控制寫入遮罩暫存器之下一最低有效位元位置是否為1。若不是，則執行443之設定。若是，則在449判定目的地暫存器之任何更低有效位元位置是否已設定為真(即，1)。若不是，則執行445之設定。
若是，則在451將目的地暫存器中的此位元位置及有效性更高的所有位元位置設定為0。
圖4(D)例示出此指令之虛擬程式碼實行方案。
圖4(E)例示出用以實行此等指令之示範性硬體方案。展示出來源遮罩暫存器471及控制遮罩暫存器473。每個暫存器的選擇器473、477用以自該等暫存器選擇正確位元位置之資料。排序器475用以按次序逐步通過此等暫存器。
及閘(AND gate)481用來對兩個選擇器之輸出進行邏輯及運算。如上文詳細說明，控制遮罩判定是否應考慮來源遮罩位元。若及運算(ANDing)的結果為0，且不考慮來源遮罩位元。
選擇器483用來根據排序器479之輸入而饋入目的地遮罩暫存器485。
上文對此的示範性格式係 「vkSetTilFirstTrueInclusive k3{k2},k1,」，其中k3係目的地寫入遮罩暫存器運算元，k1係來源寫入遮罩暫存器運算元，k2係控制寫入遮罩暫存器運算元(可使用或可不使用)，且vkSetTilFirstTrue係運算碼。
第二兩個指令係vkSetTillTruePair{Inclusive}指令，其相比vkSetTillFirstTrue{Inclusive}而言提供了額外功能性。此等指令在控制寫入遮罩暫存器(k3)的管制下基於輸入寫入遮罩暫存器對(k1及k2)來設定目的地寫入遮罩暫存器(k4)。k4的位元係設定為「真」，直至在觀察到k2中的第一個「真」位元之後看到的k1中的第一個「真」位元位置。在非包括性指令中，k4中的位元對應於k1中的此第一個「真」位元，且所有後續位元被設定為「假」。兩個指令的差別在於，對應於真條件(在遮罩k1中)的位元是否係在輸出遮罩(k4)中被設定。關於圖5(包括子部分)來大體描述非包括性版本，且關於圖6(包括子部分)來大體描述包括性版本。
圖5(A)例示出vkSetTillTruePair操作的實例。在此實例中，所說明之寫入遮罩暫存器係配置成最低有效位元位置在最左側。在此文件全篇中使用此慣例，然而，不應將其視為儲存資料的唯一方式。事實上，此等暫存器通常以最低有效位元位置極靠右的方式儲存資料。
所示第一來源寫入遮罩暫存器501具有16個作用位元。如下文關於可使用此指令的特別架構將詳細說明，可使用具有更多或更少作用位元的其他暫存器大小。如所說明，當控制寫入遮罩暫存器505為真(即，1)時在第一來源 寫入遮罩暫存器501中的第一個真值位於位元位置3(從左邊開始數第四個)。當控制寫入遮罩暫存器505為真(即，1)時在第二來源寫入遮罩暫存器503中的第一個真值位於位元位置0(從左邊開始數第一個)。
因而，目的地寫入遮罩暫存器505的前三個位元位置(0,1,2)係設定成亦為真。目的地暫存器的位元位置3未設定為真，因為指令不包括該位元位置。
圖5(B)例示出在處理器中使用vkSetTillTruePair指令的實施例。在521擷取包括目的地寫入遮罩暫存器運算元、運算碼、第一及第二來源寫入遮罩暫存器運算元及控制寫入遮罩暫存器運算元的vkSetTillTruePair指令。
在523藉由解碼邏輯解碼該vkSetTillTruePair指令。取決於指令的格式，在此級段可解譯多種資料，諸如：是否將有資料變換，要寫入至或擷取哪些暫存器，要存取哪個記憶體位址，等等。
在525擷取/讀取來源運算元值。例如，讀取來源寫入遮罩暫存器。
在527藉由諸如一或多個功能單元之執行資源執行vkSetTillTruePair指令(或包含此指令之操作，諸如微操作)，來在控制暫存器的管制下判定第一來源寫入遮罩暫存器之為真值(即，1)的最低有效位元位置，其所在位元位置的有效性比第二來源中的第一個真之情況更高。在圖5(A)的實例中，此出現在位元位置3。
在529，在目的地寫入遮罩暫存器之有效性低於 經判定之對應位元位置的每一位元位置(即，有效性低於來源寫入遮罩暫存器的根據以上條件經判定之最低有效1之位元位置的所有位元位置)中儲存真值(即，1)。在一些實施例中，此時將0寫入至目的地暫存器的所有其他位元位置。
雖然分離地例示了527及529，但在一些實施例中，該等兩個步驟係作為指令之執行的一部分同時執行。
圖5(C)例示出用以處理vkSetTillTruePair指令的方法之實施例，該指令包括第一及第二來源寫入遮罩暫存器、目的地寫入遮罩暫存器及運算碼。下文所述內容發生在擷取指令之後。在一些實施例中，在任何此等操作之前，將目的地寫入遮罩暫存器的所有位元設定為0。
在一些實施例中，在541將目的地暫存器的所有位元設定為假(即，0)。在543將暫時值及計數器值皆設定為0。
在545，判定控制寫入遮罩暫存器在位元位置計數器處的最低有效位元位置是否為真(即，1)。若不是，則在547使計數器值遞增1，後續接著在步驟545針對該新的位元位置進行另一判定。
若是，則在549判定第一來源寫入遮罩暫存器在位元位置計數器處的值是否為真(即，1)且暫時值是否為0。若是，則指令完成。
若不是，則在551判定第二來源寫入遮罩暫存器在位元位置計數器處的值是否為真(即，1)。若是，則在553將暫時值設定為1，來指示在第二來源中已找到真值。
若不是，或在將暫時值設定為1之後，則在555將目的地寫入遮罩暫存器在位元位置處的值設定為真(即，1)且在547使計數器遞增1。
圖5(D)例示出此指令之虛擬程式碼實行方案。
圖6(A)例示出vkSetTillTruePairInclusive操作的實例。在此實例中，所說明之寫入遮罩暫存器係配置成最低有效位元位置在最左側。在此文件全篇中使用此慣例，然而，不應將其視為儲存資料的唯一方式。事實上，此等暫存器通常以最低有效位元位置極靠右的方式儲存資料。
所示第一來源寫入遮罩暫存器601具有16個作用位元。如下文關於可使用此指令的特別架構將詳細說明，可使用具有更多或更少作用位元的其他暫存器大小。如所說明，當控制寫入遮罩暫存器605為真(即，1)時在第一來源寫入遮罩暫存器601中的第一個真值位於位元位置3(從左邊開始數第四個)。當控制寫入遮罩暫存器605為真(即，1)時在第二來源寫入遮罩暫存器603中的第一個真值位於位元位置0(從左邊開始數第一個)。
因而，目的地寫入遮罩暫存器605的前四個位元位置(0,1,2,3)係設定成亦為真。目的地暫存器的位元位置3係設定為真，因為指令包括該位元位置。
圖6(B)例示出在處理器中使用vkSetTillTruePairInclusive的實施例。在621擷取包括目的地寫入遮罩暫存器運算元、運算碼、第一及第二來源寫入遮罩暫存器運算元及控制寫入遮罩暫存器運算元的 vkSetTillTruePairInclusive指令。
在623藉由解碼邏輯解碼該vkSetTillTruePairInclusive指令。取決於指令的格式，在此級段可解譯多種資料，諸如：是否將有資料變換，要寫入至或擷取哪些暫存器，要存取哪個記憶體位址，等等。
在625擷取/讀取來源運算元值。例如，讀取來源寫入遮罩暫存器。
在527藉由諸如一或多個功能單元之執行資源執行vkSetTillTruePairInclusive指令(或包含此指令之操作，諸如微操作)，來在控制暫存器的管制下判定第一來源寫入遮罩暫存器之為真值(即，1)的最低有效位元位置，其所在位元位置的有效性比第二來源中的第一個真之情況更高。在圖6(A)的實例中，此出現在位元位置3。
在629，在目的地寫入遮罩暫存器之有效性低於經判定之對應位元位置的每一位元位置(即，有效性低於來源寫入遮罩暫存器的根據以上條件經判定之最低有效1之位元位置的所有位元位置)中儲存真值(即，1)。在一些實施例中，此時將0寫入至目的地暫存器的所有其他位元位置。
雖然分離地例示了627及629，但在一些實施例中，該等兩個步驟係作為指令之執行的一部分同時執行。
圖6(C)例示出用以處理vkSetTillTruePair指令的方法之實施例，該指令包括第一及第二來源寫入遮罩暫存器、目的地寫入遮罩暫存器及運算碼。下文所述內容發生在擷取指令之後。在一些實施例中，在任何此等操作之前， 將目的地寫入遮罩暫存器的所有位元設定為0。
在一些實施例中，在641將目的地暫存器的所有位元設定為假(即，0)。在643將暫時值及計數器值皆設定為0。
在645，判定控制寫入遮罩暫存器在位元位置計數器處的最低有效位元位置是否為真(即，1)。若不是，則在647使計數器值遞增1，後續接著在步驟645針對該新的位元位置進行另一判定。
若是，則在649將目的地遮罩暫存器在位元位置計數器處的值設定為真(即，1)。
在651判定第一來源寫入遮罩暫存器在位元位置計數器處的值是否為真(即，1)且暫時值是否為0。若是，則指令已完成。
若不是，則在653判定第二來源寫入遮罩暫存器在位元位置計數器處的值是否為真(即，1)。若是，則在655將暫時值設定為1，來指示在第二來源中已找到真值。
若不是，或在將暫時值設定為1之後，則在647使計數器遞增1。
圖6(D)例示出此指令之虛擬程式碼實行方案。
圖6(E)例示出用以實行此等指令之示範性硬體方案。展示出第一及第二來源遮罩暫存器671、674以及控制遮罩暫存器673。每個暫存器的選擇器673、677、678用以自該等暫存器選擇正確位元位置之資料。排序器675、676用以按次序逐步通過此等暫存器。
及閘481用來對選擇器673及678之輸出進行邏輯及運算。類似地，及閘682用來對選擇器677及678之輸出進行邏輯及運算。如上文詳細說明，控制遮罩判定是否應考慮來源遮罩位元。若及運算的結果為0，且不考慮來源遮罩位元。及閘681、682之輸出被提供給狀態機684，狀態機684進行如上文所論述的判定。
選擇器683用來根據排序器679之輸入而饋入目的地遮罩暫存器685。
上文對此的示範性格式係「vkSetTilFirstTruePair k4{k3},k1,k2,」，其中k4係目的地寫入遮罩暫存器運算元，k1及k2係來源寫入遮罩暫存器運算元，k3係控制寫入遮罩暫存器運算元，且vkSetTilFirstTruePair係運算碼。
示範性指令格式
本文中描述之指令之實施例可以不同格式(諸如一般向量友善格式)來體現。下文論述VEX格式及一般向量友善格式之細節。另外，下文詳述示範性系統、架構及管線。可在此等系統、架構及管線上執行指令之實施例，但不限於詳述之該等系統、架構及管線。
一般向量友善指令格式
向量友善指令格式係適合於向量指令的指令格式(例如，存在特定針對向量運算的某些欄位)。雖然描述了經由向量友善指令格式支援向量運算及純量運算兩者的實施例，但替代性實施例僅使用向量運算向量友善指令格式。
圖8A至圖8B 係例示出根據本發明之實施例之一 般向量友善指令格式及其指令模板的方塊圖。圖8A係例示出根據本發明之實施例之一般向量友善指令格式及其A類指令模板的方塊圖；而圖8B係例示出根據本發明之實施例之一般向量友善指令格式及其B類指令模板的方塊圖。具體而言，一般向量友善指令格式800，針對其定義了A類及B類指令模板，兩個指令模板皆包括非記憶體存取805指令模板及記憶體存取820指令模板。在向量友善指令格式的情況下，術語一般代表不與任何特定指令集相關的指令格式。
雖然將描述的本發明之實施例中，向量友善指令格式支援以下各者：64個位元組的向量運算元長度(或大小)與32個位元(4個位元組)或64個位元(8個位元組)的資料元件寬度(或大小)(且因此，64個位元組的向量由16個雙字大小的元件或者8個四字大小的元件組成)；64個位元組的向量運算元長度(或大小)與16個位元(2個位元組)或8個位元(1個位元組)的資料元件寬度(或大小)；32個位元組的向量運算元長度(或大小)與32個位元(4個位元組)、64個位元(8個位元組)、16個位元(2個位元組)或8個位元(1個位元組)的資料元件寬度(或大小)；以及16個位元組的向量運算元長度(或大小)與32個位元(4個位元組)、64個位元(8個位元組)、16個位元(2個位元組)或8個位元(1個位元組)的資料元件寬度(或大小)；但替代性實施例可支援更大、更小及/或不同的向量運算元大小(例如，256個位元組的向量運算元)與更大、更小及/或不同的資料元件寬度(例如，128個位元(16個位元組)的資料元件寬度)。
圖8A中的A類指令模板包括：1)在非記憶體存取805指令模板內，展示出非記憶體存取、完全捨位(full round)控制型操作810指令模板及非記憶體存取、資料變換型操作815指令模板；以及2)在記憶體存取820指令模板內，展示出記憶體存取、暫時825指令模板及記憶體存取、非暫時830指令模板。圖8B中的B類指令模板包括：1)在非記憶體存取805指令模板內，展示出非記憶體存取、寫入遮罩控制、部分捨位控制型操作812指令模板及非記憶體存取、寫入遮罩控制、vsize型操作817指令模板；以及2)在記憶體存取820指令模板內，展示出記憶體存取、寫入遮罩控制827指令模板。
一般向量友善指令格式800包括包括以下欄位，下文按圖8A至圖8B中例示之次序列出該等欄位。
格式欄位840-在此欄位中的特定值(指令格式識別符值)獨特地識別向量友善指令格式，且因此識別呈向量友善指令格式的指令在指令串流中的出現。因而，此欄位在以下意義上來說係選擇性的：僅具有一般向量友善指令格式之指令集並不需要此欄位。
基本操作欄位842-其內容辨別不同的基本操作。
暫存器索引欄位844-其內容(直接或經由位址產生)指定來源及目的地運算元之位置，在暫存器或記憶體中。此等包括充足數目個位元，以自PxQ(例如，32x512、16x128、32x1024、64x1024)暫存器檔案選擇N個暫存器。雖然在一實施例中，N可至多為三個來源及一個目的地暫存 器，但替代性實施例可支援更多或更少的來源及目的地暫存器(例如，可支援至多兩個來源，其中此等來源中之一者亦可充當目的地，可支援至多三個來源，其中此等來源中之一者亦可充當目的地，可支援至多兩個來源及一個目的地)。
修飾符欄位846-其內容區分呈一般向量友善指令格式的指定記憶體存取之指令的出現與不指定記憶體存取之指令的出現；即，區分非記憶體存取705指令模板與記憶體存取820指令模板。記憶體存取操作讀取及/或寫入至記憶體階層(在一些情況下，使用暫存器中的值來指定來源及/或目的地位址)，而非記憶體存取操作不讀取及/或寫入至記憶體階層。雖然在一實施例中此欄位亦在執行記憶體位址計算的三種不同方式之間進行選擇，但替代性實施例可支援執行記憶體位址計算的更多、更少或不同的方式。
擴增操作欄位850-其內容辨別除基本操作外還將執行多種不同操作中之哪一者。此欄位係內容脈絡特定的。在本發明之一實施例中，此欄位分成類別欄位868、α(alpha)欄位852及β(beta)欄位854。擴增操作欄位850允許在單個指令而不是2個、3個或4個指令中執行各組常見操作。
比例欄位860-其內容允許針按比例縮放索引欄位之內容以用於記憶體位址產生(例如，針對使用2比例 *索引+基址之位址產生)。
位移欄位862A-其內容被用作記憶體位址產生之 部分(例如針對使用2比例 *索引+基址+位移之位址產生)。
位移因數欄位862B(請注意，位移欄位862A緊靠在位移因數欄位862B上方的並列定位指示使用一個欄位或另一個欄位)-其內容被用作記憶體位址產生之部分；其指定位移因數，將按記憶體位址之大小(N)按比例縮放該位移因，其中N係記憶體存取中之位元組之數目(例如，針對使用2比例 *索引+基址+按比例縮放後的位移的位址產生)。忽略冗餘的低位位元，且因此，將位移因數欄位之內容乘以記憶體運算元總大小(N)以便產生將用於計算有效位址的最終位移。N的值由處理器硬體在執行時間基於完整的運算碼欄位874(本文中稍後描述)及資料調處欄位854C予以判定。位移欄位862A及位移因數欄位862B在以下意義上來說係選擇性的：該等欄位不用於非記憶體存取805指令模板，及/或不同實施例可僅實施該兩個欄位中之一者或不實施該兩個欄位。
資料元件寬度欄位864-其內容辨別將使用許多資料元件寬度中之哪一者(在一些實施例中，針對所有指令；在其他實施例中，僅針對該等指令中之一些)。此欄位在以下意義上來說係選擇性的：若使用運算碼之某一態樣支援僅一個資料元件寬度及/或支援多個資料元件寬度，則不需要此欄位。
寫入遮罩欄位870-其內容以每資料元件位置為基礎控制目的地向量運算元中之該資料元件位置是否反映基本操作及擴增操作的結果。A類指令模板支援合併-寫入 遮蔽，而B類指令模板支援合併-寫入遮蔽及歸零-寫入遮蔽兩者。在合併時，向量遮罩允許保護目的地中之任何元件集合，以免在任何操作(由基本操作及擴增操作指定)執行期間更新；在另一實施例中，在對應的遮罩位元為0時，保持目的地之每一元件的舊值。相反地，當歸零時，向量遮罩允許目的地中之任何元件集合在任何操作(由基本操作及擴增操作指定)執行期間被歸零；在一實施例中，在對應的遮罩位元為0值時，將目的地之一元件設定為0。此功能性之一子集係控制被執行之操作的向量長度(即，被修改之元件(自第一個至最後一個)之跨度)之能力；然而，被修改之元件不一定連續。因此，寫入遮罩欄位870允許部分向量運算，其中包括載入、儲存、算術、邏輯等。雖然所描述的本發明之實施例中，寫入遮罩欄位870的內容選擇許多寫入遮罩暫存器中之一者，其含有將使用之寫入遮罩(且因此，寫入遮罩欄位870的內容間接識別將執行之遮蔽)，但替代性實施例改為或另外允許寫入遮罩欄位870的內容直接指定將執行之遮蔽。
立即值欄位872-其內容允許指定立即值。此欄位在以下意義上係選擇性的：在不支援立即值的一般向量友善格式之實行方案中不存在此欄位，且在不使用立即值的指令中不存在此欄位。
類別欄位868-其內容區分不同類別的指令。參看圖8A至圖8B，此欄位之內容在A類指令與B類指令之間進行選擇。在圖8A至圖8B中，使用圓角正方形來指示欄位中存 在特定值(例如，在圖8A至圖8B中針對類別欄位868分別為類別A 868A及類別B 868B)。
A類指令模板
在A類非記憶體存取805指令模板的情況下，α欄位852被解譯為RS欄位852A，其內容辨別將執行不同擴增操作類型中之哪一者(例如，針對非記憶體存取、捨位型操作810指令模板及非記憶體存取、資料變換型操作815指令模板，分別指定捨位852A.1及資料變換852A.2)，而β欄位854辨別將執行指定類型之操作中之哪一者。在非記憶體存取805指令模板的情況下，比例欄位860、位移欄位862A及位移比例欄位862B不存在。
非記憶體存取指令模板-完全捨位控制型操作
在非記憶體存取完全捨位控制型操作810指令模板中，β欄位854被解譯為捨位控制欄位854A，其內容提供靜態捨位。雖然在本發明之所描述實施例中，捨位控制欄位854A包括抑制所有浮點異常(SAE)欄位856及捨位操作控制欄位858，但替代性實施例可支援可將兩個此等概念編碼至同一欄位中或者僅具有此等概念/欄位中之一者或另一者(例如，可僅具有捨位操作控制欄位858)。
SAE欄位856-其內容辨別是否要停用異常事件報告；當SAE欄位856的內容指示啟用了抑制時，特定指令不報告任何種類之浮點異常旗標且不提出任何浮點異常處置程式。
捨位操作控制欄位858-其內容辨別要執行一組 捨位操作中之哪一者(例如，捨進(Round-up)、捨去(Round-down)、向零捨位(Round-towards-zero)及捨位至最近數值(Round-to-nearest))。因此，捨位操作控制欄位858允許以每指令為基礎改變捨位模式。在本發明之一實施例中，其中處理器包括用於指定捨位模式之控制暫存器，捨位操作控制欄位850的內容置換(override)該暫存器值。
非記憶體存取指令模板-資料變換型操作
在非記憶體存取資料變換型操作815指令模板中，β欄位854被解譯為資料變換欄位854B，其內容辨別將執行許多資料變換中之哪一者(例如，非資料變換、拌和、廣播)。
在A類記憶體存取820指令模板的情況下，α欄位852被解譯為收回提示(eviction hint)欄位852B，其內容辨別將使用收回提示中之哪一者(在圖8A中，針對記憶體存取、暫時825指令模板及記憶體存取、非暫時830指令模板，分別指定暫時852B.1及非暫時852B.2)，而β欄位854被解譯為資料調處欄位854C，其內容辨別將執行許多資料調處操作(亦稱為原指令(primitive))中之哪一者(例如，非調處；廣播；來源的上轉換；及目的地的下轉換)。記憶體存取820指令模板包括比例欄位860，且選擇性地包括位移欄位862A或位移比例欄位862B。
向量記憶體指令在有轉換支援的情況下執行自記憶體的向量載入及至記憶體的向量儲存。如同常規向量指令一樣，向量記憶體指令以逐個資料元件的方式自記憶 體傳遞資料/傳遞資料至記憶體，其中實際被傳遞之元件係由被選為寫入遮罩之向量遮罩的內容指定。
記憶體存取指令模板-暫時
暫時資料係可能很快被再使用以便足以受益於快取的資料。然而，此係提示，且不同處理器可以不同方式實施提示，其中包括完全忽略該提示。
記憶體存取指令模板-非暫時
非暫時資料係不可能很快被再使用以便足以受益於第一階快取記憶體中之快取的資料，且應被賦予優先權來收回。然而，此係提示，且不同處理器可以不同方式實施提示，其中包括完全忽略該提示。
B類指令模板
在B類指令模板的情況下，α欄位852被解譯為寫入遮罩控制(Z)欄位852C，其內容辨別由寫入遮罩欄位870控制之寫入遮蔽應為合併還是歸零。
在B類非記憶體存取805指令模板的情況下，β欄位854之部分被解譯為RL欄位857A，其內容辨別將執行不同擴增操作類型中之哪一者(例如，針對非記憶體存取、寫入遮罩控制、部分捨位控制型操作812指令模板及非記憶體存取、寫入遮罩控制、VSIZE型操作817指令模板，分別指定捨位857A.1及向量長度(VSIZE)857A.2)，而β欄位854之剩餘部分辨別將執行指定類型之操作中之哪一者。在非記憶體存取805指令模板的情況下，比例欄位860、位移欄位862A及位移比例欄位862B不存在。
在非記憶體存取、寫入遮罩控制、部分捨位控制型操作810指令模板中，β欄位854之剩餘部分被解譯為捨位操作欄位859A，且異常事件報告被停用(特定指令不報告任何種類之浮點異常旗標且不提出任何浮點異常處置程式)。
捨位操作欄位859A-就像捨位操作欄位858一樣，其內容辨別要執行一組捨位操作中之哪一者(例如，捨進、捨去、向零捨位及捨位至最近數值)。因此，捨位操作控制欄位859A允許以每指令為基礎改變捨位模式。在本發明之一實施例中，其中處理器包括用於指定捨位模式之控制暫存器，捨位操作控制欄位850的內容置換該暫存器值。
在非記憶體存取、寫入遮罩控制、VSIZE型操作817指令模板中，β欄位854之剩餘部分被解譯為向量長度欄位859B，其內容辨別將對許多資料向量長度中之哪一者執行(例如，128、256或512個位元組)。
在B類記憶體存取820指令模板的情況下，β欄位854之部分被解譯為廣播欄位857B，其內容辨別是否將執行廣播型資料調處操作，而β欄位854之剩餘部分被解譯為向量長度欄位859B。記憶體存取820指令模板包括比例欄位860，且選擇性地包括位移欄位862A或位移比例欄位862B。
關於一般向量友善指令格式800，完整的運算碼欄位874被展示出為包括格式欄位840、基本操作欄位842及資料元件寬度欄位864。雖然展示出的一實施例中，完整的運算碼欄位874包括所有此等欄位，但在不支援所有此等欄位的實施例中，完整的運算碼欄位874不包括所有此等欄 位。完整的運算碼欄位874提供運算碼(opcode)。
擴增操作欄位850、資料元件寬度欄位864及寫入遮罩欄位870允許以一般向量友善指令格式以每指令為基礎來指定此等特徵。
寫入遮罩欄位與資料元件寬度欄位的組合產生具型式之指令，因為該等指令允許基於不同資料元件寬度來應用遮罩。
在類別A及類別B中所建立的各種指令模板在不同情形中有益。在本發明之一些實施例中，不同處理器或處理器內的不同核心可僅支援類別A，僅支援類別B，或支援上述兩種類別。舉例而言，意欲用於通用計算的高效能通用亂序核心可僅支援類別B，主要意欲用於圖形及/或科學(通量)計算之核心可僅支援類別A，且意欲用於上述兩種計算的核心可支援上述兩種類別(當然，具有來自兩種類別之模板及指令的某種混合但不具有來自兩種類別之所有模板及指令的核心在本發明之範圍內)。單個處理器亦可包括多個核心，所有該等核心支援相同類別，或其中不同核心支援不同類別。舉例而言，在具有分開的圖形及通用核心之處理器中，主要意欲用於圖形及/或科學計算之圖形核心中之一者可僅支援類別A，而通用核心中之一或多者可為僅支援類別B的高效能通用核心，其具有亂序執行及暫存器重新命名，意欲用於通用計算。不具有分開的圖形核心之另一處理器可包括支援類別A及類別B兩者的一或多個通用循序或亂序核心。當然，在本發明之不同實施例中，來自 一個類別的特徵亦可實施於另一類別中。用高階語言撰寫之程式將被翻譯(例如，即時編譯或靜態編譯)成各種不同可執行形式，其中包括：1)僅具有目標處理器所支援執行之類別的指令之形式；或2)具有替代性常式且具有控制流碼之形式，其中該等常式係使用所有類別的指令之不同組合來撰寫的，該控制流碼基於當前正在執行該碼的處理器所支援之指令來選擇要執行的常式。
示範性特定向量友善指令格式
圖9 係例示出根據本發明之實施例之示範性特定向量友善指令格式的方塊圖。圖9展示出特定向量友善指令格式900，該格式在以下意義上係特定的：其指定欄位之位置、大小、解譯及次序以及彼等欄位中之一些的值。特定向量友善指令格式900可用來擴展x86指令集，且因此，該等欄位中之一些與現有x86指令集及其擴展(例如AVX)中所使用的欄位類似或相同。此格式保持與現有x86指令集以及擴展的前綴編碼欄位、實際運算碼位元組欄位、MOD R/M欄位、SIB欄位、位移欄位及立即值欄位一致。從圖8之欄位例示圖9之欄位對映至該等欄位中。
應理解，雖然出於說明目的在一般向量友善指令格式800的情況下參考特定向量友善指令格式900來描述本發明之實施例，但除非主張，否則本發明不限於特定向量友善指令格式900。例如，一般向量友善指令格式800考量了各種欄位之各種可能大小，而特定向量友善指令格式900被示出為具有特定大小的欄位。藉由特定實例，雖然在特 定向量友善指令格式900中將資料元件寬度欄位864說明為一個位元的欄位，但本發明不限於此(亦即，一般向量友善指令格式800考量了資料元件寬度欄位864之其他大小)。
一般向量友善指令格式800包括以下欄位，下文按圖9A中例示之次序列出該等欄位。
EVEX前綴(位元組0-3)902-以四位元組形式予以編碼。
格式欄位840(EVEX位元組0，位元[7：0])-第一位元組(EVEX位元組0)係格式欄位840，且其含有0x62(在本發明之一實施例中，用來辨別向量友善指令格式的獨特值)。
第二至第四位元組(EVEX位元組1-3)包括提供特定能力之許多位元欄位。
REX欄位905(VEX位元組1，位元[7-5])由EVEX.R位元欄位(EVEX位元組1，位元[7]-R)、EVEX.X位元欄位(EVEX位元組1，位元[6]-X)及857BEX位元組1，位元[5]-B)組成。EVEX.R、EVEX.X及EVEX.B位元欄位提供的功能性與對應的VEX位元欄位相同，且係使用1的補數形式予以編碼，亦即，ZMM0係編碼為1111B，ZMM15係編碼為0000B。指令之其他欄位如此項技術中已知的來編碼暫存器索引之下三個位元(rrr、xxx及bbb)，因此藉由增添EVEX.R、EVEX.X及EVEX.B而形成Rrrr、Xxxx及Bbbb。
REX’欄位810-此係REX’欄位810之第一部分，且係用來編碼擴展式32暫存器組的上16或下16個暫存器之EVEX.R’位元欄位(EVEX位元組1，位元[4]-R’)。在本發明 之一實施例中，以位元反轉格式儲存此位元與如下文所指示之其他位元，以區別於(以熟知的x86 32位元模式)BOUND指令，其實際運算碼位元組為62，但在MOD R/M欄位(下文描述)中不接受MOD欄位中的值11；本發明之替代性實施例不以反轉格式儲存此位元與下文所指示之其他位元。使用值1來編碼下16個暫存器。換言之，藉由組合EVEX.R’、EVEX.R及來自其他欄位的其他RRR，形成R’Rrrr。
運算碼對映欄位915(EVEX位元組1，位元[3：0]-mmmm)-其內容編碼隱式引導運算碼位元組(0F、0F 38或0F 3)。
資料元件寬度欄位864(EVEX位元組2，位元[7]-W)-係由符號EVEX.W表示。EVEX.W用來定義資料類型之細微度(大小)(32位元的資料元件或64位元的資料元件)。
EVEX.vvvv 920(EVEX位元組2，位元[6：3]-vvvv)-EVEX.vvvv的作用可包括以下各者：1)EVEX.vvvv編碼以反轉(1的補數)形式指定的第一來源暫存器運算元，且針對具有兩個或兩個以上來源運算元的指令有效；2)EVEX.vvvv編碼針對某些向量移位以1的補數形式指定的目的地暫存器運算元；或3)EVEX.vvvv不編碼任何運算元，該欄位得以保留且應包含1111b。因此，EVEX.vvvv欄位920編碼以反轉(1的補數)形式儲存的第一來源暫存器指定符之4個低位位元。取決於指令，使用額外的不同EVEX位元欄位將指定符大小擴展成32個暫存器。
EVEX.U 868類別欄位(EVEX位元組2，位元[2]-U)-若EVEX.U=0，則其指示類別A或EVEX.U0；若EVEX.U=1，則其指示類別B或EVEX.U1。
前綴編碼欄位925(EVEX位元組2，位元[1：0]-pp)-提供基本操作欄位之額外位元。除了以EVEX前綴格式提供對舊式SSE指令的支援，此亦具有緊縮SIMD前綴的益處(不需要一個位元組來表達SIMD前綴，EVEX前綴僅需要2個位元)。在一實施例中，為了以舊式格式及EVEX前綴格式支援使用SIMD前綴(66H、F2H、F3H)之舊式SSE指令，將此等舊式SIMD前綴編碼至SIMD前綴編碼欄位中；且在執行時間將其展開成舊式SIMD前綴，然後提供至解碼器之PLA(因此PLA可執行此等舊式指令的舊式格式及EVEX格式兩者，而無需修改)。雖然較新的指令可直接使用EVEX前綴編碼欄位之內容作為運算碼擴展，但某些實施例以類似方式展開以獲得一致性，但允許此等舊式SIMD前綴指定不同含義。替代性實施例可重新設計PLA來支援2位元的SIMD前綴編碼，且因此不需要該展開。
α欄位852(EVEX位元組3，位元[7]-EH；亦稱為EVEX.EH、EVEX.rs、EVEX.RL、EVEX.寫入遮罩控制及EVEX.N；亦由α說明)-如先前所描述，此欄位係內容脈絡特定的。
β欄位854(EVEX位元組3，位元[6：4]-SSS，亦稱為EVEX.s2-0 、EVEX.r2-0 、EVEX.rr1、EVEX.LL0、EVEX.LLB；亦由βββ說明)-如先前所描述，此欄位係內容 脈絡特定的。
REX’欄位810-此係REX’欄位之剩餘部分，且係可用來編碼擴展式32暫存器組的上16或下16個暫存器之EVEX.V’位元欄位(EVEX位元組3，位元[3]-V’)。以位元反轉格式儲存此位元。使用值1來編碼下16個暫存器。換言之，藉由組合EVEX.V’、EVEX.vvvv，形成V’VVVV。
寫入遮罩欄位870(EVEX位元組3，位元[2：0]-kkk)-其內容如先前所描述指定寫入遮罩暫存器中之暫存器的索引。在本發明之一實施例中，特定值EVEX.kkk=000之特殊作用係暗示不對特定指令使用寫入遮罩(此可以各種方式來實施，其中包括使用硬連線(hardwired)至所有硬體的寫入遮罩或繞過(bypass)遮蔽硬體之硬體)。
實際運算碼欄位930(位元組4)亦稱為運算碼位元組。在此欄位中指定運算碼之部分。
MOD R/M欄位940(位元組5)包括MOD欄位942、Reg欄位944及R/M欄位946。如先前所描述，MOD欄位942的內容區分記憶體存取操作與非記憶體存取操作。Reg欄位944之作用可概述為兩種情形：編碼目的地暫存器運算元或來源暫存器運算元，或者被視為運算碼擴展且不用來編碼任何指令運算元。R/M欄位946之作用可包括以下各者：編碼參考記憶體位址之指令運算元，或者編碼目的地暫存器運算元或來源暫存器運算元。
比例、索引、基址(SIB)位元組(位元組6)-如先前 所描述，比例欄位850的內容係用於記憶體位址產生。SIB.xxx 954及SIB.bbb 956-此等欄位之內容已在先前關於暫存器索引Xxxx及Bbbb提到。
位移欄位862A(位元組7-10)-當MOD欄位942含有10時，位元組7-10係位移欄位862A，且其與舊式32位元的位移(disp32)相同地起作用，且在位元組細微度上起作用。
位移因數欄位862B(位元組7)-當MOD欄位942含有01時，位元組7係位移因數欄位862B。此欄位之位置與舊式x86指令集8位元的位移(disp8)相同，其在位元組細微度上起作用。因為disp8經正負號擴展，所以disp8僅可解決在-128與127位元組之間的位移；就64個位元組的快取列(cache line)而言，disp8使用8個位元，該等位元可被設定為僅四個實際有用的值-128、-64、0及64；因為常常需要更大範圍，所以使用disp32；然而，disp32需要4個位元組。與disp8及disp32相比，位移因數欄位862B係disp8之重新解譯；當使用位移因數欄位862B時，實際位移係由位移因數欄位的內容乘以記憶體運算元存取之大小(N)判定。此類型之位移被稱為disp8*N。此減少了平均指令長度(單個位元組用於位移，但具有大得多的範圍)。此壓縮位移係基於如下假設：有效位移係記憶體存取之細微度的倍數，且因此，不需要編碼位址位移之冗餘低位位元。換言之，位移因數欄位862B替代了舊式x86指令集8位元的位移。因此，位移因數欄位862B的編碼方式與x86指令集8位元的位移相同 (因此ModRM/SIB編碼規則無變化)，其中唯一例外為，disp8超載(overload)至disp8*N。換言之，編碼規則或編碼長度無變化，而僅僅係硬體對位移值的解譯有變化(硬體需要按記憶體運算元之大小來按比例縮放該位移以獲得逐個位元組的位址位移)。
立即值欄位872如先前所描述而操作。
完整的運算碼欄位
圖9B係例示出特定向量友善指令格式900的欄位之方塊圖，該等欄位組成根據本發明之一實施例之完整的運算碼欄位874。具體而言，完整的運算碼欄位874包括格式欄位840、基本操作欄位842及資料元件寬度(W)欄位864。基本操作欄位842包括前綴編碼欄位925、運算碼對映欄位915及實際運算碼欄位930。
暫存器索引欄位
圖9C係例示出特定向量友善指令格式900的欄位之方塊圖，該等欄位組成根據本發明之一實施例之暫存器索引欄位844。具體而言，暫存器索引欄位844包括REX欄位905、REX’欄位910、MODR/M.reg欄位944、MODR/M.r/m欄位946、VVVV欄位920、xxx欄位954及bbb欄位956。
擴增操作欄位
圖9D係例示出特定向量友善指令格式900的欄位之方塊圖，該等欄位組成根據本發明之一實施例之擴增操作欄位850。當類別(U)欄位868含有0時，其表示EVEX.U0 (類別A 868A)；當其含有1時，其表示EVEX.U1(類別B 868B)。當U=0且MOD欄位942含有11(表示非記憶體存取操作)時，α欄位852(EVEX位元組3，位元[7]-EH)被解譯為rs欄位852A。當rs欄位852A含有1(捨位852A.1)時，β欄位854(EVEX位元組3，位元[6：4]-SSS)被解譯為捨位控制欄位854A。捨位控制欄位854A包括一個位元的SAE欄位856及兩個位元的捨位操作欄位858。當rs欄位852A含有0(資料變換852A.2)時，β欄位854(EVEX位元組3，位元[6：4]-SSS)被解譯為三個位元的資料變換欄位854B。當U=0且MOD欄位942含有00、01或10(表示記憶體存取操作)時，α欄位852(EVEX位元組3，位元[7]-EH)被解譯為收回提示(EH)欄位852B且β欄位854(EVEX位元組3，位元[6：4]-SSS)被解譯為三個位元的資料調處欄位854C。
當U=1時，α欄位852(EVEX位元組3，位元[7]-EH)被解譯為寫入遮罩控制(Z)欄位852C。當U=1且MOD欄位942含有11(表示非記憶體存取操作)時，β欄位854之部分(EVEX位元組3，位元[4]-S0 )被解譯為RL欄位857A；當RL欄位857A含有1(捨位857A.1)時，β欄位854之剩餘部分(EVEX位元組3，位元[6-5]-S2-1 )被解譯為捨位操作欄位859A，而RL欄位857A含有0(VSIZE 857.A2)時，β欄位854之剩餘部分(EVEX位元組3，位元[6-5]-S2-1 )被解譯為向量長度欄位859B(EVEX位元組3，位元[6-5]-L1-0 )。當U=1且MOD欄位942含有00、01或10(表示記憶體存取操作)時，β欄位854(EVEX位元組3，位元[6：4]-SSS)被解譯為向量長度欄位 859B(EVEX位元組3，位元[6-5]-L1-0 )及廣播欄位857B(EVEX位元組3，位元[4]-B)。
示範性暫存器架構
圖10係根據本發明之一實施例之暫存器架構1000的方塊圖。在所說明之實施例中，有32個向量暫存器1010，其寬度為512個位元；此等暫存器被稱為zmm0至zmm31。下16個zmm暫存器的低位256個位元覆疊在暫存器ymm0-16上。下16個zmm暫存器的低位128個位元(ymm暫存器的低位128個位元)覆疊在暫存器xmm0-15上。特定向量友善指令格式900如下表中所說明對此等覆疊暫存器檔案進行操作。
換言之，向量長度欄位859B在最大長度與一或多個其他較短長度之間進行選擇，其中每一此種較短長度係前一長度的一半長度；且不具有向量長度欄位859B的指令模板對最大向量長度進行操作。另外，在一實施例中，特定向量友善指令格式900之B類指令模板對緊縮或純量單精度/雙精度浮點資料及緊縮或純量整數資料進行操作。純量操作係對zmm/ymm/xmm暫存器中之最低位資料元件位 置執行的操作；較高位資料元件位置保持與其在指令之前相同或歸零，此取決於實施例。
寫入遮罩暫存器1015-在所說明之實施例中，有8個寫入遮罩暫存器(k0至k7)，每一寫入遮罩暫存器的大小為64個位元。在替代實施例中，寫入遮罩暫存器1015的大小為16個位元。如先前所描述，在本發明之一實施例中，向量遮罩暫存器k0無法用作寫入遮罩；當通常將指示k0之編碼被用於寫入遮罩時，其選擇固線式寫入遮罩0xFFFF，從而有效停用對該指令之寫入遮蔽。
通用暫存器1025-在所說明之實施例中，有十六個64位元的通用暫存器，該等暫存器與現有的x86定址模式一起用來定址記憶體運算元。藉由名稱RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP以及R8至R15來參考此等暫存器。
純量浮點堆疊暫存器檔案(x87堆疊)1045，上面混疊有MMX緊縮整數平板暫存器檔案1050-在所說明之實施例中，x87堆疊係八個元件的堆疊，用來使用x87指令集擴展對32/64/80個位元的浮點資料執行純量浮點運算；而MMX暫存器用來對64個位元的緊縮整數資料執行運算以及保存運算元，該等運算元係用於在MMX暫存器與XMM暫存器之間執行的一些運算。
本發明之替代性實施例可使用更寬或更窄的暫存器。另外，本發明之替代性實施例可使用更多、更少或不同的暫存器檔案或暫存器。
示範性核心架構、處理器及電腦架構
可出於不同目的以不同方式且在不同處理器中實施處理器核心。舉例而言，此類核心的實行方案可包括：1)意欲用於通用計算的通用循序核心；2)意欲用於通用計算的高效能通用亂序核心；3)主要意欲用於圖形及/或科學(通量)計算的專用核心。不同處理器之實行方案可包括：1)CPU，其包括意欲用於通用計算的一或多個通用循序核心及/或意欲用於通用計算的一或多個通用亂序核心；以及2)共處理器，其包括主要意欲用於圖形及/或科學(通量)的一或多個專用核心。此等不同處理器導致不同電腦系統架構，該等架構可包括：1)共處理器在與CPU分離之晶片上；2)共處理器與CPU在同一封裝中，但在單獨的晶粒上；3)共處理器與CPU在同一晶粒上(在此情況下，此共處理器有時被稱為專用邏輯，諸如整合型圖形及/或科學(通量)邏輯，或被稱為專用核心)；以及4)系統單晶片(system on a chip)，其在與所描述CPU(有時被稱為應用核心或應用處理器)相同的晶粒上包括上述共處理器及額外功能性。接下來描述示範性核心架構，後續接著對示範性處理器及電腦架構的描述。
示範性核心架構
循序及亂序核心方塊圖
圖11A係例示出根據本發明之實施例之如下兩者的方塊圖：示範性循序管線，以及示範性暫存器重新命名亂序發佈/執行管線。圖11B係例示出如下兩者之方塊 圖：循序架構核心的示範性實施例，以及示範性暫存器重新命名亂序發佈/執行架構核心，上述兩者將包括於根據本發明之實施例的處理器中。圖11A至圖11B之實線方框例示循序管線及循序核心，虛線方框之選擇性增添說明暫存器重新命名亂序發佈/執行管線及核心。考慮到循序態樣係亂序態樣之子集，將描述亂序態樣。
在圖11A中，處理管線1100包括擷取級段1102、長度解碼級段1104、解碼級段1106、分配級段1108、重新命名級段1110、排程(亦稱為分派或發佈)級段1112、暫存器讀取/記憶體讀取級段1114、執行級段1116、回寫/記憶體寫入級段1118、異常處置級段1122及確認級段1124。
圖11B示出處理器核心1190，其包括耦接至執行引擎單元1150之前端單元1130，且執行引擎單元1150及前端單元1130兩者皆耦接至記憶體單元1170。處理器核心1190可為精簡指令集計算(RISC)核心、複雜指令集計算(CISC)核心、極長指令字(VLIW)核心，或者混合式或替代性核心類型。作為另一選擇，核心1190可為專用核心，諸如網路或通訊核心、壓縮引擎、共處理器核心、通用計算圖形處理單元(GPGPU)核心、圖形核心或類似者。
前端單元1130包括耦接至指令快取記憶體單元1134之分支預測單元1132，指令快取記憶體單元1134耦接至指令轉譯後備緩衝器(TLB)1136，指令TLB 1136耦接至指令擷取單元1138，指令擷取單元1138耦接至解碼單元1140。解碼單元1140(或解碼器)可解碼指令，且產生一或多 個微操作、微碼進入點、微指令、其他指令或其他控制信號作為輸出，上述各者係自原始指令解碼所得，或以其他方式反映原始指令，或係由原始指令導出。可使用各種不同機構來實施解碼單元1140。合適的機構之實例包括(但不限於)查找表、硬體實行方案、可規劃邏輯陣列(PLA)、微碼唯讀記憶體(ROM)等。在一實施例中，核心1190包括儲存用於某些巨集指令(macroinstruction)之微碼的微碼ROM或其他媒體(例如在解碼單元1140中，或者在前端單元1130內)。解碼單元1140耦接至執行引擎單元1150中的重新命名/分配器單元1152。
執行引擎單元1150包括重新命名/分配器單元1152，其耦接至引退(retirement)單元1154及一或多個排程器單元1156之集合。排程器單元1156表示任何數目個不同排程器，其中包括保留站、中央指令視窗等。排程器單元1156耦接至實體暫存器檔案單元1158。實體暫存器檔案單元1158中之每一者表示一或多個實體暫存器檔案，其中不同的實體暫存器檔案單元儲存一或多個不同的資料類型，諸如純量整數、純量浮點、緊縮整數、緊縮浮點、向量整數、向量浮點、狀態(例如，指令指標器，即下一個待執行指令的位址)等。在一實施例中，實體暫存器檔案單元1158包含向量暫存器單元、寫入遮罩暫存器單元及純量暫存器單元。此等暫存器單元可提供架構性向量暫存器、向量遮罩暫存器及通用暫存器。引退單元1154與實體暫存器檔案單元1158重疊，以說明可實施暫存器重新命名及亂序執行 的各種方式(例如，使用重新排序緩衝器及引退暫存器檔案；使用未來檔案、歷史緩衝器及引退暫存器檔案；使用暫存器對映表及暫存器集區)。引退單元1154及實體暫存器檔案單元1158耦接至執行叢集1160。執行叢集1160包括一或多個執行單元1162之集合及一或多個記憶體存取單元1164之集合。執行單元1162可執行各種運算(例如，移位、加法、減法、乘法)且對各種類型之資料(例如，純量浮點、緊縮整數、緊縮浮點、向量整數、向量浮點)進行執行。雖然一些實施例可包括專門針對特定功能或功能集合之許多執行單元，但其他實施例可包括僅一個執行單元或多個執行單元，該等執行單元均執行所有功能。排程器單元1156、實體暫存器檔案單元1158及執行叢集1160被示出為可能係多個，因為某些實施例針對某些類型之資料/運算產生單獨的管線(例如，純量整數管線、純量浮點/緊縮整數/緊縮浮點/向量整數/向量浮點管線，及/或記憶體存取管線，其中每一管線具有其自有之排程器單元、實體暫存器檔案單元及/或執行叢集；且在單獨的記憶體存取管線的情況下，所實施的某些實施例中，唯有此管線之執行叢集具有記憶體存取單元1164)。亦應理解，在使用單獨的管線之情況下，此等管線中之一或多者可為亂序發佈/執行而其餘管線可為循序的。
記憶體存取單元1164之集合耦接至記憶體單元1170，記憶體單元1170包括耦接至資料快取記憶體單元1174的資料TLB單元1172，資料快取記憶體單元1174耦接至 2階(L2)快取記憶體單元1176。在一示範性實施例中，記憶體存取單元1164可包括載入單元、儲存位址單元及儲存資料單元，其中每一者耦接至記憶體單元1170中的資料TLB單元1172。指令快取記憶體單元1134進一步耦接至記憶體單元1170中的2階(L2)快取記憶體單元1176。L2快取記憶體單元1176耦接至一或多個其他階快取記憶體且最終耦接至主記憶體。
舉例而言，示範性暫存器重新命名亂序發佈/執行核心架構可將管線1100實施如下：1)指令擷取1138執行擷取級段1102及長度解碼級段1104；2)解碼單元1140執行解碼級段1106；3)重新命名/分配單元1152執行分配級段1108及重新命名級段1110；4)排程器單元1156執行排程級段1112；5)實體暫存器檔案單元1158及記憶體單元1170執行暫存器讀取/記憶體讀取級段1114；執行叢集1160執行執行級段1116；6)記憶體單元1170及實體暫存器檔案單元1158執行回寫/記憶體寫入級段1118；7)異常處置級段1122中可涉及各種單元；及8)引退單元1154及實體暫存器檔案單元1158執行確認級段1124。
核心1190可支援一或多個指令集(例如，x86指令集(以及一些擴展，較新版本已新增該等擴展)；MIPS Technologie公司(Sunnyvale,CA)的MIPS指令集；ARM Holdings公司(Sunnyvale,CA)的ARM指令集(以及選擇性的額外擴展，諸如NEON))，其中包括本文中所描述之指令。在一實施例中，核心1190包括支援緊縮資料指令集擴展(例 如，AVX1、AVX2，及/或先前所描述之某種形式的一般向量友善指令格式(U=0及/或U=1))的邏輯，進而允許使用緊縮資料來執行許多多媒體應用所使用的操作。
應理解，該核心可支援多執行緒處理(multithreading)(執行操作或執行緒之兩個或兩個以上並行集合)，且可以各種方式完成此支援，其中包括經時間切割之多執行緒處理、同時多執行緒處理(其中單個實體核心針對該實體核心同時在多執行緒處理的各執行緒中之每一者提供一邏輯核心)或上述各者之組合(例如，經時間切割之擷取及解碼以及隨後同時的多執行緒處理，諸如在Intel®超多執行緒處理(Hyperthreading)技術中)。
雖然在亂序執行的情況下描述暫存器重新命名，但應理解，暫存器重新命名可用於循序架構中。雖然處理器之所說明實施例亦包括單獨的指令與資料快取記憶體單元1134/1174以及共享的L2快取記憶體單元1176，但替代性實施例可具有用於指令與資料兩者的單個內部快取記憶體，諸如1階(L1)內部快取記憶體或多階內部快取記憶體。在一些實施例中，系統可包括內部快取記憶體與外部快取記憶體之組合，外部快取記憶體在核心及/或處理器外部。或者，所有快取記憶體可在核心及/或處理器外部。
特定示範性循序核心架構
圖12A至圖12B 例示更特定的示範性循序核心架構之方塊圖，該核心將係晶片中的若干邏輯區塊(包括相同類型及/或不同類型的其他核心)中之一者。邏輯區塊經由高 頻寬互連網路(例如環形網路)與一些固定功能邏輯、記憶體I/O介面及其他必要的I/O邏輯通訊，此取決於應用。
圖12A係根據本發明之實施例的單個處理器核心及其至晶粒上互連網路1202的連接以及其2階(L2)快取記憶體局域子集1204之方塊圖。在一實施例中，指令解碼器1200支援x86指令集與緊縮資料指令集擴展。L1快取記憶體1206允許對快取記憶體進行低延時存取，存取至純量單元及向量單元中。雖然在一實施例中(為了簡化設計)，純量單元1208及向量單元1210使用單獨的暫存器組(分別使用純量暫存器1212及向量暫存器1214)，且在純量單元1208與向量單元1210之間傳遞的資料被寫入至記憶體，然後自1階(L1)快取記憶體1206被讀回，但本發明之替代性實施例可使用不同方法(例如，使用單個暫存器組，或包括允許在兩個暫存器檔案之間傳遞資料而無需寫入及讀回的通訊路徑)。
L2快取記憶體局域子集1204係全域L2快取記憶體之部分，全域L2快取記憶體分成單獨的局域子集，每個處理器核心一個局域子集。每一處理器核心具有至其自有之L2快取記憶體局域子集1204的直接存取路徑。處理器核心所讀取之資料係儲存於其自有之L2快取記憶體子集1204中且可被快速存取，此存取係與其他處理器核心存取其自有之局域L2快取記憶體子集1204並行地進行。由處理器核心所寫入之資料係儲存於其自有之L2快取記憶體子集1204中且必要時自其他子集清除掉。環形網路確保共享資料之 同調性。環形網路係雙向的，以允許諸如處理器核心、L2快取記憶體及其他邏輯區塊之代理在晶片內彼此通訊。每一環形資料路徑在每個方向上的寬度係1012個位元。
圖12B係根據本發明之實施例的圖12A中之處理器核心之部分的展開圖。圖12B包括L1快取記憶體1204之L1資料快取記憶體1206A部分，以及關於向量單元1210及向量暫存器1214之更多細節。具體而言，向量單元1210係寬度為16之向量處理單元(VPU)(參見寬度為16之ALU 1228)，其執行整數、單精度浮點數及雙精度浮點數指令中之一或多者。VPU支援由拌和單元1220對暫存器輸入進行拌和、由數值轉換單元1222A-B進行數值轉換，以及由複製單元1224對記憶體輸入進行複製。寫入遮罩暫存器1226允許預測所得向量寫入。
具有整合型記憶體控制器及圖形元件的處理器
圖13係根據本發明之實施例之處理器1300的方塊圖，該處理器可具有一個以上核心，可具有整合型記憶體控制器，且可具有整合型圖形元件。圖13中的實線方框例示處理器1300，其具有單個核心1302A、系統代理1310、一或多個匯流排控制器單元1316之集合，而虛線方框之選擇性增添說明替代性處理器1300，其具有多個核心1302A-N、位於系統代理單元1310中的一或多個整合型記憶體控制器單元1314之集合，以及專用邏輯1308。
因此，處理器1300之不同實行方案可包括：1)CPU，其中專用邏輯1308係整合型圖形及/或科學(通量) 邏輯(其可包括一或多個核心)，且核心1302A-N係一或多個通用核心(例如，通用循序核心、通用亂序核心、上述兩者之組合)；2)共處理器，其中核心1302A-N係大量主要意欲用於圖形及/或科學(通量)之專用核心；以及3)共處理器，其中核心1302A-N係大量通用循序核心。因此，處理器1300可為通用處理器、共處理器或專用處理器，諸如網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU(通用圖形處理單元)、高通量多重整合核心(MIC)共處理器(包括30個或更多核心)、嵌入式處理器或類似者。處理器可實施於一或多個晶片上。處理器1300可為一或多個基板之部分及/或可使用許多處理技術(例如BiCMOS、CMOS或NMOS)中之任一者將處理器1300實施於一或多個基板上。
記憶體階層包括該等核心內的一或多階快取記憶體、一或多個共享快取記憶體單元1306之集合、耦接至整合型記憶體控制器單元1314之集合的外部記憶體(圖中未示)。共享快取記憶體單元1306之集合可包括一或多個中階快取記憶體，諸如2階(L2)、3階(L3)、4階(L4)，或其他階快取記憶體、末階快取記憶體(LLC)，及/或上述各者之組合。雖然在一實施例中，環式互連單元1312對整合型圖形邏輯1308、共享快取記憶體單元1306之集合及系統代理單元1310/整合型記憶體控制器單元1314進行互連，但替代性實施例可使用任何數種熟知技術來互連此等單元。在一實施例中，在一或多個快取記憶體單元1306與核心1302A-N之間維持同調性。
在一些實施例中，核心1302A-N中之一或多者能夠進行多執行緒處理。系統代理1310包括協調並操作核心1302A-N之彼等組件。系統代理單元1310可包括，例如，功率控制單元(PCU)及顯示單元。PCU可為調節核心1302A-N及整合型圖形邏輯1308之功率狀態所需要的邏輯及組件，或者包括上述邏輯及組件。顯示單元係用於驅動一或多個外部已連接顯示器。
核心1302A-N就架構指令集而言可為同質的或異質的；即，核心1302A-N中之兩者或兩者以上可能能夠執行同一指令集，而其他核心可能僅能夠執行該指令集之子集或不同的指令集。
示範性電腦架構
圖14至圖17 係示範性電腦架構之方塊圖。此項技術中已知的關於以下各者之其他系統設計及組配亦適合：膝上型電腦、桌上型電腦、手持式PC、個人數位助理、工程工作站、伺服器、網路裝置、網路集線器(network hub)、交換器、嵌入式處理器、數位信號處理器(DSP)、圖形裝置、視訊遊戲裝置、機上盒、微控制器、行動電話、攜帶型媒體播放器、手持式裝置，以及各種其他電子裝置。一般而言，能夠併入如本文中所揭示之處理器及/或其他執行邏輯的多種系統或電子裝置通常適合。
現在參考圖14 ，所展示為根據本發明之一實施例之系統1400的方塊圖。系統1400可包括一或多個處理器1410、1415，該等處理器耦接至控制器集線器1420。在一 實施例中，控制器集線器1420包括圖形記憶體控制器集線器(GMCH)1490及輸入/輸出集線器(IOH)1450(上述兩者可位於單獨的晶片上)；GMCH 1490包括記憶體控制器及圖形控制器，記憶體1440及共處理器1445耦接至該等控制器；IOH 1450將輸入/輸出(I/O)裝置1460耦接至GMCH 1490。或者，記憶體控制器及圖形控制器中之一者或兩者整合於(如本文中所描述之)處理器內，記憶體1440及共處理器1445直接耦接至處理器1410，且控制器集線器1420與IOH 1450位於單個晶片中。
圖14中用間斷線表示額外處理器1415之可選擇性質。每一處理器1410、1415可包括本文中所描述之處理核心中之一或多者且可為處理器1300之某一版本。
記憶體1440可為，例如，動態隨機存取記憶體(DRAM)、相位變化記憶體(PCM)，或上述兩者之組合。對於至少一個實施例，控制器集線器1420經由以下各者與處理器1410、1415通訊：諸如前端匯流排(FSB)之多分支匯流排(multi-drop bus)、諸如快速路徑互連(QuickPath Interconnect；QPI)之點對點介面，或類似連接1495。
在一實施例中，共處理器1445係專用處理器，諸如高通量MIC處理器、網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU、嵌入式處理器或類似者。在一實施例中，控制器集線器1420可包括整合型圖形加速器。
就優點量度範圍而言，實體資源1410與1415之間可能有各種差異，其中包括架構特性、微架構特性、熱特 性、功率消耗特性及類似者。
在一實施例中，處理器1410執行控制一般類型資料處理操作的指令。共處理器指令可嵌入該等指令內。處理器1410認定此等共處理器指令係應由已附接之共處理器1445執行的類型。因此，處理器1410在共處理器匯流排或其他互連上發佈此等共處理器指令(或表示共處理器指令的控制信號)至共處理器1445。共處理器1445接受並執行接收到之共處理器指令。
現在參考圖15 ，所展示為根據本發明之一實施例之第一更特定的示範性系統1500的方塊圖。如圖15中所示，多處理器系統1500係點對點互連系統，且包括第一處理器1570及第二處理器1580，該等處理器經由點對點互連1550予以耦接。處理器1570及1580中之每一者可為處理器1300之某一版本。在本發明之一實施例中，處理器1570及1580分別為處理器1410及1415，而共處理器1538為共處理器1445。在另一實施例中，處理器1570及1580分別為處理器1410共處理器1445。
所展示處理器1570及1580分別包括整合型記憶體控制器(IMC)單元1572及1582。處理器1570亦包括點對點(P-P)介面1576及1578，作為其匯流排控制器單元的部分；類似地，第二處理器1580包括P-P介面1586及1588。處理器1570、1580可使用P-P介面電路1578、1588經由點對點(P-P)介面1550交換資訊。如圖15中所示，IMC 1572及1582將處理器耦接至各別記憶體，亦即，記憶體1532及記憶體1534， 該等記憶體可為局部地附接至各別處理器之主記憶體的部分。
處理器1570、1580各自可使用點對點介面電路1576、1594、1586、1598經由個別P-P介面1552、1554與晶片組1590交換資訊。晶片組1590可選擇性地經由高效能介面1539與共處理器1538交換資訊。在一實施例中，共處理器1538係專用處理器，諸如高通量MIC處理器、網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU、嵌入式處理器或類似者。
在任一處理器中或兩個處理器外部，可包括共享快取記憶體(圖中未示)，而該共享快取記憶體經由P-P互連與該等處理器連接，以使得當處理器被置於低功率模式中時，可將任一處理器或兩個處理器之局域快取記憶體資訊儲存在該共享快取記憶體中。
晶片組1590可經由介面1596耦接至第一匯流排1516。在一實施例中，第一匯流排1516可為周邊組件互連(PCI)匯流排，或者諸如高速PCI匯流排或另一第三代I/O互連匯流排之匯流排，但本發明之範疇不限於此。
如圖15中所示，各種I/O裝置1514以及匯流排橋接器1518可耦接至第一匯流排1516，匯流排橋接器1518將第一匯流排1516耦接至第二匯流排1520。在一實施例中，一或多個額外處理器1515(諸如，共處理器、高通量MIC處理器、GPGPU、加速器(諸如，圖形加速器或數位信號處理(DSP)單元)、場可規劃閘陣列，或任何其他處理器)耦接至 第一匯流排1516。在一實施例中，第二匯流排1520可為低針腳數(LPC)匯流排。各種裝置可耦接至第二匯流排1520，其中包括，例如，鍵盤及/或滑鼠1522、通訊裝置1527，以及儲存單元1528(諸如磁碟機或其他大容量儲存裝置)，在一實施例中，儲存單元1528可包括指令/程式碼及資料1530。此外，音訊I/O 1524可耦接至第二匯流排1520。請注意，其他架構係可能的。例如，代替圖15之點對點架構，系統可實施多分支匯流排或其他此種架構。
現在參考圖16 ，所展示為根據本發明之一實施例之第二更特定的示範性系統1600的方塊圖。圖15及圖16中的相似元件帶有相似參考數字，且圖16已省略圖15之某些態樣以避免混淆圖16之態樣。
圖16例示處理器1570、1580分別可包括整合型記憶體及I/O控制邏輯(「CL」)1572及1582。因此，CL 1572及1582包括整合型記憶體控制器單元且包括I/O控制邏輯。圖16例示不僅記憶體1532、1534耦接至CL 1572、1582，而且I/O裝置1614耦接至控制邏輯1572、1582。舊式I/O裝置1615耦接至晶片組1590。
現在參考圖17 ，所展示為根據本發明之一實施例之SoC 1700的方塊圖。圖13中的類似元件帶有相似參考數字。此外，虛線方框係更先進SoC上之選擇性特徵。在圖17中，互連單元1702耦接至以下各者：應用處理器1710，其包括一或多個核心202A-N之集合及共享快取記憶體單元1306；系統代理單元1310；匯流排控制器單元1316；整合 型記憶體控制器單元1314；一或多個共處理器1720之集合，其可包括整合型圖形邏輯、影像處理器、音訊處理器及視訊處理器；靜態隨機存取記憶體(SRAM)單元1730；直接記憶體存取(DMA)單元1732；以及用於耦接至一或多個外部顯示器的顯示單元1740。在一實施例中，共處理器1720包括專用處理器，諸如網路或通訊處理器、壓縮引擎、GPGPU、高通量MIC處理器、嵌入式處理器或類似者。
本文中揭示之機構的實施例可硬體、軟體、韌體或者此類實施方法之組合來實施。本發明之實施例可實施為在可規劃系統上執行之電腦程式或程式碼，可規劃系統包含至少一個處理器、一儲存系統(包括依電性及非依電性記憶體及/或儲存元件)、至少一個輸入裝置及至少一個輸出裝置。
可將程式碼(諸如圖15中例示之程式碼1530)應用於輸入指令，用來執行本文中所描述之功能且產生輸出資訊。可將輸出資訊以已知方式應用於一或多個輸出裝置。出於本申請案之目的，處理系統包括具有處理器之任何系統，諸如數位信號處理器(DSP)、微控制器、特殊應用積體電路(ASIC)或微處理器。
程式碼可以高階程序性或物件導向式程式設計語言來實施，以便與處理系統通訊。必要時，程式碼亦可以組合語言或機器語言來實施。事實上，本文中所描述之機構的範疇不限於任何特定的程式設計語言。在任何情況下，該語言可為編譯語言或解譯語言。
至少一個實施例之一或多個態樣可藉由儲存於機器可讀媒體上之代表性指令來實施，機器可讀媒體表示處理器內的各種邏輯，該等指令在由機器讀取時使機器製造邏輯來執行本文中所描述之技術。此類表示(稱為IP核心)可儲存於有形的機器可讀媒體上，且可供應給各種用戶端或製造設施以載入至實際上製造該邏輯或處理器的製造機中。
此等機器可讀儲存媒體可包括(但不限於)由機器或裝置製造的非暫時性有形物品配置，其中包括：儲存媒體，諸如硬碟、任何其他類型之碟片(包括軟碟片、光碟、光碟片-唯讀記憶體(CD-ROM)、可重寫光碟片(CD-RW)及磁光碟)、半導體裝置(諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)(諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM))、可抹除可規劃唯讀記憶體(EPROM)、快閃記憶體、電氣可抹除可規劃唯讀記憶體(EEPROM)、相位變化記憶體(PCM)、磁性或光學卡)，或者適合於儲存電子指令的任何其他類型之媒體。
因此，本發明之實施例亦包括含有指令或含有諸如硬體描述語言(HDL)之設計資料的非暫時性有形機器可讀媒體，其中設計資料定義本文中所描述之結構、電路、設備、處理器及/或系統特徵。此類實施例亦可被稱為程式產品。
仿真(包括二進位轉譯、程式碼漸變(code morphing)等)
在一些情況下，可使用指令轉換器將指令自來源指令集轉換成目標指令集。例如，指令轉換器可將指令轉譯(例如，使用靜態二進位轉譯、包括動態編譯之動態二進位轉譯)、漸變、仿真或以其他方式轉換成將由核心處理的一或多個其他指令。指令轉換器可以軟體、硬體、韌體或其組合來實施。指令轉換器可位於處理器上、位於處理器外部，或部分位於處理器上而部分位於處理器外部。
圖18 係對照根據本發明之實施例之軟體指令轉換器的用途之方塊圖，該轉換器係用以將來源指令集中之二進位指令轉換成目標指令集中之二進位指令。在所說明之實施例中，指令轉換器係軟體指令轉換器，但指令轉換器或者可以軟體、韌體硬體、或其各種組合來實施。圖18展示出，可使用x86編譯器1804來編譯用高階語言1802撰寫的程式以產生x86二進位碼1806，x86二進位碼1806自然可由具有至少一個x86指令集核心之處理器1816執行。具有至少一個x86指令集核心之處理器1816表示可執行與具有至少一個x86指令集核心之Intel處理器大體相同的功能之任何處理器，上述執行係藉由相容地執行或以其他方式處理以下各者：(1)Intel x86指令集核心之指令集的大部分或(2)旨在在具有至少一個x86指令集核心之Intel處理器上運行的應用程式或其他軟體之目標碼版本，以便達成與具有至少一個x86指令集核心之Intel處理器大體相同的結果。x86編譯器1804表示可操作以產生x86二進位碼1806(例如目標碼)之編譯器，其中x86二進位碼1806在經額外連結處理或 未經額外連結處理的情況下可在具有至少一個x86指令集核心之處理器1816上執行。類似地，圖18展示出，可使用替代性指令集編譯器1808來編譯用高階語言1802撰寫的程式以產生替代性指令集二進位碼1810，替代性指令集二進位碼1810自然可由不具有至少一個x86指令集核心之處理器1814(例如，具有多個核心的處理器，該等核心執行MIPS Technologie公司(Sunnyvale,CA)之MIPS指令集，及/或該等核心執行ARM Holdings公司(Sunnyvale,CA)之ARM指令集)執行。使用指令轉換器1812將x86二進位碼1806轉換成自然可由不具有一個x86指令集核心之處理器1814執行的碼。此轉換後的碼不可能與替代性指令集二進位碼1810相同，因為能夠實現此操作的指令轉換器很難製作，然而，轉換後的碼將完成一般操作且由來自替代性指令集之指令構成。因此，指令轉換器1812表示經由仿真、模擬或任何其他處理程序來允許不具有x86指令集處理器或核心的處理器或其他電子裝置執行x86二進位碼1806的軟體、韌體、硬體或其組合。
101‧‧‧來源寫入遮罩暫存器
103‧‧‧目的地寫入遮罩暫存器

Claims (20)

  1. 一種用於設定一輸出遮罩之方法，其回應於一單個指令而在一電腦處理器中執行基於向量比較來產生一述詞遮罩(predicate mask)，該指令至少包括一來源寫入遮罩暫存器之運算元、一目的地寫入遮罩暫存器之運算元及一運算碼，該方法包含以下步驟：執行該指令來判定該來源寫入遮罩暫存器之為一真值的一最低有效位元位置；在該目的地寫入遮罩暫存器之有效性低於該經判定之對應位元位置的每一位元位置中儲存一真值。
  2. 如申請專利範圍第1項之方法，其進一步包含：在該目的地寫入遮罩暫存器之有效性等於或高於該經判定之對應位元位置的每一位元位置中儲存一假值。
  3. 如申請專利範圍第1項之方法，其進一步包含：在該目的地寫入遮罩暫存器之有效性等於該經判定之對應位元位置的一位元位置中儲存一真值。
  4. 如申請專利範圍第3項之方法，其中該指令進一步包括一控制寫入遮罩運算元，且判定該來源寫入遮罩暫存器之為一真值的一最低有效位元位置之步驟進一步包含判定該控制寫入遮罩暫存器中在該位元位置的一值亦為真。
  5. 如申請專利範圍第1項之方法，其中該指令進一步包括 一控制寫入遮罩運算元，且判定該來源寫入遮罩暫存器之為一真值的一最低有效位元位置之步驟進一步包含判定該控制寫入遮罩暫存器中在該位元位置的一值亦為真。
  6. 如申請專利範圍第1項之方法，其中該等暫存器係16位元暫存器。
  7. 如申請專利範圍第1項之方法，其中該等暫存器係64位元暫存器。
  8. 一種用於設定一輸出遮罩之製造物品，其包含：一有形的機器可讀儲存媒體，其上儲存有一指令之一出現值，其中該指令之格式指定一來源寫入遮罩暫存器作為其來源運算元且指定一目的地寫入遮罩暫存器作為其目的地，且其中該指令格式包括一運算碼，該運算碼命令一機器回應於該單個指令之該單個出現而導致以下操作：對該來源寫入遮罩暫存器之為一真值的一最低有效位元位置之一判定，以及在該目的地寫入遮罩暫存器之有效性低於該經判定之對應位元位置的每一位元位置中儲存一真值。
  9. 如申請專利範圍第8項之製造物品，其進一步包含：在該目的地寫入遮罩暫存器之有效性等於或高於該經判定之對應位元位置的每一位元位置中儲存一假值。
  10. 如申請專利範圍第8項之製造物品，其進一步包含：在該目的地寫入遮罩暫存器之有效性等於該經判 定之對應位元位置的一位元位置中儲存一真值。
  11. 如申請專利範圍第8項之製造物品，其中該指令進一步包括一控制寫入遮罩運算元，且判定該來源寫入遮罩暫存器之為一真值的一最低有效位元位置進一步包含判定該控制寫入遮罩暫存器中在該位元位置的一值亦為真。
  12. 如申請專利範圍第8項之製造物品，其中該指令進一步包括一控制寫入遮罩運算元，且判定該來源寫入遮罩暫存器之為一真值的一最低有效位元位置進一步包含判定該控制寫入遮罩暫存器中在該位元位置的一值亦為真。
  13. 如申請專利範圍第8項之製造物品，其中該等暫存器係16位元暫存器。
  14. 如申請專利範圍第8項之製造物品，其中該等暫存器係64位元暫存器。
  15. 一種用於設定一輸出遮罩之設備，其包含：一硬體解碼器，其用以解碼一基於向量比較來產生一述詞遮罩的指令，該指令至少包括一來源寫入遮罩暫存器之運算元、一目的地寫入遮罩暫存器之運算元及一運算碼；執行邏輯，其用以判定該來源寫入遮罩暫存器之為一真值的一最低有效位元位置且在該目的地寫入遮罩暫存器之有效性低於該經判定之對應位元位置的每一位元位置中儲存一真值。
  16. 如申請專利範圍第15項之設備，其進一步包含：該執行邏輯，其用以在該目的地寫入遮罩暫存器之有效性等於或高於該經判定之對應位元位置的每一位元位置中儲存一假值。
  17. 如申請專利範圍第15項之設備，其進一步包含：該執行邏輯，其用以在該目的地寫入遮罩暫存器之有效性等於該經判定之對應位元位置的一位元位置中儲存一真值。
  18. 如申請專利範圍第15項之設備，其中該指令進一步包括一控制寫入遮罩運算元，且該執行邏輯用以判定該來源寫入遮罩暫存器之為一真值的一最低有效位元位置進一步包含判定該控制寫入遮罩暫存器中在該位元位置的一值亦為真。
  19. 如申請專利範圍第15項之設備，其中該指令進一步包括一控制寫入遮罩運算元，且該執行邏輯用以判定該來源寫入遮罩暫存器之為一真值的一最低有效位元位置進一步包含判定該控制寫入遮罩暫存器中在該位元位置的一值亦為真。
  20. 如申請專利範圍第15項之設備，其中該等暫存器係16位元暫存器。
TW101146862A 2011-12-23 2012-12-12 用於設定輸出遮罩之方法、製造物品及設備 TWI498816B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067219 WO2013095642A1 (en) 2011-12-23 2011-12-23 Systems, apparatuses, and methods for setting an output mask in a destination writemask register from a source write mask register using an input writemask and immediate

Publications (2)

Publication Number Publication Date
TW201337743A TW201337743A (zh) 2013-09-16
TWI498816B true TWI498816B (zh) 2015-09-01

Family

ID=48669280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146862A TWI498816B (zh) 2011-12-23 2012-12-12 用於設定輸出遮罩之方法、製造物品及設備

Country Status (4)

Country Link
US (2) US9703558B2 (zh)
CN (2) CN104011650B (zh)
TW (1) TWI498816B (zh)
WO (1) WO2013095642A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011650B (zh) * 2011-12-23 2017-09-19 英特尔公司 使用输入写掩码和立即数从源写掩码寄存器在目的地写掩码寄存器中设置输出掩码的系统、装置和方法
WO2013095604A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Systems, apparatuses, and methods for performing mask bit compression
US9665368B2 (en) * 2012-09-28 2017-05-30 Intel Corporation Systems, apparatuses, and methods for performing conflict detection and broadcasting contents of a register to data element positions of another register
US9411592B2 (en) * 2012-12-29 2016-08-09 Intel Corporation Vector address conflict resolution with vector population count functionality
US9411584B2 (en) 2012-12-29 2016-08-09 Intel Corporation Methods, apparatus, instructions, and logic to provide vector address conflict detection functionality
US9323531B2 (en) * 2013-03-15 2016-04-26 Intel Corporation Systems, apparatuses, and methods for determining a trailing least significant masking bit of a writemask register
US9645820B2 (en) * 2013-06-27 2017-05-09 Intel Corporation Apparatus and method to reserve and permute bits in a mask register
US9720667B2 (en) 2014-03-21 2017-08-01 Intel Corporation Automatic loop vectorization using hardware transactional memory
US20160179538A1 (en) * 2014-12-19 2016-06-23 Intel Corporation Method and apparatus for implementing and maintaining a stack of predicate values with stack synchronization instructions in an out of order hardware software co-designed processor
US10268479B2 (en) * 2016-12-30 2019-04-23 Intel Corporation Systems, apparatuses, and methods for broadcast compare addition
CN109032666B (zh) * 2018-07-03 2021-03-23 中国人民解放军国防科技大学 一种用于向量处理的确定断言活跃元素个数的方法和装置
CN112181495B (zh) * 2020-09-28 2022-10-18 中国人民解放军国防科技大学 一种断言寄存器操作数指令的实现方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457803A (en) * 1989-07-13 1995-10-10 Fujitsu Limited Bit-field logic operation unit
US6484255B1 (en) * 1999-09-20 2002-11-19 Intel Corporation Selective writing of data elements from packed data based upon a mask using predication
TW200406684A (en) * 2002-10-22 2004-05-01 Ip First Llc Apparatus and method for masked move to and from flags register in a processor
TWI223193B (en) * 2002-10-22 2004-11-01 Ip First Llc Apparatus and method for masked move to and from flags register in a processor
US20080155210A1 (en) * 2006-12-22 2008-06-26 Broadcom Corporation System and method for performing masked store operations in a processor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6266377A (ja) * 1985-09-19 1987-03-25 Fujitsu Ltd マスクパタ−ン生成方式
US5207132A (en) 1991-10-16 1993-05-04 Textron Inc. Elliptical lobed drive system
US5446912A (en) 1993-09-30 1995-08-29 Intel Corporation Partial width stalls within register alias table
WO1997008608A1 (en) * 1995-08-31 1997-03-06 Intel Corporation A set of instructions for operating on packed data
US6446198B1 (en) * 1999-09-30 2002-09-03 Apple Computer, Inc. Vectorized table lookup
US6671797B1 (en) * 2000-02-18 2003-12-30 Texas Instruments Incorporated Microprocessor with expand instruction for forming a mask from one bit
US20030005268A1 (en) * 2001-06-01 2003-01-02 Catherwood Michael I. Find first bit value instruction
GB2409059B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
US7958181B2 (en) * 2006-09-21 2011-06-07 Intel Corporation Method and apparatus for performing logical compare operations
US9529592B2 (en) * 2007-12-27 2016-12-27 Intel Corporation Vector mask memory access instructions to perform individual and sequential memory access operations if an exception occurs during a full width memory access operation
CN101692647B (zh) * 2009-10-12 2012-03-14 清华大学 路由器中采用IPv6头封装IPv4包的隧道转发系统
CN104011650B (zh) * 2011-12-23 2017-09-19 英特尔公司 使用输入写掩码和立即数从源写掩码寄存器在目的地写掩码寄存器中设置输出掩码的系统、装置和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457803A (en) * 1989-07-13 1995-10-10 Fujitsu Limited Bit-field logic operation unit
US6484255B1 (en) * 1999-09-20 2002-11-19 Intel Corporation Selective writing of data elements from packed data based upon a mask using predication
TW200406684A (en) * 2002-10-22 2004-05-01 Ip First Llc Apparatus and method for masked move to and from flags register in a processor
TWI223193B (en) * 2002-10-22 2004-11-01 Ip First Llc Apparatus and method for masked move to and from flags register in a processor
TWI238943B (en) * 2002-10-22 2005-09-01 Ip First Llc Apparatus and method for masked move to and from flags register in a processor
US20080155210A1 (en) * 2006-12-22 2008-06-26 Broadcom Corporation System and method for performing masked store operations in a processor

Also Published As

Publication number Publication date
US10372450B2 (en) 2019-08-06
US9703558B2 (en) 2017-07-11
TW201337743A (zh) 2013-09-16
CN104011650B (zh) 2017-09-19
US20180067743A1 (en) 2018-03-08
CN107967149A (zh) 2018-04-27
CN107967149B (zh) 2021-12-10
CN104011650A (zh) 2014-08-27
WO2013095642A1 (en) 2013-06-27
US20140223139A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
TWI498816B (zh) 用於設定輸出遮罩之方法、製造物品及設備
TWI470544B (zh) 用以響應於單一指令而執行橫向加法或減法之系統、裝置及方法
TWI518590B (zh) 多暫存器聚集指令
JP6699845B2 (ja) 方法及びプロセッサ
TWI496080B (zh) 轉置指令之技術
TWI517031B (zh) 用於呈現各別複數之複數共軛根之向量指令
TWI476682B (zh) 用以偵測向量暫存器內相等元素之裝置及方法
TWI498815B (zh) 用以響應於單一指令而執行橫向部分和之系統、裝置及方法
TWI501147B (zh) 用於從通用暫存器至向量暫存器的廣播之裝置及方法
TWI499976B (zh) 用以產生整數序列的方法、設備、系統及製造物品
TWI509406B (zh) 用於以推測支援來執行向量化的裝置及方法
TWI525538B (zh) 超級乘加（ｓｕｐｅｒ ｍａｄｄ）指令技術
TWI473015B (zh) 執行向量頻率擴展指令之方法、處理器核心以及製品
TWI502494B (zh) 用以執行絕對差之雙塊總數之方法，製品及裝置
CN109313553B (zh) 用于跨步加载的系统、装置和方法
TWI498814B (zh) 用以基於兩個來源寫入遮罩暫存器而產生相依向量之系統、裝置及方法
JP6738579B2 (ja) 命令フローを最適化するチェックを実行するための装置および方法
TW201346747A (zh) 用於密碼應用程式之不升起算數旗標的三輸入運算元向量加法指令
TW201732568A (zh) 用於巷道為主的跨類收集的系統、設備與方法
TWI482086B (zh) 用以於緊縮資料元件上執行差分編碼之系統、裝置及方法
KR20170097015A (ko) 마스크를 마스크 값들의 벡터로 확장하기 위한 방법 및 장치
TWI599951B (zh) 用於融合乘法乘法指令的處理器、方法及系統
TWI497411B (zh) 用於決定一值是否在一範圍內之指令的裝置及方法
CN107003841B (zh) 用于融合加法-加法指令的装置和方法
KR20170098806A (ko) 벡터 비트 수집을 수행하기 위한 방법 및 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees