JPS6266377A

JPS6266377A - マスクパタ−ン生成方式

Info

Publication number: JPS6266377A
Application number: JP60207502A
Authority: JP
Inventors: Akira Yoshida; 亮吉田; Yuichi Sasaki; 裕一佐々木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-09-19
Filing date: 1985-09-19
Publication date: 1987-03-25
Also published as: ES2000983A6; EP0216700A3; US4841438A; AU6298886A; AU572034B2; EP0216700A2; CA1273113A; CA1273113C

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目　次〕（概要産業上の利用分野従来の技術発明が解決しようとする問題点問題点を解決するための手段作用実施例発明の効果〔擾概要〕少なくとも、マスクレジスタ（ＭＲ）と、ベクトルレジ
スタ（ＶＲ）とを備え、該ベクトルレジスタ（ＶＲ）の
各要素に対応するマスクレジスタ（Ｍｌ？）の値が。

１”ならば、該当するベクトルレジスタ（Ｖｌ？）の要
素に対する演算を実行し、該値が‘０’ならば演算を実
行しないと云う、所謂演算マスク機能を備えたベクトル
デ〜り処理装置において、ベクトル周朋マスクパターン
発生命令（ＶＧＭＺ）　、又は別手段を設け、例えば、
該命令の第１オペランド（Ｒ１）が指定するマスクレジ
スタ（ＭＲ）に、要素番号０から、第２オペランド（Ｒ
２）で示される数−１迄の要素（Ａ）に°‘０’を書き
、該第２オペランｌ゛（１１２）で示される数の要素か
ら、第２オペランド（Ｒ２）　＋１のオペランドで示さ
れる数−１迄の要素（Ｂ）に“１”を書き込み、このＡ
＋Ｂを１周期として、例えば、ベクトル１（ＶＤで示さ
れる要素宿縁り返してマスクパターンを生成するように
したものである。

〔産業上の利用分野〕

本発明は、マスクレジスタ（ＭＲ）による演算マスク機
能を備えたベクトルデータ処理装置において、該マスク
レジスタ□Ｉｆ？）に対するマスクパターン生成方式に
関する。

近年、ベクトルプロセッサ（ＶＰ）　、即ちスーパーコ
ンピュータの普及に伴って、例えば、電波天文学での高
速フーリエ変換（ＦＦＴ）演算とか１画像処理の分野等
において、ベクトルプロセ・ノサ（ｖＰ）が実稼働し、
アプリケーションプログラム等の性能評価がなされるよ
うになってきた。

その結果、該へクトルデータ処理において、ネックにな
っている部分が明らかになりつつあるが、その１つとし
て、マスクパイプライン（肝）による、所謂マスク演算
でのマスクパターンの発生能力が、該ベクトルプロセッ
サ（ＶＰ）の処理能力を向上させるのに効果が大きいこ
とが明らかになってきておリ、該マスクパターンの生成
を効率的に行う方法が待たれるようになってきた。

〔従来の技術〕

第２図は従来のマスクパターン生成方式を説明する図で
ある。

従来のマスクパターン生成命令（以下、ＶＧＭと云う）
は、マスクレジスタ（ＭＲ）の特定の要素のみ１″又は
“‘０’で、後は全°Ｏ１又は全‘１’のマスクパター
ンしか作れなかった。

即ち、当該ＶＧＭ命令が実行されると、該命令のＲ２部
で示される値（以下、Ｒ２Ｉと云う）が、補数生成回路
（ＣＯＭＰ）　１で１の補数が取られた後、加算器（Ａ
ＤＤ［！Ｒ）　３に入力される。

該加算器（ＡＤＤＥＲ）　３においては、定数回路（Ｃ
ＮＳＴ）　２からの一定数、例えば１゛と、上記Ｒ２Ｉ
の１の補数とが加算されることにより、上記Ｒ２Ｉがら
一定数°ｌ”が減算され、その時々において、デコーダ
（ＶＧＭ）　４の出力と、当該ＶＧＭ命令が指定するモ
ディファイア（ＭＩ）とが、排他的論理和回路（ＥＯＲ
）５で排他的論理和がとられ、その結果が該ν叶命令の
Ｒ１部が指定するマスクレジスタ（Ｍｌりの先頭要素か
ら格納される。

即ち、上記モディファイア（ＭＩ）が“‘０’であれば
、０００〜‘０’が格納され、該モディファイア（ＭＩ
）が１゛であると’１１１−１’が格納されるように機
能する。

そして、上記減算結果が°‘０’になった時、上記デコ
ーダ（ＶＧＭ）　４の出力は°１°となり、その時指示
されたマスクレジスタ（ＭＲ）の要素には、モディファ
イア（Ｍｌ）の値によって、°Ｉ”又は‘０’が格納さ
れる。

以降、該デコーダ（ＶＧＭ）　４の出力は°‘０’とな
り、マスクレジスタ（ＭＲ）には、ベクトル長（ＶＬ）
まで、“ｏｏｏ−ｏ’又は１１１−１’が格納されるよ
うに機能する。

このようにして生成されたマスクパターンの例を第３図
に示す。

〔発明が解決しようとする問題点〕

従って、第４図に示したようなベクトル演算で必要とす
るマスクパターンを生成する為には、１）　ベクトル命
令が複数個必要であった。

２）　メモリに予め、マスクパターンを格納しておき、
必要の都度、該メモリよりマスクレジスタ（Ｍｌ？）に
ロードする必要があった。

上記、１）ノベクトル命令で、このようなパターンを生
成する場合、例えば、下記の目的プログラムを作成して
実行する。

■　Ｌ　　　ＧＲ１＝１ ■　Ｌ　　　ＧＲ２＝ｉ ■　Ｌ　　　ＧＲ３＝ｊ ■　ＶＧＳ　　ＶＲＩ、ＧＲＩ ■　ＶＧＳ＊　　ＭＲＩ、ＧＲ２，νＲ１■　ＶＧＳ＊
　　ＭＲ２，ＧＲ３，ＶＲＩ■　ＶＮＭ　　ＭＲ３，Ｍ
Ｒ２，ＭＲＩ上記のプログラムにおいて、最初の３つの
ロード命令■〜■で、汎用レジスタ（ＧＲ）のそれぞれ
に、ＧＲ１＝１．ＧＲ２＝ｉ、ＧＲ３＝ｊが設定される
。

次のベクトル発生シリーズ（ＶＧＳ）命令■では、汎用
レジスタ（Ｇｌ？ｌ）の内容（本例においては°１゜）
の等差数列を、ベクトルレジスタ（ＶＲＩ）に生成する
。即ち、本例においては、ＶＲＩ；　１，２，３，４．−、ＶＬなる数列が格納される。

続く、ベクトル比較スカラ（ＶＧＳ＊）命令■において
は、上記の命令で作成されたＧＲ２とＶＲＩ　との内容
を比較し、ＧＲ２＜ＶＲＩとなる条件で、対応するマスクレジスタ（Ｍｌ？）の各
要素に‘１’を入れる。即ち、ＭＲＩ；　０００−−０１１１１−−１（第ｉ要素より
Ｔ）同じようにして、ベクトル比較スカラ命令（ＶＧＳ
本）命令■においては、上記の命令で作成されたＧＲ３
とＶＲＩ　との内容を比較し、ＧＲ３＞ＶＲＩとなる条件で、対応するマスクレジスバＭｌ＋）の各要
素に“１″を入れる。即ち、ＭＲ２；　１１１−−−１００００−０（第ｊ　要素ヨ
ｌ’）　’０’）そして、最後のベクトルアンドマスク
（ＶＮＭ）命令■では、マスクレジスバＭＲＩ）と（Ｍ
Ｒ２）との論埋積をとって、マスクレジスタ（ＡＲ３）
に格納する。

この結果、マスクレジスタ（ＡＲ３）には、以下のよう
なビットパターンが得られる。即ち、ＡＲ３；　０００
−−０１１１−１０００−０（第ｉ要素より、第ｊ要素
−１まで°１’）従って、ベクトル命令によって、上記
のような、複数個の１（又はＯ）を、０（又は１）では
さみ込んだマスクパターンを生成する場合には、オーノ
ーへ７１、が大きくなると云う問題があった。

次に、２）の方法では、予め、メモリに格納しであるマ
スクパターンしか使用できない為、プログラム処理の都
度、任意のマスクパターンを得るごとができないと云う
問題があった。

本発明は上記従来の欠点に鑑み、必要に応して任意の繰
り返しパターンを、マスクレジスタ（Ｍｌυに生成する
ことができる手段（命令）を提供することを目的とする
ものである。

〔問題点を解決する為の手段〕

第１図は本発明の一実施例をブロック図で示した図であ
る。本発明においては、マスクレジスタ（ＭＲ）の先頭
要素から、１個の連続した‘０’又は。

１゛を格納し、続いて、ｊ個の連続した°１°又は‘０
’を格納し、且つ、残りの全要素を全°０“又は°〕゛
を格納するか１或いは、−に記ｉ−１ｊ個のＯ／１パタ
ーンをベクトル長（Ｖ［、）迄繰り返したマスクパター
ンを生成するのに、ベクトル周期マスクパターン発生（
以下、ＶＧＭＺと云う）命令、又は別手段を設ける。

そして、該命令を実行することにより、上記命令の［２
２部の内容（ｉ個）を設定するレジスタ（ｌ＋２Ｉ）１
０と、上記命令のＲ２部］１の内容（ｊ個）を設定する
レジスタ（Ｒ２→１０１１を設けると共に、該ＶＧＭＺ
命令の実行開始時には‘０’で、以降ＶＧＭＺ制御部８
で後述する事象変化を検出すると、当初の値を反転する
レジスタ（ＡＲ）　７と、該ＶＧＭＺ命令のモディファ
イア（ＭＩ）部を初回設定した後は、ＪＪＩ他的論的論
理和回路ＯＲ）　５の出力を設定することを繰り返して
いるレジスタ（ＰＭＷＩｌ）　６とを設番」る。

そして、最初上記レジスタ（Ｒ２＋）　１０の内容（前
述のｉ個を指定している）について、マスクパターン加
算器（ＭＰ　ＡＤＤＩ’：Ｒ）　３チ一定値（ＶＣ）、
例えば、‘１’　を減算しながら、上記レジスタ（ＡＲ
）　７とレジスタ（ＰＭＷＩ？）　６との間で排他的論
理和回路（ＥＯＲ）　５で排他的論理和をとった値をレ
ジスタ（ＭＷＲ）　９を通して、マスクレジスタ（ＭＲ
）の先頭要素から順次格納し、」二記マスクパターン加
算器（ＭＰ　ＡＤＤＩ＋Ｒ）　３の値が“‘０’、即ち
、レジスタ（Ｒ２Ｉ）　１０が指示する前述のｊ個を検
出した時、ＶＧＭＺ制御部８においては、事象変化があ
ったと認識して、上記レジスタ（ＡＲ）　７を“１”に
設定し、レジスタ（ＰＭＭＰ）　６と、排他的論理和回
路（ＥＯＲ＞　５で排他的論理和をとって、マスクレジ
スタ（Ｍｌ？）の該当要素に“１′を格納するように機
能さセる。

この結果、」二記モディファイ（ＭＩ）部の値が°‘０
’であると、該マスクレジスタ０１Ｒ）には、ｉ個の‘
０’が格納され、ｉ＋１番目の要素には‘１’が格納さ
れることになる。

以降は、レジスタ（Ｒ２＋１）＋　１１の内容（前述の
ｊ個を指定している）がマスクパターン加算器（ＭＰＡ
ｒｌｒｌｌ’ｉＲ）　３に入力され、同じような減算処
理が行われることにより、１個の°Ｏ゛とｊ個の１゛が
マスクレジスタ（ＭＲ）に格納されるように構成する。

更に、必要により、上記１１１個のＯ／１パターンを基
本パターンとして、ベクトル長（Ｖ＋、）迄繰り返す為
のゲート手段８１を設ける。

ｒ作用〕即ち、本発明によれば、少なくとも、マスクレジスタ（
ＭＲ）と１へりトルレジスタ（ν１１）とを備え、咳ベ
クトルレジスタ（ＶＲ）の各要素に対応するマスクレジ
スタ（ＭＲ）の値が１”ならば、該当するベクトルレジ
スタ（ＶＲ）の要素に対する演算を実行し、該値が°‘
０’ならば演算を実行しないと云う、所謂演算マスク機
能を備えたベクトルデータ処理装置において、ベクトル
周期マスクパターン発生命令（ＶＧＭＺ）、又は別手段
を設け、例えば、該命令の第１オペランド（Ｒ１）が指
定するマスクレジスタ（ＭＲ）に、要素番号０から、第
２オペランド（Ｒ２）で示される数−１迄の要素（Ａ）
に‘０’を書き、該第２オペランド（Ｒ２）で示される
数の要素から、第２オペランド（Ｒ２）　＋　１のオペ
ランドで示される数−１迄の要素（Ｒ）に‘１’を書き
込み、このＡ十Ｂを１周期として、例えば、ベクトル長
（ＶＬ）で示される要素宿縁り返してマスクパターンを
生成するようにしたものであるので、ベクトル周期パタ
ーン発生命令（又は、手段）を実行、（又は、起動）す
るだけで、任意の繰り返しパターンをマスクレジスタに
生成することができる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の一実施例をブロック図で示した
図であって、第２図と同じ符号は同じ対象物を示してお
り、ＶＧＭＺ制御部８と、レジスタ（ＡＲ）７と、レジ
スタ（ＰＭＷＲ）　６と、排他的論理和回路（ＥＯＲ）
５が本発明を実施するのに必要な機能ブロックである。

本発明に必要なベクトル周期パターン発生命令（以下、
ＶＧＭＺ命令と云う）のフォーマントの例を示すと以下
のようになる。

本νＧＭＺ命令は、Ｒ１部で示されるマスクレジスタ（
ＭＲ）に、先頭要素からＲ２部が指示する汎用レジスタ
で示される要素番号−１迄‘０’を格納し、Ｒ２部が指
示する汎用レジスタで示される要素番号から、Ｒ２Ｉ１
がが指示する汎用レジスタで示される要素番号−１迄‘
１’を格納する。

又、Ｎ部のビットが“Ｏ゛の時、上記ビットパターン以
降はベクトル長（ＶＬ）迄‘０’が格納されるが、該Ｎ
部のビットが‘１’の時は、上記ビットパターン以降は
、要素番号０からのビットパターンを繰り返すように機
能する。

そして、１部のビットが゛オン°の時は、上記オペラン
ドの各ピントの否定をとったものが、Ｒ１部が指示する
マスクレジスタ（ＭＲ）に格納される。

上記のＶＧＭＺ命令が指示する機能を実施する時の具体
的な回路を示したものが、前述の第１図であって、パイ
プライン方式で動作する。

本図において、モディファイ（ＭＩ）部が‘０’として
説明する。

先ず、上記Ｒ２部が指示する汎用レジスタの内容と、Ｒ
２＋１が指定する汎用レジスタの内容とが、パイプライ
ンの第３ステージで、それぞれレジスタ（Ｒ２部）　１
０．　　レジスタ（Ｒ２＋１）Ｉ　１１に設定されると
共に、ＶＧＭＺ制御部８において、レジスタ（ＡＲ）　
７を“Ｏ゛に設定し９図示して８１ないスタートビット
によって、レジスタ（Ｐ？ＩＷＲ）　６には、上記ＭＩ
部の値を設定して、それぞれ初期化する。

次の第４ステージにおいては、上記レジスタ（ＡＲ）　
７の内容と、レジスタ（ＰＭＷＲ）　６の内容との排他
的論理和を、排他的論理和（以下、ＥＯＲと云う）回路
５でとり、その結果をレジスタ（ＰＭＷＲ）　６の入力
ゲート６１に帰還し、レジスタ（ＰＭＷＲ）　６に設定
する。即ち、レジスタ（ＰＭＷＲ）　６は当該命令の実
行開始時には、上記旧都の値で初期化された後は、常に
、ＥＯＲ回路５の内容を保持するように機能する。

第５．６ステージでは、第５ステージにおいて、上記Ｅ
ＯＲ回路５の出力を、レジスタ（ＭＷＲ）　９にセソト
し、次の第６ステージで＋１１部が指定するマスクレジ
スタ（ＭＲ）に格納する。

上記の動作が、ＶＧＭＺ制御部８からの事象変化が出力
される迄繰り返される。即ち、マスクレジスタ（ＭＲ）
には“Ｏ゛が連続して格納される。

一方、マスクパターン加算器（以下、ＭＰ−ＡＤＤＥＲ
と云う）３においては、νＧＭＺ制御部８からの制御線
８１によって、最初レジスタ（Ｒ２Ｉ）　１０が選択さ
れ、上記第４．５ステージが繰り返される毎に、該レジ
スタ（Ｒ２Ｉ）　１０の内容から一定数（ＶＣ）を減算
して、°‘０’　になった時、上記ＶＧＭＺ制御部８が
検知して、事象変化があったと認識し、前述のレジスタ
（Ａｌ２）　７を“ｌｏにセントするが、次の同じステ
ージでは再び‘０’に戻るように動作する。

この結果、ＥＯＲ回路５では°Ｏ’−０’ｌ’を出力す
るようになり、マスクレジスタ（ＭＲ）には“ｌ’が格
納されると共に、レジスタ（ＰＭＷＲ）　６の入力ゲー
ト６１に帰還されて、該レジスタ（ＰＭＷＲ）　６の内
容を１°にセントする。

以降、ＭＰ−ＡＤＤＥＲ３においては、レジスタ（Ｒ２
＋１）ＩＩＩの内容から、上記一定数（ＶＣ）を減算す
るように機能し、該減算動作で結果が再度‘０’になる
迄レジスタ（ＡＲ）　７は‘０’の侭であるので、マス
クレジスタ（ＭＲ）には、上記‘１’の格納が続けられ
、該肝−＾１１ｒｌＥＲ３において‘０’が出力され、
ＶＧＭＺ制御部８が、再び該信号を検知して事象変化を
認識し、レジスタ（ＡＲ）　７を１′にセットすること
により、ＥＯＩ？回路５は‘１’→°‘０’　　となり
、レジスタ（Ｐ）’ＩＷＲ）６が°‘０’にセットされ
ると、最初の状態に戻ることになる。

以上の動作により、マスクレジスタ（ＭＲ）には、要素
番号０からレジスタ（Ｒ２部）　１０が示ず要素番号−
１迄“‘０’が格納され、次の要素番号からレジスタ（
１？２＋ｌ）＋　１１が示す要素番号−１迄‘１’が格
納されることになる。

ここで、前述のＮ部が１″であると、ＶＧＭＺ制御部８
において、当該命令のＮ部が‘１’であることを検知し
、レジスタ（Ｒ２部）　１．０と、レジスタ（Ｒ２＋１
）１１１を参照して、ＭＰ−ＡＩＩＯＲＲ３の入力ゲー
ト３１を制御線８１で制御し、上記と同し動作をベクト
ル長（ＶＬ）迄繰り返すように動作するので、マスクレ
ジスタ（肝）には、で示すような繰り返しパターンが格納される。

若し、レジスタ（Ｒ２部）　１０と、レジスタ（Ｒ２＋
１）Ｉｌｌとが示す要素数が、ヘタ１〜ル長（ＶＬ）を
越える場合には、例外事象の処理となる。

」二記の動作で、若し、旧都が１゛であると、上記パタ
ーンの否定をとったパターンがマスクレジスタ（ＭＲ）
に格納されることになる。

このように、本発明においては、マスクレジスタ（Ｍ）
υの先頭要素から、Ｉ１２部が指定する汎用レジスタが
示す要素数−１迄゛‘０’又はＩ゛を格納し、次の要素
からＲ２部（ｌが指定する汎用レジスタが示す要素数−
１迄゛１゛又は‘０’を格納することを、例えば、ヘク
］・ル長（ＶＬ）迄繰り返すようにして、マスクパター
ンを生成するようにした所に特徴がある。

尚、上記実施例においては、マスクパターン加算器（Ｍ
Ｐ−ＭＤＩＩＩｉＲ）で減算する要素数を、レジスタ（
Ｒ２Ｉ）　１０　（＋要素を指定）と、レジスタ（Ｒ２
＋１）［１１（ｊ要素を指定）の２つで指定する例で説
明したが、一般には、ｎ個の指定レジスタを設けること
により、ｉ要素の‘０’＋ｊ要素の１゛十に要素の“‘
０’十−の０／１パターンを生成し、残りの全要素を“
‘０’又は“１”　とするか、或いは、該パターンを基
本パターンとしてベクトル長（ＶＬ）迄、繰り返すマス
クパターンを生成することができることは云う迄もない
ことである。

又、上記実施例においては、ＶＧＭＺ命令に、特定の基
本パターンをベクトル長（ＶＬ）迄繰り返すことを指定
するフィールド（Ｎ）を設けた例で説明したが、該フィ
ールド（Ｎ）のないＶＧＭＺ命令があっても良いことは
云う迄もないことである。

この場合には、上記基本パターンをベクトル長（ＶＬ）
迄繰り返すことはなく、残りの全要素に、全”‘０’又
は全‘１’が格納されることになる。

〔発明の効果〕

以上、詳細に説明したように、本発明のマスクパターン
生成方式は、少なくとも、マスクレジスタ（ＭＲ）と、
ベクトルレジスタ（ＶＲ）とを備え、該ベクトルレジス
タ（ＭＲ）の各要素に対応するマスクレジスタ（ＭＲ）
の（直が°１′ならば、該当するベクトルレジスタ（Ｖ
Ｒ）の要素に対する演算を実行し、該値が‘０’ならば
演算を実行しないと云う、所謂演算マスク機能を備えた
ベクトルデータ処理装置において、ベクトル周期マスク
パターン発生命令（ＶＧＭＺ）、又は別手段を設け、例
えば、該命令の第１オペランド（Ｒ１）が指定するマス
クレジスタ（ＭＲ）に、要素番号Ｏから、第２オペラン
ド（Ｒ２）で示される数−１迄の要素（Ａ）に°‘０’
を書き、該第２オペランド（Ｒ２）で示される数の要素
から、第２オペランド（Ｒ２）　＋　１のオペランドで
示される数−１迄の要素（Ｂ）に“１′を書き込み、こ
のＡ＋Ｂを１周期として、例えば、ベクトル長（Ｖｌ、
）で示される要素宿縁り返してマスクパターンを生成す
るようにしたものであるので、ベクトル周期パターン発
生命令（又は、手段）を実行、（又は、起動）するだけ
で、任意の繰り返しパターンをマスクレジスタに生成す
ることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例をブロック図で示した図。第２図は従来のマスクパターン生成方式を説明する図。第３図は従来方式で生成されたマスクパターンの例。第４図はベクトル演算で必要とするマスクパターンの例
。である。図面において、１は補数生成回路（ＣＯＭＰ）　。１０はレジスタ（Ｒ２Ｉ）、　　　１１はレジスタ（Ｒ
２＋１）　Ｌ２は定数回路（ＣＮＳＴ）　。３は加算器（ＡＤＤＥＲ）　、又はマスクパターン加算
器（ＭＰ−ＡＤＤＥＲ）。４はデコーダ（ＶＧＭ）。５は排他的論理和回路（１！ＯＲ）　、又はＥＯＩ？回
路。６はレジスタ（ＰＭＷＲ）、　　７はレジスタ（ＡＲ）
。８　ハＶＧＭＺ制御部、　　　９はレジスタ（ＭＷＲ）
　。をそれぞれ示す。

Claims

【特許請求の範囲】

（１）少なくとも、マスクレジスタ（ＭＲ）と、ベクト
ルレジスタ（ＶＲ）とを備え、該ベクトルレジスタ（Ｖ
Ｒ）の各要素に対応するマスクレジスタ（ＭＲ）の値が
‘１’ならば、該当するベクトルレジスタ（ＶＲ）の要
素に対する演算を実行し、該値が‘０’ならば演算を実
行しないと云う、所謂演算マスク機能を備えたベクトル
データ処理装置において、該マスクレジスタ（ＭＲ）の先頭要素から‘０’又は‘
１’の続く長さｉ個の要素と、それに続く‘１’又は‘
０’の続く長さｊ個の要素をそれぞれ指定する手段（Ｍ
Ｉ）、（Ｒ２Ｉ）（１０）、｛（Ｒ２＋１）Ｉ｝（１１
）と、更に、上記ｉ＋ｊ個の値が、ベクトル命令で使用
するベクトルデータオペランドの演算対象となるベクト
ル長（ＶＬ）より小である時、上記ｉ個の‘０’又は‘
１’と、ｊ個の‘１’又は‘０’個と、残りの全要素を
全‘０’、又は全‘１’のパターンとする手段（ＶＧＭ
Ｚ制御部）（８、８１）、（ＡＲ）（７）、（ＰＭＷＲ
）（６）、（ＥＯＲ）（５）を設け、上記マスクレジスタ（ＭＲ）上に任意の０／１パターン
を生成できるようにしたこを特徴とするマスクパターン
生成方式。
（２）上記マスクパターンを生成するのに、要素数Ｌｉ
（ｉ＝１〜ｎ）を指定する手段（１０、１１、……）と
、それぞれの要素数に対応して、‘０’又は‘１’、或
いは、‘１’又は‘０’を繰り返したΣＬｉ要素数のビ
ット列を基本パターンとし、残りの全要素を‘０’、又
は全‘１’のパターンとする手段（ＭＩ）、（ＶＧＭＺ
制御部）（８、８１）、（ＡＲ）（７）、（ＰＭＷＲ）
（６）、（ＥＯＲ）（５）を設け、上記マスクレジスタ（ＭＲ）上に、任意のマスクパター
ンを生成できるようにしたことを特徴とする特許請求の
範囲第１項に記載のマスクパターン生成方式。
（３）少なくとも、マスクレジスタ（ＭＲ）と、ベクト
ルレジスタ（ＶＲ）とを備え、該ベクトルレジスタ（Ｖ
Ｒ）の各要素に対応するマスクレジスタ（ＭＲ）の値が
‘１’ならば、該当するベクトルレジスタ（ＶＲ）の要
素に対する演算を実行し、該値が‘０’ならば演算を実
行しないと云う、所謂演算マスク機能を備えたベクトル
データ処理装置において、該マスクレジスタ（ＭＲ）の先頭要素から‘０’又は‘
１’の続く長さｉ個の要素と、それに続く‘１’又は‘
０’の続く長さｊ個の要素をそれぞれ指定する手段（Ｍ
Ｉ）、（Ｒ２Ｉ）（１０）、｛（Ｒ２＋１）Ｉ｝（１１
）と、更に、上記ｉ＋ｊ個の値が、ベクトル命令で使用
するベクトルデータオペランドの演算対象となるベクト
ル長（ＶＬ）より小である時、上記ｉ個の‘０”又は‘
１’と、ｊ個の‘１’又は‘０’個のパターンを、上記
ベクトル長（ＶＬ）の長さ迄繰り返すことを指定する手
段（ＶＧＭＺ制御部）（Ｎ、８、８１）、（ＡＲ）（７
）、（ＰＭＷＲ）（６）、（ＥＯＲ）（５）を設け、上
記マスクレジスタ（ＭＲ）上に繰り返しパターンを含む
任意のマスクパターンを生成できるようにしたことを特
徴とするマスクパターン生成方式。
（４）上記マスクパターンを生成するのに、要素数Ｌｉ
（ｉ＝１〜ｎ）を指定する手段（１０、１１、……）と
、それぞれの要素数に対応して、‘０’又は‘１’、或
いは、‘１’又は‘０’を繰り返したΣＬｉ要素数のビ
ット列を基本パターンとして、該基本パターンをベクト
ルデータオペランドの演算対象となるベクトル長（ＶＬ
）の長さ迄繰り返すことを指定する手段（ＭＩ）、（Ｖ
ＧＭＺ制御部）（Ｎ、８、８１）、（ＡＲ）（７）、（
ＰＭＷＲ）（６）、（ＥＯＲ）（５）を設け、上記マスクレジスタ（ＭＲ）上に、繰り返しパターンを
含む任意のマスクパターンを生成できるようにしたこと
を特徴とする特許請求の範囲第３項に記載のマスクパタ
ーン生成方式。