TWI497755B - 具有電鍍支撐基板之固態光電裝置 - Google Patents

具有電鍍支撐基板之固態光電裝置 Download PDF

Info

Publication number
TWI497755B
TWI497755B TW101109963A TW101109963A TWI497755B TW I497755 B TWI497755 B TW I497755B TW 101109963 A TW101109963 A TW 101109963A TW 101109963 A TW101109963 A TW 101109963A TW I497755 B TWI497755 B TW I497755B
Authority
TW
Taiwan
Prior art keywords
emitting structure
light emitting
substrate
wafer
plated
Prior art date
Application number
TW101109963A
Other languages
English (en)
Other versions
TW201304187A (zh
Inventor
Vladimir Odnoblyudov
Scott D Schellhammer
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201304187A publication Critical patent/TW201304187A/zh
Application granted granted Critical
Publication of TWI497755B publication Critical patent/TWI497755B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

具有電鍍支撐基板之固態光電裝置
本發明技術係針對構造於大直徑晶圓(例如，大於4英寸)上且具有一電鍍金屬支撐基板之固態照明(「SSL」)裝置。
SSL裝置通常使用半導體發光二極體(「LED」)、有機發光二極體(「OLED」)及/或聚合物發光二極體(「PLED」)作為照明源而非使用電燈絲、一電漿或一氣體作為照明源。行動電話、膝上型電腦、數位相機、MP3播放器及其他可攜式電子裝置可利用SSL裝置進行背景照明。SSL裝置亦可用於告示板、室內照明、室外照明及其他類型之一般照明。
圖1展示包含一發光結構17之一習用垂直SSL裝置10，發光結構17具有串聯之一p型氮化鎵(GaN)12、GaN/氮化銦鎵(InGaN)多量子井(「MQW」)14及n型GaN 16。SSL裝置10亦包含一支撐基板18及介於支撐基板18與p型GaN材料12之間的一p型觸點20。習用支撐基板18通常係藍寶石或具有一晶圓外觀尺寸之一半導體材料。SSL裝置10亦包含在SSL裝置10之頂部上之一n型觸點22，n型觸點22可線接合至一外部主機裝置26之一外部觸點24。當在n型觸點22與p型觸點20之間施加電壓時，電流通過發光結構17且產生光。可在經單粒化成個別SSL裝置之一晶圓上製作SSL裝置10。
習用裝置使用諸如銅-銅(Cu-Cu)接合之熱壓縮接合將發光結構17附接至支撐基板18。此製程需要高的溫度及壓力，此可能使晶圓彎曲或變形至其破裂或翹曲之程度。當前，LED工業主要利用2英寸到4英寸直徑之基板，此由於可在此等小晶圓上產生較少SSL裝置而限制生產量且增加成本。甚至在此等直徑下，對於LED之製作，晶圓之翹曲及彎曲亦係一問題。對於大直徑(>4英寸)晶圓，此問題變得嚴重。
下文闡述SSL裝置、總成及製造方法之各種實施例。如下文中所使用，術語「SSL裝置」通常係指具有LED、雷射二極體、OLED、PLED及/或除電燈絲、一電漿或一氣體以外之其他適合發光結構之裝置。熟習此項技術者亦將理解，本發明技術可具有額外實施例，且可在無下文參考圖2至圖13所闡述之實施例之數個細節之情形下實踐本發明技術。
圖2圖解說明根據本發明技術之選定實施例包括以晶圓級形成之數個發光晶粒110之一晶圓100。可沿著分割線102單粒化晶圓100以形成個別晶粒110。在一項實施例中，晶圓100包含一電鍍基板120、一選用障壁材料130、一選用反射材料131、一嵌入式觸點140、一發光結構150及在發光結構150上之一外部觸點160。在其他實施例中，嵌入式觸點140可係高反射性的及/或提供一障壁以防止去往/來自照明結構150之擴散以使得可省略障壁材料130及/ 或反射材料131。電鍍基板120係在嵌入式觸點140之側處，且該電鍍基板具有足以抑制發光結構150之彎曲之一厚度。舉例而言，當發光結構150具有至少100 mm(例如，100 mm、150 mm、200 mm、300 mm或更大)之一直徑時，電鍍基板120單獨地(無另一載體或支撐基板)可將晶圓100之中心處之彎曲抑制為小於約10 μm至100 mm或小於約500 μm、100 μm、50 μm、20 μm、10 μm或5 μm中之一者(例如，0.001%至1%)。
電鍍基板120可係導電及導熱的。舉例而言，電鍍基板120可係一元素金屬、不同金屬之一合金或複數種非合金金屬。在一項實施例中，電鍍基板120包含銅、一銅合金、鎳、鋁及/或其他金屬。不同金屬或合金材料之性質(例如，厚度及組合物)可經選擇以使得由所沈積材料產生之應力被實質上消除且不導致晶圓翹曲或彎曲。
發光結構150可係一LED、一OLED、一PLED或其他固態照明結構，包含一第一半導體材料152、一第二半導體材料154及介於第一半導體材料152與第二半導體材料154之間的一作用區域156。舉例而言，第一半導體材料152可係一p-GaN材料，第二半導體材料154可係一n-GaN材料，且作用區域156可係具有一或多個量子井之一量子井結構。在數項實施例中，晶圓100係圓形的，具有至少4英寸之一直徑，且在諸多應用中，晶圓100可具有6英寸或更大(例如，介於大約150 mm至300 mm之間)之一直徑。圖3A至圖14圖解說明用於產生晶粒110之數種製程、技術及方 法。
圖3A圖解說明在已於除圖2中所展示之電鍍基板120之外之一生長基板170上形成照明結構150之後的根據本發明技術之一實施例之一製程之一階段處之晶圓100。在數項實施例中，在生長基板170上磊晶生長發光結構150之至少部分。在一項實施例中，生長基板170在生長基板170之一表面處包含具有一Si(1,1,1)晶體定向之矽(Si)。在其他實施例中，生長基板170亦可包含氮化鋁鎵(AlGaN)、GaN、碳化矽(SiC)、藍寶石(Al2 O3 )、一工程基板、前述材料之一組合及/或其他適合基板材料。
在選定實施例中，第一半導體材料152及第二半導體材料154分別包含一p型GaN材料及一n型GaN材料。在另一實施例中，第一半導體材料152及第二半導體材料154分別包含一n型GaN材料及一p型GaN材料。在其他實施例中，第一半導體材料152及第二半導體材料154可個別地包含砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷砷化鎵(GaAsP)、磷化鎵(III)(GaP)、砷化鋅(ZnSe)、氮化硼(BN)、AlGaN中之至少一者及/或其他適合半導體材料。
作用區域156可包含一單量子井(「SQW」)、多量子井(「MQW」)及/或一塊體半導體材料。如下文中所使用，一「塊體半導體材料」通常係指具有大於約10奈米且最高達約500奈米之一厚度之一單粒半導體材料(例如，InGaN)。在某些實施例中，作用區域156可包含一InGaN SQW、InGaN/GaN MQW及/或一InGaN塊體材料。在其他 實施例中，作用區域156可包含磷化鋁鎵銦(AlGaInP)、氮化鋁鎵銦(AlGaInN)及/或其他適合材料或組態。在前述實施例中之任一者中，可經由金屬有機化學汽相沈積(「MOCVD」)、分子束磊晶(「MBE」)、液相磊晶(「LPE」)、混合汽相磊晶(「HVPE」)及/或其他適合磊晶生長技術在生長基板170上形成第一半導體材料152、作用區域156、第二半導體材料154及任何緩衝材料(未展示)。
圖3A及圖3B中之發光結構150之定向與圖2中所展示之定向相反，此乃因在生長基板170上方依序生長第二半導體材料154、作用區域156及第一半導體材料152且然後在第一半導體材料152上方形成嵌入式觸點140。在嵌入式觸點材料140上形成一金屬晶種材料200。晶種材料200可係銅或使用濺鍍、汽相沈積或其他技術沈積至嵌入式觸點材料上以使得其係相對薄之另一適合電鍍材料。然後，可在接近第一半導體材料152的發光結構150之另一側處形成電鍍金屬基板120(圖2)。
圖3B圖解說明根據本發明技術之一替代實施例。除上文參考圖3A所闡述之材料以外，圖3B亦包含障壁材料130及反射材料131。在數項實施例(尤其係其中晶種材料200包括銅之彼等實施例)中，障壁材料130防止銅擴散至堆疊之其他材料中。障壁材料130可係鎢-鈦(WTi)、氮化鈦或其他適合材料。反射材料131可係鎳-銀(Ni-Ag)、銀(Ag)或其他適合材料。是否包含障壁材料130及/或反射材料131之選擇取決於晶粒110經設計而用於的應用。出於簡潔之目 的，其餘圖皆未展示障壁材料130或反射材料131。
圖4圖解說明在已用晶種材料單體地形成相對大量之支撐塊體金屬之後的本發明技術之一實施例之一後續階段。在數項實施例中，可使用電鍍或無電極電鍍在晶種材料上電鍍塊體金屬以形成一電鍍基板210。電鍍基板210可足以按抑制或防止翹曲、彎曲及破裂之一方式支撐發光結構150。舉例而言，電鍍基板210之厚度可係50 μm至300 μm，諸如150 μm至300 μm、100 μm至150 μm或75 μm至150 μm，且電鍍基板210可具有至少4英寸(例如，6英寸或更大)之一直徑。電鍍基板210之精確厚度可部分地取決於發光結構150及/或電鍍基板210之金屬之材料及尺寸。電鍍基板210之材料亦可高效地將熱傳導遠離發光結構150且可係用於發光結構150之一電觸點。電鍍基板210提供易於與一主機結構上之對應電觸點對準之一相對大觸點區。
具有上文所闡述之電鍍基板210之發光晶粒110之數項實施例提供勝過習用設計之數個優點。舉例而言，電鍍基板210可防止可能由發光結構150之全異材料之間的橫向內部應變引起的發光結構150之彎曲。習用裝置中之此彎曲可具有諸多不利影響，諸如在晶圓當中缺乏均勻性、難以安裝經單粒化晶粒、層之間的分層及斷裂。諸如熱壓縮接合(例如，Cu-Cu)之習用永久接合製程或具有金屬間化合物形成、鎳-錫(NiSn)接合、錫-銅(SnCu)接合及錫-銀(SnAg)接合之暫時液相(「TLP」)接合係耗時的且因此係相對昂貴的製程。另外，熱壓縮接合製程對不規則表面亦並不有 效，而可在此等表面上容易地形成電鍍材料。
圖3A、圖3B及圖4圖解說明呈一第一定向之晶圓100，其中生長基板170係展示為在底部處且電鍍基板210係展示為在頂部處(如箭頭A所表示)。圖5圖解說明本發明技術之一方法之一實施例之一後續階段，其中已將晶圓100反轉(例如，在圖5中箭頭A指向下方)。可藉助一暫時接合將晶圓100安裝至一暫時載體240。暫時載體240可係一廉價可再循環材料，諸如矽或膠帶。然後，藉由研磨、蝕刻或另一適合技術將生長基板170自發光結構150移除(以虛線展示)。
圖6展示在已藉由移除暫時載體240而曝露發光結構150之後且在於晶圓100上形成數個外部觸點250之後的晶圓100。可使用習用金屬沈積及圖案化技術來形成外部觸點250。亦可將晶圓100曝露於一表面粗糙化操作。在選定實施例中，每一晶粒110具有一個外部觸點250；在其他實施例中，每一晶粒110具有複數個外部觸點250。可在此時將晶圓100退火，且可在不同溫度下將不同組態退火，諸如在一低溫度(小於約200℃)或一高溫度(大於約200℃)下。暫時載體240可經受住相對低之溫度，但可能經受不住高於約200℃之溫度。因此，在低溫度實施例中，暫時載體240在整個退火製程中保持於晶粒110上。然而，在高溫度製程中，移除暫時載體240且在將晶圓呈遞至此等高溫度之前將該晶圓安裝至一不同結構。可在形成外部觸點250之後沿著線102單粒化晶粒110且對其進行封裝。
圖6中之發光結構150及外部觸點250之配置係一垂直LED組態。在數項實施例中，電鍍基板210係導電的，可用作嵌入式觸點140之一延伸部，且其可在晶粒110之基底處提供一散熱器。如此，可將晶粒110安裝至具有一電偏壓之一導電表面，且可將外部觸點250線接合至處於相反偏壓之一引線以完成電路。電鍍基板210亦有效地將熱傳導遠離晶粒110。
圖7展示根據本發明技術包含數個晶粒310之晶圓300之另一實施例。此實施例之諸多組件類似於上文所闡述之實施例之態樣。晶圓300之個別晶粒310包含一電鍍基板320、一嵌入式觸點340、一發光結構350及若干外部觸點360。可大體類似於上文參考圖1所闡述之發光結構10之發光結構350可包含一第一半導體材料、一第二半導體材料及一作用區域。在選定實施例中，發光結構350包含將發光結構350分離成若干臺面355之溝渠352。溝渠352可與個別晶粒310之間的單粒化線對準且用一介電內襯354加襯。可將電鍍基板320形成為在溝渠352中具有突出部322，且介電內襯354可將突出部322與發光結構350絕緣。在數項實施例中，突出部322與電鍍基板320成整體。
圖8圖解說明在已於一生長基板370上形成發光結構350及嵌入式觸點340之後的晶圓300。視情況，可在生長基板370上形成一障壁及/或反射材料(未展示)。此製程之態樣類似於上文參考圖3A至圖6所闡述之製程。
圖9展示其中蝕刻嵌入式觸點340及發光結構350以形成 溝渠352及臺面355之一後續階段之一實施例。可用一遮罩覆蓋臺面355上面之區，且可(舉例而言)經由一濕式蝕刻穿過嵌入式觸點材料及發光結構350之經曝露部分蝕刻晶圓300以形成V形溝渠352。在選定實施例中，可蝕刻溝渠352，然後可沈積並圖案化介電內襯354。然後，可沈積並圖案化嵌入式觸點340。在數項實施例中，溝渠352完全延伸穿過發光結構350且延伸至生長基板370中。在其他實施例中，V形溝渠352並不完全穿透發光結構350，從而在溝渠352之基底處留下發光結構350之一小連接部分。在其中將單粒化個別晶粒310(參見圖7)之實施例中，單粒化程序可切穿此小連接部分。臺面355之尺寸對應於最終將自晶圓300產生之發光晶粒之最終大小。由於沿著該等溝渠單粒化晶圓300，因此臺面355之尺寸與發光晶粒之最終既定大小之間的公差可稍大。亦可使用乾式蝕刻製程來執行本文中所闡述之蝕刻製程。
圖10係根據本發明技術之一實施例之一單個溝渠352之一放大視圖。在一濕式蝕刻製程期間，優先地以一角度蝕刻發光結構350之晶體結構以形成成角度壁350a。當將用一導電材料(諸如一電鍍金屬)填充溝渠352時，在填充溝渠352之前形成介電內襯354。可藉由在所有經曝露表面上方沈積介電材料之一薄保形材料來形成介電內襯354。在選定實施例中，可使用一機械、化學機械或蝕刻製程移除在臺面355之頂部上之介電材料(以虛線展示)。在其他實施例中，可在蝕刻溝渠352之後但在將遮罩自晶圓300移除之前 沈積該介電材料，使得在移除遮罩之後薄介電內襯354之一部分保持於溝渠352中。
圖11圖解說明根據本發明技術之一實施例用於製造晶圓300之製程之又一階段。在形成溝渠352及介電內襯354之後，可沈積用於嵌入式觸點340之材料，且可在發光結構350上方及溝渠352中電鍍電鍍基板320。在選定實施例中，可在臺面355之頂部上且不在溝渠352中形成觸點340，如圖11中所展示。另一選擇係，可在臺面355上及溝渠352中形成觸點340，如圖7中所展示。如上文所闡述，在數項實施例中，可首先在晶圓300上方沈積一晶種材料(未展示)以促進電鍍製程。電鍍基板320可係金屬、厚至足以支撐晶圓300且防止或至少抑制彎曲。舉例而言，電鍍基板320之厚度可係50 μm至300 μm，諸如150 μm至300 μm、100 μm至150 μm或75 μm至150 μm。此製程消除對熱壓縮或金屬間化合物接合之需要，且其允許晶圓300具有一較大直徑。在數項實施例中，晶圓300之直徑可係至少4英寸，且在諸多情形下直徑係6英寸至8英寸而不會發生彎曲。
晶圓300經定向而使得電鍍基板320面向圖11之頂部，如箭頭A所展示。圖12圖解說明在已將一暫時載體380附接至電鍍基板320、已移除生長基板370且已反轉晶圓(例如，參見箭頭A)之後的該方法之另一階段。圖13展示在已於個別晶粒310上形成外部觸點390之後的根據本發明技術之實施例之方法之又一部分。如上文所論述，可在一高溫度或 低溫度下將晶粒310退火。若在將損害暫時載體380與基板320之間的接合線之一高溫度下執行退火製程，則可在形成外部觸點390之前移除暫時載體380。否則，在形成外部觸點390時暫時載體380可保持於適當位置。
圖14至圖17圖解說明其中在產生發光晶粒之一中間階段處在一基板上形成一經圖案化鍍層的本發明技術之又一實施例。圖3A及上文之相關聯闡述係關於其中已在一嵌入式觸點140上形成一晶種層200之一中間步驟。代替在該晶種層上形成電鍍基板210(或除此以外)，亦可使用以下結構及製程。圖14展示包括一生長基板470、一發光結構450、一選用障壁材料430及一金屬晶種層420之一晶圓400，類似於上文參考圖1至圖6所闡述之實施例。晶圓400亦包含以大約等於最終將藉由此等製程形成且單粒化成個別SSL裝置之個別晶粒之大小及組態之間隔形成之一經圖案化抗蝕劑440。在選定實施例中，經圖案化抗蝕劑440可與晶粒之間的經規劃單粒化路徑對準。然而，在其他實施例中，可與單粒化路徑無關地對準經圖案化抗蝕劑440。
圖15圖解說明其中使用任何適合電鍍或金屬沈積技術電鍍離散電鍍材料部分442的根據本發明技術之實施例之製程中之另一階段。在選定實施例中，藉由經圖案化抗蝕劑440之寬度防止個別離散材料部分442與毗鄰材料部分442聚結。在選定實施例中，晶圓400上之經圖案化抗蝕劑440之寬度係離散電鍍材料部分442之厚度之至少大約兩倍。圖16圖解說明其中移除經圖案化抗蝕劑440從而使離散材 料部分442留在晶圓400上且與晶種材料接合之製程之另一部分。所得結構係一系列離散電鍍材料部分442，該等材料部分具有在其之間延續的曾經係經圖案化抗蝕劑440之深蝕道444。
圖17係離散材料部分442及在其之間延續之深蝕道444之一俯視圖。深蝕道444可如所展示係正交的，或者其可具有另一適合定向。深蝕道444解馳晶圓400中之應力，且因此減輕晶圓400之彎曲及偏轉。使用此等技術，晶圓400可係比在通常限於2英寸或4英寸之習用技術之情形下大得多之一大小(6英寸或8英寸或更大)。
本文中所闡述之製程通常適用於一整個晶圓及該晶圓上之所有SSL裝置。然而，應理解，在數項實施例中，該等製程中之一或多者可局部化於一預定SSL裝置群組，且並非所有該等製程皆需要一律地應用於整個晶圓。
依據前文，將瞭解，本文中已出於圖解說明之目的闡述了本發明技術之特定實施例，但可在不背離本發明技術之前提下做出各種修改。另外，除其他實施例之元素以外或代替其他實施例之元素，一項實施例之元素中之諸多元素可與其他實施例組合。因此，本發明技術不受除隨附申請專利範圍以外的限制。
10‧‧‧習用垂直固態照明裝置
12‧‧‧p型氮化鎵(GaN)/p型GaN材料
14‧‧‧GaN/氮化銦鎵(InGaN)多量子井(MQW)
16‧‧‧n型GaN
17‧‧‧發光結構
18‧‧‧支撐基板
20‧‧‧p型觸點
22‧‧‧n型觸點
24‧‧‧外部觸點
26‧‧‧外部主機裝置
100‧‧‧晶圓
102‧‧‧分割線/線
110‧‧‧發光晶粒/晶粒
120‧‧‧電鍍基板/電鍍金屬基板
130‧‧‧障壁材料
131‧‧‧反射材料
140‧‧‧嵌入式觸點
150‧‧‧發光結構/照明結構
152‧‧‧第一半導體材料
154‧‧‧第二半導體材料
156‧‧‧作用區域
160‧‧‧外部觸點
170‧‧‧生長基板
200‧‧‧金屬晶種材料/晶種層
210‧‧‧電鍍基板
240‧‧‧暫時載體
250‧‧‧外部觸點
300‧‧‧晶圓
310‧‧‧晶粒
320‧‧‧電鍍基板/基板
322‧‧‧突出部
340‧‧‧嵌入式觸點
350‧‧‧發光結構
350a‧‧‧成角度壁
352‧‧‧溝渠
354‧‧‧介電內襯
355‧‧‧臺面
360‧‧‧外部觸點
370‧‧‧生長基板
380‧‧‧暫時載體
390‧‧‧外部觸點
400‧‧‧晶圓
420‧‧‧金屬晶種層
430‧‧‧障壁材料
440‧‧‧經圖案化抗蝕劑
450‧‧‧發光結構
470‧‧‧生長基板
442‧‧‧離散電鍍材料部分/離散材料部分
444‧‧‧深蝕道
A‧‧‧箭頭
圖1係根據先前技術之一垂直SSL裝置之一圖解說明。
圖2係根據本發明技術之一實施例包括複數個SSL裝置之一晶圓之一側視圖。
圖3A係根據本發明技術之一實施例之一生長基板及一發光結構之一側視圖。
圖3B係根據本發明技術之一實施例之一生長基板、發光結構、障壁材料及反射材料之一側視圖。
圖4係根據本發明技術之一實施例包含一電鍍基板之一晶圓之一側視圖。
圖5係根據本發明技術之一實施例在已自發光結構移除生長基板之後的一晶圓之一側視圖。
圖6係根據本發明技術之一實施例具有若干n型觸點及單粒化線之一晶圓之一側視圖。
圖7係根據本發明技術之一實施例包括具有界定臺面之溝渠之複數個SSL裝置之一晶圓之一側視圖。
圖8係根據本發明技術之一實施例之一生長基板及發光結構之一側視圖。
圖9係根據本發明技術之一實施例包括包含溝渠之一生長基板及發光結構之一晶圓之一側視圖。
圖10係根據本發明技術之一實施例之一溝渠結構之一放大視圖。
圖11係根據本發明技術之一實施例具有一電鍍基板之一晶圓之一側視圖。
圖12係根據本發明技術之一實施例在已移除生長基板之後的一晶圓之一側視圖。
圖13係根據本發明技術之一實施例具有若干外部觸點及介於個別SSL裝置之間的單粒化線之一晶圓之一側視圖。
圖14係根據本發明技術之一實施例具有一經圖案化抗蝕劑之一晶圓之一側視圖。
圖15係根據本發明技術之一實施例具有形成於晶圓上之離散材料部分的圖14之晶圓之一側視圖。
圖16係根據本發明技術之實施例其中已移除經圖案化抗蝕劑的圖14之晶圓之一側視圖。
圖17係根據本發明技術之實施例的圖14之晶圓之一俯視圖。
140‧‧‧嵌入式觸點/嵌入式觸點材料
150‧‧‧發光結構/照明結構
170‧‧‧生長基板
210‧‧‧電鍍基板
A‧‧‧箭頭

Claims (21)

  1. 一種製造一發光晶粒之方法，其包括：在一生長基板上形成一發光結構，其中該發光結構具有面向該生長基板之一第一面(face)及背對該生長基板之一第二面；形成電耦合至該發光結構之該第二面之一嵌入式觸點；蝕刻出複數個通過該等嵌入式觸點且至該發光結構之該第二面中的溝渠，其中該等溝渠將該發光結構分離成個別臺面；在該等個別臺面上電鍍一金屬，其中該電鍍金屬形成一電鍍基板，該電鍍基板具有足以抑制該發光結構之彎曲之一厚度，且其中該電鍍基板之一第一側面向該等臺面及與該第一側相對之一第二側背對該等臺面；及將一載體附接至該電鍍基板之該第二側。
  2. 如請求項1之方法，其中：該第一半導體材料包括一p型氮化鎵(「p-GaN」)材料，第二半導體材料包括一n型氮化鎵(「n-GaN」)材料，且作用區域包括一氮化銦鎵(「InGaN」)材料；且該嵌入式觸點包括電耦合至該p-GaN材料之一p觸點；且該方法進一步包括將該生長基板自該發光結構移除及形成電耦合至該n-GaN材料之外部觸點。
  3. 如請求項2之方法，其中：該嵌入式觸點係一反射材料； 該電鍍基板包括銅；且該電鍍基板之該厚度係大約50微米至150微米。
  4. 如請求項1之方法，其進一步包括：在該嵌入式觸點上沈積一障壁材料；在該障壁材料上形成一晶種材料；及在該晶種材料上電鍍該金屬。
  5. 如請求項1之方法，其中在該發光結構之該第一側處電鍍該金屬包括在該嵌入式觸點上沈積一障壁材料、在該障壁材料上形成一晶種材料及在該晶種材料上電鍍該金屬。
  6. 如請求項1之方法，其中該電鍍基板之該厚度係大約50微米至300微米。
  7. 如請求項1之方法，其中該電鍍基板之該厚度係大約75微米至150微米。
  8. 如請求項1之方法，其進一步包括移除一載體及切穿該電鍍基板、一障壁材料、該嵌入式觸點及該發光結構以形成個別SSL裝置。
  9. 如請求項1之方法，其中該生長基板之直徑係至少大約6英寸。
  10. 如請求項1之方法，其中該發光結構包括一第一半導體材料、一第二半導體材料及介於該第一半導體材料與該第二半導體材料之間的一作用區域。
  11. 一種製造固態照明裝置之方法，其包括：在一大體圓形生長基板上形成一發光結構，其中該生 長基板及該發光結構之直徑係至少大約6英寸，其中該發光結構具有面向該生長基板之一第一面及背對該生長基板之一第二面；在該發光結構中蝕刻複數個溝渠，其中該等溝渠將該發光結構分離成個別臺面；在該發光結構之該第二面處之該等個別臺面上及該等溝渠中形成一電鍍基板，其中該電鍍基板之一第一側面向該等臺面，且與該第一側相對之一第二側背對該等臺面；將一載體附接至該電鍍基板之該第二側；將該生長基板自該發光結構移除；及在該發光結構之該第一面處形成數個外部觸點。
  12. 如請求項11之方法，其進一步包括：在形成該電鍍基板之前在該發光結構之該第一側處形成一嵌入式觸點；及在該嵌入式觸點上形成一障壁，其中蝕刻該等溝渠包括穿過該發光結構、該嵌入式觸點及該障壁形成若干V形溝渠。
  13. 如請求項11之方法，其中蝕刻該複數個溝渠包括蝕刻穿過該發光結構以曝露該生長基板之一部分。
  14. 如請求項11之方法，其中在該發光結構中蝕刻該複數個溝渠包括使用穿透至該生長基板之一濕式蝕刻。
  15. 如請求項11之方法，其進一步包括在該複數個溝渠中形成將該發光結構與該電鍍基板電隔離之介電內襯。
  16. 一種具有複數個個別固態照明裝置之晶圓，其包括：一發光結構，其包括在一第一側上之一第一半導體材料、在一第二側上之一第二半導體材料及介於該第一半導體材料與該第二半導體材料之間的一作用區域；一嵌入式觸點，其在該第一側處；一電鍍基板，其形成於該嵌入式觸點上，其中該電鍍基板具有足以抑制該發光結構之彎曲之一厚度；及複數個外部觸點，其形成於該發光結構之該第二側上，其中該晶圓之直徑係至少大約150毫米。
  17. 如請求項16之晶圓，其中該晶圓之直徑介於大約150毫米與300毫米之間。
  18. 如請求項16之晶圓，其中該晶圓具有在該發光結構中之溝渠，且該電鍍基板包括自該電鍍基板伸出至該等溝渠中之複數個突出部。
  19. 如請求項16之晶圓，其進一步包括介於該電鍍基板與該嵌入式觸點之間的一障壁材料及一反射材料中之至少一者。
  20. 如請求項16之晶圓，其中該電鍍基板具有約50μm至300μm之一厚度。
  21. 如請求項16之晶圓，其中該電鍍基板具有約100μm至150μm之一厚度。
TW101109963A 2011-03-22 2012-03-22 具有電鍍支撐基板之固態光電裝置 TWI497755B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/069,162 US9496454B2 (en) 2011-03-22 2011-03-22 Solid state optoelectronic device with plated support substrate

Publications (2)

Publication Number Publication Date
TW201304187A TW201304187A (zh) 2013-01-16
TWI497755B true TWI497755B (zh) 2015-08-21

Family

ID=46876580

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109963A TWI497755B (zh) 2011-03-22 2012-03-22 具有電鍍支撐基板之固態光電裝置

Country Status (8)

Country Link
US (3) US9496454B2 (zh)
EP (1) EP2689474B1 (zh)
JP (1) JP6122836B2 (zh)
KR (1) KR101625725B1 (zh)
CN (1) CN103477454B (zh)
SG (1) SG193497A1 (zh)
TW (1) TWI497755B (zh)
WO (1) WO2012129439A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
WO2012171987A1 (en) * 2011-06-16 2012-12-20 Lonza Ltd A process for extraction of peptides and its application in liquid phase peptide synthesis
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
CN103928600B (zh) * 2013-01-14 2017-05-24 上海蓝光科技有限公司 一种发光二极管及其制造方法
CN104064632B (zh) * 2013-03-22 2016-08-24 上海蓝光科技有限公司 一种发光二极管绝缘层的制备方法
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
US10497682B2 (en) 2016-01-12 2019-12-03 Apple Inc. Backplane LED integration and functionalization structures
US11121299B2 (en) * 2018-10-31 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060154390A1 (en) * 2005-01-11 2006-07-13 Tran Chuong A Systems and methods for producing light emitting diode array
TW201007973A (en) * 2008-08-01 2010-02-16 Epistar Corp A light emitting device containing a composite electroplated substrate

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
TWI220319B (en) * 2002-03-11 2004-08-11 Solidlite Corp Nano-wire light emitting device
JP4211329B2 (ja) 2002-09-02 2009-01-21 日亜化学工業株式会社 窒化物半導体発光素子および発光素子の製造方法
KR100613272B1 (ko) 2003-12-30 2006-08-18 주식회사 이츠웰 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법
KR101746412B1 (ko) 2004-06-04 2017-06-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
JP4771510B2 (ja) 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
EP1774599B1 (de) 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
US7563625B2 (en) 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
KR100691186B1 (ko) * 2005-07-12 2007-03-09 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
KR100752721B1 (ko) 2006-07-12 2007-08-29 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP5126875B2 (ja) 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
CN101320771A (zh) * 2007-06-04 2008-12-10 富士迈半导体精密工业（上海）有限公司 半导体发光元件
JP5278317B2 (ja) 2007-06-29 2013-09-04 豊田合成株式会社 発光ダイオードの製造方法
GB0717802D0 (en) * 2007-09-12 2007-10-24 Photonstar Led Ltd Electrically isolated vertical light emitting diode structure
GB0721957D0 (en) 2007-11-08 2007-12-19 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
JP5376961B2 (ja) 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP2009290068A (ja) 2008-05-30 2009-12-10 Sharp Corp 窒化物半導体発光素子とその製造方法
WO2009148253A2 (ko) 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
KR20100008656A (ko) 2008-07-16 2010-01-26 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 제조 방법에의해 제조된 발광 소자 및 발광 장치
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
CN101736374A (zh) 2008-11-14 2010-06-16 北京大学 一种制作氮化镓基垂直结构led金属衬底的方法
KR20100061130A (ko) 2008-11-28 2010-06-07 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법
US8440496B2 (en) * 2009-07-08 2013-05-14 Solarmer Energy, Inc. Solar cell with conductive material embedded substrate
US20110101502A1 (en) * 2009-11-05 2011-05-05 Fairfield Crystal Technology, Llc Composite wafers and substrates for iii-nitride epitaxy and devices and methods therefor
CN101728476A (zh) 2009-11-20 2010-06-09 中山大学 一种用于led氮化镓外延层转移的高导热金属基板及其制备方法
JP2011187587A (ja) * 2010-03-05 2011-09-22 Seiko Instruments Inc 発光デバイス
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060154390A1 (en) * 2005-01-11 2006-07-13 Tran Chuong A Systems and methods for producing light emitting diode array
TW201007973A (en) * 2008-08-01 2010-02-16 Epistar Corp A light emitting device containing a composite electroplated substrate

Also Published As

Publication number Publication date
JP6122836B2 (ja) 2017-04-26
US20200044179A1 (en) 2020-02-06
WO2012129439A3 (en) 2012-11-08
US20170040563A1 (en) 2017-02-09
KR101625725B1 (ko) 2016-05-30
TW201304187A (zh) 2013-01-16
JP2014515183A (ja) 2014-06-26
CN103477454B (zh) 2016-06-29
KR20130128010A (ko) 2013-11-25
US20120241786A1 (en) 2012-09-27
CN103477454A (zh) 2013-12-25
SG193497A1 (en) 2013-10-30
EP2689474A4 (en) 2014-11-19
EP2689474A2 (en) 2014-01-29
WO2012129439A2 (en) 2012-09-27
US9496454B2 (en) 2016-11-15
US10483481B2 (en) 2019-11-19
EP2689474B1 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
TWI497755B (zh) 具有電鍍支撐基板之固態光電裝置
TWI451589B (zh) 具電流阻斷結構之發光裝置及製造具電流阻斷結構發光裝置之方法
US20220123190A1 (en) Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
US10886444B2 (en) Solid state optoelectronic device with preformed metal support substrate
JP2012109566A (ja) 発光素子及びその製造方法
TWI569469B (zh) 用於覆晶發光二極體之ｐ－ｎ分離金屬填充
TW201324581A (zh) 用於半導體裝置之工程基板及相關之系統與方法
TWI672836B (zh) 半導體發光裝置和其製造方法
TW201312792A (zh) 發光二極體結構及其製造方法
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
KR20100103962A (ko) 발광소자 및 그 제조방법
TW201318236A (zh) 具增大面積之氮化鎵發光二極體及其製造方法
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層
KR101742617B1 (ko) 발광소자
JP5207944B2 (ja) 半導体発光素子の製造方法
US8319227B2 (en) Light emitting device
KR20130007212A (ko) 발광 소자, 그의 제조 방법 및 그를 포함하는 발광소자 패키지