TWI497632B - Process monitoring method and surface analysis system - Google Patents

Process monitoring method and surface analysis system Download PDF

Info

Publication number
TWI497632B
TWI497632B TW102119586A TW102119586A TWI497632B TW I497632 B TWI497632 B TW I497632B TW 102119586 A TW102119586 A TW 102119586A TW 102119586 A TW102119586 A TW 102119586A TW I497632 B TWI497632 B TW I497632B
Authority
TW
Taiwan
Prior art keywords
value
alignment marks
error
residual
difference
Prior art date
Application number
TW102119586A
Other languages
English (en)
Other versions
TW201440159A (zh
Inventor
Tian Xing Huang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW102119586A priority Critical patent/TWI497632B/zh
Publication of TW201440159A publication Critical patent/TW201440159A/zh
Application granted granted Critical
Publication of TWI497632B publication Critical patent/TWI497632B/zh

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

製程監控方法及表面分析系統
本發明是有關於一種監控方法及分析系統,特別是指一種半導體製程監控方法及一種表面分析方法。
半導體製程主要是在晶圓上反覆的以半導體製程技術定義而形成複雜且數量龐大的半導體元件,而在如此高度積層化的製程過程中,若受到製程影響,使得其中一積層的定位偏移時,則後續各積層可能也會受到影響逐漸偏移,使得半導體元件或是層間的電性無法連結而失效或短路,因此,控制每一個製程的精密度及穩定性以準確的控制層與層間的疊對(overlay),確保後續製成之半導體元件的良率與生產效能,則是在製程管理中相對重要的因素。
一般而言,為了確保每一道製程產生之積層圖案都必須確實對位,因此,都會在每一層基層上加入多個對位標記,以提供對位參考,然後藉由量測經由一特定製程前/後積層之間的對位標記差異,即可得到不同積層之間的對位誤差,以確保製程的穩定性。以微影製程為例,由於會在半導體晶圓表面重覆進行光阻塗佈/曝光/顯影的步驟,以形成具有內連接線的立體半導體元件結構,因 此必須確保各積層間的層疊誤差須在一製程容許範圍內。而各積層間的對準檢查通常是在前/後積層的切割道上,形成對位符號,例如:box-in-box alignment mark或AIM mark,再藉由比對兩個對位符號的座標位置或相對位置即可得知該前/後積層之間的對位誤差,以監控曝光機台的曝光對準能力。而,美國專利US2012218533A1,則揭示一種計算基材的模型參數,以控制蝕刻設備或是用於控制蝕刻設備於製程過程的對位精度。
但是,造成對位誤差的原因除了機台之外,不同的製程過程(例如CMP、沉積、蝕刻、退火等製程)甚至是重力因素所造成的積層表面起伏、或是晶圓的變形,均會影響各積層間的對位精度,因此,如何提供一種可適用於不同製程並可即時監控由製程或是機台造成的誤差,而可即時回饋以進行線上調整,則是在半導體製程領域中亟欲尋求的解決方法。
因此,本發明之目的,即在提供一種簡易且可即時監控半導體製程穩定性的製程監控方法。
於是本發明的製程監控方法,包含:一準備步驟、一量測計算步驟,及一第一轉換比對步驟。
該準備步驟,準備一個具有多個對位記號的基材,接著將該基材經過一製程處理。
該量測計算步驟則是取得該些對位記號於經過該預定製程處理後的疊對誤差殘餘值,並計算任兩個對位記號之 間的疊對誤差殘餘值差值值。
該第一轉換比對步驟是取任兩個對位記號的疊對誤差殘餘值,計算該兩個對位記號間的疊對誤差殘餘值差值,將該疊對誤差殘餘值差值與一組預設資料進行比對運算,得到一第一比對值。
較佳地,其中,該量測計算步驟的疊對誤差殘餘值差值,是取自該兩個對位記號的疊對誤差殘餘值的差值於該兩個對位記號連線方向的分量。
較佳地,其中,該預設資料是取自與該疊對誤差殘餘值差值相對應的該兩個對位記號之間的距離,或是位於另一基材經過相同製程處理之對應位置的疊對誤差殘餘值差值。
較佳地,其中,該第一轉換比對步驟是將該疊對誤差殘餘值差值與該預設資料進行比值或差值的比對運算。
較佳地,其中,當該第一比對值的絕對值超過一預設的製程容許設定值,則輸出一警示訊號。
較佳地,其中,該量測計算步驟是利用步進機或掃描機進行量測,而得到該些對位記號的疊對誤差殘餘值,或是先利用微影製程形成量測記號,再量測該每一個量測記號與對應之對位記號之間的疊對誤差殘餘值。
較佳地,其中,該量測計算步驟是先利用該基材的一預定區域或全區域的多個對位記號取得一補償值,再利用該補償值求得該等對位記號的疊對誤差殘餘值。
較佳地,前述該製程監控方法,還包含一第二轉換比對步驟,是將該疊對誤差殘餘值差值與對應的該兩個對位記號的座標差轉換成高度資料,或角度資料,再將位於不同基材,但位置相對應的對位記號所求得的高度資料,或角度資料相互比對,或是與一組預設的高度資料,或角度資料進行比對,得到一第二比對值。
又,本發明之另一目的,即在提供一種用以進行表面分析的表面分析系統。
於是本發明的表面分析系統包含一接收儲存單元、一量測計算單元,及一轉換比對單元。
該接收儲存單元可儲存多個形成於一基材上之對位記號。
該量測計算單元是用以取得該基材經一預定製程處理後的該等對位記號的疊對誤差殘餘值,並可計算任兩個對位記號之間的疊對誤差殘餘值差值。
該轉換比對單元是將自該量測單元輸出的多個疊對誤差殘餘值差值與一組預設資料進行比對運算。
較佳地,前述該表面分析系統還包含一個警示回饋單元,當該轉換比對單元的資料比對結果超出一預設的製程容許值,則該警示回饋單元會輸出一警示訊號。
較佳地,其中,該接收儲存單元可將該些對位記號分成多組位於該基材不同位置的標示區,當該比對單元的比對結果超出一預設的製程容許值,則該警示回饋單元會輸出一警示訊號,並會標示出對應的標示區。
較佳地,其中,該轉換比對單元還可進一步將該些疊對誤差殘餘值差值轉換成角度資料,或高度資料。
較佳地,其中,該量測單元可以是步進機、掃描機,或是疊對誤差量測機台。
21‧‧‧接收儲存單元
22‧‧‧量測計算單元
23‧‧‧轉換比對單元
24‧‧‧警示回饋單元
31‧‧‧準備步驟
32‧‧‧量測計算步驟
33‧‧‧第一轉換比對步驟
34‧‧‧第二轉換比對步驟
P1~P9‧‧‧對位記號
X1~X3‧‧‧量測記號
a‧‧‧疊對誤差殘餘值差值分量
b‧‧‧高度
b1、b2‧‧‧高度
IP‧‧‧轉折點
X、Y‧‧‧高度分布曲線
Y1、Y2‧‧‧高度分布曲線
Cx‧‧‧製程容許範圍值
S‧‧‧距離
θ‧‧‧角度
IP‧‧‧轉折點
‧‧‧疊對誤差殘餘值
‧‧‧疊對誤差殘餘值
本發明之其他的特徵及功效,將於參照圖式的較佳實施例詳細說明中清楚地呈現,其中:圖1是一示意圖,說明本發明製程監控方法的較佳實施例;圖2是一示意圖,說明用於該較佳實施例的表面分析系統;圖3是一流程示意圖,說明本發明該較佳實施例的實施流程;圖4是一示意圖,說明該些對位記號於製程前後的分布;圖5是一示意圖,說明疊對誤差殘餘值的計算方式;圖6是一示意圖,說明疊對誤差殘餘值的計算方式,說明由該些角度資料或高度資料轉換而得的高度分布曲線;圖7是一示意圖,說明兩個對位記號之間產生不同轉折點的表面形貌曲線;圖8是一示意圖,說明兩個對位記號之間經由相同製程產生類似表面形貌曲線;圖9是一示意圖,說明不同的半導體晶圓由該些高度 資料轉換而得的高度分布曲線;圖10是一示意圖,說明加入z軸向量後可得到的高度方向示意;圖11是一示意圖,說明該半導體晶圓的對位記號的取點方式與異常區域標示;圖12是一示意圖,說明利用任兩個對位記號的高度值計算而得的比對值所得到的比對值曲線。
參閱圖1~圖3,圖1是本發明製程監控方法的一第一較佳實施例,係利用監控各個製程後基材的疊對誤差殘餘值差值的變化,以線上即時監控製程穩定性,圖2則是用來進行該製程監控方法的表面分析系統,圖3則是該較佳實施例的流程示意圖。
該表面分析系統包含一接收儲存單元21、一量測計算單元22、一轉換比對單元23,及一個警示回饋單元24。
該接收儲存單元21可儲存多個形成於一基材上之對位記號。具體的說,該接收儲存單元21可為一般的定址或定位設備,例如步進機(stepper)或是掃描機(scanner)所具有的儲存元件,可用於接收並儲存該些對位記號的座標。
該量測計算單元22是用以取得該基材經一預定製程處理後的該等對位記號的疊對誤差殘餘值,並可用以計算任兩個對位記號之間的疊對誤差殘餘值差值。該量測 計算單元22可為一般的定址或定位設備,例如:步進機(stepper)或是掃描機(scanner);利用該步進機可取得該基材經預定製程處理後的該等對位記號的疊對誤差,並經計算而得到該些疊對誤差殘餘值及疊對誤差殘餘值差值;而利用掃描機則可直接取得經預定製程處理後之該些對位記號的實質位置,而可直接計算得到該等疊對誤差殘餘值及疊對誤差殘餘值差值。
該轉換比對單元23可將自該量測計算單元22輸出的多個疊對誤差殘餘值差值與一組預設資料進行比對運算,或是將該些疊對誤差殘餘值轉換成角度資料,或高度資料後再與一組預設資料進行比對運算。其中,該預設資料可以是取自與該疊對誤差殘餘值差值相對應的該兩個對位記號之間的距離、其它經過相同製程處理之基材的相對應位置的疊對誤差殘餘值差值,或是其它經過相同製程處理之基材的相對應位置的角度資料,或高度資料。而且,該轉換比對單元23可以是該量測計算單元22的內部轉換程式,或是一外接於該量測計算單元22的計算機台。
該警示回饋單元24可針對該轉換比對單元23的比對結果輸出一警示訊號,也就是說,當該轉換比對單元23的資料比對結果超出一預設的製程容許值,該警示回饋單元24會輸出一回饋警示訊號,警示操作者製程異常,並可回饋參數供操作者進行製程調整,此外,該警示回饋單元24還可進一步標示出對應的警示標示區,警示操作者製程異常,且該警示標示區可以是由不同粗細、不同顏色、 不同種類的線條所標示以讓操作者可明確得知警示區域。
本發明製程監控方法的該第一較佳實施例包含一準備步驟31、一量測計算步驟32、一第一轉換比對步驟33,及一第二轉換步驟34。
該準備步驟31是準備一個具有多個原始的對位記號的基材,並將該基材經過一製程處理。
該基材可以是液晶面板、顯示器,或是半導體晶圓等不同用途的基板,於本實施例中該基材是以半導體晶圓為例做說明。該等原始的對位記號可以是原始即存在該半導體晶圓表面的對位符號,或是經由一後製程形成於該半導體晶圓的其中一積層表面的對位符號,且該等對位符號的座標值可經由該接收儲存單元21量測後儲存於該接收儲存單元21;而該製程處理則是將該半導體晶圓進行,例如微影、蝕刻、沉積、退火等製程處理。要說明的是,前述的製程處理並不特定是用於IC(積體電路)的製造,也可以用於製作其它具有微米尺度或是奈米尺度的元件,例如光學系統、光罩圖案、磁儲存元件的檢測圖案、平面顯示器或液晶顯示器等,而該基材則可以是用於製作該等元件的底材或是已包含多層積層的底材。
該些對位記號可以是由該半導體晶圓的中心或部分區域向外發散;或是分布在該半導體晶圓的預定區域中,或是也可以進一步將該些對位記號分成多組位於該半導體晶圓不同位置的標示區,以利後續比對過程的標示及分類。
該量測計算步驟32是取得該些對位記號的疊對誤差殘餘值(overlay residue)。
詳細的說,該步驟32可以利用該量測計算單元22,直接量測該些經過製程處理後的對位記號而得到該些疊對誤差殘餘值;或是於該製程處理後再利用微影製程,形成多個與該些對位記號對應之量測記號,再利用該量測計算單元22量測該些量測記號與該些對位記號的疊對誤差之後,再計算出該等相對應之量測記號與對位記號之間的疊對誤差殘餘值。由於該些對位記號於製程前/後之疊對誤差殘餘值的量測及計算為本技術領域者所習知,因此不再多加說明。此外,該等疊對誤差殘餘值也可以是先由製程前/後位於該半導體晶圓的預定區域或是全區域的對位記號,先求得一最佳化的補償值後,再利用該補償值為基準,求得該預定區域以外或是全區域的對位記號的疊對誤差殘餘值。
該第一轉換比對步驟33是取前述該步驟32求得的任兩個對位記號的疊對誤差殘餘值,求得該兩個對位記號之間的疊對誤差殘餘值差值於該兩個對位記號連線方向的分量,之後再與一組預設資料進行比對運算,求得一第一比對值,當該第一比對值的絕對值超過一預設的製程容許設定值,則輸出一警示訊號。其中,該預設資料可以是相對應的該兩個對位記號之間的距離,或是其它經過相同或類似製程處理之不同片/批的基材,經過相同計算方式後於對應位置求得的疊對誤差殘餘值差值(於該兩個對應 之對位記號連線方向的分量),而該比對運算則可以是差值或比值的運算。
具體的說,例如,該步驟33可以先求得該兩個對位記號之間的疊對誤差殘餘值差值於該兩個對位記號連線方向的分量a,再與相對應的該兩個對位記號之間的距離S進行比值運算(a/S)即可得到該第一比值,而當該第一比值超過一預設的製程容許設定值,則會經由該警示回饋單元24輸出一警示訊號,警示操作者製程異常。由於造成對位誤差的因素除了因為不同製程或重力所造成的晶圓表面起(凸起,convex)/伏(凹陷,concave)、或是晶圓的彎曲變形(bending)之外,也有可能因為製程過程中晶圓的收縮(shrinkage)或膨脹(expand)而造成,因此,本發明利用該等對位記號之間的疊對誤差殘餘值差值與兩點距離S的關係,即可簡易而且有效的進行不同半導體製程的監控;此外,由於該基材的起/伏,以該基材俯視的結果而言,可視為是該基材收縮的結果,因此,藉由監控該疊對誤差殘餘值差值的異常趨勢,也可直接監控該基材是否有彎曲變形或是凸起、凹陷的情形產生。
該第二轉換比對步驟34是將該兩個對位記號之間的疊對誤差殘餘值差值於該兩個對位記號連線方向的分量,經過進一步轉換後得到一高度資料,再將該高度資料與一預設資料進行比對運算,即可得到一第二比對值。其中,該預設資料可以是其它經過相同或類似製程的不同片/批基材的高度資料或是一組預設的標準角度資料,而該 比對運算則可以是差值或比值的運算。
詳細的說,該步驟34可以是將前述多個經過相同製程處理後之半導體晶圓或是經由不同機台處理後之多個半導體晶圓所得到的高度資料、角度資料,或是經過轉換而得的表面形貌曲線,取其中一個半導體晶圓的高度資料做為標準資料,再將其餘的該些半導體晶圓的高度資料與該標準資料進行比對運算,而得到一第二比對值,當該第二比對值超過一預設的製程容許設定值,則會經由該警示回饋單元24輸出一警示訊號,警示操作者製程異常。因此,該步驟34除了可做為監控該基材於製程的穩定性外,還可藉由該高度資料具體的得知該基材於製程過程的表面形貌。
此外,該第二轉換比對步驟34也可以是將取自任意位置的兩個高度資料或是角度資料的相對值與一預設的標準值進行比對運算,或是與另一個經相同或相似製程處理後之基材的高度資料或是角度資料進行比對運算,得到一比對值。例如,該比對值可以是將該兩個對位記號的高度資料或是角度資料進行比值或是差值的運算而得;當該比對值的絕對值超過一預設的製程容許設定值,表示該半導體晶圓於該兩個對位記號間具有異常的變形。
要說明的是,由於該步驟33及34所需的疊對誤差殘餘值差值或是高度資料,均是由疊對誤差殘餘值計算得知,而疊對誤差殘餘值該則可由製程機台或經由電腦量測或運算得知,因此,本發明該監控方法不僅適用於不同 的製程,如微影、蝕刻、沉積、退火等製程的監控,且因為不須再經由其它機台或是再進行額外的製程,不僅方法簡便,還可減少成本的浪費。
茲將前述該第一、二轉換比對步驟33、34之疊對誤差殘餘值差值於該兩個對位記號連線方向的分量與利用該疊對誤差殘餘值差值轉換成高度資料的方法簡單說明如下。
參閱圖4、圖5,假設原始存在該基材200表面的對位記號P1~P3,為自該基材200中心向外發散,連接該兩個對位記號的直線為L;該基材200經製程處理後對應該等對位記號P1~P3的量測記號為X1~X3,兩個對位記號間的距離為S;而由於製程處理後改變的角度極小,所以,對應的兩個量測記號X1、X2之間的距離可假設約等於S。並假設該經製程處理後之量測記號X2於該直線L的高度為b,則由圖5可得:
配合參閱圖6,設P1與P2的距離為P1的疊對誤差殘餘值為P2的疊對誤差殘餘值為
設P1、P2間之疊對誤差殘餘值差值於P1、P2連線方向的分量為a,因此: 而由前述(式1):代入(式2)可得:
∵ P1、P2的距離=S
(式3) 再假設P1、P2距離的座標差值=(x ,y ),P1點的疊對誤差殘餘值於x,y方向的殘餘量=(a 1,b 1),P2的疊對誤差殘餘值於x,y方向的殘餘量=(a 2,b 2), 因此,=(a 2-a 1,b 2-b 1)將前述座標代入(式3),可得:
據此,即可由前述算式,將任兩個對位記號的疊對誤差殘餘差值轉換成高度資料。
要說明的是,前述該第一、二轉換步驟33、34均可用以線上即時監控不同的半導體製程,因此,實際運用時可視製程監控的需求,僅執行其中一個步驟,例如可以僅執行該第一轉換比對步驟33或是該第二轉換比對步驟34,或是同時執行該兩個步驟,均可達到監控的目的。
此外,要再說明的是,該第二轉換比對步驟34是藉由監控兩個對位記號之間的高度變化,而據以決定製程的穩定性與否,雖然,該步驟34無法監控到具有相同a值,但是實際上因為曲線關係,(例如圖7所示,在兩點位置之間存在不同的轉折點(inflection point,IP)),而產 生不同高度b值(b1、b2)的狀態;然而以經過相同製程處理的不同的半導體晶圓而言,理論上該些半導體晶圓所受的製程影響均應相似,而應具有如圖8所示,相同或是類似(於製程容許誤差範圍內)的表面形貌,因此,藉由監控經製程處理後之不同半導體晶圓的高度資料分佈,應即可足以監控製程的穩定性;而,為了減低因為兩個對位記號間存在不同轉折點IP所造成的監控誤差,因此,可利用減小兩個對位記號之間的取點距離,來避免此問題的發生。
值得一提的是,該轉換單元23還可將該第二轉換步驟34求得的該些角度資料或高度資料轉換成2D或3D的基材表面形貌曲線,藉由將高度資料或是角度轉換成該半導體晶圓的表面形貌資料或是應力資料可更清楚監控該半導體晶圓的表面變異性。例如圖9所示,可將由不同的半導體晶圓或是由不同基台的半導體晶圓所產生的高度資料轉換成高度分布曲線,當不同的半導體晶圓的高度分佈曲線X、Y具有相同的分布形態並均在製程容許範圍值Cx內時,則可視為製程或是機台的穩定性佳;若高度分布曲線產生偏移或是分布形態產生變化,如分布曲線Y1、Y2所示,則表示製程條件或是機台產生偏差,須進一步進行調整。同樣地,該第一轉換步驟33求得的疊對誤差殘餘值差值也可以做同樣的分布曲線用以監控。
或是,參閱圖10,再值得一提的是,本發明之監控方法還可進一步利用疊對誤差量測機台於量測該些對 位記號的聚焦過程中,該晶圓承載基座(wafer stage)於z軸的移動方向,而進一步的定義出該基材於製程前/後之高度變化的正負值,如此,即可得知該步驟34中求得的高度變化是由於內凹(concave)或是外凸(convex)的變形所造成,而可更明確得知該基材的實際變形狀態。
參閱圖11,要再說明的是,該第一、二轉換比對步驟33、34也可以是將位於半導體晶圓的特定方向或是特定區域取得的第一、二比對值與其它經過相同或類似製程處理之不同片/批的基材進行相互比對,或是分別與一組預設的標準資料進行比對。例如,該量測計算步驟32可以是自一半導體晶圓上對應晶片的特定點位置(site-to-site)、或是利用光罩於不同次曝光(shot-to-shot)後產生之對位符號進行對位記號的取點量測並計算該等對位記號的疊對誤差殘餘值,且該等不同條件的取樣位置可以是由不同粗細、不同顏色、不同種類的線條所標示;而該第一、二轉換比對步驟33、34則是可分別將該些疊對誤差殘餘值轉換成疊對誤差殘餘值差值或是高度資料,之後再與一預設資料進行比對,當比對的差異超過一預設的製程容許設定值,例如,圖11中圏示位置,若由比對結果可知沿箭號方向的比對差異超過一預設的製程容許設定值,表示該半導體晶圓於該特定區域中沿該特定方向有異常,此時則會進一步由該警示回饋單元24發出一警示訊號警示操作者製程異常。
茲將利用前述該第一、二轉換比對步驟33、34 進行比對的方式及目的,分別說明如下。
如表1所示,表1為假設如圖11所示,位於該半導體晶圓上的9個對位記號(P1~P9)的座標(x,y)、任相鄰兩個對位記號間的距離S、該等對位記號的疊對誤差殘餘值於x,y方向的殘餘量(a,b),以及由前述公式轉換而得的兩個對位記號之間的疊對誤差殘餘值差值於該相鄰兩個對位記號之連線方向的分量,及高度結果。其中,差值分量R12表示由P1與P2計算而得的疊對誤差殘餘值差值於該P1與P2兩個對位記號之連線方向的分量,R34表示由P3與P4計算而得的疊對誤差殘餘值差值於該P3與P4兩個對位記號之連線方向的分量;高度值P12表示由P1與P2計算而得的高度值,P23表示由P2與P3計算而得的高度值,其餘類推。由於兩點間的相對距離為彼此相等,例如,R12=R21、R23=R32、P12=P21、P23=P32,因此表1中僅顯示其中一種計算結果。
因此,當將表1中得到的疊對誤差殘餘值差值分量及高度資料分別與一預設的標準值或是另一片基板量得的疊對誤差殘餘值差值分量及高度進行比值運算,即可分別得到多個相對應的第一、二比對值;而再利用該等第一、二比對值作圖,即可得到相關的第一及第二比對值曲線。參閱圖12,例如,以該等高度資料運算而得的第二比對值作圖,即可得到該第二比對值曲線,當有任一個第二比對值超出預設的製程容許值(±T)時,例如當P79的比對值超出範圍,則表示在點P7~P9之間有異常變形的問題產生,因此可更精確的監控到該半導體晶圓的異常位置。
綜上所述,本發明利用分析基材於製程前後的疊對誤差殘餘值差值或是高度資料的變化,藉以監控基材於各種製程前/後的變異性,而可用以即時監控製程的穩定性。由於該等疊對誤差殘餘值差值或是高度資料是經由疊對誤差殘餘值取得後,即可經由製程機台或電腦運算得知,因此該監控方法不僅適用於不同的製程,且可用以線上即時監控製程;此外因為本發明該監控方法不須再經由其它機台或是再進行額外的製程,因此還可減少成本的浪費,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之較佳實施例,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
31‧‧‧準備步驟
32‧‧‧量測計算步驟
33‧‧‧第一轉換比對步驟
34‧‧‧第二轉換比對步驟

Claims (14)

  1. 一種製程監控方法,包含:一準備步驟,準備一個具有多個對位記號的基材,接著將該基材經過一製程處理;一量測計算步驟,取得該些對位記號於經過該預定製程處理後的疊對誤差殘餘值;及一第一轉換比對步驟,取任兩個對位記號的疊對誤差殘餘值,計算該兩個對位記號之間的疊對誤差殘餘值差值,將該疊對誤差殘餘值差值與一組預設資料進行比對運算,得到一第一比對值。
  2. 如請求項1所述的製程監控方法,其中,該量測計算步驟的疊對誤差殘餘值差值,是取自該兩個對位記號的疊對誤差殘餘值的差值於該兩個對位記號連線方向的分量。
  3. 如請求項1或2所述的製程監控方法,其中,該預設資料是取自與該疊對誤差殘餘值差值相對應的該兩個對位記號之間的距離,或是位於另一基材經過相同製程處理之對應位置的疊對誤差殘餘值差值。
  4. 如請求項1或2所述的製程監控方法,其中,該第一轉換比對步驟是將該疊對誤差殘餘值差值與該預設資料進行比值或差值的比對運算。
  5. 如請求項4所述的製程監控方法,其中,當該第一比對值的絕對值超過一預設的製程容許設定值,則輸出一警示訊號。
  6. 如請求項1或2所述的製程監控方法,其中,當該第一比對值的絕對值超過一預設的製程容許設定值,則輸出一警示訊號。
  7. 如請求項1或2所述的製程監控方法,其中,該量測計算步驟是利用步進機或掃描機進行量測,而得到該些對位記號的疊對誤差殘餘值,或是先利用微影製程形成量測記號,再量測該每一個量測記號與對應之對位記號之間的疊對誤差殘餘值。
  8. 如請求項1或2所述的製程監控方法,其中,該量測計算步驟是先利用該基材的一預定區域或全區域的多個對位記號取得一補償值,再利用該補償值求得該等對位記號的疊對誤差殘餘值。
  9. 如請求項1或2所述的製程監控方法,還包含一第二轉換比對步驟,是將該疊對誤差殘餘值差值與對應的該兩個對位記號的座標差轉換成高度資料,或角度資料,再將位於不同基材但位置相對應的對位記號所求得的高度資料,或角度資料相互比對,或是與一組預設的高度資料,或角度資料進行比對得到一第二比對值。
  10. 一種表面分析系統,包含:一接收儲存單元,儲存多個形成於一基材上之對位記號;一量測計算單元,取得該基材經一預定製程處理後,該等對位記號的疊對誤差殘餘值,並可計算任兩個對位記號之間的疊對誤差殘餘值差值;及 一轉換比對單元,將自該量測單元輸出的多個疊對誤差殘餘值差值與一組預設資料進行比對運算。
  11. 如請求項10所述的表面分析系統,還包含一個警示回饋單元,當該比對單元的資料比對結果超出一預設的製程容許值,則該警示回饋單元會輸出一警示訊號。
  12. 如請求項10所述的表面分析系統,其中,該接收儲存單元可將該些對位記號分成多組位於該基材不同位置的標示區,當該轉換比對單元的資料比對結果超出一預設的製程容許值,則該警示回饋單元會輸出一警示訊號,並會標示出對應的標示區。
  13. 如請求項10所述的表面分析系統,其中,該轉換比對單元還可進一步將該些疊對誤差殘餘值差值轉換成角度資料,或高度資料。
  14. 如請求項10所述的表面分析系統,其中,該量測計算單元可以是步進機、掃描機,或是疊對誤差量測機台。
TW102119586A 2013-04-01 2013-06-03 Process monitoring method and surface analysis system TWI497632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102119586A TWI497632B (zh) 2013-04-01 2013-06-03 Process monitoring method and surface analysis system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102111680 2013-04-01
TW102119586A TWI497632B (zh) 2013-04-01 2013-06-03 Process monitoring method and surface analysis system

Publications (2)

Publication Number Publication Date
TW201440159A TW201440159A (zh) 2014-10-16
TWI497632B true TWI497632B (zh) 2015-08-21

Family

ID=52113908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119586A TWI497632B (zh) 2013-04-01 2013-06-03 Process monitoring method and surface analysis system

Country Status (1)

Country Link
TW (1) TWI497632B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6316703B2 (ja) * 2014-08-19 2018-04-25 東京エレクトロン株式会社 基板処理装置および基板処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5800951A (en) * 1995-11-22 1998-09-01 Nec Corporation Exposure method and exposure mask with monitoring patterns
US7573568B2 (en) * 2003-07-31 2009-08-11 Samsung Electronics Co., Ltd. Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
US7824829B2 (en) * 2007-06-27 2010-11-02 Texas Instruments Incorporated Method of monitoring focus in lithographic processes
KR101046918B1 (ko) * 2003-06-18 2011-07-07 어플라이드 머티어리얼스, 인코포레이티드 식각공정을 모니터링하기 위한 방법 및 시스템
US8144472B2 (en) * 2008-12-18 2012-03-27 Chunghwa Picture Tubes, Ltd. Conductive wire pattern and method of monitoring the bonding error of a film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5800951A (en) * 1995-11-22 1998-09-01 Nec Corporation Exposure method and exposure mask with monitoring patterns
KR101046918B1 (ko) * 2003-06-18 2011-07-07 어플라이드 머티어리얼스, 인코포레이티드 식각공정을 모니터링하기 위한 방법 및 시스템
US7573568B2 (en) * 2003-07-31 2009-08-11 Samsung Electronics Co., Ltd. Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
US7824829B2 (en) * 2007-06-27 2010-11-02 Texas Instruments Incorporated Method of monitoring focus in lithographic processes
US8144472B2 (en) * 2008-12-18 2012-03-27 Chunghwa Picture Tubes, Ltd. Conductive wire pattern and method of monitoring the bonding error of a film

Also Published As

Publication number Publication date
TW201440159A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
US9341962B2 (en) Method and apparatus for performing pattern alignment to die
US8804137B2 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
JP6174487B2 (ja) ワークピース上にパターンを生成するための方法および装置
CN103377963B (zh) 用于叠加度量的工具所致移位减少量的确定
US8629902B2 (en) Coordinate fusion and thickness calibration for semiconductor wafer edge inspection
CN109884862B (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
TW201520702A (zh) 對準誤差補償方法、系統,及圖案化方法
TW201610614A (zh) 微影裝置及曝光方法
JP2015038985A (ja) リソグラフィ装置、リソグラフィ方法、および物品の製造方法
US9941177B2 (en) Pattern accuracy detecting apparatus and processing system
TWI497632B (zh) Process monitoring method and surface analysis system
JP2011066323A (ja) 露光処理の補正方法
JP2010287762A (ja) パターン検査方法、パターン検査プログラムおよびパターン検査装置
TW201526131A (zh) 影像關鍵尺寸量測校正方法及系統
CN102749815B (zh) 套刻精度的检测方法
US9563946B2 (en) Overlay metrology method and overlay control method and system
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
JP2005011976A (ja) 位置検出方法
CN105446090B (zh) 对准测量方法
TWI606315B (zh) Alignment error compensation system and lithography system
TW201516558A (zh) 對位標識記號、對位方法,及疊對誤差量測方法和系統
JP6356996B2 (ja) パターン形成方法、露光装置、および物品の製造方法
TWI544288B (zh) 疊對度量方法
TW202224136A (zh) 對位圖案單元及半導體製程的檢測系統
JP6639082B2 (ja) リソグラフィ装置、リソグラフィ方法、および物品製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees