TWI496255B

TWI496255B - 電子組件及其形成方法

Info

Publication number: TWI496255B
Application number: TW101112337A
Authority: TW
Inventors: Andrew Depaula; Larry Aamodt; Ronald Vyhmeister
Original assignee: Intellipaper Llc
Priority date: 2011-04-07
Filing date: 2012-04-06
Publication date: 2015-08-11
Also published as: TW201250956A

Description

電子組件及其形成方法

在各種實施例中，本發明係關於電子組件及其形成方法。

本申請案主張2010年4月7日提出申請之第61/321,774號美國臨時專利申請案之權益，其全部內容以引用方式併入本文中。此申請案係2009年10月22日提出申請之第12/604,300號美國專利申請案之部分接續，該美國專利申請案亦以引用方式併入本文中。

歷史上，已以各種方式將積體電路(舉例而言，矽晶片)連接至外界(外部電路及/或電子元件)或與外界介接。通常，將一積體電路上之電路連接至該積體電路之表面上之多個金屬化墊。彼等墊接著藉由各種方法連接至外部電路或元件。某些方法涉及用細導線將此等墊連接至承載積體電路之封裝之接針。其他方法涉及用焊料或一導電聚合物在此等墊上形成凸塊。一旦形成該等凸塊，便如同在一覆晶製程中，可翻轉該積體電路晶片且將其直接接合至一基板。所有此等方法提供積體電路至外界之連接。然而，還必須發展用於將一半導體晶片之墊連接至其他物件之解決方案。

下文參考以下附圖闡述本發明之較佳實施例。

本文中所揭示之本發明之各種實施例係針對電子組件及用於將電路連接至容易獲得且便宜之基板(諸如，紙媒體)之方法。由於標準印刷技術與電路製造技術之間的特徵大小及解析度之不相容性，因此在本文中所揭示之本發明之前，不存在此等連接方法。本文中所揭示之本發明允許使用一低解析度方法(諸如，印刷)來組態固有高解析度裝置(諸如，半導體晶片或積體電路)以用於後續電連接至其他(外部)電路及元件。換言之，本文中所揭示之本發明允許介接印刷電子器件與高解析度積體電路。

參考圖1，其展示一種使用一特定厚度之便宜且容易獲得之基板001及具有一類似厚度之電路002形成一組件。基板001可包括紙、紙板、合成紙、塑膠膜及/或可由印刷裝置(例如，印刷機)處理之其他薄的撓性材料。基板001可係層狀結構且可呈一薄片形式。在一項實施例中，電路002包含具有按一奈米數量級量測之高解析度特徵之電子裝置，諸如半導體晶片及積體電路。

仍參考圖1，電路002包含以充分大以適應本文中所闡述之印刷技術之解析度的至少一個電連接點或導電接觸墊完成之至少一個表面。在一項實施例中，電路002可具有以充分大以適應本文中所闡述之印刷技術之解析度之接觸點完成之相對表面(上表面及下表面)。電路002之墊可具有比通常存在於標準積體電路(IC)技術中之尺寸大得多之尺寸。舉例而言，該等墊可具有大約為一習用IC墊之表面積10倍至30倍之一表面積。此等墊可在積體電路精加工程序中形成且相對於原始(或裸)矽晶粒或晶片之厚度，可不具有任何可察覺厚度增加。

仍參考圖1，一開口(或切除區)(諸如一空隙026)形成於基板001中。在一項實施例中，空隙026經組態以具有與電路002相同之形狀及相同之大小，以使得電路002裝配於空隙026中。另一選擇為，空隙026可稍微大於電路002。儘管圖解說明一方形空隙，但其他空隙亦可經形成以匹配電路002之一形狀，且可係足夠大以容納電路002。

仍參考圖1且參考圖2，如方向箭頭003所指示，將電路002定位在空隙026中。電路002在定位於空隙026中時可(舉例而言)藉助一黏合劑貼附(例如，接合或緊固)至基板001。應理解，黏合劑在不覆蓋電路002之上表面上之一或多個電墊之情形下將電路002接合至基板001。

仍參考圖1及圖2且參考圖3，本發明之另一態樣包含將電路002貼附至基板001，以使得電路002之至少一個表面與基板001之至少一個表面共面(或齊平)。另一選擇為，電路002之上表面及下表面兩者可與基板001之各別相對表面共面(或齊平)。

參考圖4，其將電路002展示為緊固於空隙026中(參見圖1至圖3)，且將電路002展示為具有提供於晶片002之一上表面006上之四個導電墊003。導電墊003可具有大約為習用CI墊之表面積10倍至30倍之一表面積。

參見圖5，在墊003之部分上方、在電路002之上表面006之一部分上方且在基板001之一部分上方印刷導電跡線004。在一項實施例中，跡線004包括導電墨水。跡線004 之印刷可係藉由任何適合印刷裝置及任何相容印刷製程(諸如噴墨、絲網印刷或衝壓)來執行。跡線004可固化(例如，乾燥)以形成延伸於墊003與基板001上之一位置(未展示)之間的複數個離散電互連件。如本文中所使用，術語「墨水」包含用於在一基板上形成一所要圖案之各種不同物質，舉例而言，藉由乾燥固化之液體墨水、靜電沈積在一所要位置中(例如，調色劑)且接著熱固化/熔化至一基板之一表面上藉此形成一連續導電層之膏及粉末。其他實例包含藉助高強度光叢發閃速固化之墨水，該等高強度光叢發有效地升高墨水之表面溫度至1000度或1000度以上，從而將墨水之金屬顆粒瞬時燒結成一相連之金屬表面。術語「固化」在本文中用於指代一墨水自首先沈積於基板上之時間直至該墨水達到一半持久狀態所經歷之程序。固化之實例包含乾燥、加熱、熔化及曝光。另外，或作為一替代實例，本發明可採用上文未特定闡述之其他墨水及其各別固化程序。

參考圖5，在一項實施例中，每一跡線004在形成另一導電接觸墊(未展示)以用於後續經由至另一電子裝置或元件之電(例如，歐姆)連接電連接至外界的基板001上之位置處具有一端子端。亦即，每一跡線004可經由形成於基板001上之導電接觸墊而在電路002與額外電路(未展示)之間建立一電連接。在一項實施例中，形成於基板001上之該等導電接觸墊係以一標準通用串列匯流排(USB)組態形成，，其具有由USB標準所規定之寬度及長度且根據該USB標準彼此間隔開。在該實施例中，形成於基板001上之導電接觸墊可實體連接至一電腦之一USB埠，且因此可電連接且歐姆連接至該電腦之該USB埠。

仍參考圖5，應理解，電路002與基板001之間的轉變建立一介面且跡線004跨越該介面。跡線004中之每一者可起不同作用，此取決於該跡線所連接之電路002之墊。舉例而言，一個跡線可經組態以傳輸資料，而另一跡線可經組態以接收資料。

參考圖6及圖6A，其圖解說明包含一特定厚度之一基板008及具有一類似厚度之電路007之一組件之另一實施例。在此實施例中，電路007可包括印刷在一層狀基板(例如，層壓紙)上之電路。基板008可係總體厚度與電路007之一厚度類似之一層狀載體，諸如紙。基板008包含與電路007實質上相同大小之一開口009(空隙或切除區)。電路007在至少一個表面上以所展示之連接墊010完成。

仍參考圖6及圖6A，可沿著方向011移動電路007且將其放置在基板008之開口009中，且可將電路007附接至基板008。此外，可使其最外表面與基板008之各別最外表面處於一共面關係來定位電路007。

任何相容印刷製程可用於將導電墨水012施加至電路007之一頂部表面(包含導電墊010)及載體008。每一墨水跡線012可覆蓋電路007之一部分，從而形成至一既定墊010且跨越電路007與基板008之間的介面且跨越基板008之一電連接，因此提供將電路007與其他電路及/或外界連接之機會。

本文中所闡述之例示性電子組件可包含在第12/604,300號美國專利申請案中進一步闡述之各種其他態樣，該美國專利申請案以引用之方式併入本文中。

在此文件中揭示之各種發明係有利的，此乃因藉助具有一極高解析度及極小特徵大小(通常按奈米量測)之技術製作之電路可經由導電跡線與其他電子電路便宜地電連接，該等導電跡線係使用比電路中所使用的大一或多個數量級之印刷技術、解析度及特徵大小來形成。

亦值得注意的係可將所使用之導電墨水印刷在基板008或基板001中固有之一變化形貌上。該變化形貌可係由於基板之紙含量、基板001與電路002之間的一高度差、基板008與電路007之間的一高度差、基板001與電路002之間的介面處之一間隙，及/或載體008與印刷電路007之間的介面處之一間隙。

參考圖8，跡線015之厚度及組成可經選擇，以使得一旦印刷在包含電路016與基板036之間的介面之變化形貌上，即使係變化形貌，導電跡線015亦充當一可靠電導體。跡線015可係使用習用印刷方法沈積在變化形貌上，以使得當最初沈積時，跡線015包括能夠貼合於變化形貌之未固化導電墨水。此外，未固化墨水之一表面張力可防止墨水遠離變化形貌流動且因此而不保持與變化形貌貼合。當墨水固化時，其可保持與變化形貌貼合，藉此形成至(舉例而言)一墊(諸如，圖1至圖5之墊003或圖6至圖7之墊010)之一可靠電連接。

將文字及/或圖形印刷在紙上所使用之正常印刷容差及解析度係可接受的，此乃因跡線015僅需要與電路016之表面上之過大墊之某一部分形成可靠電接觸而不接觸電路016之其他墊。

參考圖9，在設計導電跡線時，可將用於沈積形成跡線之導電墨水之一印刷製程之容差及解析度考量在內。舉例而言，在一個設計中，跡線018可在墊017之一寬度內居中。然而，在實際實施方案中，儘管設計如此，但跡線可如實際跡線019及實際跡線021所圖解說明印刷在中心之左側，此乃因印刷製程之容差可係不足夠精確以將跡線沈積在墊之中心。類似地，基於所設計跡線018之一實際跡線可係在中心之右側，如實際跡線021及022所圖解說明，且可由於印刷製程之相對粗糙容差而不具有與所設計跡線018相同之矩形形狀。

仍參考圖9，注意儘管其變化形狀，但實際跡線019、020、021及022可全部提供至墊017之充足電連接且由於其不與毗鄰於墊017之墊實體接觸而可全部與該等毗鄰墊電絕緣。

儘管印刷製程之相對粗糙容差，但印刷製程之容差係已知且在設計跡線寬度及毗鄰墊之間的間隔中可予以依靠。因此，毗鄰墊可係彼此間隔開，以使得當印刷連接至一個墊之一既定寬度之一跡線時，該跡線不與一毗鄰墊電接觸。此外，跡線寬度可經設計，以使得當將印刷製程容差考量在內時，基於該設計之實際跡線將具有充足寬度以保持導電而不發生短路。

可使用各種導電墨水，包含DuPont之基於銀之墨水4929N、DuPont之基於碳之墨水7105、Vorbeck Materials之基於奈米顆粒之Vor墨水或Applied Nanotech Holdings股份有限公司之基於銅之導電墨水。另外或另一選擇為，可使用其他導電墨水。

按照條例，已使用在結構及方法特徵上或多或少特定之語言闡述了本發明。然而，應瞭解，本發明並不限於所展示及闡述之特定特徵，此乃因本文中所揭示之構件包括實行本發明之各種形式。因此，本發明係以其在根據等效原則適當解釋之隨附申請專利範圍之恰當範圍內之形式或修改中之任一者來主張。

001‧‧‧基板

002‧‧‧電路

003‧‧‧導電墊/方向箭頭

004‧‧‧導電跡線/跡線

006‧‧‧上表面

007‧‧‧電路

008‧‧‧基板

009‧‧‧開口

010‧‧‧連接墊/既定墊/墊

011‧‧‧方向

012‧‧‧導電墨水

015‧‧‧導電跡線/跡線

016‧‧‧電路

017‧‧‧墊

018‧‧‧所設計跡線/跡線

019‧‧‧實際跡線

020‧‧‧實際跡線

021‧‧‧實際跡線

022‧‧‧實際跡線

026‧‧‧空隙

036‧‧‧基板

圖1圖解說明根據一實施例之一基板及電路之一透視圖。

圖2圖解說明根據一實施例之一基板及電路之一側視圖。

圖3圖解說明根據一實施例之一電子組件之一側視圖。

圖4圖解說明根據一實施例之一電子組件之一片斷俯視圖。

圖5圖解說明根據一實施例之一電子組件之一片斷俯視圖。

圖6圖解說明根據一實施例之一電子組件之一分解透視圖。

圖6A圖解說明根據一實施例之電路之一俯視圖。

圖7圖解說明根據一實施例之一電子組件之一片斷俯視圖。

圖8圖解說明根據一實施例之一電子組件之一側視圖。

圖9圖解說明根據一實施例之電子組件之不同俯視圖。

001‧‧‧基板

002‧‧‧電路

003‧‧‧導電墊/方向箭頭

026‧‧‧孔隙

Claims

一種電子組件，其包括：一基板，其中該基板包括具有相對側之層壓紙(laminated paper)；一電子電路模組，其緊固至該基板且包括至少一個導電接觸墊，其中該電子電路模組包括具有與該層壓紙之該等相對側實質上共面之相對側之積體電路；及導電墨水，其將該至少一個導電接觸墊與該基板上之一位置電連接，其中在該位置處，該導電墨水經組態以用於與額外電路之歐姆連接。
如請求項1之組件，其中該額外電路包括一電腦中之一USB埠，且其中該導電墨水在該基板上之該位置處形成另一導電接觸墊，且其中該另一導電接觸墊電耦合至該USB埠。
如請求項1之組件，其中該至少一個導電接觸墊包括複數個導電接觸墊，且其中該導電墨水包括複數個離散導電跡線，每一跡線接觸一個導電接觸墊。
如請求項1之組件，其中該基板包括具有一第一厚度之紙，且其中該電子電路模組包括具有與該第一厚度實質上相同之一第二厚度之一矽晶片。