TWI492058B - 用於記憶體存取之方法及裝置及記憶體器件 - Google Patents

用於記憶體存取之方法及裝置及記憶體器件 Download PDF

Info

Publication number
TWI492058B
TWI492058B TW098126237A TW98126237A TWI492058B TW I492058 B TWI492058 B TW I492058B TW 098126237 A TW098126237 A TW 098126237A TW 98126237 A TW98126237 A TW 98126237A TW I492058 B TWI492058 B TW I492058B
Authority
TW
Taiwan
Prior art keywords
column
memory
access
address
mask
Prior art date
Application number
TW098126237A
Other languages
English (en)
Other versions
TW201011545A (en
Inventor
Troy A Manning
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201011545A publication Critical patent/TW201011545A/zh
Application granted granted Critical
Publication of TWI492058B publication Critical patent/TWI492058B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

用於記憶體存取之方法及裝置及記憶體器件
操作電子器件包括電力之消耗。電力之消耗可導致與加熱相關聯之電源資源的耗盡、增加的運轉成本及效能降級，以及與電子器件中之電流流動相關聯的其他效應。在諸如記憶體之複雜器件中，存在眾多運轉電流路徑。
以下實施方式參看藉由說明來展示本發明之各種實施例之附圖。充分詳細地描述此等實施例以使熟習此項技術者能夠實踐此等及其他實施例。可利用其他實施例，且可對此等實施例進行結構、邏輯及電氣改變。因為一些實施例可與一或多個其他實施例組合以形成新的實施例，所以各種實施例未必相互排斥。因此不以限制性意義來理解以下實施方式。
圖1展示根據本發明之各種實施例之包括在不存取一記憶體陣列中之一列之所有記憶單元的情況下存取該列之記憶單元的部分的方法的特徵。此處，存取可意謂(例如)啟動、啟用、起動(fire)或接通。記憶體陣列為可根據複數個參數經邏輯配置之記憶單元的系統配置。此處，一部分(portion)可意謂(例如)一段(section)、區段(segment)、群、子陣列或部(part)。在各種實施例中，每一記憶單元可根據兩個參數之值經定址。可將該兩個參數稱作列及行。記憶單元可邏輯地位於根據列之值及行之值唯一索引之記憶體陣列中。列及行不限於特定實體定向或線性關係。此處，一記憶體陣列之一列為可由經指派至列值之解碼器同時存取之一群記憶單元，使得該群記憶單元為可由該列之一給定值的列解碼器同時存取的最大數目之記憶單元。此處，一記憶體陣列之一行為可由經指派至行值之解碼器同時存取之一群記憶單元，使得該群記憶單元為可由該行之一給定值的行解碼器同時存取的最大數目之記憶單元。
在110處，回應於存取一記憶體陣列中之記憶單元的請求而產生一列位址遮罩。該列位址遮罩可經產生作為待經阻止接收一整列之存取信號之該列的一或多個記憶單元的位址。此等經定址之記憶單元可小於該列之所有記憶單元。除作為該整列之列位址之外，該位址還可經提供作為位元。
該整列之存取信號可基於該列位址自列位址解碼器產生，且置於記憶體陣列之一全域存取線上，其中額外位元用以提供阻止功能。在各種實施例中，可將存取線實現為字線。或者，該列位址遮罩可經產生作為一列之待存取之一或多個記憶單元(但小於該列之所有記憶單元)的位址。在各種實施例中，在回應於存取資料之請求而產生列位址遮罩的情況下，該列位址遮罩大體上即時創建，亦即，該列位址遮罩在經請求時創建。
在120處，藉由使用該列位址遮罩，該記憶體陣列之一列之複數個記憶單元的一部分經存取，使得該列之記憶單元的一剩餘部分保持未經存取，經存取之部分小於該列之所有記憶單元。該經存取之部分可使用該列遮罩位址來存取，以阻止一列之區域存取線接收存取耦接至此等區域存取線之記憶單元的信號，其中該等區域存取線為與一給定列相關聯之區域存取線中的一或多者，但小於所有該等區域存取線。
在一記憶體陣列之每一列處於與一全域存取線的一一對應關係(one-to-correspondence)中的情況下，該全域存取線可經由複數個驅動器將信號提供至該列之所有記憶單元。在每一驅動器經指派至該列之一或多個記憶單元(但非所有記憶單元)的情況下，該列之由每一驅動器所控制之存取線的該部分提供一區域存取線。每一區域存取線耦接至一或多個記憶單元。每一區域存取線可耦接至記憶單元中之一電晶體的一閘極。所產生之列位址遮罩允許存取該列之信號被阻止接通對應於存取線之指定部分的區域存取線之驅動器。在驅動器未接通之情況下，電晶體之相應閘極未接收適當信號以回應於存取記憶單元之請求而存取相應記憶單元。或者，記憶體可經配置，使得列位址遮罩提供針對經請求之記憶體存取而待存取的區域存取線的位址。
在一實施例中，使用與對應於待存取之一列的複數個區域存取線驅動器相關的列位址遮罩，使得該複數個區域存取線驅動器中之一或多個區域存取線驅動器在針對該列之該等區域存取線驅動器中的一或多個其他者回應於記憶體存取請求而接通時不接通。在一實施例中，在區域存取線驅動器之第二集合回應於存取該列上之記憶體位置的請求而保持關閉的情況下，藉由接通區域存取線驅動器之第一集合而使用一列位址遮罩來存取一記憶體陣列之一列的記憶單元的一部分，其中區域存取線驅動器之第一集合及第二集合兩者皆對應於該列。保持關閉之區域存取線驅動器的數目可在數目方面大於接通之區域存取線驅動器的數目。
在各種實施例中，在不接通一整列之情況下接通該列的多個部分允許減少經消耗以存取記憶體中之記憶單元之功率的量。對一列之此部分選擇與諸如DRAM(其中跨越所有行接通一完整的存取線以存取該列的一部分)之習知記憶體相比，允許在存取操作(諸如，讀取操作、寫入操作及再新操作)中更有效地使用電力。在各種實施例中，列位址遮罩向列存取操作提供另一維數。在該等實施例中，可藉由除選定列之列位址外還使用位址之一集合來接通(其亦可等效地稱作起動、啟動或存取)一列之任一部分或多個部分。位址之額外集合可經設定與若干列正交，其中額外位址之功能為遮蔽特定列部分以防接通。此遮蔽操作創建可定址空間之多個子頁，其允許諸如DRAM之記憶體相對於同一類型之習知記憶體顯著地減少許多類型之記憶體陣列存取的電流使用。
舉例而言，若存取操作僅自單一行讀取或寫入至單一行，則可起動列之一最小部分(視給定架構之行的數目而定，1/8th 、1/16th 或1/Nth )，從而節省存取電流之一大部分。若選擇半頁用於存取，則可起動該列之多個部分。若將存取一整頁或將執行列再新，則可起動整列。
圖2說明根據本發明之各種實施例之包括產生一列遮罩位址以在不存取一記憶體陣列之一列之所有記憶單元的情況下存取該列之一或多個記憶單元的方法的特徵。在210處，接收一記憶體陣列之一列位址及一行位址連同該記憶體陣列中待存取之多個記憶單元，其中該記憶體陣列具有一對應於該列位址之列，且該列具有複數個記憶單元。待存取之記憶單元的數目可經提供作為所要之資料的量。所要資料之量可經請求作為介於1位元組至大量位元組之間的位元組的數目。每位元組所請求之記憶單元的數目可視記憶體架構而定。位元組之最大數目可視記憶體陣列大小及/或記憶體陣列相關聯之應用而定。存取之請求可由列遮罩產生器接收。列遮罩產生器可經組態以與記憶體分離及與起始該請求之處理器分離。或者，列遮罩產生器與記憶體及/或一處理器可位於一積體電路晶粒上。
在220處，產生一列遮罩位址，其用於在不存取該列之所有記憶單元的情況下存取該列之一或多個記憶單元。列遮罩產生器對用於向記憶體陣列進行存取之請求進行解碼，且當存取該列之其他記憶單元時產生一提供該列之被阻止存取之一或多個記憶單元的位址的列位址遮罩。或者，列遮罩產生器對用於向記憶體陣列進行存取之請求進行解碼，且產生一僅為該列之待存取之一或多個記憶單元提供位址的列位址遮罩。
在230處，在產生該列遮罩位址之後，以適當格式提供存取該列之記憶單元的該列遮罩位址。對於在記憶體外部經組態之列遮罩產生器，適當格式可包括全域列位址及行位址連同列遮罩位址，其中記憶體經配置以接收該等全域位址及該列遮罩位址。對於在記憶體外部經組態之列遮罩產生器，適當格式可包括行位址連同列遮罩位址。
記憶體可經配置以接收行位址及識別區域存取線之該列遮罩位址。經識別之區域存取線可視記憶體經建構之架構而經組態以接收存取信號或被阻止接收該信號。區域存取線可與將信號提供至區域存取線之驅動器相關。在各種實施例中，在列遮罩位址回應於存取資料之請求而提供的情況下，大體上即時提供該列遮罩位址的供應，亦即，該列遮罩位址在經請求時創建。
圖3展示根據各種實施例之具有一遮罩產生器310以在不存取一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分的裝置300的方塊圖。遮罩產生器310可經組態以接收存取記憶體之記憶體陣列中之記憶單元及產生針對該記憶體之列遮罩位址的請求。遮罩產生器310可充當請求解碼器，該請求解碼器之輸出包括一列遮罩位址。該請求可包括一列位址，且所產生之列遮罩位址可包括一與該列位址正交之位址。該請求可包括一列位址及一或多個行位址。
該列遮罩位址可與存取之記憶單元的數量相關。該列遮罩位址可經產生作為一列之一部分的位址，其中該部分就其整體而言小於該列。所產生之列遮罩位址可指示記憶體陣列之一列之對應於該列位址的不應存取的部分的一集合，而該列之對應於該列位址的其他部分應被存取。或者，所產生之列遮罩位址可指示記憶體陣列之一列之對應於該列位址的待存取的部分的一集合，而該列之對應於該列位址的其他部分應保持未經存取。
圖4展示根據各種實施例之具有一遮罩產生器410以在不存取一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分的裝置400的方塊圖。遮罩產生器410經組態以在不存取一記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元的一部分。遮罩產生器410包括：一請求輸入端415，其接收存取記憶體陣列中之記憶單元的請求；一請求解碼器425，其經配置以回應於該請求而判定該列之記憶單元之用於存取的部分；及一控制單元435，其調節針對該記憶體陣列之信號以存取該列之記憶單元。由請求解碼器425所接收之請求可包括一列位址、一行位址，及用於存取之記憶單元的數量。該請求可自諸如(但不限於)處理器之控制器接收。
基於自該請求所提取之一列位址及一或多個行位址的控制單元435可將信號提供至經指派至對應於該列位址之該列的一或多個區域存取線。一或多個信號可用以存取該列之記憶單元的一部分，使得該列之未經存取的記憶單元保持未經存取，而存取記憶單元之該部分。在各種實施例中，控制單元435輸出作為記憶體陣列之列遮罩位址的信號。或者，控制單元435可經組態以傳遞一或多個信號，該一或多個信號經指引以控制記憶體器件中之一列之記憶單元的一部分來阻止存取此等記憶單元，而存取該列之其他記憶單元。或者，控制單元435可經組態以產生信號，以便僅被指引至經選擇用於存取之記憶體信號的一或多個存取線。
裝置400可包括遮罩產生器410提供信號所至之記憶體器件。該等信號可用以在不存取該記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分。遮罩產生器410可位於記憶體器件外部。遮罩產生器410可藉由各種機制耦接至記憶體器件。在各種實施例中，列遮罩產生器可經實施以允許記憶體控制器更緊密地耦接至一系統中之(多個)中央處理單元(CPU)或直接併入CPU中。
圖5A至圖5C說明根據各種實施例之具有一記憶體器件之遮罩產生器的實例配置。圖5A展示封裝513中之遮罩產生器510，其藉由至封裝523中之記憶體器件520的一或多個插腳的導電連接而耦接至記憶體器件520。遮罩產生器510可在封裝513中經組態為封裝513之多個組件中的一者，該等組件用以處置處理器、記憶體器件520、其他記憶體器件與各種介面之間的通信。該等通信可處置針對各種記憶體之記憶體請求。
圖5B展示藉由導電連接而耦接至一或多個記憶體器件540-1、...、540-N之遮罩產生器530。記憶體器件540-1、...、540-N可分別在晶粒547-1、...、547-N上經構造，其中遮罩產生器530在另一晶粒537上經構造。遮罩產生器530及記憶體器件540-1、...、540-N可安置於同一積體電路封裝539中。
圖5C展示遮罩產生器550，其與記憶體器件560安置於同一晶粒555上。傳導線552將遮罩產生器550耦接至記憶體器件560之通道陣列存取通道(array access)570以能夠存取記憶體陣列565。晶粒555可為封裝中之單一晶粒或可經配置為積體電路封裝中之晶粒之一群的一部。
圖6說明根據各種實施例之經配置以在不存取一記憶體陣列之一列上之所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分的記憶體器件600。記憶體器件600包括基板605上之記憶單元的陣列620，該基板具有陣列620之列630的複數個記憶單元625-1、...、625-M、經指派至陣列620之列630的複數個存取線635-1、635-2、...、635-N，及存取列630之記憶單元625-1、...、635-M的複數個驅動器640-1、640-2、...、640-N。每一存取線635-1、635-2、...、635-N耦接至列630上之一或多個記憶單元以在不存取列630上之其他記憶單元的情況下操作性地存取該一或多個記憶單元。舉例而言，存取線635-1可經存取以在不存取記憶單元625-(K+1)、...、625-M之情況下存取記憶單元625-1、...、625-K。視記憶體存取操作而定，可藉由存取經指派至列630之所有存取線635-1、...、635-N來存取所有記憶單元625-1、...、625-M。
每一驅動器640-1、640-2、...、640-N對應於一耦接至列630之不同存取線635-1、635-2、...、635-N，以將存取信號提供至其相應存取線635-1、635-2、...、635-N。如圖6A中所展示，根據各種實施例，一給定存取線(諸如，存取線635-1、635-2、...、635-N中之一者)可耦接至對應於該給定存取線之每一記憶單元625之電晶體626的閘極628。
記憶體器件600可藉由列630上之經有效分割成多個群的記憶單元625-1、...、625-M來建構，其中每一群耦接至經指派至列630之存取線635-1、635-2、...、635-N中的一不同者。每一群可具有列630之相同數目的記憶單元。或者，列630之記憶單元的數目針對每一群可變化。一群中之記憶單元的數目可介於列630之一個記憶單元至列630之除一之外的任意個記憶單元之間。
圖6展示記憶單元、存取線及驅動器之方塊圖，記憶體器件600中之該等物件的配置不限於如圖6上所展示之此等特徵的相對位置。舉例而言，驅動器可配置於該驅動器存取之一或多個記憶單元之相應群的任一側上，使得記憶體器件600之晶粒上的經分割之記憶單元之各群之間的間距比同一群中之兩個記憶單元之間的間距大。
解碼器660可經組態以接收請求，及選擇經指派至列630之存取線以在不存取列630之所有記憶單元625-1、...、625-M的情況下存取列630之記憶單元的一部分。記憶體器件可結合解碼器660經配置，以選擇經指派至列630之存取線中的一者以在不存取列630之所有記憶單元的情況下存取列630之記憶單元625-1、...、625-M的一部分。選定之存取線可經存取以存取一個記憶單元或存取小於列630上之記憶單元總數目的複數個記憶單元。記憶體器件可結合解碼器660經配置，以選擇經指派至列630之複數個存取線以在不存取列630之所有記憶單元的情況下存取列630之記憶單元625-1、...、625-M的一部分。解碼器660可位於基板605外。或者，解碼器660可位於基板605上。
記憶體陣列620中之其他列可以與列630之方式相似的方式組態。記憶體陣列620可包括複數個列630、...、630-R。與列630相似，每一列具有複數個存取線，其中個別列之每一存取線耦接至該個別列上之一或多個記憶單元，以在不存取該個別列上之其他記憶單元的情況下操作性地存取該一或多個記憶單元。該等個別列之複數個存取線中的每一者可操作以選擇性地存取記憶體器件600之可定址空間的子頁。
圖7展示根據各種實施例之使用額外列位址位元以在不存取一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分的記憶體器件700的表示。作為一實例，記憶體器件700經展示為具有一記憶體陣列(具有256個全域存取線)之2M(2,048,000個位元)核心記憶體器件，其中將每一存取線分割成8個區域存取線。列位址用以選擇存取線WLn ，且列遮罩位址提供位元RM0至RM7以選擇性地存取每一個別部分中之記憶單元。RM0至RM7位元允許一或多個部分經選擇用於存取。在RM0開始存取記憶單元之第一部分的情況下，提供RM1至RM7，使得WLn *RMx(x=1、2、...、7)將記憶單元之對應於WLn 的剩餘部分維持未經存取。在僅RM0開始允許藉由存取全域存取線WLn 而存取的情況下，記憶單元之對應於存取線WLn 的1/8(8000個位元)在存取操作中為作用的。在對應於RMx之記憶單元未經存取的情況下，無電流流過個別感應放大器707及709。該組態與不包括在不存取一記憶體陣列之一列的所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分的列位址記憶單元的相應記憶體類型比較，減少功率消耗。
圖8展示根據各種實施例之具有一記憶體陣列之記憶體器件800的表示，在該記憶體陣列中存取一選定列的一半。圖8展示在該列之一半經存取的情況下所選擇的512個列中的一者。在此狀況下，8個記憶單元經提供用於自行解碼器817所提供之一全域行位址的每一個十六分之一。在該列之一半經存取的情況下，感應放大器807及809中之一半操作，該情形比當存取整列時使用更少電力。在各種實施例中，一記憶體器件包括一具有多個(不限於512個)可選擇列之記憶體陣列，其中該列之一部分(不限於一半)可在不存取所有該列之情況下經存取，以存取該列之記憶單元。
圖9展示根據各種實施例之指示驅動器相對於相應記憶單元之相對位置以在不存取一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分的記憶體陣列920的表示。記憶體陣列920包括一列930，其具有記憶單元925-1、...、925-K、925-(K+1)、...、925-(L-1)、925-L、...、925-M。將此等記憶單元分割成形成多個部分之多個群。舉例而言，記憶單元925-1、...、925-K形成一部分，記憶單元925-(K+1)及其他記憶單元(未圖示)形成一部分，記憶單元925-(L-1)及其他記憶單元(未圖示)形成一部分，且記憶單元925-L、...、925-M形成一部分。列930不限於分割成四部分。
一部分中之每一記憶單元可沿著列930自一個記憶單元至另一記憶單元大體上以相等距離隔開。一部分之最後記憶單元可沿著列930與開始另一部分之下一記憶單元以大於其部分內之記憶單元間距的距離隔開。此額外間距可用以定位區域驅動器以個別地存取記憶單元之各部分。記憶單元925-1、...、925-K耦接至驅動器935-1，記憶單元925-(K+1)及其他記憶單元(未圖示)耦接至另一驅動器(未圖示)，記憶單元925-(L-1)及其他記憶單元(未圖示)耦接至另一驅動器(未圖示)，且記憶單元925-L、...、925-M耦接至驅動器935-N。
額外間距可經實現為一架構中之增加的陣列間距，在該架構中，記憶體陣列並非一列中可存取之所有行的單一鄰近區塊。在諸如DRAM之記憶體中，一陣列區塊通常含有列線帶(tie)(「縫線」)或產生記憶體陣列中之小間隙的記憶單元板帶的組合。列線帶為記憶體陣列之導電層，一列之記憶單元的一部分藉由其存取線而連接至該導電層，其中該部分小於該列之所有記憶單元。記憶單元板為位於任何一個子陣列中之所有DRAM記憶單元共同的參考端子。記憶單元板帶為將兩個或兩個以上記憶單元板彼此連接或連接至參考電壓的導電連接。在各種實施例中，在此等縫線處，間距可在不顯著增大整體晶粒大小之情況下針對各部分經進一步擴展。增加之間距為由來自列位址遮罩產生器950之列遮罩位元所啟用的一部分驅動器或啟動節點(boot node)提供空間。啟動節點為當切換至高電壓時首先預充電至某一位準(通常，VDD -Vt )，接著「經啟動」(或經升壓)至高於VDD 之某一位準以提供驅動電壓的連接點，其中VDD 為器件之供應電壓且Vt 為電晶體臨界電壓。區域驅動器可經實現為反相器、位準轉譯器或啟動節點。n-通道及p-通道感應放大器之共同匯流排亦可藉由用於感應放大器分離之區域控制而以此等間隙分離。可基於由遮罩位元所控制之額外切換或非切換來僅接通一列線之多個小部分。接通可在主列解碼器已起動以存取全域存取線955之後出現。在各種實施例中，列位址遮罩產生器950藉由關於內建於給定記憶體設計中之特定陣列架構的資訊來構造，使得列位址遮罩產生器950具有關於記憶體是否具有縫線間隙及可經遮蔽之區域驅動器的資訊。
列位址遮罩產生器950可經實現為一列位址緩衝器及/或解碼器之一部分，該列位址緩衝器及/或解碼器提供額外位元以遮蔽記憶單元之一或多個部分免於由相應全域存取線之通道來存取。來自列位址遮罩產生器950之額外位元可經提供至驅動器935-1、...、935-N作為啟用信號。該等啟用信號可經提供，使得與全域存取線上之作用信號組合的啟用信號將驅動器935-1、...、935-N中之一或多者維持在關閉或未經存取的狀態中。列位址遮罩產生器950之使用允許對列930上之記憶單元的存取的動態可選擇性。動態可選擇性之粒度視記憶單元每一部分沿著列930之數目而定。隨著一部分中之用於存取的可選擇記憶單元的數目減少，在列930上之剩餘記憶單元未經存取的情況下，記憶體陣列中之間距變大，該情形增大半導體晶粒上之陣列面積。
在一列位址、多個行位址及資料之量經請求的情況下，列位址遮罩產生器950提供有效地填充列位址遮罩之資訊，使得記憶體具有在記憶體陣列920中，資料(諸如)於讀取操作中或寫入操作中將於何處被存取的資訊。在列位址遮罩經填充之情況下，當起動諸如列930之一列時，遮蔽且不起動列930之一部分。此過程可節省在正常情況下可能被浪費之電力的一大部分。在一實施例中，處於記憶體陣列920之一末端處的列解碼器起始諸如列930之一列的存取，該列藉由使用全域存取線驅動器來存取全域存取線955而橫穿多個行的整個伸展長度(stretch)。
在全域存取線955耦接至一系列階層定址之區域存取線驅動器935-1、...、935-N的情況下，實際存取實體列線者正是區域存取線驅動器。列位址遮罩產生器950允許擁有列遮罩能力，使得區域存取線驅動器中之若干者可維持未經存取，而存取區域存取線之部分以提供在請求中所識別的記憶體存取。在區域存取線驅動器層級，對來自列位址遮罩產生器950之資訊進行定址的額外少量位元對列930之可維持免於存取的各部分進行定位。
在操作中，大體上同時接收列位址及該或該等列遮罩位元。該等列遮罩位元指示列之哪一部分將實際在讀取操作或寫入操作中被存取。當存取由列位址所識別之列時或剛好在存取該列之前，遮罩位元經設定，使得僅經存取之區域存取線驅動器為存取操作中涉及之區域存取線驅動器。由於每一存取線驅動器耦接至記憶單元之一群，因此由於一群中之記憶單元的數目大於一，可存取比與存取操作相關聯的量大的記憶單元。儘管可存取過量記憶單元，但給定列的記憶體存取中未涉及的其他記憶單元保持未經存取。
為回應於存取請求而存取記憶單元，存取一全域存取線驅動器，且區域存取線驅動器(但僅對應於該請求之區域存取線驅動器)接通，使得給定列之多個區域存取線驅動器保持未經存取。在各種實施例中，存取與給定列相關聯之感應放大器之僅一部分(小於全部)。行存取操作及I/O操作可以與習知記憶體之操作方式相似的方式進行。
如圖1至圖9中所說明但不受此等圖限制之結構的各種實施例可使用習知技術在諸如記憶體器件之積體電路中建構。適用於包括DRAM、靜態隨機存取記憶體(SRAM)、同步動態隨機存取記憶體(SDRAM)、同步圖形隨機存取記憶體(SGRAM)、雙資料速率動態ram(DDR)及雙資料速率SDRAM之記憶體類型之各種過程技術可用以製造如本文中所教示之記憶體的各種實施例。各種實施例之結構可經實現於模擬封裝(simulation package)中，該等模擬封裝可經配置為軟體、硬體，或軟體與硬體封裝之組合以模擬各種實施例及/或各種實施例的操作。
圖10展示根據本發明之各種實施例之電子系統1000之各種特徵的方塊圖。電子系統1000可以各種方式形成，諸如將電子系統1000之個別組件耦接在一起或使用習知技術將該等組件整合至一個或多個單元中。電子系統1000可包括耦接至一處理器1004之一或多個記憶體器件1002。記憶體器件1002可經配置為多個封裝積體電路。記憶體器件1002可形成於一基板1003上。基板1003可包含用於使用習知半導體處理技術而形成記憶體器件中的材料。記憶體器件1002包括複數個記憶單元，該複數個記憶單元大體上配置於記憶單元之一或多個記憶體陣列1006中的多個列及多個行中。記憶體器件1002亦可包括列解碼器1008及行解碼器1010。列解碼器1008與列位址緩衝器1014組合操作以接收耦接至處理器1004之一位址匯流排1016上的位址信號。因此，由列解碼器1008及列位址緩衝器1014所接收之位址信號可操作以將記憶體器件1002指引至陣列1006中之一或多個列。類似地，可提供一行位址緩衝器1018，其與行解碼器1010組合而操作以接收位址匯流排1016上之位址信號，使得可將記憶體器件1002指引至陣列1006中的一或多個行。
電子系統1000包括遮罩產生器1005，該遮罩產生器1005經組態以接收來自處理器1004的用以存取記憶體器件1002之記憶體陣列1006中的記憶單元且產生針對記憶體器件1002之列遮罩位址的請求。該列遮罩位址可經配置為一列之一部分的位址，其中該部分就其整體而言小於該列。在各種實施例中，遮罩產生器1005可經組態且可與關於圖1至圖9所論述之遮罩產生器相似或等同地操作。列遮罩位址可除作為列位址外還作為遮罩位元而提供至列位址緩衝器1014及/或列解碼器1008。或者，在一列之每一部分具有其自身位址的情況下，遮罩產生器1005可經組態以對來自處理器1004之請求進行解碼，且將一適當列部分位址提供至列位址緩衝器1014及/或列解碼器1008。遮罩產生器1005可與記憶體器件1002在基板1003上整合。
電子系統1000亦可包括一控制單元1020，該控制單元1020可操作以接收控制/計時匯流排1022上之控制信號及解譯各種記憶體存取請求。一旦藉由接收來自處理器1004之合適控制及位址信號來存取記憶體器件1002，資料即可在耦接至資料輸入/輸出單元1026之資料匯流排1024上傳達至記憶體器件1002或自記憶體器件1002傳達。資料輸入/輸出單元1026可操作以與一感應放大器1012組合而自陣列1006讀取資料或將資料寫入至陣列1006。資料輸入/輸出單元1026可在資料線D0-Dy上輸出資料。
圖11展示具有一控制器1105、一記憶體1125及一遮罩產生器1155之系統1100的方塊圖。系統1100可以各種方式形成，諸如將系統1100之個別組件耦接在一起或使用習知技術將該等組件整合至一或多個單元中。在一實施例中，系統1100亦包括一電子裝置1135及一匯流排1115，其中匯流排1115提供控制器1105與電子裝置1135之間及控制器1105與記憶體1125之間的導電性。在一實施例中，匯流排1115包括一位址匯流排、一資料匯流排及一控制匯流排，每一者獨立組態。在一替代實施例中，匯流排1115使用用於提供位址、資料或控制中之一或多者的共同導線，該等共同導線之使用由控制器1105調節。在一實施例中，電子裝置1135包括以與記憶體1125之方式相似之方式經組態的額外記憶體。
遮罩產生器1155可經組態以接收來自控制器1105的用以存取記憶體器件1125之記憶體陣列中之記憶單元及產生針對記憶體器件1125之列遮罩位址的請求。該列遮罩位址可經配置為記憶體陣列中之一列之一部分的位址，其中該部分就其整體而言小於該列。在各種實施例中，遮罩產生器1155可經組態且可與關於圖1至圖10所論述之遮罩產生器相似或等同地操作。列遮罩位址可除作為列位址外還作為遮罩位元而提供至記憶體器件1125。或者，在一列之每一部分具有其自身位址的情況下，遮罩產生器1155可經組態以對來自控制器1105之請求進行解碼且將一適當列部分位址提供至記憶體器件1125。遮罩產生器1155可耦接至匯流排1115以接收來自控制器1105之請求。或者，遮罩產生器1155可與記憶體器件1002整合於一基板上。
在一實施例中，一或多個額外周邊器件1145耦接至匯流排1115。周邊器件1145可包括可結合控制器1105而操作之顯示器、成像器件、列印器件、無線器件、額外儲存記憶體、控制器件。在一實施例中，控制器1105包括一處理器。在各種實施例中，系統1100包括(但不限於)光纖系統或器件、電光系統或器件、光學系統或器件、成像系統或器件，及資訊處置系統或器件(諸如，無線系統或器件、電信系統或器件，及電腦)。
在各種實施例中，一種用於根據各種實施例之形成一遮罩產生器及/或用以結合一遮罩產生器而操作之一記憶體器件的方法可包括將該遮罩產生器及/或記憶體器件耦接至其他單元以形成一系統。該遮罩產生器及/或記憶體器件可耦接至一系統中之一處理器。系統之構造可包括(但不限於)：形成光纖系統或器件；形成電光系統或器件；形成光學系統或器件；形成成像系統或器件；及形成資訊處置系統或器件(諸如，無線系統或器件、電信系統或器件，及電腦)。
在各種實施例中，具有一遮罩產生器及/或結合一遮罩產生器而操作之一記憶體的結構可形成於其他裝置中，且可形成於經建構為一系統之一部的記憶體器件中。記憶體器件及系統之習知技術可經實施用於形成一遮罩產生器及/或結合一遮罩產生器而操作之一記憶體器件的各種實施例，且用於形成藉由一遮罩產生器及/或結合一遮罩產生器而操作之一記憶體器件來建構的系統，如本文中所描述。
圖12說明根據本發明之各種實施例之包括形成一遮罩產生器之方法的特徵，該遮罩產生器經組態以在不存取一記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元的一部分。在1210處，形成一遮罩產生器。在1220處，在形成該遮罩產生器過程中，該遮罩產生器經組態以在不存取一記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元的一部分。
圖13說明根據本發明之各種實施例之一種方法的特徵，該方法包括在一具有記憶單元之陣列的基板上形成一記憶體，該基板具有該陣列之一列的複數個記憶單元，使得可在不存取該列之其他記憶單元的情況下操作性地存取該列之一或多個記憶單元。在1310處，在一基板上形成記憶單元之一陣列，其中該陣列具有該陣列之一列的複數個記憶單元。在1320處，複數個區域存取線經形成且耦接至該陣列之該列，使得每一存取線耦接至該列之一或多個記憶單元以在不存取該列之其他記憶單元的情況下操作性地存取該一或多個記憶單元。在1330處，複數個驅動器經形成以存取該列之記憶單元，其中每一驅動器對應於一耦接至該列之不同存取線以將存取信號提供至其相應存取線。
圖14說明根據本發明之各種實施例之包括形成一具有一遮罩產生器之系統之方法的特徵，該遮罩產生器經形成以在不存取一記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元的一部分。在1410處，提供一控制器。在1420處，該控制器耦接至一遮罩產生器，其中該遮罩產生器經形成以在不存取一記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元的一部分，其中該列具有複數個記憶單元。
儘管本文中已說明及描述特定實施例，但一般熟習此項技術者將瞭解，經計算達成同一目的之任何配置可替代所展示之特定實施例。各種實施例使用本文中所描述之實施例的排列及/或組合。應理解，以上描述意欲為說明性的，且並非限制性的，且本文中所使用之措辭或術語係用於達成描述而非限制之目的。
300．．．裝置
310．．．遮罩產生器
400．．．裝置
410．．．遮罩產生器
415．．．請求輸入端
425．．．請求解碼器
435．．．控制單元
510．．．遮罩產生器
513．．．封裝
520．．．記憶體器件
523．．．封裝
530．．．遮罩產生器
537．．．晶粒
539．．．積體電路封裝
540-1．．．記憶體器件
540-N．．．記憶體器件
547-1．．．晶粒
547-N．．．晶粒
550．．．遮罩產生器
552．．．傳導線
555．．．晶粒
560．．．記憶體器件
565．．．記憶體陣列
570．．．通道陣列存取通道
600．．．記憶體器件
605．．．基板
620．．．陣列
625．．．記憶單元
625-1．．．記憶單元
625-K．．．記憶單元
625-(K+1)．．．記憶單元
625-L．．．記憶單元
625-M．．．記憶單元
626．．．電晶體
628．．．閘極
630．．．列
630-R．．．列
635-1．．．存取線
635-2．．．存取線
635-N．．．存取線
640-1．．．驅動器
640-2．．．驅動器
640-N．．．驅動器
660．．．解碼器
700．．．記憶體器件
707．．．感應放大器
709．．．感應放大器
800．．．記憶體器件
807．．．感應放大器
809．．．感應放大器
817．．．行解碼器
920．．．記憶體陣列
925-1．．．記憶單元
925-K．．．記憶單元
925-(K+1)．．．記憶單元
925-(L-1)．．．記憶單元
925-L．．．記憶單元
925-M．．．記憶單元
930．．．列
935-1．．．驅動器
935-N．．．驅動器
950．．．列位址遮罩產生器
955．．．全域存取線
1000．．．電子系統
1002．．．記憶體器件
1003．．．基板
1004．．．處理器
1005．．．遮罩產生器
1006．．．記憶體陣列
1008．．．列解碼器
1010．．．行解碼器
1012．．．感應放大器
1014．．．列位址緩衝器
1016．．．位址匯流排
1018．．．行位址緩衝器
1020．．．控制單元
1022．．．控制/計時匯流排
1024．．．資料匯流排
1026．．．資料輸入/輸出單元
1100．．．系統
1105．．．控制器
1115．．．匯流排
1125．．．記憶體
1135．．．電子裝置
1145．．．周邊器件
1155．．．遮罩產生器
圖1說明根據本發明之各種實施例之包括在不存取一記憶體陣列中之一列之所有記憶單元的情況下存取該列之記憶單元的部分的方法的特徵；
圖2說明根據本發明之各種實施例之包括產生一列遮罩位址以在不存取一記憶體陣列之一列之所有記憶單元的情況下存取該列之一或多個記憶單元的方法的特徵；
圖3展示根據本發明之各種實施例之具有一遮罩產生器以在不存取一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分的裝置的方塊圖；
圖4展示根據本發明之各種實施例之具有一遮罩產生器以在不存取一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元的一部分的裝置的方塊圖；
圖5A至圖5C說明根據本發明之各種實施例之具有一記憶體器件之遮罩產生器的實例配置；
圖6說明根據本發明之各種實施例之經配置以在不存取一記憶體陣列之一列上之所有記憶單元的情況下選擇性地存取該列之記憶單元之一部分的記憶體器件；
圖6A說明根據本發明之各種實施例之耦接至一記憶體陣列之一記憶單元中之一電晶體之一閘極的存取線；
圖7展示根據本發明之各種實施例之使用額外列位址位元以在不存取一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元之一部分的記憶體器件的表示；
圖8展示根據本發明之各種實施例之具有一記憶體陣列之記憶體器件的表示，其中在該記憶體陣列中存取一選定列的一半；
圖9展示根據本發明之各種實施例之指示驅動器相對於相應記憶單元之相對位置以在不存取一記憶體陣列之一列之所有記憶單元的情況下選擇性地存取該列之記憶單元之一部分的記憶體陣列的表示；
圖10展示根據本發明之各種實施例之電子系統之各種特徵的方塊圖；
圖11展示根據本發明之各種實施例之具有一控制器及一遮罩產生器以在不存取一記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元之一部分的系統的方塊圖；
圖12說明根據本發明之各種實施例之包括形成一遮罩產生器之方法的特徵，該遮罩產生器經組態以在不存取一記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元的一部分；
圖13說明根據本發明之各種實施例之一種方法的特徵，該方法包括在一具有記憶單元之陣列的基板上形成一記憶體，該基板具有該陣列之一列的複數個記憶單元，使得可在不存取該列之一或多個記憶單元的情況下操作性地存取該列之其他記憶單元；及
圖14說明根據本發明之各種實施例之包括形成一具有一遮罩產生器之系統之方法的特徵，該遮罩產生器經形成以在不存取一記憶體器件之一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元的一部分。
600‧‧‧記憶體器件
605‧‧‧基板
620‧‧‧陣列
625‧‧‧記憶單元
625-1‧‧‧記憶單元
625-K‧‧‧記憶單元
625-(K+l)‧‧‧記憶單元
625-L‧‧‧記憶單元
625-M‧‧‧記憶單元
626‧‧‧電晶體
628‧‧‧閘極
630‧‧‧列
630-R‧‧‧列
635-1‧‧‧存取線
635-2‧‧‧存取線
635-N‧‧‧存取線
640-1‧‧‧驅動器
640-2‧‧‧驅動器
640-N‧‧‧驅動器
660‧‧‧解碼器

Claims (36)

  1. 一種用於記憶體存取之方法，該方法包含：使用一列位址遮罩來存取一記憶體陣列之一列之複數個記憶單元的一部分，該列位址遮罩係回應於存取該記憶體陣列中之記憶單元之一請求而產生，使得該列之記憶單元的一剩餘部分保持未經存取，該經存取的部分小於該列之所有該等記憶單元，該剩餘部分包括複數個可操作記憶單元。
  2. 如請求項1之方法，其中使用一回應於一請求所產生之列位址遮罩包含大體上即時地創建該列位址遮罩。
  3. 如請求項1之方法，其中該方法包含基於一列位址、一行位址及一回應於該請求用於存取之資料的量而產生該列位址遮罩。
  4. 如請求項1之方法，其中該方法包含使用與對應於該列之複數個區域存取線驅動器相關的該列位址遮罩，使得該複數個區域存取線驅動器中之一或多個區域存取線驅動器在針對該列之該等區域存取線驅動器中的一或多個其他者回應於該請求而接通時不接通。
  5. 如請求項1之方法，其中使用一列位址遮罩來存取一記憶體陣列之一列的記憶單元的一部分包含在區域存取線驅動器之一第二集合回應於該請求而保持關閉的情況下，接通區域存取線驅動器之一第一集合，區域存取線驅動器之該第一集合及該第二集合兩者皆對應於該列。
  6. 如請求項5之方法，其中在區域存取線驅動器之一第二 集合保持關閉的情況下接通區域存取線驅動器之一第一集合包含維持針對該列之關閉的區域存取線驅動器比接通的區域存取線驅動器多。
  7. 如請求項5之方法，其中該方法包含存取一針對該列之全域存取線驅動器。
  8. 一種用於記憶體存取之方法，該方法包含：接收一記憶體陣列之一列位址、該記憶體陣列之一行位址，及該記憶體陣列中用於存取之許多資料，該記憶體陣列具有一對應於該列位址之列，該列具有複數個記憶單元；產生一列遮罩位址，用於在不存取該列之所有記憶單元的情況下存取該列之一或多個記憶單元，該列遮罩位址包括該列之一部分之位址，該部分就其整體而言小於該列，使得該產生之列遮罩位址指示該部分中之記憶單元應被存取且於該列中不在該部分中可操作之記憶單元未經存取，或使得該產生之列遮罩位址指示於該部分中可操作之記憶單元未經存取且於該列中不在該部分中之記憶單元應被存取；及提供該列遮罩位址以回應於產生該列遮罩位址而存取該列之記憶單元。
  9. 如請求項8之方法，其中產生一列遮罩位址包含大體上即時創建該列位址遮罩。
  10. 如請求項8之方法，其中提供該列遮罩位址以存取記憶單元包含提供該列遮罩位址以自該等經存取之記憶單元 讀取或寫入至該等經存取之記憶單元。
  11. 如請求項8之方法，其中接收一記憶體陣列之一列位址、該記憶體陣列之一行位址，及該記憶體陣列中用於存取之許多資料包含自一控制器接收該列位址、該行位址及多個位元。
  12. 一種用於記憶體存取之裝置，該裝置包含：一遮罩產生器，其經組態以接收一存取一記憶體陣列中之記憶單元且產生一列遮罩位址的請求，該列遮罩位址包括一列之一部分的位址，該部分就其整體而言小於該列，使得該產生之列遮罩位址指示該部分中之記憶單元應被存取且於該列中不在該部分中可操作之記憶單元未經存取，或使得該產生之列遮罩位址指示於該部分中可操作之記憶單元未經存取且於該列中不在該部分中之記憶單元應被存取。
  13. 如請求項12之裝置，其中該遮罩產生器經組態以大體上即時地產生該列遮罩位址。
  14. 如請求項12之裝置，其中該請求包含一列位址，使得該經產生之列遮罩位址指示該記憶體陣列之一列之對應於該列位址未用於存取之部分的集合，而該列之對應於該列位址的其他部分則經存取。
  15. 如請求項12之裝置，其中該請求包含一列位址，使得該經產生之列遮罩位址指示該記憶體陣列之一列之對應於該列位址用於存取之部分的集合，而該列之對應於該列位址的其他部分則保持未經存取。
  16. 如請求項12之裝置，其中該請求包含一列位址，且該經產生之列遮罩位址包含一與該列位址正交之位址。
  17. 如請求項12之裝置，其中該列遮罩位址與一用於存取之資料的量相關。
  18. 如請求項12之裝置，進一步包含一處理器，其中該遮罩產生器與該記憶體陣列分離，與該處理器分離，或與該記憶體陣列及該處理器兩者分離。
  19. 如請求項12之裝置，進一步包含一處理器，其中該遮罩產生器與該記憶體陣列及/或該處理器一起位於一積體電路上。
  20. 如請求項12之裝置，其中該遮罩產生器經構造為一列位址緩衝器之一部分，該列位址緩衝器提供額外位元以遮蔽該列之該部分免於由一相應全域存取線之一通道存取。
  21. 如請求項12之裝置，其中該遮罩產生器經構造為一列位址解碼器之一部分，該列位址解碼器提供額外位元以遮蔽該列之該部分免於由一相應全域存取線之一通道存取。
  22. 一種用於記憶體存取之裝置，該裝置包含：一遮罩產生器，用於在不存取一記憶體陣列之一列之所有記憶單元的情況下操作性地存取該列之記憶單元的一部分，該遮罩產生器包括：一輸入端，用於接收一存取該記憶體陣列中之記憶單元的請求； 一解碼器，用於回應於該請求來判定該列之記憶單元之用於存取的該部分；及一控制單元，用於調節該記憶體陣列之信號以存取該列之該等記憶單元。
  23. 如請求項22之裝置，其中該請求包含一列位址、一行位址，及一用於存取之資料的量。
  24. 如請求項22之裝置，其中該控制單元經組態以將一信號提供至經指派至該列之一或多個區域存取線以存取記憶單元的該部分，使得該列之該等未經存取的記憶單元保持未經存取，而記憶單元之該部分經存取。
  25. 如請求項24之裝置，其中該控制單元經組態以阻止該信號，使得該信號未被提供至該等未經存取之記憶單元。
  26. 如請求項24之裝置，其中該控制單元經組態以產生該僅經指引至該一或多個存取線的信號。
  27. 如請求項22之裝置，其中該遮罩產生器係構造成一列位址緩衝器或一列位址解碼器之一部分。
  28. 一種記憶體器件，其包含：記憶單元之一陣列，該陣列具有記憶單元之一列；複數個存取線，每一存取線耦接至該列之一或多個記憶單元，以在不存取該列之其他記憶單元的情況下操作性地存取該一或多個記憶單元；及複數個驅動器，用於存取該列之該等記憶單元，每一驅動器對應於一不同存取線，以將一存取信號提供至其相應存取線。
  29. 如請求項28之記憶體器件，其中該列之該等記憶單元被分割成多個群，每一群耦接至該等存取線中之一不同者，每一群具有相同數目之記憶單元。
  30. 如請求項28之記憶體器件，其中該記憶體器件包含一解碼器及安置於一基板上之該陣列，該解碼器經組態以接收一請求，且選擇該等存取線以在不存取該列之所有記憶單元的情況下存取該列之該等記憶單元的一部分。
  31. 如請求項30之記憶體器件，其中該解碼器經組態以選擇該等存取線中之一者，以在不存取該列之所有記憶單元的情況下存取該列之該等記憶單元的一部分。
  32. 如請求項31之記憶體器件，其中該記憶體陣列包含複數個列，每一列具有複數個存取線，一個別列之每一存取線耦接至該個別列之一或多個記憶單元，以在不存取該個別列之其他記憶單元的情況下操作性地存取該一或多個記憶單元，該等個別列之該複數個存取線中之每一者可操作以選擇性地存取可定址空間之一子頁。
  33. 如請求項28之記憶體器件，其中記憶單元之該陣列包括複數個記憶單元板帶，每一記憶單元板帶與該陣列中之一間隙相關聯，使得該複數個驅動器中之一驅動器以間隙安置。
  34. 如請求項28之記憶體器件，其中記憶單元之該陣列包括複數個列線帶，每一列線帶與該陣列中之一間隙相關聯，使得該複數個驅動器中之一驅動器以間隙安置。
  35. 如請求項28之記憶體器件，其中複數個驅動器包括一啟 動節點。
  36. 如請求項28之記憶體器件，其中每一驅動器包括一反相器。
TW098126237A 2008-08-04 2009-08-04 用於記憶體存取之方法及裝置及記憶體器件 TWI492058B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/185,709 US7983108B2 (en) 2008-08-04 2008-08-04 Row mask addressing

Publications (2)

Publication Number Publication Date
TW201011545A TW201011545A (en) 2010-03-16
TWI492058B true TWI492058B (zh) 2015-07-11

Family

ID=41608230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126237A TWI492058B (zh) 2008-08-04 2009-08-04 用於記憶體存取之方法及裝置及記憶體器件

Country Status (3)

Country Link
US (2) US7983108B2 (zh)
TW (1) TWI492058B (zh)
WO (1) WO2010016879A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7983108B2 (en) * 2008-08-04 2011-07-19 Micron Technology, Inc. Row mask addressing
US8983985B2 (en) 2011-01-28 2015-03-17 International Business Machines Corporation Masking sensitive data of table columns retrieved from a database
US8930410B2 (en) 2011-10-03 2015-01-06 International Business Machines Corporation Query transformation for masking data within database objects
US9852080B2 (en) 2015-08-17 2017-12-26 Qualcomm Incorporated Efficiently generating selection masks for row selections within indexed address spaces
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10388355B1 (en) 2017-12-08 2019-08-20 Rambus Inc. Dual-domain memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW476070B (en) * 1999-07-15 2002-02-11 Samsung Electronics Co Ltd Semiconductor memory device and write data masking method thereof
TW487914B (en) * 1999-02-08 2002-05-21 Nippon Electric Co Multivalued mask read-only memory
US20020158271A1 (en) * 2001-04-26 2002-10-31 Toshiyuki Kouchi Semiconductor integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
US5621690A (en) * 1995-04-28 1997-04-15 Intel Corporation Nonvolatile memory blocking architecture and redundancy
IL121044A (en) * 1996-07-15 2000-09-28 Motorola Inc Dynamic memory device
JPH1040685A (ja) * 1996-07-23 1998-02-13 Mitsubishi Electric Corp 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法
DE19808347B4 (de) * 1998-02-27 2009-06-04 Qimonda Ag Integrierter Speicher
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
KR100532510B1 (ko) * 2004-05-04 2005-11-30 삼성전자주식회사 기입 동작시 메모리 셀 어레이의 일부 영역에 기입되는데이터를 마스킹하는 반도체 메모리 장치 및 그 마스킹 방법
JP5087870B2 (ja) * 2006-07-12 2012-12-05 富士通セミコンダクター株式会社 半導体メモリ、コントローラおよび半導体メモリの動作方法
US7983108B2 (en) * 2008-08-04 2011-07-19 Micron Technology, Inc. Row mask addressing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW487914B (en) * 1999-02-08 2002-05-21 Nippon Electric Co Multivalued mask read-only memory
TW476070B (en) * 1999-07-15 2002-02-11 Samsung Electronics Co Ltd Semiconductor memory device and write data masking method thereof
US20020158271A1 (en) * 2001-04-26 2002-10-31 Toshiyuki Kouchi Semiconductor integrated circuit
US7058863B2 (en) * 2001-04-26 2006-06-06 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Also Published As

Publication number Publication date
US20110267917A1 (en) 2011-11-03
US20100027367A1 (en) 2010-02-04
US7983108B2 (en) 2011-07-19
WO2010016879A1 (en) 2010-02-11
WO2010016879A8 (en) 2010-09-16
TW201011545A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
US6862229B2 (en) Physically alternating sense amplifier activation
TWI492058B (zh) 用於記憶體存取之方法及裝置及記憶體器件
US20130064006A1 (en) Apparatus for Selective Word-Line Boost on a Memory Cell
CN107689235B (zh) 非易失性存储器
US9767858B2 (en) Register files including distributed capacitor circuit blocks
CN102460586A (zh) 半导体器件
CN112420094B (zh) 共享晶体管的字线驱动器以及相关的存储器装置和系统
US5587959A (en) Semiconductor memory device
JPWO2003071553A1 (ja) 半導体集積回路
JP4649260B2 (ja) 半導体記憶装置
CN106847331A (zh) 具有存储器管理机制的电子系统
KR20080009129A (ko) 저장 회로 및 방법
US5836007A (en) Methods and systems for improving memory component size and access speed including splitting bit lines and alternate pre-charge/access cycles
US11282579B2 (en) Semiconductor memory device including a first electrode to input command set and output read data and a second electrode to supply power
KR100512936B1 (ko) 반도체 메모리 장치 및 이 장치의 배치방법
JP4879172B2 (ja) 半導体記憶装置、及びそれを搭載した半導体集積回路
JP2002352581A (ja) 半導体集積回路
US10747470B2 (en) Semiconductor device with pseudo flow through scheme for power savings
JP3571497B2 (ja) 半導体記憶装置
JP2003338176A (ja) 半導体メモリ
US6795371B2 (en) Semiconductor memory apparatus of which data are accessible by different addressing type
JPH09231745A (ja) 半導体記憶装置
US7099203B1 (en) Circuit and method for writing a binary value to a memory cell