TWI488448B - 用於疊代解碼器之擴充解交錯器 - Google Patents

用於疊代解碼器之擴充解交錯器 Download PDF

Info

Publication number
TWI488448B
TWI488448B TW098134416A TW98134416A TWI488448B TW I488448 B TWI488448 B TW I488448B TW 098134416 A TW098134416 A TW 098134416A TW 98134416 A TW98134416 A TW 98134416A TW I488448 B TWI488448 B TW I488448B
Authority
TW
Taiwan
Prior art keywords
length
branch
additional
deinterleaver
extended
Prior art date
Application number
TW098134416A
Other languages
English (en)
Other versions
TW201029341A (en
Inventor
Jordan Christopher Cookman
Tao Yu
Ping Dong
Junjie Qu
Original Assignee
Zoran Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zoran Corp filed Critical Zoran Corp
Publication of TW201029341A publication Critical patent/TW201029341A/zh
Application granted granted Critical
Publication of TWI488448B publication Critical patent/TWI488448B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Computer Graphics (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)

Description

用於疊代解碼器之擴充解交錯器
本發明大體而言係關於數位通信且更特定言之，係關於一種用於數位通信中之擴充解交錯器。
本申請案主張Cookman等人於2008年10月10日申請之名為「用於疊代解碼器之擴充解交錯器(EXTENDED DE-INTERLEAVER FOR AN ITERATIVE DECODER)」美國臨時申請案之美國臨時專利申請案第61/104,639號的權利，且本申請案為Dong等人於2007年1月5日申請且名為「動態多路徑偵測裝置及方法(DYNAMIC MULTI-PATH DETECTION DEVICE AND METHOD)」之美國專利申請案第11/650,226號的部分接續申請案，該兩個申請案以引用的方式好像完全闡述地併入本文中。
數位通信領域在過去十年中已由於寬頻帶通信頻道及固態電子裝置中之新近優點而顯著發展。數位通信描述一序列數位訊息或一數位化類比信號之傳輸。
數位通信通常依賴於在傳輸器處使傳輸信號交錯，及在接收器處將經傳輸之信號解交錯。交錯過程通常用於數位資料傳輸技術中以保護傳輸免於叢發錯誤。此等錯誤覆寫一列中之顯著量之位元。因此，可能淹沒預期使錯誤更均勻地分散之典型錯誤校正方案。交錯用於幫助防止此情形發生。
通常將資料與錯誤控制位元一起傳輸，該等錯誤控制位元使得接收器能夠校正在傳輸期間出現之特定數目個錯誤。若出現一叢發錯誤，則在一碼字中可能產生太多錯誤，且彼碼字無法得到正確解碼。為了減少該等叢發錯誤之效應，在傳輸之前使若干碼字之位元或符號交錯。當使用交錯時，一叢發錯誤僅影響每一碼字中可校正數目個位元，且解碼器可正確地解碼該等碼字。
交錯已成為解決叢發錯誤問題之風行方法，因為當與直接增加錯誤校正方案之能力之替代解決方法相比較時，交錯為較不複雜且較廉價之解決方法。
交錯常常係在一通信系統中之傳輸器處使用，以使得連同接收器處之一相應解交錯器一起，其有助於更均勻地展開頻道條件中之局部變化，以使得可改良系統之總效能。
前向錯誤校正(Forward Error Correction,FEC)方案常常用於通信系統中以提供可由接收器利用以自雜訊信號準確地恢復資料之冗餘。最先進技術FEC方案常常使用可在接收器處經疊代地解碼之渦輪碼或低密度同位檢查(low-density parity-check,LDPC)碼。舉例而言，中國之用於數位地面電視廣播之GB20600-2006標準提供三種不同之LDPC碼。(此標準亦藉由用於數位電視多媒體廣播之縮寫字DTMB而為人所知。)接收器效能通常隨著所支援之解碼疊代之增加的數目而改良。一常見接收器設計問題為如何折衷可支援之解碼疊代之數目與接收器之成本。
一習知接收器包括FEC解碼器之前之一碼字緩衝器，以便藉由每一碼字所需之解碼器疊代之平均數目而非最大數目來限制效能。在無碼字緩衝器之情況下，FEC解碼器必 須以與碼字經接收之速率相同之速率處理碼字，此意謂FEC解碼器必須能夠在接收一碼字所花費之時間內執行最壞狀況碼字所需之最大數目次疊代。然而，若存在一碼字緩衝器，則FEC解碼器可花費比一碼字週期長之時間來處理最壞狀況碼字。若花費比一碼字週期長之時間來解碼一碼字，則碼字緩衝器填滿。若花費比一碼字週期短之時間來解碼一碼字，則碼字緩衝器騰空。只要FEC解碼器所支援的每一碼字週期之疊代之數目大於每一碼字所需之疊代之平均數目，緩衝器就將傾向於在大部分時間保持為空。緩衝器之大小判定可支援之峰值疊代之數目。舉例而言，若碼字緩衝器固持一完整碼字，則FEC解碼器可支援為一單一碼字週期中所支援之數目之兩倍的峰值疊代數目。舉例而言，此種方法描述於Andrews等人之「用於深空應用之低密度同位檢查碼之設計及標準化(Design and Standardization of Low-Density Parity-Check Codes for Deep-Space Applications)」中。
解交錯器與碼字緩衝器兩者均需要接收器中之某種類型之記憶體。在一習知接收器中，用於每一功能之記憶體可為單獨的或該兩者可為共用的。若使用兩個單獨記憶體，則需要兩個定址邏輯電路。在一典型共用記憶體實施例中，解交錯器與碼字緩衝器存取必須在單獨記憶體循環中發生，從而減少輸送量。或者，必須使用一雙埠記憶體，其增加生產接收器之成本。
因此，出現對一組合之解交錯器及碼字緩衝器之需要，該組合之解交錯器及碼字緩衝器有利地提供一維持現有輸送量位準且減少所需之記憶體之成本的較低成本解決方法。
簡言之，本發明提供一種用於與一可變疊代解碼器一起使用之擴充解交錯器，該擴充解交錯器回應於包含碼字之至少一輸入信號，且可操作以產生一經解交錯之輸出信號。該擴充解交錯器包括一經組織成B數目個附加儲存器分枝之儲存空間，至少一附加儲存器分枝具有一儲存器分枝及至少一單元N。該等經接收之碼字在經提供至該可變疊代解碼器之前由該擴充解交錯器進行解交錯及緩衝，其中每一分枝中之該等單元中之至少一或多者係以一先進先出方式輸出，且每一附加儲存器分枝進一步具有一經擴充N之長度的長度，N為至少一單元。其中當一碼字經提供至該可變疊代解碼器時，其他碼字經提供至後續附加儲存器分枝，且進一步其中藉由「b」索引之每一附加儲存器分枝具有一為Lb +N之長度，其中Lb 為附加N之前的該儲存器分枝之長度。
本發明之上述及其他目標、特徵及優點將自參考圖式之若干圖的較佳實施例之以下詳細描述而顯而易見。
為了克服上文所描述之先前技術中之侷限性，且為了克服將在閱讀及理解本說明書後即變得顯而易見之其他侷限性，本發明揭示一擴充解交錯器。該擴充解交錯器包括一解交錯器與碼字緩衝器之組合或擴充解交錯器，以避免對一專用碼字緩衝器之需要。該擴充解交錯器包括將N個單元附加至一習知解交錯器中之每一儲存器分枝(B)。此方法有效地緩衝N*B個單元，其中B為擴充解交錯器中之儲存器分枝之數目。每一儲存器分枝經組織於擴充解交錯器之儲存空間中。因為緩衝器與解交錯器本身整合，所以額外讀取及寫入操作係不必要的。讀取及寫入操作之數目可影響接收器之成本與效能兩者。通常在一單一記憶體循環中僅可進行一次讀取或寫入。若存在太多讀取或寫入操作，則可能必須將記憶體劃分成多片，每一片具有其自身之定址電路，從而增加了成本。或者，可能需要比單埠記憶體更昂貴之雙埠記憶體。若在一共用記憶體設計中由解交錯器及FEC碼字緩衝器進行之記憶體存取之數目減少可用於其他接收器處理之記憶體輸送量，則接收器之效能可受到負面影響。
此等及特徵化本發明之各種其他優點及新穎性特徵特別在添附至本發明且形成本發明之一部分之申請專利範圍中指出。然而，為了更好地理解本發明、其優點及藉由其使用獲得的目標，應參考形成本發明之另一部分之圖式，及存在本發明之實施例的所說明及所描述之特定實例的隨附描述性內容。
如在諸圖及隨後之描述下將顯而易見的，揭示一擴充解交錯器-解碼器，其包括一可變疊代解碼器，且可操作以利用擴充解交錯器分枝將一經緩衝之輸出提供至該可變疊代解碼器。另外，該擴充解交錯器亦可操作以將一指示緩衝器中當前可用之單元之數目的度量提供至該可變疊代解碼器。
圖1展示根據本發明之一實施例之擴充解交錯器-解碼器200的方塊圖。展示擴充解交錯器-解碼器200包括可變疊代解碼器201及一擴充解交錯器215。展示擴充解交錯器215包括輸入轉接器202、輸出轉接器203、解交錯器輸入信號204、度量205、解交錯器輸出信號206，及儲存空間207。展示該儲存空間經組織成B數目個附加儲存器分枝：(B-1)附加儲存器分枝210、(B-2)附加儲存器分枝211、(B-3)附加儲存器分枝212、(B-4)附加儲存器分枝213，或(B=0)附加儲存器分枝214。至少一附加儲存器分枝210、211、212、213或214具有至少兩個部分，該至少兩個部分中之一者為一儲存器分枝。展示附加儲存器分枝210包括儲存器分枝240，展示附加儲存器分枝211包括儲存器分枝241，展示附加儲存器分枝212包括儲存器分枝242，展示附加儲存器分枝213包括儲存器分枝243，且展示附加儲存器分枝214包括儲存器分枝244。進一步展示每一附加儲存器分枝210、211、212、213及214包括N，N為至少一單元。注意，擴充解交錯器215包括B個附加儲存器分枝，但未展示附加儲存器分枝1至(B-5)。可使用任何數目個儲存器分枝。注意，一或多個儲存器分枝可具有長度0，從而產生一具有長度N之附加儲存器分枝。
將N附加至一儲存器分枝以導出一附加儲存器分枝。以此方式，有利地，將一碼字提供至可變疊代解碼器201，同時將一或多個碼字提供至儲存空間207。
在分枝儲存器由隨機存取記憶體(RAM)來實施之本發明之一替代實施例中，輸入轉接器202及輸出轉接器203用輸入邏輯202及輸出邏輯203來替換。輸入邏輯202及輸出邏輯203判定RAM中之適當讀取及寫入位置以使得輸出之次序與在擴充解交錯器由用於每一附加儲存器分枝之單獨先進先出(FIFO)緩衝器及輸入/輸出轉接器202及203實施時輸出之次序相同。
一擴充儲存器分枝為以先進先出(FIFO)方式儲存之單元之一集合。擴充儲存器分枝之單元可為符號、位元，或頻道狀態資訊。在本發明之一例示性實施例中，將單元儲存於一由暫存器建構之FIFO緩衝器中。在另一例示性實施例中，將單元儲存於RAM中，其中該等單元係以與其在FIFO暫存器中時之次序相同之次序定址。
在擴充解交錯器215中，附加儲存器分枝之實際數目係可變的，且藉由熟習此項技術者所已知之設計及效能考慮事項來判定。
展示擴充解交錯器215包含B個附加儲存器分枝：(B-1)分枝210、(B-2)分枝211、(B-3)分枝212、(B-4)分枝213，及(B=0)分枝214。每一分枝210、211、212、213及214具有其自身之長度Lb +N。長度Lb 對應於由傳輸器執行之交錯操作。
附加儲存器分枝長度係藉由一相應傳輸器所使用之交錯方法來判定。因此，由解交錯器使用之解交錯方法必須匹配由傳輸器使用之交錯方法。舉例而言，若傳輸器使用區塊交錯方案，則每一儲存器分枝具有相等長度。在一區塊解交錯器中，解交錯器輸入端處之轉接器每一單元前進一次，且解交錯器輸出端處之轉接器每一單元群前進一次。區塊大小藉由單元之數目乘以儲存器分枝之數目來判定。區塊大小判定一後續FEC解碼器可容許之叢發錯誤之最大長度。
在一解交錯器中，儲存器分枝長度Lb 對應於傳輸器中之交錯器分枝之長度。在一迴旋解交錯器中，對於每一儲存器分枝，儲存器分枝長度不同。更具體言之，在一迴旋解交錯器中，儲存器分枝長度Lb 對應於交錯器之長度，以使得添加至解交錯器之儲存器分枝長度的交錯器之儲存器分枝長度等於一常數。擴充解交錯器-解碼器200之應用中之一者係在一遵照DTMB標準之接收器中。在DTMB標準應用中，交錯器(B=0)分枝之長度為零，因此該常數藉由擴充解交錯器(B=0)分枝214之長度L0 來判定。在一區塊交錯器中，交錯器(在傳輸器中)中之儲存器分枝長度與解交錯器(在接收器中)中之儲存器分枝長度相等。
舉例而言，在一Forney型迴旋解交錯器中，每一儲存器分枝之長度為Lb =(B-1-b)*M。在一典型迴旋解交錯器中，輸入轉接器與輸出轉接器兩者每一單元前進一次。
圖1進一步展示解交錯器輸入信號204。信號204係自傳輸器發送的傳輸信號。傳輸信號大體已由接收器中之一信號處理電路處理，且表示一等化器之輸出。信號204由輸入轉接器202接收。輸入轉接器202可操作以將信號204儲存於以下B個附加儲存器分枝中之一者中：(B-1)分枝210、(B-2)分枝211、(B-3)分枝212、(B-4)分枝213、0分枝214，或分枝1至B-5(未圖示)。附加儲存器分枝之次序藉由用於一傳輸器中之相應次序來判定。每一附加儲存器分枝(分枝210、211、212、213、214以及未展示之其他分枝)將輸入信號204延遲藉由Lb +N判定之固定數目個單元。長度Lb 藉由傳輸器中之一相應儲存器分枝長度來判定，而擴充長度N可用於在FEC解碼器需要大於平均數目之數目次疊代的情況下緩衝額外FEC碼字。
N之選擇視將支援之峰值FEC解碼器疊代的所要數目而定。每一碼字可用之疊代之平均數目為Iavg ，其可藉由將接收一碼字所花費之時間除以執行一FEC解碼器疊代所花費之時間來判定。為了支援峰值數目次疊代Ipeak =(M+1)*Iavg ，必須緩衝M個FEC碼字，M為一正整數。若F為以單元為單位的FEC碼字之長度，則必須將N=M*F/B個單元附加至解交錯器中之該B個儲存器分枝中之每一者。注意，FEC解碼器必須能夠偵測何時其已進行足以得到一無錯誤輸出之疊代，以使得該等FEC碼字中之至少一些者花費比Iavg 疊代少之疊代來解碼。
一輸出轉接器203可操作以自以下B個附加儲存器分枝中之一者擷取所儲存之單元：(B-1)附加儲存器分枝210、(B-2)附加儲存器分枝211、(B-3)附加儲存器分枝212、(B-4)附加儲存器分枝213、(B=0)附加儲存器分枝214，或附加儲存器分枝1至B-5(未圖示)。所儲存之單元代表經延遲藉由附加儲存器分枝之長度判定之量的輸入單元。附加儲存器分枝之次序藉由用於一傳輸器中之相應次序來判定。應注意，附加儲存器分枝之次序可或可不與由輸入轉接器202使用之次序相同。所擷取之單元作為輸出信號206由輸出轉接器203傳遞至可變疊代解碼器201。經由解交錯過程，輸出信號206已相對於輸入信號204重新排序，以使得其與在至傳輸器中之交錯器之輸入端處所使用的次序相同。換言之，解交錯器處理應用一反向排列以將序列恢復至其原始排序。解碼器201為使用渦輪碼、LDPC碼或可經疊代地解碼之其他碼的FEC解碼器。在本發明之一實施例中，解碼器201使用藉由中國之用於數位地面電視廣播之GB20600-2006標準指定的三種不同之LDPC碼中之一者。解碼器201可操作以產生輸出信號220。在一實施例中，解碼器201包括一用於將資料符號轉換成一或多個位元軟式度量之操作。輸出信號220表示待解碼之資訊信號。在本發明之一替代實施例中，可在可變疊代解碼器之後對輸出信號220執行其他錯誤校正或錯誤檢查碼。舉例而言，在DTMB接收器中，輸出信號220可行進至一Bose Ray-Chaudhuri Hocquenghem(BCH)解碼器。在本發明之另一替代實施例中，BCH解碼器可與可變疊代解碼器201整合以便在每一疊代期間進行BCH解碼。在本發明之又一實施例中，輸出220可由一解擾碼器或解隨機化電路進一步處理。
圖1仍進一步展示度量205。度量205係自擴充解交錯器215發送至解碼器201。度量205指示緩衝器中當前可用之單元之數目。將度量205傳遞至解碼器201以用於在判定何時開始及停止解碼一碼字中使用。大體而言，解碼可在一完整FEC碼字可用時即開始，且解碼應在其他疊代將引起該等解交錯器分枝中之一或多者溢位時停止。在本發明之一實施例中，度量205為單元或碼字之計數，且可表示當前在緩衝器中之單元，或緩衝器中之空位置。
應注意，擴充解交錯器215之該B個附加儲存器分枝(B-1)附加儲存器分枝210、(B-2)附加儲存器分枝211、(B-3)附加儲存器分枝212、(B-4)附加儲存器分枝213、(B=0)附加儲存器分枝214及附加儲存器分枝1至B-5(未圖示)可經實施為一單一記憶體或一記憶體之一部分，且轉接器功能可經實施為一位址產生邏輯。關鍵點在於：擴充解交錯器215之輸入及輸出之次序等效於每一附加儲存器分枝經實施為一單獨先進先出(FIFO)緩衝器之狀況，且輸入轉接器202及輸出轉接器203在該B個緩衝器當中選擇以用於輸入及輸出。
應進一步注意，解交錯器輸入與輸出不同步。大體而言，輸入以藉由接收器中之較早級判定之固定速率到達。輸出速率係可變的，且視FEC解碼器之可用性而定。當FEC解碼器忙於先前碼字時，輸出必須停止。當FEC解碼器可用時，輸出應儘可能地快。大體而言，峰值輸出速率必須高於輸入速率以便利用擴充緩衝。
總之，擴充解交錯器215接收包含碼字之至少一輸入信號204，且產生一經解交錯之輸出信號206，擴充解交錯器215包括儲存空間207，儲存空間207經組織成B數目個附加儲存器分枝：(B-1)至(B=0)(在圖1之實施例中)，至少一附加儲存器分枝具有至少兩個部分，該至少兩個部分中之一者為儲存器分枝且另一者為N，N為至少一單元。每一附加儲存器分枝之內容係以先進先出方式輸出，且每一附加儲存器分枝進一步具有一經擴充N之長度的長度。將一碼字提供至可變疊代解碼器201，同時將其他碼字經提供至後續附加儲存器分枝，且每一附加儲存器分枝藉由「b」來索引且具有一為(Lb +N之長度)的長度，其中Lb 為附加N之前的儲存器分枝之長度。
圖2(i)至圖2(iii)展示用於習知解交錯器與擴充解交錯器兩者之解交錯器及碼字緩衝器之內容的一實例。在圖2(i)至圖2(iii)中，針對序列1、2、......19之輸入的範圍展示解交錯器及碼字緩衝器之內容。因此，在圖2(i)至圖2(iii)中存在19項。習知解交錯器包括一單獨FEC碼字緩衝器，而擴充解交錯器不包括單獨FEC碼字緩衝器，因為緩衝係在擴充解交錯器自身內進行。習知解交錯器與擴充解交錯器兩者均使用Forney型解交錯器設計，其中6=各自具有3個具有M=1個單元之儲存器分枝。圖2(i)至圖2(iii)中之儲存器分枝B藉由每一方塊列來表示。M等於1個單元，且因此每一方塊固持一個單元。M與每一儲存器分枝之間的單元數目之差有關。在圖2(i)至圖2(iii)中，每一附加儲存器分枝之長度為Lb =(B-1-b)*M，因此相應地，每一附加儲存器分枝b比附加儲存器分枝b-1短M個單元。
出於說明性目的，現在將在輸入1之情況下論述習知解交錯器及FEC碼字緩衝器以及擴充解交錯器之內容。習知解交錯器含有兩列。習知解交錯器之第一列表示第一儲存器分枝(b=0)且含有兩個方塊。第二儲存器分枝(b=1)藉由底部之單一方塊或第二列來表示。由於第三儲存器分枝(b=2)之長度為零，因此不存在表示其之方塊。在擴充解交錯器中，每一附加儲存器分枝經擴充1個方塊。因此，第一附加儲存器分枝(b=0)具有三個方塊，附加儲存器分枝(b=1)具有兩個方塊，且附加儲存器分枝(b=2)具有一個方塊。
在圖2(i)至圖2(iii)中，輸入以自1至19之次序到達解交錯器。輸入轉接器循環通過解交錯器之每一分枝。因此，輸入1行進至第一儲存器分枝，輸入2行進至第二儲存器分枝，且輸入3行進至第三儲存器分枝。接著不斷地重複該過程，以使得輸入4行進至第一儲存器分枝，輸入5行進至第二儲存器分枝，且輸入6行進至第三儲存器分枝，以此類推。當一輸入行進至FEC碼字緩衝器之一解交錯器儲存器分枝時，其向右推進現有內容。
在習知解交錯器中，FEC碼字緩衝器中之極右方塊之內容變成下一輸出。在本發明之各種實施例之擴充解交錯器中，輸出轉接器連續地選擇每一附加儲存器分枝之每一極右方塊之內容以形成輸出。舉例而言，當輸入行進至附加儲存器分枝0時，輸出為附加儲存器分枝0中之極右方塊之先前內容。在習知解交錯器中，儲存器分枝中之最後單元(極右方塊)離開解交錯器且進入至FEC碼字緩衝器中。FEC解碼器可讀取FEC碼字緩衝器中可用之任何單元。在擴充解交錯器中，FEC解碼器直接自擴充解交錯器獲取單元。添加至擴充解交錯器之每一附加儲存器分枝之末端的N數目個額外單元(或圖2(i)至圖2(iii)中之方塊)提供用於FEC碼字之緩衝。該效應等效於在解交錯器與FEC解碼器之間添加一FIFO型緩衝器，因為輸出單元之次序相同。但與解交錯器及單獨FIFO緩衝器之習知設計相比較，總的讀取/寫入操作之數目得以減少。
圖3展示耦接至信號處理電路30之擴充解交錯器-解碼器200。展示信號處理電路30包括調諧器301、中頻(IF)信號302、類比至數位(A/D)轉換器303、基頻混頻器304、載波恢復區塊306、時序恢復區塊305，及自適應等化器307。調諧器接收射頻(RF)輸入300且將(IF)信號302提供至其耦接至之A/D轉換器303。A/D轉換器303耦接至調諧器301與基頻混頻器304兩者。A/D轉換器303以不與遠端傳輸器同步之速率對IF信號302取樣以產生數位IF信號309。數位IF信號309接著經傳遞至基頻混頻器304。基頻混頻器304將數位IF信號309降頻轉換至基頻且將經降頻轉換之基頻信號傳遞至其耦接至之時序恢復區塊305。基頻混頻器304耦接至A/D轉換器303、時序恢復區塊305，及載波恢復區塊306。載波恢復區塊306耦接至基頻混頻器304及時序恢復區塊305。載波恢復區塊306用以使基頻混頻器與IF載波頻率同步。時序恢復區塊305耦接至基頻混頻器304及等化器307，且用於以與遠端傳輸器同步之速率對經降頻轉換之基頻信號重新取樣。時序恢復區塊305自動地更新其重新取樣速率以維持與遠端傳輸器(未圖示)之同步。自適應等化器307耦接至時序恢復區塊305且在信號由擴充解交錯器-解碼器200接收之前執行處理步驟。自適應等化器307自信號移除多路徑失真及其他形式之符號間干擾(ISI)。擴充解交錯器-解碼器200可操作以產生輸出320。輸出信號320表示待解碼之資訊信號。在一些實施例中，輸出信號320由其他錯誤校正、錯誤偵測、解擾碼或解隨機化區塊進一步處理。
由Dong等人於2007年1月5日申請且名為「動態多路徑偵測裝置及方法(DYNAMIC MULTI-PATH DETECTION DEVICE AND METHOD)」之美國專利申請案第11/650,226號提供信號處理電路30之其他細節，該申請案之揭示內容以引用的方式好像完全闡述地併入本文中。
在信號處理電路30之替代實施例中，使A/D取樣速率與遠端傳輸器同步。此實施例消除對於時序恢復區塊305之需要。其他替代實施例包括一自動增益控制(AGC)、數位濾波器，及各種同步電路。在替代實施例中，預期不同通信系統及不同信號處理組態。雖然已在本文中揭示信號處理電路30之一實施例，但應瞭解，彼等熟習此項技術者預期其他實施例。應注意，雖然電路30經描述為以硬體執行，但熟習此項技術者應知道，由電路30執行之操作亦可以軟體執行。
上文所描述之硬體(包括任何邏輯或電晶體電路)可由電腦基於以硬體描述語言之語法及語義所表達的硬體之描述自動地產生，如彼等熟習此項技術者所已知。可適用之硬體描述語言包括在布局、電路網表(circuit netlist)、暫存器傳送及示意性俘獲層級處所提供之彼等硬體描述語言。硬體描述語言之實例包括GDS II及OASIS(布局層級)、各種SPICE語言及IBIS(電路網表層級)、Verilog及VHDL(暫存器傳送層級)及Virtuoso定製設計語言及設計架構-IC定製設計語言(示意性俘獲層級)。硬體描述亦可(例如)用於各種行為、邏輯及電路模型化及模擬用途。
雖然已根據特定實施例描述了本發明，但應預見，對於彼等熟習此項技術者而言，本發明之變更及修改無疑將變得顯而易見。因此，意欲以下申請專利範圍經解譯為涵蓋如屬於本發明之真實精神及範疇內之所有該等變更及修改。
30．．．信號處理電路
200．．．擴充解交錯器-解碼器
201．．．可變疊代解碼器
202．．．輸入轉接器
203．．．輸出轉接器
204．．．解交錯器輸入信號
205．．．度量
206．．．解交錯器輸出信號
207．．．儲存空間
210．．．(B-1)附加儲存器分枝
211．．．(B-2)附加儲存器分枝
212．．．(B-3)附加儲存器分枝
213．．．(B-4)附加儲存器分枝
214．．．(B=0)附加儲存器分枝
215．．．擴充解交錯器
220．．．輸出信號
240．．．儲存器分枝
241．．．儲存器分枝
242．．．儲存器分枝
243．．．儲存器分枝
244．．．儲存器分枝
300．．．射頻(RF)輸入
301．．．調諧器
302．．．中頻(IF)信號
303．．．類比至數位(A/D)轉換器
304．．．基頻混頻器
305．．．時序恢復區塊
306．．．載波恢復區塊
307．．．自適應等化器
309．．．數位IF信號
320．．．輸出
圖1展示根據本發明之一實施例之擴充解交錯器-解碼器200的方塊圖。
圖2展示用於習知解交錯器與擴充解交錯器兩者之解交錯器及碼字緩衝器之內容的一實例。
圖3展示一信號處理電路30內之擴充解交錯器-解碼器200。
200．．．擴充解交錯器-解碼器
201．．．可變疊代解碼器
202．．．輸入轉接器
203．．．輸出轉接器
204．．．解交錯器輸入信號
205．．．度量
206．．．解交錯器輸出信號
207．．．儲存空間
210．．．(B-1)附加儲存器分枝
211．．．(B-2)附加儲存器分枝
212．．．(B-3)附加儲存器分枝
213．．．(B-4)附加儲存器分枝
214．．．(B=0)附加儲存器分枝
215．．．擴充解交錯器
220．．．輸出信號
240．．．儲存器分枝
241．．．儲存器分枝
242．．．儲存器分枝
243．．．儲存器分枝
244．．．儲存器分枝

Claims (16)

  1. 一種擴充解交錯器，其用於與一可變疊代解碼器一起使用，該擴充解交錯器回應於包含碼字之至少一輸入信號，且可操作以產生一經解交錯之輸出信號，該擴充解交錯器包含：一儲存空間，其經組織成B數目個附加儲存器分枝，至少一附加儲存器分枝具有一儲存器分枝及至少一單元(element)N，所接收之碼字在經提供至該可變疊代解碼器之前由該擴充解交錯器解交錯及緩衝，其中每一分枝之該等單元中之至少一或多者係以一先進先出方式輸出，且每一附加儲存器分枝進一步具有一經擴充N之長度的長度，其中該長度N為M*F/B個單元，F表示以單元為單位的該碼字之長度，M表示在該擴充解交錯器中可操作以緩衝之額外碼字之總數目，M為一正整數，N附加至該擴充解交錯器中之該B個儲存器分枝中之每一者，且其中當一碼字經提供至該可變疊代解碼器時，其他碼字經提供至後續附加儲存器分枝，且進一步其中藉由「b」索引之每一附加儲存器分枝具有一為Lb +N之長度，其中Lb 為附加N之前的該儲存器分枝之長度。
  2. 如請求項1之擴充解交錯器，其中疊代之一峰值數目係藉由Ipeak =(M+1)*Iavg 來定義，Ipeak 表示疊代之一峰值數目且Iavg 表示每一碼字可用之疊代之平均數目，且Iavg 係藉由將接收一碼字所花費之時間除以執行一解碼器疊代所花 費之時間來判定，以使得當解碼先前碼字時，可緩衝M個碼字。
  3. 如請求項1之擴充解交錯器，其進一步包含：一輸入轉接器，其回應於該輸入信號且可操作以將該輸入信號儲存於該B數目個附加儲存器分枝中之一者中；及一輸出轉接器，其回應於該所儲存之輸入信號，該所儲存之輸入信號代表經延遲一藉由該儲存器分枝之該長度判定之時間量的該輸入信號，該輸出轉接器可操作以產生該經解交錯之輸出信號。
  4. 如請求項1之擴充解交錯器，其進一步包含：一輸入邏輯，其回應於該輸入信號且可操作以將該輸入信號儲存於該B數目個附加儲存器分枝中之一者中；及一輸出邏輯，其回應於該所儲存之輸入信號，該所儲存之輸入信號代表經延遲一藉由該儲存器分枝之該長度判定之量的該輸入信號，該輸出邏輯可操作以產生該經解交錯之輸出信號；其中該B數目個附加儲存器分枝之該儲存係由隨機存取記憶體(RAM)來實施。
  5. 如請求項3之擴充解交錯器，其中該B數目個附加儲存器分枝之該等單元係以與其在先進先出FIFO緩衝器中之次序相同之次序定址。
  6. 如請求項1之擴充解交錯器，其中該擴充解交錯器可操作以提供一指示該等附加儲存器分枝中之用作一緩衝器之當前可用儲存空間的輸出度量。
  7. 如請求項6之擴充解交錯器，其中該輸出度量為表示該等附加儲存器分枝中之空位置之單元或碼字的一計數。
  8. 如請求項3之擴充解交錯器，其中該擴充解交錯器使用迴旋解交錯，且該B數目個分枝具有不同長度。
  9. 一種擴充解交錯器，其用於與一可變疊代解碼器一起使用，該擴充解交錯器回應於包含碼字之至少一輸入信號，且可操作以產生一經解交錯之輸出信號，該擴充解交錯器包含：一儲存空間，其經組織成B數目個附加儲存器分枝，至少一附加儲存器分枝具有一儲存器分枝及至少一單元N，所接收之碼字在經提供至該可變疊代解碼器之前由該擴充解交錯器解交錯及緩衝，其中每一分枝之該等單元中之至少一或多者係以一先進先出方式輸出，且每一附加儲存器分枝進一步具有一經擴充N之長度的長度，N為至少一單元，一輸入轉接器，其回應於該輸入信號且可操作以將該輸入信號儲存於該B數目個附加儲存器分枝中之一者中；及一輸出轉接器，其回應於該所儲存之輸入信號，該所儲存之輸入信號代表經延遲一藉由該儲存器分枝之該長度判定之時間量的該輸入信號，該輸出轉接器可操作以產生該經解交錯之輸出信號，其中當一碼字經提供至該可變疊代解碼器時，其他碼字經提供至後續附加儲存器分枝，且進一步其中藉由 「b」索引之每一附加儲存器分枝具有一為Lb +N之長度，其中Lb 為附加N之前的該儲存器分枝之長度，及其中該擴充解交錯器使用一區塊交錯方案且該B數目個附加儲存器分枝中之每一者之長度相等，且進一步其中當一輸入係自一信號處理電路接收時，該輸入轉接器每一單元前進一次，該信號處理電路可操作以發送該輸入信號，且當一輸出係由一可變疊代解碼器取得時，該輸出轉接器每一單元群前進一次，該可變疊代解碼器能接收該擴充解交錯器之該輸出且可操作以產生待解碼之資訊信號。
  10. 一種擴充解交錯器-解碼器，其回應於包含碼字之至少一輸入信號，且可操作以產生一資訊信號，該擴充解交錯器-解碼器包含：一儲存空間，其經組織成B數目個附加儲存器分枝，至少一附加儲存器分枝具有至少兩個部分，該儲存空間經組態以儲存所接收之碼字，該等所接收之碼字在經提供至可變疊代解碼器之前由該擴充解交錯器解交錯及緩衝，其中每一分枝之單元中之至少一或多者係以一先進先出方式輸出，且每一附加儲存器分枝進一步具有一經擴充N之長度的長度，其中該長度N為M*F/B個單元，F表示以單元為單位的該碼字之長度，M表示在該擴充解交錯器中可操作以緩衝之額外碼字之總數目，M為一正整數，N附加至該擴充解交錯器中之該B個儲存器分枝中之每一者，及 其中當一碼字經提供至該可變疊代解碼器時，其他碼字經提供至後續附加儲存器分枝，且進一步其中藉由「b」索引之每一附加儲存器分枝具有一為Lb +N之長度，其中Lb 為附加N之前的該儲存器分枝之長度；及一可變疊代解碼器，其回應於經解交錯之輸出信號且可操作以產生一資訊信號，該資訊信號表示經完全解碼之輸入信號。
  11. 如請求項10之擴充解交錯器-解碼器，其中該可變疊代解碼器為一使用渦輪碼之前向錯誤校正(FEC)解碼器。
  12. 如請求項10之擴充解交錯器-解碼器，其中該可變疊代解碼器為一使用低密度同位檢查(LDPC)碼之前向錯誤校正(FEC)解碼器。
  13. 如請求項10之擴充解交錯器-解碼器，其中該可變疊代解碼器進一步包括一用於將資料符號轉換成一或多個位元軟式度量之操作。
  14. 一種擴充解交錯器，其包含：用於接收至少一輸入信號之構件，其中該輸入信號包含碼字；用於將該輸入信號儲存於一經組織成B數目個附加儲存器分枝之儲存空間中的構件，至少一附加儲存器分枝具有一儲存器分枝及至少一單元N，且每一附加儲存器分枝進一步具有一經擴充N之長度的長度，其中該長度N為M*F/B個單元，F表示以單元為單位的該碼字之長度，M表示在該擴充解交錯器中可操作以緩 衝之額外碼字之總數目，M為一正整數，N附加至該擴充解交錯器中之該B個儲存器分枝中之每一者，其中藉由「b」索引之每一附加儲存器分枝具有一為Lb +N之長度，其中Lb 為附加N之前的該儲存器分枝之長度；且用於產生一經解交錯之輸出信號之構件，其中該等所接收之碼字在經提供至一可變疊代解碼器之前由該擴充解交錯器解交錯及緩衝，其中每一分枝之該等單元中之至少一或多者係以一先進先出方式輸出。
  15. 一種解交錯一輸入信號之方法，其包含：a.接收至少一輸入信號，其中該輸入信號包含碼字；b.將該輸入信號儲存於一經組織成B數目個附加儲存器分枝之儲存空間中，至少一附加儲存器分枝具有一儲存器分枝及至少一單元N，且每一附加儲存器分枝進一步具有一經擴充N之長度的長度，其中該長度N為M*F/B個單元，F表示以單元為單位的該碼字之長度，M表示在該擴充解交錯器中可操作以緩衝之額外碼字之總數目，M為一正整數，N附加至該擴充解交錯器中之該B個儲存器分枝中之每一者；c.緩衝該輸入信號，其中藉由「b」索引之每一附加儲存器分枝具有一為Lb +N之長度，其中Lb 為附加N之前的該儲存器分枝之長度；d.產生一經解交錯之輸出信號，其中該等所接收之碼字在經提供至可變疊代解碼器之前由擴充解交錯器解交 錯及緩衝，其中每一分枝之該等單元中之至少一或多者係以一先進先出方式輸出。
  16. 一種非過渡的(non-transitory)電腦可讀媒體，其含有一以一硬體描述語言表達之描述，該描述由一電腦解譯以指定一執行一方法之電路自包含碼字之至少一輸入信號產生一經解交錯之輸出信號，該電路包含：一儲存空間，其經組織成B數目個附加儲存器分枝，至少一附加儲存器分枝具有至少兩個部分，該儲存空間經組態以儲存所接收之碼字，該等所接收之碼字在經提供至一可變疊代解碼器之前由一擴充解交錯器解交錯及緩衝，其中每一分枝之單元中之至少一或多者係以一先進先出方式輸出，且每一附加儲存器分枝進一步具有一經擴充N之長度的長度，其中該長度N為M*F/B個單元，F表示以單元為單位的該碼字之長度，M表示在該擴充解交錯器中可操作以緩衝之額外碼字之總數目，M為一正整數，N附加至該擴充解交錯器中之該B個儲存器分枝中之每一者，且其中當一碼字經提供至該可變疊代解碼器時，其他碼字經提供至後續附加儲存器分枝，且進一步其中藉由「b」索引之每一附加儲存器分枝具有一為Lb +N之長度，其中Lb 為附加N之前的該儲存器分枝之長度。
TW098134416A 2008-10-10 2009-10-09 用於疊代解碼器之擴充解交錯器 TWI488448B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10463908P 2008-10-10 2008-10-10
US12/340,134 US8219872B2 (en) 2007-01-05 2008-12-19 Extended deinterleaver for an iterative decoder

Publications (2)

Publication Number Publication Date
TW201029341A TW201029341A (en) 2010-08-01
TWI488448B true TWI488448B (zh) 2015-06-11

Family

ID=42100969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134416A TWI488448B (zh) 2008-10-10 2009-10-09 用於疊代解碼器之擴充解交錯器

Country Status (4)

Country Link
US (1) US8219872B2 (zh)
CN (1) CN102171934B (zh)
TW (1) TWI488448B (zh)
WO (1) WO2010042803A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI477104B (zh) * 2012-09-13 2015-03-11 Mstar Semiconductor Inc 錯誤校正裝置與錯誤校正方法
KR102104937B1 (ko) * 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
US9648616B2 (en) * 2015-01-15 2017-05-09 Nokia Solutions And Networks Oy Method and apparatus for implementing efficient low-latency uplink access
TWI685214B (zh) * 2018-10-04 2020-02-11 瑞昱半導體股份有限公司 解碼裝置及解碼方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014761A (en) * 1997-10-06 2000-01-11 Motorola, Inc. Convolutional interleaving/de-interleaving method using pointer incrementing across predetermined distances and apparatus for data transmission
US6839870B2 (en) * 2003-03-21 2005-01-04 Terayon Communications Systems, Inc. Error-correcting code interleaver
US20060107174A1 (en) * 2004-11-16 2006-05-18 Bernd Heise Seamless change of depth of a general convolutional interleaver during transmission without loss of data

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035034A (en) * 1996-12-20 2000-03-07 Telefonaktiebolaget L M Ericsson (Publ) Double talk and echo path change detection in a telephony system
EP1125366B1 (en) 1998-10-30 2003-04-16 Broadcom Corporation Generalized convolutional interleaver/deinterleaver
US6249757B1 (en) * 1999-02-16 2001-06-19 3Com Corporation System for detecting voice activity
CA2303630A1 (en) 2000-03-31 2001-09-30 Catena Technologies Canada, Inc. A system and method for forward error correction
US6728324B1 (en) * 2000-07-31 2004-04-27 Rf Micro Devices, Inc. Method and apparatus for multipath signal compensation in spread-spectrum communications systems
US7181184B1 (en) * 2000-08-22 2007-02-20 Lucent Technologies Inc. Band edge amplitude reduction system and method
JP3671906B2 (ja) 2001-12-19 2005-07-13 日本電気株式会社 繰り返し連接符号復号回路及びそれを用いた符号化復号化システム
US7577881B1 (en) * 2005-05-10 2009-08-18 Ikanos Communications Inc. Method and apparatus for an interleaver
US8964912B2 (en) * 2005-05-31 2015-02-24 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive timing recovery via generalized RAKE reception
US9379741B2 (en) * 2008-02-13 2016-06-28 Broadcom Corporation Memory depth optimization in communications systems with ensemble PHY layer requirements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014761A (en) * 1997-10-06 2000-01-11 Motorola, Inc. Convolutional interleaving/de-interleaving method using pointer incrementing across predetermined distances and apparatus for data transmission
US6839870B2 (en) * 2003-03-21 2005-01-04 Terayon Communications Systems, Inc. Error-correcting code interleaver
US20060107174A1 (en) * 2004-11-16 2006-05-18 Bernd Heise Seamless change of depth of a general convolutional interleaver during transmission without loss of data

Also Published As

Publication number Publication date
US8219872B2 (en) 2012-07-10
US20100037123A1 (en) 2010-02-11
CN102171934A (zh) 2011-08-31
WO2010042803A1 (en) 2010-04-15
CN102171934B (zh) 2014-11-26
TW201029341A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
TWI363540B (en) Turbo interleaver for high data rates
TWI488445B (zh) 基於佇列的資料偵測與解碼的系統及方法
JP5631977B2 (ja) 読み取りデータ処理システムにおける動的スケーリングのシステムと方法
US8799739B2 (en) Receiving apparatus, receiving method, program, and receiving system
BRPI0711499A2 (pt) equipamento entrelaçador e receptor para um sinal gerado pelo equipamento entrelaçador
US7584389B2 (en) Turbo decoding apparatus and method
TWI488448B (zh) 用於疊代解碼器之擴充解交錯器
US20150092894A1 (en) Receiving device and receiving method
US8804049B2 (en) Wireless communication receiver, a wireless communication receiving method and a television receiver
JP2010232803A (ja) 受信装置及び方法、プログラム、並びに受信システム
US8108749B2 (en) Diversity combining iterative decoder
US20080028188A1 (en) Time de-interleaver implementation using sdram in a tds-ofdm receiver
US8103944B2 (en) Memory architecture for high throughput RS decoding for MediaFLO receivers
TWI524768B (zh) 頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路
TWI389464B (zh) 無線通訊接收器和信號處理方法
JP4509133B2 (ja) デジタル放送復調装置
KR20080112583A (ko) 리드 솔로몬 디코더 및 그 방법
JP4859989B2 (ja) デジタル放送復調装置
CN101500099B (zh) 无线通讯接收机、无线通讯接收方法与电视接收机
CN106856569B (zh) 解码器、接收装置及其解码方法
TWI408959B (zh) 解交錯器與其他電路共用資料儲存模組的無線通訊接收機、電視接收機與其相關方法
Kang et al. Area-efficient convolutional deinterleaver for mobile TV receiver
TW201032484A (en) Diversity combining iterative decoder

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees