TWI486958B - 熔絲偵測電路 - Google Patents
熔絲偵測電路 Download PDFInfo
- Publication number
- TWI486958B TWI486958B TW101106859A TW101106859A TWI486958B TW I486958 B TWI486958 B TW I486958B TW 101106859 A TW101106859 A TW 101106859A TW 101106859 A TW101106859 A TW 101106859A TW I486958 B TWI486958 B TW I486958B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- fuse
- buffer
- coupled
- receives
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明是有關於一種熔絲偵測電路。
熔絲是一種常用來作為積體電路中,提供重要資訊的一種方式。簡單來說,透過熔絲的燒燬或未燒毀的狀態,可以提供積體電路例如“0”或”1”的資訊。
請參照圖1,圖1為習知的熔絲偵測電路100的電路圖。熔絲偵測電路100包括電晶體P1~P4以及N1~N4配合熔絲FUSE所構成。其中,在關於熔絲偵測電路100的動作方面,電晶體P1依據預充信號PSET來提供預充電的路徑。簡單來說,當電晶體P1導通時,參考電源VCC被提供至由電晶體P3以及電晶體N3的閘極。電晶體P3以及電晶體N3所構成的反向器則對應產生等於參考接地電壓GND的信號至電晶體P4、N4、P2以及N2的閘極,並使熔絲偵測電路100產生等於參考電源VCC的偵測結果FUDATA。
接下來,電晶體P1依據預充信號PSET而關閉,電晶體N1則依據偵測信號NSET而導通。此時,若熔絲FUSE未被燒斷,參考接地電壓GND透過電晶體N1被提供至電晶體P3及N3的閘極,並且,電晶體P4及N4所形成的反向器對應產生等於參考接地電壓GND的偵測結果FUDATA。相對的,若是熔絲FUSE已被燒斷,熔絲偵測
電路100所產生的偵測結果FUDATA會維持等於參考電源VCC。
值得注意的,當是熔絲FUSE已被燒斷的狀態下,由於偵測結果FUDATA以及電晶體N2及P2的汲極都保持在等於參考電源VCC的高電壓準位。因此,造成電晶體N4以及N2的汲源極間有大的跨壓,而產生漏電路徑。
本發明提供多種熔絲偵測電路,有效降低漏電現象的產生。
本發明提出一種熔絲偵測電路,包括預充電開關、偵測開關、第一緩衝器、第二緩衝器以及熔絲。預充電開關的第一端接收參考電源,並依據預充信號以導通或斷開。偵測開關耦接於預充電開關的第二端與熔絲連接端間,偵測開關受控於偵測信號以導通或斷開。第一緩衝器的輸入端接收輸出信號,其輸出端耦接至預充電開關與偵測開關的耦接端點。第一緩衝器依據輸出信號以在其輸出端產生等於參考電源或熔絲連接端上的電壓的緩衝信號。第二緩衝器耦接第一緩衝器。第二緩衝器接收並依據緩衝信號產生等於參考電源或參考接地電壓的輸出信號。熔絲則串接在熔絲連接端與參考接地電壓間。
本發明另提出一種熔絲偵測電路,包括預充電開關、第一緩衝器、第二緩衝器以及熔絲。預充電開關的第一端接收參考電源,其第二端耦接至熔絲連接端,預充電開關依據預充信號以導通或斷開。第一緩衝器的輸入端接收輸出信號,其輸出端耦接至熔絲連接端,第一緩衝器依據輸出信號以決定是否使熔絲連接端上的緩衝信號拉高至參考電源。第二緩衝器耦接第一緩衝器,接收並依據熔絲連接端上的緩衝信號以產生等於參考電源或參考接地電壓的輸出信號。熔絲則串接在熔絲連接端與參考接地電壓間。
基於上述,本發明所提供的熔絲偵測電路,利用使第一緩衝器所產生的緩衝信號的電壓準位等於參考電源或熔絲連接端上的電壓,並藉以使當緩衝信號不等於參考接地電壓時,第一緩衝器不需要耦接至參考接地電壓而產生漏電的路徑。並在緩衝信號需要等於參考接地電壓時,透過熔絲使熔絲連接端上的電壓等於參考接地電壓。因此,在不影響熔絲偵測電路的正常動作下,可以減少漏電路徑的產生。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖2,圖2為本發明一實施例的熔絲偵測電路200的示意圖。熔絲偵測電路200包括預充電開關210、偵測開關220、緩衝器BUF1及BUF2以及熔絲FUSE。預充電開關210的第一端接收參考電源VCC,其第二端耦接至偵測開關220,預充電開關210的控制端接收預充信號PSET,並依據預充信號PSET以導通或斷開。偵測開關220耦接於預充電開關210的第二端與熔絲連接端FT間。偵測開關220接收偵測信號NSET,並受控於偵測信號NSET以導通或斷開。在本實施例中,預充電開關210由P型電晶體P1所建構,偵測開關220則由N型電晶體N1所建構。P型電晶體P1的控制端(閘極)接收預充信號PSET,其第一端(例如源極)接收參考電源VCC,其第二端(例如汲極)耦接至N型電晶體N1。N型電晶體N1的控制端(閘極)接收偵測信號NSET,其第一端(例如汲極)耦接該P型電晶體P1,其第二端(例如源極)耦接至熔絲FUSE。
緩衝器BUF1則是與預充電開關210、偵測開關220以及緩衝器BUF2相耦接。緩衝器BUF1的輸入端接收輸出信號FUOUT,而緩衝器BUF1的輸出端耦接至預充電開關與偵測開關的耦接端點。緩衝器BUF1依據所接收的輸出信號FUOUT以在其輸出端產生等於參考電源VCC或熔絲連接端FT上的電壓的緩衝信號BS。具體而言,緩衝器BUF1接收參考電源VCC及熔絲連接端FT上的電壓做為其操作電源。當緩衝器BUF1的輸入端所接收的輸出信號FUOUT高於臨界電壓時,其輸出端所產生緩衝信號BS的電壓準位等於熔絲連接端FT上的電壓。相對的,若是緩衝器BUF1的輸入端所接收的輸出信號FUOUT低於臨界電壓時,其輸出端所產生緩衝信號BS的電壓準位等於參考電源VCC。
緩衝器BUF2耦接至緩衝器BUF1。緩衝器BUF2接收緩衝信號BS,並依據緩衝信號BS產生等於參考電源VCC或參考接地電壓GND的輸出信號FUOUT。具體說明,緩衝器BUF2接收參考電源VCC及參考接地電壓GND作為操作電源,並在所接收的緩衝信號BS高於一定的臨界電壓時,產生等於參考接地電壓GND的輸出信號FUOUT。相對的,緩衝器BUF2在所接收的緩衝信號BS低於一定的臨界電壓時,產生等於參考電源VCC的輸出信號FUOUT。其中,上述關於緩衝器BUF1與緩衝器BUF2的說明中所提及的臨界電壓不必要相等。
在整體的作動方面,首先,預充電開關210依據預充信號PSET而導通,並使預充電開關210與偵測開關220耦接的端點被充電到等於參考電源VCC。據此,緩衝器BUF2產生等於參考接地電壓GND的輸出信號FUOUT,並使緩衝器BUF1產生等於參考電源VCC的緩衝信號BS。接下來,預充電開關210依據預充信號PSET而斷開,而偵測開關220依據偵測信號NSET而導通。此時,若熔絲FUSE未被燒斷,參考接地電壓GND則透過熔絲FUSE傳送至熔絲連接端FT,並透過偵測開關220傳送至緩衝器BUF2的輸入端。緩衝器BUF2因而改變其所產生的輸出信號FUOUT為等於參考電源VCC。
相對的,若熔絲FUSE已被燒斷,熔絲連接端FT上的電壓將呈現高阻抗(high impendence)的狀態。而形成迴路的緩衝器BUF1以及BUF2所分別產生的緩衝信號BS以及輸出信號FUOUT之電壓位準則不會被改變,分別維持等於參考電源VCC以及參考接地電壓GND。此時,由於熔絲FUSE已被燒斷,緩衝器BUF1連接到參考接地電壓GND的路徑顯然是被切斷的,因此,緩衝器BUF1並不存在可能產生漏電的路徑。
圖3A是本發明另一實施例的熔絲偵測電路300的電路圖。熔絲偵測電路300包括預充電開關310、偵測開關320、緩衝器BUF1及BUF2、輸出緩衝器BUF3以及熔絲FUSE。其中,緩衝器BUF1由電晶體P2以及N2所構成,緩衝器BUF2由電晶體P3以及N3所構成,而緩衝器BUF3由電晶體P4以及N4所構成。其中,上述的緩衝器BUF1、BUF2以及輸出緩衝器BUF3可以為可產生與所接收的輸入信號反向的輸出信號的緩衝器(也就是反向器)。
電晶體P2的第一端(例如源極)接收參考電源VCC,其控制端(閘極)接收輸出信號FUOUT,其第二端(例如汲極)則耦接至預充電開關310與偵測開關320的耦接端點。電晶體N2的第一端(例如汲極)耦接至電晶體P2的第二端,電晶體N2的控制端(閘極)接收輸出信號FUOUT,電晶體N2的第二端(例如源極)耦接至熔絲連接端FT。電晶體P3的第一端(例如源極)接收參考電源VCC,其控制端(閘極)耦接至預充電開關310與偵測開關320的耦接端點,其第二端(例如汲極)產生輸出信號FUOUT。電晶體N3的第一端(例如汲極)耦接至電晶體P3的第二端,電晶體N3的控制端(閘極)耦接至預充電開關310與偵測開關320的耦接端點,電晶體N3的第二端(例如源極)耦接至參考接地電壓GND。
在輸出緩衝器BUF3中,電晶體P4及N4的控制端共同接收輸出信號FUOUT,而電晶體P4的第一端(例如源極)接收參考電源VCC,其第二端(例如汲極)則產生緩衝輸出信號BFUOUT。值得注意的是,電晶體N4的第一端(例如汲極)耦接至電晶體P4的第二端,而電晶體N4的第二端(例如源極)則耦接至熔絲連接端FT。
在本實施例中,在熔絲FUSE已被燒斷的狀態下,緩衝器BUF1中的電晶體N2以及輸出緩衝器BUF3中的電晶體N4的第一端上的電壓雖然都等於高電位的參考電源VCC,但由於此時的電晶體N2以及電晶體N4的第二端是浮接(floating)的,因此,電晶體N2及N4的第一、二端(汲源極間)間不會有大的電壓降存在,不會產生漏電的現象。
附帶一提的,上述的電晶體P1~P4為P型電晶體,電晶體N1~N4為N型電晶體。
圖3B是本發明實施例的熔絲偵測電路300的另一實施方式。與圖3A的實施方式不相同的,緩衝器BUF1中更包括了電晶體N5。其中,電晶體N5的第一端(例如汲極)耦接在電晶體N2耦接熔絲連接端FT的路徑間,電晶體N5的第二端(例如源極)耦接熔絲連接端FT,電晶體N5的控制端(閘極)接收預充信號PSET。由於電晶體N5為N型電晶體,因此,當電晶體P1依據預充信號PSET而導通時,緩衝器BUF1連接至熔絲連接端FT的路徑會因為電晶體N5關閉而被切斷。如此一來,在預充電過程中所可能造成的電晶體N2的汲源極間的大的電壓降(熔絲FUSE未被燒斷的狀態)將不會發生,有效降低漏電流的產生。
圖4為本發明再一實施例的熔絲偵測電路400的示意圖。熔絲偵測電路400包括預充電開關410、緩衝器BUF1及BUF2、輸出緩衝器BUF3以及熔絲FUSE。預充電開關410的第一端接收參考電源VCC,其第二端耦接至熔絲連接端FT。預充電開關410依據預充信號PSET以導通或斷開。緩衝器BUF1的輸入端接收輸出信號FUOUT,其輸出端耦接至熔絲連接端FT。緩衝器BUF1依據輸出信號FUOUT以決定是否使熔絲連接端FT上的緩衝信號BS拉高至參考電源VCC。緩衝器BUF2耦接緩衝器BUF1。緩衝器BUF2接收並依據緩衝信號BS以產生等於參考電源VCC或參考接地電壓GND的輸出信號FUOUT。熔絲FUSE則是串接在熔絲連接端FT與參考接地電壓GND間。另外,輸出緩衝器BUF3耦接緩衝器BUF2。輸出緩衝器BUF3接收輸出信號FUOUT,並依據輸出信號BUF3以產生等於參考電源VCC或熔絲連接端FT上的電壓的緩衝輸出信號BFUOUT。
在本實施例中,預充電開關410由P型電晶體P1所建構,電晶體P1的控制端(閘極)接收預充信號PSET,其第一端(例如源極)接收參考電源VCC,其第二端耦接至熔絲連接端FT。緩衝器BUF1由電晶體P2所建構的汲極開路緩衝器(open drain buffer),電晶體P2的第一端(例如源極)接收參考電源VCC,其控制端(閘極)接收輸出信號FUOUT,其第二端(例如汲極)則耦接至熔絲連接端FT。緩衝器BUF2與輸出緩衝器BUF3則分別由電晶體P3、N3及電晶體P4、N4所建構,其中,緩衝器BUF2與輸出緩衝器BUF3中的電晶體的連接方式與圖3A的實施例相同,在此不多贅述。
附帶一提的,本實施例中,電晶體P1~P4為P型電晶體,電晶體N3~N4為N型電晶體。
在整體作動方面,首先,預充電開關410依據預充信號PSET而導通,並使熔絲連接端FT被充電到等於參考電源VCC。此時緩衝器BUF2對應產生等於參考接地電壓GND的輸出信號FUOUT,而緩衝器BUF1中的電晶體P2也對應被導通。接著,預充電開關410依據預充信號PSET而斷開。此時,若熔絲FUSE未被燒斷,則參考接地電壓GND透過熔絲FUSE傳送至熔絲連接端FT,並使緩衝器BUF2產生等於參考電源VCC的輸出信號FUOUT,而緩衝器BUF1中的電晶體P2則被關閉。而在此同時,輸出緩衝器BUF3則產生等於熔絲連接端FT上的電壓的緩衝輸出信號BFUOUT。
相對的,若熔絲FUSE已被燒斷,此時的熔絲連接端FT不會被拉低而維持在約等於參考電源VCC的電壓準位。因此,電晶體P2維持在導通狀態,緩衝器BUF2以及輸出緩衝器BUF3所分別產生的輸出信號FUOUT以及緩衝輸出信號BFUOUT也分別維持在等於參考接地電壓GND以及參考電源VCC的電壓準位。
同樣的,在熔絲FUSE已被燒斷的狀態下,電晶體N4的汲源極間將不會有很大的電壓差,因此在本實施例中,漏電途徑不會產生。
綜上所述,本發明藉由使緩衝器不直接接收參考接地電壓作為操作電源,來使緩衝器不會承受過大的跨壓,以減低漏電的途徑。因此不論熔絲狀態為何,熔絲偵測電路都可減少不需要的漏電,提升所屬系統的效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400...熔絲偵測電路
210、310、410...預充電開關
220、320...偵測開關
BUF1、BUF2...緩衝器
BUF3...輸出緩衝器
FUSE...熔絲
VCC...參考電源
FT...熔絲連接端
FUOUT...輸出信號
BS...緩衝信號
GND...參考接地電壓
P1~P4、N1~N5...電晶體
PSET...預充信號
NSET...偵測信號
FUDATA...偵測結果
BFUOUT...緩衝輸出信號
圖1為習知的熔絲偵測電路100的電路圖。
圖2為本發明一實施例的熔絲偵測電路200的示意圖。
圖3A是本發明另一實施例的熔絲偵測電路300的電路圖。
圖3B是本發明實施例的熔絲偵測電路300的另一實施方式。
圖4為本發明再一實施例的熔絲偵測電路400的示意圖。
200...熔絲偵測電路
210...預充電開關
220...偵測開關
PSET...預充信號
NSET...偵測信號
BUF1、BUF2...緩衝器
FUSE...熔絲
VCC...參考電源
FT...熔絲連接端
FUOUT...輸出信號
BS...緩衝信號
GND...參考接地電壓
P1、N1...電晶體
Claims (22)
- 一種熔絲偵測電路,包括:一預充電開關,其第一端接收一參考電源,並依據一預充信號以導通或斷開;一偵測開關,耦接於該預充電開關的第二端與一熔絲連接端間,該偵測開關受控於一偵測信號以導通或斷開;一第一緩衝器,其輸入端接收一輸出信號,其輸出端耦接至該預充電開關與該偵測開關的耦接端點,該第一緩衝器依據該輸出信號以在其輸出端產生等於該參考電源或該熔絲連接端上的電壓的一緩衝信號;一第二緩衝器,耦接該第一緩衝器,接收並依據該緩衝信號產生等於該參考電源或一參考接地電壓的該輸出信號;以及一熔絲,串接在該熔絲連接端與該參考接地電壓間。
- 如申請專利範圍第1項所述之熔絲偵測電路,其中更包括:一輸出緩衝器,耦接該第二緩衝器,接收該輸出信號,並依據該輸出信號以產生等於該參考電源或該熔絲連接端上的電壓的一緩衝輸出信號。
- 如申請專利範圍第2項所述之熔絲偵測電路,其中該輸出緩衝器為一反向器。
- 如申請專利範圍第2項所述之熔絲偵測電路,其中該輸出緩衝器包括:一第一電晶體,具有第一端、第二端以及控制端,其第一端接收該參考電源,其控制端接收該輸出信號,其第二端產生該緩衝輸出信號;以及一第二電晶體,具有第一端、第二端以及控制端,其第一端耦接該第一電晶體的第二端,該第二電晶體的控制端接收該輸出信號,該第二電晶體的第二端耦接該熔絲連接端。
- 如申請專利範圍第4項所述之熔絲偵測電路,其中該第一電晶體為P型電晶體,該第二電晶體為N型電晶體。
- 如申請專利範圍第1項所述之熔絲偵測電路,其中該第一緩衝器包括:一第一電晶體,具有第一端、第二端以及控制端,其第一端接收該參考電源,其控制端接收該輸出信號,其第二端耦接至該預充電開關與該偵測開關的耦接端點;以及一第二電晶體,具有第一端、第二端以及控制端,其第一端耦接至該第一電晶體的第二端,該第二電晶體的控制端接收該輸出信號,該第二電晶體的第二端耦接至該熔絲連接端。
- 如申請專利範圍第6項所述之熔絲偵測電路,其中該第一電晶體為P型電晶體,該第二電晶體為N型電晶體。
- 如申請專利範圍第6項所述之熔絲偵測電路,其中該第一緩衝器更包括:一第三電晶體,具有第一端、第二端以及控制端,其第一端耦接在該第二電晶體耦接該熔絲連接端的路徑間,該第三電晶體的第二端耦接該熔絲連接端,該第三電晶體的控制端接收該預充信號。
- 如申請專利範圍第8項所述之熔絲偵測電路,其中該第三電晶體的導通或斷開的狀態與該預充電開關的導通或斷開的狀態相反。
- 如申請專利範圍第1項所述之熔絲偵測電路,其中該第二緩衝器包括:一第一電晶體,具有第一端、第二端以及控制端,其第一端接收該參考電源,其控制端接收該緩衝信號,其第二端產生該輸出信號;以及一第二電晶體,具有第一端、第二端以及控制端,其第一端耦接至該第一電晶體的第二端,該第二電晶體的控制端接收該緩衝信號,該第二電晶體的第二端耦接至該參考接地電壓。
- 如申請專利範圍第10項所述之熔絲偵測電路,其中該第一電晶體為P型電晶體,該第二電晶體為N型電晶體。
- 如申請專利範圍第1項所述之熔絲偵測電路,其中該預充電開關為一P型電晶體,具有第一端、第二端以及控制端,其第一端接收該參考電源,其控制端接收該預充信號,其第二端耦接該偵測開關。
- 如申請專利範圍第1項所述之熔絲偵測電路,其中該偵測開關為一N型電晶體,具有第一端、第二端以及控制端,其第一端耦接該預充電開關,其控制端接收該偵測信號,其第二端耦接該熔絲連接端。
- 如申請專利範圍第1項所述之熔絲偵測電路,其中該第一及該第二緩衝器皆為反向器。
- 一種熔絲偵測電路,包括:一預充電開關,其第一端接收一參考電源,其第二端耦接至一熔絲連接端,該預充電開關依據一預充信號以導通或斷開;一第一緩衝器,其輸入端接收一輸出信號,其輸出端耦接至該熔絲連接端,該第一緩衝器依據該輸出信號以決定是否使該熔絲連接端上的一緩衝信號拉高至該參考電源;一第二緩衝器,耦接該第一緩衝器,接收並依據該熔絲連接端上的該緩衝信號以產生等於該參考電源或一參考接地電壓的該輸出信號;以及一熔絲,串接在該熔絲連接端與該參考接地電壓間。
- 如申請專利範圍第15項所述之熔絲偵測電路,其中更包括:一輸出緩衝器,耦接該第二緩衝器,接收該輸出信號,並依據該輸出信號以產生等於該參考電源或該熔絲連接端上的電壓的一緩衝輸出信號。
- 如申請專利範圍第16項所述之熔絲偵測電路,其中該輸出緩衝器包括:一第一電晶體,具有第一端、第二端以及控制端,其第一端接收該參考電源,其控制端接收該輸出信號,其第二端產生該緩衝輸出信號;以及一第二電晶體,具有第一端、第二端以及控制端,其第一端耦接該第一電晶體的第二端,該第二電晶體的控制端接收該輸出信號,該第二電晶體的第二端耦接該熔絲連接端。
- 如申請專利範圍第16項所述之熔絲偵測電路,其中該第一緩衝器為一P型電晶體,具有第一端、第二端以及控制端,其第一端接收該參考電源,其控制端接收該輸出信號,其第二端耦接至該熔絲連接端。
- 如申請專利範圍第15項所述之熔絲偵測電路,其中該第二緩衝器包括:一第一電晶體,具有第一端、第二端以及控制端,其第一端接收該參考電源,其控制端接收該緩衝信號,其第二端產生該輸出信號;以及一第二電晶體,具有第一端、第二端以及控制端,其第一端耦接至該第一電晶體的第二端,該第二電晶體的控制端接收該緩衝信號,該第二電晶體的第二端耦接至該參考接地電壓。
- 如申請專利範圍第19項所述之熔絲偵測電路,其中該第一電晶體為P型電晶體,該第二電晶體為N型電晶體。
- 如申請專利範圍第15項所述之熔絲偵測電路,其中該預充電開關為一P型電晶體,具有第一端、第二端以及控制端,其第一端接收該參考電源,其控制端接收該預充信號,其第二端耦接該熔絲連接端。
- 如申請專利範圍第15項所述之熔絲偵測電路,其中該第一及該第二緩衝器皆為反向器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101106859A TWI486958B (zh) | 2012-03-02 | 2012-03-02 | 熔絲偵測電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101106859A TWI486958B (zh) | 2012-03-02 | 2012-03-02 | 熔絲偵測電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201337934A TW201337934A (zh) | 2013-09-16 |
TWI486958B true TWI486958B (zh) | 2015-06-01 |
Family
ID=49627967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101106859A TWI486958B (zh) | 2012-03-02 | 2012-03-02 | 熔絲偵測電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI486958B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI601263B (zh) * | 2016-06-06 | 2017-10-01 | 華邦電子股份有限公司 | 電子式熔絲裝置以及電子式熔絲陣列 |
CN107464585B (zh) | 2016-06-06 | 2020-02-28 | 华邦电子股份有限公司 | 电子式熔丝装置以及电子式熔丝阵列 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040227562A1 (en) * | 2003-05-14 | 2004-11-18 | Oki Electric Industry Co., Ltd. | Fuse detection circuit |
TWI260025B (en) * | 2004-03-26 | 2006-08-11 | Taiwan Semiconductor Mfg | Detecting the status of an electrical fuse |
TWI261263B (en) * | 2002-02-12 | 2006-09-01 | Artisan Components Inc | Zero power fuse sensing circuit for redundancy applications in memories |
US20080061839A1 (en) * | 2005-04-14 | 2008-03-13 | Mohr Christian N | Circuit and method for stable fuse detection |
US7436718B2 (en) * | 2005-04-07 | 2008-10-14 | Elpida Memory, Inc. | Semiconductor memory device including fuse detection circuit to determine successful fuse-cutting rate for optical fuse-cutting conditions |
TW201209838A (en) * | 2010-08-31 | 2012-03-01 | Winbond Electronics Corp | Fuse detecting apparatus |
-
2012
- 2012-03-02 TW TW101106859A patent/TWI486958B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI261263B (en) * | 2002-02-12 | 2006-09-01 | Artisan Components Inc | Zero power fuse sensing circuit for redundancy applications in memories |
US20040227562A1 (en) * | 2003-05-14 | 2004-11-18 | Oki Electric Industry Co., Ltd. | Fuse detection circuit |
TWI260025B (en) * | 2004-03-26 | 2006-08-11 | Taiwan Semiconductor Mfg | Detecting the status of an electrical fuse |
US7436718B2 (en) * | 2005-04-07 | 2008-10-14 | Elpida Memory, Inc. | Semiconductor memory device including fuse detection circuit to determine successful fuse-cutting rate for optical fuse-cutting conditions |
US20080061839A1 (en) * | 2005-04-14 | 2008-03-13 | Mohr Christian N | Circuit and method for stable fuse detection |
TW201209838A (en) * | 2010-08-31 | 2012-03-01 | Winbond Electronics Corp | Fuse detecting apparatus |
Also Published As
Publication number | Publication date |
---|---|
TW201337934A (zh) | 2013-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386898B (zh) | 复位电路 | |
CN102930891A (zh) | 读出电路 | |
CN101873125A (zh) | 一种复位电路 | |
TWI415388B (zh) | 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路 | |
JP2014160981A (ja) | レベルシフト回路 | |
US20080001628A1 (en) | Level conversion circuit | |
TWI486958B (zh) | 熔絲偵測電路 | |
KR101341734B1 (ko) | 전압 부스팅 기법을 이용한 cmos 차동 로직 회로 | |
US8081016B2 (en) | Input buffer | |
US10594265B2 (en) | Semiconductor device and semiconductor integrated circuit using the same | |
JP2011103607A (ja) | 入力回路 | |
US7969217B2 (en) | Output buffer with slew-rate enhancement output stage | |
CN103323724B (zh) | 熔丝侦测电路 | |
US8736311B2 (en) | Semiconductor integrated circuit | |
US8861291B2 (en) | Memory apparatus and signal delay circuit for generating delayed column select signal | |
TWI455484B (zh) | 電位轉換電路 | |
KR20140002915A (ko) | 전원 회로 | |
KR102034903B1 (ko) | Cmos 인버터 회로장치 | |
JP6540290B2 (ja) | レベルコンバータ回路 | |
CN114421433A (zh) | 电池保护电路及其充电功率开关控制信号产生电路 | |
US8450987B2 (en) | Switching apparatus and control signal generator thereof | |
JP2022079823A (ja) | 遅延回路 | |
TWI695377B (zh) | 緩衝輸出電路及其驅動方法 | |
JP4279620B2 (ja) | レベルシフト回路 | |
US8760205B2 (en) | Semiconductor device and input signal reception circuit |