TWI485766B - 用於蝕刻基材的方法 - Google Patents
用於蝕刻基材的方法 Download PDFInfo
- Publication number
- TWI485766B TWI485766B TW101136397A TW101136397A TWI485766B TW I485766 B TWI485766 B TW I485766B TW 101136397 A TW101136397 A TW 101136397A TW 101136397 A TW101136397 A TW 101136397A TW I485766 B TWI485766 B TW I485766B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- etching
- region
- temperature
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 72
- 238000005530 etching Methods 0.000 title claims description 71
- 238000000034 method Methods 0.000 title claims description 40
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 19
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 11
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 239000002367 phosphate rock Substances 0.000 claims description 2
- OJMIONKXNSYLSR-UHFFFAOYSA-N phosphorous acid Chemical compound OP(O)O OJMIONKXNSYLSR-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 239000002253 acid Substances 0.000 claims 1
- 150000002148 esters Chemical class 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 239000005368 silicate glass Substances 0.000 claims 1
- 239000012809 cooling fluid Substances 0.000 description 11
- 239000006227 byproduct Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
本發明關於蝕刻基材的方法，更明確地，本發明關於用對基材的一致溫度控制蝕刻基材的某些層以及用對基材的非一致溫度控制蝕刻基材的某些層的方法。
在積體電路的製造中，多種製程參數的精確控制是達成基材內一致結果以及可自基材至基材再現之結果所必需的。在製程過程中，溫度中的改變與橫跨基材之溫度梯度可能對半導體元件的材料沉積、蝕刻速率、階梯覆蓋、特徵結構錐角與其他參數為有害的。因此，橫跨基材之溫度分佈的預定圖案之產生是達成高產率的重要條件之一。
2003版的International Technology Roadmap for Semiconductors陳述電晶體閘極關鍵尺寸(CD)中的降低將是未來蝕刻技術的重要挑戰。因此，由於閘極CD是元件之最終性能的明顯因素，已經進行很多工作來研究閘極蝕刻製程參數對控制CD能力的影響。已經發表出多種不同的閘極CD控制策略，控制策略包括光阻劑修剪與閘極硬遮罩蝕刻化學作用的控制。前者方式降低光阻劑尺寸低於藉由光阻劑之側蝕刻光刻所能達到之尺寸，而後者方式依靠蝕刻在硬遮罩蝕刻過程中重新沉積
於側壁上之副產物，以鈍化且控制側蝕刻相對於垂直蝕刻的數量。藉由蝕刻副產物之側壁鈍化不僅限於硬遮罩蝕刻步驟，且亦可能發生於閘極主要蝕刻、軟著陸與過度蝕刻步驟過程中。
預期此蝕刻副產物的重新沉積速率依循副產物的氣相濃度與那些副產物的黏附係數兩者。已經將黏附係數用於氣體表面反應機制中，以描述事件氣相物種吸附至表面的可能性，且黏附係數通常近似於反應性吸附於表面上之物種數目與事件物種之整體數目的比例。
然而，傳統基材基座不具有足夠手段來控制橫跨基材之直徑的基材溫度分佈。無力控制基材溫度一致性對單一基材之中與基材之間這兩者的製程一致性、元件產率及經處理之基材的整體品質有負面影響。
因此，技術中需要蝕刻基材的改善方法。
本發明的一目的是提供蝕刻基材之方法，以便有效地控制基材之CD一致性。
根據本發明之實施例，基材具有第一區與第二區且藉由堆疊至少一第一層與至少一第二層來形成基材，蝕刻基材之方法包括：設定第一溫度至第一區且設定第二溫度至第二區來蝕刻至少一第一層，其中第一溫度不同於第二溫度；及設定第三溫度至第一區與第二區來蝕刻至
少一第二層。
因此，可藉由獨立地設定一致溫度來蝕刻基材的某些層且設定非一致溫度來蝕刻基材的其他層，而良好地控制基材的CD一致性。
可藉由隨後的發明描述與附圖來進一步了解本發明的優點與精神。
第1圖是圖示根據本發明之實施例蝕刻基材之方法的流程圖，而第2圖是圖示藉由第1圖中所示之方法蝕刻基材3之蝕刻設備2的示意圖。如第1圖與第2圖中所示，方法包括下列順序：在方塊S10，負載基材3於蝕刻設備2之靜電夾盤22上，其中基材3之第一區30位於靜電夾盤22之第一區域220上，而基材3之第二區32位於靜電夾盤22之第二區域222上；在方塊S12，第一區域220設定第一溫度至第一區30且第二區域222設定第二溫度至第二區32來蝕刻配置於基材3上之至少一第一層；及在方塊S14，第一區域220與第二區域222設定第三溫度至第一區30與第二區32來蝕刻基材3之至少一第二層。第一區域220與第一區30同心於第二區域222與第二區32，舉例而言，第二區域222與第二區32是圍繞第一區域220與第一區30的環。
在第2圖中，蝕刻設備2包括蝕刻腔室20、氣體面板
21、設於蝕刻腔室20中之靜電夾盤22、功率源23、功率供應器24、真空泵25以及具有加熱器260與多個冷卻流體供應器262之溫度控制裝置。針對基材蝕刻之製程而言，真空泵25自蝕刻腔室20抽出氣體，而氣體面板21引導電漿氣體進入蝕刻腔室20。功率源23能夠提供RF功率以在蝕刻腔室20中點燃且維持電漿。
靜電夾盤22包括定位盤(puck)224以攜帶基材3。功率供應器24能夠被連接至定位盤224，以偏壓靜電夾盤22並在蝕刻腔室20中維持電漿。加熱器260耦接至定位盤224，且在允許獨立地設定且控制各個區域220、222之溫度的方式下將冷卻流體供應器262分別地耦接至靜電夾盤22之第一區域220與第二區域222。加熱器260能夠提高定位盤224之溫度，而冷卻流體供應器262能夠藉由應用冷卻流體(諸如，氣體及/或液體)來降低定位盤224之溫度。藉由加熱器260與冷卻流體供應器262，可控制定位盤224與基材3上之溫度。應當注意冷卻流體供應器262分別耦接至第一區域220與第二區域222，以致可獨立於彼此設定基材3之第一區30與第二區32的溫度，因而可設定基材3之中心區域與周邊區域在相同溫度或不同溫度任一者下。在實施中，加熱器與冷卻流體供應器可連接至控制系統以調整定位盤上之溫度。再者，在其他實施例中，可僅採用一個冷卻流體供應器，且控制系統能夠讓冷卻流體供應器提供冷卻流體的不同流動至不同區域以進行獨立的溫度控制。
回頭參見第1圖，在方法之方塊S12，用設定第一溫度至第一區30且設定第二溫度至第二區32的條件來蝕刻基材3之至少一第一層。如第2圖中所示，蝕刻腔室20中之電漿通常在基材3之邊緣部分或周邊部分(第2圖中之第二區32)具有較少(與基材3之中央部分(第2圖中之第一區30)相比)的鈍化物種，這通常會造成邊緣附近提高的側蝕刻。為了達成改善的CD一致性，可將設置給第二區32之第二溫度低於設置給第一區30之第一溫度，以提高沉積在基材之邊緣處之鈍化物種的數量，藉此補償基材之邊緣處可用於與基材交互作用之鈍化物種的減少數量。
在方法之方塊S14，用設定第三溫度至第一區30與第二區32之條件來蝕刻基材3之至少一第二層。應當注意的是至少一第二層堆疊於至少一第一層下，且蝕刻第二層的化學作用比蝕刻第一層的化學作用更具各向異性。在此條件下，由於基材溫度梯度鼓勵基材之邊緣處的鈍化，基材上之非一致溫度分佈可能造成非一致CD。換句話說，對蝕刻膜堆疊的所有層維持非一致溫度分佈可能會造成至少一第一層的一致CD，但會造成至少一第二層的非一致CD，因而損失蝕刻通過膜堆疊之多個層的特徵結構中之CD控制。
在實施中，可將基材不僅區分成兩個區，而是將基材區分成複數個區，並可將靜電夾盤對應地區分成複數個各自具有獨立溫度控制的區。可利用獨立溫度控制來更
精確地調整基材上之溫度分佈，以致可在蝕刻特徵結構通過多個層時維持CD控制。
第3A圖至第3D圖是圖示根據本發明另一實施例之基材4之一部分的示意圖，基材4具有由第1圖中所示之方法蝕刻的多層膜堆疊。如第3A圖中所示，基材4包括基部40、四個沉積在基部40上之第二層42及四個沉積在第二層42之頂部層上的第一層44。光阻劑5是形成在第一層44之頂部層上。第一層44由頂部至底部為BARC層、SiON層、ACL(非晶碳)層與TEOS(正矽酸乙酯)層。第二層42由頂部至底部為氮化矽層、TEOS層、PSG(磷矽酸鹽玻璃)層與氮化矽層。將基材4區分成接近中央部分的第一區與接近邊緣部分的第二區，而第3A圖至第3D圖可為第一區或第二區中之膜堆疊視圖。為了蝕刻四個第一層44，如第1圖中之方塊S12所圖示，可將第一區之溫度設定至約25℃並將第二區之溫度設定至約15℃。
可利用CHF3
、CF4
與N2
之不具氧的混合物來蝕刻BARC層。CHF3
與CF4
的比例大於3：1，而N2
與CF4
的比例亦大於3：1，且相對於N2
提供更多的CHF3
。將蝕刻過程中之腔室壓力維持在超過100毫托，例如約150毫托下。
可利用O2
與N2
的混合物蝕刻SiON層。O2
與N2
的比例大於約4：1。將蝕刻過程中之腔室壓力維持在低於50毫托，例如約2毫托下。
可利用與用於蝕刻SiON層相同之製程來蝕刻ACL層。
可利用O2
與N2
的混合物蝕刻TEOS層。O2
與N2
的比例大於約4：1。將蝕刻過程中之腔室壓力維持在低於50毫托，例如約2毫托下。
如第3B圖中所示，在蝕刻第一層44之後，將第一區與第二區兩者之溫度均設定至約35℃而即將蝕刻第二層42的上方兩層(氮化矽層與TEOS層)。
可利用C4
F8
、CH2
F2
、CHF3
與O2
之不具氮的混合物蝕刻第二層42之氮化矽層與TEOS層。用於蝕刻TEOS層的C4
F8
與CH2
F2
的數量大於用於蝕刻氮化矽層的C4
F8
與CH2
F2
的數量。亦可在氣體混合物中包括C4
F8
之數量的至少三倍之比例的Ar。將蝕刻過程中用於蝕刻第一層44之SiON層、ACL層與TEOS層的腔室壓力維持在相同壓力下。
如第3C圖中所示，在蝕刻第二層42之上方兩層之後，如第1圖中之方塊S14所圖示，將第一區與第二區之溫度設定至約50℃來蝕刻第二層42之下方兩層(PSG層與氮化矽層)。第3D圖圖示在一致與非一致溫度梯度之間改變之蝕刻製程，這可允許蝕刻膜堆疊同時增強CD一致性。
可利用C4
F6
、C4
F8
、CF4
、CO、N2
與O2
的混合物來蝕刻PSG層與氮化矽層。用於蝕刻TEOS層的C4
F8
與CH2
F2
的數量大於用於蝕刻氮化矽層的C4
F8
與CH2
F2
的數量。將蝕刻過程中用於蝕刻第一層44之SiON層、ACL層與
TEOS層的腔室壓力維持在相同壓力下。亦可在氣體混合物中包括C4
F8
之數量的至少十倍之比例的Ar。
如上所述，基材4之邊緣部分或周邊部分在上方層上更側向地蝕刻。因此，當蝕刻四個第一層44時，將第二區之溫度設定至約15℃，這溫度低於設定至第一區的約25℃之溫度。當蝕刻四個第二層42時，橫跨整個基材4設定一致溫度(約35℃與約50℃)。當提高溫度時，側壁鈍化更輕易地形成在深層上，因此蝕刻第二層42時基材4的溫度應高於用於蝕刻第一層44的溫度，以有助於更有效地控制基材4之CD一致性。
第4圖是利用一致溫度與利用溫度梯度來蝕刻第一層44所得到之一致性結果的比較。在橫跨基材的多個位置處顯示等高線圖CD一致性。等高線圖圖示超過在一致基材溫度下蝕刻之CD一致性中的明顯改善。
與先前技術相較，本發明之蝕刻基材方法包括用一致基材溫度蝕刻某些層同時用非一致基材溫度蝕刻其他層。因此，藉由調整基材溫度一致性同時蝕刻不同層，可更有效地控制CD一致性。
雖然上文關於本發明的某些實施例，但可在不悖離本發明之基本範圍下設計出本發明之其他實施例與進一步實施例，且本發明之範圍由隨後之申請專利範圍所確定。
2‧‧‧蝕刻設備
3、4‧‧‧基材
5‧‧‧光阻劑
20‧‧‧蝕刻腔室
21‧‧‧氣體面板
22‧‧‧靜電夾盤
23‧‧‧功率源
24‧‧‧功率供應器
25‧‧‧真空泵
30‧‧‧第一區
32‧‧‧第二區
40‧‧‧基部
42‧‧‧第二層
44‧‧‧第一層
220‧‧‧第一區域
222‧‧‧第二區域
224‧‧‧定位盤
260‧‧‧加熱器
262‧‧‧冷卻流體供應器
S10‧‧‧方塊
S12‧‧‧方塊
S14‧‧‧方塊
為了詳細理解本發明上述之特徵結構，可參照某些描繪於附圖中的實施例來理解簡短概述於【發明說明】中的本發明的更明確描述。然而，需注意附圖僅描繪本發明之典型實施例而因此附圖不被視為本發明之範圍的限制因素，因為本發明可允許其他等效實施例。
第1圖是圖示根據本發明實施例蝕刻基材之方法的流程圖。
第2圖是圖示用於藉由第1圖中所示之方法蝕刻基材之蝕刻設備的示意圖。
第3A圖至第3D圖是圖示根據本發明其他實施例之基材之一部分的示意圖，基材具有藉由第1圖中所示之方法蝕刻的多層膜堆疊。
第4圖是比較習知處理結果與執行本發明之實施例所取得的那些結果的表。
預期一個實施例的元件與特徵結構可有利地併入其他實施例而不需特別詳述。然而，需注意附圖僅圖示本發明之示範性實施例而因此不被視為本發明之範疇的限制因素，因為本發明可允許其他等效實施例。
S10‧‧‧方塊
S12‧‧‧方塊
S14‧‧‧方塊
Claims (9)
- 一種蝕刻一基材的方法，該基材藉由堆疊至少一第一層於至少一第二層上而加以形成，該基材上具有一在一第二區內的第一區，該方法包括以下步驟：將該第一區設定至一第一溫度且將該第二區設定至一第二溫度來蝕刻該至少一第一層，其中該第一溫度大於該第二溫度，其中該至少一第一層包括：一BARC層；一SiON層，該SiON層配置於該BARC層下；一ACL(非晶碳)層，該ACL層配置於該SiON層下；及一TEOS(正矽酸乙酯)層，該TEOS層配置於該ACL層下，；及將該第一區與該第二區設定至一第三溫度來蝕刻該至少一第二層，其中該至少一第二層包括：一第一氮化矽層；一TEOS層，該TEOS層配置於該氮化矽層下；一PSG(磷矽酸鹽玻璃)層，該PSG層配置於該TEOS層下；及一第二氮化矽層，該第二氮化矽層配置於該PSG(磷矽酸鹽玻璃)層下。
- 如請求項1所述之方法，其中蝕刻該第一層的步驟包括以下步驟：利用一不具氧的氣體混合物來蝕刻該BARC層。
- 如請求項1所述之方法，其中蝕刻該第二層的步驟更包括以下步驟：在維持該第一區與該第二區在相同溫度下時，蝕刻該第一氮化矽層與該TEOS層。
- 如請求項1所述之方法，其中蝕刻該第二層的步驟更包括以下步驟：利用一不具氮的氣體混合物來蝕刻該第一氮化矽層與該TEOS層。
- 如請求項1所述之方法，其中蝕刻該第一層的步驟更包括以下步驟：利用O2 與N2 的一混合物來蝕刻該SiON層；及維持一腔室壓力低於用於蝕刻該BARC層所用之一腔室壓力。
- 如請求項5所述之方法，其中蝕刻該第一層的步驟更包括以下步驟：利用與用於蝕刻該SiON層相同之製程來蝕刻該ACL 層。
- 如請求項1所述之方法，其中蝕刻該第二層的步驟更包括以下步驟：在維持該第一區與該第二區在高於用於蝕刻該第一層之溫度的一溫度下時，蝕刻該第一氮化矽層與該TEOS層。
- 如請求項7所述之方法，其中蝕刻該第二層的步驟更包括以下步驟：在維持該第一區與該第二區在高於用於蝕刻該第一層之溫度的一溫度下時，蝕刻該第二氮化矽層與該PSG層。
- 如請求項7所述之方法，其中蝕該第二層的步驟更包括以下步驟：在維持該第一區與該第二區在高於用於蝕刻該第一氮化矽層與該TEOS層之溫度的一溫度下時，蝕刻該第二氮化矽層與該PSG層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161546735P | 2011-10-13 | 2011-10-13 | |
| US13/455,354 US8668837B2 (en) | 2011-10-13 | 2012-04-25 | Method for etching substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201320181A TW201320181A (zh) | 2013-05-16 |
| TWI485766B true TWI485766B (zh) | 2015-05-21 |
Family
ID=48082280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101136397A TWI485766B (zh) | 2011-10-13 | 2012-10-02 | 用於蝕刻基材的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8668837B2 (zh) |
| TW (1) | TWI485766B (zh) |
| WO (1) | WO2013055488A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2239860B1 (fr) * | 2009-04-07 | 2012-08-15 | The Swatch Group Research and Development Ltd. | Récepteur de signaux à modulation fsk à grande sensbilité à faible débit |
| CN104425217A (zh) * | 2013-09-05 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法 |
| KR102108175B1 (ko) | 2013-12-27 | 2020-05-08 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR102222818B1 (ko) | 2014-10-06 | 2021-03-04 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP6843087B2 (ja) * | 2018-03-12 | 2021-03-17 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置およびプログラム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040182822A1 (en) * | 2003-03-20 | 2004-09-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dynamic feed forward temperature control to achieve cd etching uniformity |
| US20070042603A1 (en) * | 2004-10-07 | 2007-02-22 | Kropewnicki Thomas J | Method for etching having a controlled distribution of process results |
| TWI281212B (en) * | 2002-04-02 | 2007-05-11 | Lam Res Corp | Variable temperature processes for tunable electrostatic chuck |
| US7759239B1 (en) * | 2009-05-05 | 2010-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of reducing a critical dimension of a semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100895406B1 (ko) | 2007-12-31 | 2009-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
-
2012
- 2012-04-25 US US13/455,354 patent/US8668837B2/en not_active Expired - Fee Related
- 2012-09-13 WO PCT/US2012/055086 patent/WO2013055488A1/en active Application Filing
- 2012-10-02 TW TW101136397A patent/TWI485766B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI281212B (en) * | 2002-04-02 | 2007-05-11 | Lam Res Corp | Variable temperature processes for tunable electrostatic chuck |
| US20040182822A1 (en) * | 2003-03-20 | 2004-09-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dynamic feed forward temperature control to achieve cd etching uniformity |
| US20070042603A1 (en) * | 2004-10-07 | 2007-02-22 | Kropewnicki Thomas J | Method for etching having a controlled distribution of process results |
| US7759239B1 (en) * | 2009-05-05 | 2010-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of reducing a critical dimension of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130092656A1 (en) | 2013-04-18 |
| TW201320181A (zh) | 2013-05-16 |
| US8668837B2 (en) | 2014-03-11 |
| WO2013055488A1 (en) | 2013-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6580215B2 (ja) | プラズマ処理方法 | |
| TWI485766B (zh) | 用於蝕刻基材的方法 | |
| TWI534886B (zh) | A plasma etching method and a method for manufacturing the semiconductor device | |
| US5366557A (en) | Method and apparatus for forming integrated circuit layers | |
| US7531460B2 (en) | Dry-etching method | |
| KR102037542B1 (ko) | 기판 배치대 및 플라즈마 처리 장치 | |
| US9881806B2 (en) | Method of manufacturing a semiconductor device | |
| TW201703116A (zh) | 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法 | |
| JP6050944B2 (ja) | プラズマエッチング方法及びプラズマ処理装置 | |
| TW201041033A (en) | Substrate processing method | |
| JP2018121051A (ja) | プラズマ処理装置 | |
| US5451435A (en) | Method for forming dielectric | |
| US20060292876A1 (en) | Plasma etching method and apparatus, control program and computer-readable storage medium | |
| US20220328291A1 (en) | Apparatus and method for plasma etching | |
| EP0462730A1 (en) | Method and apparatus for forming planar integrated circuit layers | |
| US7829472B2 (en) | Method of forming at least an opening using a tri-layer structure | |
| US7842190B2 (en) | Plasma etching method | |
| JPH07335570A (ja) | プラズマ処理における基板温度制御方法 | |
| JP2021086849A (ja) | エッチング方法およびエッチング装置 | |
| JP2013077594A (ja) | プラズマエッチング方法及び半導体装置の製造方法 | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| US11776817B2 (en) | Pattern forming method | |
| KR20230151746A (ko) | 기판 처리 방법 | |
| US20070029283A1 (en) | Etching processes and methods of forming semiconductor constructions | |
| TWI246738B (en) | Method of improving a uniformity in height for shallow trench isolation (STI) structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |