TWI485547B - 電流鏡電路與半導體裝置 - Google Patents

電流鏡電路與半導體裝置 Download PDF

Info

Publication number
TWI485547B
TWI485547B TW102118361A TW102118361A TWI485547B TW I485547 B TWI485547 B TW I485547B TW 102118361 A TW102118361 A TW 102118361A TW 102118361 A TW102118361 A TW 102118361A TW I485547 B TWI485547 B TW I485547B
Authority
TW
Taiwan
Prior art keywords
current
transistor
transistors
mirror
circuit
Prior art date
Application number
TW102118361A
Other languages
English (en)
Other versions
TW201418932A (zh
Inventor
Fumikazu Omoto
Chia Chu Chien
Hwa Hsiang Chang
Cheng Hsi Chen
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Publication of TW201418932A publication Critical patent/TW201418932A/zh
Application granted granted Critical
Publication of TWI485547B publication Critical patent/TWI485547B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

電流鏡電路與半導體裝置
本發明係有關於電流鏡技術，且特別有關於共享相同電流源之不同積體電路中的電流鏡電路。
電流鏡(Current Mirror)電路用於將流經一電晶體之電流源電流(參考電流)鏡射(複製)至電路中至少一個其他電晶體。在一些設備中，流經內部不同電子裝置的電流可能需要完全相同或至少很接近，對於這些設備而言，通常需要電流鏡電路。例如，使用發光二極體(Light Emitting Diode，LED)或有機發光二極體(Organic Light Emitting Diodes，OLED)的顯示裝置中會使用電流鏡電路。
第1圖為根據先前技術之P型金氧半導體(P-type Metal Oxide Semiconductor，以下簡稱為PMOS)電流鏡電路10的示意圖。電流鏡電路10包括PMOS電晶體PM 和P1 ~Pn 。PMOS電晶體PM 和P1 ~Pn 的源極端連接至電壓源Vdd。PMOS電晶體PM 的閘極端(控制端)和汲極端以及PMOS電晶體P1 ~Pn 的閘極端連接至產生電流IC 的定電流源100。在電流鏡電路10中，PMOS電晶體PM 和P1 ~Pn 被視為完全相同，因此，分別流經PMOS電晶體P1 ~Pn 的輸出電流I1 ~In 皆與流經PMOS電晶體PM 的電流IC 相同。儘管如此，由於實際上電晶體的閾值電壓Vt 和常數β並不完全相同，輸出電流I1 ~In 並不完全等 於IC 且輸出電流I1 ~In 之間並不完全相等。輸出電流I1 ~In 之間的差異可能會造成使用發光二極體或有機發光二極體的顯示裝置在顯示影像時的不均勻。
上述差異所造成的影響在不同積體電路(Integrated Circuit，IC)之電流鏡電路共享相同電流源的情況下可能會明顯。第2圖為根據先前技術其中一例之半導體裝置20的示意圖，在半導體裝置20中，不同積體電路中的PMOS電流鏡電路共享相同電流源。半導體裝置20包括主電路(master circuit)210和從屬電路(slave circuit)220。主電路210和從屬電路220配置於不同積體電路中。主電路210中的電流鏡電路212和從屬電路220中的電流鏡電路222共享相同的定電流源200，其中定電流源200位於主電路210中。電流鏡電路212包括PMOS電晶體PM 和P1 ~Pn 以及電流產生電路214。電流鏡電路222包括PMOS電晶體PS 和P’1 ~P’n 。電流產生電路214包括N型金氧半導體(N-type Metal Oxide Semiconductor，以下簡稱為NMOS)電晶體NT1 、NT2 和NT3 ，並接收來自定電流源200的電流IC 。為了提供相同的參考電流至電流鏡電路212和電流鏡電路222，定電流源200的電流IC 係透過由NMOS電晶體NT1 、NT2 和NT3 所構成的電流鏡結構提供至電流鏡電路212和電流鏡電路222。NMOS電晶體NT1 的閘極端和汲極端以及NMOS電晶體NT2 和NT3 的閘極端連接至定電流源200，且NMOS電晶體NT1 、NT2 和NT3 的源極端連接至接地端。因此，定電流源200的電流IC 從NMOS電晶體NT1 複製至NMOS電晶體NT2 和NT3 。PMOS電晶體PM 的閘極端和汲極端以及PMOS電晶體P1 ~Pn 的閘極端連接至NMOS電晶體NT2 的汲極端。PMOS電晶體PS 的閘極端和汲極端以及PMOS電晶體P’1 ~P’n 的閘極端連接至NMOS電晶體NT3 的汲極端。在半導體裝置20中，PMOS電晶體PM 、P1 ~Pn 、PS 和P’1 ~P’n 被視為完全相同，且NMOS電晶體NT1 、NT2 和NT3 被視為完全相同。因此，輸出電流I1 ~In 和I’1 ~I’n 皆與電流IC 相同。儘管如此，由於實際上在一積體電路中之電晶體的閾值電壓Vt 和常數β並不完全相同，即使電流IC 被複製至不同積體電路中的電流鏡電路212和電流鏡電路222，不同積體電路之間的輸出電流可能會不完全相同。
有鑑於此，本發明一實施例提供一種電流鏡電路，用以接收一輸入電流並根據該輸入電流輸出複數個鏡電流，包括：一電流產生電路，包括：一輸入端，接收該輸入電流；一第一輸出端，根據該輸入電流輸出一第一鏡電流；以及至少一第二輸出端，根據該輸入電流輸出至少一第二鏡電流；一第一電晶體，其中該第一電晶體之控制端與第一端連接至該電流產生電路之該第一輸出端，該第一電晶體之第二端連接至一第一參考電壓；至少一第二電晶體，其中該至少一第二電晶體之控制端與第一端連接至該電流產生電路之該至少一第二輸出端，該至少一第二電晶體之第二端連接至該第一參考電壓；以及複數個第三電晶體，從該等第三電晶體的第一端輸出該等鏡電流，其中該等第三電晶體的控制端連接至該電流產生電路之該第一輸出端以及該至少一第二輸出端，該等第三電晶體的第二端連接至該第一參考電壓；其中該第一電晶體、該至少一第二電晶體以及該等第三電晶體為相同。
本發明另一實施例提供一種半導體裝置，包括：一 主電路，包括：一定電流源，產生一輸入電流；一第一電流鏡電路，接收該輸入電流並根據該輸入電流輸出複數個主鏡電流，包括：一第一電流產生電路，包括：一第一輸入端，接收該輸入電流；一第一輸出端，根據該輸入電流輸出一第一鏡電流；至少一第二輸出端，根據該輸入電流輸出至少一第二鏡電流；以及一第三輸出端，根據該輸入電流輸出一第三鏡電流；一第一電晶體，其中該第一電晶體之控制端與第一端連接至該第一電流產生電路之該第一輸出端，該第一電晶體之第二端連接至一第一參考電壓；至少一第二電晶體，其中該至少一第二電晶體之控制端與第一端連接至該第一電流產生電路之該至少一第二輸出端，該至少一第二電晶體之第二端連接至該第一參考電壓；以及複數個第三電晶體，從該等第三電晶體的第一端輸出該等主鏡電流，其中該等第三電晶體的控制端連接至該第一電流產生電路之該第一輸出端以及該至少一第二輸出端，該等第三電晶體的第二端連接至該第一參考電壓；以及一從屬電路，包括：一第二電流鏡電路，根據該輸入電流輸出複數個從屬鏡電流，包括：一第二電流產生電路，包括：一第二輸入端，連接至該第一電流產生電路之第三輸出端；一第四輸出端，根據該第三鏡電流輸出一第四鏡電流；以及至少一第五輸出端，根據該第三鏡電流輸出至少一第五鏡電流；一第四電晶體，其中該第四電晶體之控制端與第一端連接至該第二電流產生電路之該第四輸出端，該第四電晶體之第二端連接至該第一參考電壓；至少一第五電晶體，其中該至少一第五電晶體之控制端與第一端連接至該第二電流產生電路之該至少一第五輸出端，該至少一第二電晶體之第二端連接至該第一參考電 壓；以及複數個第六電晶體，從該等第六電晶體的第一端輸出該等從屬鏡電流，其中該等第六電晶體的控制端連接至該第二電流產生電路之該第四輸出端以及該至少一第五輸出端，該等第三電晶體的第二端連接至該第一參考電壓；其中該第一電晶體、該至少一第二電晶體、該等第三電晶體、該第四電晶體、該至少一第五電晶體以及該等第六電晶體為相同。
10、30、40、80、212、222、512、522‧‧‧電流鏡電路
20、50、60‧‧‧半導體裝置
100、200、300、500、800‧‧‧定電流源
210、510‧‧‧主電路
214、310、530、810‧‧‧電流產生電路
220、520‧‧‧從屬電路
311、531、541‧‧‧輸入端
312、313、532、533、534、542、543‧‧‧輸出端
A1 、A2 、A3 ‧‧‧NMOS電晶體
C1 、C2 、C3 、C4 ‧‧‧NMOS電晶體
D1 、D2 ‧‧‧PMOS電晶體
E1 、E2 、E3 ‧‧‧NMOS電晶體
I、I1 、I2 、…、In 、I’1 、I’2 、…、I’n‧‧‧輸出電流
IA 、IB 、IAVG ‧‧‧電流值
IC ‧‧‧電流
IM1 、IM2 、IM3 ‧‧‧鏡電流
NT1 、NT2 、NT3 ‧‧‧NMOS電晶體
P、P1 、P2 、…、Pn 、P’1 、P’2 、…、P’n ‧‧‧PMOS電晶體
PM 、PM1 、PM2 、PM3 、PM4 、PM5 ‧‧‧PMOS電晶體
PS 、PS1 、PS2 ‧‧‧PMOS電晶體
Vdd‧‧‧電壓源
第1圖為根據先前技術之一習知PMOS電流鏡電路的示意圖。
第2圖為根據先前技術其中一例之不同積體電路中之PMOS電流鏡電路共享相同電流源的半導體裝置的示意圖。
第3圖為根據本發明一實施例之PMOS電流鏡電路的示意圖。
第4圖為根據本發明一實施例之NMOS電流鏡電路的示意圖。
第5圖為根據本發明一實施例之不同電路中之PMOS電流鏡電路共享相同電流源的半導體裝置的示意圖。
第6圖為根據本發明一實施例之不同電路中之NMOS電流鏡電路共享相同電流源的半導體裝置的示意圖。
第7圖為電晶體之輸出電流的常態分佈的示意圖。
第8圖為根據本發明一實施例之PMOS電流鏡電路的示意圖。
以下說明是本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
第3圖為根據本發明一實施例之PMOS電流鏡電路30的示意圖。PMOS電流鏡電路30包括電流產生電路310以及PMOS電晶體PM1 、PM2 和P1 ~Pn 。電流產生電路310包括NMOS電晶體A1 、A2 和A3 、接收由定電流源300產生之電流IC 的輸入端311以及輸出端312和313。NMOS電晶體A1 、A2 和A3 構成一電流鏡結構，用以將輸入電流IC 複製至輸出端312和313。PMOS電晶體PM1 、PM2 和P1 ~Pn 的源極端連接至電壓源Vdd。PMOS電晶體PM1 的閘極端和汲極端連接至輸出端312。PMOS電晶體PM2 的閘極端和汲極端連接至輸出端313。PMOS電晶體P1 ~Pn 的閘極端連接至PMOS電晶體PM1 的汲極端以及PMOS電晶體PM2 的汲極端，如第3圖所示。在電流產生電路310中，NMOS電晶體A1 、A2 和A3 為相同，因此，分別流經輸出端312和313的鏡電流IM1 和IM2 等於電流IC 。在電流鏡電路30中，PMOS電晶體PM1 、PM2 和P1 ~Pn 為相同，因此，分別流經PMOS電晶體P1 ~Pn 的輸出電流I1 ~In 等於電流IC 。
在一例子中，PMOS電晶體PM2 的數目可為不只一個，且NMOS電晶體A2 的數目等於PMOS電晶體PM2 的數目。
考量到電晶體之閾值電壓Vt 和常數β的變異，電晶體的輸出電流(理論上各相同之電晶體的輸出電流應為相同)被視為具有常態分佈。以第7圖為例，第7圖為電晶體之輸出電流I的常態分佈的示意圖。須注意的是，第7圖僅為一示例性示意圖，並不用於限制本發明。在一電流鏡電路中的各電晶體，例如第3圖中的PMOS電晶體PM1 和P1 ~Pn ，最好具有其值等於常態分佈之平均電流值IAVG 的輸出電流。但是，例如，若第3圖中之PMOS電晶體PM1 的輸出電流的電流值為第7圖中的電流值IA ，由於PMOS電晶體PM1 和 PMOS電晶體P1 ~Pn 之間的不匹配(mismatch)更嚴重，則輸出電流I1 ~In 與電流IC 之間的差異會更大。假設第3圖中之PMOS電晶體PM2 的輸出電流的電流值為第7圖中的電流值IB ，相較於單一PMOS電晶體PM1 的輸出電流，PMOS電晶體PM1 和PMOS電晶體PM2 的等效輸出電流會更接近平均電流IAVG 。如此一來，藉由將至少一個PMOS電晶體PM2 引入至電流鏡電路中，可改善輸出電流之間的變異。換句話說，PMOS電晶體P1 ~Pn 可不只參考PMOS電晶體PM1 ，更可參考至少一個PMOS電晶體PM2 ，因此，可消除輸出電流之間的變異。
在一例子中，PMOS電晶體PM1 和PMOS電晶體PM2 最好被配置為在電路中距離彼此越遠越好。例如，PMOS電晶體PM1 和PMOS電晶體PM2 分別被配置於電流鏡電路的兩端。第8圖為根據本發明一實施例之具有不只一個PMOS電晶體PM2 的PMOS電流鏡電路80的示意圖。PMOS電流鏡電路80包括：電流產生電路810，其與第3圖之電流產生電路310相似；PMOS電晶體PM1 ~PM5 ；以及連接於PMOS電晶體PM1 ~PM5 之間的複數個PMOS電晶體P(如第8圖中之虛線所示)，像第3圖之PMOS電晶體P1 ~Pn 一樣，用以產生鏡電流。每個PMOS電晶體PM1 ~PM5 的閘極端和汲極端連接至電流產生電路810的一對應輸出端。PMOS電晶體PM3 可被配置於PMOS電晶體PM1 和PMOS電晶體PM2 之間，如第8圖所示。而PMOS電晶體PM4 以及PMOS電晶體PM5 可分別被配置於PMOS電晶體PM1 和PMOS電晶體PM3 之間以及PMOS電晶體PM3 和PMOS電晶體PM2 之間，以此類推。複數個PMOS電晶體P可被分散地配置於PMOS電晶體PM1 ~PM5 之間。
第4圖為根據本發明一實施例之NMOS電流鏡電路40 的示意圖。NMOS電流鏡電路40與第3圖之PMOS電流鏡電路30相似，除了第3圖之PMOS電晶體被第4圖之NMOS電晶體取代且第3圖之NMOS電晶體被第4圖之PMOS電晶體取代。因此，為說明簡潔起見，在此不複述NMOS電流鏡電路40的細節。
第5圖為根據本發明一實施例之不同電路中之PMOS電流鏡電路共享相同電流源的半導體裝置50的示意圖。半導體裝置50包括主電路510和從屬電路520。主電路510和從屬電路520配置於不同積體電路中。主電路510中的電流鏡電路512和從屬電路520中的電流鏡電路522共享相同的定電流源500，其中定電流源500位於主電路510中。電流鏡電路512包括電流產生電路530以及PMOS電晶體PM1 、PM2 和P1 ~Pn 。電流產生電路530包括NMOS電晶體C1 、C2 、C3 和C4 、接收定電流源500所產生之電流IC 的輸入端531以及輸出端532、533和534。NMOS電晶體C1 、C2 、C3 和C4 構成一電流鏡結構，用以將輸入電流IC 複製至輸出端532、533和534。PMOS電晶體PM1 、PM2 和P1 ~Pn 的源極端耦接至電壓源Vdd。PMOS電晶體PM1 的閘極端和汲極端連接至輸出端532。PMOS電晶體PM2 的閘極端和汲極端連接至輸出端533。PMOS電晶體P1 ~Pn 的閘極端連接至PMOS電晶體PM1 的閘極端以及PMOS電晶體PM2 的閘極端，如第5圖所示。在電流產生電路530中，NMOS電晶體C1 、C2 、C3 和C4 為相同，因此，分別流經輸出端532、533和534的鏡電流IM1 、IM2 和IM3 等於電流IC 。在電流鏡電路512中，PMOS電晶體PM1 、PM2 和P1 ~Pn 為相同，因此，分別流經PMOS電晶體P1 ~Pn 的輸出電流I1 ~In 等於電流IC 。電流鏡電路522包括電流產生電路540以及PMOS電晶體PS1 、PS2 和P’1 ~P’n 。電流產生電路540包括PMOS電晶體D1 和D2 、 NMOS電晶體E1 、E2 和E3 、連接至電源產生電路530之輸出端534並接收鏡電流IM3 的輸入端541以及輸出端542和543。PMOS電晶體D1 和D2 構成一第一階電流鏡結構，而NMOS電晶體E1 、E2 和E3 構成一第二階電流鏡結構。第一階電流鏡結構和第二階電流鏡結構將鏡電流IM3 複製至輸出端542和543。PMOS電晶體PS1 、PS2 和P’1 ~P’n 的源極端耦接至電壓源Vdd。PMOS電晶體PS1 的閘極端和汲極端連接至輸出端542。PMOS電晶體PS2 的閘極端和汲極端連接至輸出端543。PMOS電晶體P’1 ~P’n 的閘極端連接至PMOS電晶體PS1 的汲極端以及PMOS電晶體PS2 的汲極端，如第5圖所示。在電流產生電路540中，PMOS電晶體D1 和D2 為相同且NMOS電晶體E1 、E2 和E3 為相同，因此，分別流經輸出端542和543的鏡電流IM4 和IM5 等於電流IC 。在電流鏡電路522中，PMOS電晶體PS1 、PS2 和P’1 ~P’n 為相同，因此，分別流經PMOS電晶體P’1 ~P’n 的輸出電流I’1 ~I’n 等於電流IC 。如上所述，即使配置於不同積體電路，藉由PMOS電晶體PS1 和PMOS電晶體PS2 的協助，電流鏡電路512和電流鏡電路522還是可以提供本質上相同的輸出電流。
第6圖為根據本發明一實施例之不同電路中之NMOS電流鏡電路共享相同電流源的半導體裝置60的示意圖。半導體裝置60與第5圖之半導體裝置50相似，除了第5圖之PMOS電晶體被第6圖之NMOS電晶體取代且第5圖之NMOS電晶體被第6圖之PMOS電晶體取代。因此，為說明簡潔起見，在此不複述半導體裝置60的細節。
如上所述，本發明所揭露之電流鏡電路可改善輸出電流之間的變異，尤其是在不同積體電路中支電流鏡電路共享相 同電流源的情況下。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何本領域具有通常技術知識者，在不違背本發明精神和範圍的情況下，可做些許變動與替代，因此本發明之保護範圍當應視隨後所附之申請專利範圍所界定者為準。
30‧‧‧電流鏡電路
300‧‧‧定電流源
310‧‧‧電流產生電路
311‧‧‧輸入端
312、313‧‧‧輸出端
A1 、A2 、A3 ‧‧‧NMOS電晶體
I1 、I2 、…、In ‧‧‧輸出電流
IC ‧‧‧電流
IM1 、IM2 ‧‧‧鏡電流
PM1 、PM2 、P1 、P2 、…、Pn ‧‧‧PMOS電晶體
Vdd‧‧‧電壓源

Claims (6)

  1. 一種電流鏡電路，用以接收一輸入電流並根據該輸入電流輸出複數個鏡電流，包括：一電流產生電路，包括：一輸入端，接收該輸入電流；一第一輸出端，根據該輸入電流輸出一第一鏡電流；以及至少一第二輸出端，根據該輸入電流輸出至少一第二鏡電流；一第一電晶體，其中該第一電晶體之控制端與第一端連接至該電流產生電路之該第一輸出端，該第一電晶體之第二端連接至一第一參考電壓；至少一第二電晶體，其中該至少一第二電晶體之控制端與第一端連接至該電流產生電路之該至少一第二輸出端，該至少一第二電晶體之第二端連接至該第一參考電壓；以及複數個第三電晶體，從該等第三電晶體的第一端輸出該等鏡電流，其中該等第三電晶體的控制端連接至該電流產生電路之該第一輸出端以及該至少一第二輸出端，該等第三電晶體的第二端連接至該第一參考電壓；其中該第一電晶體、該至少一第二電晶體以及該等第三電晶體為相同。
  2. 如申請專利範圍第1項所述之電流鏡電路，其中該第一 電晶體、該至少一第二電晶體以及該等第三電晶體為P型金氧半導體電晶體。
  3. 如申請專利範圍第1項所述之電流鏡電路，其中該第一電晶體、該至少一第二電晶體以及該等第三電晶體為N型金氧半導體電晶體。
  4. 一種半導體裝置，包括：一主電路，包括：一定電流源，產生一輸入電流；以及一第一電流鏡電路，接收該輸入電流並根據該輸入電流輸出複數個主鏡電流，包括：一第一電流產生電路，包括：一第一輸入端，接收該輸入電流；一第一輸出端，根據該輸入電流輸出一第一鏡電流；至少一第二輸出端，根據該輸入電流輸出至少一第二鏡電流；以及一第三輸出端，根據該輸入電流輸出一第三鏡電流；一第一電晶體，其中該第一電晶體之控制端與第一端連接至該第一電流產生電路之該第一輸出端，該第一電晶體之第二端連接至一第一參考電壓； 至少一第二電晶體，其中該至少一第二電晶體之控制端與第一端連接至該第一電流產生電路之該至少一第二輸出端，該至少一第二電晶體之第二端連接至該第一參考電壓；以及複數個第三電晶體，從該等第三電晶體的第一端輸出該等主鏡電流，其中該等第三電晶體的控制端連接至該第一電流產生電路之該第一輸出端以及該至少一第二輸出端，該等第三電晶體的第二端連接至該第一參考電壓；以及一從屬電路，包括：一第二電流鏡電路，根據該輸入電流輸出複數個從屬鏡電流，包括：一第二電流產生電路，包括：一第二輸入端，連接至該第一電流產生電路之第三輸出端；一第四輸出端，根據該第三鏡電流輸出一第四鏡電流；以及至少一第五輸出端，根據該第三鏡電流輸出至少一第五鏡電流；一第四電晶體，其中該第四電晶體之控制端與第一端連接至該第二電流產生電路之該第四輸出端，該第四電晶體之第二端連接至該第一參考電壓； 至少一第五電晶體，其中該至少一第五電晶體之控制端與第一端連接至該第二電流產生電路之該至少一第五輸出端，該至少一第二電晶體之第二端連接至該第一參考電壓；以及複數個第六電晶體，從該等第六電晶體的第一端輸出該等從屬鏡電流，其中該等第六電晶體的控制端連接至該第二電流產生電路之該第四輸出端以及該至少一第五輸出端，該等第三電晶體的第二端連接至該第一參考電壓；其中該第一電晶體、該至少一第二電晶體、該等第三電晶體、該第四電晶體、該至少一第五電晶體以及該等第六電晶體為相同。
  5. 如申請專利範圍第4項所述之半導體裝置，其中該第一電晶體、該至少一第二電晶體、該等第三電晶體、該第四電晶體、該至少一第五電晶體以及該等第六電晶體為P型金氧半導體電晶體。
  6. 如申請專利範圍第4項所述之半導體裝置，其中該第一電晶體、該至少一第二電晶體、該等第三電晶體、該第四電晶體、該至少一第五電晶體以及該等第六電晶體為N型金氧半導體電晶體。
TW102118361A 2012-11-14 2013-05-24 電流鏡電路與半導體裝置 TWI485547B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/676,715 US9041381B2 (en) 2012-11-14 2012-11-14 Current mirror circuits in different integrated circuits sharing the same current source

Publications (2)

Publication Number Publication Date
TW201418932A TW201418932A (zh) 2014-05-16
TWI485547B true TWI485547B (zh) 2015-05-21

Family

ID=50681087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118361A TWI485547B (zh) 2012-11-14 2013-05-24 電流鏡電路與半導體裝置

Country Status (3)

Country Link
US (1) US9041381B2 (zh)
CN (1) CN103809652B (zh)
TW (1) TWI485547B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246439B2 (en) * 2014-05-20 2016-01-26 Cambridge Silicon Radio Limited Current regulated transimpedance amplifiers
KR102509586B1 (ko) 2016-08-17 2023-03-14 매그나칩 반도체 유한회사 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166590A (en) * 1998-05-21 2000-12-26 The University Of Rochester Current mirror and/or divider circuits with dynamic current control which are useful in applications for providing series of reference currents, subtraction, summation and comparison
TWI297145B (zh) * 2003-07-17 2008-05-21 Analog Integrations Corp
US7420529B2 (en) * 2003-07-28 2008-09-02 Rohm Co., Ltd. Organic EL panel drive circuit and organic EL display device
TWI323871B (en) * 2006-02-17 2010-04-21 Himax Tech Inc Current mirror for oled
CN102142818A (zh) * 2011-01-21 2011-08-03 上海艾为电子技术有限公司 Ab类放大器及其过温保护电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817980B1 (fr) * 2000-12-07 2003-02-28 St Microelectronics Sa Paire de sources de courant complementaires a transistors bipolaires avec une compensation des courants base
US6876249B2 (en) * 2002-08-13 2005-04-05 Semiconductor Components Industries, Llc Circuit and method for a programmable reference voltage
US7679350B2 (en) * 2004-02-05 2010-03-16 Monolithic Power Systems, Inc. DC/DC voltage regulator with automatic current sensing selectability for linear and switch mode operation utilizing a single voltage reference
US8169202B2 (en) * 2009-02-25 2012-05-01 Mediatek Inc. Low dropout regulators
US8164321B2 (en) * 2010-03-09 2012-04-24 Freescale Semiconductor, Inc. Current injector circuit for supplying a load transient in an integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166590A (en) * 1998-05-21 2000-12-26 The University Of Rochester Current mirror and/or divider circuits with dynamic current control which are useful in applications for providing series of reference currents, subtraction, summation and comparison
TWI297145B (zh) * 2003-07-17 2008-05-21 Analog Integrations Corp
US7420529B2 (en) * 2003-07-28 2008-09-02 Rohm Co., Ltd. Organic EL panel drive circuit and organic EL display device
TWI323871B (en) * 2006-02-17 2010-04-21 Himax Tech Inc Current mirror for oled
CN102142818A (zh) * 2011-01-21 2011-08-03 上海艾为电子技术有限公司 Ab类放大器及其过温保护电路

Also Published As

Publication number Publication date
CN103809652A (zh) 2014-05-21
CN103809652B (zh) 2015-12-09
US20140132242A1 (en) 2014-05-15
TW201418932A (zh) 2014-05-16
US9041381B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
CN106200732B (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
TWI521326B (zh) 帶隙參考電壓產生電路
TWI570537B (zh) Reference voltage circuit
JP6800979B2 (ja) 抵抗器の両端の制御電圧を印加する温度補償基準電圧ジェネレータ
TWI783290B (zh) 溫度不穩定性感知電路及用於此電路的方法
US10191504B2 (en) Leakage current compensation circuit and semiconductor device
JP6238534B2 (ja) リーク電流保護回路が備えられたパワーモジュール
TWI520486B (zh) 搭載於半導體裝置的移位電路
JP2011232931A (ja) 電流生成回路およびそれを用いた基準電圧回路
TWI575352B (zh) 具有寬共模電壓操作範圍的電壓調整器及其操作方法
TWI485547B (zh) 電流鏡電路與半導體裝置
TWI643055B (zh) 基準電壓電路
US7944284B2 (en) System and circuit for a virtual power grid
TW201639302A (zh) 電源切換電路以及半導體裝置
TWM493128U (zh) 畫素單元及驅動電路
TW201913287A (zh) 電源開關、記憶體裝置和提供電源開關電壓輸出的方法
TWI521821B (zh) 湧流補償電路及比較器模塊
JP2010003115A (ja) 定電流回路
JP2012251917A (ja) 温度検出回路
TWI535198B (zh) 差分信號驅動器
CN108572690B (zh) 一种电流镜电路
TWI630403B (zh) 核心電源偵測電路以及輸入／輸出控制系統
JP2010086057A (ja) 基準電圧発生回路
US11714445B2 (en) Current mirror circuit
JP2019053407A (ja) 定電圧回路