TWI477073B - 用於可切換地連接輸入節點及輸出節點之切換電路及方法 - Google Patents

用於可切換地連接輸入節點及輸出節點之切換電路及方法 Download PDF

Info

Publication number
TWI477073B
TWI477073B TW097144563A TW97144563A TWI477073B TW I477073 B TWI477073 B TW I477073B TW 097144563 A TW097144563 A TW 097144563A TW 97144563 A TW97144563 A TW 97144563A TW I477073 B TWI477073 B TW I477073B
Authority
TW
Taiwan
Prior art keywords
switching circuit
resistor
switch
node
output
Prior art date
Application number
TW097144563A
Other languages
English (en)
Other versions
TW200939626A (en
Inventor
Barry Peter Kinsella
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of TW200939626A publication Critical patent/TW200939626A/zh
Application granted granted Critical
Publication of TWI477073B publication Critical patent/TWI477073B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Description

用於可切換地連接輸入節點及輸出節點之切換電路及方法
本申請案係關於一種切換電路。更特定言之，本申請案係關於一種經組態使得在使用中其開啟電阻保持大致上恆定的切換電路。
開關係在電路設計技術中所熟知。電路設計中最通用的開關類型係NMOS開關、PMOS開關及CMOS開關。開關之開啟電阻(Ron )係已知為變化。開啟電阻之此變化依次造成信號在穿過該開關時的失真。為了最小化Ron 變化，NMOS閘極開關通常係經偏壓至最高可用電壓，通常為VDD 。圖2顯示開啟狀態中的一先前技術NMOS開關之典型的Ron 圖，其中Ron 係繪為逆向該NMOS開關之信號電壓。當信號電壓接近VDD 時，Ron 變為如此高使得在該開關之輸出處的信號不再跟隨輸入且取而代之開始被箝位。
在PMOS開關中相反，閘極通常係被偏壓至最低可用電壓，通常為接地，以最小化Ron 變化。圖6顯示開啟狀態中的一先前技術PMOS開關之典型的Ron 圖。Ron 係繪為逆向該PMOS開關之信號電壓。當信號電壓接近接地時，Ron 變為如此高使得在該開關之輸出處的信號不再跟隨輸入且取而代之開始被箝位，其造成信號在穿過該開關時的失真。
一CMOS開關包括一NMOS電晶體，其並聯耦合於一PMOS電晶體，因此有利地組合NMOS及PMOS裝置之特性。雖然Ron 特性係經改良超過一NMOS開關或PMOS之Ron ；但Ron 仍顯示顯著變化，如圖9中所繪示。電阻中的此變化造成信號穿過該開關時的失真。
此等及其他問題係藉由提供一種經組態以提供一大致上恆定的開啟電阻之切換電路予以解決。此一電路可利用一可操作用於回應於由一驅動器提供的切換信號而將一輸入可切換地連接至一輸出的開關而實施。一感測器提供一感測信號，且該驅動器回應於該感測信號調整該切換信號。
該感測器通常可藉由一電阻分壓器予以實施，且該驅動器通常係利用一運算放大器予以實施。
因此，本發明之一第一實施例提供如技術方案1中詳述的切換電路。本發明亦提供一種如技術方案18中詳述的切換電路。此外，本發明係關於一種如技術方案19中詳述的方法。此外，本發明係關於一種如技術方案20中詳述的切換電路。有利的實施例係提供於獨立請求項中。
將參考下文提供以有助於瞭解本發明之教示的圖而更好地瞭解此等及其他特點。
現將參考其中提供用以幫助瞭解本發明之教示的代表性電路而描述本發明。
參考該等圖式並首先參考圖1，提供一種切換電路1，其包括用於將一輸入節點3可切換地連接至一輸出節點5的一NMOS電晶體2。該NMOS電晶體2係串聯耦合於該輸入節點3與該輸出節點5間的一感測元件，合適的係一電阻器7。該NMOS電晶體2包括一閘極8、一汲極9及一源極10。該感測電阻器7係在一端連接至該輸入節點3且在另一端連接至該汲極9。該源極10係耦合至該輸出節點5。
一電阻分壓器/電位計11係提供為一感測器，其包括在該輸入節點3與該輸出節點5間耦合的一第一電阻器12及一第二電阻器13。該第一電阻器12及該第二電阻器13具有相等電阻。共通於該第一電阻器12及該第二電阻器13的該中間節點14提供對應於該輸入節點3與該輸出節點5間的中間電壓位準之一感測輸出電壓，如在顯示的該實例中，該第一電阻器12及該第二電阻器13皆具有相等電阻。
V感測 =Vo +(Vin -Vo )/2 (1)
一驅動器(舉例而言，一運算放大器15)係用以將一驅動信號提供至該NMOS電晶體2之該閘極。該運算放大器15具有一非反相終端17及一反相終端16。用於驅動該NMOS電晶體2之該閘極8的驅動信號係藉由該放大器15之輸出18予以提供。該電阻分壓器11之該中間節點14係耦合至該運算放大器15之反相終端16。一回饋路徑20將該運算放大器15之非反相終端17耦合至共通於該NMOS電晶體2之該汲極9及該感測電阻器7之一第三節點22。在此配置中，該運算放大器15操作以確保該第三節點22上的電壓保持等於該電阻分壓器11上的該中間節點14之電壓。該中間節點14之電壓係在該輸入節點3與該輸出節點5間的中間。因此該NMOS電晶體2之Ron 被迫等於該感測電阻器7之電阻，使得節點22上的電壓等同於節點14上的電壓。該運算放大器15改變該NMOS電晶體2之閘極電壓，使得該第三節點22上的電壓保持等於該中間節點14上的電壓。其結果係該NMOS電晶體2之Ron 保持恆定，亦即等於該感測電阻器7之電阻。一第一控制開關24係提供於該運算放大器15之輸出18與該NMOS電晶體2之該閘極8之間，用於自該閘極選擇性地移除該驅動信號，因此關閉該NMOS電晶體2。適當地，該第一控制開關24係在用於開啟該NMOS電晶體2之該輸出18與適用於關閉該NMOS電晶體2之電壓源(在此情況下為接地)之間可切換。
當該電阻分壓器11中的該等電阻器之電阻值係經選擇而明顯高於該感測電阻器7之電阻值時，該切換電路1之該輸入節點3與該輸出節點5間的有效總電阻(Ron )可當作該NMOS電晶體2之汲極-源極電阻加上該感測電阻器7之電阻。因此，由於該運算放大器15將該汲極-源極電阻保持等於該感測電阻器7之電阻，因此該切換電路1之Ron 保持恆定為該感測電阻器7之電阻的二倍。
圖3之圖表顯示與先前技術NMOS開關比較，該切換電路1之改良的效能。該切換電路1之Ron 保持恆定為該感測電阻器7之電阻的二倍。
在操作中，該電阻分壓器11提供該中間節點14之輸出感測電壓為在該輸入節點3與該輸出節點5上的電壓間的一中間值。該運算操作器15將該第三節點22上的電壓調整為等於該中間節點14上的電壓，其迫使該NMOS電晶體2之Ron 等於感測電阻器7之電阻。因此，該NMOS電晶體2之Ron 被迫等於該感測電阻器之電阻，且該切換電路1之該總Ron 將為該感測電阻器7之值的二倍。當該切換電路1之總Ron 保持大體上恆定時，該切換電路1之輸出將大體上跟隨該輸入，因此顯著減小如上描述由於Ron 變化而發生在切換中的輸出失真。
現參考圖4，其繪示另一代表性的切換電路30，其係大體上類似於該切換電路1且相同組件係由相同的元件符號予以指示。在所顯示的該配置中，該電阻分壓器11之該第二電阻器13具有與該第一電阻器12不同的電阻。取而代之，該第二電阻器13之電阻係該第一電阻器12之常數(K)倍。藉由如此方式配置該電阻分壓器11之電阻，該NMOS電晶體2之開啟電阻係該感測電阻器7之電阻的K倍，以便使得該第三節點22上的電壓等於該中間節點14之電壓。舉例而言，若該第二電阻器13具有該第一電阻器12之電阻的二倍的電阻，則該中間節點14上的電壓係跨過該輸入節點3與該輸出節點5之電壓的三分之一。
V感測 =(K.Vi +Vo )/(K+1)　(2)
對於K=2　(3)
V感測 =(2.Vi +Vo )/3　(4)
為了使得節點22上的電壓保持等於該中間節點14上的電壓，該NMOS電晶體2之Ron 必須被迫成為該感測電阻器7之大小的二倍。該運算放大器15驅動該NMOS電晶體2之該閘極8，使得該NMOS電晶體2之Ron 係該感測電阻器7之電阻的二倍。因此，將瞭解該切換電路30之該輸入節點與該輸出節點間的有效Ron 將為該感測電阻器7之電阻的三倍。當該切換電路30之總Ron 保持大體上恆定時，該切換電路30之輸出將大體上跟隨該輸入，因此大體上消除由於Ron 變化通常發生在切換中的輸出失真。該切換電路30之操作係大體上類似於該切換電路1。
現參考圖5，其繪示另一切換電路40，其係大體上類似於該切換電路1且相同組件係由相同的元件符號予以指示。該切換電路40與該切換電路1間的差異係並非將開關提供為一NMOS電晶體，而係提供為PMOS電晶體41。此外，該第一控制開關24係由一第二控制開關43取代，其係在用於開啟該PMOS電晶體41之運算放大器15之輸出18與用於關閉該PMOS電晶體41之電壓源(在此情況下為VDD )之間可選擇。該電阻分壓器11上的該中間節點14係耦合至該運算放大器15之該非反相終端17，且該回饋路徑20將該運算放大器15之該反相終端16耦合至第三節點22。該PMOS電晶體41之該源極44亦係耦合至該第三節點22，且該汲極45係耦合至該輸出節點5。另外，該切換電路40之操作係大體上類似於該切換電路1之操作。
圖7之圖表顯示與先前技術PMOS開關比較，該切換電路1之改良的效能。該切換電路1之Ron 保持恆定為該感測電阻器7之值的二倍。因此，該切換電路40之輸出大體上跟隨該輸入。
現參考圖8，其繪示另一切換電路50，其類似於該切換電路1及該切換電路40且相同組件係藉由相同的元件符號予以指示。該切換電路50係該NMOS切換電路1與該PMOS切換電路40之並聯組合且其係經設計以類似於一CMOS開關而操作。該第一控制開關24及該第二控制開關43係藉由一控制器予以控制使得該NMOS電晶體2及該PMOS電晶體41係以一熟習此項技術者所熟知的方式同時被開啟及關閉，使得該切換電路50類似於一習知的CMOS開關而操作。一第一隔離開關52係提供於該第一電阻器12與該輸入節點3之間，且一第二隔離開關53係提供於該第二電阻器13與該輸出節點5之間，當該NMOS電晶體2及該PMOS電晶體41被關閉時，其等被開啟因此防止電流自該輸入節點3至該輸出節點5之洩漏。
圖10之圖表顯示與先前技術CMOS開關比較，該切換電路50之改良的效能。該切換電路50之Ron 保持恆定為該感測電阻器7之值的二倍。因此，該切換電路50之輸出大體上跟隨該輸入。
將瞭解本文所描述的內容係根據本發明之教示提供有助於本發明之瞭解的例證性的電路示意圖。此等代表性的配置不應解釋為以任何方式限制本發明，除了根據附屬請求項被認為係必需之外。舉例而言，雖然該開關已被描述為一CMOS裝置，但熟習此項技術者將瞭解可使用替代半導體裝置。此外，雖然該感測電阻器已被顯示為耦合至該輸入節點，但將瞭解其亦可耦合至該輸出節點。此外，雖然已參考使用一電阻分壓器及一運算放大器描述該切換電路，但應瞭解多種不同技術可被用於該等位置，其等包含一類比數位轉換器，其提供一數位感測信號，具有修改一閘極驅動信號之數位補償電路以維持一恆定開啟電阻。在無違本發明之精神及範圍下，可利用其他電路之組件替代參考一圖所描述的組件。
當用於此說明書中時，用詞「包括」係用以指定陳述的特點、整體、步驟或組件之存在但不排除一或更多其他特點、整體、步驟、組件或其等之群組的存在或添加。
1．．．切換電路
2．．．NMOS電晶體
3．．．輸入節點
5．．．輸出節點
7．．．電阻器
8．．．閘極
9．．．汲極
10．．．源極
11．．．電阻分壓器
12．．．第一電阻器
13．．．第二電阻器
14．．．中間節點
15．．．運算放大器
16．．．反相終端
17．．．非反相終端
18．．．輸出
20．．．回饋路徑
22．．．第三節點
24．．．第一控制開關
30．．．切換電路
40．．．切換電路
41．．．PMOS電晶體
43．．．第二控制開關
44．．．源極
45．．．汲極
50．．．切換電路
52．．．第一隔離開關
53．．．第二隔離開關
K(R)．．．常數(電阻)
R．．．電阻
Ron ．．．開啟電阻
本申請案以上之說明係參考隨附圖式，其中：
圖1係一根據一第一實施例之切換電路的示意性電路圖；
圖2係一繪示開啟狀態中的一先前技術NMOS開關之Ron 變化的圖；
圖3係一繪示圖1之該切換電路相較於先前技術NMOS開關之改良的Ron 效能的圖表；
圖4係一根據另一實施例之切換電路之示意性電路圖；
圖5係一根據另一實施例之切換電路之示意性電路圖；
圖6係一繪示開啟狀態中的一先前技術PMOS開關之Ron 變化的圖；
圖7係一繪示圖3之該切換電路相較於先前技術PMOS開關之改良的Ron 效能的圖表；
圖8係一根據一進一步的實施例之切換電路之示意性電路圖；
圖9係一繪示開啟狀態中的一先前技術CMOS開關之Ron 變化的圖；及
圖10係一繪示圖4之該切換電路相較於先前技術CMOS開關之改良的Ron 效能的圖表。
1．．．切換電路
2．．．NMOS電晶體
3．．．輸入節點
5．．．輸出節點
7．．．電阻器
8．．．閘極
9．．．汲極
10．．．源極
11．．．電阻分壓器
12．．．第一電阻器
13．．．第二電阻器
14．．．中間節點
15．．．運算放大器
16．．．反相終端
17．．．非反相終端
18．．．輸出
20．．．回饋路徑
22．．．第三節點
24．．．第一控制開關
R．．．電阻

Claims (15)

  1. 一種用於可切換地連接一輸入節點及一輸出節點之切換電路，該切換電路包括：一開關，其可操作以回應於一切換信號將該輸入節點可切換地連接至該輸出節點，該開關包括並聯耦合至一PMOS電晶體的一NMOS電晶體；一感測器，其用於感測該輸入節點與該輸出節點間的電壓並回應於其提供一感測信號；及一驅動器，其耦合至該感測器，該驅動器回應於該感測信號而調整該切換信號，其中該驅動器包括用於驅動該NMOS電晶體之一第一運算放大器及用於驅動該PMOS電晶體之一第二運算放大器。
  2. 如請求項1之切換電路，其中該感測器包括一電阻分壓器，該電阻分壓器連接在該輸入節點與該輸出節點之間電阻分壓器。
  3. 如請求項1之切換電路，其中該驅動器包括一運算放大器。
  4. 如請求項1之切換電路，其中該切換電路進一步包括一感測電阻器，該感測電阻器耦合在該開關與該輸入節點及該輸出節點之一者間，其中該驅動器係經調適以調整該切換信號，以保持該開關電阻與該感測電阻器成恆定比例。
  5. 如請求項1之切換電路，其進一步包括一第一控制開關，其用於將該切換信號可切換地連接至該NMOS電晶 體。
  6. 如請求項5之切換電路，其中該第一控制開關係經組態以選擇性地自該第一運算放大器之輸出及一適用於關閉該NMOS電晶體之電壓源切換該第一電晶體之閘極。
  7. 如請求項6之切換電路，其中該第一控制開關係位於該第一運算放大器之輸出與該NMOS電晶體之一閘極的中間。
  8. 如請求項1之切換電路，其進一步包括一第二控制開關，其係經選擇性地控制用於自該第二運算放大器電隔離該PMOS電晶體。
  9. 如請求項8之切換電路，其中該第二控制開關係在該第二運算放大器之一輸出與一適用於關閉該PMOS電晶體之電壓源間可選擇。
  10. 如請求項9之切換電路，其中該第二控制開關係位於該第二運算放大器之該輸出與該PMOS電晶體之一閘極的中間。
  11. 如請求項4之切換電路，其中該電阻分壓器包括串聯於該輸入節點與該輸出節點之間的一第一電阻器及一第二電阻器，其中該第一電阻器及該第二電阻器係相對於彼此按比例調整，以確定一用於固定該開關之開啟電阻與該感測電阻器之比例的比例常數(K)。
  12. 如請求項11之切換電路，其進一步包括用於自該輸入節點電隔離該第一電阻器之一第一隔離開關。
  13. 如請求項12之切換電路，其進一步包括用於自該輸出節 點電隔離該第二電阻器之一第二隔離開關。
  14. 一種可切換地連接一輸入節點及一輸出節點的方法，該方法包括以下步驟：(a)提供一開關，其可回應於一切換信號而操作，該開關包括並聯耦合至一PMOS電晶體的一NMOS電晶體；(b)感測該輸入節點及該輸出節點上的電壓以自其提供一感測信號；及(c)提供一驅動器以回應於該感測信號而調整該切換信號以維持一恆定的開關電阻，其中該驅動器包括用於驅動該NMOS電晶體之一第一運算放大器及用於驅動該PMOS電晶體之一第二運算放大器。
  15. 一種用於可切換地連接一輸入節點及一輸出節點之切換電路，該切換電路包括：一開關，其可回應於一驅動信號而操作，該開關包括並聯耦合至一PMOS電晶體的一NMOS電晶體一感測電阻器，其與該開關串聯而安置於該輸入節點與該輸出節點間；一電位計，其連接橫跨該輸入節點及該輸出節點，該電位計產生一感測輸出電壓，該感測輸出電壓與橫跨該輸入節點及該輸出節點的該電壓成比例；及一驅動器，其回應於該電位計電壓，該驅動器提供該驅動信號至該開關，其中該驅動器包括用於驅動該NMOS電晶體之一第一運算放大器及用於驅動該PMOS電晶體之一第二運算放大器。
TW097144563A 2007-11-19 2008-11-18 用於可切換地連接輸入節點及輸出節點之切換電路及方法 TWI477073B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/985,926 US7675354B2 (en) 2007-11-19 2007-11-19 Switching circuit for switchably connecting an input node and an output node

Publications (2)

Publication Number Publication Date
TW200939626A TW200939626A (en) 2009-09-16
TWI477073B true TWI477073B (zh) 2015-03-11

Family

ID=40121798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097144563A TWI477073B (zh) 2007-11-19 2008-11-18 用於可切換地連接輸入節點及輸出節點之切換電路及方法

Country Status (4)

Country Link
US (1) US7675354B2 (zh)
EP (1) EP2210340B1 (zh)
TW (1) TWI477073B (zh)
WO (1) WO2009065860A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577111B (zh) * 2009-08-14 2015-01-07 塔特公司 用于低失真可编程增益放大器的动态开关驱动器
US10515040B2 (en) * 2013-09-11 2019-12-24 Lenovo (Singapore) Pte. Ltd. Data bus host and controller switch
US10063223B1 (en) * 2017-11-06 2018-08-28 Semiconductor Components Industries, Llc Audio switch circuit for reducing on-resistance variation
US10374647B1 (en) 2018-02-13 2019-08-06 Texas Instruments Incorporated Adjustable dynamic range signal detection circuit
CN118432620A (zh) * 2024-07-02 2024-08-02 江苏润石科技有限公司 一种开关导通电阻匹配的电阻型高精度数模转换器装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278320B1 (en) * 1999-12-16 2001-08-21 National Semiconductor Corporation Low noise high PSRR band-gap with fast turn-on time
US6646463B1 (en) * 2000-08-15 2003-11-11 Alliance Semiconductor Impedance emulator
US20040196089A1 (en) * 2003-04-02 2004-10-07 O'donnell John J. Switching device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171126A (ja) 1982-03-31 1983-10-07 Toshiba Corp アナログスイッチ装置
NL8901170A (nl) * 1989-05-10 1990-12-03 Philips Nv Geintegreerde schakeling met een signaalniveauconverter.
US5592072A (en) * 1995-01-24 1997-01-07 Dell Usa, L.P. High performance dual section voltage regulator
US6147520A (en) * 1997-12-18 2000-11-14 Lucent Technologies, Inc. Integrated circuit having controlled impedance
US6114897A (en) 1998-10-22 2000-09-05 Cisco Technology, Inc. Low distortion compensated field effect transistor (FET) switch
JP2001078439A (ja) * 1999-09-06 2001-03-23 Murata Mfg Co Ltd スイッチング電源装置
US6236259B1 (en) 1999-10-04 2001-05-22 Fairchild Semiconductor Corporation Active undershoot hardened fet switch
GB0019535D0 (en) 2000-08-10 2000-09-27 Koninkl Philips Electronics Nv Two-terminal switch circuit and voltage threshold responsive circuit component
JP2003244966A (ja) 2002-02-18 2003-08-29 Mitsubishi Electric Corp 駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278320B1 (en) * 1999-12-16 2001-08-21 National Semiconductor Corporation Low noise high PSRR band-gap with fast turn-on time
US6646463B1 (en) * 2000-08-15 2003-11-11 Alliance Semiconductor Impedance emulator
US20040196089A1 (en) * 2003-04-02 2004-10-07 O'donnell John J. Switching device

Also Published As

Publication number Publication date
EP2210340A1 (en) 2010-07-28
WO2009065860A1 (en) 2009-05-28
TW200939626A (en) 2009-09-16
US20090128217A1 (en) 2009-05-21
EP2210340B1 (en) 2014-03-26
US7675354B2 (en) 2010-03-09

Similar Documents

Publication Publication Date Title
US10270437B2 (en) RF switch having reduced signal distortion
US8212604B2 (en) T switch with high off state isolation
US8044950B2 (en) Driver circuit usable for display panel
TWI477073B (zh) 用於可切換地連接輸入節點及輸出節點之切換電路及方法
JP2009152944A5 (zh)
JP6262411B2 (ja) 電力変換装置、および、半導体装置
TWI684767B (zh) 電流檢測電路
US20180136685A1 (en) Current clamp circuit
US8130029B2 (en) Circuit for switchably connecting an input node and an output node
JP5765274B2 (ja) アナログスイッチ
US7224194B2 (en) Output driver circuit
US9500835B2 (en) Apparatus for driving actuator of camera module in mobile device
JP4371645B2 (ja) 半導体装置
JP4941045B2 (ja) カレントミラー回路
JP2019036818A (ja) 出力回路
JP4117976B2 (ja) サンプルホールド回路
WO2019207980A1 (ja) アナログマルチプレクサ付き増幅回路
JP4082355B2 (ja) 電流制限回路
US9838016B1 (en) Adaptive high-speed current-steering logic (HCSL) drivers
JPH06260884A (ja) 半導体集積回路
KR100930789B1 (ko) 출력 드라이버의 출력신호 레벨을 가변할 수 있는 반도체장치
JPH0285766A (ja) 光電変換回路のレンジ切換回路
JP3912169B2 (ja) 駆動回路
JP3319400B2 (ja) 駆動回路
US6882491B2 (en) Dual mode write driver providing both voltage and current mode operation

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees