TWI473157B - 具有規則結構之矽基板的製造方法 - Google Patents

具有規則結構之矽基板的製造方法 Download PDF

Info

Publication number
TWI473157B
TWI473157B TW101129434A TW101129434A TWI473157B TW I473157 B TWI473157 B TW I473157B TW 101129434 A TW101129434 A TW 101129434A TW 101129434 A TW101129434 A TW 101129434A TW I473157 B TWI473157 B TW I473157B
Authority
TW
Taiwan
Prior art keywords
manufacturing
substrate
plasma
region
etching
Prior art date
Application number
TW101129434A
Other languages
English (en)
Other versions
TW201407679A (zh
Inventor
Shao Liang Cheng
Yao Hsing Lin
Original Assignee
Univ Nat Central
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Central filed Critical Univ Nat Central
Priority to TW101129434A priority Critical patent/TWI473157B/zh
Publication of TW201407679A publication Critical patent/TW201407679A/zh
Application granted granted Critical
Publication of TWI473157B publication Critical patent/TWI473157B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

具有規則結構之矽基板的製造方法
本發明是有關於一種矽基板的製造方法,特別是有關於一種具有規則結構之矽基板的製造方法。
微影製程是半導體製程和微機電製程之中的一個重要步驟,其係利用曝光和顯影的步驟,而在光罩上刻畫幾何圖形結構,接著透過蝕刻將光罩上的圖形轉移到基板上。
傳統上,微影製程具有多個繁複的步驟,包括有(1)表面清洗、(2)塗底(Priming)、(3)光阻覆蓋、(4)軟烤(Soft bake)、(5)曝光、(6)顯影及(7)硬烤等步驟。詳細地說,首先需將基板表面清洗乾淨,以免有灰塵顆粒造成光阻劑附著性變差;接著藉由塗底,提升光阻和晶片表面的附著性。然後再覆蓋上光阻劑,使特定的光波穿過光罩照射在光阻劑上,而對光阻劑進行選擇性照射(曝光)。這層光阻劑在曝光後可以被顯影液溶解被照射的區域,這樣一來,光罩上的圖形就呈現在光阻劑上。通常還將通過烘乾措施,改善剩餘部分光阻劑的性質。
上述微影製程的步驟完成後,就可以對基板進行選擇性的蝕刻過程,位於基板表面的光阻劑將保護基板表面在蝕刻的過程中不被 破壞。蝕刻完成後,便將光阻劑去除,以便進行製造半導體元件的其他步驟。
通常,製造半導體元件的整個過程中,會進行很多次的蝕刻流程。生產複雜積體電路的過程中可能需要反覆進行微影製程及蝕刻。
然而,傳統微影製程步驟繁瑣,而增加了基板的製備時間及成本。進一步,微影製程中所使用的化學藥劑,對環境也造成很大的傷害。此外,如何調控製備大範圍排列規則且尺寸均勻之奈米結構,一直是相關製程急需克服的重大挑戰。
有鑑於上述習知技藝之問題,本發明之其中一目的就是在提供一種具有規則結構之矽基板的製造方法,以解決傳統微影製程的長製備時間及高製造成本。
根據本發明之另一目的,提出一種具有規則結構之矽基板的製造方法,其包括:提供矽基板;提供自組裝之聚合物排列於矽基板之表面上,以使聚合物接觸之表面為第一區域,且聚合物未接觸之表面為一第二區域;利用電漿處理矽基板之表面,以於第二區域產生保護層;以及使矽基板進行蝕刻處理,以侵蝕第一區域而產生凹部,而得到具有規則結構之矽基板。
較佳地,聚合物可為球狀聚合物。
較佳地,球狀聚合物可為聚苯乙烯(polystyrene)球狀聚合物。
較佳地,球狀聚合物之粒徑可為50至5000奈米。
較佳地,電漿可為氮電漿。
較佳地,保護層可為氮化矽(SiNx)。
較佳地,電漿可為氧電漿。
較佳地,保護層可為氧化矽(SiOx)。
較佳地,蝕刻處理可包含濕式蝕刻法。
較佳地,根據電漿處理之第一時間,改變保護層之面積;當第一時間延長時,則保護層之面積增加。
較佳地,第一時間可為3至20分鐘。
較佳地,根據蝕刻處理之第二時間,改變凹部之深度;當第二時間延長時,則凹部之深度增加。
較佳地,第二時間可為1至30分鐘。
承上所述,依本發明之具有規則結構之矽基板的製造方法,其可具有一或多個下述優點:
(1)此製造方法可省略傳統微影製程所需之蝕刻遮罩的步驟,降低了矽基板之製備時間及成本。
(2)此製造方法可藉由自組裝結構,而形成密度、尺寸及形狀可調變之奈米孔洞陣列結構。
10‧‧‧矽基板
11‧‧‧聚合物
12‧‧‧保護層
13‧‧‧凹部
14A‧‧‧第一區域
14B‧‧‧第二區域
15‧‧‧電漿
16‧‧‧蝕刻
S11~S14‧‧‧步驟
第1圖係為本發明之具有規則結構之矽基板的製造方法之步驟流 程圖。
第2圖係為本發明之具有規則結構之矽基板的製造方法之示意圖。
第3圖係為本發明之一實施例中聚合物處理前、後之掃描式電子顯微鏡圖。
第4圖係為本發明之一實施例中矽基板凹部之掃描式電子顯微鏡及原子力顯微鏡圖。
第5圖係為本發明之一實施例中蝕刻時間與凹部寬度之關係圖。
第6圖係為本發明之一實施例中之不同晶向之矽基板之掃描式電子顯微鏡圖。
請參閱第1及2圖,其係分別為本發明之具有規則結構之矽基板的製造方法之步驟流程圖及示意圖。如第1及2圖所示,本發明之具有規則結構之矽基板的製造方法包括:S11:提供矽基板10;S12:提供自組裝之聚合物11排列於矽基板10之表面上,以使聚合物11接觸之表面為第一區域14A,且聚合物11未接觸之表面為第二區域14B;S13:利用電漿15處理矽基板10之表面,以於第二區域14B產生保護層12;以及S14:使矽基板10進行蝕刻16處理,以侵蝕第一區域14A而產生凹 部13,而得到具有規則結構之矽基板10。
詳細地說,本發明之具有規則結構之矽基板的製造方法的實驗流程如下所述:
矽晶基材使用前處理
本發明之一實施例中,係使用為p型(p-type)(100)、(110)及(111)矽單晶基板作為示範,並不以此為限。在微奈米球自組裝技術中,矽基板表面的潔淨程度會影響到微奈米球陣列有序程度,因此以LB-like自組裝技術中,單層聚合物有序陣列轉附前之矽基板清洗步驟極為重要。
(1)將矽基板切割為合適尺寸大小之試片,置入於酒精溶液中以超音波震盪器震洗,以去除試片表面微粒。
(2)將試片置入於丙酮溶液中,再以超音波震盪器中震洗,以去除基材表面有機物。
(3)將試片置入於去離子水中,以超音波震盪器中震洗,以去除基材表面殘留丙酮。
(4)將試片置入卡羅酸中(Caro’s Acid-H2SO5),利用卡羅酸清洗矽基板。在此步驟中,因卡羅酸分解後形成自由基,其具有強氧化性能夠和碳氫氧有機物產生化學作用,並有效破壞碳氫鍵結,以去除矽基板表面所含之碳氫氧有機物。
(5)為了避免後續製備微奈米孔洞陣列蝕刻反應受矽基材表面之原生氧化層影響,使用稀釋的氫氟酸(HF:H2O=3:100)移除矽基板表面之原有的氧化層,隨即進行聚合物排列製備,以避 免氧化層再生成。
自組裝製備微奈米球陣列
本發明之一實施例中,所用之聚合物以聚苯乙烯(Polystyrene)球狀聚合物膠體溶液為例,其中聚苯乙烯球狀聚合物之粒徑為約50至5000奈米,較佳地為300至1000奈米,更佳地為500至700奈米。於此實施例中,聚苯乙烯球狀聚合物之粒徑為500奈米為例。其中,聚苯乙烯球狀聚合物膠體溶液的配置係將10wt%聚苯乙烯球狀聚合物膠體母液先均勻震盪分散後,再與乙醇(95% ethanol)依1:1.5混合,接著以超音波震盪器震盪混合溶液15分鐘。在本發明之一實施例中,利用LB-like自組裝技術,在玻璃培養皿中滴入聚苯乙烯球狀聚合物膠體溶液,並滴入界面活性劑(即分散劑)後,此時聚苯乙烯球狀聚合物膠體溶液於氣相/液相界面中進行自組裝排列,再將以自組裝排列完成之單層聚苯乙烯球狀聚合物陣列於氣相/液相界面中轉附至矽基板上。在此實施例中,所使用的界面活性劑以0.2wt%之陰離子型界面活性劑十二烷基磺酸鈉(Sodium Dodecyl Sulphate;SDS)(SDS之臨界微胞濃度為0.233wt%)為例。其中,聚苯乙烯球狀聚合物接觸之表面為第一區域,且聚苯乙烯球狀聚合物未接觸之表面為第二區域,且第一區域與第二區域位於矽基板的同一面上。
以電漿蝕刻聚苯乙烯球狀聚合物之粒徑
本發明之一實施例中,將前述表面具有自組裝排列的聚苯乙烯球狀聚合物陣列之矽基板置入電漿設備中,使電漿設備中之腔體壓力達0.16毫巴(mbar),接著利用交流電源(RF Power)使兩電 極板間依電壓頻率交換而激發出自由電子,自由電子撞擊氧氣氣體而氧氣游離成氧電漿,進而氧電漿轟擊試片表面,但氧電漿與矽基板之反應不會破壞其矽基板表面,而是在聚苯乙烯球狀聚合物未接觸之第二區域與矽基板反應,以產生一層含氧化矽(SiOx)的保護層。此實施例中所述之氧電漿僅為示範,所述電漿液可為氮電漿等,應不以此為限。此實施例中,矽基板上之自組裝排列的聚苯乙烯球狀聚合物,在氧電漿處理後,聚苯乙烯球狀聚合物的粒徑從原本為500奈米被蝕刻至400奈米,其蝕刻時所用之電源功率為50瓦(W);通入氧氣氣體流率為0.5至10體積流量(sccm),較佳地為1至5體積流量;所蝕刻時間為3至20分鐘,較佳地為5至15分鐘,更佳地為8至12分鐘。
蝕刻具自組裝排列聚苯乙烯球狀聚合物的矽基板
本發明之一實施例中,製備25wt%之氫氧化鉀水溶液作為蝕刻液,接著將前述表面已用電漿處理過之具自組裝排列聚苯乙烯球狀聚合物的矽基板置入蝕刻液中,進行矽基板蝕刻。其中,矽基板蝕刻反應溫度約為20℃,將前述之矽基板置入含有蝕刻液的反應槽中,並分別於到達預定反應時間時取出置於反應槽中的矽基板,並浸泡在去離子水中以洗去矽基板表面殘存之蝕刻液,且在蝕刻過程中即同時移除矽基板表面上之聚苯乙烯球狀聚合物。其中,預定反應時間可為1至30分鐘,較佳地為3至20分鐘,更佳地為5至12分鐘。最後,由上述步驟可製備出本發明之一實施例中所述之具有規則結構的矽基板。
實驗結果
請參閱第3圖,其係為本發明之一實施例中聚合物處理前、後之掃描式電子顯微鏡圖。如第3圖(a)部分所示,在氧電漿處理前,聚苯乙烯球狀聚合物均勻佈滿矽基板表面,各聚苯乙烯球狀聚合物之粒徑約為568奈米;然而,如第3圖(b)部分所示,在氧電漿處理過後,各聚苯乙烯球狀聚合物的粒徑縮小至約為458奈米,且暴露出部分矽基板,使矽基板之暴露部分可與氧電漿接觸,形成一層含氧化矽(SiOx)的保護層,以保護矽基板不被蝕刻液侵蝕。
請參閱第4圖,其係為本發明之一實施例中矽基板凹部之掃描式電子顯微鏡及原子力顯微鏡圖。其中,第4圖(a)、(b)及(c)部分係為掃描式電子顯微鏡圖,第4圖(d)、(e)及(f)部分係分別為對應第4圖(a)、(b)及(c)部分的原子力顯微鏡圖。第4圖(a)、(b)及(c)部分係在蝕刻反應溫度為20℃的條件下,分別蝕刻3、5及15分鐘的結果。由圖可知,藉由本發明所述之具有規則結構之矽基板的製造方法,確實可得到具有規則陣列排列的凹部,凹部之孔徑約為50至1000奈米,且隨著蝕刻時間的增加,矽基板上之凹部的孔徑也隨著變大。
請參閱第5圖,其係為本發明之一實施例中蝕刻時間與凹部孔徑之關係圖。如圖所示,相似於第4圖所示,隨著蝕刻時間的不同,矽基板上之凹部孔徑隨著變大,且呈現線性關係,當蝕刻時間為20分鐘時,矽基板上之凹部孔徑約為400奈米。
請參閱第6圖,其係為本發明之一實施例中之不同晶向之矽基板之掃描式電子顯微鏡圖。如第6圖(a)、(b)及(c)部分所示,其分別為晶向(100)、(110)及(111)的矽基板進行蝕刻 的結果。由圖可知,當利用不同晶向的矽基板進行蝕刻時,會產生不同形狀的凹部,故使用者可根據需求,選擇適當的矽晶板進行蝕刻,以得到適合的圖樣。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
S11~S14‧‧‧步驟

Claims (12)

  1. 一種具有規則結構之矽基板的製造方法,其包括:提供一矽基板;提供自組裝之複數個聚合物排列於該矽基板之一表面上,以使該些聚合物接觸之該表面為一第一區域,且該些聚合物未接觸之該表面為一第二區域;利用一電漿處理該矽基板之該表面之該第二區域,以於該第二區域產生一保護層;以及使該矽基板進行一蝕刻處理,以侵蝕該第一區域而產生複數個凹部,而得到具有規則結構之該矽基板;其中,該些聚合物係為複數個球狀聚合物。
  2. 如申請專利範圍第1項所述之製造方法,其中該些球狀聚合物係為複數個聚苯乙烯(polystyrene)球狀聚合物。
  3. 如申請專利範圍第1項所述之製造方法,其中該些球狀聚合物之粒徑係為50至5000奈米。
  4. 如申請專利範圍第1項所述之製造方法,其中該電漿係為一氮電漿。
  5. 如申請專利範圍第4項所述之製造方法,其中該保護層係為一氮化矽(SiNx)。
  6. 如申請專利範圍第1項所述之製造方法,其中該電漿係為一氧電漿。
  7. 如申請專利範圍第6項所述之製造方法,其中該保護層係為一氧 化矽(SiOx)。
  8. 如申請專利範圍第1項所述之製造方法,其中該蝕刻處理係包含一濕式蝕刻法。
  9. 如申請專利範圍第1項所述之製造方法,其中係根據該電漿處理之一第一時間,改變該保護層之一面積;當該第一時間延長時,則該保護層之該面積增加。
  10. 如申請專利範圍第9項所述之製造方法,其中該第一時間係為3至20分鐘。
  11. 如申請專利範圍第1項所述之製造方法,其中係根據該蝕刻處理之一第二時間,改變該些凹部之一深度;當該第二時間延長時,則該些凹部之該深度增加。
  12. 如申請專利範圍第11項所述之製造方法,其中該第二時間係為1至30分鐘。
TW101129434A 2012-08-14 2012-08-14 具有規則結構之矽基板的製造方法 TWI473157B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101129434A TWI473157B (zh) 2012-08-14 2012-08-14 具有規則結構之矽基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101129434A TWI473157B (zh) 2012-08-14 2012-08-14 具有規則結構之矽基板的製造方法

Publications (2)

Publication Number Publication Date
TW201407679A TW201407679A (zh) 2014-02-16
TWI473157B true TWI473157B (zh) 2015-02-11

Family

ID=50550564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129434A TWI473157B (zh) 2012-08-14 2012-08-14 具有規則結構之矽基板的製造方法

Country Status (1)

Country Link
TW (1) TWI473157B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495868B (en) * 2000-05-31 2002-07-21 Infineon Technologies Corp Method of reducing RIE lag for deep trench silicon etching
US20100273331A1 (en) * 2006-07-05 2010-10-28 National Central University Method of fabricating a nano/micro structure
TW201117283A (en) * 2009-11-09 2011-05-16 Univ Nat Central Method for preparing patterned substrate by using nano- or micro- particles
TW201142936A (en) * 2010-03-10 2011-12-01 Applied Materials Inc Apparatus and methods for cyclical oxidation and etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495868B (en) * 2000-05-31 2002-07-21 Infineon Technologies Corp Method of reducing RIE lag for deep trench silicon etching
US20100273331A1 (en) * 2006-07-05 2010-10-28 National Central University Method of fabricating a nano/micro structure
TW201117283A (en) * 2009-11-09 2011-05-16 Univ Nat Central Method for preparing patterned substrate by using nano- or micro- particles
TW201142936A (en) * 2010-03-10 2011-12-01 Applied Materials Inc Apparatus and methods for cyclical oxidation and etching

Also Published As

Publication number Publication date
TW201407679A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
US8440573B2 (en) Method and apparatus for pattern collapse free wet processing of semiconductor devices
JP4455670B1 (ja) 半導体基板の表面処理装置
JP2006352075A (ja) 窒化物系化合物半導体および化合物半導体の洗浄方法、これらの製造方法および基板
JPH0426120A (ja) 半導体基板の処理方法
KR101264481B1 (ko) 반도체 기판의 표면 처리 장치 및 방법
JPH11340184A (ja) 半導体装置の製造方法
JP2013157480A (ja) 半導体装置の製造方法及び製造装置
TWI473157B (zh) 具有規則結構之矽基板的製造方法
JP2008147434A (ja) 半導体装置の製造方法
TWI689007B (zh) 蝕刻方法
TWI732450B (zh) 基板處理方法、半導體製造方法以及基板處理裝置
JP7258915B2 (ja) 半導体ウエハの洗浄に用いられる方法及び装置
TWI831129B (zh) 基板處理方法以及基板處理裝置
TWI838678B (zh) 蝕刻基板之系統及方法
KR20180134502A (ko) 기판처리장치 및 기판처리방법
JP2009135137A (ja) 洗浄方法および洗浄装置
JP2008244323A (ja) ステンシルマスク
TW200924056A (en) Manufacturing method of semiconductor device
TW483160B (en) Method to reduce hole defect of polysilicon layer
KR20090086873A (ko) 헤이즈를 억제하는 포토마스크 형성 방법
Kumari Control of cavitation using dissolved carbon dioxide for damage-free megasonic cleaning of wafers
JP2002069500A (ja) 電子デバイス表面処理液

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees