TWI472024B - 輻射成像裝置,輻射成像顯示系統及電晶體 - Google Patents

輻射成像裝置,輻射成像顯示系統及電晶體 Download PDF

Info

Publication number
TWI472024B
TWI472024B TW100148348A TW100148348A TWI472024B TW I472024 B TWI472024 B TW I472024B TW 100148348 A TW100148348 A TW 100148348A TW 100148348 A TW100148348 A TW 100148348A TW I472024 B TWI472024 B TW I472024B
Authority
TW
Taiwan
Prior art keywords
film
gate
transistor
gate insulator
semiconductor layer
Prior art date
Application number
TW100148348A
Other languages
English (en)
Other versions
TW201244069A (en
Inventor
Yasuhiro Yamada
Tsutomu Tanaka
Makoto Takatoku
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201244069A publication Critical patent/TW201244069A/zh
Application granted granted Critical
Publication of TWI472024B publication Critical patent/TWI472024B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663Indirect radiation imagers, e.g. using luminescent members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/32Transforming X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)

Description

輻射成像裝置,輻射成像顯示系統及電晶體
本揭示內容係有關輻射成像裝置及輻射成像顯示系統,適用於例如醫療及非破壞性檢驗之X射線照射,亦有關用於輻射成像裝置之電晶體。
近年來,就擷取影像作為電氣訊號之技術(使用光電轉換之成像技術)而言,使用電荷耦合裝置(CCD)影像感測器或互補金屬氧化物半導體(CMOS)之技術業已成為主流。此等影像感測器中的成像面積限於晶體基板(矽晶圓)大小。然而,特別是在使用X射線實施成像之醫療領域等中,需要成像面積之增加,對移動影像性能之需求亦上昇。
例如,使用以下輻射成像裝置作為用於人體之胸腔X射線機器,其根據輻射獲得影像作為電氣訊號,無需放射膜的居中處理。其為所謂的輻射成像裝置,其中,波長轉換層設在電路板上,該電路板包含諸如光電二極體及薄膜電晶體(TFT)之光電轉換元件。藉由此一構組,進入裝置之輻射被轉換成波長轉換層中的可見光,且該可見光藉光電轉換元件接收。光電轉換元件之讀取藉包含TFT之電路進行,且藉此獲得電氣訊號。
更進一步,除了如上述使用波長轉換層之間接轉換型輻射成像裝置外,亦有一種所謂直接轉換型輻射成像裝置 ,其設有功能層,直接將輻射轉換成電氣訊號(例如Se或Cd-Te製直接轉換層)。於此直接轉換型之輻射成像裝置中,輻射被容許進入直接轉換層,且對應入射量之電荷累積於設在電路板中的電容器中,藉電晶體讀取電荷,藉此,獲得根據進入之輻射量的電氣訊號。用於此等輻射成像裝置(直接轉換型及間接轉換型)之電晶體例如在閘極電極與形成溝道之半導體層間具有閘極絕緣層,且閘極絕緣層形成包含氧化矽膜。
在此,於使用氧化矽膜(或在使用包含氧化矽之層疊膜情況下)作為電晶體之閘極絕緣體情況下,當輻射進入閘極絕緣體時,膜中電子藉由光電效應、康普頓散射、電子對製造等激勵。已知,結果,正電洞被陷捕並保持於介面或瑕疵,且臨限電壓(Vth)因該正電荷之充電而偏移至負側(例如參考日本未審查之專利申請公開案08-8426)。
另一方面,於上述直接轉換型輻射成像裝置中,電晶體對輻射暴露,且如以上因正電洞之充電而造成之臨限電壓之偏移容易發生。又,甚至在間接轉換型之輻射成像裝置中,進入波長轉換層之某些輻射直接通過波長轉換層(不被轉換成可見光)。因此,可能會有電晶體並非對輻射暴露一點點並發生臨限電壓偏移的情形。
因此,試圖藉由採用變成通道之半導體層插入一對閘極電極間之結構,即所謂雙閘結構,減少臨限電壓偏移,藉此消除光電轉換元件中所產生之正電洞及電子之後通道 效應的影響(例如參考日本未審查之專利申請公開案2004-265935)。
然而,於上述雙閘結構中,當氧化矽膜被用來作為閘極絕緣體時,臨限電壓中的偏移量隨氧化矽膜之膜厚增加,使得其難以維持可靠性。
有鑑於以上,宜提供可抑制因輻射暴露而於臨限電壓發生之偏移的電晶體及輻射成像裝置。
根據本發明之一實施例,提供一種電晶體,於基板上依序包含第一閘極電極、第一閘極絕緣體、半導體層、第二閘極絕緣體及第二閘極電極,且該第一及該第二閘極絕緣體之每一者包含一個或複數個具有氧之矽化合物膜,又矽化合物膜之總厚度為65奈米或更少。
根據本發明之另一實施例,提供一種輻射成像裝置,其包含上述實施例之電晶體,以及根據輻射獲取電訊號之像素部。
於根據上述實施例之電晶體及輻射成像裝置中,第一閘極電極、第一閘極絕緣體、半導體層、第二閘極絕緣體及第二閘極電極依此順序設在基板上,該第一及該第二閘極絕緣體之每一者包含一個或更多個具有氧之矽化合物膜。在此第一及第二閘極絕緣體中,正電洞會被充電,以使臨限電壓偏移至負側。當含氧之矽化合物膜之總厚度為65奈米或更少時,偏移量很小,惟在S值變化等的影響下矽 化合物膜之總厚度超過65奈米時,此一臨限電壓之偏移減少。換言之,由於矽化合物膜之總厚度為65奈米或更少,因此,臨限電壓偏移減少。
根據本揭示內容之另一實施例,提供一種輻射成像顯示系統,其包含:成像裝置,係根據輻射獲得影像(根據上述實施例之輻射成像裝置);以及顯示裝置,係顯示該成像裝置所獲得之影像。
根據上述實施例中的電晶體及輻射成像裝置,第一閘極電極、第一閘極絕緣體、半導體層、第二閘極絕緣體及第二閘極電極依此順序設在基板上,該第一及該第二閘極絕緣體之每一者包含一個或複數個具有氧之矽化合物膜。於此一構組中,可藉由設定矽化合物膜之總厚度為65奈米或更少,抑制臨限電壓偏移。
須了解的是,上述一般說明及以下詳細說明係例示性,且意圖提供所請求之技術之進一步解釋。
茲包含附圖以提供對揭示內容的進一步瞭解,且併提來構成本說明書的一部分。圖式顯示實施例,且與說明書一起用來解釋技術之原理。
〔發明之實施形態〕
以下將參考圖式說明本揭示內容之實施例。順便一提,茲按以下順序提供說明。
1.實施例(包含電晶體之間接轉換型輻射成像裝置例 子,其中,閘極絕緣體之矽化合物膜之總厚度為65奈米或更少)
2.修改例1(像素驅動電路係被動驅動電路例子)
3.修改例2(直接轉換型輻射成像裝置例子)
4.應用例(輻射成像顯示系統例子)
〔實施例〕 〔輻射成像裝置之整體構組〕
第1圖顯示根據本發明實施例之輻射成像裝置(輻射成像裝置1)之整體構組。輻射成像裝置1係所謂間接轉換型平板偵測器(FPD),並在波長轉換之後接收α射線、β射線、γ射線及X射線代表的輻射,且根據輻射讀取影像資訊。該輻射成像裝置1被適當地用來作為用於醫療及諸如行李檢驗之其他非破壞性檢驗X射線成像裝置。
輻射成像裝置1在基板11上有像素部12,並在該像素部12周圍設有周邊電路(驅動電路),其包含例如列掃描部13、水平選擇部14、行掃描部15及系統控制部16。
像素部12係輻射成像裝置1中的成像區域。於像素部12中,二維配置包含光電轉換部(後文將說明之光電轉換層112)之單元像素12a(後文可僅稱為「像素」),該光電轉換部產生具有對應於入射光量之電荷量的光電荷,並於其內部累積光電荷。針對單元像素12a,每一像素列例如設有二金屬線(具體而言,列選擇線及重設控制 線),作為像素驅動線17。
更進一步,於像素部12中,針對列及行中像素列,沿列方向(像素列中像素之配置方向),每一像素列配置像素驅動線17,且沿行方向(像素行中像素之配置方向),每一像素行配置垂直信號線18。像素驅動線17發送驅動訊號以從像素讀取訊號。於第1圖中顯示像素驅動線17為單一金屬線,惟不限於單一金屬線。像素驅動線17之一端被連接至對應於各列列掃描部13之輸出端。稍後將說明像素部12之配置。
列掃描部13藉由例如使用偏移暫存器、位址解碼器等配置,且係例如於像素部12中逐列驅動像素12a。自列掃描部13所選及掃描之每一像素列之每一單元像素輸出之訊號被透過垂直信號線18之每一者供至水平選擇部14。水平選擇部14藉由使用為每一垂直信號線18而設之放大器、水平選擇開關等配置。
行掃描部15藉由例如使用偏移暫存器、位址解碼器等構組,且依序掃描及驅動水平選擇部14之每一水平選擇開關。透過以該行掃描部15所作之選擇掃描,經由垂直信號線18之每一者發送之每一像素之訊號被依序輸出至垂直信號線19,並透過垂直信號線19被發送至基板11外。
包含列掃描部13、水平選擇部14、行掃描部15及垂直信號線19之電路部可為直接形成於基板11上之電路,或可配置於外控制IC中。又,此等電路部可形成於藉電 纜等連接之其他基板。
系統控制部16接收從基板11外提供之時脈、指示操作模式之資料等,並輸出諸如輻射成像裝置1之內部資訊之資料。又,系統控制部16具有產生各種定時訊號之定時產生器,並根據定時產生器所產生之各種定時訊號,驅動諸如列掃描部13、水平選擇部14及行掃描部15之周邊電路。
(像素部12之詳細構組)
第2圖顯示像素部12之橫剖結構。像素部12在基板11上有光電轉換層112,其包含稍後說明之光電二極體111A及電晶體111B。於光電轉換層112上例如設置平坦化膜113。須知,在平坦化膜113上可設置未圖示之保護膜,或者,平坦化膜113可用來作為保護膜。
在平坦化膜113上配置閃爍層114(波長轉換層),且該閃爍層114覆以保護膜115。以下將說明像素部12之主要部分的詳細配置。
(光電轉換層112中的像素電路構組)
第3圖係光電轉換層112中單元像素12a之電路構組例。單元像素12a包含光電二極體111A(光電轉換元件)、電晶體Tr1、Tr2及Tr3(等於稍後將說明之電晶體111B)、該上述的垂直信號線18以及用來作為像素驅動線17之列選擇線171及重設控制線172。
光電二極體111A例如係PIN(正內在負二極體)光電二極體,且其敏感度範圍例如係可見範圍(光接收波長頻帶係可見範圍)。當施加參考電勢Vxref至陰極(終端133)時,該光電二極體111A以對應於入射光量(所接收光量)之電荷量產生訊號電荷。光電二極體111A之陽極連接至儲存節點N。於儲存節點N有一電容組件136,且在光電二極體111A產生之訊號電荷累積於儲存節點N。須知,光電二極體111A可構組成連接於儲存節點N與接地(GND)之間。稍後將說明光電二極體之橫剖結構。
電晶體Tr1、Tr2及Tr3之每一者例如係N通道場效電晶體,且形成通道之半導體層(稍後將說明之半導體層126)例如使用諸如非晶矽、微晶矽或多晶矽之矽系統半導體,或宜使用低溫多晶矽來構組。替代地,半導體層可使用諸如銦鎵鋅氧化物(INGaZnO)或氧化鋅(ZnO)來構組。
電晶體Tr1係重設電晶體,並連接於終端137與儲存節點N之間,參考電勢Vref施加至該終端137。該電晶體Tr1藉由回應重設訊號Vrst予以導通,將儲存節點N之電勢重設為參考電勢Vref。電晶體Tr2係讀出電晶體,並具有連接至儲存節點N之閘極,以及連接至電源VDD之終端134(汲極)。該電晶體Tr2於閘極接收在光電二極體111A產生之訊號電荷,並輸出對應所接收訊號電荷之訊號電壓。電晶體Tr3係列選擇電晶體,並連接於電晶體Tr2之源極與垂直信號線18之間,並輸出一訊號,該訊號 藉由回應列掃描訊號Vread予以導通而從電晶體Tr2輸出至垂直信號線18。該電晶體Tr3可構組成連接於電晶體Tr2之汲極與電源VDD之間。以下說明此等電晶體之橫剖結構(後文共同稱為電晶體111B)。
(電晶體111B之橫剖結構)
第4圖係電晶體111B之橫剖結構,且等於光電轉換層112之橫剖結構之一部分。第5圖示意顯示第4圖中之半導體層126附近之一部分層疊結構。
電晶體111B具有所謂雙閘極結構,於其中設置二閘極電極來夾住半導體層126。具體而言,電晶體111B於基板11上具有第一閘極電極120A以及形成來覆蓋該第一閘極電極120A之第一閘極絕緣體129。於第一閘極絕緣體129上,設置半導體層126,其包含通道層126a、輕摻雜汲極(LDD)層126b及N+ 層126c。第二閘極絕緣體130被形成來覆蓋該半導體層126,且第二閘極電極120B配置在該第二閘極絕緣體130上面對第一閘極電極120A之區域中。
於第二閘極電極120B上形成第一層間絕緣體131,並形成源極-汲極電極128以充填形成於該第一層間絕緣體131中之接觸孔H1。第二層間絕緣體132形成於此等第一層間絕緣體131及源極-汲極電極128上。以下將說明電晶體111B中之主要部分之詳細構組。
第一閘極電極120A及第二閘極電極120B之每一者例 如為由鈦(Ti)、鋁(Al)、鉬(Mo)、鎢(W)或鉻(Cr)之任一者製成之單層膜,或由它們製成之層疊膜。此等第一閘極電極120A及第二閘極電極120B配置成如以上所述,彼此面對,並夾住第一閘極絕緣體129、半導體層126及第二閘極絕緣體130。第一閘極電極120A及第二閘極電極120B之每一者的厚度例如為30奈米至150奈米,且例如第一閘極電極120A具有65奈米之厚度,第二閘極電極120B具有90奈米之厚度。
第一閘極絕緣體129及第二閘極絕緣體130之每一者係諸如氧化矽(SiO2 )膜或氮氧化矽(SiON)膜之含氧矽化合物膜製成之單層膜,或具有此一含氧矽化合物膜與氮化矽(SiNx )膜之層疊膜。在此,如於第5圖中所示,第一閘極絕緣體129係氮化矽膜129A及氧化矽膜129B從基板11側依序層疊之膜,且第二閘極絕緣體130係氧化矽膜130A、氮化矽膜130B及氧化矽膜130C從基板11側依序層疊之膜。以此方式,在半導體層126附近設置氧化矽膜129B及130A來夾住半導體層126。這旨在防止於受到介面狀態影響時因半導體層126而發生臨限電壓偏移。
以此方式,氧化矽膜(129B、130A、130C)包含在第一閘極絕緣體129及第二閘極絕緣體130之每一者中,且此等氧化矽膜129B、130A及130C之總膜厚為65奈米或更少。
然而,氧化矽膜129B、130A及130C之膜厚大小關係(膜厚組合)任選(細節請參考稍後說明之例子)。又 ,第一閘極絕緣體129及第二閘極絕緣體130之每一者中所包含氧化矽膜數(層數)可為一個或一個以上。而且,例如當設置氮氧化矽膜作為含氧矽化合物膜時,包含此氮氧化矽膜之總膜厚可設定為65奈米或更少。
此外,於第一閘極絕緣體129及第二閘極絕緣體130中,有異於氧化矽膜129B、130A及130C之層(氮化矽膜129A及130B),惟上述膜厚不依此等氮化矽膜129A及130B之膜厚及層數來設定。然而,形成於第一閘極電極120A與第二閘極電極120B間之電容器以層疊於其間之絕緣膜之材料或膜厚來決定,並因此,設定氧化矽膜129B、130A及130C之之每一者以及氮化矽膜129A及130B之膜厚以形成所欲電容器。換言之,於氧化矽膜129B、130A及130C之總膜厚被設定為65奈米或更少之結構中,氮化矽膜129A及130B之每一者之膜厚可被設定來形成所欲電容器於第一閘極電極120A與第二閘極電極120B之間。
半導體層126例如由多晶矽、低溫多晶矽、微晶矽或非晶矽製成,且宜由低溫多晶矽製成。替代地,半導體層126可由諸如銦鎵鋅氧化物(IGZO)之氧化物半導體製成。於此半導體層126中,LDD層126b形成於通道層126a與N+ 層126c間,以減少漏電。源極-汲極電極128係由鈦(Ti)、鋁(Al)、鉬(Mo)、鎢(W)及鉻(Cr)製成之單層膜,或由它們製成之層疊膜,並連接至配線供訊號讀取。
第一層間膜131及第二層間膜132之每一者藉由使用例如氧化矽膜、氮氧化矽膜及氮化矽膜間之單層膜或其層疊膜來構組。在此,第一層間膜131係氧化矽膜131a及氮化矽膜131b從基板11側依序層疊之膜,且第二層間膜132係氧化矽膜。
(電晶體111B之製造方法)
上述電晶體111B可例如用以下方式製造。第6A至9圖係用以解釋按製程順序製造電晶體111B之方法的橫剖視圖。
首先,如於第6A圖中所示,第一閘極電極120A形成於基板11上。具體而言,諸如鉬(Mo)之耐高溫金屬例如藉由濺射形成於基板11上,並接著藉由例如光微刻方法圖案化成如島(島狀)。
接著,如於第6B圖中所示,形成第一閘極絕緣體129。具體而言,為覆蓋第一閘極電極120A於基板11上,藉由例如CVD方法,依序形成各具有預定厚度之方法,依序形成各具有預定厚度之氮化矽膜129A及氧化矽膜129B。接著,藉由CVD方法,在經形成之第一閘極絕緣體129上形成成為半導體層126之非晶矽層(α-Si層)1260。
其次,如於第6C圖中所示,將經形成之非晶矽層(α-Si層)1260作成多晶,並藉此形成半導體層126。具體而言,首先,α-Si層1260接受400℃至450℃的脫氫處理 (退火處理),使氫含量變成1%或更少。接著,藉由以例如準分子雷射(ELA)所作具有308奈米波長之雷射束之照射,該α-Si層1260被製成多晶。接著,該半導體層126藉由摻雜硼調整臨限電壓來形成。
接著,如於第7A圖中所示,在半導體層126之預定區域中,LDD層126b及N+ 層126c之每一者藉由離子植入形成於多晶半導體層126之預定區域。
其次,如於第7B圖中所示,形成第二閘極絕緣體130。具體而言,各具有預定膜厚之氧化矽膜130A、氮化矽膜130B及氧化矽膜130C例如藉由CVD方法按此順序依序形成,以覆蓋半導體層126。須知,各膜之膜厚設定成上述第一閘極絕緣體129中氧化矽膜130A與130C以及氮化矽膜130B之總膜厚成為65奈米或更少。附帶一提,在形成此第二閘極絕緣體130之後,雖未圖示,形成接觸孔來將上述第一閘極電極120A電連接至待於稍後程序中形成之第二閘極電極120B。
接著,如於第7C圖中所示,第二閘極電極120B形成於第二閘極絕緣體130上。具體而言,諸如鉬(Mo)之耐高溫金屬膜例如藉由濺射形成於第二閘極絕緣體130上,並接著藉由使用光微刻方法圖案化成如島(島狀)。
其次,如於第8A圖中所示,藉由例如CVD方法按氧化矽膜131a及氮化矽膜131b之順序依序形成,並藉此形成第一層間絕緣體131。
接著,如於第8B圖中所示,藉由例如乾蝕形成經形 成之第一層間絕緣體131及第二閘極絕緣體130之接觸孔H1。
接著,如於第9圖中所示,藉由例如濺射,沉積源極-汲極電極128以充填接觸孔H1,並圖案化來具有預定形狀。最後,藉由例如CVD方法,於此源極-汲極電極128及第一層間絕緣體131上形成氧化矽膜作為第二層間絕緣體132,並藉此完成第4圖所示電晶體111B。
(光電二極體111A的橫剖構組)
第10圖係光電二極體111A之橫剖構組例子,且對應於第2圖中所示光電轉換層112。該光電二極體111A配置於具有上述電晶體111B之基板11上,且該層疊結構之一部分與電晶體111B共用,並藉由相同膜製程形成。以下將說明光電二極體111A之詳細構組。
光電二極體111A在基板11之選擇區域上具有經過閘極絕緣體121a之p型半導體層122。於基板11上(具體而言,閘極絕緣體121a上)設置第一層間絕緣體121b,其具有面對p型半導體層122之接觸孔H2。i型半導體層123設在第一層間絕緣體121b之接觸孔H2中的p型半導體層122上,且n型半導體層124形成於此i型半導體層123上。n型半導體層124設置具有接觸孔H3之第二層間絕緣體121c,且n型半導體層124與上電極125透過接觸孔H3連接。
須知,在此,舉p型半導體層122設於基板側(下側 )上且n型半導體層124設於上側之例子。然而,可採用相反結構,亦即,n型設於下側(基板側)上且p型設於上側。又,閘極絕緣體121a、第一層間絕緣體121b及第二層間絕緣體121c部分或全部具有與電晶體111B中第一閘極絕緣體129、第二閘極絕緣體130及第一層間絕緣體131之結構相同之結構。該光電二極體111A可藉由與電晶體111B之膜製程相同之膜製程形成。
p型半導體層122係例如多晶矽(聚矽)摻雜硼(B)等之p+ 區,且厚度例如為40奈米至50奈米。該p型半導體層122亦用來作為讀取例如訊號電荷之下電極(陽極),並連接至上述儲存節點N(第3圖)(或p型半導體層122變成儲存節點N,並容許電荷累積)。
i型半導體層123係顯示p型與n型間之中間導電性,例如非本質半導體層,且例如由非晶矽製成。i型半導體層123之厚度例如為400奈米至1,000奈米,惟厚度越大,光敏感度可能越高。n型半導體層124例如由非晶矽製成,且形成n+ 區。此n型半導體層124之厚度例如為10奈米至50奈米。
上電極125(陰極)係供應用於光電轉換之參考電勢之電極,並例如使用諸如ITO(銦錫氧化物)之透明導電膜。供應電壓至此上電極125之電源線127連接至該上電極125。電源線127由具有低於上電極125之材料,像是鈦(Ti)、鋁(Al)、鉬(Mo)、鎢(W)或鉻(Cr)製成。
(平坦化層113)
平坦化層113被形成來使基板11上之一部分平坦,如上述於該基板11形成光電二極體111A及電晶體111B(光電轉換層112),並使用有機膜構組。
(閃爍層114)
閃爍層114實施在光電二極體111A之敏感度範圍內將輻射轉換成光之波長轉換。於此閃爍層114中例如使用將X射線轉換成可見光之螢光物質。此種物質例如有添加鉈(T1)之碘化銫(CSI)添加鋱(Tb)之二氧硫化二釓(Gd2 O2 S)BaFX(X係氯(Cl)、溴(Br)、碘(I)等)。閃爍層114之厚度宜為100 μm至600 μm,且例如為600 μm。此一閃爍層114可例如使用真空沉積,形成在平坦化層113上。
(保護膜115)
保護膜115例如係聚對苯二甲撐C製有機膜。如以上所述,用於閃爍層114之螢光物質材料,特別是CsI容易因水而惡化。因此,保護膜115宜設在閃爍層114上作為對水之障壁層。
〔操作及效果〕
茲參考第1至5圖及第10至13圖,說明本實施例之 操作及效果。於輻射成像裝置1中,自未圖示之輻射源射出輻射(例如X射線),獲得穿過目標(受偵測體)之輻射,且該輻射在進行波長轉換之後,接受光電轉換,藉此,獲得目標之影像作為電氣影像。具體而言,進入輻射成像裝置1之輻射首先在設於像素部12上之閃爍層114中,被轉換成光電二極體111A之敏感度範圍之波長(在此,為可見範圍)。接著,在離開閃爍層114時,於波長轉換之後,此光通過平坦化層113,並進入光電轉換層112。
於光電轉換層112中,當預定電勢自未圖示之電源經由上電極125施加於光電二極體111A時,自上電極125側進入之光被轉換成對應所接收光量之電荷量之訊號電荷(實施光電轉換)。該光電轉換所產生之訊號電荷被從p型半導體層122側取出作為光電電流。
具體而言,光電二極體111A中光電轉換所產生之電荷藉累積層(p型半導體層122、儲存節點N)收集,並從該累積層讀出為電流,施加至電晶體Tr2(讀出電晶體)。電晶體Tr2輸出對應於訊號電荷之訊號電壓。當電晶體Tr3回應訊號電荷而被導通時,自電晶體Tr2輸出之訊號被輸出至垂直信號線18(讀出)。針對每一像素行,讀出訊號經由垂直信號線18,被輸出至水平選擇部14。
於本實施例中,以上述方式,藉由入射輻射(X射線)之波長轉換及光電轉換,獲得電氣訊號(拾取影像資料)。然而,另一方面有通過閃爍層114而不在閃爍層114 中進行波長轉換之光。當此種輻射進入光電轉換層112時,以下故障特別是於電晶體111B中發生以下故障。換言之,電晶體111B於第一閘極絕緣體129及第二閘極絕緣體130中包含氧化矽膜,惟在包含此一含氧的膜情況下,當輻射進入時,膜中的電子藉由光電效應、康普敦散射或電子對製造激勵。結果,正電洞在介面或瑕疵被陷捕,並保持(充電),且臨限電壓(Vth)因該“正”電荷而偏移至負側。
〔比較例〕
在此,於第11圖中顯示根據本實施例之比較例,電晶體(電晶體100)之橫剖結構。電晶體100包含閘極電極102、閘極絕緣體103、包含通道層104a之半導體層104,以及第一層間絕緣體105,它們依此順序設在基板101上。第一層間絕緣體105具有接觸孔,且源極-汲極電極106經由此接觸孔連接至半導體層104。於源極-汲極電極106及第一層間絕緣體105上形成第二層間絕緣體107。在此一構組中,閘極絕緣體103係氮化矽膜103A及氧化矽膜103B從基板101側依序層疊之膜。第一層間絕緣體105係氧化矽膜105A、氮化矽膜105B及氧化矽膜105C係從基板101側依序層疊之膜。
換言之,在屬於所謂底-閘結構而不是如本實施例之雙-閘結構之本比較例的電晶體100中,藉單閘極電極102施加閘壓。在此一構組中,正電洞遍及氧化矽膜層103B 、105A及105C充電(電荷量大),這影響通道層104a很大。因此,臨限電壓大幅偏移至負側。
第12圖顯示當以輻射照射使用低溫聚矽之電晶體時,汲極電流與閘壓的關係(電流-電壓特徵)。如圖所示,經查,當發射輻射時,臨限電壓偏移至負側,且臨限電壓之偏移量隨著照射量像0 Gy、46 Gy、397 Gy及639 Gy增加而變大。又,顯然,當照射量增加(397Gy、639Gy)時,S(次臨限擺幅)值惡化。而且,這個偏移量之增加導致導通狀態電流及關斷狀態電流變化。例如,關斷狀態電流可能增加而造成漏電,導通狀態電流可能減少而導致無法讀出,或類似情況可能發生,並因此,難以維持電晶體之可靠度。
相對地,於本實施例中提供雙閘結構,且設計作成,在第一閘極絕緣體129及第二閘極絕緣體130中,氧化矽膜之總膜厚均為65奈米或更少,半導體層126插入此二絕緣體間。結果,氧化矽膜之膜厚最佳化,且當X射線如第13圖入射時,例如,影響通道層126a之區域落在第一閘極電極120A與第二閘極電極120B間的狹窄範圍內。結果,正電洞之電荷量減少,且臨限電壓之偏移受到抑制。須知,偏移量中變化的轉折點係約65奈米之膜厚,惟這亦因S值隨著膜厚增加惡化(增加)的事實而受到極大的影響。
如以上所述,於本實施例中,電晶體111B在基板11上依以下順序具有第一閘極電極120A、第一閘極絕緣體 129、半導體層126、第二閘極絕緣體130及第二閘極電極120B,且設計作成在第一閘極絕緣體129及第二閘極絕緣體130中,個別SiO2 膜之總膜厚(總數)為65奈米或更少。藉由SiO2 膜之膜厚最佳化,正電洞之電荷量有效減少,並可抑制因輻射暴露而發生之臨限電壓偏移。
〔例子〕
在此,作為例子,在第4圖中所示電晶體結構中,第一閘極絕緣體129及第二閘極絕緣體130之各層的膜厚改變,且測量臨限電壓之偏移量(△Vth)。具體而言,如於第14圖中所示,作為例子1至5,針對SiO2 膜之總膜厚(總SiO2 )各為10奈米、40奈米、55奈米及65奈米的每一情形,測量臨限電壓。
具體而言,於例子1中,第一閘極絕緣體129中之SiO2 膜129B為5奈米,且第二閘極絕緣體130中,SiO2 膜130A為5奈米,SiO2 膜130C為0奈米。於例2中,SiO2 膜129B、130A及130C分別為35奈米、5奈米及0奈米。於例3及4之每一者中,SiO2 膜之總和為55奈米,惟各膜之內容改變且被測量。於例3中,SiO2 膜129B、130A及130C分別為5奈米、30奈米及20奈米,且於例4中,SiO2 膜129B、130A及130C分別為35奈米、20奈米及0奈米。於例5中,SiO2 膜129B、130A及130C分別為5奈米、40奈米及20奈米。
須知,具有65奈米膜厚之鉬(Mo)被用來作為閘極 電極120A,具有90奈米或120奈米膜厚之鉬(Mo)被用來作為閘極電極120B,且具有43奈米膜厚之低溫多晶矽(p-Si)被用來作為通道層126a。又,於上述測量情況下,管電壓被設定為140 kV,且X射線輻射量被設定為180 Gy。參考X射線輻射量為0 Gy之情形,列舉當汲極電流Ids(A)為1E-10A時閘極電壓Vg(V)至負側之變化量,作為臨限電壓之偏移量△Vth。
又,就相對於上述例子1至5之比較例(比較例1至3)而言,除了膜厚,於每一情形中,各SiO2 膜之總膜厚為70奈米、85奈米及95奈米之外,臨限電壓在類似條件下測量。於比較例1中,SiO2 膜129B、130A及130C分別為35奈米、20奈米及15奈米。又,於比較例2中,SiO2 膜129B、130A及130C分別為35奈米、30奈米及20奈米,於比較例3中,SiO2 膜129B、130A及130C分別為35奈米、40奈米及20奈米。
結果,於SiO2 之總膜厚均為65奈米或更少之例子1至5中,臨限電壓之偏移量△Vth分別為1.07、1.20、1.41、1.41及1.34。另一方面,在比較例1至3中,偏移量△Vth分別為1.49、2.74及2.88。於第15圖中顯示總膜厚與偏移量△Vth之關係。
如於第15圖中所示,經查,就總膜厚為65奈米或更少而言,偏移量△Vth相對較小,甚至當總膜厚增加時,偏移量△Vth不會大幅改變。然而,當總膜厚超過65奈米時,偏移量△Vth驟增。由此結果,顯然,在用來作為轉 折點(交界)P之總膜厚65奈米處大幅變化。換言之,發現閘極絕緣體中最適SiO2 總膜厚之範圍,且臨限電壓之偏移可藉由符合該膜厚範圍有效抑制。
須知,只要上述SiO2 膜129B、130A及130C之總膜厚為65奈米或更少,即實現臨限電壓之偏移之偏移,且各膜之斷裂(比例)沒關係。此乃因為臨限電壓偏移係因設於閘極絕緣體中之所有SiO2 膜之總正電洞電荷量而發生。此外,由例3及4之結果(當總膜厚相同(55奈米)時)亦顯見,甚至當各SiO2 膜之斷裂改變時,偏移量仍相同(1.41)。
又,第16圖顯示上述例子1至5及比較例1至3之每一者中之電流-電壓特徵(x射線輻射量:180Gy)。須知,亦顯示0Gy(無X射線輻射)為初始值之情形。第17圖顯示上述例子1至5及比較例1至3之每一者中繪示S值(在此為汲極電流1E-10A與1E-9A間之閘極電壓Vg中的差)。如於第16及17圖中所示,經查,相較於比較例1至3,於膜厚均為65奈米或更少之例子1至5中,S值之惡化減少。此種65奈米前後之S值變化亦一點都不會影響上述臨限電壓偏移中轉折點P之形成。
〔修改例1〕
針對上述實施例,業已說明像素之驅動電路藉由使用主動驅動電路,惟驅動電路可如於第18圖中所示為被動驅動電路。須知,與上述實施例相同之元件標以相同參考 符號,並省略說明。於本修改例中,單元像素12b之被配置成包含光電二極體111A、電容組件138及電晶體Tr(相當於用於讀取之電晶體Tr3)。電晶體Tr被連接於儲存節點N與垂直訊號線18之間,且在回應列掃描訊號Vread導通時,根據在光電二極體111A中接收之光量,將於儲存節點N累積之訊號電荷輸出至垂直訊號線18。以此方式,像素之驅動系統不限於用於本實施例之主動驅動系統,可如於本實施例中,為被動驅動電路。
〔修改例2〕
於上述實施例中,業已舉閃爍層114設在像素部12上之間接轉換型FPD作為輻射成像裝置之例子,惟本實施例之輻射成像裝置可適用於直接轉換型FPD。換言之,可不提供實施將輻射轉換成可見光之波長轉換之閃爍層114(及保護層115),且像素部12可具有直接將輻射轉換成電氣訊號之功能。第19圖顯示一例子(在此為使用像素部之例子,該像素部使用於修改例1中所述被動驅動電路)。於本修改例中,像素部12包含光電轉換元件111C、電容組件141、電晶體Tr(相當於用於讀取之電晶體Tr3),且在光電轉換元件111C中實施輻射變成電氣訊號之轉換。光電轉換元件111C例如在上電極139A與像素電極139B間具有直接轉換層140,且直接轉換層140藉由例如使用非晶硒半導體(a-Se)或鎘碲(半導體CdTe)來構組。
在如上述實施例之此一直接轉換FPD中,亦可藉由採用雙閘結構於電晶體中並將閘極絕緣體中SiO2 膜之總膜厚設動為65奈米或更少,減少正電洞之電荷量,藉此,抑制臨限電壓偏移。因此,可獲得類似於上述實施例之效果。特別是,在本修改例中,不像上述實施例,容許輻射直接進入像素部12,並因此,相較於上述實施例,電晶體更容易對輻射暴露。因此,抑制因上述輻射暴露而發生之臨限電壓偏移之效果在如本修改例中之直接轉換型輻射成像裝置中特別有效。
〔應用例〕
於實施例及修改例1與2之每一者所說明之輻射成像裝置1例如可適用於第20圖所示輻射成像顯示系統2。輻射成像顯示系統2包含輻射成像裝置1、影像處理單元25及顯示單元28。藉由此一構組,於輻射成像顯示系統2中,輻射成像裝置1根據自X射線源26射至目標27之輻射,獲得目標27之影像資料Dout,且將該影像資料Dout輸出至影像處理單元25。影像處理單元25對輸入之影像資料Dout實施預定影像處理,並在影像處理之後,將影像資料(顯示資料D1)輸出至顯示單元28。顯示單元28具有監視器螢幕28a,並根據自影像處理單元25輸入之顯示資料D1,將影像顯示於監視器螢幕28a上。
以此方式,在輻射成像顯示系統2中,輻射成像裝置1可獲得目標27之影像作為電氣訊號,並因此可藉由所獲 得之電氣訊號對顯示單元28之發送,實施影像顯示。換言之,可觀察目標27之影像,而不使用放少射性膜、支援移動影像照相及移動影像顯示。
至此,業已使用實施例及修改利說明本技術,惟本技術可作各種修改,而不限於上述實施例等。例如,用於實施例中所說明之閃爍層114之波長轉換材料不限於上述材料,可使用其他各種螢光物質材料。
此外,在上述實施例中,光電二極體111A具有p型半導體層、i型半導體層及n型半導體層依序從基板側層疊之結構,惟n型半導體層、i型半導體層及p型半導體層可依此順序從基板側層疊。
又,本揭示內容之輻射成像裝置可不具有以上針對實施例所說明之所有元件,並可替代地包含其他層。例如SiN等製成之保護膜可進一步形成於上電極125上。
本揭示內容包含有關在2011年1月12日向日本特許廳所提出日本優先專利申請案JP 2011-003742號中所揭示之標的,其整體內容以參考方式併提於此。
熟於本技藝人士當知,在後附申請專利範圍或其均等物之範疇內,可依設計要求條件及其他因素,發生各種修改、組合、次組合及變更。
1‧‧‧輻射成像裝置
2‧‧‧輻射成像顯示系統
11‧‧‧基板
111A‧‧‧光電二極體
111B‧‧‧電晶體
111C‧‧‧光電轉換元件
112‧‧‧光電轉換層
113‧‧‧平坦化膜
114‧‧‧閃爍層
115‧‧‧保護膜
12‧‧‧像素部
12a、12b‧‧‧單元像素
120A‧‧‧第一閘極電極
120B‧‧‧第二閘極電極
121a‧‧‧閘極絕緣體
121b‧‧‧第一層間絕緣體
122‧‧‧p型半導體層
123‧‧‧i型半導體層
124‧‧‧n型半導體層
125‧‧‧上電極
126‧‧‧半導體層
126a‧‧‧通道層
126b‧‧‧輕摻雜汲極(LDD)層
126c‧‧‧N+
1260‧‧‧非晶矽層(α-Si層)
127‧‧‧電源線
128‧‧‧源極-汲極電極
129‧‧‧第一閘極絕緣體
129A‧‧‧氮化矽膜
129B‧‧‧氧化矽(SiO2 )膜
13‧‧‧列掃描部
130‧‧‧第二閘極絕緣體
130A‧‧‧氧化矽(SiO2 )膜
130B‧‧‧氮化矽膜
130C‧‧‧氧化矽(SiO2 )膜
131‧‧‧第一層間絕緣體
131a‧‧‧氧化矽(SiO2 )膜
131b‧‧‧氮化矽膜
132‧‧‧第二層間絕緣體
133‧‧‧終端
134‧‧‧終端
136‧‧‧電容組件
137‧‧‧終端
138‧‧‧電容組件
139A‧‧‧上電極
139B‧‧‧像素電極
14‧‧‧水平選擇部
140‧‧‧直接轉換層
141‧‧‧電容組件
15‧‧‧行掃描部
16‧‧‧系統控制部
17‧‧‧像素驅動線
171‧‧‧列選擇線
172‧‧‧重設控制線
18‧‧‧垂直信號線
19‧‧‧垂直信號線
25‧‧‧影像處理單元
26‧‧‧X射線源
27‧‧‧目標
28‧‧‧顯示單元
28a‧‧‧監視器螢幕
100‧‧‧電晶體
101‧‧‧基板
102‧‧‧閘極電極
103‧‧‧閘極絕緣體
103A‧‧‧氮化矽膜
103B‧‧‧氧化矽膜
104‧‧‧半導體層
104a‧‧‧通道層
105‧‧‧第一層間絕緣體
105A‧‧‧氧化矽膜
105B‧‧‧氮化矽膜
105C‧‧‧氧化矽膜
106‧‧‧源極-汲極電極
107‧‧‧第二層間絕緣體
D1‧‧‧顯示資料
Dout‧‧‧影像資料
GND‧‧‧接地
H1、H2、H3‧‧‧接觸孔
N‧‧‧儲存節點
P‧‧‧轉折點(交界)
T1、T2、T3‧‧‧電晶體
VDD‧‧‧電源
Vread‧‧‧列掃描訊號
Vref‧‧‧參考電勢
Vxref‧‧‧參考電勢
Vrst‧‧‧重設訊號
第1圖係顯示根據本發明實施例之輻射成像裝置之整體構組之功能方塊圖。
第2圖係顯示第1圖中所示像素部(間接轉換型)之橫剖結構之示意圖。
第3圖係第2圖所示光電轉換部中像素驅動電路(主動驅動電路)之例子。
第4圖係顯示第3圖中所示電晶體之橫剖結構之示意圖。
第5圖係用以解釋第4圖中所示電晶體之半導體層附近之層疊結構之示意圖。
第6A至6C圖係用以解釋按製程順序製造第4圖中所示電晶體之方法的剖視示意圖。
第7A至7C圖係各顯示第6A至6C圖以後之程序之剖視圖。
第8A及8B圖係顯示第7A至7C圖以後之程序之剖視圖。
第9圖係各顯示第8A及8B圖以後之程序之剖視圖。
第10圖係第3圖中所示光電二極體之橫剖結構之示意圖。
第11圖係用以解釋根據比較例之電晶體中正電洞之電荷量之示意圖。
第12圖係用以解釋因輻射之照射而電晶體性質惡化之特徵圖。
第13圖係用以解釋第5圖所示電晶體中正電洞之電荷量之示意圖。
第14圖係顯示第1至5例子及比較例第1至3比較 例中膜厚狀況之列表。
第15圖係顯示第1至5例子及比較例第1至3比較例中臨限電壓位移量之特徵圖。
第16圖係顯示第1至5例子及比較例第1至3比較例中X射線照射量與電流-電壓特徵間之關係之特徵圖。
第17圖係顯示第1至5例子及比較例第1至3比較例中電流-電壓特徵中之S值之圖式。
第18圖係根據修改例1之像素驅動電路(被動驅動電路)之例子。
第19圖係用以解釋根據修改例2之直接轉換型輻射成像裝置之示意圖。
第20圖係顯示根據應用例之輻射成像顯示系統之整體構組之示意圖。
11‧‧‧基板
111B‧‧‧電晶體
120A‧‧‧第一閘極電極
120B‧‧‧第二閘極電極
126‧‧‧半導體層
126a‧‧‧通道層
126b‧‧‧輕摻雜汲極(LDD)層
126c‧‧‧N+
128‧‧‧源極-汲極電極
129‧‧‧第一閘極絕緣體
129A‧‧‧氮化矽膜
129B‧‧‧氧化矽(SiO2 )膜
130‧‧‧第二閘極絕緣體
130A‧‧‧氧化矽(SiO2 )膜
130B‧‧‧氮化矽膜
130C‧‧‧氧化矽(SiO2 )膜
131‧‧‧第一層間絕緣體
131a‧‧‧氧化矽(SiO2 )膜
131b‧‧‧氮化矽膜
132‧‧‧第二層間絕緣體
H1‧‧‧接觸孔

Claims (13)

  1. 一種電晶體,包括:於基板上依序的第一閘極電極、第一閘極絕緣體、半導體層、第二閘極絕緣體及第二閘極電極,其中,該第一閘極電極與該基板接觸,其中,該第一閘極絕緣體及該第二閘極絕緣體之每一者包含具有氧之複數個矽化合物膜,且該複數個矽化合物膜之總厚度為65奈米或更少,以及其中,源極-汲極電極與該第二閘極絕緣體的該複數個矽化合物膜的每一個膜接觸。
  2. 如申請專利範圍第1項之電晶體,其中,該矽化合物膜係氧化矽(SiO2 )膜。
  3. 如申請專利範圍第2項之電晶體,其中,該第一閘極絕緣體係疊層,於該疊層中,氮化矽膜與氧化矽膜依序從該基板側層疊;且該第二閘極絕緣體係疊層,於該疊層中,氧化矽膜、氮化矽膜與氧化矽膜依序從該第一閘極電極側層疊。
  4. 如申請專利範圍第1項之電晶體,其中,該半導體層由多晶矽、微晶矽、非晶矽或氧化物半導體製成。
  5. 如申請專利範圍第4項之電晶體,其中,該半導體層由低溫多晶矽製成。
  6. 一種輻射成像裝置,包括:像素部,包含電晶體及光電轉換元件,其中,該電晶體包含: 於基板上依序的第一閘極電極、第一閘極絕緣體、半導體層、第二閘極絕緣體及第二閘極電極,其中,該第一閘極電極與該基板接觸,其中,該第一閘極絕緣體及該第二閘極絕緣體之每一者包含具有氧之複數個矽化合物膜,且該複數個矽化合物膜之總厚度為65奈米或更少,以及其中,源極-汲極電極與該第二閘極絕緣體的該複數個矽化合物膜的每一個膜接觸。
  7. 如申請專利範圍第6項之輻射成像裝置,其中,該矽化合物膜係氧化矽(SiO2 )膜。
  8. 如申請專利範圍第7項之輻射成像裝置,其中,該第一閘極絕緣體係疊層,於該疊層中,氮化矽膜與氧化矽膜依序從該基板側層疊;且該第二閘極絕緣體係疊層,於該疊層中,氧化矽膜、氮化矽膜與氧化矽膜依序從該第一閘極電極側層疊。
  9. 如申請專利範圍第6項之輻射成像裝置,其中,該半導體層由多晶矽、微晶矽、非晶矽或氧化物半導體製成。
  10. 如申請專利範圍第9項之輻射成像裝置,其中,該半導體層由低溫多晶矽製成。
  11. 如申請專利範圍第6項之輻射成像裝置,更包括:波長轉換層,設在該像素部上,並將輻射之波長轉換成該光電轉換元件之靈敏度範圍內之波長。
  12. 如申請專利範圍第6項之輻射成像裝置,其中,該光電轉換元件具有吸收輻射並將該輻射傳換成電氣訊號之功能。
  13. 一種輻射成像顯示系統,包括:成像裝置,係根據輻射獲得影像;以及顯示裝置,係顯示該成像裝置所獲得之該影像,其中,該成像裝置包含:像素部,包含電晶體及光電轉換元件,該電晶體包含:於基板上依序的第一閘極電極、第一閘極絕緣體、半導體層、第二閘極絕緣體及第二閘極電極,其中,該第一閘極電極與該基板接觸,其中,該第一閘極絕緣體及該第二閘極絕緣體之每一者包含具有氧之複數個矽化合物膜,且該複數個矽化合物膜之總厚度為65奈米或更少,以及其中,源極-汲極電極與該第二閘極絕緣體的該複數個矽化合物膜的每一個膜接觸。
TW100148348A 2011-01-12 2011-12-23 輻射成像裝置,輻射成像顯示系統及電晶體 TWI472024B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011003742A JP2012146805A (ja) 2011-01-12 2011-01-12 放射線撮像装置、放射線撮像表示システムおよびトランジスタ

Publications (2)

Publication Number Publication Date
TW201244069A TW201244069A (en) 2012-11-01
TWI472024B true TWI472024B (zh) 2015-02-01

Family

ID=46454573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148348A TWI472024B (zh) 2011-01-12 2011-12-23 輻射成像裝置,輻射成像顯示系統及電晶體

Country Status (5)

Country Link
US (1) US8901562B2 (zh)
JP (1) JP2012146805A (zh)
KR (1) KR20120081926A (zh)
CN (1) CN102593164B (zh)
TW (1) TWI472024B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161810A (ja) * 2012-02-01 2013-08-19 Japan Display West Co Ltd 撮像装置およびその製造方法ならびに撮像表示システム
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI671910B (zh) * 2012-09-24 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102009801B1 (ko) * 2012-11-27 2019-08-12 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막트랜지스터 어레이 기판
CN110137181A (zh) * 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI612321B (zh) * 2013-02-27 2018-01-21 半導體能源研究所股份有限公司 成像裝置
US20140263952A1 (en) 2013-03-14 2014-09-18 Perkinelmer Holdings, Inc. High performance digital imaging system
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
JP2014192320A (ja) * 2013-03-27 2014-10-06 Sony Corp 撮像装置および撮像表示システム
JP5874670B2 (ja) * 2013-03-28 2016-03-02 ソニー株式会社 撮像装置および撮像表示システム
JP2014240769A (ja) * 2013-06-11 2014-12-25 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
CN105324848A (zh) * 2013-06-11 2016-02-10 庆熙大学校产学协力团 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6190192B2 (ja) * 2013-07-16 2017-08-30 ソニーセミコンダクタソリューションズ株式会社 放射線撮像装置および放射線撮像表示システム
JP2015023079A (ja) * 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
JP6166128B2 (ja) * 2013-08-20 2017-07-19 ソニーセミコンダクタソリューションズ株式会社 放射線撮像装置および放射線撮像表示システム
TW201523877A (zh) * 2013-11-29 2015-06-16 Semiconductor Energy Lab 半導體裝置、半導體裝置的製造方法以及顯示裝置
CN103927958B (zh) * 2013-12-26 2017-07-25 上海天马微电子有限公司 一种非晶硅栅极驱动电路以及平板传感器
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
WO2015151961A1 (ja) * 2014-04-03 2015-10-08 シャープ株式会社 X線撮像装置
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
JP2016048168A (ja) * 2014-08-27 2016-04-07 ソニー株式会社 放射線検出器、撮像装置、および撮像システム
WO2016080360A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 検出装置
CN104538456B (zh) * 2014-12-31 2018-07-17 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及薄膜晶体管基板
TW202236685A (zh) * 2015-10-30 2022-09-16 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
CN105514116B (zh) * 2015-12-03 2018-08-14 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
JP7122872B2 (ja) * 2018-06-06 2022-08-22 株式会社ジャパンディスプレイ 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527909A (en) * 2003-12-05 2005-08-16 Canon Kk Radiation image pick-up device and radiation image pick-up method
US7512012B2 (en) * 2007-04-30 2009-03-31 Macronix International Co., Ltd. Non-volatile memory and manufacturing method and operating method thereof and circuit system including the non-volatile memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151850A (ja) * 1992-11-05 1994-05-31 Nippon Sheet Glass Co Ltd 薄膜トランジスタ
JPH088426A (ja) 1994-06-20 1996-01-12 Hitachi Ltd 半導体装置
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5936265A (en) * 1996-03-25 1999-08-10 Kabushiki Kaisha Toshiba Semiconductor device including a tunnel effect element
US6054734A (en) * 1996-07-26 2000-04-25 Sony Corporation Non-volatile memory cell having dual gate electrodes
US8158980B2 (en) * 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP4092541B2 (ja) * 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
JP4266656B2 (ja) * 2003-02-14 2009-05-20 キヤノン株式会社 固体撮像装置及び放射線撮像装置
JP2004296654A (ja) * 2003-03-26 2004-10-21 Canon Inc 放射線撮像装置
US7205185B2 (en) * 2003-09-15 2007-04-17 International Busniess Machines Corporation Self-aligned planar double-gate process by self-aligned oxidation
KR101914404B1 (ko) * 2008-11-21 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010165744A (ja) * 2009-01-13 2010-07-29 Sharp Corp 半導体装置及びその製造方法
JP5482286B2 (ja) * 2010-02-25 2014-05-07 ソニー株式会社 放射線撮像装置およびその駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527909A (en) * 2003-12-05 2005-08-16 Canon Kk Radiation image pick-up device and radiation image pick-up method
US7512012B2 (en) * 2007-04-30 2009-03-31 Macronix International Co., Ltd. Non-volatile memory and manufacturing method and operating method thereof and circuit system including the non-volatile memory

Also Published As

Publication number Publication date
KR20120081926A (ko) 2012-07-20
JP2012146805A (ja) 2012-08-02
CN102593164B (zh) 2016-06-22
TW201244069A (en) 2012-11-01
US8901562B2 (en) 2014-12-02
CN102593164A (zh) 2012-07-18
US20120175618A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
TWI472024B (zh) 輻射成像裝置,輻射成像顯示系統及電晶體
JP5978625B2 (ja) 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
US9312421B2 (en) Photoelectric conversion element and photoelectric converter
US9053994B2 (en) Image pickup unit and image pickup display system
US9859315B2 (en) Radiation image-pickup device and radiation image-pickup display system
US8803100B2 (en) Radiation image pickup apparatus and radiation image pickup/display system
US10468450B2 (en) Apparatus for radiation detection in a radiography imaging system
JP6152729B2 (ja) 撮像装置および撮像表示システム
JP2013089869A (ja) 検出装置及び検出システム
TWI643323B (zh) Radiation camera and radiographic display system
US20140291670A1 (en) Image pickup device and image pickup display system
US20120248318A1 (en) Radiographic image-pickup device and radiographic image-pickup display system
JP4723789B2 (ja) X線平面検出器
US9536921B2 (en) Radiation image-pickup device and radiation image-pickup display system
US20220231086A1 (en) Detection substrate and flat-panel detector
WO2015151961A1 (ja) X線撮像装置
JP6282363B2 (ja) 検出装置及び検出システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees