TWI470548B - 具有條件指令之微處理器、其處理方法及電腦程式產品 - Google Patents
具有條件指令之微處理器、其處理方法及電腦程式產品 Download PDFInfo
- Publication number
- TWI470548B TWI470548B TW101112246A TW101112246A TWI470548B TW I470548 B TWI470548 B TW I470548B TW 101112246 A TW101112246 A TW 101112246A TW 101112246 A TW101112246 A TW 101112246A TW I470548 B TWI470548 B TW I470548B
- Authority
- TW
- Taiwan
- Prior art keywords
- instruction
- microinstruction
- microprocessor
- conditional
- condition
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 106
- 230000003068 static effect Effects 0.000 claims description 52
- 238000012545 processing Methods 0.000 claims description 46
- 238000003860 storage Methods 0.000 claims description 27
- 238000004590 computer program Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 80
- 230000014616 translation Effects 0.000 description 61
- 238000013519 translation Methods 0.000 description 57
- 230000008569 process Effects 0.000 description 47
- 230000006870 function Effects 0.000 description 43
- 238000010586 diagram Methods 0.000 description 41
- 230000008707 rearrangement Effects 0.000 description 35
- 230000008901 benefit Effects 0.000 description 28
- 230000004044 response Effects 0.000 description 28
- 230000009471 action Effects 0.000 description 27
- 230000007613 environmental effect Effects 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 13
- 230000008859 change Effects 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 7
- 238000012790 confirmation Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000007664 blowing Methods 0.000 description 3
- JIGDOBKZMULDHS-UHFFFAOYSA-N cyanogenosin-RR Natural products N1C(=O)C(CCCN=C(N)N)NC(=O)C(C)C(C(O)=O)NC(=O)C(CCCN=C(N)N)NC(=O)C(C)NC(=O)C(=C)N(C)C(=O)CCC(C(O)=O)NC(=O)C(C)C1C=CC(C)=CC(C)C(OC)CC1=CC=CC=C1 JIGDOBKZMULDHS-UHFFFAOYSA-N 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- JIGDOBKZMULDHS-UUHBQKJESA-N microcystin RR Chemical compound C([C@H](OC)[C@@H](C)\C=C(/C)\C=C\[C@H]1[C@@H](C(=O)N[C@H](CCC(=O)N(C)C(=C)C(=O)N[C@H](C)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N[C@H]([C@H](C)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N1)C(O)=O)C(O)=O)C)C1=CC=CC=C1 JIGDOBKZMULDHS-UUHBQKJESA-N 0.000 description 3
- 238000000858 nanotransfer moulding Methods 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 102220510525 Retinoic acid receptor alpha_R14D_mutation Human genes 0.000 description 2
- 101100534231 Xenopus laevis src-b gene Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 230000009249 intrinsic sympathomimetic activity Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 210000003813 thumb Anatomy 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 101100270014 Arabidopsis thaliana APR2 gene Proteins 0.000 description 1
- 101100494729 Syncephalastrum racemosum SPSR gene Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 210000003811 finger Anatomy 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
本申請案係同在申請中美國專利正式申請案之部分連續案，該些案件整體皆納入本案參考：
本申請案係引用於以下美國臨時專利申請案作優先權，每一申請案整體皆納入本案參考：
美國正式專利申請案
係引用下列美國臨時申請案之優先權：
以下三個本美國正式申請案
皆是以下美國正式申請式之延續案：
並引用下列美國臨時申請案之優先權：
本申請案係以下美國正式專利申請案之相關案：
本發明係關於微處理器之技術領域，特別是關於在指令集中具有條件指令之微處理器。
由Intel Corporation of Santa Clara,California開發出來的x86處理器架構以及由ARM Ltd.of Cambridge,UK開發出來的進階精簡指令集機器(advanced risc machines,ARM)架構係電腦領域中兩種廣為人知的處理器架構。許多使用ARM或x86處理器之電腦系統已經出現，並且，對於此電腦系統的需求正在快速成長。現今，ARM架構處理核心係主宰低功耗、低價位的電腦市場，例如手機、手持式電子產品、平板電腦、網路路由器與集線器、機上盒等。舉例來說，蘋果iPhone與iPad主要的處理能力即是由ARM架構之處理核心提供。另一方面，x86架構處理器則是主宰需要高效能之高價位市場，例如膝上電腦、桌上型電腦與伺服器等。然而，隨著ARM核心效能的提升，以及某些x86處理器在功耗與成本的改善，前述低價位與高價位市場的界線逐漸模糊。在行動運算市場，如智慧型手機，這兩種架構已經開始激烈競爭。在膝上電腦、桌上型電腦與伺服器市場，可以預期這兩種架構將會有更頻繁的競爭。
前述競爭態勢使得電腦裝置製造業者與消費者陷入兩難，因無從判斷哪一個架構將會主宰市場，更精確來說，無法判定哪一種架構的軟體開發商將會開發更多軟體。舉
例來說，一些每月或每年會定期購買大量電腦系統的消費個體，基於成本效率的考量，例如大量採購的價格優惠與系統維修的簡化等，會傾向於購買具有相同系統配置設定的電腦系統。然而，這些大型消費個體中的使用者群體，對於這些具有相同系統配置設定的電腦系統，往往有各種各樣的運算需求。具體來說，部分使用者的需求是希望能夠在ARM架構處理器上執行程式，其他部分使用者的需求是希望能夠在x86架構處理器上執行程式，甚至有部分使用者希望能夠同時在兩種架構上執行程式。此外，新的、預期外的運算需求也可能出現而需要使用另一種架構。在這些情況下，這些大型個體所投入的部分資金就變成浪費。在另一個例子中，使用者具有一個重要的應用程式只能在x86架構上執行，因而他購買了x86架構的電腦系統(反之亦然)。不過，這個應用程式的後續版本改為針對ARM架構開發，並且優於原本的x86版本。使用者會希望轉換架構來執行新版本的應用程式，但不幸地，他已經對於不傾向使用的架構投入相當成本。同樣地，使用者原本投資於只能在ARM架構上執行的應用程式，但是後來也希望能夠使用針對x86架構開發而未見於ARM架構的應用程式或是優於以ARM架構開發的應用程式，亦會遭遇這樣的問題，反之亦然。值得注意的是，雖然小實體或是個人投入的金額較大實體為小，然而投資損失比例可能更高。其他類似之投資損失的例子可能出現在各種不同的運算市場中，例如由x86架構轉換至ARM架構或是由ARM架構轉換至x86架構的情況。最後，投資大量資源來開發新產
品的運算裝置製造業者，例如OEM廠商，也會陷入此架構選擇的困境。若是製造業者基於x86或ARM架構研發製造大量產品，而使用者的需求突然改變，則會導致許多有價值之研發資源的浪費。
對於運算裝置之製造業者與消費者，能夠保有其投資免於受到二種架構中何者勝出之影響是有幫助的，因而有必要提出一種解決方法讓系統製造業者發展出可讓使用者同時執行x86架構與ARM架構之程式的運算裝置。
使系統能夠執行多個指令集程式的需求由來已久，這些需求主要是因為消費者會投入相當成本在舊硬體上執行的軟體程式，而其指令集往往不相容於新硬體。舉例來說，IBM 360系統Model 30即具有相容於IBM 1401系統的特徵來緩和使用者由1401系統轉換至較高效能與改良特徵之360系統的痛苦。Model 30具有360系統與1401系統之唯讀儲存控制(Read Only Storage,ROS))，使其在輔助儲存空間預先存入所需資訊的情況下能夠使用於1401系統。此外，在軟體程式以高階語言開發的情況下，新的硬體開發商幾乎沒有辦法控制為舊硬體所編譯的軟體程式，而軟體開發商也欠缺動力為新硬體重新編譯(re-compile)源碼，此情形尤其發生在軟體開發商與硬體開發商是不同個體的情況。Siberman與Ebcioglu於Computer,June 1993,No.6提出之文章“An Architectural Framework for Supporting Heterogeneous Instruction-Set Architectures”中揭露一種利用執行於精簡指令集(RISC)、超純量架構(superscalar)與超長指令字(VLIW)架構(下稱原生架構)之系統來改善既存
複雜指令集(CISC)架構(例如IBM S/390)執行效率的技術，其所揭露之系統包含執行原生碼之原生引擎(native engine)與執行目的碼之遷移引擎(migrant engine)，並可依據轉譯軟體將目的碼(object bode)轉譯為原生碼(native code)的轉譯效果，在這兩種編碼間視需要進行轉換。請參照2006年5月16日公告之美國專利第7,047,394號專利案，Van Dyke et al.揭露一處理器，具有用以執行原生精簡指令集(Tapestry)之程式指令的執行管線，並利用硬體轉譯與軟體轉譯之結合，將x86程式指令轉譯為原生精簡指令集之指令。Nakada et al.提出具有ARM架構之前端管線與Fujitsu FR-V(超長指令字)架構之前端管線的異質多線程處理器(heterogeneous SMT processor)，ARM架構前端管線係用於非規則(irregular)軟體程式(如作業系統)，而Fujitsu FR-V(超長指令字)架構之前端管線係用於多媒體應用程式，其將一增加的超長指令字佇列提供予FR-V超長指令字之後端管線以維持來自前端管線之指令。請參照Buchty與Weib,eds,Universitatsverlag Karlsruhe於2008年11月在First International Workshop on New Frontiers in High-performance and Hardware-aware Computing(HipHaC’08),Lake Como,Italy,(配合MICRO-41)發表之論文集(ISBN 978-3-86644-298-6)的文章“OROCHI：A Multiple Instruction Set SMT Processor”。文中提出之方法係用以降低整個系統在異質系統單晶片(SOC)裝置(如德州儀器OMAP應用處理器)內所佔據之空間，此異質系統單晶片裝置具有一個ARM處理器核心加上一個或多個協同處理
器(co-processors)(例如TMS320、多種數位訊號處理器、或是多種圖形處理單元(GPUs))。這些協同處理器並不分享指令執行資源，只是整合於同一晶片上之不同處理核心。
軟體轉譯器(software translator)、或稱軟體模擬器(software emulator,software simulator)、動態二進制碼轉譯器等，亦被用於支援將軟體程式在與此軟體程式架構不同之處理器上執行的能力。其中受歡迎的商用實例如搭配蘋果麥金塔(Macintosh)電腦之Motorola 68K-to-PowerPC模擬器，其可在具有PowerPC處理器之麥金塔電腦上執行68K程式，以及後續研發出來之PowerPC-to-x86模擬器，其可在具有x86處理器之麥金塔電腦上執行68K程式。位於加州聖塔克拉拉(Santa Clara,California)的全美達公司，結合超長指令字(VLIW)之核心硬體與“純粹軟體指令之轉譯器(亦即程式碼轉譯軟體(Code Morphing Software))以動態地編譯或模擬(emulate)x86程式碼序列”以執行x86程式碼，請參照2011年維基百科針對全美達(Transmeta)的說明<http：//en.wikipedia.org/wiki/Transmeta>。另外，參照1998年11月3日由Kelly et al.提出之美國專利第5,832,205號公告案。IBM的DAISY(Dynamic Architecture Instruction Set from Yorktown)系統具有超長指令字(VLIW)機器與動態二進制軟體轉譯，可提供100%的舊架構軟體相容模擬。DAISY具有位於唯讀記憶體內之虛擬機器觀測器(Virtual Machine Monitor)，以平行處理(parallelize)與儲存超長指令字原始碼(VLIW primitives)至未見於舊有系統架構之部分主要記憶體內，期能避免這些舊有體系架構之程式碼片段
在後續程序被重新編譯(re-translation)。DAISY具有高速編譯器優化演算法(fast compiler optimization algorithms)以提升效能。QEMU係一具有軟體動態轉譯器之機器模擬器(machine emulator)。QEMU可在多種主系統(host)，如x86、PowerPC、ARM、SPARC、Alpha與MIPS，模擬多種中央處理器，如x86、PowerPC、ARM與SPARC。請參照QEMU,a Fast and Portable Dynamic Translator,Fabrice Bellard,USENIX Association,FREENIX Track：2005 USENIX Annual Technical Conference，如同其開發者所稱“動態轉譯器對於目標處理器指令執行時的轉換(runtime conversion)，將其轉換至主系統指令集，所產生的二進制碼係儲存於一轉譯快取以利重複取用。…QEMU〔較之其他動態轉譯器〕遠為簡單，因為它只連接GNC C編譯器於離線(off line)時所產生的機器碼片段”。同時可參照2009年6月19日Adelaide大學Lee Wang Hao的學位論文“ARM Instruction Set Simulation on Multi-core x86 Hardware”。雖然以軟體轉譯為基礎之解決方案所提供之處理效能可以滿足多個運算需求之一部分，但是不大能夠滿足多個使用者的情況。
靜態(static)二進位制轉譯是另一種具有高效能潛力的技術。不過，二進位制轉譯技術之使用存在技術上的問題(例如自我修改程式碼(self-modifying code)、只在執行時(run-time)可知之間接分支(indirect branches)數值)以及商業與法律上的障礙(例如：此技術可能需要硬體開發商配合開發散佈新程式所需的管道；對原程式散佈者存在潛在
的授權或是著作權侵害的風險)。
ARM指令集架構(ISA)具有條件指令執行之特色。如ARM架構參考手冊(ARM Architecture Reference Manual)第A4-3頁所述：“大部分ARM指令可被有條件地執行，意謂若是APSR中的N、Z、C與V旗標滿足指令所指定的條件，他們才會在程式者之模式操作、記憶體與協同處理器發揮正常的效果。若是這些旗標不滿足條件，指令就會如同一個不操作(NOP)機器指令，此指令執行至下一個正常指令，包括對於例外事件採行之所有相關的確認動作，但不會有其他效果。”
條件執行有利於縮小指令碼的尺寸，並能透過縮減分支指令的數量來提升效能，但指令錯誤預測則會伴隨效能減損。因此，如何有效率地執行條件指令，尤其在支援高微處理器時脈的情況，是亟待解決的問題。
本發明之一實施例提供一個執行條件非分支指令的微處理器。其中各個條件非分支指令係指定一條件。在條件滿足時各個條件非分支指令指示微處理器執行一操作，而在條件不滿足微處理器之條件旗標時就不去執行此操作。此微處理器具有一預測器，以提供關於此條件非分支指令之預測。此微處理器並具有一指令轉譯器，此指令轉譯器在前述預測該預測條件將不會被滿足時，將條件非分支指令轉譯為一不操作微指令，而在前述預測該預測條件將會被滿足時，將條件非分支指令轉譯為一個或多個微指令並
構成之一微指令組以非條件地執行此操作。此微處理器亦具有一執行管線，以執行不操作微指令或是由指令轉譯器提供之微指令組。
本發明之另一實施例提供一種利用一微處理器執行條件非分支指令之方法。其中，各個條件非分支指令係指定一條件。各個條件非分支指令在條件滿足時指示微處理器執行一操作，而在條件不滿足微處理器之條件旗標時不去執行此操作。此方法包含之步驟如下：提供關於一條件非分支指令之預測；在前述預測該預測條件將不會被滿足時，將條件非分支指令轉譯為一不操作微指令；在前述預測該預測條件將會被滿足時，將條件非分支指令轉譯為一個或多個微指令構成之一微指令組以非條件地執行操作；以及執行前述不操作微指令或是由指令轉譯器提供之微指令組，其中此執行係由微處理器之一硬體執行管線所執行。
本發明之又一實施例提供一編碼於電腦可讀取儲存媒介之電腦程式產品，其包含電腦可讀取程式碼，用以指定一微處理器以執行條件非分支指令。其中，各個條件非分支指令係指定一條件。各個條件非分支指令在條件滿足時指示微處理器執行一操作，而在條件不滿足微處理器之條件旗標時不去執行操作。此電腦可讀取程式碼包含第一程式碼以指定一預測器，提供關於一條件非分支指令之預測。此電腦可讀取程式碼並包含第二程式碼，以指定一指令轉譯器，用以在前述預測預測條件將不會被滿足時，將條件非分支指令轉譯為一不操作微指令，而在前述預測該預測條件將會被滿足時，將條件非分支指令轉譯為一個或
多個微指令構成之一微指令組以非條件地執行此操作。此電腦可讀取程式碼並包含第三程式碼，以指定一執行管線，執行前述不操作微指令或是由指令轉譯器提供之微指令組。
本發明之一實施例提供一種具有一指令集架構之微處理器。此指令集架構係定義至少一指令，此指令包含一立即欄，立即欄內具有一第一部分用以指定一第一數值與一第二部分用以指定一第二數值。此指令指示微處理器執行一操作將一固定數值作為其中之一的來源運算元，固定數值係將第一數值基於第二數值轉動/移動一定數量之位元而獲得。微處理器具有一指令轉譯器，用以將至少一指令轉譯為一個或多個微指令。此微指令係以不同於指令集架構所定義之指令編碼方式進行編碼。此微處理器並具有一執行管線，用以執行由指令轉譯器所產生之微指令，以產生一由指令集架構定義之結果。其中，指令轉譯器，而非執行管線，係依據第一與第二數值產生之固定數值作為至少一微指令之一來源運算元，以供執行管線執行。
本發明之另一實施例提供一種方法，由一具有一指令集架構之微處理器執行。此指令集架構係定義有至少一指令，此指令包含一立即欄，立即欄內具有一第一部分用以指定一第一數值與一第二部分用以指定一第二數值。指令係指示微處理器執行一操作將一固定數值作為其中之一的來源運算元，此固定數值係將第一數值基於第二數值轉動/移動一定數量之位元而獲得。此方法包含之步驟如下：將至少一指令轉譯為一個或多個微指令，此微指令係以不同
於指令集架構所定義之指令編碼方式進行編碼，並且此轉譯步驟係由微處理器之一指令轉譯器執行；執行由指令轉譯器所產生之微指令，以產生一由指令集架構定義之結果，此執行步驟係由微處理器之一執行管線執行；以及由指令轉譯器，而非執行管線，依據第一與第二數值產生固定數值作為至少一微指令之一來源運算元，供執行管線執行。
本發明之另一實施例提供一種具有一指令集架構之微處理器。此指令集架構係定義有至少一指令，此指令包含一立即欄，立即欄內具有一第一部分用以指定一第一數值與一第二部分用以指定一第二數值。指令係指示微處理器執行一操作將一固定數值作為其中之一的來源運算元，此固定數值係將第一數值基於第二數值轉動/移動一定數量之位元而獲得。此微處理器具有一指令轉譯器，用以將至少一指令轉譯為一個或多個微指令。此微處理器並具有一執行管線，執行由指令轉譯器所產生之微指令，以產生一由指令集架構定義之結果。當立即欄之一數值落於一預定之數值子集內：指令轉譯器將指令轉譯為至少一個微指令；指令轉譯器，而非執行管線，係依據第一與第二數值產生固定數值；以及執行管線利用指令轉譯器產生之固定數值作為其中之一的來源運算元，執行至少一微指令。當立即欄之數值並不落於該預定之數值子集內：指令轉譯器將指令轉譯為至少第一與第二微指令；執行管線，而非指令轉譯器，透過執行第一微指令，產生固定數值；以及執行管線透過利用第一微指令執行產生之固定數值作為其中
之一的來源運算元，以執行第二微指令。
本發明之另一實施例提供一種方法，由具有一指令集架構之一微處理器執行。此指令集架構係定義至少一指令。此指令包含一立即欄，立即欄內具有一第一部分用以指定一第一數值與一第二部分用以指定一第二數值。指令係指示微處理器執行一操作將一固定數值作為其中之一的來源運算元，此固定數值係將第一數值基於第二數值轉動/移動一定數量之位元而獲得。此微處理器並包含一指令轉譯器與一執行管線。此方法包含下列步驟：利用指令轉譯器，確認立即欄之一數值是否落於一預定之數值子集內。此方法並包含下列步驟：當立即欄之數值落於預定之數值子集內，利用指令轉譯器將指令轉譯為至少一個微指令；利用指令轉譯器，而非執行管線，依據第一與第二數值產生固定數值；以及利用執行管線，將指令轉譯器產生之固定數值作為其中之一的來源運算元，來執行前述至少一微指令。此方法並包含下列步驟：當立即欄之數值並不落於預定之數值子集內：利用指令轉譯器將指令轉譯為至少第一與第二微指令；利用執行管線，而非指令轉譯器，透過執行第一微指令以產生固定數值；以及利用執行管線，透過利用第一微指令執行產生之固定數值作為其中之一的來源運算元，以執行第二微指令。
本發明之又一實施例提供一種電腦程式產品，編碼於至少一電腦可讀取儲存媒介以使用於一運算裝置。此電腦程式產品包括編碼於此媒介之電腦可讀取程式碼，用以指定一微處理器。此微處理器具有一指令集架構，指令集架
構係定義至少一指令。此指令包含一立即欄，立即欄內具有一第一部分用以指定一第一數值與一第二部分用以定一第二數值。指令係指示微處理器執行一操作將一固定數值作為其中之一的來源運算元。此固定數值係將第一數值基於第二數值轉動/移動一定數量之位元而獲得。此電腦可讀取程式碼具有第一程式碼，指定一指令轉譯器，用以將至少一指令轉譯為一個或多個微指令，其中該指令係以不同於指令集架構所定義之指令編碼方式進行編碼。此電腦可讀取程式碼並具有第二程式碼，指定一執行管線，用以執行由指令轉譯器所產生之微指令，以產生一由該指令集架構定義之結果。其中，指令轉譯器，而非執行管線，係依據第一與第二數值產生之固定數值作為至少一微指令之一來源運算元，供執行管線執行。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
指令集，係定義二進位制編碼值之集合(即機器語言指令)與微處理器所執行之操作間的對應關係。機器語言程式基本上以二進位制進行編碼，不過亦可使用其他進位制的系統，如部分早期IBM電腦的機器語言程式，雖然最終亦是以電壓高低呈現二進位值之物理信號來表現，不過卻是以十進位制進行編碼。機器語言指令指示微處理器執行的操作如：將暫存器1內之運算元與暫存器2內之運算
元相加並將結果寫入暫存器3、將記憶體位址0x12345678之運算元減掉指令所指定之立即運算元並將結果寫入暫存器5、依據暫存器7所指定之位元數移動暫存器6內的數值、若是零旗標被設定時，在分支到指令後方之36個位元組、將記憶體位址0xABCD0000的數值載入暫存器8。因此，指令集係定義各個機器語言指令使微處理器執行所欲執行之操作的二進位編碼值。需瞭解的是，指令集定義二進位值與微處理器操作間的對應關係，並不意味著單一個二進位值就會對應至單一個微處理器操作。具體來說，在部分指令集中，多個二進位值可能會對應至同一個微處理器操作。
指令集架構(ISA)，從微處理器家族的脈絡來看包含(1)指令集；(2)指令集之指令所能存取之資源集(例如：記憶體定址所需之暫存器與模式)；以及(3)微處理器回應指令集之指令執行所產生的例外事件集(例如：除以零、分頁錯誤、記憶體保護違反等)。因為程式撰寫者，如組譯器與編譯器的撰寫者，想要作出機器語言程式在一微處理器家族執行時，就需要此微處理器家族之ISA定義所以微處理器家族的製造者通常會將ISA定義於操作者操作手冊中。舉例來說，2009年3月公佈之Intel 64與IA-32架構軟體開發者手冊(Intel 64 and IA-32 Architectures Software Developer’s Manual)即定義Intel 64與IA-32處理器架構的ISA。此軟體開發者手冊包含有五個章節，第一章是基本架構；第二A章是指令集參考A至M；第二B章是指令集參考N至Z；第三A章是系統編程指南；第三B章是系
統編程指南第二部分，此手冊係列本案的為參考文件。此種處理器架構通常被稱為x86架構，本文中則是以x86、x86 ISA、x86 ISA家族、x86家族或是相似用語來說明。在另一個例子中，2010年公佈之ARM架構參考手冊，ARM v7-A與ARM v7-R版本Errata markup，定義ARM處理器架構之ISA。此參考手冊係列為參考文件。此ARM處理器架構之ISA在此亦被稱為ARM、ARM ISA、ARM ISA家族、ARM家族或是相似用語。其他眾所周知的ISA家族還有IBM System/360/370/390與z/Architecture、DEC VAX、Motorola 68k、MIPS、SPARC、PowerPC與DEC Alpha等等。ISA的定義會涵蓋處理器家族，因為處理器家族的發展中，製造者會透過在指令集中增加新指令、以及/或在暫存器組中增加新的暫存器等方式來改進原始處理器之ISA。舉例來說，隨著x86程式集架構的發展，其於Intel Pentium III處理器家族導入一組128位元之多媒體擴展指令集(MMX)暫存器作為單指令多重數據流擴展(SSE)指令集的一部分，而x86 ISA機器語言程式已經開發來利用XMM暫存器以提升效能，雖然現存的x86 ISA機器語言程式並不使用單指令多重數據流擴展指令集之XMM暫存器。此外，其他製造商亦設計且製造出可執行x86 ISA機器語言程式之微處理器。例如，超微半導體(AMD)與威盛電子(VIA Technologies)即在x86 ISA增加新技術特徵，如超微半導體之3DNOW！單指令多重數據流(SIMD)向量處理指令，以及威盛電子之Padlock安全引擎隨機數產生器(random number generator)與先進譯碼引擎(advanced
cryptography engine)的技術，前述技術都是採用x86 ISA之機器語言程式，但卻非由現有之Intel微處理器實現。以另一個實例來說明，ARM ISA原本定義ARM指令集狀態具有4位元組之指令。然而，隨著ARM ISA的發展而增加其他指令集狀態，如具有2位元組指令以提升編碼密度之Thumb指令集狀態以及用以加速Java位元組碼程式之Jazelle指令集狀態，而ARM ISA機器語言程式已被發展來使用部分或所有其他ARM ISA指令集狀態，即使現存的ARM ISA機器語言程式並非採用這些其他ARM ISA指令集狀態。
指令集架構(ISA)機器語言程式，包含ISA指令序列，即ISA指令集對應至程式撰寫者要程式執行之操作序列的二進位編碼值序列。因此，x86 ISA機器語言程式包含x86 ISA指令序列，ARM ISA機器語言程式則包含ARM ISA指令序列。機器語言程式指令係存放於記憶體內，且由微處理器擷取並執行。
硬體指令轉譯器，包含多個電晶體的配置，用以接收ISA機器語言指令(例如x86 ISA或是ARM ISA機器語言指令)作為輸入，並對應地輸出一個或多個微指令至微處理器之執行管線。執行管線執行微指令的執行結果係由ISA指令所定義。因此，執行管線透過對這些微指令的集體執行來“實現”ISA指令。也就是說，執行管線透過對於硬體指令轉譯器輸出之實行微指令的集體執行，實現所輸入ISA指令所指定之操作，以產生此ISA指令定義的結果。因此，硬體指令轉譯器可視為是將ISA指令“轉譯
(translate)”為一個或多個實行微指令。本實施例所描述之微處理器具有硬體指令轉譯器以將x86 ISA指令與ARM ISA指令轉譯為微指令。不過，需理解的是，硬體指令轉譯器並非必然可對x86使用者操作手冊或是ARM使用者操作手冊所定義的整個指令集進行轉譯，而往往只能轉譯這些指令中一個子集合，如同絕大多數x86 ISA與ARM ISA處理器只支援其對應之使用者操作手冊所定義的一個指令子集合。具體來說，x86使用者操作手冊定義由硬體指令轉譯器轉譯之指令子集合，不必然就對應至所有現存的x86 ISA處理器，ARM使用者操作手冊定義由硬體指令轉譯器轉譯之指令子集合，不必然就對應至所有現存的ARM ISA處理器。
執行管線，係一多層級序列(sequence of stages)。此多層級序列之各個層級分別具有硬體邏輯與一硬體暫存器。硬體暫存器係保持硬體邏輯之輸出信號，並依據微處理器之時脈信號，將此輸出信號提供至多層級序列之下一層級。執行管線可以具有複數個多層級序列，例多重執行管線。執行管線接收微指令作為輸入信號，並相應地執行微指令所指定的操作以輸出執行結果。微指令所指定，且由執行管線之硬體邏輯所執行的操作包括但不限於算數、邏輯、記憶體載入/儲存、比較、測試、與分支解析，對進行操作的資料格式包括但不限於整數、浮點數、字元、二進編碼十進數(BCD)、與壓縮格式(packed format)。執行管線執行微指令以實現ISA指令(如x86與ARM)，藉以產生ISA指令所定義的結果。執行管線不同於硬體指令轉譯
器。具體來說，硬體指令轉譯器產生實行微指令，執行管線則是執行這些指令，但不產生這些實行微指令。
指令快取，係微處理器內的一個隨機存取記憶裝置，微處理器將ISA機器語言程式之指令(例如x86 ISA與ARM ISA的機器語言指令)放置其中，這些指令係擷取自系統記憶體並由微處理器依據ISA機器語言程式之執行流程來執行。具體來說，ISA定義一指令位址暫存器以持有下一個待執行ISA指令的記憶體位址(舉例來說，在x86 ISA係定義為指令指標(IP)而在ARM ISA係定義為程式計數器(PC))，而在微處理器執行機器語言程式以控制程式流程時，微處理器會更新指令位址暫存器的內容。ISA指令被快取來供後續擷取之用。當該暫存器所包含的下一個機器語言程式的ISA指令位址係位於目前的指令快取中，可依據指令暫存器的內容快速地從指令快取擷取ISA指令由系統記憶體中取出該ISA指令。尤其是，此程序係基於指令位址暫存器(如指令指標(IP)或是程式計數器(PC))的記憶體位址向指令快取取得資料，而非特地運用一載入或儲存指令所指定之記憶體位址來進行資料擷取。因此，將指令集架構之指令視為資料(例如採用軟體轉譯之系統的硬體部分所呈現的資料)之專用資料快取，特地運用一載入/儲存位址來存取，而非基於指令位址暫存器的數值做存取的，就不是此處所稱的指令快取。此外，可取得指令與資料之混合式快取，係基於指令位址暫存器的數值以及基於載入/儲存位址，而非僅僅基於載入/儲存位址，亦被涵蓋在本說明對指令快取的定義內。在本說明內容中，載入指令
係指將資料由記憶體讀取至微處理器之指令，儲存指令係指將資料由微處理器寫入記憶體之指令。
微指令集，係微處理器之執行管線能夠執行之指令(微指令)的集合。
本發明實施例揭露之微處理器可透過硬體將其對應之x86 ISA與ARM ISA指令轉譯為由微處理器執行管線直接執行之微指令，以達到可執行x86 ISA與ARM ISA機器語言程式之目的。此微指令係由不同於x86 ISA與ARM ISA之微處理器微架構(microarchitecture)的微指令集所定義。由於本文所述之微處理器需要執行x86與ARM機器語言程式，微處理器之硬體指令轉譯器會將x86與ARM指令轉譯為微指令，並將這些微指令提供至微處理器之執行管線，由微處理器執行這些微指令以實現前述x86與ARM指令。由於這些實行微指令係直接由硬體指令轉譯器提供至執行管線來執行，而不同於採用軟體轉譯器之系統需於執行管線執行指令前，將預先儲存本機(host)指令至記憶體，因此，前揭微處理器具有潛力能夠以較快的執行速度執行x86與ARM機器語言程式。
第1圖係一方塊圖顯示本發明執行x86 ISA與ARM ISA之機器語言程式之微處理器100之實施例。此微處理器100具有一指令快取102；一硬體指令轉譯器104，用以由指令快取102接收x86 ISA指令與ARM ISA指令124並將其轉譯為微指令126；一執行管線112，執行由硬體指令轉譯器104接收之微指令126以產生微指令結果128，
該結果係以運算元的型式回傳至執行管線112；一暫存器檔案106與一記憶體子系統108，分別提供運算元至執行管線112並由執行管線112接收微指令結果128；一指令擷取單元與分支預測器114，提供一擷取位址134至指令快取102；一ARM ISA定義之程式計數器暫存器116與一x86 ISA定義之指令指標暫存器118，其依據微指令結果128進行更新，且提供其內容至指令擷取單元與分支預測器114；以及多個組態暫存器122，提供一指令模式指標132與一環境模式指標136至硬體指令轉譯器104與指令擷取單元與分支預測器114，並且係基於微指令結果128進行更新。
由於微處理器100可執行x86 ISA與ARM ISA機器語言指令，微處理器100係依據程式流程由系統記憶體(未圖示)擷取指令至微處理器100。微處理器100存取最近擷取的x86 ISA與ARM ISA之機器語言指令至指令快取102。指令擷取單元114將依據由系統記憶體擷取之x86或ARM指令位元組區段，產生一擷取位址134。若是命中指令快取102，指令快取102將位於擷取位址134之x86或ARM指令位元組區段提供至硬體指令轉譯器104，否則由系統記憶體中擷取指令集架構的指令124。指令擷取單元114係基於ARM程式計數器116與x86指令指標118的值產生擷取位址134。具體來說，指令擷取單元114會在一擷取位址暫存器中維持一擷取位址。任何時候指令擷取單元114擷取到新的ISA指令位元組區段，它就會依據此區段的大小更新擷取位址，並依據既有方式依序進行，
直到出現一控制流程事件。控制流程事件包含例外事件的產生、分支預測器114的預測顯示擷取區段內有一將發生的分支(taken branch)、以及由執行管線112回應一非由分支預測器114所預測之將發生分支指令之執行結果，而對ARM程式計數器116與x86指令指標118進行之更新。指令擷取單元114係將擷取位址相應地更新為例外處理程序位址、預測目標位址或是執行目標位址以回應一控制流程事件。在一實施例中，指令快取102係一混合快取，以存取ISA指令124與資料。值得注意的是，在此混合快取之實施例中，雖然混合快取可基於一載入/儲存位址將資料寫入快取或由快取讀取資料，在微處理器100係由混合快取擷取指令集架構之指令124的情況下，混合快取係基於ARM程式計數器116與x86指令指標118的數值來存取，而非基於載入/儲存位址。指令快取102可以係一隨機存取記憶體裝置。
指令模式指標132係一狀態指示微處理器100當前是否正在擷取、格式化(formatting)/解碼、以及將x86 ISA或ARM ISA指令124轉譯為微指令126。此外，執行管線112與記憶體子系統108接收此指令模式指標132，此指令模式指標132會影響微指令126的執行方式，儘管只是微指令集內的一個小集合受影響而已。x86指令指標暫存器118持有下一個待執行之x86 ISA指令124的記憶體位址，ARM程式計數器暫存器116持有下一個待執行之ARM ISA指令124的記憶體位址。為了控制程式流程，微處理器100在其執行x86與ARM機器語言程式時，分別更新x86指令
指標暫存器118與ARM程式計數器暫存器116，至下一個指令、分支指令之目標位址或是例外處理程序位址。在微處理器100執行x86與ARM ISA之機器語言程式的指令時，微處理器100係由系統記憶體擷取機器語言程式之指令集架構的指令，並將其置入指令快取102以取代最近較不被擷取與執行的指令。此指令擷取單元114基於x86指令指標暫存器118或是ARM程式計數器暫存器116的數值，並依據指令模式指標132指示微處理器100正在擷取的ISA指令124是x86或是ARM模式來產生擷取位址134。在一實施例中，x86指令指標暫存器118與ARM程式計數器暫存器116可實施為一共享的硬體指令位址暫存器，用以提供其內容至指令擷取單元與分支預測器114並由執行管線112依據指令模式指標132指示之模式是x86或ARM與x86或ARM之語意(semantics)來進行更新。
環境模式指標136一狀態係指示微處理器100是使用x86或ARM ISA之語意於此微處理器100所操作之多種執行環境，例如虛擬記憶體、例外事件、快取控制、與全域執行時間保護。因此，指令模式指標132與環境模式指標136共同產生多個執行模式。在第一種模式中，指令模式指標132與環境模式指標136都指向x86 ISA，微處理器100係作為一般的x86 ISA處理器。在第二種模式中，指令模式指標132與環境模式指標136都指向ARM ISA，微處理器100係作為一般的ARM ISA處理器。在第三種模式中，指令模式指標132指向x86 ISA，不過環境模式指標136則是指向ARM ISA，此模式有利於在ARM作業系
統或是超管理器之控制下執行使用者模式x86機器語言程式；相反地，在第四種模式中，指令模式指標132係指向ARM ISA，不過環境模式指標136則是指向x86 ISA，此模式有利於在x86作業系統或超管理器之控制下執行使用者模式ARM機器語言程式。指令模式指標132與環境模式指標136的數值在重置(reset)之初就已確定。在一實施例中，此初始值係被視為微碼常數進行編碼，不過可透過熔斷組態熔絲與/或使用微碼修補進行修改。在另一實施例中，此初始值則是由一外部輸入提供至微處理器100。在一實施例中，環境模式指標136只在由一重置至ARM(reset-to-ARM)指令124或是一重置至x86(reset-to-x86)指令124執行重置後才會改變(請參照下述第6A圖及第6B圖)；亦即，在微處理器100正常運作而未由一般重置、重置至x86或重置至ARM指令124執行重置時，環境模式指標136並不會改變。
硬體指令轉譯器104接收x86與ARM ISA之機器語言指令124作為輸入，相應地提供一個或多個微指令126作為輸出信號以實現x86或ARM ISA指令124。執行管線112執行前揭一個或多個微指令126，其集體執行之結果實現x86或ARM ISA指令124。也就是說，這些微指令126的集體執行可依據輸入端所指定的x86或ARM ISA指令124，來執行x86或是ARM ISA指令124所指定的操作，以產生x86或ARM ISA指令124所定義的結果。因此，硬體指令轉譯器104係將x86或ARM ISA指令124轉譯為一個或多個微指令126。硬體指令轉譯器104包含一組
電晶體，以一預設方式進行配置來將x86 ISA與ARM ISA之機器語言指令124轉譯為實行微指令126。硬體指令轉譯器104並具有布林邏輯閘以產生實行微指令126(如第2圖所示之簡單指令轉譯器204)。在一實施例中，硬體指令轉譯器104並具有一微碼唯讀記憶體(如第2圖中複雜指令轉譯器206之元件234)，硬體指令轉譯器104利用此微碼唯讀記憶體，並依據複雜ISA指令124產生實行微指令126，這部份將在第2圖的說明內容會有進一步的說明。就一較佳實施例而言，硬體指令轉譯器104不必然要能轉譯x86使用者操作手冊或是ARM使用者操作手冊所定義之整個ISA指令124集，而只要能夠轉譯這些指令的一個子集合即可。具體來說，由x86使用者操作手冊定義且由硬體指令轉譯器104轉譯的ISA指令124的子集合，並不必然對應至任何Intel開發之既有x86 ISA處理器，而由ARM使用者操作手冊定義且由硬體指令轉譯器104轉譯之ISA指令124的子集合並不必然對應至任何由ARM Ltd.開發之既有的ISA處理器。前揭一個或多個用以實現x86或ARM ISA指令124的實行微指令126，可由硬體指令轉譯器104一次全部提供至執行管線112或是依序提供。本實施例的優點在於，硬體指令轉譯器104可將實行微指令126直接提供至執行管線112執行，而不需要將這些微指令126儲存於設置兩者間之記憶體。在第1圖之微處理器100的實施例中，當微處理器100執行x86或是ARM機器語言程式時，微處理器100每一次執行x86或是ARM指令124時，硬體指令轉譯器104就會將x86或ARM機器語言指
令124轉譯為一個或多個微指令126。不過，第8圖的實施例則是利用一微指令快取以避免微處理器100每次執行x86或ARM ISA指令124所會遭遇到之重複轉譯的問題。硬體指令轉譯器104之實施例在第2圖會有更詳細的說明。
執行管線112執行由硬體指令轉譯器104提供之實行微指令126。基本上，執行管線112係一通用高速微指令處理器。雖然本文所描述的功能係由具有x86/ARM特定特徵的執行管線112執行，但大多數x86/ARM特定功能其實是由此微處理器100的其他部分，如硬體指令轉譯器104，來執行。在一實施例中，執行管線112執行由硬體指令轉譯器104接收到之實行微指令126的暫存器重命名、超純量發佈、與非循序執行。執行管線112在第4圖會有更詳細的說明。
微處理器100的微架構包含：(1)微指令集；(2)微指令集之微指令126所能取用之資源集，此資源集係x86與ARM ISA之資源的超集合(superset)；以及(3)微處理器100相應於微指令126之執行所定義的微例外事件(micro-exception)集，此微例外事件集x86 ISA與ARM ISA之例外事件的超集合。此微架構不同於x86 ISA與ARM ISA。具體來說，此微指令集在許多面向係不同於x86 ISA與ARM ISA之指令集。首先，微指令集之微指令指示執行管線112執行的操作與x86 ISA與ARM ISA之指令集的指令指示微處理器執行的操作並非一對一對應。雖然其中許多操作相同，不過，仍有一些微指令集指定的操作並非x86 ISA及/或ARM ISA指令集所指定。相反地，有一些
x86 ISA及/或ARM ISA指令集指定的操作並非微指令集所指定。其次，微指令集之微指令係以不同於x86 ISA與ARM ISA指令集之指令的編碼方式進行編碼。亦即，雖然有許多相同的操作(如：相加、偏移、載入、返回)在微指令集以及x86與ARM ISA指令集中都有指定，微指令集與x86或ARM ISA指令集的二進制操作碼值對應表並沒有一對一對應。微指令集與x86或ARM ISA指令集的二進制操作碼值對應表相同通常是巧合，其間仍不具有一對一的對應關係。第三，微指令集之微指令位元欄與x86或是ARM ISA指令集之指令位元欄也不是一對一對應。
整體而言，微處理器100可執行x86 ISA與ARM ISA機器語言程式指令。然而，執行管線112本身無法執行x86或ARM ISA機器語言指令；而是執行由x86 ISA與ARM ISA指令轉譯成之微處理器100微架構之微指令集的實行微指令126。然而，雖然此微架構與x86 ISA以及ARM ISA不同，本發明亦提出其他實施例將微指令集與其他微架構特定的資源開放給使用者。在這些實施例中，此微架構可有效地作為在x86 ISA與ARM ISA外之一個具有微處理器所能執行之機器語言程式的第三ISA。
下表(表1)描述本發明微處理器100之一實施例之微指令集之微指令126的一些位元欄。
下表(表2)描述本發明微處理器100之一實施例之微指令集的一些微指令。
微處理器100也包含一些微架構特定的資源，如微架構特定的通用暫存器、媒體暫存器與區段暫存器(如用於重命名的暫存器或由微碼所使用的暫存器)以及未見於x86或ARM ISA的控制暫存器，以及一私人隨機存取記憶體(PRAM)。此外，此微架構可產生例外事件，亦即前述之微例外事件。這些例外事件未見於x86或ARM ISA或是由它們所指定，而通常是微指令126與相關微指令126的重新執行(replay)。舉例來說，這些情形包含：載入錯過(load miss)的情況，其係執行管線112假設載入動作並於錯過時重新執行此載入微指令126；錯過轉譯後備緩衝區(TLB)，在查表(page table walk)與轉譯後備緩衝區填滿後，重新執行此微指令126；浮點微指令126接收一異常運算元
(denormal operand)但此運算元被評估為正常情況，需在執行管線112正常化此運算元後重新執行此微指令126；一載入微指令126執行後偵測到一個更早的儲存(store)微指令126與其位址衝突(address-colliding)需要重新執行此載入微指令126。需理解的是，本文表1所列的位元欄，表2所列的微指令，以及微架構特定的資源與微架構特定的例外事件，只是作為例示說明本發明之微架構，而非窮盡本發明之所有可能實施例。
暫存器檔案106包含微指令126所使用之硬體暫存器，以持有資源與/或目的運算元。執行管線112將其結果128寫入暫存器檔案106，並由暫存器檔案106為微指令126接收運算元。硬體暫存器係引用(instantiate)x86 ISA定義與ARM ISA定義的通用暫存器係共享暫存器檔案106中之一些暫存器。舉例來說，在一實施例中，暫存器檔案106係引用十五個32位元的暫存器，由ARM ISA暫存器R0至R14以及x86 ISA累積暫存器(EAX register)至R14D暫存器所共享。因此，若是一第一微指令126將一數值寫入ARM R2暫存器，隨後一後續的第二微指令126讀取x86累積暫存器將會接收到與第一微指令126寫入相同的數值，反之亦然。此技術特徵有利於使x86 ISA與ARM ISA之機器語言程式得以快速透過暫存器進行溝通。舉例來說，假設在ARM機器語言作業系統執行的ARM機器語言程式能使指令模式132改變為x86 ISA，並將控制權轉換至一x86機器語言程序以執行特定功能，因為x86 ISA可支援一些指令，其執行操作的速度快於ARM ISA，在這種
情形下將有利於執行速度的提升。ARM程式透過暫存器檔案106之共享暫存器提供需要的資料給x86執行程序。反之，x86執行程序可將執行結果提供至暫存器檔案106之共享暫存器內，以使ARM程式在x86執行程序回覆後可見到此執行結果。相似地，在x86機器語言作業系統執行之x86機器語言程式可使指令模式132改變為ARM ISA並將控制權轉換至ARM機器語言程序；此x86程式可透過暫存器檔案106之共享暫存器提供所需的資料給ARM執行程序，而此ARM執行程序可透過暫存器檔案106之共享暫存器提供執行結果，以使x86程式在ARM執行程序回覆後可見到此執行結果。因為ARM R15暫存器係一獨立引用的ARM程式計數器暫存器116，因此，引用x86 R15D暫存器的第十六個32位元暫存器並不分享給ARM R15暫存器。此外，在一實施例中，x86之十六個128位元XMM0至XMM15暫存器與十六個128位元進階單指令多重數據擴展(Advanced SIMD(“Neon”))暫存器的32位元區段係分享給三十二個32位元ARM VFPv3浮點暫存器。暫存器檔案106亦引用旗標暫存器(即x86 EFLAGS暫存器與ARM條件旗標暫存器)，以及x86 ISA與ARM ISA所定義之多種控制權與狀態暫存器，這些架構控制與狀態暫存器包括x86架構之特定模型暫存器(model specific registers,MSRs)與保留給ARM架構的協同處理器(8-15)暫存器。此暫存器檔案106亦引用非架構暫存器，如用於暫存器重命名或是由微碼234所使用的非架構通用暫存器，以及非架構x86特定模型暫存器與實作定義的或是由製造
商指定之ARM協同處理器暫存器。暫存器檔案106在第5圖會有更進一步的說明。
記憶體次系統108包含一由快取記憶體構成的快取記憶體階層架構(在一實施例中包含第1層(level-1)指令快取102、第1層(level-1)資料快取與第2層混合快取)。此記憶體次系統108包含多種記憶體請求佇列，如載入、儲存、填入、窺探、合併寫入歸併緩衝區。記憶體次系統亦包含一記憶體管理單元(MMU)。記憶體管理單元具有轉譯後備緩衝區(TLBs)，尤以獨立的指令與資料轉譯後備緩衝區為佳。記憶體次系統還包含一查表引擎(table walk engine)以獲得虛擬與實體位址間之轉譯，來回應轉譯後備緩衝區的錯失。雖然在第1圖中指令快取102與記憶體次系統108係顯示為各自獨立，不過，在邏輯上，指令快取102亦是記憶體次系統108的一部分。記憶體次系統108係設定使x86與ARM機器語言程式分享一共同的記憶空間，以使x86與ARM機器語言程式容易透過記憶體互相溝通。
記憶體次系統108得知指令模式132與環境模式136，使其能夠在適當ISA內容中執行多種操作。舉例來說，記憶體次系統108依據指令模式指標132指示為x86或ARM ISA，來執行特定記憶體存取違規的檢驗(例如過限檢驗(limit violation check))。在另一實施例中，回應環境模式指標136的改變，記憶體次系統108會更新(flush)轉譯後備緩衝區；不過在指令模式指標132改變時，記憶體次系統108並不相應地更新轉譯後備緩衝區，以在前述指令模式指標132與環境模式指標136分指x86與ARM
之第三與第四模式中提供較佳的效能。在另一實施例中，回應一轉譯後備緩衝區錯失(TKB miss)，查表引擎依據環境模式指標136指示為x86或ARM ISA，從而決定利用x86分頁表或ARM分頁表來執行一分頁查表動作以取出轉譯後備緩衝區。在另一實施例中，若是環境狀態指標136指示為x86 ISA，記憶體次系統108檢查會影響快取策略之x86 ISA控制暫存器(如CR0 CD與NW位元)的架構狀態；若是環境模式指標136指示為ARM ISA，則檢查相關之ARM ISA控制暫存器(如SCTLR I與C位元)的架構模式。在另一實施例中，若是狀態指標136指示為x86 ISA，記憶體次系統108檢查會影響記憶體管理之x86 ISA控制暫存器(如CR0 PG位元)的架構狀態；若是環境模式指標136指示為ARM ISA，則檢查相關之ARM ISA控制暫存器(如SCTLR M位元)的架構模式。在另一實施例中，若是狀態指標136指示為x86 ISA，記憶體次系統108檢查會影響對準檢測之x86 ISA控制暫存器(如CR0 AM位元)的架構狀態，若是環境模式指標136指示為ARM ISA，則檢查相關之ARM ISA控制暫存器(如SCTLR A位元)的架構模式。在另一實施例中，若是狀態指標136指示為x86 ISA，記憶體次系統108(以及用於特權指令之硬體指令轉譯器104)檢查當前所指定特權級(CPL)之x86 ISA控制暫存器的架構狀態；若是環境模式指標136指示為ARM ISA，則檢查指示使用者或特權模式之相關ARM ISA控制暫存器的架構模式。不過，在一實施例中，x86 ISA與ARM ISA係分享微處理器100中具有相似功能之控制
位元組/暫存器，微處理器100並不對各個指令集架構引用獨立的控制位元組/暫存器。
雖然組態暫存器122與暫存器檔案106在圖示中是各自獨立，不過組態暫存器122可被理解為暫存器檔案106的一部分。組態暫存器122具有一全域組態暫存器，用以控制微處理器100在x86 ISA與ARM ISA各種不同面向的操作，例如使多種特徵生效或失效的功能。全域組態暫存器可使微處理器100執行ARM ISA機器語言程式之能力失效，即讓微處理器100成為一個僅能執行x86指令的微處理器100，並可使其他相關且專屬於ARM的能力(如啟動x86(launch-x86)與重置至x86的指令124與本文所稱之實作定義(implementation-defined)協同處理器暫存器)失效。全域組態暫存器亦可使微處理器100執行x86 ISA機器語言程式的能力失效，亦即讓微處理器100成為一個僅能執行ARM指令的微處理器100，並可使其他相關的能力(如啟動ARM與重置至ARM的指令124與本文所稱之新的非架構特定模型暫存器)失效。在一實施例中，微處理器100在製造時具有預設的組態設定，如微碼234中之硬式編碼值，此微碼234在啟動時係利用此硬式編碼值來設定微處理器100的組態，例如寫入編碼暫存器122。不過，部分編碼暫存器122係以硬體而非以微碼234進行設定。此外，微處理器100具有多個熔絲，可由微碼234進行讀取。這些熔絲可被熔斷以修改預設組態值。在一實施例中，微碼234讀取熔絲值，對預設值與熔絲值執行一非互斥或操作，並將操作結果寫入組態暫存器122。此外，對於熔
絲值修改的效果可利用一微碼234修補而回復。在微處理器100能夠執行x86與ARM程式的情況下，全域組態暫存器可用於確認微處理器100(或如第7圖所示處理器之多核心部分之一特定核心100)在重置或如第6A及第6B圖所示在回應x86形式之INIT指令時，會以x86微處理器的形態還是以ARM微處理器的形態進行開機。全域組態暫存器並具有一些位元提供起始預設值給特定的架構控制暫存器，如ARM ISA SCTLT與CPACR暫存器。第7圖所示之多核心的實施例中僅具有一個全域組態暫存器，即使各核心的組態可分別設定，如在指令模式指標132與環境模式指標136都設定為x86或ARM時，選擇以x86核心或是ARM核心開機。此外，啟動ARM指令126與啟動x86指令126可用以在x86與ARM指令模式132間動態切換。在一實施例中，全域組態暫存器可透過一x86 RDMSR指令對一新的非架構特定模型暫存器進行讀取，並且其中部分的控制位元可透過x86 WRMSR指令對前揭新的非架構特定模型暫存器之寫入來進行寫入操作。全域組態暫存器還可透過ARM MCR/MCRR指令對一對應至前揭新的非架構特定模型暫存器之ARM協同處理器暫存器進行讀取，而其中部分的控制位元可透過ARM MRC/MRRC指令對應至此新的非架構特定模型暫存器的ARM協同處理器暫存器之寫入來進行寫入操作。
組態暫存器122並包含多種不同的控制暫存器從不同面向控制微處理器100的操作。這些非x86(non-x86)/ARM的控制暫存器包括本文所稱之全域控制暫存器、非指令集
架構控制暫存器、非x86/ARM控制暫存器、通用控制暫存器、以及其他類似的暫存器。在一實施例中，這些控制暫存器可利用x86 RDMSR/WRMSR指令至非架構特定模型暫存器(MSRs)進行存取、以及利用ARM MCR/MRC(或MCRR/MRRC)指令至新實作定義之協同處理器暫存器進行存取。舉例來說，微處理器100包含非x86/ARM之控制暫存器，以確認微型(fine-grained)快取控制，此微型快取控制係小於x86 ISA與ARM ISA控制暫存器所能提供者。
在一實施例中，微處理器100提供ARM ISA機器語言程式透過實作定義ARM ISA協同處理器暫存器存取x86 ISA特定模型暫存器，這些實作定義ARM ISA協同處理器暫存器係直接對應於相對應的x86特定模型暫存器。此特定模型暫存器的位址係指定於ARM ISA R1暫存器。此資料係由MRC/MRRC/MCR/MCRR指令所指定之ARM ISA暫存器讀出或寫入。在一實施例中，特定模型暫存器之一子集合係以密碼保護，亦即指令在嘗試存取特定模型暫存器時必須使用密碼。在此實施例中，密碼係指定於ARM R7：R6暫存器。若是此存取動作導致x86通用保護錯誤，微處理器100隨即產生一ARM ISA未定義指令中止模式(UND)例外事件。在一實施例中，ARM協同處理器4(位址為：0,7,15,0)係存取相對應的x86特定模型暫存器。
微處理器100並包含一個耦接至執行管線112之中斷控制器(未圖示)。在一實施例中，此中斷控制器係一x86型式之先進可程式化中斷控制器(APIC)。中斷控制器係將x86 ISA中斷事件對應至ARM ISA中斷事件。在一實施例
中，x86 INTR對應至ARM IRQ中斷事件；x86 NMI係對應至ARM IRQ中斷事件；x86 INIT在微處理器100啟動時引發起動重置循序過程(INIT-reset sequence)，無論那一個指令集架構(x86或ARM)原本是由硬體重置啟動的；x86 SMI對應至ARM FIQ中斷事件；以及x86 STPCLK、A20、Thermal、PREQ、與Rebranch則不對應至ARM中斷事件。ARM機器語言能透過新的實作定義之ARM協同處理器暫存器存取先進可程式化中斷控制器之功能。在一實施例中，APIC暫存器位址係指定於ARM R0暫存器，此APIC暫存器的位址與x86的位址相同。在一實施例中，ARM協同處理器6係通常用於作業系統執行之特權模式功能，此ARM協同處理器6的位址為：0,7,nn,0；其中nn為15時可存取先進可程式化中斷控制器；nn係12-14以存取匯流排介面單元，藉以在處理器匯流排上執行8位元、16位元與32位元輸入/輸出循環。微處理器100並包含一匯流排介面單元(未圖示)，此匯流排介面單元耦接至記憶體次系統108與執行管線112，作為微處理器100與處理器匯流排之介面。在一實施例中，處理器匯流排符合一個Intel Pentium微處理器家族之微處理器匯流排的規格。ARM機器語言程式可透過新的實作定義之ARM協同處理器暫存器存取匯流排介面單元之功能以在處理器匯流排上產生輸入/輸出循環，即由輸入輸出匯流排傳送至輸入輸出空間之一特定位址，藉以與系統晶片組溝通，舉例來說，ARM機器語言程式可產生一SMI認可之特定循環或是關於C狀態轉換之輸入輸出循環。在一實施例中，輸入
輸出位址係指定於ARM R0暫存器。在一實施例中，微處理器100具有電力管理能力，如習知的P-state與C-state管理。ARM機器語言程式可透過新的實作定義ARM協同處理器暫存器執行電力管理。在一實施例中，微處理器100包含一加密單元(未圖示)，此加密單元係位於執行管線112內。在一實施例中，此加密單元實質上類似於具有Padlock安全科技功能之VIA微處理器的加密單元。ARM機器語言程式能透過新的實作定義的ARM協同處理器暫存器取得加密單元的功能，如加密指令。在一實施例中，ARM協同處理器5係用於通常由使用者模式應用程式執行之使用者模式功能，例如那些使用加密單元之技術特徵所產生的功能。
在微處理器100執行x86 ISA與ARM ISA機器語言程式時，每一次微處理器100執行x86或是ARM ISA指令124，硬體指令轉譯器104就會執行硬體轉譯。反之，採用軟體轉譯之系統則能在多個事件中重複使用同一個轉譯，而非對之前已轉譯過的機器語言指令重複轉譯，因而有助於改善效能。此外，第8圖之實施例使用微指令快取以避免微處理器每一次執行x86或ARM ISA指令124時可能發生之重複轉譯動作。本發明之前述各個實施例所描述的方式係配合不同之程式特徵及其執行環境，因此確實有助於改善效能。
分支預測器114存取之前執行過的x86與ARM分支指令的歷史資料。分支預測器114依據之前的快取歷史資料，來分析由指令快取102所取得快取線是否存在x86與
ARM分支指令以及其目標位址。在一實施例中，快取歷史資料包含分支指令124的記憶體位址、分支目標位址、一個方向指標、分支指令的種類、分支指令快取線的起始位元組、以及一個顯示是否橫跨多個快取線的指標。在一實施例中，如2011年4月7日提出之美國第61/473,067號臨時申請案“APPARATUS AND METHOD FOR USING BRANCH PREDICTION TO EFFICIENTLY EXECUTE CONDITIONAL NON-BRANCH INSTRUCTIONS”，其提供改善分支預測器114之效能以使其能預測ARM ISA條件非分支指令方向的方法。在一實施例中，硬體指令轉譯器104並包含一靜態分支預測器，可依據執行碼、條件碼之類型、向後(backward)或向前(forward)等等資料，預測 x86與ARM分支指令之方向與分支目標位址。
本發明亦考量多種不同的實施例以實現x86 ISA與ARM ISA定義之不同特徵的組合。舉例來說，在一實施例中，微處理器100實現ARM、Thumb、ThumbEE與Jazelle指令集狀態，但對Jazelle擴充指令集則是提供無意義的實現(trivial implementation)；微處理器100並實現下述擴充指令集，包含：Thumb-2、VFPv3-D32、進階單指令多重數據(Advanced SIMD(Neon))、多重處理、與VMSA；但不實現下述擴充指令集，包含：安全性擴充、快速內容切換擴充、ARM除錯(ARM程式可透過ARM MCR/MRC指令至新的實作定義協同處理器暫存器取得x86除錯功能)、效能偵測計數器(ARM程式可透過新的實作定義協同處理器暫存器取得x86效能計數器)。舉例來說，在一實
施例中，微處理器100將ARM SETEND指令視為一無操作指令(NOP)並且只支援Little-endian資料格式。在另一實施例中，微處理器100並不實現x86 SSE 4.2的功能。
本發明考量多個實施例之微處理器100之改良，例如對台灣台北的威盛電子股份有限公司所生產之商用微處理器VIA NanoTM進行改良。此Nano微處理器能夠執行x86 ISA機器語言程式，但無法執行ARM ISA機器語言程式。Nano微處理器包含高效能暫存器重命名、超純量指令技術、非循序執行管線與一硬體轉譯器以將x86 ISA指令轉譯為微指令供執行管線執行。本發明對於Nano硬體指令轉譯器之改良，使其除了可轉譯x86機器語言指令外，還可將ARM ISA機器語言指令轉譯為微指令供執行管線執行。硬體指令轉譯器的改良包含簡單指令轉譯器的改良與複雜指令轉譯器的改良(亦包含微碼在內)。此外，微指令集可加入新的微指令以支援ARM ISA機器語言指令與微指令間的轉譯，並可改善執行管線使能執行新的微指令。此外，Nano暫存器檔案與記憶體次系統亦可經改善使其能支援ARM ISA，亦包含特定暫存器之共享。分支預測單元可透過改善使其在x86分支預測外，亦能適用於ARM分支指令預測。此實施例的優點在於，因為在很大的程度上與ISA無關(largely ISA-agnostic)的限制，因而只需對於Nano微處理器的執行管線進行輕微的修改，即可適用於ARM ISA指令。對於執行管線的改良包含條件碼旗標之產生與使用方式、用以更新與回報指令指標暫存器的語意、存取特權保護方法、以及多種記憶體管理相關的功能，如
存取違規檢測、分頁與轉譯後備緩衝區(TLB)的使用、與快取策略等。前述內容僅為例示，而非限定本案發明，其中部分特徵在後續內容會有進一步的說明。最後，如前述，x86 ISA與ARM ISA定義之部分特徵可能無法為前揭對Nano微處理器進行改良的實施例所支援，這些特徵如x86 SSE 4.2與ARM安全性擴充、快速內容切換擴充、除錯與效能計數器，其中部分特徵在後續內容會有更進一步的說明。此外，前揭透過對於Nano處理器的改良以支援ARM ISA機器語言程式，係為一整合使用設計、測試與製造資源以完成能夠執行x86與ARM機器語言程式之單積體電路產品的實施例，此單積體電路產品係涵蓋市場絕大多數既存的機器語言程式，而符合現今市場潮流。本文所述之微處理器100的實施例實質上可被配置為x86微處理器、ARM微處理器、或是可同時執行x86 ISA與ARM ISA機器語言程式微處理器。此微處理器可透過在單一微處理器100(或是第7圖之核心100)上之x86與ARM指令模式132間的動態切換以取得同時執行x86 ISA與ARM ISA機器語言程式的能力，亦可透過將多核心微處理100(對應於第7圖所示)之一個或多個核心配置為ARM核心而一或多個核心配置為x86核心，亦即透過在多核心100的每一個核心上進行x86與ARM指令間的動態切換，以取得同時執行x86 ISA與ARM ISA機器語言程式的能力。此外，傳統上，ARM ISA核心係被設計作為知識產權核心，而被各個第三者協力廠商納入其應用，如系統晶片與/或嵌入式應用。因此，ARM ISA並不具有一特定的標準處理器
匯流排，作為ARM核心與系統之其他部分(如晶片組或其他周邊設備)間的介面。有利的是，Nano處理器已具有一高速x86型式處理器匯流排作為連接至記憶體與周邊設備的介面，以及一記憶體一致性結構可協同微處理器100在x86電腦系統環境下支援ARM ISA機器語言程式之執行。
請參照第2圖，圖中係以方塊圖詳細顯示第1圖之硬體指令轉譯器104。此硬體指令轉譯器104包含硬體，更具體來說，就是電晶體的集合。硬體指令轉譯器104包含一指令格式化程式202，由第1圖之指令快取102接收指令模式指標132以及x86 ISA與ARM ISA指令位元組124的區塊，並輸出格式化的x86 ISA與ARM ISA指令242；一簡單指令轉譯器(SIT)204接收指令模式指標132與環境模式指標136，並輸出實行微指令244與一微碼位址252；一複雜指令轉譯器(CIT)206(亦稱為一微碼單元)，接收微碼位址252與環境模式指標136，並提供實行微指令246；以及一多工器212，其一輸入端由簡單指令轉譯器204接收微指令244，另一輸入端由複雜指令轉譯器206接收微指令246，並提供實行微指令126至第1圖的執行管線112。指令格式化程式202在第3圖會有更詳細的說明。簡單指令轉譯器204包含一x86簡單指令轉譯器222與一ARM簡單指令轉譯器224。複雜指令轉譯器206包含一接收微碼位址252之微程式計數器(micro-PC)232，一由微程式計數器232接收唯讀記憶體位址254之微碼唯讀記憶體234，一用以更新微程式計數器的微序列器236、一指令間
接暫存器(instruction indirection register,IIR)235、以及一用以產生複雜指令轉譯器所輸出之實行微指令246的微轉譯器(microtranslator)237。由簡單指令轉譯器204所產生之實行微指令244與由複雜指令轉譯器206所產生之實行微指令246都屬於微處理器100之微架構的微指令集之微指令126，並且都可直接由執行管線112執行。
多工器212係受到一選擇輸入248所控制。一般的時候，多工器212會選擇來自簡單指令轉譯器204之微指令；然而，當簡單指令轉譯器204遭遇一複雜x86或ARM ISA指令242而將控制權移轉、或遭過陷阱(traps)、以轉移至複雜指令轉譯器206時，簡單指令轉譯器204控制選擇輸入248讓多工器212選擇來自複雜指令轉譯器的微指令246。當暫存器配置表(RAT)402(請參照第4圖)遭遇到一個微指令126具有一特定位元指出其為實現複雜ISA指令242序列的最後一個微指令126時，暫存器配置表402隨即控制選擇輸入248使多工器212回復至選擇來自簡單指令轉譯器204之微指令244。此外，當重排緩衝器422(請參照第4圖)準備要使微指令126引退且該指令之狀態指出需要選擇來自複雜指令器的微指令時，重排緩衝器422控制選擇輸入248使多工器212選擇來自複雜指令轉譯器206的微指令246。前揭需引退微指令126的情形如：微指令126已經導致一例外條件產生。
簡單指令轉譯器204接收ISA指令242，並且在指令模式指標132指示為x86時，將這些指令視為x86 ISA指令進行解碼，而在指令模式指標132指示為ARM時，將
這些指令視為ARM ISA指令進行解碼。簡單指令轉譯器204並確認此ISA指令242係為簡單或是複雜ISA指令。簡單指令轉譯器204能夠為簡單ISA指令242，輸出所有用以實現此ISA指令242之實行微指令126；也就是說，複雜指令轉譯器206並不提供任何實行微指令126給簡單ISA指令124。反之，複雜ISA指令124要求複雜指令轉譯器206提供至少部分(若非全部)的實行微指令126。在一實施例中，對ARM與x86 ISA指令集之指令124的子集合而言，簡單指令轉譯器204輸出部分實現x86/ARM ISA指令126的微指令244，隨後將控制權轉移至複雜指令轉譯器206，由複雜指令轉譯器206接續輸出剩下的微指令246來實現x86/ARM ISA指令126。多工器212係受到控制，首先提供來自簡單指令轉譯器204之實行微指令244作為提供至執行管線112的微指令126，隨後提供來自複雜指令轉譯器206之實行微指令246作為提供至執行管線112的微指令126。簡單指令轉譯器204知道由硬體指令轉譯器104執行，以針對多個不同複雜ISA指令124產生實行微指令126之多個微碼程序中之起始微碼唯讀記憶體234的位址，並且當簡單指令轉譯器204對一複雜ISA指令242進行解碼時，簡單指令轉譯器204會提供相對應的微碼程序位址252至複雜指令轉譯器206之微程式計數器232。簡單指令轉譯器204輸出實現ARM與x86 ISA指令集中相當大比例之指令124所需的微指令244，尤其是對於需要由x86 ISA與ARM ISA機器語言程式來說係較常執行之ISA指令124，而只有相對少數的指令124需要由複
雜指令轉譯器206提供實行微指令246。依據一實施例，主要由複雜指令轉譯器206實現的x86指令如RDMSR/WRMSR、CPUID、複雜運算指令(如FSQRT與超越指令(transcendental instruction))、以及IRET指令；主要由複雜指令轉譯器206實現的ARM指令如MCR、MRC、MSR、MRS、SRS、與RFE指令。前揭列出的指令並非限定本案發明，僅例示指出本案複雜指令轉譯器206所能實現之ISA指令的種類。
當指令模式指標132指示為x86，x86簡單指令轉譯器222對於x86 ISA指令242進行解碼，並且將其轉譯為實行微指令244；當指令模式指標132指示為ARM，ARM簡單指令轉譯器224對於ARM ISA指令242進行解碼，並將其轉譯為實行微指令244。在一實施例中，簡單指令轉譯器204係一可由習知合成工具合成之布林邏輯閘方塊。在一實施例中，x86簡單指令轉譯器222與ARM簡單指令轉譯器224係獨立的布林邏輯閘方塊；不過，在另一實施例中，x86簡單指令轉譯器222與ARM簡單指令轉譯器224係位於同一個布林邏輯閘方塊。在一實施例中，簡單指令轉譯器204在單一時脈週期中轉譯最多三個ISA指令242並提供最多六個實行微指令244至執行管線112。在一實施例中，簡單指令轉譯器204包含三個次轉譯器(未圖示)，各個次轉譯器轉譯單一個格式化的ISA指令242，其中，第一個轉譯器能夠轉譯需要不多於三個實行微指令126之格式化ISA指令242；第二個轉譯器能夠轉譯需要不多於兩個實行微指令126之格式化ISA指令242；第三
個轉譯器能後轉譯需要不多於一個實行微指令126之格式化ISA指令242。在一實施例中，簡單指令轉譯器204包含一硬體狀態機器使其能夠在多個時脈週期輸出多個微指令244以實現一個ISA指令242。
在一實施例中，簡單指令轉譯器204並依據指令模式指標132與/或環境模式指標136，執行多個不同的例外事件檢測。舉例來說，若是指令模式指標132指示為x86且x86簡單指令轉譯器222對一個就x86 ISA而言是無效的ISA指令124進行解碼，簡單指令轉譯器204隨即產生一個x86無效操作碼例外事件；相似地，若是指令模式指標132指示為ARM且ARM簡單指令轉譯器224對一個就ARM ISA而言是無效的ISA指令124進行解碼，簡單指令轉譯器204隨即產生一個ARM未定義指令例外事件。在另一實施例中，若是環境模式指標136指示為x86 ISA，簡單指令轉譯器204隨即檢測是否其所遭遇之每個x86 ISA指令242需要一特別特權級(particular privilege level)，若是，檢測當前特權級(CPL)是否滿足此x86 ISA指令242所需之特別特權級，並於不滿足時產生一例外事件；相似地，若是環境模式指標136指示為ARM ISA，簡單指令轉譯器204隨即檢測是否每個格式化ARM ISA指令242需要一特權模式指令，若是，檢測當前的模式是否為特權模式，並於現在模式為使用者模式時，產生一例外事件。複雜指令轉譯器206對於特定複雜ISA指令242亦執行類似的功能。
複雜指令轉譯器206輸出一系列實行微指令246至多
工器212。微碼唯讀記憶體234儲存微碼程序之唯讀記憶體指令247。微碼唯讀記憶體234輸出唯讀記憶體指令247以回應由微碼唯讀記憶體234取得之下一個唯讀記憶體指令247的位址，並由微程式計數器232所持有。一般來說，微程式計數器232係由簡單指令轉譯器204接收其起始值252，以回應簡單指令轉譯器204對於一複雜ISA指令242的解碼動作。在其他情形，例如回應一重置或例外事件，微程式計數器232分別接收重置微碼程序位址或適當之微碼例外事件處理位址。微程序器236通常依據唯讀記憶體指令247的大小，將微程式計數器232更新為微碼程序的序列以及選擇性地更新為執行管線112回應控制型微指令126(如分支指令)執行所產生的目標位址，以使指向微碼唯讀記憶體234內之非程序位址的分支生效。微碼唯讀記憶體234係製造於微處理器100之半導體晶片內。
除了用來實現簡單ISA指令124或部分複雜ISA指令124的微指令244外，簡單指令轉譯器204也產生ISA指令資訊255以寫入指令間接暫存器235。儲存於指令間接暫存器235的ISA指令資訊255包含關於被轉譯之ISA指令124的資訊，例如，確認由ISA指令所指定之來源與目的暫存器的資訊以及ISA指令124的格式，如ISA指令124係在記憶體之一運算元上或是在微處理器100之一架構暫存器106內執行。這樣可藉此使微碼程序能夠變為通用，亦即不需對於各個不同的來源與/或目的架構暫存器106使用不同的微碼程序。尤其是，簡單指令轉譯器204知道暫存器檔案106的內容，包含哪些暫存器是共享暫存器504，
而能將x86 ISA與ARM ISA指令124內提供的暫存器資訊，透過ISA指令資訊255之使用，轉譯至暫存器檔案106內之適當的暫存器。ISA指令資訊255包含一移位欄、一立即欄、一常數欄、各個來源運算元與微指令126本身的重命名資訊、用以實現ISA指令124之一系列微指令126中指示第一個與最後一個微指令126的資訊、以及儲存由硬體指令轉譯器104對ISA指令124轉譯時所蒐集到的有用資訊的其他位元。
微轉譯器237係由微碼唯讀記憶體234與間接指令暫存器235的內容接收唯讀記憶體指令247，並相應地產生實行微指令246。微轉譯器237依據由間接指令暫存器235接收的資訊，如依據ISA指令124的格式以及由其所指定之來源與/或目的架構暫存器106組合，來將特定唯讀記憶體指令247轉譯為不同的微指令246系列。在一些實施例中，許多ISA指令資訊255係與唯讀記憶體指令247合併以產生實行微指令246。在一實施例中，各個唯讀記憶體指令247係大約有40位元寬，並且各個微指令246係大約有200位元寬。在一實施例中，微轉譯器237最多能夠由一個微讀記憶體指令247產生三個微指令246。微轉譯器237包含多個布林邏輯閘以產生實行微指令246。
使用微轉譯器237的優點在於，由於簡單指令轉譯器204本身就會產生ISA指令資訊255，微碼唯讀記憶體234不需要儲存間接指令暫存器235提供之ISA指令資訊255，因而可以降低減少其大小。此外，因為微碼唯讀記憶體234不需要為了各個不同的ISA指令格式、以及各個來
源與/或目的架構暫存器106之組合，提供一獨立的程序，微碼唯讀記憶體234程序可包含較少的條件分支指令。舉例來說，若是複雜ISA指令124係記憶體格式，簡單指令轉譯器204會產生微指令244的邏輯編程，其包含將來源運算元由記憶體載入一暫時暫存器106之微指令244，並且微轉譯器237會產生微指令246用以將結果由暫時暫存器106儲存至記憶體；然而，若複雜ISA指令124係暫存器格式，此邏輯編程會將源運算元由ISA指令124所指定的來源暫存器移動至暫時暫存器，並且微轉譯器237會產生微指令246用以將結果由暫時暫存器移動至由間接指令暫存器235所指定之架構目的暫存器106。在一實施例中，微轉譯器237之許多面向係類似於2010年4月23日提出之美國專利第12/766,244號申請案，在此係列為參考資料。不過，本案之微轉譯器237除了x86 ISA指令124外，亦經改良以轉譯ARM ISA指令124。
值得注意的是，微程式計數器232不同於ARM程式計數器116與x86指令指標118，亦即微程式計數器232並不持有ISA指令124的位址，微程式計數器232所持有的位址亦不落於系統記憶體位址空間內。此外，更值得注意的是，微指令246係由硬體指令轉譯器104所產生，並且直接提供給執行管線112執行，而非作為執行管線112之執行結果128。
請參照第3圖，圖中係以方塊圖詳述第2圖之指令格式化器202。指令格式化器202由第1圖之指令快取102接收x86 ISA與ARM ISA指令位元組124區塊。憑藉x86
ISA指令長度可變之特性，x86指令124可以由指令位元組124區塊之任何位元組開始。由於x86 ISA容許首碼位元組的長度會受到當前位址長度與運算元長度預設值之影響，因此確認快取區塊內之x86 ISA指令的長度與位置之任務會更為複雜。此外，依據當前ARM指令集狀態322與ARM ISA指令124的操作碼，ARM ISA指令的長度不是2位元組就是4位元組，因而不是2位元組對齊就是4位元組對齊。因此，指令格式化器202由指令位元組124串(stream)擷取不同的x86 ISA與ARM ISA指令，此指令位元組124串係由指令快取102接收之區塊所構成。也就是說，指令格式化器202格式化x86 ISA與ARM ISA指令位元組串，因而大幅簡化第2圖之簡單指令轉譯器對ISA指令124進行解碼與轉譯的困難任務。
指令格式化器202包含一預解碼器302，在指令模式指標132指示為x86時，預解碼器302預先將指令位元組124視為x86指令位元組進行解碼以產生預解碼資訊，在指令模式指標132指示為ARM時，預解碼器302預先將指令位元組124視為ARM指令位元組進行解碼以產生預解碼資訊。指令位元組佇列(IBQ)304接收ISA指令位元組124區塊以及由預解碼器302產生之相關預解碼資訊。
一個由長度解碼器與漣波邏輯閘306構成的陣列接收指令位元組佇列304底部項目(bottom entry)的內容，亦即ISA指令位元組124區塊與相關的預解碼資訊。此長度解碼器與漣波邏輯閘306亦接收指令模式指標132與ARM ISA指令集狀態322。在一實施例中，ARM ISA指令集狀
態322包含ARM ISA CPSR暫存器之J與T位元。為了回應其輸入資訊，此長度解碼器與漣波邏輯閘306產生解碼資訊。此解碼資訊包含ISA指令位元組124區塊內之x86與ARM指令的長度、x86首碼資訊、以及關於各個ISA指令位元組124的指標，此指標指出此位元組是否為ISA指令124之起始位元組、終止位元組、以及/或一有效位元組。一多工器佇列308接收ISA指令位元組126區塊、由預解碼器302產生之相關預解碼資訊、以及由長度解碼器與漣波邏輯閘306產生之相關解碼資訊。
控制邏輯(未圖示)檢驗多工器佇列(MQ)308底部項目的內容，並控制多工器312擷取不同的、或格式化的ISA指令與相關的預解碼與解碼資訊，所擷取的資訊係提供至一格式化指令佇列(FIQ)314。格式化指令佇列314在格式化ISA指令242與提供至第2圖之簡單指令轉譯器204之相關資訊間作為緩衝。在一實施例中，多工器312在每一個時脈週期內擷取至多三個格式化ISA指令與相關的資訊。
在一實施例中，指令格式化程式202在許多方面類似於2009年10月1日提出之美國專利第12/571,997號、第12/572,002號、第12/572,045號、第12/572,024號、第12/572,052號與第12/572,058號申請案共同揭露的XIBQ、指令格式化程式、與FIQ，這些申請案在此列為參考資料。然而，前述專利申請案所揭示的XIBQ、指令格式化程式、與FIQ透過修改，使其能在格式化x86 ISA指令124外，還能格式化ARM ISA指令124。長度解碼器306被修改，
使能對ARM ISA指令124進行解碼以產生長度以及起點、終點與有效性的位元組指標。尤其，若是指令模式指標132指示為ARM ISA，長度解碼器306檢測當前ARM指令集狀態322與ARM ISA指令124的操作碼，以確認ARM指令124是一個2位元組長度或是4位元組長度的指令。在一實施例中，長度解碼器306包含多個獨立的長度解碼器分別用以產生x86 ISA指令124的長度資料以及ARM ISA指令124的長度資料，這些獨立的長度解碼器之輸出再以連線或(wire-ORed)耦接在一起，以提供輸出至漣波邏輯閘306。在一實施例中，此格式化指令佇列314包含獨立的佇列以持有格式化指令242之多個互相分離的部分。在一實施例中，指令格式化程式202在單一時脈週期內，提供簡單指令轉譯器204至多三個格式化ISA指令242。
請參照第4圖，圖中係以方塊圖詳細顯示第1圖之執行管線112，此執行管線112耦接至硬體指令轉譯器104以直接接收來自第2圖之硬體指令轉譯器104的實行微指令。執行管線112包含一微指令佇列401，以接收微指令126；一暫存器配置表402，由微指令佇列401接收微指令；一指令調度器404，耦接至暫存器配置表402；多個保留站406，耦接至指令調度器404；一指令發送單元408，耦接至保留站406；一重排緩衝器422，耦接至暫存器配置表402、指令調度器404與保留站406；以及，執行單元424耦接至保留站406、指令發送單元408與重排緩衝器422。暫存器配置表402與執行單元424接收指令模式指標132。
在硬體指令轉譯器104產生實行微指令126的速率不
同於執行管線112執行微指令126之情況下，微指令佇列401係作為一緩衝器。在一實施例中，微指令佇列401包含一個M至N可壓縮微指令佇列。此可壓縮微指令佇列使執行管線112能夠在一給定的時脈週期內，從硬體指令轉譯器104接收至多M個(在一實施例中，M是六)微指令126，並且隨後將接收到的微指令126儲存至寬度為N(在一實施例中，N是三)的佇列結構，以在每個時脈週期提供至多N個微指令126至暫存器配置表402，此暫存器配置表402能夠在每個時脈週期處理最多N個微指令126。微指令佇列401係可壓縮的，因它不論接收到微指令126之特定時脈週期為何，皆會依序將由硬體指令轉譯器104所傳送之微指令126時填滿佇列的空項目，因而不會在佇列項目中留下空洞。此方法的優點為能夠充分利用執行單元424(請參照第4圖)，因為它可比對在一不可壓縮寬度M或寬度M的指令佇列提供較高的指令儲存效能。具體來說，不可壓縮寬度N的佇列會需要硬體指令轉譯器104,尤其是簡單指令轉譯器204，在之後的時脈週期內會重複轉譯一個或多個已經在之前的時脈週期內已經被轉譯過的ISA指令124。會這樣做的原因是，不可壓縮寬度N的佇列無法在同一個時脈週期接收多於N個微指令126，而重複轉譯將導致電力耗損。不過，不可壓縮寬度M的佇列雖然不需要簡單指令轉譯器204重複轉譯，但卻會在佇列項目中產生空洞而導致浪費，因而需要更多列項目以及一個較大且更耗能的佇列來提供相當的緩衝能力。
暫存器配置表402係由微指令佇列401接收微指令
126並產生與微處理器100內進行中之微指令126的附屬資訊，暫存器配置表402並執行暫存器重命名動作來增加微指令平行處理之能力，以利於執行管線112之超純量、非循序執行能力。若是ISA指令124指示為x86，暫存器配置表402會對應於微處理器100之x86 ISA暫存器106，產生附屬資訊且執行相對應的暫存器重命名動作；反之，若是ISA指令124指示為ARM，暫存器配置表402就會對應於微處理器100之ARM ISA暫存器106，產生附屬資訊且執行相對應的暫存器重命名動作；不過，如前述，部分暫存器106可能是由x86 ISA與ARM ISA所共享。暫存器配置表402亦在重排緩衝器422中依據程式順序配置一項目給各個微指令126，因此重排緩衝器422可使微指令126以及其相關的x86 ISA與ARM ISA指令124依據程式順序進行引退，即使微指令126的執行對應於其所欲實現之x86 ISA與ARM ISA指令124而言係以非循序的方式進行的。重排緩衝器422包含一環形佇列，此環形佇列之各個項目係用以儲存關於進行中之微指令126的資訊，此資訊除了其他事項，還包含微指令126執行狀態、一個確認微指令126係由x86或是ARM ISA指令124所轉譯的標籤、以及用以儲存微指令126之結果的儲存空間。
指令調度器404由暫存器配置表402接收暫存器重命名微指令126與附屬資訊，並依據指令的種類以及執行單元424之可利用性，將微指令126及其附屬資訊分派至關聯於適當的執行單元424之保留站406。此執行單元424將會執行微指令126。
對各個在保留站406中等待的微指令126而言，指令發布單元408測得相關執行單元424可運利用且其附屬資訊被滿足(如來源運算元可被運用)時，即發布微指令126至執行單元424供執行。如前述，指令發布單元408所發布的微指令126，可以非循以及以超純量方式來執行。
在一實施例中，執行單元424包含整數/分支單元412、媒體單元414、載入/儲存單元416、以及浮點單元418。執行單元424執行微指令126以產生結果128並提供至重排緩衝器422。雖然執行單元424並不大受到其所執行之微指令126係由x86或是ARM ISA指令124轉譯而來的影響，執行單元424仍會使用指令模式指標132與環境模式指標136以執行相對較小的微指令126子集。舉例來說，執行管線112管理旗標的產生，其管理會依據指令模式指標132指示為x86 ISA或是ARM ISA而有些微不同，並且，執行管線112係依據指令模式指標132指示為x86 ISA或是ARM ISA，對x86 EFLAGS暫存器或是程式狀態暫存器(PSR)內的ARM條件碼旗標進行更新。在另一實例中，執行管線112對指令模式指標132進行取樣以決定去更新x86指令指標(IP)118或ARM程式計數器(PC)116，還是更新共通的指令位址暫存器。此外，執行管線122亦藉此來決定使用x86或是ARM語意執行前述動作。一旦微指令126變成微處理器100中最舊的已完成微指令126(亦即，在重排緩衝器422佇列的排頭且呈現已完成的狀態)且其他用以實現相關之ISA指令124的所有微指令126均已完成，重排緩衝器422就會引退ISA指令
124並釋放與實行微指令126相關的項目。在一實施例中，微處理器100可在一時脈週期內引退至多三個ISA指令124。此處理方法的優點在於，執行管線112係一高效能、通用執行引擎，其可執行支援x86 ISA與ARM ISA指令124之微處理器100微架構的微指令126。
請參照第5圖，圖中係以方塊圖詳述第1圖之暫存器檔案106。就一較佳實施例而言，暫存器檔案106為獨立的暫存器區塊實體。在一實施例中，通用暫存器係由一具有多個讀出埠與寫入埠之暫存器檔案實體來實現；其他暫存器可在實體上獨立於此通用暫存器檔案以及其他會存取這些暫存器但具有較少之讀取寫入埠的鄰近功能方塊。在一實施例中，部分非通用暫存器，尤其是那些不直接控制微處理器100之硬體而僅儲存微碼234會使用到之數值的暫存器(如部分x86 MSR或是ARM協同處理器暫存器)，則是在一個微碼234可存取之私有隨機存取記憶體(PRAM)內實現。不過，x86 ISA與ARM ISA程式者無法見到此私有隨機存取記憶體，亦即此記憶體並不在ISA系統記憶體位址空間內。
總括來說，如第5圖所示，暫存器檔案106在邏輯上係區分為三種，亦即ARM特定的暫存器502、x86特定的暫存器504、以及共享暫存器506。在一實施例中，共享暫存器506包含十五個32位元暫存器，由ARM ISA暫存器R0至R14以及x86 ISA EAX至R14D暫存器所共享，另外有十六個128位元暫存器由x86 ISA XMM0至XMM15暫存器以及ARM ISA進階單指令多重數據擴展(Neon)暫存
器所共享，這些暫存器之部分係重疊於三十二個32位元ARM VFPv3浮點暫存器。如前文第1圖所述，通用暫存器之共享意指由x86 ISA指令124寫入一共享暫存器的數值，會被ARM ISA指令124在隨後讀取此共享暫存器時見到，反之亦然。此方式的優點在於，能夠使x86 ISA與ARM ISA程序透過暫存器互相溝通。此外，如前述，x86 ISA與ARM ISA之架構控制暫存器的特定位元亦可被引用為共享暫存器506。如前述，在一實施例中，x86特定模型暫存器可被ARM ISA指令124透過實作定義協同處理器暫存器存取，因而是由x86 ISA與ARM ISA所共享。此共享暫存器506可包含非架構暫存器，例如，條件旗標之非架構同等物，這些非架構暫存器同樣由暫存器配置表402重命名。硬體指令轉譯器104知道哪一個暫存器係由x86 ISA與ARM ISA所共享，因而會產生實行微指令126來存取正確的暫存器。
ARM特定的暫存器502包含ARM ISA所定義但未被包含於共享暫存器506之其他暫存器，而x86特定的暫存器502包含x86 ISA所定義但未被包含於共享暫存器506之其他暫存器。舉例來說，ARM特定的暫存器502包含ARM程式計數器116、CPSR、SCTRL、FPSCR、CPACR、協同處理器暫存器、多種例外事件模式的備用通用暫存器與程序狀態保存暫存器(saved program status registers,SPSRs)等等。前文列出的ARM特定暫存器502並非為限定本案發明，僅為例示以說明本發明。另外，舉例來說，x86特定的暫存器504包含x86指令指標(EIP或IP)118、
EFLAGS、R15D、64位元之R0至R15暫存器的上面32位元(亦即未落於共享暫存器506的部分)、區段暫存器(SS,CS,DS,ES,FS,GS)、x87 FPU暫存器、MMX暫存器、控制暫存器(如CR0-CR3、CR8)等。前文列出的x86特定暫存器504並非為限定本案發明，僅為例示以說明本發明。
在一實施例中，微處理器100包含新的實作定義ARM協同處理器暫存器，在指令模式指標132指示為ARM ISA時，此實作定義協同處理器暫存器可被存取以執行x86 ISA相關的操作。這些操作包含但不限於：將微處理器100重置為一x86 ISA處理器(重置至x86指令)的能力；將微處理器100初始化為x86特定的狀態，將指令模式指標132切換至x86，並開始在一特定x86目標位址擷取x86指令124(啟動至x86指令)的能力；存取前述全域組態暫存器的能力；存取x86特定暫存器(如EFLAGS)的能力，此x86暫存器係指定在ARM R0暫存器中，存取電力管理(如P狀態與C狀態的轉換)，存取處理器匯流排功能(如輸入/輸出循環)、中斷控制器之存取、以及加密加速功能之存取。此外，在一實施例中，微處理器100包含新的x86非架構特定模型暫存器，在指令模式指標132指示為x86 ISA時，此非架構特定模型暫存器可被存取以執行ARM ISA相關的操作。這些操作包含但不限於：將微處理器100重置為一ARM ISA處理器(重置至ARM指令)的能力；將微處理器100初始化為ARM特定的狀態，將指令模式指標132切換至ARM，且開始在一特定ARM目標位址擷取ARM指令124(啟動至ARM指令)的能力；存取前述全
域組態暫存器的能力；存取ARM特定暫存器(如CPSR)的能力，此ARM暫存器係指定在EAX暫存器內。
請參照第6A與6B圖，圖中顯示一流程說明第1圖之微處理器100的操作程序。此流程始於步驟602。
如步驟602所示，微處理器100係被重置。可向微處理器100之重置輸入端發出信號來進行此重置動作。此外，在一實施例中，此微處理器匯流排係一x86型式之處理器匯流排，此重置動作可由x86型式之INIT命令進行。回應此重置動作，微碼234的重置程序係被調用來執行。此重置微碼之動作包含：(1)將x86特定的狀態504初始化為x86 ISA所指定的預設數值；(2)將ARM特定的狀態502初始化為ARM ISA所指定的預設數值；(3)將微處理器100之非ISA特定的狀態初始化為微處理器100製造商所指定的預設數值；(4)將共享ISA狀態506，如GPRs，初始化為x86 ISA所指定的預設數值；以及(5)將指令模式指標132與環境模式指標136設定為指示x86 ISA。在另一實施例中，不同於前揭動作(4)與(5)，此重置微碼將共享ISA狀態506初始化為ARM ISA特定的預設數值，並將指令模式指標132與環境模式指標136設定為指示ARM ISA。在此實施例中，步驟638與642的動作不需要被執行，並且，在步驟614之前，此重置微碼會將共享ISA狀態506初始化為x86 ISA所指定的預設數值，並將指令模式指標132與環境模式指標136設定為指示x86 ISA。接下來進入步驟604。
在步驟604，重置微碼確認微處理器100係配置為一
個x86處理器或是一個ARM處理器來進行開機。在一實施例中，如前述，預設ISA開機模式係硬式編碼於微碼，不過可透過熔斷組態熔絲的方式，或利用一微碼修補來修改。在一實施例中，此預設ISA開機模式作為一外部輸入提供至微處理器100，例如一外部輸入接腳。接下來進入步驟606。在步驟606中，若是預設ISA開機模式為x86，就會進入步驟614；反之，若是預設開機模式為ARM，就會進入步驟638。
在步驟614中，重置微碼使微處理器100開始由x86 ISA指定的重置向量位址擷取x86指令124。接下來進入步驟616。
在步驟616中，x86系統軟體(如BIOS)係配置微處理器100來使用如x86 ISA RDMSR與WRMSR指令124。接下來進入步驟618。
在步驟618中，x86系統軟體執行一重置至ARM的指令124。此重置至ARM的指令使微處理器100重置並以一ARM處理器的狀態離開重置程序。然而，因為x86特定狀態504以及非ISA特定組態狀態不會因為重置至ARM的指令126而改變，此方式有利於使x86系統韌體執行微處理器100之初步設定並使微處理器100隨後以ARM處理器的狀態重開機，而同時還能使x86系統軟體執行之微處理器100的非ARM組態配置維持完好。藉此，此方法能夠使用“小型的”微開機碼來執行ARM作業系統的開機程序，而不需要使用微開機碼來解決如何配置微處理器100之複雜問題。在一實施例中，此重置至ARM指令係一x86
WRMSR指令至一新的非架構特定模型暫存器。接下來進入步驟622。
在步驟622，簡單指令轉譯器204進入陷阱至重置微碼，以回應複雜重置至ARM(complex reset-to-ARM)指令124。此重置微碼使ARM特定狀態502初始化至由ARM ISA指定的預設數值。不過，重置微碼並不修改微處理器100之非ISA特定狀態，因而有利於保存步驟616執行所需的組態設定。此外，重置微碼使共享ISA狀態506初始化至ARM ISA指定的預設數值。最後，重置微碼設定指令模式指標132與環境模式指標136以指示ARM ISA。接下來進入步驟624。
在步驟624中，重置微碼使微處理器100開始在x86 ISA EDX：EAX暫存器指定的位址擷取ARM指令124。此流程結束於步驟624。
在步驟638中，重置微碼將共享ISA狀態506，如GPRs，初始化至ARM ISA指定的預設數值。接下來進入步驟642。
在步驟642中，重置微碼設定指令模式指標132與環境模式指標136以指示ARM ISA。接下來進入步驟644。
在步驟644中，重置微碼使微處理器100開始在ARM ISA指定的重置向量位址擷取ARM指令124。此ARM ISA定義兩個重置向量位址，並可由一輸入來選擇。在一實施例中，微處理器100包含一外部輸入，以在兩個ARM ISA定義的重置向量位址間進行選擇。在另一實施例中，微碼234包含在兩個ARM ISA定義的重置向量位址間之一預設
選擇，此預設選則可透過熔斷熔絲以及/或是微碼修補來修改。接下來進入步驟646。
在步驟646中，ARM系統軟體設定微處理器100來使用特定指令，如ARM ISA MCR與MRC指令124。接下來進入步驟648。
在步驟648中，ARM系統軟體執行一重置至x86的指令124，來使微處理器100重置並以一x86處理器的狀態離開重置程序。然而，因為ARM特定狀態502以及非ISA特定組態狀態不會因為重置至x86的指令126而改變，此方式有利於使ARM系統韌體執行微處理器100之初步設定並使微處理器100隨後以x86處理器的狀態重開機，而同時還能使由ARM系統軟體執行之微處理器100的非x86組態配置維持完好。藉此，此方法能夠使用“小型的”微開機碼來執行x86作業系統的開機程序，而不需要使用微開機碼來解決如何配置微處理器100之複雜問題。在一實施例中，此重置至x86指令係一ARM MRC/MRCC指令至一新的實作定義協同處理器暫存器。接下來進入步驟652。
在步驟652中，簡單指令轉譯器204進入陷阱至重置微碼，以回應複雜重置至x86指令124。重置微碼使x86特定狀態504初始化至x86 ISA所指定的預設數值。不過，重置微碼並不修改微處理器100之非ISA特定狀態，此處理有利於保存步驟646所執行的組態設定。此外，重置微碼使共享ISA狀態506初始化至x86 ISA所指定的預設數值。最後，重置微碼設定指令模式指標132與環境模式指標136以指示x86 ISA。接下來進入步驟654。
在步驟654中，重置微碼使微處理器100開始在ARM ISA R1：R0暫存器所指定的位址擷取ARM指令124。此流程終止於步驟654。
請參照第7圖，圖中係以一方塊圖說明本發明之一雙核心微處理器700。此雙核心微處理器700包含兩個處理核心100，各個核心100包含第1圖微處理器100所具有的元件，藉此，各個核心均可執行x86 ISA與ARM ISA機器語言程式。這些核心100可被設定為兩個核心100都執行x86 ISA程式、兩個核心100都執行ARM ISA程式、或是一個核心100執行x86 ISA程式而另一個核心100則是執行ARM ISA程式。在微處理器700的操作過程中，前述三種設定方式可混合且動態改變。如第6A及第6B圖之說明內容所述，各個核心100對於其指令模式指標132與環境模式指標136均具有一預設數值，此預設數值可利用熔絲或微碼修補做修改，藉此，各個核心100可以獨立地透過重置改變為x86或是ARM處理器。雖然第7圖的實施例僅具有二個核心100，在其他實施例中，微處理器700可具有多於二個核心100，而各個核心均可執行x86 ISA與ARM ISA機器語言程式。
請參照第8圖，圖中係以一方塊圖說明本發明另一實施例之可執行x86 ISA與ARM ISA機器語言程式的微處理器100。第8圖之微處理器100係類似於第1圖之微處理器100，其中的元件編號亦相似。然而，第8圖之微處理器100亦包含一微指令快取892，此微指令快取892存取由硬體指令轉譯器104產生且直接提供給執行管線112之
微指令126。微指令快取892係由指令擷取單元114所產生之擷取位址做索引。若是擷取位址134命中微指令快取892，執行管線112內之多工器(未圖示)就選擇來自微指令快取892之微指令126，而非來自硬體指令轉譯器104之微指令126；反之，多工器則是選擇直接由硬體指令轉譯器104提供之微指令126。微指令快取的操作，通常亦稱為追蹤快取，係微處理器設計之技術領域所習知的技術。微指令快取892所帶來的優點在於，由微指令快取892擷取微指令126所需的時間通常會少於由指令快取102擷取指令124並且利用硬體指令轉譯器將其轉譯為微指令126的時間。在第8圖之實施例中，微處理器100在執行x86或是ARM ISA機器語言程式時，硬體指令轉譯器104不需要在每次執行x86或ARM ISA指令124時都執行硬體轉譯，亦即當實行微指令126已經存在於微指令快取892，就不需要執行硬體轉譯。
在此所述之微處理器的實施例之優點在於，其透過內建之硬體指令轉譯器來將x86 ISA與ARM ISA指令轉譯為微指令集之微指令，而能執行x86 ISA與ARM ISA機器語言程式，此微指令集不同於x86 ISA與ARM ISA指令集，且微指令可利用微處理器之共用的執行管線來執行以提供實行微指令。在此所述之微處理器的實施例之優點在於，透過協同利用大量與ISA無關之執行管線來執行由x86 ISA與ARM ISA指令硬體轉譯來的微指令，微處理器的設計與製造所需的資源會少於兩個獨立設計製造之微處理器(亦即一個能夠執行x86 ISA機器語言程式，一個能夠執
行ARM ISA機器語言程式)所需的資源。此外，這些微處理器的實施例中，尤其是那些使用超純量非循序執行管線的微處理器，具有潛力能提供相較於既有ARM ISA處理器更高的效能。此外，這些微處理器的實施例，相較於採用軟體轉譯器之系統，亦在x86與ARM的執行上可更具潛力地提供更高的效能。最後，由於微處理器可執行x86 ISA與ARM ISA機器語言程式，此微處理器有利於建構一個能夠高效地同時執行x86與ARM機器語言程式的系統。
對微處理器而言，在指令集中內含讓指令被條件執行的功能是令人想要的。條件執行指令的意思就是，指令會指定一條件(如零、或負、或大於)，如果滿足條件旗標此條件就會由微處理器執行，如果不滿足條件旗標條件就不會執行。如前述，ARM ISA不僅只提供此功能至分支指令，還提供至其指令集中之大部分的指令中。被條件執行的指令會指定來自通用暫存器之來源運算元，以產生一結果寫入通用目地暫存器。專利權人為ARM Limited,of Cambridge,Great Britain之美國第7,647,480號專利案即描述一處理條件指令之資料處理裝置。一般而言，一管線處理單元執行一條件指令以產生一結果資料數值。此結果資料數值在條件滿足時顯示條件指令指定之計算的結果，而在條件不滿足時顯示儲存於目的暫存器的現今資料數值。兩個可能的解決方案係描述於下列段落。
在第一個解決方案中，指令集內的各個條件指令係被
限制為，該指令條件所指定之暫存器係同時為來源暫存器以及目的暫存器。使用此方式，條件指令只會占據暫存器檔案之兩個讀出埠，即提供現今目的暫存器數值作為一來源運算元，以及提供其他來源運算元。因此，此第一個解決方案可進一步降低支援管線處理單元執行條件指令所需之最低限度的暫存器檔案讀出埠數量。
第二個解決方案移除第一個解決方案中對於條件指令的限制，藉此，條件指令可以指定獨立的目的暫存器與來源暫存器。第二個解決方案需要使用暫存器檔案一個額外的讀出埠，以在單一週期內能讀取條件指令所需的運算元資料數值(即來自暫存器檔案之來源運算元與目的運算元)。因為第二個解決方案不僅需要為額外的讀出埠付出成本，還需要較大數量的位元來指定條件指令與更為複雜的資料路徑，美國專利第7,647,480號專利案係選擇第一個解決方案為其標的。具體來說，此資料路徑需要為來自暫存器檔案之三個輸入路徑提供邏輯處理，並且還可能需要導向邏輯以耦接至此三個路徑中之任何一個。
在此提出的實施例的優點在於，其能使條件指令指定不同於目的暫存器之來源運算元暫存器，並且不需要在暫存器檔案使用一個額外的讀出埠。一般而言，依據本發明之實施例，第1圖微處理器100之硬體指令轉譯器104將一條件執行ISA指令124轉譯為由一個或多個微指令126構成之序列以供執行管線112執行。執行此序列之最後一個微指令126的執行單元424接收到由條件指令124指定之目的暫存器的原本數值，以確認條件是否滿足。前一個
微指令126，或是最後一個微指令126本身，會對來源運算元執行一操作以產生一結果。若是條件不滿足，執行此序列之最後一個微指令126的執行單元424會將此原本數值寫回目的暫存器，而非將結果數值寫入目的暫存器。
在本發明之實施例中，條件ALU指令係一ISA指令124指示微處理器100對一個以上的來源運算元去執行一算數或邏輯操作，以產生一結果並將此結果寫入一目的暫存器。其他種類的條件指令124亦可能被微處理器100之ISA指令集所支持，例如條件分支指令124或是條件載入/儲存指令124，這些指令有別於條件ALU指令124。
由硬體指令轉譯器104回應遭遇到的條件ALU指令124所送出序列中之微指令126的數量與類型，係由兩個特點所定性。第一個特點是，條件ALU指令124是否指定來源運算元之一係被施以預移位操作。在一實施例中，預移位操作舉例來說係包含ARM架構參考手冊第A8-10頁至A8-12頁描述的操作。若是條件ALU指令124指定一預移位操作，硬體指令轉譯器104產生一移位微指令126(在第10圖起標示為SHF)作為序列中之第一個微指令126。此移位微指令126執行此預移位動作以產生一移位結果寫入一暫時暫存器(temporary register)，以提供予序列中後續微指令126之使用。第二個特點是，是否由條件ALU指令124指定之目的暫存器亦是這些來源運算元暫存器之其中之一。若是，硬體指令轉譯器104進行一優化程序來將條件ALU指令124轉譯為一個相較於未指定目的暫存器為來源運算元暫存器其中之一的條件ALU指令124所產生者少
一個微指令126的數量。此程序主要係描述於第21至28圖。
此外，條件ALU指令124指定一個架構條件旗標必須滿足之條件，使微處理器100能執行此條件ALU指令124。此條件ALU指令124會指定架構條件旗標需以ALU操作的結果以及/或一預移位產生的進位旗標(carry flag)進行更新。然而，若是條件不被滿足，架構條件旗標就不會被更新。達成此操作相當複雜，因為硬體指令轉譯器104需將條件ALU指令124轉譯為由多個微指令126構成的序列。具體來說，若是條件被滿足，至少一個微指令126必須寫入此新的條件旗標數值；然而，條件旗標的舊數值可能被位於序列的微指令126用來確認是否條件ALU指令124所指定的條件被滿足，以及/或去執行ALU操作。這些實施例的優點在於，微處理器100運用技巧以確保在條件不被滿足時就不更新條件旗標，且在條件被滿足時才以正確的數值來更新旗標，這包含利用預移位進位旗標值進行更新。
在本發明之微處理器100的實施例中，如第1圖所示，用以保持通用暫存器之暫存器檔案106，所具有的讀出埠僅足夠供暫存器檔案106提供至多二個來源運算元至執行微指令之執行單元424以實現條件ALU指令124。如前揭對應於第1圖之說明內容，本發明之微處理器100的實施例係針對一商用微處理器進行改良。用以保持此商用微處理器之通用暫存器的暫存器檔案具有的讀出埠僅足夠供暫存器檔案提供至多二個來源運算元至執行單元，執行單元
執行此處所稱之微指令126以實現條件ALU指令124。因此，本文所述之實施例特別有利於運用在此商用微處理器的微架構中。如前揭對應於第1圖之說明內容，此商用微處理器原本係設計為x86 ISA，關於指令之條件執行並不是其中的關鍵特徵，因為此處理器係基於累加器，而通常需要一個來源運算元作為目的運算元，因此，此處理器看來並不需要此額外的讀出埠。
在此所述之實施例的一個優點在於，雖然在一些例子中，關聯於由條件ALU指令124所轉譯之兩個微指令的執行會有兩時脈週期之執行延遲，而在一些事例中，關聯於由條件ALU指令124所轉譯之兩個微指令的執行會有三個時脈週期之執行延遲，但各個微指令所執行的操作係相對簡單的，而使管線化架構的實作能夠支援相對較高的核心時脈頻率。
雖然在此所述之實施例中，微處理器100能夠執行ARM ISA與x86 ISA指令，不過本發明並不限於此。本發明之實施例亦可適用於微處理器僅執行單一個ISA指令的情形。此外，雖然在此所述之實施例中，微處理器100係將ARM ISA條件ALU指令轉譯為微指令126，不過此實施例亦可適用於，微處理器執行一個不同於ARM之ISA指令，而同樣在其指令集中包含條件ALU指令的情形。
請參照第9圖，圖中係以一方塊圖進一步詳述第1圖之微處理器100。此微處理器100在第1圖之暫存器檔案106內包含一架構條件旗標暫存器926，此微處理器100並包含第4圖之執行單元424與重排緩衝器422。條件旗
標暫存器926儲存架構條件旗標。在一實施例中，當指令模式指標132指示為ARM ISA，條件旗標暫存器926依據ARM ISA條件旗標的語意儲存數值，而當指令模式指標132指示為x86 ISA，條件旗標暫存器926則是依據x86 ISA條件旗標，即x86 EFLAGS，的語意儲存數值。如前文對應於第5圖之說明內容所述，暫存器檔案106以由暫存器構成之獨立的實體區塊來實現效果較佳；特別是，舉例來說，條件旗標暫存器926可以是一個不同於通用暫存器之暫存器檔案的實體暫存器檔案。因此，即使如下述，條件旗標係提供至執行單元424以執行微指令126，條件旗標暫存器檔案的讀出埠可以是不同於通用暫存器檔案的讀出埠。
條件旗標暫存器926輸出其條件旗標數值至一個三輸入端多工器922之一資料輸入端。此多工器922之一第二資料輸入端亦由重排緩衝器422之適當項目(entry)接收條件旗標結果。此多工器922之一第三資料輸入端亦由一旗標匯流排928接收條件旗標結果。此多工器922選擇適當的資料輸入端之輸入，作為其輸出924提供至執行單元424以執行微指令126讀取條件旗標。此過程在後續段落會有更清楚的描述。雖然本實施例僅描述單一個旗標匯流排928，不過，依據本發明之一實施例，各個能夠產生條件旗標的執行單元424都具有其自己的旗標匯流排928，而各個能夠讀取條件旗標的執行單元424都具有其自己的條件旗標輸入端924。因此，各個不同的執行單元424能夠同時執行不同的微指令126來讀取與/或寫入條件旗標。
旗標匯流排928是第1圖之結果匯流排128的一部分，用以傳送由執行單元424輸出之條件旗標結果。條件旗標結果係寫入重排緩衝器422，更精確來說，是寫入重排緩衝器422內配置給由執行單元424執行之微指令126的項目，而執行單元424執行的結果係被傳送至旗標匯流排928。條件旗標結果同時被旗標匯流排928傳送至多工器922之第三資料輸入端。
第9圖亦以方塊圖顯示由執行單元424輸出於條件匯流排928上的條件旗標數值，以及執行單元424由多工器922接收的條件旗標數值924。條件旗標數值928/924包含ISA條件旗標902、一條件滿足(SAT)位元904、一預移位進位(PSC)位元906、以及一使用移位進位(USE)位元908。當指令模式指標132指示為ARM ISA，ISA條件旗標902包含ARM進位旗標(C)、零旗標(Z)、溢位旗標(V)、與負旗標(N)。當指令模式指標132指示為x86 ISA，ISA條件旗標902包含x86 EFLAGS進位旗標(CF)、零旗標(ZF)、溢位旗標(OF)、符號旗標(SF)、同位旗標(PF)與輔助旗標(AF)。條件旗標暫存器926包含儲存空間提供給ISA條件旗標902、SAT位元904、PSC位元906、與USE位元908。在一實施例中，條件旗標暫存器926分享儲存空間給x86 ISA以及ARM ISA進位旗標、零旗標、溢位旗標、與負旗標/符號旗標。
各個微指令126除了其基本操作(如加、載入/儲存、移位、布林運算的及、分支)外，還指示微指令126是否執行下述三個額外操作中之一個或更多，這些操作即(1)讀
取條件旗標926(在第10圖以下的圖示中標示為RDFLAGS)，(2)寫入條件旗標926(在第10圖以下的圖示中標示為WRFLAGS)，以及(3)產生一進位旗標數值並將其寫入至條件旗標926(在第10圖以下的圖示中標示為WRCARRY)之PSC位元906。在一實施例中，微指令126包含相對應的位元以指示此三個額外的操作。在另一實施例中，微指令126透過微指令126的操作碼指示此三個額外的操作；亦即，依據不同微指令126類型所具有之不同的操作碼，搭配這些微指令類型能夠執行的操作，來指示此三個額外的操作。
若是一執行單元424執行一條件ALU微指令126(在第10圖以下的圖示中，標示為ALUOP CC,CUALUOP CC,NCUALUOP CC)指示其寫入條件旗標926(標示為WRFLAGS)而由執行單元424讀取之條件旗標924滿足微指令126所指定的條件，此執行單元424隨後就會將SAT位元904設定位一；否則，執行單元424就會將SAT位元904清除為零。進一步說明，若是執行單元424執行的任何微指令126指示其去寫入條件旗標926並且此微指令126並非一條件ALU微指令126，執行單元424隨後就會將SAT位元904清除為零。部分條件微指令126係依據ISA條件旗標902(在第10圖以下之圖示中標示為XMOV CC)來指定條件，而部分條件微指令126係依據SAT位元904(在第10圖以下的圖示中標示為CMOV)來指定條件，這在下列段落會有進一步的說明。
若是一執行單元424執行一移位微指令126指示其去
寫入進位旗標(標示為WRCARRY)，執行單元424隨後就會將USE位元908設定為1，並將移位微指令126產生之進位數值寫入PSC位元906；否則，執行單元424會將USE位元908清除為零。進一步說明，若是一執行單元424執行任何指示其去寫入條件旗標926並且並非移位微指令126之微指令126，執行單元424隨後會將USE位元908清除為零。此USE位元908係被一後續的條件ALU微指令126使用，以確認是否以PSC位元數值906的數值更新架構進位旗標902，還是以基於條件ALU微指令126所執行之ALU操作產生的進位旗標之數值來進行更新。此操作在下列段落會有進一步的說明。在另一個實施例中，USE位元908並不存在，但使用硬體指令轉譯器104直接產生USE位元908的功能同等物來做為條件ALU微指令126內的一個指標。
請參照第10圖(包括第10A圖和第10B圖)，圖中係以流程圖說明本發明第1圖之硬體指令轉譯器104轉譯條件ALU指令124之操作的實施例。基本上，第10A圖和第10B圖係描述硬體指令轉譯器104對條件ALU指令124解碼以確認其類型，以將其轉譯至適當的微指令126序列供執行管線112執行的方式。具體來說，硬體指令轉譯器104確認條件ALU指令124是否更新架構條件旗標902、是否對一來源運算元執行一預移位動作、是否使用進位旗標作為ALU操作之一輸入、以及ALU操作是一進位更新或是非進位更新的操作。此操作在下述進一步說明時，將標示該ALU操作僅更新架構條件旗標902之一子集或是更新全
部的架構條件旗標902。此流程始於步驟1002。
在步驟1002，硬體指令轉譯器104遇到一條件ALU指令124，對其解碼，並將其轉譯為適當的微指令126序列，如步驟1024、1026、1034、1036、1044、1054與1056所述。條件ALU指令124指示微處理器100在一個或多個來源運算元執行一算術或邏輯操作以產生一結果，並將此結果寫入目的暫存器。由條件ALU指令124所指定之ALU操作的部分類型使用架構進位旗標902作為輸入(如加入進位(add with carry))，雖然大多數的類型並不這樣做。條件ALU指令124亦指定一條件對應於ISA的架構條件旗標902。若是架構條件旗標902滿足此指定條件，微處理器100就會執行條件ALU指令124，亦即執行ALU操作並將結果寫入目的暫存器。否則，微處理器100就會將條件ALU指令124視為一不操作(no-op)指令；具體來說，微處理器100就不會改變目的暫存器內的數值。此外，條件ALU指令124可將架構條件旗標902指定為係依據ALU操作的結果來更新，或是不會被更新。不過，即使條件ALU指令124將架構條件旗標902指定為會被更新，若是架構條件旗標902不滿足指定條件，微處理器100就不會變更架構條件旗標902內的數值。最後，條件ALU指令124可額外將ALU操作之來源運算元其中之一指定為要被預移位，請一併參照步驟1012之敘述。在一實施例中，被硬體指令轉譯器104轉譯之條件ALU指令124係ARM ISA指令。具體來說，在一實施例中，如第10圖所示，ARM ISA資料處理指令與乘法指令係由硬體指令轉譯器104進行轉
譯。在一實施例中，這些指令包含但不限於：AND、EOR、SUB、RSB、ADD、ADC、SBC、RSC、TST、TEQ、CMP、CMN、ORR、ORN、MOV、LSL、LSR、ASR、RRX、ROR、BIC、MVN、MUL、MLA、以及MLS指令。在步驟1024、1026、1034、1036、1044、1054與1056中，為說明起見，相關類型的ARM ISA條件ALU指令124係顯示於第一行，硬體指令轉譯器104轉譯條件ALU指令124所產生之微指令126係顯示於後續行。下標“CC”顯示此指令124係一條件指令。此外，ALU操作的類型係以所指定的來源與目的運算元為例。程式設計者可將一目的暫存器指定為提供一來源運算元之暫存器為同一者；在此情況下，硬體指令轉譯器104係配置來利用此情況且優化微指令126序列以利於條件ALU指令124之轉譯。此特徵係描述於第21圖。接下來進入步驟1004。
在步驟1004中，硬體指令轉譯器104確認條件ALU指令124是否將架構條件旗標902指定為需要由條件ALU指令124進行更新。也就是說，在一些情況下，程式設計者可選擇依據ALU操作的結果來更新架構條件旗標902之條件ALU指令124的方式，而在其他情況下，程式者可選擇無論ALU操作的結果為何，都不更新架構條件旗標902之條件ALU指令124的方式。在ARM ISA組合語言中，指令下標“S”係指示架構條件旗標902是要被更新的，在第10圖以下之圖示係採用此習慣用法。舉例來說，步驟1044將ARM ISA條件ALU指令124標示為“ALUOP S”以表示架構條件旗標902是要被更新的，而步驟1024將
ARM ISA條件ALU指令124標示為“ALUOP”(亦即，差異在於“S”)則表示架構條件旗標902不要被更新。若條件ALU指令124將架構條件旗標902指定為要更新，流程就會前進至步驟1042；否則就會前進至步驟1012。
在步驟1012中，硬體指令轉譯器104確認條件ALU指令124的種類是否會對於ALU操作運算元之其中一者指定一預移位動作。此預移位動作可以由一立即欄進行以產生一常數來源運算元，或是此預移位動作可以由來自由暫存器提供之一來源運算元而進行。此預移位動作的數量可以指定為條件ALU指令124內之一常數。此外，在使用暫存器移位運算元的情況下，預移位動作數量可以由暫存器內的數值所指定。在ARM ISA的情況下，將一立即數值依據一立即移位量所進行一預移位動作而產生一常數來源運算元將視為一修改後的立即常數。預移位操作產生一進位旗標數值。對於某些類型的ALU操作而言，架構進位旗標902係以由移位操作所產生之進位旗標數值進行更新，不過對於一些類型之ALU操作而言，架構進位旗標902係以由ALU操作產生之進位旗標數值來進行更新。然而，由預移位動作產生之進位旗標數值並不被用來確認條件ALU指令124所指定之條件是否被滿足，更明確的說，所使用的是當前的架構進位旗標902。值得注意的是，ARM ISA MUL、ASR、LSL、LSR、ROR、與RRX指令並不能指定一預移位操作，其處理過程會在步驟1024、1026或1044進行描述。此外，在MOV與MVN指令指定一修正後的立即常數運算元之情形可指定一預移位操作，不過在
MOV與MVN指令並不指定一修正後的立即常數運算元(即指定一暫存器運算元)之情形下，就不會指定一預移位操作，其處理過程會在步驟1024、1026或1044進行描述。如前述，此預移位動作可由一立即欄進行以產生一常數來源運算元，或者此預移位動作可由暫存器提供之一來源運算元而進行。若是條件ALU指令124指定一預移位動作，流程會前進至步驟1032；否則流程就會前進至步驟1022。
在步驟1022中，硬體指令轉譯器104確認條件ALU指令124是否指定一使用進位旗標的ALU操作。使用進位旗標之ARM ISA指令124，舉例來說，包括帶進位加法(add with carry,ADC)、反向帶進位減法(reverse subtract with carry,RSC)、以及帶進位減法(subtract with carry,SBC)指令，以及指定一移位暫存器運算元且使用進位旗標以進行移位操作之指令，也就是RRX移位類型的指令。若是條件ALU指令124指定使用進位旗標之ALU操作則流程前進置步驟1026；反之則前進至步驟1024。
在步驟1024，硬體指令轉譯器104將非旗標更新、非預移位、非使用進位之條件ALU指令124轉譯為第一與第二微指令126，也就是(1)一ALU操作微指令126(標示為ALUOP)；以及(2)一條件移動微指令126(標示為XMOV)。在步驟1024之一實例中，條件ALU指令124指定一第一來源暫存器(R1)與一第二來源暫存器(R2)，並在第一來源暫存器與第二來源暫存器上執行一ALU操作(標示為ALUOP)以產生一結果，以及一用以條件寫入此
結果之目的暫存器(RD)。ALUOP微指令126與條件ALU指令124指定相同的ALU與來源運算元。ALUOP微指令126在兩個來源運算元上執行ALU操作並將結果寫入一暫時暫存器(標示為T2)。條件移動微指令126與條件ALU指令124指定相同的狀態。條件移動微指令126接收暫時暫存器中由算ALUOP微指令126寫入之數值，並接收舊的、或當前之目的暫存器(RD)的數值。條件移動微指令126接收條件旗標924並確認這些旗標是否滿足條件。若是滿足條件，條件移動微指令126將暫時暫存器的數值寫入目的暫存器(RD)，否則就將舊的目的暫存器的數值寫回目的暫存器。值得注意的是，雖然本實施例指定兩個來源暫存器運算元，不過本發明並不限於此，這些來源運算元中的一個可以是指定於一條件ALU指令124之立即欄中的常數運算元，而非由暫存器所提供。微指令126的執行在第20圖會有更進一步的說明。在第10A及10B圖及後續圖示中使用之“舊的”用語，係指此旗標或目的暫存器數值，除非另外特別指明，否則是指執行單元424在執行微指令126時所接收的數值。前述說明也可以表示至當前數值。對目的暫存器而言，舊的或是當前的數值係由第1圖之導向結果匯流排(forwarding result bus)、重排緩衝器422、或是架構暫存器檔案106接收。對旗標而言，如關於第9圖之敘述，舊的或是當前的數值係由導向匯流排(forwarding flag bus)928、重排緩衝器422、或是架構條件旗標暫存器926所接收。此流程終止於步驟1024。
在步驟1026中，硬體指令轉譯器104將非旗標更新、
非預移位、使用進位之條件ALU指令124轉譯為第一與第二微指令126，即(1)一使用進位ALU操作微指令126(標示為ALUOPUC)；以及(2)一條件移動微指令126(標示為XMOV)。在步驟1026之一實例中，條件ALU指令124係類似於步驟1024所描述者，除了所指定之ALU操作係使用進位旗標。這兩個微指令126亦類似於步驟1024所描述者；不過，ALUOPUC微指令126亦接收條件旗標924以獲得進位旗標之當前數值，並應用於使用進位ALU操作中。微指令126的執行係詳述於第19圖。此流程終止於步驟1026。
在步驟1032中，硬體指令轉譯器104確認條件ALU指令124是否指定一ALU操作以使用進位旗標。若是ALU操作使用進位旗標，流程會進行至步驟1036；反之則前進至步驟1034。
在步驟1034中，硬體指令轉譯器104將非旗標更新、預移位、非進位使用之條件ALU指令124轉譯為第一、第二與第三微指令126，亦即(1)一移位微指令126(標示為SHF)；(2)一ALU操作微指令126；以及(3)一條件移動微指令126。在步驟134之一實例中，條件ALU指令124係類似於步驟1024所描述者；不過，此條件ALU指令124亦指定一具有一移位量之預移位操作於第二來源運算元(R2)，在步驟1034之實施例中，此移位量係儲存於由條件ALU指令124所指定之一第三來源暫存器(R3)。不過，若是條件ALU指令124的類型係將移位量指定為指令124內之一常數，第三來源暫存器就不會被使用。此可能產生
之預移位操作與條件ALU指令124的列表可特定為，包含但不限於，邏輯左移(logical shift left,LSL)、邏輯右移(logical shift right,LSR)、算術左移(arithmetic shift right,ASR)、右轉(rotate right,ROR)、以及擴展右轉(rotate right with extend,RRX)。在一實施例中，硬體指令轉譯器104輸出一移位微指令126以確保移位數值係依據ARM ISA的語意所產生，舉例來說，尤其是指ARM架構參考手冊中對應於個別ARM指令的描述，以及例如是第A8-10至A8-12、與第A5-10至A5-11頁的內容。此移位微指令126與條件ALU指令124係指定相同的預移位操作，此移位微指令126亦與條件ALU指令124指定相同的第二來源運算元R2與第三來源運算元R3。此移位微指令126對第二來源運算元R2執行具有一移位量之移位操作，並將結果寫入一暫時暫存器(標示為T3)。雖然在步驟1034中，由於條件ALU指令124將架構條件旗標902指定為不更新，故移位微指令126產生之條件旗標數值不會被使用，不過，舉例來說，在步驟1056中，移位微指令126產生之移位旗標數值則會被使用，這會在下列段落有進一步的說明。此外，預移位操作會需要將舊的移位旗標旋轉至移位後的結果數值；舉例來說，擴展右轉(RRX)預移位操作將進位指標移位至結果中之最高有效位元。在此情況下，雖未見於第10A及10B圖(除了步驟1056)，移位微指令126也會讀取條件旗標924以取得當前的進位旗標數值。ALUOP微指令126係類似於步驟1024所描述者；然而，此ALUOP微指令126係接收暫時暫存器T3的數值，而非第二來源
運算元R2，並且執行ALU操作於第一來源運算元R1與暫時暫存器T3以產生結果寫入暫時暫存器T2。XMOV微指令126係類似於步驟1024所描述者。微指令126的執行在第18圖會有更詳細的說明。此流程終止於步驟1034。
在步驟1036中，硬體指令轉譯器104將非旗標更新、預移位、使用進位之條件ALU指令124轉譯為第一、第二與第三微指令126，亦即(1)一移位微指令126；(2)一使用進位ALU操作微指令126；以及(3)一條件移動微指令126。在步驟1036的實例中，條件ALU指令124係類似於步驟1034所述者，除了此指令124所指定之ALU操作使用係使用進位旗標。此三個微指令126係類似於步驟1034所描述者；不過，ALUOPUC微指令126亦接收條件旗標924以取得進位旗標之當前數值以使用於進位使用ALU操作。微指令126的執行在第17圖中會有更詳細的描述。此流程終止於步驟1036。
在步驟1042，硬體指令轉譯器104確認條件ALU指令124之類型是否對ALU操作運算元其中之一指定一預移位。若是條件ALU指令124指定一預移位，流程會前進到步驟1052；否則，流程會前進到步驟1044。
在步驟1044中，硬體指令轉譯器104將旗標更新、非預移位之條件ALU指令124轉譯為第一與第二微指令126，亦即：(1)一條件ALU操作微指令126(標示為ALUOP CC)；以及(2)一條件移動微指令126(標示為CMOV)。在步驟1044之實例中，條件ALU指令124係類似於步驟1024之條件ALU指令124，除了本實施例係更新架構條件旗標
902。條件ALU微指令126與條件ALU指令124係指定相同的條件與來源運算元。條件ALU操作微指令126對兩個來源運算元執行ALU操作，並且將結果寫入一暫時暫存器(標示為T2)。此外，條件ALU操作微指令126接收架構條件旗標902並確認其是否滿足條件。此外，條件ALU操作微指令126寫入條件旗標暫存器926。具體來說，條件ALU操作微指令126寫入SAT位元904以指示架構條件旗標902是否滿足條件。此外，若是條件不滿足，條件ALU操作微指令126將舊的條件旗標數值寫入架構條件旗標902；反之，若是條件滿足，條件ALU操作微指令126就依據ALU操作之結果更新架構條件旗標902。此架構條件旗標902的更新數值係相關於ALU操作的類型。也就是說，對於部分種類之ALU操作，所有的架構條件旗標902都會依據ALU操作的結果以新數值更新；反之，對於部分種類之ALU操作，一些架構條件旗標902(在一實施例中，為Z與N旗標)係依據ALU操作的結果以新數值更新，不過舊的數值會保留給其他的架構條件旗標902(在一實施例中，為V與C旗標)。架構條件旗標902的更新在第14圖中會更詳細的說明。條件移動(CMOV)微指令126接收由ALUOP微指令126寫入暫時暫存器(T2)的數值，並接收目的暫存器(RD)之舊的或是當前的數值。條件移動(CMOV)微指令126接收條件旗標924，並且檢驗SAT位元904以確認條件ALU操作微指令126是否指示架構條件旗標902滿足條件。若是條件滿足，條件移動(CMOV)微指令126將暫時暫存器的值寫入目的暫存器，否則就將舊
的目的暫存器的值寫回目的暫存器。微指令126的執行在第14圖中會有更詳細的說明。值得注意的是，步驟1044(以及步驟1054與1056)所產生之條件ALU操作微指令126所執行之ALU操作，可以是一個使用條件旗標(類似於步驟1026與1036所描述者)之ALU操作，而由於微指令126讀取旗標(如RDFLAGS指標)，執行單元424具有進位旗標以執行此使用進位ALU操作。此流程終止於步驟1044。
在步驟1052中，硬體指令轉譯器104確認條件ALU指令124是否指定一屬於會更新架構進位旗標902之類型之ALU操作。對於硬體指令轉譯器104而言，區分是否會更新架構進位旗標902是必要的，因為若是ALU操作不更新架構進位旗標902，預移位動作所產生之進位旗標數值，而非基於ALU操作所產生之條件旗標數值，就必須被用於更新架構進位旗標902。在一實施例中，指定一不更新架構進位旗標902之ALU操作，但指定一預移位操作之ARM ISA指令124，係包含但不限於AND、BIC、EOR、ORN、ORR、TEQ與TST，以及MOV/MVN指令124，這些指另透過一非零旋轉數值(non-zero rotation value)指定一調整過的立即常數。若是ALU操作更新此架構進位旗標902，此流程會前進至步驟1054；反之則前進至步驟1056。
在步驟1054中，硬體指令轉譯器104將旗標更新、預移位、進位使用之條件ALU指令124轉譯為第一、第二與第三微指令126，亦即：(1)一移位微指令126；(2)一條件進位更新ALU操作微指令126(標示為CU ALUOP CC)；
以及(3)一條件移動微指令126。在步驟1054之一實例中，條件ALU指令124係類似於步驟1034所描述者；然而，此條件ALU指令124亦將架構條件旗標902指定為要被更新。移位微指令126係類似於步驟1034所描述者。條件進位更新ALU操作微指令126與條件ALU指令124係指定相同的條件。條件進位更新ALU操作微指令126在第一來源運算元R1與暫時暫存器T3執行ALU操作，並將結果寫入一暫時暫存器(標示為T2)。此外，條件進位更新ALU操作微指令126接收架構條件旗標902並確認其是否滿足條件。此外，條件進位更新ALU操作微指令126寫入條件旗標暫存器926。具體來說，條件進位更新ALU操作微指令126寫入SAT位元904以指示是否架構條件旗標902滿足條件。此外，若是條件不被滿足，條件進位更新ALU操作微指令126將舊的條件旗標數值寫入架構條件旗標902；反之，若是條件滿足，條件進位更新ALU操作微指令126依據ALU操作的結果來更新架構條件旗標902。架構條件旗標902的更新在第16圖會有更詳細的說明。條件移動(CMOV)微指令126係類似於步驟1044所描述者。此流程終止於步驟1054。
在步驟1056中，硬體指令轉譯器104將旗標更新、預移位、非進位更新之條件ALU指令124轉譯為第一、第二與第三微指令126，亦即(1)一移位微指令126；(2)一條件非進位更新ALU操作微指令126(標示為NCUALUOP CC)；以及(3)一條件移動微指令126。在步驟1056之實例中，條件ALU指令124係類似於步驟1054所描述者；不
過，此條件ALU指令124係指定一非進位更新ALU操作。因此，當條件滿足時，架構進位旗標902係以預移位旗標數值進行更新。移位微指令126係類似於步驟1034所描述者；不過，此微指令126會讀取與寫入條件旗標暫存器926。具體來說，此移位微指令126會：(1)將預移位操作所產生之條件旗標數值寫入PSC位元906；(2)設定USE位元908以指示條件非進位更新ALU操作微指令126使用PSC906來更新架構進位旗標902；以及(3)將舊的架構條件旗標902寫回條件旗標暫存器926，藉此，條件非進位更新ALU操作微指令126可評估架構條件旗標902之舊數值，來確認其是否滿足條件。條件非進位更新ALU操作微指令126與條件ALU指令124係指定相同的條件。此條件非進位更新ALU操作微指令126在來源運算元R1與暫時暫存器T3執行ALU操作並將結果寫入一暫時暫存器(標示為T2)。再者，條件非進位更新ALU操作微指令126接收架構條件旗標902並且確認其是否滿足條件。此外，條件非進位更新ALU操作微指令126係寫入條件旗標暫存器926。具體來說，條件非進位更新ALU操作微指令126係寫入SAT位元904以指示架構條件旗標902是否滿足條件。此外，若是條件不滿足，條件非進位更新ALU操作微指令126將舊的條件旗標數值寫入架構條件旗標902；反之，若是條件被滿足，條件非進位更新ALU操作微指令126則是基於ALU操作的結果更新架構條件旗標902。具體來說，架構溢位(V)旗標902係以舊的溢位旗標數值寫入。此外，在USE位元908的指示下，架構進位旗標902
係以位於PSC位元906之預移位進位旗標數值進行更新，否則就以舊的進位旗標數值924進行更新。架構條件旗標902之更新在第15圖會有更詳細的說明。CMOV微指令126係類似於步驟1044所描述者。在另一實施例中，USE位元908並不存在，並且硬體指令轉譯器104係直接產生USE位元908之功能同等物作為條件非進位更新ALU操作微指令126之一指標。執行單元424檢測此指標以確認是利用位於PSC位元906之預移位進位旗標數值還是利用舊的進位旗標數值924來更新架構進位旗標902。此流程終止於步驟1056。
在一實施例中，硬體指令轉譯器104係配置來產生且提供一調整過的立即常數而非輸出一移位微指令126來進行此操作。在此實施例中，處理程序係類似於步驟1024、1026與1044所描述者，而非步驟1034、1036與1054/1056。此外，在此實施例中，硬體指令轉譯器104亦產生且由預移位動作提供進位旗標數值供條件ALU操作微指令126用於更新架構進位旗標902。
請參照第11圖，圖中係以一流程圖顯示本發明第4圖執行單元424執行一移位微指令126之操作。此流程始於步驟1102。
在步驟1102中，第4圖執行單元424中的一者接收到一移位微指令126，例如在第10圖所描述且由硬體指令轉譯器104回應遭遇到條件ALU指令124而產生之微指令。此執行單元424亦接收由微指令126所指定之來源運算元，包含條件旗標數值924，這些條件旗標數值924可能
被或不被微指令126所使用。接下來進行至步驟1104。
在步驟1104中，執行單元424執行由移位微指令126所指定之移位操作，此移位操作係執行於由移位微指令126所指定之運算元上以產生一結果，並將此結果輸出至結果匯流排128。在一實施例中，此移位操作可包括但不限於一邏輯向左(LSL)、邏輯向右(LSR)、算數向右(ASR)、右轉(ROR)、以及擴展右轉(RRX)。此外，此執行單元424係基於移位操作的結果產生新的條件旗標數值。具體來說，執行單元424係基於移位操作的結果產生一進位旗標數值。在一實施例中，在邏輯向左(LSL)移位操作的情況下，進位旗標數值為一擴展數值(extended value)之第N個位元，此擴展數值為M個最低有效位元零串連左移後的運算元(M least significant bit zeroes concatenated with the operand being left-shifted)，其中N是原始運算元的位元數量，M是所指定的正移位量；在邏輯向右(LSR)移位操作的情況下，進位旗標數值係一擴展數值之第(M-1)個位元，而此擴展數值係原始運算元零擴展(M+N)個位元，其中M是特定正移位量，N是原始運算元的位元數；在算數向右(ASR)移位操作的情況下，進位旗標數值係一擴展數值之第(M-1)個位元，此擴展數值係原始運算元符號擴展(sign-extended)(M+N)個位元，其中M是特定正移位量，N是原始運算元的位元數；在右轉(ROR)移位操作的情況下，進位旗標數值係運算元右轉後之結果的第(N-1)個位元，此運算元係依據特定非零移位量(specified non-zero shift amount)模(mod)N進行右轉，其中N是原始運算元的
位元數；在擴展向右(RRX)移位操作的情況下，進位旗標數值係原始運算元之位元零。接下來進行至步驟1106。
在步驟1106中，執行單元424確認由硬體指令轉譯器104輸出之移位微指令126是否指示執行單元424應寫入進位旗標，如同第10B圖之步驟1056中的指令WRCARRY。具體來說，此移位微指令126指示位於旗標匯流排輸出928之PSC位元906應寫入由移位操作產生之進位旗標數值寫入，而USE位元908應被設定，以使隨後的條件非進位更新ALU操作微指令126生效以有條件地將PSC位元906數值寫入架構進位旗標902。若是執行單元424應該寫入進位旗標，流程會前進至步驟1114；否則，流程就會前進至步驟1108。
在步驟1108中，執行單元424確認由硬體指令轉譯器104輸出之移位微指令126是否指示執行單元424應寫入條件旗標(標示為WRFLAGS)。雖然在移位微指令126未指示應寫入PSC位元906(標示為WRCARRY)之情況下，第10圖中沒有任何一個移位微指令指示執行單元424應寫入條件旗標，但硬體指令轉譯器104在轉譯其他ISA指令124時還是會產生此一移位微指令126。若是執行單元424應寫入條件旗標，流程會前進到步驟1112；否則就會終止。
在步驟1112，執行單元424輸出數值到旗標匯流排928上來將PSC位元906、USE位元908、與SAT位元904清除為零，並且將步驟1104所產生之新的架構條件旗標902數值寫入架構條件旗標902。此流程終止於步驟1114。
在步驟1114，執行單元424輸出數值到旗標匯流排928
上以將步驟1112所產生之進位旗標數值寫入PSC位元906、設定USE位元908為一、將SAT位元904清除為零、並且以步驟1102所接收到之舊的架構條件旗標902寫入數值架構條件旗標902。此流程終止於步驟1114。
請參照第12圖(包括第12A圖和第12B圖)，圖中顯示一流程圖描述本發明第4圖執行單元424執行一條件ALU微指令126之操作。此流程始於步驟1202。
在步驟1202中，第4圖執行單元424之其中一者接收到一條件ALU微指令126，如第10圖所述由硬體指令轉譯器104回應遇到之一條件ALU指令124所產生微指令126之情形。此執行單元424亦接收由微指令指定之來源運算元，包含條件旗標數值924，而不論其是否會被微指令126使用到。需瞭解的是，執行單元424也會依據類似於第12圖描述的處理程序，而排除其中步驟1209、1212、1214與1216之執行動作，來執行非條件ALU微指令126，此微指令可以是第10圖所述由硬體指令轉譯器104回應遇到一條件ALU指令124所產生之條件微指令。此外，執行條件ALU微指令126之執行單元424與執行相關移位微指令126以及/或XMOV/CMOV微指令126之執行單元424可以相同或是不同。接下來流程前進至步驟1204。
在步驟1204，執行單元424對由條件ALU微指令126所指定之運算元，執行由條件ALU微指令126所指定之ALU操作，以產生一結果並將此結果輸出至結果匯流排128。此外，執行單元424亦基於ALU操作之結果產生新的架構條件旗標902數值。若ALU操作使用進位旗標，執
行單元424就使用所接收之架構進位旗標924之舊的數值，而非由ALU操作所產生之新的進位旗標數值。接下來流程前進至步驟1206。
在步驟1206中，執行單元424確認由步驟1202接收之架構條件旗標924是否滿足此指定條件。此確認結果在後續步驟1212與1214中會被使用。接下來流程前進至步驟1208。
在步驟1208中，執行單元424確認條件ALU微指令126是否指示執行單元424寫入條件旗標暫存器926，如同第10A及10B圖許多步驟中之指令WRFLAGS。若是，流程前進至步驟1214；否則，流程前進至步驟1209。
在步驟1209中，若是步驟1206確認結果為條件滿足，流程前進至步驟1211；否則，流程前進至步驟1212。
在步驟1211中，由於條件滿足，執行單元424輸出步驟1204產生之結果至結果匯流排128。不過，條件ALU微指令126並不更新條件旗標暫存器926，因為條件ALU微指令126係指定為不去更新架構條件旗標902。如前述，由執行單元424輸出至結果匯流排128/928之結果與條件旗標數值係傳送至執行管線112之其他執行單元424，並且被寫入重排緩衝器422相關於條件ALU微指令126之項目。需要瞭解的是，即使微指令126係特定為不去更新架構條件旗標902，執行單元424仍然輸出一些數值至旗標結果匯流排928以寫入重排緩衝器422相關於條件ALU微指令126之項目，不過這些數值將不會由重排緩衝器422引退至目的暫存器106與/或條件旗標暫存器926。這也就
是說，是否寫入重排暫存器422之項目的數值最終會被引退之確認動作，是由執行管線112之引退單元基於微指令126的類型、例外事件出現、分支誤預測、或是其他無效事件來進行，而非由執行單元424本身來進行。此流程終止於步驟1211。
在步驟1212中，執行單元424輸出第一來源運算元至結果匯流排128。值得注意的是，在條件不被滿足時，第10A及10B圖所描述之多種條件ALU微指令126並不使用此輸出第一來源運算元。具體來說，第10A及10B圖之XMOV與CMOV微指令126會寫回舊的目的暫存器數值而非暫時暫存器T2的數值。然而，在第21A及21B圖及其後續圖示的說明中，對於其他格式之條件ALU指令124的轉譯而言，即相同來源目的條件ALU指令124(或是其他ISA指令124)，硬體指令轉譯器104於產生條件ALU微指令126時，其中第一來源運算元也是ISA指令124指定之目的暫存器，以在條件不被滿足時寫回原本之目的暫存器的數值。如步驟1211所述，條件ALU微指令126並不更新條件旗標暫存器926因為條件ALU微指令126係指定為不去更新架構條件旗標902。此流程終止於步驟1212。
在步驟1214中，若是步驟1206確認條件被滿足，流程會前進至步驟1218；否則，流程會前進至步驟1216。
在步驟1216中，執行單元424輸出第一來源運算元，清除USE位元908、PSC位元906、與SAT位元904為零，以及輸出由步驟1202接收之舊的架構條件旗標924數值至旗標匯流排928，以能夠在不調整架構條件旗標902的數
值之情況下，將條件ALU指令124整體視為一不操作指令來執行(亦即不去執行條件ALU指令124)。此流程終止於步驟1216。
在步驟1218中，執行單元424確認條件ALU微指令126是否指定一進位更新ALU操作。在一實施例中，執行單元424對條件ALU微指令126之操作碼進行解碼，以做出確認結果。在另一實施例中，硬體指令轉譯器104確認ALU操作是否是第10A圖步驟1052之進位更新操作，並據此提供一指標至執行單元424。在一實施例中，非進位更新ALU操作包含但不限於由AND、BIC、EOR、ORN、ORR、TEQ、TST、MUL、MOV、MVN、ASR、LSL、LSR、ROR、與RRX ARM ISA指令124所指定之操作。若是ALU操作係進位更新操作，流程前進至步驟1222；否則流程前進至步驟1224。
在步驟1222，執行單元424輸出步驟1204產生的結果，清除USE位元908與PSC位元906為零，設定SAT位元904為一，以及輸出步驟1204產生之新的架構條件旗標數值至旗標匯流排928。值得注意的是，不更新溢位旗標但指定一進位更新ALU操作(如ASR、LSL、LSR、ROR、與RRX操作)之條件ALU微指令126的處理過程與步驟1222所描述者有些許不同。尤其是，執行單元424輸出舊的V旗標數值而非新的V旗標數值。此流程終止於步驟1222。
在步驟1224，執行單元424檢驗USE位元908。若USE位元908被設定為一，流程會前進至步驟1228；否則，
流程就會前進至步驟1226。在另一實施例中，如上文/下文所述，USE位元908並不存在，而執行單元424則是檢測條件ALU微指令126內之指標，以確認是否以PSC位元906內之預移位進位旗標數值來更新架構進位旗標902，還是使用舊的進位旗標數值924。
在步驟1226中，執行單元424輸出步驟1204產生之結果、清除USE位元908與PSC位元906為零、設定SAT位元904為一，以及以下列方式輸出架構條件旗標至旗標匯流排928：C旗標與V旗標係寫入由步驟1202所接收之舊的C旗標與V旗標數值；N旗標與Z旗標係分別以步驟1204所產生之新的N旗標與Z旗標數值做寫入。此流程終止於步驟1226。
在步驟1228中，執行單元424輸出步驟1204產生的結果，清除USE位元908與PSC位元906為零，設定SAT位元904為一，以及以下列方式輸出架構條件旗標至旗標匯流排928：C旗標寫入由步驟1202所接收之PSC位元906的數值；V旗標寫入由步驟1202所接收之舊的V旗標數值；N旗標與Z旗標分別寫入步驟1204所接收之新的N旗標與Z旗標數值。此流程終止於步驟1228。
在一實施例中，輸出於旗標匯流排928之數值會因為依據指令模式指標132指示為x86或ARM而有不同，因此，執行單元424會以不同方式執行條件ALU微指令126。具體來說，若是指令模式指標132指示為x86，執行單元424就不去區分ALU操作模式是進位更新或是非進位更新、不考慮USE位元908、以及利用x86語意來更新條
件碼旗標。
請參照第13圖，圖中顯示本發明第4圖執行單元424執行一條件移動微指令126之操作。此流程起始於步驟1302。
在步驟1302，第4圖執行單元424之其中一者接收到一條件移動微指令126，如第10圖所述由硬體指令轉譯器104回應遇到一條件ALU指令124所產生微指令(標示為CMOV或XMOV)之情形。此執行單元424亦接收微指令126所指定之來源運算元，包含條件旗標數值924，無論其是否會被微指令126所使用。接下來前進至步驟1304。
在步驟1304，執行單元424對微指令126進行解碼以確認其是否為一個XMOV微指令126或是一個微指令126。如果是CMOV微指令126，流程前進至步驟1308；否則流程前進至步驟1306。
在步驟1306，執行單元424確認步驟1302接收到的架構條件旗標902並確認是否滿足條件。接下來前進至步驟1312。
在步驟1308，執行單元424檢驗由步驟1302接收到的SAT位元904並由其確認條件是否滿足，如同一寫入SAT位元904之相對應條件ALU微指令126在之前所做的確認，如第10圖之步驟1044、1054、與1056所述。接下來流程前進至步驟1312。
在步驟1312，若是步驟1306或1308確認條件滿足，流程就會前進至步驟1316；否則就會前進至步驟1314。
在步驟1314，執行單元424輸出第一來源運算元之數
值至結果匯流排128。在第10圖中，第一來源運算元的數值係舊的目的暫存器數值，以能夠在條件不被滿足且不變更目的暫存器之數值的情況下，有利於將條件ALU指令124整體視為一不操作指令(即不去執行條件ALU指令124)來執行。此流程終止於步驟1314。
在步驟1316中，執行單元424輸出第二來源運算元之數值至結果匯流排128。如第10圖所示，此第二來源運算元之數值係由相關之條件ALU微指令126寫入暫時暫存器的數值，以利於在預設條件滿足之情況下，透過將結果寫入目的暫存器，以協助條件ALU指令124之執行。此流程終止於步驟1316。
請參照第14圖，圖中係以一方塊圖顯示本發明第1圖之執行管線112執行一條件ALU指令124之操作。具體來說，此條件ALU指令124係一旗標更新、非預移位、條件ALU之操作ISA指令124。硬體指令轉譯器104係將此指令124轉譯為第10圖之步驟1044的微指令126。第4圖之暫存器配置表402產生附屬資訊給位於暫時暫存器T2之CMOV微指令126以及由條件ALUOP微指令126寫入之條件旗標暫存器926的數值等等。指令調度器404將微指令126分派至第4圖中適當的保留站406。當微指令126可取得所有來源運算元的數值時(無論是從導向匯流排(forwarding bus)128、重排緩衝器(ROB)422、或是暫存器檔案106)，指令發送單元408確認一微指令126已完成由其保留站406發送至相對應執行單元以供執行之準備。此微指令126係依據第12圖(包括第12A及12B圖)與13圖之
描述內容來執行。
執行單元424從保留站406接收步驟1044所產生之條件ALUOP微指令126、從第1圖之暫存器檔案106之暫存器R1與R2接收來源運算元的數值、以及依據第12A圖之步驟1202從第9圖之條件旗標暫存器926(或是從導向匯流排128與/或ROB422)接收條件旗標924。執行單元424對暫存器R1與R2執行ALU操作(若是此ALU操作是使用進位操作，則對所接收的C旗標902執行此操作)以產生一結果，此結果係依據步驟1204寫入暫時暫存器T2。此外，(1)若是架構條件旗標902並不滿足指定的條件(在第14圖中標示為NOT SATISFIED)，執行單元424依據第12B圖之步驟1216產生新的條件旗標928數值以寫入條件旗標暫存器926；(2)若是架構條件旗標902滿足指定的條件而ALU操作係非進位更新之操作(在第14圖中標示為NCUALUOP SAT)，執行單元424依據第12圖之步驟1226產生新的條件旗標928數值以寫入條件旗標暫存器926；並且(3)若是架構條件旗標902滿足指定的條件並且ALU操作係進位更新之操作(在第14圖中標示為CU ALUOP SAT)，執行單元424依據第12圖之步驟1222產生新的條件旗標928數值以寫入條件旗標暫存器926。暫時暫存器T2的數值與條件旗標928係提供於導向匯流排128供CMOV微指令126利用，在並非來自導向匯流排128的情況下寫入重排緩衝器422之項目供CMOV微指令126利用，並且在並非來自向匯流排128或重排緩衝器422的情況下，除了在例外事件出現、分支誤預測、或是其他無效
事件被CMOV之情形下係最終引退至適當的架構狀態而被微指令126所利用。尤其是，第9圖之多工器922將操作而選擇適當的條件旗標924提供給執行單元424。
執行單元424接收步驟1044之CMOV微指令126，暫時暫存器T2與目的暫存器(RD)之來源運算元數值，以及依據第13圖之步驟1302所產生之條件旗標924。依據第13圖之步驟1316與1314，當SAT位元904被設定時，執行單元424輸出暫時暫存器T2之來源運算元的數值，當SAT位元904被清除時，執行單元424輸出目的暫存器RD之來源運算元的數值。此結果數值係提供於導向匯流排128供後續微指令126所利用，並寫入重排暫存器422之項目，最後在除了例外事件出現、分支誤預測、或是其他無效事件之外，被引退至其適當的架構狀態而被微指令126所利用。
如步驟1222所述，旗標更新條件ALU指令124指定一進位更新ALU操作，但不更新溢位旗標，如ARM ISA ASR、LSL、LSR、ROR、與RRX指令124，這些指令124之處理程序與第14圖所示有些不同。尤其是，執行單元424輸出舊的V旗標數值而非新的V旗標數值。最後，如前述，旗標更新ARM ISA MUL以及MOV/MVN(暫存器)指令124均屬非進位更新指令並且無法指定一預移位操作，因而係以步驟1044之程序處理。在第12B圖之步驟1226有更明確的說明。
在前文中可發現，ALU操作微指令126係透過SAT位元904指示CMOV微指令126是否舊的條件旗標902滿
足指定條件，藉以使ALU操作微指令126替代條件旗標902之舊的數值，並在條件滿足時，依據ALU操作結果所產生之適當數值來進行處理。
請參照第15圖(包括第15A圖和第15B圖)，圖中係以一方塊圖說明本發明第1圖之執行管線112執行一條件ALU指令124。具體來說，此條件ALU指令124係一旗標更新、預移位、非進位更新條件ALU之操作ISA指令124，硬體指令轉譯器104係將此指令124轉譯為第10B圖步驟1056所示之微指令126。第15圖(包括第15A圖和第15B圖)之操作在許多面向係類似於第14圖的操作，相似的操作在此不再贅述，以下僅列出相異處。第4圖之暫存器配置表402產生附屬資訊給位於暫時暫存器T3之NCUALUOP微指令126以及由移位微指令126寫入之條件旗標暫存器926的數值等等。微指令126係依據第11、12與13圖之描述來執行。
執行單元424由保留站406接收步驟1056所產生之移位微指令126、由暫存器檔案106之暫存器R2與R3接收來源運算元數值、以及依據第11圖之步驟1102由條件旗標暫存器926接收條件旗標924(或是由導向匯流排128與/或重排緩衝器422)。執行單元424在暫存器R2與R3執行移位操作(若是ALU操作係進位使用操作，則對所接收到的C旗標902進行此操作)以產生一結果並依據步驟1104寫入暫時暫存器T3。此外，執行單元424依據步驟1104產生新的架構條件旗標902數值，並依據第11圖之寫入條件旗標暫存器926之步驟1114來寫入新的條件旗標
928。暫時暫存器T3的數值與條件旗標928係提供至導向匯流排128供NCUALUOP微指令126利用，若非來自導向匯流排128則是寫入重排緩衝器422之項目供NCUALUOP微指令126利用，並且若非來自導向匯流排128或重排緩衝器422時，最後在除了例外事件出現、分支誤預測、或是其他無效事件之外被退出至其適當的狀態而被NCUALUOP微指令126利用。尤其是，第9圖之多工器922之操作係選擇適當的條件旗標924提供給執行單元424。
執行單元424由保留站406接收步驟1056所產生之NCUALUOP微指令126、由暫存器檔案106之暫存器R1與暫時暫存器T3接收來源運算元數值、以及依據步驟1202由條件旗標暫存器926接收條件旗標924。執行單元424在暫存器R1與暫時暫存器T3執行ALU操作(在ALU操作係一使用進位操作時，亦在接收到的C旗標902執行)以產生一結果，並依據步驟1204寫入暫時暫存器T2。此外：(1)若是架構條件旗標902不滿足指定條件(第15圖中標示為NOT SATISFIED)，執行單元424依據步驟1216產生新的條件旗標928數值以寫入條件旗標暫存器926；(2)若是架構條件旗標902滿足指定條件且USE位元908係被清除(在第15圖中標示為SAT.,USE==0)，執行單元424依據第12B圖之步驟1226產生新的條件旗標928數值以寫入條件旗標暫存器926；以及(3)若是架構條件旗標902滿足指定條件且USE位元908被設定(第15圖中標示為SAT.,USE==1)，執行單元424依據第12圖之步驟1228
產生新的條件旗標928數值以寫入條件旗標暫存器926。第15圖之CMOV微指令126的執行係類似於第14圖所描述者。在另一實施例中，如前述，USE位元908並不存在，而執行單元424改以檢驗條件ALU微指令126內之指標來確認是以PSC位元906內之預移位進位旗標數值更新架構進位旗標902，還是以舊的進位旗標數值924做更新。
在前文中可發現，移位微指令126並不替代條件旗標902之舊的數值，而是將條件旗標902之舊的數值寫回條件旗標暫存器926，因此，由移位微指令126接收條件旗標暫存器926之結果之條件ALU操作微指令126，可確認舊的條件旗標902是否滿足由ISA條件ALU指令124所指定的條件。另一方面，若是移位微指令126係以新產生的進位旗標數值代替舊的進位旗標902，條件ALU操作微指令126將不會確認舊的條件旗標902是否滿足指定條件。
請參照第16圖(包括第16A圖和第16B圖)，圖中係以一方塊圖說明本發明第1圖之執行管線112執行一條件ALU指令124之情形。具體來說，此條件ALU指令124係一旗標更新、預移位、進位更新條件ALU操作ISA指令124，硬體指令轉譯器104則是依據第10圖之步驟1054將此指令124轉譯為微指令126。第16圖之操作在許多面向係類似於第15圖之操作，相似部分在此不與贅述，而僅說明相異之處。第4圖之暫存器配置表402產生附屬資訊給移位微指令126寫入暫時暫存器T3之數值之CU ALUOP微指令126，不過，由於移位微指令126並不寫入條件旗標暫存器，此暫存器配置表並不產生其相關資訊。
執行單元424係由保留站406接收步驟1054所產生移位微指令126並依據步驟1102由暫存器檔案106之暫存器R2與R3接收來源運算元數值，但不接收條件旗標924(除非ALU操作係一使用進位操作)。此執行單元424在暫存器R2與R3上進行移位操作(若是ALU操作係一使用進位操作，則在所接收到的C旗標902上進行)以產生一結果依據步驟1104寫入暫時暫存器T3。暫時暫存器T3的數值係提供至導向匯流排128供CU ALUOP微指令126利用、若非來自導向匯流排128，則是寫入重排緩衝器422之項目供CU ALUOP微指令126利用、以及若非來自導向匯流排128或重排緩衝器422，則是除了例外事件出現、分支誤預測、或其他無效事件之外被引退至其適當的狀態供CU ALUOP微指令126利用。
執行單元424由保留站406接收步驟1054所產生之CUALUOP微指令126，由暫存器檔案106之暫存器R1與緩衝暫存器T3接收來源運算元數值，以及由條件旗標暫存器926依並據步驟1202接收條件旗標924。執行單元424在暫存器R1與暫時暫存器T3執行ALU操作(若是ALU操作係一使用進位操作，則在所接收到的C旗標902執行)以產生一結果並依據步驟1204寫入暫時暫存器T2。此外：(1)若是架構條件旗標902並不滿足指定條件(在第16圖中標示為NOT SATISFIED)，執行單元424依據步驟1216產生新的條件旗標928數值以寫入條件旗標暫存器926；以及(2)若是架構條件旗標902滿足指定條件(在第16圖中標示為SATISFIED)，執行單元424依據第12圖之步驟
1222產生新的條件旗標928數值以寫入條件旗標暫存器926。第16圖之CMOV微指令126的執行係類似於第14圖所描述者。
請參照第17圖，圖中係以一方塊圖顯示本發明第1圖執行管線112執行一條件ALU指令124之操作。具體來說，此條件ALU指令124係一非旗標更新、預移位、使用進位條件ALU操作之ISA指令124，硬體指令轉譯器104係將此指令轉譯為第10圖之步驟1036所述的微指令126。依據第17圖之操作在許多面向係相似於第16圖之操作，相似的操作在此不再贅述，以下僅列出相異處。第17圖之移位微指令126的執行係類似於第16圖所描述者。
執行單元424由保留站406接收步驟1036所產生之ALUOPUC微指令126、由暫存器檔案106之暫存器R1與暫時暫存器T3接收源來運算元數值、以及依據步驟1202由條件旗標暫存器926接收條件旗標924。因為ALU操作係一使用進位操作，執行單元424在暫存器R1、暫時暫存器T3與接收到的C旗標902執行ALU操作，以產生一結果依據並步驟1204寫入暫時暫存器T2。執行單元424並不寫入條件旗標暫存器926。
執行單元424接收步驟1036所產生之XMOV微指令126、暫時暫存器T2與目的暫存器RD之來源運算元數值、以及依據第13圖之步驟1302所產生之條件旗標924。依據第13圖之步驟1316與1314，在條件旗標924滿足預設條件時，執行單元424將暫時暫存器T2之來源運算元的數值作為其結果輸出，而在條件旗標924不滿足預設條件
時，執行單元424將目的暫存器RD之來源運算元的數值作為其結果輸出。此結果數值係提供至導向匯流排128供後續微指令126利用、此結果數值係寫入重排緩衝器422之項目、並且除了例外事件出現、分支誤預測、或是其他無效事件之外，此結果數值會引退至其適當的架構狀態。
請參照第18圖，圖中係以一方塊圖說明本發明第1圖執行管線112執行一條件ALU指令124之情形。具體來說，此條件ALU指令124係一非旗標更新、預移位、非使用進位條件ALU操作之ISA指令124，而硬體指令轉譯器104係將此指令124轉譯為第10圖之步驟1034之微指令126。依據第18圖所進行之操作在許多面向係類似於依據第17圖所進行者，其中相似處係不再贅述，而僅說明相異處。第18圖移位微指令126之執行係類似於第16圖所描述者。第18圖之ALUOP微指令126之執行係類似於第17圖之ALUOPUC微指令126之執行，除了第18圖之ALUOP微指令126並不使用C旗標902來產生其結果。第18圖之XMOV微指令126之執行係類似於第17圖XMOV微指令126之執行。
請參照第19圖，圖中係以一方塊圖說明本發明第1圖之執行管線112執行一條件ALU指令124。具體來說，此條件ALU指令124係一非旗標更新、非預移位、使用進位條件ALU操作之ISA指令124，而硬體指令轉譯器104係將此指令124轉譯為第10圖步驟1026所述之微指令126。依據第19圖之操作在許多面向係類似於第17圖所述者，相似處在此不再贅述，而僅說明相異處。條件ALU指
令124之轉譯係一非旗標更新、非預移位、使用進位條件ALU之操作ISA指令124，而不包含一移位微指令126。
執行單元424從保留站406接收步驟1026所述之ALUOPUC微指令126、從暫存器檔案106之暫存器R1與R2接收來源運算元數值、以及依據步驟1202從條件旗標暫存器926接收條件旗標924。因為ALU操作係一使用進位操作，執行單元424在暫存器R1與R2以及所接收到的C旗標902執行ALU操作，以產生一結果且依據步驟1204寫入暫時暫存器T2。執行單元424並不寫入條件旗標暫存器926。第19圖之XMOV微指令126的執行係類似於第17圖之XMOV微指令126的執行。
請參照第20圖，圖中係以一方塊圖說明本發明第1圖執行管線112執行一條件ALU指令124。具體來說，此條件ALU指令124係一非旗標更新、非預移位、非使用進位條件ALU操作之ISA指令124，硬體指令轉譯器104係將此指令轉譯為第10圖步驟1024所述之微指令126。依據第20圖之操作在許多面向係類似於第19圖所描述之操作，其中相同處不再贅述，而僅說明相異處。第20圖之ALUOP微指令126之執行係類似於第19圖之ALUOPUC微指令126之執行，除了第20圖之ALUOP微指令126並不使用C旗標902來產生其結果。第20圖之XMOV微指令126之執行係類似於第17圖之XMOV微指令126之執行。
在前文中可以發現，本發明所述之實施例可避免允許微指令126來指定一額外來源運算元所衍生出來的缺點。
這些缺點包括，第一，對各個將利用額外來源運算元執行微指令126之執行單元424，在通用暫存器檔案需設置一額外的讀出埠。第二，對各個將利用額外來源運算元執行微指令126之執行單元424，在重排緩衝器422需設置一個額外的讀出埠。第三，對各個將利用額外來源運算元執行微指令126之執行單元424，在導向匯流排128上需使用更多的線路。第四，對各個將利用額外來源運算元執行微指令126之執行單元424，需要一個額外相對較大的多工器。第五，需要使用Q個額外的標籤比較器，其中：Q=Σ i=1 to n,(R[i]* P[i]* J[i])
其中，n是執行單元424的數量，R[i]是保留站406提供給第[i]個執行單元424之項目的數量406，P[i]是可由第[i]個執行單元424所執行微指令所能指定之來源運算元的最大數量，以及J[i]是能夠導向至第[i]個執行單元424之執行單元424的數量。第六，對額外的來源運算元，在暫存器配置表402中需要額外的重命名查詢動作。第七，需要擴展保留站406以處理額外的來源運算元。這些在速度、電力與空間付出的額外成本是不受歡迎的。
請參照第21圖，圖中係以流程圖說明本發明第1圖之硬體指令轉譯器104轉譯條件ALU指令124之操作。基本上，硬體指令轉譯器104依據第21圖所述之操作在許多面向係類似於依據第10圖所述之操作，尤其是對應於各種需要做出決定的步驟，因而在此對於這些步驟給予相同的編
號。
請參照第21圖，第10圖之步驟1002係以步驟2102予以取代。在步驟2102中，硬體指令轉譯器104遇到的條件ALU指令124係不同於步驟1002所遇到的，因為在步驟2102所遭遇到的條件ALU指令124係在多個來源暫存器中指定一個暫存器作為目的暫存器。硬體指令轉譯器104係配置來辨識此條件並且優化其輸出之微指令126。尤其是，硬體指令轉譯器104係將相同來源目的之條件ALU指令124解碼並將其轉譯為與第10圖之步驟1024、1026、1034、1036、1044、1054與1055(步驟10XX)所描述者不同的微指令126序列。此不同的微指令126序列係描述於第21圖之步驟2124、2126、2134、2136、2144、2154與2156(步驟21XX)以取代其相對應的步驟10XX。尤其是，步驟21XX中之各個步驟的微指令126序列所具有之微指令126，較步驟10XX內的相對應微指令126序列少一個指令。具體來說，步驟21XX之序列並不包含CMOV或XMOV微指令126，選擇性寫入原始目的暫存器數值或是結果數值之操作，係由條件ALU微指令126在序列的末端執行。此操作在下列段落會有更清楚的說明。
在步驟2124中，硬體指令轉譯器104將相同來源目的非旗標更新、非預移位、非進位使用之條件ALU指令124轉譯為單一個微指令126，即一條件ALU操作微指令126(標示為ALUOP CC)。在步驟2124之實例中，條件ALU指令124係類似於步驟1024所描述者，除了第一來源運算元係目的暫存器(RD)。因此，條件ALU指令124指定一第
一來源暫存器(RD)與一第二來源暫存器(R2)，一ALU操作(標示為ALUOP)用以執行於第一來源暫存器RD與第二來源暫存器R2以產生一結果，而目的暫存器(RD)則與第一來源暫存器相同，執行結果係有條件地寫入此目的暫存器中。條件ALUOP微指令126與條件ALU指令124指定相同的ALU操作與條件。執行條件ALUOP微指令126之執行單元424係接收舊的或是當前之目的暫存器(RD)的數值，同時依據步驟1202接收第二來源運算元R2的數值，並依據步驟1204執行ALU操作於此兩個來源運算元以產生一結果。執行單元424亦接收條件旗標924並依據步驟1204檢驗條件旗標924以確認其是否滿足指定條件。若是，執行單元424依據步驟1211輸出結果，否則就依據步驟1212輸出舊的目的暫存器數值。條件ALUOP微指令126之執行係以方塊圖呈現於第28圖。此流程終止於步驟2124。
在步驟2126中，硬體指令轉譯器104將相同來源目的非旗標更新、非預移位、使用進位之條件ALU指令124轉譯為單一個微指令126，即一使用進位條件ALU操作微指令126(標示為ALUOPUC CC)。在步驟2126之實例中，此條件ALU指令124係類似於步驟2124所描述者，除了其所指定之ALU操作係使用進位旗標，並且此指令亦類似於步驟1026所描述者，除了第一來源運算元係目的暫存器(RD)。條件ALUOPUC微指令126係類似於步驟2124所描述者；不過，其所指定之ALU操作係使用進位旗標。如第27圖之方塊圖所示之條件ALUOPUC微指令126之執
行係類似於步驟2124之條件ALUOP微指令126之執行，除了執行單元424係使用進位旗標來執行ALU操作。此流程終止於步驟2126。
在步驟2134中，硬體指令轉譯器104係將相同來源目的非旗標更新、預移位、非使用進位之條件ALU指令124轉譯為第一與第二微指令126，即：(1)一移位微指令126；以及(2)一ALUOP微指令126。在步驟2134之實例中，條件ALU指令124係類似於步驟1034所描述者，除了第一來源運算元係目的暫存器(RD)外，並且，此指令係類似於步驟2124所描述者，除了條件ALU指令124亦指定一具有一移位量之預移位操作於第二來源運算元(R2)，在步驟2134之實例中，此移位量係儲存於由條件ALU指令124所指定之第三來源暫存器(R3)。不過，若是條件ALU指令124屬於會將移位量指定為指令124內之常數之種類，第三來源暫存器就不會被使用。移位微指令126係類似於步驟1034所描述者，而執行單元424執行此移位微指令126之方式係類似於步驟1034與第18圖所描述者。雖然在步驟2134中，因為條件ALU指令124指示架構條件旗標902不會被更新，因此，由移位微指令126產生之進位旗標數值並不會被使用，不過，如在步驟2156，由移位微指令126所產生之進位旗標數值則是會被使用到。此外，此預移位操作會需要舊的進位旗標旋轉至移位後的結果數值；舉例來說，RRX預移位操作係將進位旗標移位至結果之最高有效位元。在此情況下，雖未見於第21圖(除了步驟2156之外)，當執行單元424執行移位微指令126時，它亦會讀
取條件旗標924以取得當前的進位旗標數值。條件ALUOP微指令126及其執行係類似於步驟2124所描述者；不過，此微指令係接收暫時暫存器T3之數值而非暫存器R2的數值，並且執行ALU操作於暫存器R1與暫時暫存器T3以產生結果寫入目的暫存器。移位微指令126之執行與條件ALUOP微指令126係呈現於第26圖中。此流程終止於步驟2134。
在步驟2136中，硬體指令轉譯器104將相同來源目的非旗標更新、預移位、使用進位之條件ALU指令124更新為第一與第二微指令126，即：(1)一移位微指令126；以及(2)一使用進位條件算數與邏輯單元ALUOP微指令126(標示為ALUOPUC CC)。在步驟2136之實例中，條件ALU指令124係類似於步驟2134所描述者，除了所指定之ALU操作係使用進位旗標，並且，此指令係類似於步驟1036所描述者，除了第一來源運算元係目的暫存器(RD)。這兩個微指令126以及其執行係類似於步驟2134所描述者；不過，ALUOPUC微指令126亦接收條件旗標924以取得進位旗標當前的數值以使用於進位使用ALU操作。移位微指令126與條件ALUOPUC微指令126之執行，如第25圖所示，係類似於步驟2134中之移位微指令126與條件ALUOP微指令126之執行，除了執行單元424係使用進位旗標來執行ALU操作。此流程終止於步驟2136。
在步驟2144中，硬體指令轉譯器104將相同來源目的旗標更新、非預移位之條件ALU指令124轉譯為單一個微指令126，即一條件ALU操作微指令126(標示為ALUOP
CC)。在步驟2144之實例中，條件ALU指令124係類似於步驟2124之條件ALU指令124，除了會更新架構條件旗標902之外，並且係類似於步驟1044所描述者，除了第一來源運算元係目的暫存器。步驟2144之條件ALU操作微指令126及其操作係類似於步驟2124所描述者，除了步驟2144之ALU操作微指令126亦更新架構條件旗標902，並且係類似於步驟1044之條件ALU微指令126，除了其第一運算元係目的暫存器而非暫存器R1並且其目的暫存器係目的暫存器而非暫時暫存器T2。執行單元424執行條件ALU微指令126之執行單元424係依據步驟1202接收目的暫存器RD與暫存器R2作為來源運算元，並且依據步驟1204執行此指定的ALU操作於此二個來源運算元以產生一結果。執行單元424亦接收架構條件旗標902並依據步驟1206確認其是否滿足指定條件。若是，執行單元424依據ALU操作是否為進位更新操作，來選擇依據步驟1222或1226輸出ALU操作之結果以寫入目的暫存器RD，否則就依據步驟1216輸出目的暫存器RD之舊的數值。此外，執行單元424依據條件是否滿足以及ALU操作是否為進位更新操作，來選擇依據步驟1216、1222或是1226寫入條件旗標暫存器926。若是條件不滿足，執行單元424係依據步驟1216將舊的條件旗標數值寫入架構條件旗標902；反之，若是條件滿足，執行單元424在採取條件進位ALU操作之情況下，係依據步驟1222，基於ALU操作的結果來更新架構條件旗標902，而在採取非條件進位ALU操作之情況下，則是依據步驟1226。條件算數與邏輯單元
ALUOP微指令126之執行係呈現於第22圖。值得注意的是，在步驟2144(以及步驟1054與1056)產生之條件ALU操作微指令126所執行之ALU操作，可以是一使用進位旗標之ALU操作(類似於步驟1026與1036所描述者)，而由於微指令126會讀取旗標(由RDFLAGS標示)，執行單元424具有此進位旗標來執行進位使用ALU操作。此流程終止於步驟2144。
在步驟2154，硬體指令轉譯器104將相同來源目的旗標更新、預移位、進位使用之條件ALU指令124轉譯為第一與第二微指令126，即(1)一移位微指令126；以及(2)一條件進位更新ALU操作微指令126(標示為CU ALUOP CC)。在步驟2154之實例中，條件ALU指令124係類似於步驟2134所描述者，除了條件ALU指令124亦指定架構條件旗標902是要被更新的，並且係類似於步驟1054所描述者，除了第一來源運算元係目的暫存器。移位微指令126係類似於步驟1034所描述者，並且，執行單元424執行移位微指令126的方式係類似於第18圖之步驟1034所描述者。CU ALUOP微指令126及其執行係類似於步驟2124之條件ALU微指令126，除了步驟2144之CU ALUOP微指令126亦會更新架構條件旗標902，並且係類似於步驟1054之條件ALU微指令126，除了其第一運算元係目的暫存器而非暫存器R1，且其目的暫存器係目的暫存器而非暫時暫存器T2。執行CUALUOP微指令126之執行單元424係依據步驟2102接收目的暫存器RD與暫時暫存器T3作為來源運算元，並依據步驟1204執行此指定的ALU操
作於目的暫存器與暫時暫存器T3以產生一結果。此外，執行單元424係依據步驟1202接收架構條件旗標902，並且依據步驟1206確認其是否滿足指定條件。此外，依據條件是否滿足，執行單元424係依據步驟1216或1222以更新條件旗標暫存器926。若是條件不被滿足，執行單元424將舊的條件旗標數值寫入架構條件旗標902；反之，若是條件滿足，執行單元424則基於ALU操作的結果來更新架構條件旗標902。移位微指令126與條件ALUOP微指令126之執行係呈現於第24圖。此流程終止於步驟2154。
在步驟2156中，硬體指令轉譯器104係將相同來源目的旗標更新、欲移位、非進位更新之條件ALU指令124轉譯為第一與第二微指令126，即：(1)一移位微指令126；以及(2)一條件非進位更新ALU操作微指令126(標示為NCUALUOP CC)。在步驟2156之實例中，條件ALU指令124係類似於步驟2154所描述者，除了條件ALU指令124係指定一非進位更新ALU操作，並且係類似於步驟1056所描述者，除了第一來源運算元係目的暫存器。因此，在條件滿足時，架構進位旗標902係以此預移位進位旗標數值進行更新。移位微指令126係類似於步驟2134所描述者；不過，移位微指令126會讀取以及寫入條件旗標暫存器926。具體來說，執行移位微指令126之執行單元424係：(1)將預移位操作所產生之進位旗標數值寫入PSC位元906；(2)設定USE位元908來指示條件NCUALUOP微指令126去利用PSC位元906來更新架構進位旗標902；以及(3)依據步驟1114將舊的架構條件旗標902寫回條件旗
標暫存器926，藉此NCUALUOP微指令126可以評估架構條件旗標902的舊的數值來確認其是否滿足指定條件。NCUALUOP微指令126與條件ALU指令124係指定相同的條件。執行NCUALUOP微指令126之執行單元424係依據步驟1204執行ALU操作於目的暫存器與暫時暫存器T3以產生一結果。此外，執行單元424接收架構條件旗標902並且依據步驟1206確認其是否滿足條件。此外，執行單元424依據條件是否滿足以及USE位元908是否被設定，選擇依據步驟1216、1226或1228來寫入條件旗標暫存器926。具體來說，若是條件不被滿足，執行單元424會依據步驟1216將舊的條件旗標數值寫入架構條件旗標902；而在條件滿足時，執行單元424會視USE位元908是否被設定，選擇依據步驟1226或是1228，且基於ALU操作的結果來更新架構條件旗標902。具體來說，架構溢位(V)旗標902係以舊的溢位旗標數值924寫入，N旗標與Z旗標則是以基於結果所產生之新的數值寫入。此外，若是USE位元908如此指示，架構進位旗標902係依據步驟1228以位於PSC位元906之預移位進位旗標數值進行更新，否則就依據步驟1226以舊的進位旗標數值924進行更新。移位微指令126與NCUALUOP微指令126之執行係呈現於第23圖。此流程終止於步驟2156。
此處理方式的優點在於，在條件ALU指令124指定目的暫存器與來源暫存器其中之一為同一者時，硬體指令轉譯器104可以進行優化且使所產生之微指令126序列減少一個微指令126。第一，其可增加微處理器100之前瞻
(lookahead)功能以利用所欲執行之程式的指令層之平行處理來增加執行單元424的使用。因為微指令126數量減少意味著重排緩衝器422中供額外微指令126所用之自由槽(free slot)將增加，於是能產生一較大的微指令126池(pool)以完成發布準備供後續執行之用，因而可以提升此前瞻功能。第二，因為每一個時脈週期中，硬體指令轉譯器104只能輸出微指令126至一預設數量的槽(slot)，而至少在一實施例中，硬體指令轉譯器104必須在同一時脈週期內輸出實施一給定ISA指令124所需之所有微指令126，因此減少一條件ALU指令124轉譯產生之微指令126數量，亦可減少每個週期內空的微指令126槽的平均數量，同時有助於增加微處理器100之前瞻功能與執行單元424的使用。
以上實施例所描述的是在限定讀出埠(read port-limited)之管線式微處理器中，將一條件非分支指令，亦即此處所稱之條件ALU指令，轉譯為微指令的技術。第一微指令執行一ALU操作並將結果寫入一暫時暫存器。第二微指令接收來自暫時暫存器的結果與目的暫存器的當前數值，並且在條件滿足時，將結果寫入目的暫存器，而在條件不滿足時，將當前數值寫回目的暫存器。相類似地，美國臨時申請案61/473,062所描述的實施例係在一限定讀出埠之管線式微處理器中，將一條件非分支指令，即文中所稱的條件載入指令轉譯為微指令。此指令轉譯器係將條件載入指令轉譯為二個微指令：(1)一個同時取得條件碼與
旗標的載入微指令，在條件不滿足時，就不更新其架構狀態(例如：頁表查詢產生之記憶體寫入的副作用或是產生例外事件)並且載入一虛設數值至暫時暫存器，不過，若是條件滿足，就將來自記憶體的真實數值載入暫時暫存器；以及(2)一個條件移動微指令，接收目的暫存器的當前數值，並且在條件非為真時，將此當前數值移回目的暫存器，而在條件為真時，將來自暫時暫存器的數值移至目的暫存器。
雖然此解決方法相較於傳統技術有所改善，不過，此方法會產生額外的成本，亦即第二微指令以及第二微指令與第一微指令之關聯性有關的延遲。其次，在微處理器之其他結構的指令槽，例如微指令佇列、重排緩衝器、保留站、以及執行單元也會被第二微指令利用。此外，第二微指令的出現會降低每個時脈週期中，指令轉譯器所發出、指令發佈單元所發佈、以及指令引退出單元所引退的平均指令數量，因而限制了微處理器的處理能力。
本發明在此提供一種具有更高效能的解決方法，其納入一預測機制，類似於分支預測方法，來預測條件非分支指令的走向，亦即預測條件是否被滿足，而決定是否需要執行條件非分支指令。此解決方法讓條件轉譯器可基於預測資訊發出單一的微指令，而非多個微指令。微處理器並具有一個由誤預測狀態恢復的機制。
以下同時描述有靜態與動態預測機制的實施例。靜態預測機制係類似於靜態分支預測。動態(或基於歷史資訊)的預測機制係在由指令快取擷取條件非分支指令時，檢視
此條件非分支指令之程式計數器/指令指標的數值，此運作方式類似於分支目標記憶體位址快取(branch target address cache,BTAC)。
在靜態預測機制中，靜態預測器檢視此操作與/或由條件非分支指令指定的條件碼(例如：ALU操作是加，條件碼是EQUAL)，並預測是否基於現有數據(profiling data)執行此操作。舉例來說，基於操作與條件碼之結合與經驗數據顯示相當大比例的時間裡會執行條件非分支指令時，於是靜態預測器預測此指令將會被執行，而指令轉譯器將發出單一個非條件微指令，例如：addcc dst,src1,src2
此條件碼與旗標係提供給微指令(也就是addcc)，因此，此執行單元可以確認此預測是否正確，並在預測錯誤時產生一誤預測指標。
相反地，操作與條件碼之結合與經驗數據顯示相當大比例的時間條件非分支指令不會被執行的情況下，此靜態預測器預測此指令不會被執行，此指令轉譯器發出單一個不操作(nop)微指令，例如：nopcc
同樣地，此條件碼與旗標係提供給微指令(也就是nopcc)，因此，執行單元在必要時可以產生一誤預測指標。
在執行/不執行的比例尚未大到足以證明靜態預測的結果是正確的情況下，指令轉譯器會恢復至前述較低效能之多微指令解決方案，例如：轉譯器放出兩個微指令：add tmp,src1,src2
movcc dst,src-dst,tmp//src-dst是當前的dst reg數值
在動態預測機制中，一個類似BTAC的架構，也就是這裡所稱的條件ALU走向快取(conditional ALU direction cache,CADC)擷取以前執行之條件非分支指令的走向歷史資訊以及其程式計數器/指令指標數值，並基於CADC入口的歷史資訊中擷取位址數值命中情形，來預測後續擷取之條件非分支指令的走向。此CADC提供其預測至指令轉譯器。指令轉譯器依據前述靜態預測器所作的預測發出微指令。
回復機制會清除條件非分支指令所在的管線與所有其後的指令(更精確的來說，就是由其轉譯而來的微指令)、或是所有至少直接或間接與此條件非分支指令相關之指令，然後再重複執行(replay)所有被清除的指令。在條件非分支指令的重複執行中，轉譯器會傾向於採取發出多個微指令的方式。
本發明之一實施例係同時使用靜態與動態預測器，並記錄對各個程式計數器/指令指標數值而言，哪一個預測器較為準確的歷史資料。依據習知之兩階層混合式分支預測的方法，可利用此歷史資料以在這兩個預測器中動態選擇其一提供最終預測。
值得注意的是，對於條件非分支指令的誤預測會造成損失(即清除管線與重複執行條件非分支指令及其後指令-或至少直接間接之相關指令)，此損失會變動，並且是應用程式碼以及/或資料集的函數。所以，預測條件非分支指令的解決方案對某些應用程式碼以及/或資料集的混合狀態
而言，可能是效能較低的解決方式。
此處定義一種非分支指令(non-branch instruction)，此指令並不寫入微處理器的程式計數器，因此微處理器會擷取與執行此非分支指令之後續指令。程式計數器係應用於ARM架構，其他架構則會使用不同的元件來取代程式計數器。舉例來說，x86 ISA使用指令指標，而其他ISA使用指令位址暫存器。非分支指令與寫入位址至程式計數器/指令指標以使微處理器指向此位址的分支指令有明顯的差別。微處理器將開始由分支指令寫入程式計數器/指令指標的位址來擷取指令，然後再執行所擷取的指令。此操作與擷取並執行分支指令之後續指令有明顯差異，因擷取並執行分支指令之後續指令是微處理器的預設操作，並且也是在遭遇到非分支指令時的操作。條件非分支指令的例子包含條件ALU指令與條件載入/儲存指令。
請參照第29圖，圖中顯示本發明對於非條件分支指令進行預測之微處理器100之方塊圖。第29圖之微處理器100係類似於第1圖之微處理器100，並包含與第1圖以及第4圖相類似的元件，即指令快取102、指令轉譯器104、組態暫存器122、暫存器配置表402、指令發送單元408、執行單元424與重排緩衝器422。執行單元424包含一個或多個單元來執行這裡所稱的微指令126。此外，執行單元424會執行不操作微指令126。不操作微指令126係指示執行單元424不執行操作。進一步來說，在此所稱的不操作微指令126包含一由轉譯出此不操作微指令126之條件ALU指令124所指定之條件、或條件碼。關於不操作微
指令126在以下篇幅會有更進一步的說明。微處理器100亦包含架構暫存器、暫時暫存器126與第9圖的旗標926。
第29圖的微處理器100並包含一動態預測器2932、一靜態預測器2936、與一預測器選擇器2934。這些元件係耦接至指令轉譯器104，並用來預測(第2圖之)一條件ALU指令124的走向(被執行或不被執行)。第1圖的擷取位址134亦提供給動態預測器2932與預測器選擇器2934。
動態預測器2932與預測器選擇器2934各自包含一具有多個入口的快取記憶體。各個入口快取一之前執行之ARM條件ALU指令124的記憶體位址。也就是說，當微處理器100引退一條件ALU指令124時，動態預測器2932與預測器選擇器2934會被檢視，來判斷其是否包含一入口具有此條件ALU指令124的位址。若是，此入口就會依據一歷史資料更新指標2974所指示之條件ALU指令124的正確走向做更新；若否，就會在動態預測器2932與預測器選擇器2934中各配置一個入口給條件ALU指令124。雖然第1圖之動態預測器2932與預測器選擇器2934係各自獨立，不過在一實施例中，此二個元件係整合至單一快取記憶體陣列。也就是說，此單一陣列的各個入口包含動態預測器2932之走向預測與預測器選擇器2934之選擇欄，這在以下篇幅會有進一步說明。
動態預測器2932的各個入口儲存有一條件ALU指令124的位址，各個入口並具有一欄位以儲存條件ALU指令124之走向預測。此走向預測係因應此條件ALU指令124
在位址上引退的正確走向來進行更新。走向預測可包含各種不同格式。舉例來說，走向預測可包含單一位元來表示被執行或不被執行。若是預測走向是被執行，此位元就設定為一特定數值，若是不執行，就設定為另一個數值。再舉另一個例子，走向預測可包含一多位元計數器，在預測走向是被執行時，此多位元計數器會儘量遞增，若是不執行，就會儘量遞減。計數器數值大於中央值係預測被執行，小於中央值則是預測不被執行。
每次只要從指令快取102擷取指令區塊時，擷取位址134會提供至動態預測器2932。動態預測器2932檢視此擷取位址134以確認是否吻合其快取記憶體陣列之有效標籤，亦即命中有效標籤與否。若是擷取位址134未命中，動態預測器2932之動態預測輸出端2982輸出一數值表示無預測(no prediction,NP)。若是擷取位址134命中，動態預測器2932在其動態預測輸出端2982輸出一數值，表示執行(executed,E)走向或是一不執行(not executed,NE)走向係依據儲存於相吻合入口的走向預測欄位數值而定。在一實施例中，即使擷取位址134命中，動態預測器2932之動態預測輸出端2982仍可能輸出表示無預測(NP)的數值。例如在歷史資料顯示條件ALU指令124將被執行或不被執行的機率幾乎相等，也就是條件將被滿足或不被滿足的機率幾乎相等的情況下。此走向預測2982係提供給指令轉譯器104。
預測器選擇器2934的各個入口亦包含一欄位，以儲存每個位址儲存在此入口的條件ALU指令124之選擇子
(selector)，選擇子指出動態預測器2932或是靜態預測器2936較可能正確預測條件ALU指令124的走向。選擇子係因應此條件ALU指令124在位址上的引退進行更新，特別是基於歷史資料更新指標(history update indicator)2974(指示此預測係由動態預測器2932或靜態預測器2936所做的)所指示的正確走向與資訊來進行更新。選擇子可包含各種不同格式。舉例來說，此選擇子可包含單一位元，來表示動態預測器2932或靜態預測器2936。在動態預測器2932會正確預測走向時，此位元係設定為一特定數值，而在靜態預測器2936會正確預測走向時，設定為另一數值，若是二者都正確預測走向，就維持之前選擇的預測器。再舉另一個例子，選擇子可包含一多位元計數器，在動態預測器2932正確預測走向時，此多位元計數器會儘量遞增，若是靜態預測器2936正確預測走向，就會儘量遞減，若是二者都正確預測走向，就不更新計數器的數值。計數器數值大於中央值係預測動態預測器2932將會正確預測走向，小於中央值則是預測靜態預測2936器將會正確預測走向。
每次由指令快取102擷取一指令區塊，指令位址134就會提供給預測器選擇器2934來檢視擷取位址134以確認是否吻合其快取記憶體陣列之一有效標籤，亦即命中有效標籤或是未命中。若是擷取位址134未命中，預測器選擇器2934之預測選擇輸出端2984輸出一數值表示無預測(no prediction,NP)。若是擷取位址134命中，預測器選擇器2934依據儲存於相吻合之入口的選擇區數值，在其預測選
擇輸出端2984輸出一數值以表示動態預測器2932(D)或是靜態預測器2936。在一實施例中，即使擷取位址134命中，預測器選擇器2934之選擇預測輸出端2984可能還是輸出數值表示無預測。例如在歷史資料顯示動態預測器2932或靜態預測器2936都不大可能正確預測的情況。此預測選擇2984係提供給指令轉譯器104。
靜態預測器2936接收擷取自指令快取102之指令124，並分析此指令124之條件碼與/或其特定之特殊ALU功能，以預測此條件ALU指令124的走向。靜態預測器2936基本上包含一檢視表(lookup table)，此檢視表包含E、NE、或NP指標關聯至各個可能的條件碼/ALU功能組合。就一實施例而言，這些E、NE、或NP指標係依據寫給ARM指令集架構之程式執行的經驗數據而配置在靜態預測器2936內。靜態預測2986係提供給指令轉譯器104。在一實施例中，此靜態預測器2936係整合在指令轉譯器104內。
指令轉譯器104利用前述預測2982/2984/2986，來將條件ALU指令轉譯為微指令126，在以下對應於第30與31圖的篇幅會有更進一步的說明。這些預測2982/2984/2986係伴隨著條件ALU指令124，沿著微處理器100之管線向下傳送，供執行單元424利用以確認各個預測器2932/2934/2936是否正確預測條件ALU指令124的走向。在一實施例中，在判斷每個時脈週期擷取自指令快取102之指令區塊會包含多個條件ALU指令124的情況下，動態預測器2932、預測器選擇器2934與靜態預測器2936在每個時脈週期都會產生多個預測2982/2984/2986。
在一實施例中，此微處理器100之微架構在許多面向係類似於台灣威盛電子所生產之VIA NanoTM處理器的微架構，不過，本實施例之微處理器100係經修改以支援ARM指令集架構。此VIA NanoTM處理器的微架構係一高效能非循序執行超純量微架構以支援x86指令集架構。此處理器經如本文所述之修改，即能額外支援ARM微架構，特別是詳述於下列篇幅，對應於第2圖之ARM條件ALU指令124。
暫存器配置表402表示一條件移動微指令3046(其詳細說明請參照第30圖)係關聯於一ALU微指令3044(其詳細說明請參照第30圖)的結果，二者都是由指令轉譯器104在特定條件下將條件ALU指令124轉譯時發出。這些特定條件如下所述，在一條件ALU指令124沒有可獲得的預測、或是一條件ALU指令被誤預測而重複執行時。
暫時暫存器106儲存微處理器100之非架構狀態。暫時暫存器106可由微架構所利用來暫時性地儲存執行指令集架構之指令所需的中間值。進一步來說，由指令轉譯器104放出的微指令可能將暫時暫存器106指定為來源以及/或目的運算元位置。特別是，第30圖之ALU微指令3044可能將一暫時暫存器106指定為其目的暫存器，相關的條件移動微指令3046則是將同一個暫時暫存器106指定為其中一個來源暫存器。這在以下篇幅會有更進一步的說明。
至少一個執行單元424具有一算數邏輯單元(ALU)(未圖示)用以執行各種不同的微指令，包含第30圖所示之ALU微指令3044與具有條件碼(CC)之非條件ALU微指令
3045。此外，至少一個執行單元424係用以執行第30圖所示之條件移動微指令3046與具有條件碼(CC)之不操作微指令3047。就第30圖之條件移動微指令3046、具有條件碼之非條件ALU微指令3045、或是具有條件碼之不操作微指令3047而言，執行單元424係接收條件碼數值a214(請參照第30圖)作為輸入值以及旗標926的當前數值。執行單元424確認旗標926的數值是否滿足條件碼a214指定的條件。因此，執行單元424可確認條件ALU指令124的正確走向，並判斷動態預測器2932以及/或靜態預測器2936是否對於條件ALU指令124的走向做出誤預測，此判斷結果係表示於一誤預測指標(misprediction indication)2976以提供給重排緩衝器(ROB)422。此外，執行單元424判斷預測器選擇器2934選擇的預測器2932/2936是否正確預測走向，此判斷結果係用來更新動態預測器2932與預測器選擇器2934。就第30圖之條件移動微指令3046而言，若是條件被滿足，執行單元424係將來源暫存器1之欄位a226所指定之暫時暫存器106的數值，移動至第30圖之目的暫存器欄a232所指定之架構暫存器106。若是條件不被滿足，就將來源暫存器2之欄位a228所指定之架構暫存器106的數值，也就是原本目的暫存器的數值，移動至目的暫存器欄a232所指定之架構暫存器106。
重排緩衝器422接收來自執行單元424的結果，其包含條件ALU指令124之走向是否被誤預測的指標。若是此走向並未被誤預測，重排緩衝器422係以執行在來源暫存
器1與來源暫存器2之欄位a206所指定之來源運算元上的條件ALU指令124之操作碼a202所指定的ALU操作產生的結果，來更新微處理器100之架構狀態，這也就是利用這個結果來更新旗標926與條件ALU指令之目的暫存器欄a208所指定之架構暫存器106，這反映在第30圖之條件移動微指令3046之目的暫存器欄a232與具有操作碼之非條件ALU微指令之目的暫存器欄a258。不過，若是走向係被誤預測，重排緩衝器422會產生一真值於一誤預測指標2976。此誤預測指標2976係提供給指令轉譯器104，藉此，透過重複執行此被誤預測的條件ALU指令124，指令轉譯器104知道需要依據一不預測原則(NP regime)回復採行多微指令(multiple microinstruction)技術。此誤預測指標2976同時提供給其他相關的管線單元，如暫存器配置表402與指令發送單元408，使其在必要時能清除微指令。此重排緩衝器422同時依據條件ALU指令124的結果，也就是走向預測結果，產生歷史資料更新數值2974來更新動態預測器2932與預測器選擇器2934。
請參照第30圖，圖中顯示第29圖之指令轉譯器104對於條件ALU指令124之轉譯之方塊示意圖。如本文所述，第29圖之指令轉譯器104可能將條件ALU指令124轉譯為三個不同的微指令集，端視指定轉譯器104轉譯條件ALU指令124的環境為何，亦即如第30圖所示，條件ALU指令124是預測會被執行(E)、預測不會被執行(NE)、或是無預測(NP)。在一實施例中，條件ALU指令124係一ARM指令集架構定義之條件ALU指令。
條件ALU指令124包含一操作碼欄位a202、一條件碼欄位a204、來源暫存器1與來源暫存器2之欄位a206，與一目的暫存器欄位a208。操作碼欄位a202包含一數值以區分此條件ALU指令與指令集架構內的其他指令。
條件碼欄位a204係指定一條件，在此條件下，依據旗標926當前的數值是否滿足條件，目的暫存器將會被選擇性地以下述ALU微指令3044的結果進行更新。依據一相容於ARM指令集架構的實施例，此條件碼欄位a204係指定於條件ALU指令124之上四個位元(亦即位元[31：28])，使能依據下表3對於十六個不同的可能數值進行編碼。對架構版本相關數值(0b1111)而言，此指令無法由架構版本預測，而是用來指出其他架構版本之非條件指令延伸空間(unconditional instruction extension space)。
來源暫存器1與來源暫存器2的欄位a206係指定立即值與持有輸入運算元之架構暫存器106，而操作碼a202指定之ALU操作(例如：加、減、乘、除、及、或等)將會依據對其執行以產生一結果。在條件滿足時，此結果將會被條件性地載入由目的暫存器欄位a208所指定之架構暫存器106。
在無預測(NP)的情況下，指令轉譯器104係將條件ALU指令124轉譯為一ALU微指令3044與一條件移動微指令3046供執行單元424執行。
ALU微指令3044包含一操作碼欄位a212、來源暫存器1與來源暫存器2之欄位a216、與一目的暫存器欄位a218。操作碼欄位a212包含一數值來區別ALU微指令3044與微處理器100之微指令集架構的其他微指令。由條件ALU指令124之操作碼a202所指定之ALU功能係傳達至
ALU微指令3044之操作碼欄a212。來源暫存器1與來源暫存器2之欄位a216係指定立即值與持有運算元之架構暫存器106。由操作碼a212指定之ALU操作將會依據運算元執行以產生一結果，而此結果將會被載入由目的暫存器欄位a218所指定之架構或暫時暫存器106。在無預測的情況下，當指令轉譯器104轉譯條件ALU指令124時，指令轉譯器104係以相同於條件ALU指令124之來源暫存器1與來源暫存器2的欄位a206的數值，填入ALU微指令3044之來源暫存器1與來源暫存器2的欄位a216。當指令轉譯器104轉譯條件ALU指令124時，指令轉譯器104係填寫目的暫存器欄位a218以指定一暫時暫存器106接收ALU操作的結果。
條件移動微指令3046包含一操作碼欄位a222、一條件碼欄位a224、一來源暫存器1之欄位a226、一來源暫存器2之欄位a228、與一目的暫存器欄位a232。操作碼欄位a222包含一數值來區別此條件移動微指令3046與微處理器100之微指令集架構的其他微指令。條件碼欄位a224指定一條件，以依據旗標926之當前數值是否滿足條件ALU指令124之條件碼欄位a204之條件，而選擇性地執行移動操作。事實上，在轉譯條件ALU指令124時，指令轉譯器104係以相同於條件ALU指令124之條件碼欄位a204的數值，填入條件移動微指令3046之條件碼欄位a224。來源暫存器1之欄位a226指定一架構或是暫時暫存器106，來指出此暫存器之第一來源運算元將會被提供至條件移動微指令3046；而來源暫存器2之欄位a228指定一架構或
是暫時暫存器106，來指出此暫存器之第二來源運算元將會被提供至條件移動微指令3046。當指令轉譯器104轉譯條件ALU指令124時，指令轉譯器104係以相同於其填入ALU微指令3044之目的暫存器欄位a218的數值，填入來源暫存器1之欄位a226。指令轉譯器104亦以相同於其填入條件ALU指令124之目的暫存器欄位a208的數值，填入來源暫存器2之欄位a228。也就是說，來源暫存器2的欄位a228會使條件移動微指令3046接收目的暫存器的當前數值，藉以在條件不被滿足時，能夠將當前數值寫回目的暫存器。此指令轉譯器104係以相同於條件ALU指令之目的暫存器欄位a208的數值，填入目的暫存器欄位a232，藉此，不是在條件不滿足時，將條件ALU指令124所指定之目的暫存器欄的當前數值載入目的暫存器，就是在條件滿足時，將持有ALU微指令3044結果之暫時暫存器的數值載入目的暫存器。
在一實施例中，在無預測(NP)的情況下，指令轉譯器104係將條件ALU指令124轉譯為第10至28圖所述之微指令126。如前述，微指令組126會隨著條件ALU指令124而改變，例如：來源暫存器之其中之一是否為目的暫存器、是否為一旗標更新指令、是否指定一預移位、是否使用當前的進位旗標數值、以及在旗標更新預移位的情況下，此ALU操作是否更新進位旗標。特別是，在部分預移位條件ALU指令124的情況下，微指令組會包含如第10圖所示之三個微指令126，而非如第30圖所示之兩個微指令126。其次，在條件ALU指令124將來源暫存器其中之一指定為
目的暫存器的情況下，微指令組所包含之微指令126的數量會減少一個，如第21圖與第10圖所比較者。更進一步說，這個微指令組不包含條件移動微指令126，而是由條件ALU微指令126提供條件移動的功能。結果是，在一些實例中，微指令組僅包含如第21圖所示之單一個微指令126，而非如第30圖所示之兩個微指令126。此外，在旗標更新條件ALU指令124的情況下，微指令組所包含之條件移動微指令126略為不同於第30圖所示之條件移動微指令126。特別是，為了確認條件是否滿足，第10圖步驟1044、1054與1056所述的條件移動微指令(CMOV)126係檢驗一非架構旗標，此非架構旗標係由微指令集內前一個微指令126基於架構旗標是否滿足條件來進行更新，相較之下，第30圖之條件移動微指令126則是檢驗架構旗標來確認條件是否滿足。最後，雖然第30圖之ALU微指令126係一非條件ALU微指令126，第10與21圖之ALU微指令126在一些情況下可能是條件ALU微指令126。
在被執行(E)的情況下，指令轉譯器104係將條件ALU指令124轉譯為一具有條件碼之非條件ALU微指令3045供執行單元424執行。此具有條件碼之非條件ALU微指令3045包含一操作碼欄位a252、一條件碼欄位a254、來源暫存器1與來源暫存器2之欄位a256、與一目的暫存器欄位a258。此操作碼欄位a252包含一數值來區別此具有條件碼之非條件ALU微指令3045與微處理器100之微指令集架構內的其他微指令。由條件ALU指令124之操作碼a252指定之ALU功能係傳達至具有條件碼之非條件ALU
微指令3045之操作碼欄位a252。來源暫存器1與來源暫存器2的欄位a256指定立即值且架構暫存器106來持有運算元，由操作碼a252指定之ALU操作將以它們為運算元來執行並產生一結果。此結果將會被載入至由目的暫存器欄位a258所指定之架構或暫時暫存器106。在執行的情況下，指令轉譯器104係以相同於條件ALU指令124之來源暫存器1與來源暫存器2之欄位a206的數值，填入具有條件碼之非條件ALU微指令3045之來源暫存器1與來源暫存器2之欄位a256。在轉譯條件ALU指令124時，指令轉譯器104係以相同於條件ALU指令124之條件碼欄位a204的數值，填入具有條件碼之非條件ALU微指令3045之條件碼欄位a254。此條件碼a254係由執行單元424來確認相關條件ALU指令124的走向是否被誤預測。在轉譯條件ALU指令124時，指令轉譯器104係以相同於條件ALU指令124之目的暫存器欄位a208的數值，填入目的暫存器欄位a258。因此，由於相關之條件ALU指令124被預測執行，此具有條件碼之非條件ALU微指令3045係一非條件微指令，它不論條件是否滿足都會被執行。然而，此具有條件碼之非條件ALU微指令3045之預測係類似於一預測分支指令，由於其執行預測仍須經審查，而在發現誤預測的情況下，將不會以ALU結果更新目的暫存器欄位a258所指定之架構暫存器106，而是清除架構暫存器106，並重複執行相關的條件ALU指令124，而這次執行就不具有預測。相反地，若是執行預測是正確的，就會利用ALU結果來更新目的暫存器欄位a258所指定的架構暫存器
106。在一實施例中，除了第30圖之具有條件碼之非條件ALU微指令126之外，當條件ALU指令124指定一如第10至28圖所述之預移位操作時，指令轉譯器104會另外為條件ALU指令124轉譯一移位微指令126，此移位微指令126係位於具有條件碼之非條件ALU微指令126之前。舉例來說，此移位微指令126係類似於第10圖之步驟1034所述的移位微指令，而第30圖之具有條件碼之非條件ALU微指令126係經修正來將暫時暫存器指定為其來源運算元暫存器，此暫時暫存器係移位微指令126之目的暫存器。在存在誤預測的情況下，除了具有條件碼之非條件ALU微指令126之外，此移位微指令126將在第31圖之步驟3134中被清除(如下所述)。
在不執行(NE)的情況下，指令轉譯器104係將條件ALU指令124轉譯為一具有條件碼之不操作微指令3047供執行單元424執行。此具有條件碼之不操作微指令3047包含一操作碼欄位a272與一條件碼欄位a274。此操作碼欄位a272包含一數值以區別此具有條件碼之不操作微指令3047與微處理器100之微指令集架構內之其他微指令。在轉譯條件ALU指令124時，此指令轉譯器104係將相同於條件ALU指令124之條件碼欄位a204的數值填入此具有條件碼之不操作微指令3047之條件碼欄位a274。此條件碼a274係供執行單元424利用來確認相關的條件ALU指令124之走向是否被誤預測。此具有條件碼之不操作微指令3047除了使執行單元424啟動來檢查條件ALU指令之走向預測外，並不會執行其他操作。
請參照第31圖(包括第31A圖和第31B圖)，圖中係一流程圖顯示本發明第29圖之微處理器100執行第30圖之一條件ALU指令124之一實施例。此流程同時始於步驟3102、3104與3106。
在步驟3102中，一個包含有第30圖之條件ALU指令124之指令區塊依據如第29圖所示之指令快取102之擷取位址134進行擷取。接下來進入步驟3108。
在步驟3104中，動態預測器2932檢視擷取位址134，並提供動態預測2982至第29圖之指令轉譯器104。接下來進入步驟3108。
在步驟3106，預測器選擇器2934檢視擷取位址134並提供一預測器選擇2984至第29圖之指令轉譯器。接下來進入步驟3108。
在步驟3108，靜態預測器2936接收條件ALU指令124，經評估後，提供靜態預測2984至第29圖之指令轉譯器104。接下來進入步驟3112。
在步驟3112，指令轉譯器104遇到條件ALU指令124，並接收到來自動態預測器2932、預測器選擇器2934與靜態預測器2936之預測2982/2984/2986，基於此，指令轉譯器104產生此條件ALU指令124之走向預測。接下來進入步驟3114。
在步驟3114中，指令轉譯器104確認其在步驟3112所預測的條件ALU指令124是否被執行。若是，此流程進入步驟3116；否則就進入步驟3118進行判斷。
在步驟3116，指令轉譯器104係依據執行預測，發出
如第30圖所示之具有條件碼之非條件ALU微指令3045。接下來進入步驟3126。
在步驟3118，指令轉譯器104確認其在步驟3112所預測的條件ALU指令124是否不會被執行。若是，此流程進入步驟3122；否則就進入步驟3124。
在步驟3122，指令轉譯器104係依據不執行預測，發出如第30圖所示之具有條件碼之不操作微指令3047。接下來進入步驟3126。
在步驟3124，在無預測的情況下，指令轉譯器104係放出如第30圖所示之ALU微指令3044與條件移動微指令3046。接下來進入步驟3126。
在步驟3126，執行單元424執行指令轉譯器104於步驟3116,3122或3124發出的微指令126。在無預測的情況下，執行單元424透過執行由操作碼欄位a212所指定之ALU功能於指定於欄位a216的來源運算元，來執行ALU微指令3044以產生一結果，此結果係輸出至結果匯流排128並被寫入重排緩衝器配置給ALU微指令3044的入口，期待之後能寫入由欄位a218所指定之暫時暫存器106。一旦ALU微指令3044的結果是可獲得的，條件移動微指令3046就能夠被發送至執行單元424以確認旗標926是否滿足由條件碼244所指定的條件。若是，ALU微指令3044(不是來自導向匯流排就是來自暫時暫存器106)的結果就會輸出至結果匯流排128，並被寫入重排緩衝器配置給條件移動微指令3046的入口，期待之後能被寫入由欄位a232所指定的架構暫存器106。不過，若是條件不滿足，
由來源暫存器2之欄位a228所指定之架構暫存器106的原本數值，即由條件ALU指令124之目的暫存器欄位a208所指定之架構暫存器，就會被輸出至結果匯流排並被寫入重排緩衝器配置給條件移動微指令3046的入口，期待之後能被寫入欄位a232所指定的架構暫存器106。此執行單元242同時指定一正確預測至重排緩衝器(因為指令轉譯器104是因應於無預測的情況下產生ALU微指令3044與條件移動微指令3046)。也就是說，在無預測的情況下，既然沒有預測，就決不會產生誤預測。在預測執行的情況下，執行單元424係透過執行由操作碼欄位a252所指定之ALU功能於欄位a256所指定之來源運算元，來執行具有條件碼之非條件ALU微指令3045以產生一結果，此結果係輸出至結果匯流排128並被寫入重排緩衝器配置給具有條件碼之非條件ALU微指令的入口，期待之後能被寫入欄位a258所指定之架構暫存器106。執行單元424同時確認旗標926是否滿足由條件碼a254指定之條件，並據以提供一指標至重排緩衝器422。進一步來說，執行單元424只在旗標926不滿足由條件碼a254指定之條件時，會指示誤預測至重排緩衝器422，這是因為指令轉譯器104在執行預測的情況下會產生具有條件碼之非條件ALU微指令3045，否則就指示正確預測。在不執行的情況下，執行單元424不會執行任何操作，來因應具有條件碼之不操作微指令3047的執行。此外，執行單元424確認旗標926是否滿足由條件碼a274所指定之條件並據以提供一指標給重排緩衝器422。進一步來說，執行單元424只在旗標滿足
條件碼a254所指定之條件時，會指示誤預測給重排緩衝器422，這是因為指令轉譯器104在預測不執行的情況下，會產生具有條件碼之不操作微指令3047，否則就指示正確預測。接下來進入決策步驟3128。
在決策步驟3128，重排緩衝器422基於接收自執行單元242之誤預測指標2976，判斷條件ALU指令124的走向是否被誤預測。若是，此流程進入步驟3134；若否，就進入步驟3132。
在步驟3132，重排緩衝器422係以條件ALU指令124之結果更新微處理器100之架構狀態，亦即更新架構暫存器106與旗標926。進一步來說，由於重排緩衝器422必須依照程式順序引退指令，重排緩衝器422會在條件移動微指令3046(在無預測的情況下)、具有條件碼之非條件ALU微指令3045(在預測執行的情況下)、或是具有條件碼之不操作微指令3047(在預測不執行的情況下)變成微處理器100中最舊的微指令時，更新架構狀態。接下來進入步驟3136。
在步驟3134中，重排緩衝器422產生一真值(true value)於誤預測指標2976，以使條件ALU指令124轉譯產生之微指令與所有與其相關的微指令都被清除。此外，在誤預測指標2976產生一真值也會使條件ALU指令124重複執行。也就是說，指令轉譯器104會再次轉譯條件ALU指令124，只是這次是依循步驟3124之無預測原則進行。依據另一實施例，在條件ALU指令124重複執行時，指令轉譯器104會反轉正確的預測，並依據此反轉後的預測進行轉
譯。也就是說，若是預測執行是誤預測，指令轉譯器104就會依據預測不執行的原則來執行轉譯，若是預測不執行是誤預測，指令轉譯器就會依據預測執行的原則來執行轉譯。不過，值得注意的是，這個實施例會容易產生活鎖(livelock)的情形。
在步驟3136，重排緩衝器422提供適當數值之歷史資料更新指標2974至動態預測器2932與預測器選擇器2934，並依據執行單元424評估之正確走向與沿著管線流動之預測資訊2982/2984/2986來更新動態預測器2932與預測器選擇器2934。
由前文可以發現，本發明之微處理器100係將一條件ALU指令124轉譯為單一個微指令而非多個微指令，也就是在能夠預測走向的時候將會產生極大的優勢。
首先，本發明可以減少一個或多個需要占用非循序執行微處理器100之資源中之額外指令槽的微指令。這些資源包括暫存器配置表402、重排緩衝器、保留站(未圖示)與執行單元424。因此，本發明可以減少並簡化所需使用的資源，這些資源所消耗的能量也可以減少。
其次，指令轉譯器104每個時脈週期所能轉譯之指令集架構(例如ARM指令)程式指令的平均數量將可增加。假定指令轉譯器104每個時脈週期能夠轉譯最多三個ARM指令，不過每個時脈週期最多只能發出三個微指令，而且包含此指令轉譯器104在同一個時脈週期內必須放出關聯於此ARM指令之所有微指令之額外限制，也就是說，指令轉譯器104不能在第一時脈週期發出關聯於一ARM指
令之微指令，又在下一個時脈週期放出關聯於此ARM指令的第二個微指令。假定下列ARM指令序列，其中CAI是一個條件ALU指令124而“Rx”數值係通用暫存器：CAI EQ R1,R2,R3 CAI NE R4,R5,R6 CAI CS R7,R8,R9
在不具有預測器2932/2934/2936(或具有但不進行預測)的處理器中，指令轉譯器104必須花費三個時脈週期來轉譯這三個CAI指令。不過，在具有預測器2932/2934/2936進行預測的處理器中，指令轉譯器可以在同一個時脈週期轉譯全部的三個CAI指令。再者，此項優點在混合有非CAI之指令，亦即其他ARM指令的情況中依然有效。舉例來說，假定CAI指令係接著一個會被轉譯為二個微指令的ARM指令D，而此CAI指令的走向係經預測器2932/2934/2936預測，一個會被轉譯為二個微指令的ARM指令E接著CAI指令，一個會被轉譯為單一個微指令的ARM指令F接著ARM指令E。在這個情況下，指令轉譯器可在同一個時脈週期轉譯ARM指令D與CAI指令，隨後在下一個時脈週期轉譯ARM指令E與F。也就是在兩個時脈週期內轉譯四個ARM指令。相較之下，若沒有本實施例所提供的功能，指令轉譯器104將需要三個時脈週期才能轉譯這四個指令。相類似的優點也可在指令發送單元408與重排緩衝器422發現。
第三，在透過預測器2932/2934/2936預測走向，使指令轉譯器104只需發出單一個微指令的情況下，條件ALU
指令124的延遲可望降低。
第四，重排緩衝器與保留站中不具有額外的微指令，可以提升微處理器之前瞻能力，因而提升處理器對於所執行之程式的指令階層平行處理能力，藉此可以改善對於執行單元424的利用，以提升微處理器100的處理能力(throughput)。進一步來說，省略第二微指令可以在重排緩衝器中保留更多空間給微指令。此特徵之優點在於，其可產生一個更大的微指令池供發送微指令給執行單元424執行。微指令在“完成準備”之前還不能發送出去執行，這也就是此微指令中，來自之前微指令之所有來源運算元都處於可取得的狀態才能發送出去。因此，微處理器100尋找完成準備之微指令的微指令池越大，找到的機會就越大，所以執行單元424就有較大的機會被利用。這通常被稱為微處理器的前瞻能力，也就是充分利用微處理器所要執行之程式的指令階層平行處理能力。前瞻能力越大，通常就越會提升執行單元424的利用。因此，本發明之微處理器100具有潛力能透過將條件ALU指令124轉譯為單一微指令，而非多個微指令，以提升其前瞻能力。
雖然前述實施例之微架構除了支援ARM指令集架構條件ALU指令，其也支援x86指令集架構，值得注意的是，本發明亦可應用於其他實施例，亦即支援不同於ARM指令集架構之其他指令集架構的條件ALU指令。其次，值得注意的是，本發明亦可應用於沒有預先存在之微架構或是此預先存在之微架構所支援的指令集架構並非x86指令集架構的情況。此外，值得注意的是，本發明在此所描述的
是一個廣泛的處理器概念，透過在指令執行前，預先在管線預測條件ALU指令的走向，來支援一指令集架構之條件ALU指令。就一實施例而言，係類似於分支預測技術，其依據走向預測之有無確認所擷取之指令流，並發送不同的微指令序列。此外，雖然本文所描述之實施例包含動態預測器與靜態預測器，本發明亦可應用於只具有靜態預測器或是只具有動態預測器之實施例。其次，本發明亦可應用於具有多個動態與/或靜態預測器之實施例，而其中的預測器選擇器是從多個動態與靜態預測器中進行選擇。更其次，本發明亦可應用於動態預測器整合於一分支預測陣列中，例如一分支目標位址快取之實施例。這個實施例的缺點在於，在各個入口用來儲存一分支指令之目標位址的空間造成浪費，這是由於對條件ALU指令而言並不需要預測其目標位址。基於程式中的指令混合，雖然分支指令與條件ALU指令間可能產生干擾或牽制，不過，這個實施例仍可能具有以下優點：整合後之快取記憶體的儲存空間會更有效率被利用，整合後之陣列所具有的入口數可能多於個別陣列之入口數的總合。
雖然前述實施例係針對屬於條件ALU指令之條件非分支指令，本發明亦可應用預測器來預測於其他類型的條件非分支指令。舉例來說，條件載入指令就可被預測。若是預測執行，指令轉譯器產生一具有條件碼之非條件載入微指令。此具有條件碼之非條件載入微指令包含由條件載入指令所指定之條件，使執行管線能偵測是否誤預測。若是執行管線偵測到誤預測，就會避免執行任何架構狀態更
新的動作，例如在載入造成轉譯後備緩衝區(TLB)錯過時更新記憶體之頁表查詢(page table walk)、或是在載入產生一例外狀態時產生一架構例外事件。此外，若是在快取中出現載入錯過(load misses)的情形，執行管線會避免在處理器匯流排產生傳輸以填入錯過的快取線。若是預測結果是無預測，指令轉譯器會產生微指令集來條件執行載入操作。在一實施例中，若是預測結果是無預測，此微指令集可採取類似於美國專利臨時申請案61/473,062所描述之方式。
雖然以上實施例係關於ARM ISA條件非分支指令，本發明亦可利用預測器預測應用於其他ISA之條件非分支指令。舉例來說，x86 ISA之條件非分支指令，如CMOVcc與SETcc即可被預測。
ARM指令集架構定義一資料處理指令集，允許指令指定一立即來源運算元，也就是這裡所稱的“立即運算元指令(immediate operand instruction)”。此立即來源運算元是一個32位元的數值，透過將一個8位元的數值向右旋轉一個4位元數值的兩倍所產生。此8位元數值係指定於指令中標示immed_8之欄，4位元數值係指定於指令中標示為rotate_imm之欄。因此立即運算元數值=immed_8>>(2 * rotate_imm)
處理一既存微架構內立即運算元指令之方法係讓指令轉譯器來產生兩個微指令。第一微指令對immed_8數值執行兩倍於rotate_imm之數值的轉動操作以產生一結果，第
二微指令接收第一微指令之結果，作為一用以執行立即運算元指令所指定ALU功能之來源運算元。此實施例可參照第10與21圖。舉例來說，第10圖之步驟1034中，指令轉譯器產生SHF微指令來執行一移位操作(在本實施例即是轉動操作)以產生一移位後的結果寫入一暫時暫存器，其後的ALUOP微指令便可使用暫時暫存器中由SHF微指令所產生的移位結果。此移位操作可執行於一指定於立即運算元指令之立即數值(舉例來說，即對應於第10圖之步驟1012與1024)。不過，相較於利用指令轉譯器僅產生單一微指令的方法，此方法應用於非循序執行處理器可能產生以下的缺點。
首先，此額外的微指令會在非循序執行處理器之各個資源中占據一額外的指令槽，如暫存器配置表、重排緩衝器、保留站與執行單元內的額外指令槽或入口，因而需要較大、較複雜的資源，能量的消耗也會較高。
其次，部分功能單元受限於每個時脈週期內所能執行之最大指令數量。舉例來說，依據一實施例，指令轉譯器每個時脈周期能發出的指令數量有其最大限制(例如每個時脈周期三個微指令)，發送單元每個時脈周期能發送給執行單元的指令數量有其最大限制(例如每個時脈周期四個微指令)，而引退單元每個時脈周期能引退的指令數量也有其最大限制(例如每個時脈周期三個微指令)。因此，這些功能單元內額外微指令的產生，會減少每個時脈周期內所能發出、發送或引退的平均指令數量，因而限制了處理器的效能表現。
第三，立即運算元指令在其構成微指令完成執行前還不會引退，因為第二微指令係關聯於第一微指令之結果，因此在第一微指令產生結果前，第二微指令無法發送至執行單元。這些都會對於立即運算元指令之總執行時間造成額外的延遲。
第四，在重排緩衝器以及/或保留站內出現額外的微指令，會降低處理器的前瞻能力，因而降低處理器利用指令階層平行處理來執行程式的能力，因而會減少執行單元的利用率，降低處理器的整體效能。
本文所描述的實施例具有潛力能在執行立即運算元指令時有較佳的表現。在此係將immed_8欄位與rotate_imm欄位合併稱為“立即欄位”。特別是，指令轉譯器係得知立即欄位數值之一預定子集以及由各個相對應的立即欄數值所產生之相關的32位元立即運算元數值。在指令轉譯器遇到一立即運算元指令時，指令轉譯器會確認所指定之立即欄位數值是否落於此預測子集。若是，指令轉譯器就發出正確的32位元立即運算元至立即運算元匯流排，並伴隨著立即運算元指令，一併沿著管線傳送以供執行。若是立即欄位數值並不落於預定子集，指令轉譯器採取較低效能的方法，亦即發出兩個微指令。可透過執行應用軟體與觀察產生不同立即欄位數值之相對頻率，並選擇少數最常觀察到的立即欄位數值作為立即欄位數值之預設集合，以維持其尺寸、能量消耗、與指令轉譯器之複雜度在一定的範圍內。
請參照第32圖之方塊圖，圖中顯示本發明之微處理器
100在指令轉譯過程中處理修正後之立即常數之情形。第32圖之微處理器100係類似於第1圖之微處理器，並包含類似於第1至第4圖中所示的元件，這些元件包含指令快取102、指令轉譯器104、組態暫存器122、暫存器配置表402、指令發送單元408與執行單元424。執行單元424包含一個或多個單元用以執行以下所述之微指令126。進一步來說，執行單元424包含一個或多個單元，以執行第33圖所示之向右轉動(ROR)微指令3344(在此亦稱為移位微指令)、ALU微指令3346、以及立即ALU微指令3348。微處理器100並包含第33圖所示之架構暫存器與暫時暫存器106以及旗標926。指令快取102擷取第33圖所示之立即運算元指令124。
在一實施例中，此微處理器100之微架構在許多面向係類似於台灣威盛電子所生產之VIA NanoTM處理器的微架構，不過本實施例之微處理器100係經修改以支援ARM指令集架構。此VIA NanoTM處理器的微架構係一高效能非循序執行超純量微架構以支援x86指令集架構，此處理器係經如本文所述之修改，使能額外支援ARM微架構，特別是詳述於第33圖相關篇幅所述對ARM立即運算元指令124之支援。進一步來說，當指令轉譯器104在遇到一立即運算元指令124，且其指定之立即欄位b207(請參照第33圖所示)的數值係落於此指令轉譯器104已知數值所構成之一預定子集時，就會發出一個立即運算元3366於一立即運算元匯流排作為回應。此立即運算元3366係沿著微處理器100管線的階段(stage)向下傳遞，直到抵達執行單元
424為止。
暫存器配置表402從指令轉譯器104接收微指令164，並相對應地產生各個微指令164的相關資訊。進一步來說，此暫存器配置表402指出，ALU微指令3346(可參照第33圖)係關聯於ROR微指令3344(可參照第33圖)的結果，而在指令轉譯器104轉譯一立即運算元指令，其所指定之立即欄位數值b207未落於立即欄位b207之數值所構成之一預定子集內時，就會一併發出這兩個微指令。此外，如第34圖(包括第34A圖和第34B圖)所示，在指令轉譯器104額外發出一條件移動微指令126的情況下(例如第10圖所描述者)，暫存器配置表402會指出，此條件移動微指令126係關聯於ALU微指令3346的結果。
暫時暫存器106儲存微處理器100之非架構狀態，並且可供微架構用於暫時儲存執行指令集架構之指令124所需的中間數值。進一步來說，由指令轉譯器104所發出之微指令126會將暫時暫存器106指定為來源以及/或目的運算元位置。第33圖所示之ROR微指令3344即是將一個暫時暫存器106指定為其目的暫存器，而ALU微指令3346則是將同一個暫時暫存器106指定為其來源暫存器之一者。這在以下篇幅會有更詳細的說明。
至少一個執行單元424包含一個算數邏輯單元(未圖示)用以執行各種微指令。這些微指令包含第33圖所示之ROR微指令3344、ALU微指令3346、以及立即ALU微指令3348。在立即ALU微指令3348的情況下，執行單元424接收來自指令轉譯器104之立即運算元3366的數值作為其
輸入。此執行單元424執行由操作碼欄位b212所指定之ALU功能，而此功能係相同於由立即運算元指令124所指定之ALU功能，並且此指令執行在立即運算元3366與一個第二來源運算元之上。在ALU微指令3346的情況下，執行單元424執行由操作碼欄位b232所特定之ALU功能，而此功能係相同於由立即運算元指令124所指定之ALU功能，並且此指令係執行於二個來源運算元之上，此二個來源運算元其中之一係來自暫時暫存器106，而相關的ROR微指令3344係將其結果寫入此暫存器。在ROR微指令3344的情況下，執行單元424將一個8位元數值以兩倍於一個4位元數值的量向右轉動，以產生一個32位元的立即數值且寫入一暫時暫存器106供後續相關的ALU微指令3344使用。前述8位元數值係相同於由立即運算元指令124之immed_8欄位b208所指定之數值，前述4位元數值係相同於由立即運算元指令124之rotate_imm欄位b209所指定之數值。
請參照第33圖，圖中係以一方塊圖，顯示本發明將一個立即運算元指令124選擇性地轉譯為一個ROR微指令3344與一個ALU微指令3346、或是轉譯為一個立即ALU微指令3348之一實施例。如本文所述，指令轉譯器104係在立即欄位b207所指定的數值落入指令轉譯器104已知之預定子集內時，將立即運算元指令124轉譯為一個立即ALU微指令3348供執行單元424執行，而由此，指令轉譯器104係發出一相對應之評估立即運算元數值3366。如第32圖所示，在立即欄位b207所指定的數值未落入預定
子集內時，指令轉譯器104係將立即運算元指令124轉譯為一個ROR微指令3344接著一個ALU微指令3044供執行單元424執行。在一實施例中，立即運算元指令124係一個由ARM指令集架構所定義之立即運算元指令，以ARM的用語來說，就是一個具有資料處理立即編碼(data processing immediate encoding)功能的指令。
立即運算元指令124包含一操作碼欄位b202、一來源暫存器1的欄位b204、目的暫存器欄位b206、一個immed_8欄位b208、以及一個rotate_imm欄位b209。如第33圖所示，immed_8欄位b208與rotate_imm欄位b209之合併即構成立即欄位b209。此操作碼欄位b202包含一數值，用以區分立即運算元指令124與此指令集架構之其他指令，並且，此數值係指定一個執行於來源運算元的ALU功能。就一個ARM立即運算元指令124而言，此ALU功能舉例來說，可包含加(ADD)、帶進位加(add with carry,ADC)、邏輯及(logical AND,AND)、邏輯位元清除(logical bit clear,BIC)、比較取負(compare negative,CMN)、比較(compare,CMP)、邏輯異或(logical exclusive-OR,EOR)、移動(move,MOV)、反向移動(move not,MVN)、邏輯或(logic OR,ORR)、反向減(reverse subtract,RSB)、帶進位反向減(reverse subtract with carry,RSC)、帶進位減(subtract with carry,SBC)、減(subtract,SUB)、相等測試(test equivalence,TEQ)與測試(test,TST)。來源暫存器1的欄位b204指定一架構暫存器106或是一暫時暫存器106，執行單元424所接收的來源運算元係來自這個被指定的暫存器。目的暫存器欄
位b206指定一架構暫存器106或是一暫時暫存器106，結果則是寫入這個被指定的暫存器。前述immed_8欄位b208持有一個8位元常數，此常數會以兩倍於前述4位元之rotate_imm欄位b209的數值向右旋轉，以產生一立即來源運算元。如前文第9至28圖之實施例所述，立即運算元指令124可包含一條件ALU指令。舉例來說，此立即運算元指令124可以是如步驟1056所述之一個ARM NCUALUOP指令124，其係將一修正後之立即常數指定為其來源運算元，而不是暫存器。
ROR微指令3344包含一個操作碼欄位b222、一個目的暫存器欄位b226、以及兩個用以指定來源運算元的來源運算元欄，如第33圖所示，分別標示為immed_8欄位b228以及rotate_imm欄位b229，用以實行立即運算元指令124。此操作碼欄位b222包含一數值，用以區別ROR微指令3344與此微處理器100之微指令集架構之其他微指令。目的暫存器欄位b226係指定一架構暫存器106或是一目的暫存器106，ROR微指令3344的結果將會寫入其中。在指令轉譯器104轉譯立即運算元指令124，而立即欄位b207所指定之數值並未落入預定子集時，指令轉譯器104會以立即運算元指令之immed_8欄位b208與rotate_imm欄位b209的相對應數值填入immed_8欄位b228與rotate_imm欄位b229，並且，指令轉譯器104會填入目的暫存器欄位b226以指定一暫時暫存器106來接收ALU功能的結果，此暫存器後續將會被ALU微指令3344利用來作為其來源運算元。除了前文所述，ROR微指令3344還可包含一個
移位微指令126(從第10圖起標示為SHF)來指定一修正後的立即常數，這在第10與第11圖有更詳細的說明。舉例來說，若是被轉譯的立即運算元指令124是步驟1056所述係指定一修正後之立即常數的ARM NCUALUOP指令124，此ROR微指令3344就可能是步驟1056中的SHF微指令126。
ALU微指令3346包含一操作碼欄位b232、一來源暫存器1的欄位b234、一來源暫存器2的欄位b235、一目的暫存器欄位b236。此操作碼欄位b232包含一數值，用以區別ALU微指令3346與此微處理器100之微指令集架構之其他微指令，並且，其所指定用以執行於來源運算元之ALU功能係相同於立即運算元指令124轉譯產生的ALU功能。來源暫存器1的欄位b234指定一架構暫存器106或是一暫時暫存器106，第一來源運算元將會由這個被指定之暫存器提供給ALU微指令3346，來源暫存器2的欄位b235指定一架構暫存器106或是一暫時暫存器106，第二來源運算元將會從這個被指定的暫存器提供給ALU微指令3346，目的暫存器欄位b236指定一架構暫存器106或是一暫時暫存器106，ALU微指令3346的結果將會寫入這個被指定的暫存器。當指令轉譯器104轉譯立即運算元指令124且立即欄位b207所指定之數值並未落入預定子集，指令轉譯器104會填入來源暫存器1的欄位b234以指定一暫存器，其與立即來源運算元指令124之來源運算元1的欄位b204所指定者相同，指令轉譯器104會填入目的暫存器欄位b236以指定一暫存器，其與立即來源運算元
124之目的暫存器欄位b206所指定者相同，指令轉譯器104也會填入來源暫存器2的欄位b235以指定一暫時暫存器106，其與ROR微指令3344之目的暫存器欄位b226所指定者相同。如前述，此ALU微指令3346可包含任何ALU操作微指令126，分別標示為ALUOP、ALUOPUC、CALUOP以及NCALUOP，還包含詳述於第10與12圖之條件版本的微指令。舉例來說，若是被轉譯的立即運算元指令124是步驟1056所述的ARM NCUALUOP指令124，而此指定所指定之修正後的立即常數並未落入預定子集時，此ALU微指令3346就可能是步驟1056中的NCUALUOP微指令126。
立即ALU微指令3348包含一操作碼欄位b212、一來源暫存器1的欄位b214、一目的暫存器欄位b216、與一個immediate-32欄位b218。就一實施例而言，此immediate-32欄位b218就是執行立即ALU微指令3348之執行單元424所接收的立即運算元3366。也就是說，運算元多工器(未圖示)運作以選擇將立即運算元3366提供給接收立即ALU微指令3348之執行單元424。操作碼欄位b212包含一數值以區別ALU微指令3348與微處理器100之微指令集架構內的其他微指令，並且，其所指定用以執行於來源運算元之ALU功能係相同於立即運算元指令124轉譯產生的ALU功能。此來源暫存器1的欄位b214係指定一架構暫存器106或是一暫時暫存器106，一個第一來源運算元將會從中提供給ALU微指令3346，目的暫存器欄位b216指定一架構暫存器106或是一暫時暫存器106，立即ALU微
指令3348的結果將會寫入此指定暫存器中。當指令轉譯器1045轉譯立即運算元指令124且立即欄位b207指定之數值落入預定子集時，指令轉譯器104會填入來源暫存器1的欄位b214以指定一個暫存器，其相同於立即運算元指令124之來源運算元1的欄位b204所指定者，指令轉譯器104會填入目的暫存器欄位b216以指定一個暫存器，其相同於立即運算元指令124之目的暫存器欄位b206所指定者。如前述，此立即ALU微指令3346可包含任何ALU操作微指令126，分別標示為ALUOP、ALUOPUC、CALUOP以及NCALUOP，包含詳述於第10與12圖之條件版本的微指令，以指定一立即來源運算元。舉例來說，若是被轉譯之立即運算元指令124是步驟1056所述之ARM NCUALUOP指令124，其指定之修正後的立即常數係落於預定子集內，此立即ALU微指令3348可以是步驟1056內之NCUALUOP微指令126，而指令轉譯器104將不會發出步驟1056之SHF微指令126，以提供前述有關於利用指令轉譯器104處理修正後立即常數所產生的優點。
請參照第34圖，圖中係以一流程圖，顯示本發明第32圖微處理器100執行第33圖之一立即運算元指令之操作之一實施例。此流程始於步驟3402。
在步驟3402中，指令轉譯器104遇到第33圖之一立即運算元指令124，並以由多個數值構成之預定子集檢查立即欄位b207(就一ARM立即運算元指令124而言，即是位於低位的12個位元)。接下來進入一決策步驟3404。
在決策步驟3404中，指令轉譯器104確認立即欄位
b207的數值是否落於此數值預定子集內。若是，前進至步驟3406；否則就前進至步驟3414。
在步驟3406，指令轉譯器104發出單一個如第33圖所示之立即ALU微指令3348，以回應立即運算元指令124。在一實施例中，若是立即運算元指令124係一條件ALU指令124指定一來源目的共用之暫存器，此立即ALU微指令3348將包含第21圖之步驟2134、2136、2154與2156所描述之諸多ALU微指令126其中之一，不過不包含前述SHF微指令。若是此條件ALU指令124並未指定一來源目的共用之暫存器，指令轉譯器104就會發出立即ALU微指令3348與一個第10圖之步驟1034、1036、1054、1056所描述之條件移動微指令126(XMOV以及CMOV)，不過不包含前述SHF微指令。在這個狀況下，暫存器配置表402產生之條件移動微指令126的關聯性資訊，會指出條件移動微指令126係關聯於立即ALU微指令3348的結果。接下來進入步驟3408。
在步驟3408，指令發布單元408將立即ALU微指令3348發布給執行單元424。接下來進入步驟3412。
在步驟3412中，執行單元424從立即運算元匯流排接收透過由管線所傳輸之32位元立即運算元3366的數值，以及由來源暫存器1的欄位b214所指定的來源運算元。執行單元424執行立即ALU微指令3348之過程，係將操作碼欄位b212所指定之ALU功能執行於32位元立即運算元3366與其他來源運算元，以產生結果至結果匯流排128，供目的暫存器欄位b216所指定之架構暫存器106進行後續
引退操作，此架構暫存器106係相同於由立即運算元指令124之目的暫存器欄位b206所指定之架構暫存器106。若是在步驟3406中，指令轉譯器104發出一個條件移動微指令126，立即ALU微指令3348的結果就註定會是一個暫時暫存器106，而非由立即運算元指令124所指定之目的暫存器106，並且，為了以回應步驟3412中執行單元424完成立即ALU微指令之操作，如前述，尤其是第10至第20圖，指令發布單元408會發布條件移動微指令126至執行單元424，而執行單元424會執行此條件移動微指令126以產生立即運算元指令124的結果。此流程終止於步驟3412。
在步驟3414中，指令轉譯器104放出兩個微指令，即第33圖中的一個ROR微指令3344與一個ALU微指令3346，以回應此立即運算元指令124。在一實施例中，若是此立即運算元指令124係一個指定一修正後立即常數之條件ALU指令124，ROR微指令3344會包含第10圖之步驟1034、1034、1054與1056或是在第21圖之步驟2134、2136、2154與2154所描述之SHF微指令126。舉例來說，若是被轉譯的立即運算元指令124係步驟1056中的ARM NCUALUOP指令124，其指定之修正後立即常數並未落於預定子集內，此ROR微指令3344可能就會是步驟1056中的SHF微指令126。在一實施例中，若是條件運算元指令124係一個條件ALU指令124，其指定一個來源目的共用的暫存器，ALU微指令3346可能會包含第21圖之步驟2134、2136、2154與2156中描述之ALU微指令126的其
中之一。若是立即運算元條件ALU指令124並未指定一來源目的共同的暫存器，指令轉譯器104就會發出ALU微指令3346與第10圖之步驟1034、1036、1054與1056所描述之一個條件移動微指令126(XMOV與CMOV)。接下來進入步驟3416。
在步驟3416，暫存器配置表402產生ALU微指令3346的關聯性資訊，指出ALU微指令3346係關聯於ROR微指令3344的結果。若是在步驟3414中，指令轉譯器104發出一個條件移動微指令126，暫存器配置表402就會產生條件移動微指令126的關聯性資訊，指出條件移動微指令126係關聯於ALU微指令3346的結果。接下來進入步驟3418。
在步驟3418中，指令發布單元408發布ROR微指令3344至執行單元424。所以，執行單元424會接收由立即運算元指令124所指定之immed_8欄位b208與rotate_imm欄位b209的數值。接下來前進至決策步驟3412。
在步驟3422中，執行單元424執行ROR微指令3344以產生立即運算元結果，寫入由目的暫存器欄位b226所指定之暫時暫存器106。接下來進入步驟3424。
在步驟3424中，因應步驟3422中執行單元424完成ROR微指令3344的操作，指令發布單元會將ALU微指令3346發布至執行單元424。所以，執行單元424(整數單元124)接收步驟3422所產生之ROR微指令3344的結果以及由ALU微指令3346之來源暫存器1的欄位b234所指定的運算元數值，此運算元數值與立即運算元指令124之來源
暫存器1的欄位b204所指定之架構暫存器106相同。接下來前進至決策步驟3426。
在步驟3426中，執行單元424執行ALU微指令3346之過程，係將操作碼欄位b232所指定之ALU功能執行於兩個來源運算元，以產生一結果提供至結果匯流排128供目的暫存器欄位b236所指定之架構暫存器106在後續引退步驟利用，此架構暫存器106係相同於由立即運算元指令124之目的暫存器欄位b206所指定之架構暫存器104。若是步驟3414中，指令轉譯器104發出一個條件移動微指令126，ALU微指令3346的結果就會註定是一個暫時暫存器106，而非由立即運算元指令所指定之目的暫存器106，並且，因應執行單元424在步驟3426中完成ALU微指令3346的操作，指令發布單元408會發布條件移動微指令126至執行單元424，而如前述，尤其是第10至20圖，執行單元424就會執行條件移動微指令126以產生立即運算元指令124的結果。此流程終止於步驟3426。
從前文可知，本發明之微處理器100在一定情況下，係將立即運算元指令124轉譯為單一個立即ALU微指令3346，而非多個微指令。在某些狀況下，亦即當立即欄位b207係落於一數值預定子集內，而指令轉譯器104可以直接發出相對應之評估後的立即運算元3366的數值時，可提供相當大的貢獻。
首先，本發明可減少一個微指令在非循序執行處理器之各個資源中占據一額外的指令槽，如暫存器配置表402、重排緩衝器422、保留站406與執行單元424內的額
外指令槽或入口，因而能夠縮減、簡化資源，能量的消耗也可以降低。
其次，每個時脈週期內指令轉譯器104所能轉譯之指令集架構(例如ARM指令)之程式的平均指令數量可獲得提升。舉例來說，假定指令轉譯器104每個時脈周期能轉譯最多三個ARM指令，但是每個時脈週期最多只能放出三個微指令，此外，它還必須遵守在同一個時脈週期內發出所有關聯於此ARM指令的微指令的限制，也就是說，此指令轉譯器104不能在一第一時脈週期放出關聯於一ARM指令之微指令，同時又在下一個時脈週期放出關聯於此ARM指令之第二個微指令。假定ARM指令序列如下，其中，IOI是一個立即運算元指令124，例如一個條件ALU指令，其指定一目的暫存器，此目的暫存器同時也是來源暫存器，而“Rx”數值係通用暫存器：IOI R1,R1，立即欄數值A IOI R3,R3，立即欄數值B IOI R5,R5，立即欄數值C
在立即欄數值A、B與C並未落入預定子集的情況下，指令轉譯器104必須花費三個時脈週期來轉譯這三個IOI指令。不過，在立即欄數值A、B與C係落入預定子集的情況下，指令轉譯器104可能只需要一個時脈週期就能轉譯這三個IOI指令。此外，此優點亦可在其他混合有非IOI指令，亦即其它ARM指令，的實例中獲得印證。舉例來說，假定一個ARM指令D，會被轉譯為兩個微指令，其後跟隨著一個IOI指令，此IOI指令指定之一立即欄數值
係落入預定子集內，此IOI指令後跟隨著一個ARM指令E，此指令會被轉譯為兩個微指令，其後還跟隨著一個ARM指令F，此指令會被轉譯為單一個微指令。在這個情況下，指令轉譯器104可在單一個時脈週期轉譯將ARM指令D與IOI指令，然後在下一個時脈週期轉譯ARM指令E與F，亦即四個ARM指令在兩個時脈週期內完成轉譯。相較之下，若是沒有本實施例所描述的功能，指令轉譯器104將需要三個時脈週期來轉譯這四個指令。相類似的優點也存在於指令發布單元408與引退單元422。相類似的優點也出現在四指令寬度(four-wide instruction)的指令轉譯器以及條件ALU指令並未指定一目的暫存器同時為一來源暫存器的情況，在此情況下，兩個指令可在同一個時脈週期內進行轉譯，若無本實施例所描述的功能，就需使用兩個時脈週期。
第三，在立即欄位b207的數值落入預定子集，而指令轉譯器104可以發出單一微指令(或兩個而非三個微指令)的情況下，因為第二個(或第三個)微指令的消失，可以減少立即運算元指令124的延遲。
第四，重排緩衝器以及/或保留站內不存在額外的微指令，可以提高降低處理器的前瞻能力，因而提升微處理器100利用指令階層平行處理來執行程式的能力，增加執行單元424的利用率，改善微處理器100的整體效能。進一步來說，減少第二微指令可以在重排緩衝器空出更多空間給微指令，這樣就可以產生一個較大的微指令池，可發派給執行單元424執行。微指令在“完成準備”之前還不能發
送出去執行，這也就是此微指令中，來自之前微指令之所有來源運算元都處於可取得的狀態才能發送出去。因此，微處理器100尋找完成準備之微指令的微指令池越大，找到的機會就越大，所以執行單元424就有較大的機會被利用。這通常被稱為微處理器的前瞻能力，也就是充分利用微處理器所要執行之程式的指令階層平行處理能力。前瞻能力越大，通常就越會提升執行單元424的利用效率。因此，本發明之微處理器100可依據立即欄位b207的數值，將立即運算元指令124轉譯為單一個立即ALU微指令3348，而非多個微指令，因而具有潛力能提升其前瞻能力。
雖然前述實施例中之立即運算元指令係一個具有資料處理立即編碼功能的ARM指令，此技術亦可應用於轉譯其它指令集架構之立即運算元指令；其次，值得注意的是，本發明亦可應用於沒有預先存在之微架構、或是此預先存在之微架構所支援的指令集架構並非x86指令集架構的情況。此外，值得注意的是，本發明在此所描述的是一個廣泛的處理器概念，其依據立即運算元指令特定之立即欄位數值是否落入預定子集內，來將運算元指令轉譯為一個亂序執行微架構之不同微指令序列，以支援一指令集架構之立即運算元指令。
在另一實施例中，指令轉譯器104產生第32圖之立即運算元3266給第33圖之立即運算元指令124之立即欄位b207的所有數值。也就是說，立即欄位b207之數值的預定子集內的所有數值都是立即欄位b207的可能數值。以下係此實施例之Verilog硬體描述語言編碼。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。舉例來說，軟體可以執行本發明所述之裝置與方法的功能、製造、形塑、模擬、描述以及/或測試等。這可由一般的程式語言(如C、C++)、硬體描述語言(HDL)包含Verilog HDL,VHDL等，或是其他既有程式來達成。此軟體可以設置於任何已知的電腦可利用媒介，如磁帶、半導體、磁碟、光碟(如CD-ROM、DVD-ROM等)、網路或是其他通訊媒介。此處描述之裝置與方法的實施例可被包含於一半導體智財核心，例如一微處理核心(如以硬體描述語言的實施方式)並且透過積體電路的製作轉換為硬體。此外，本文所描述之裝置與方法亦可包含硬體與軟體之結合。因此，本文所述的任何實施例，並非用以限定本發明之範圍。此外，本發明可應用於一般通用電腦之微處理器裝置。最後，所屬技術領域具有通常知識者利用本發明所揭露的觀念與實施例作為基礎，來設計並調整出不同的結構已達成相同的目的，亦不超出本發明之範圍。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。
100‧‧‧微處理器(處理核心)
102‧‧‧指令快取
104‧‧‧硬體指令轉譯器
106‧‧‧暫存器檔案
108‧‧‧記憶體子系統
112‧‧‧執行管線
114‧‧‧指令擷取單元與分支預測器
116‧‧‧ARM程式計數器(PC)暫存器
118‧‧‧x86指令指標(IP)暫存器
122‧‧‧組態暫存器(configuration register)
124‧‧‧ISA指令
126‧‧‧微指令
128‧‧‧結果
132‧‧‧指令模式指標(instruction mode indicator)
134‧‧‧擷取位址
136‧‧‧環境模式指標(environment mode indicator)
202‧‧‧指令格式化程式
204‧‧‧簡單指令轉譯器(SIT)
206‧‧‧複雜指令轉譯器(CIT)
212‧‧‧多工器(mux)
222‧‧‧x86簡單指令轉譯器
224‧‧‧ARM簡單指令轉譯器
232‧‧‧微程式計數器(micro-program counter,micro-PC)
234‧‧‧微碼唯讀記憶體
236‧‧‧微程序器(microsequencer)
235‧‧‧指令間接暫存器(instruction indirection register,IIR)
237‧‧‧微轉譯器(microtranslator)
242‧‧‧格式化ISA指令
244‧‧‧實行微指令(implementing microinstructions)
246‧‧‧實行微指令
248‧‧‧選擇輸入
252‧‧‧微碼位址
254‧‧‧唯讀記憶體位址
255‧‧‧ISA指令資訊
302‧‧‧預解碼器(pre-decoder)
304‧‧‧指令位元組佇列(IBQ)
306‧‧‧長度解碼器(length decoders)與漣波邏輯閘(ripple logic)
308‧‧‧多工器佇列(mux queue,MQ)
312‧‧‧多工器
314‧‧‧格式化指令佇列(formatted instruction queue,FIQ)
322‧‧‧ARM指令集狀態
401‧‧‧微指令佇列
402‧‧‧暫存器配置表(register allocation table,RAT)
404‧‧‧指令調度器(instruction dispatcher)
406‧‧‧保留站(reservation station)
408‧‧‧指令發送單元(instruction issue unit)
412‧‧‧整數/分支(integer/branch)單元
414‧‧‧媒體單元(media unit)
416‧‧‧載入/儲存(load/store)單元
418‧‧‧浮點(floating point)單元
422‧‧‧重排緩衝器(reorder buffer,ROB)
424‧‧‧執行單元
502‧‧‧ARM特定暫存器
504‧‧‧x86特定暫存器
506‧‧‧共享暫存器
700‧‧‧雙核心微處理器
892‧‧‧微指令快取
926‧‧‧條件旗標暫存器
922‧‧‧多工器
928‧‧‧旗標匯流排
928/924‧‧‧條件旗標數值
902‧‧‧ISA條件旗標
904‧‧‧條件滿足(SAT)位元
906‧‧‧預移位進位(PSC)位元
908‧‧‧使用移位進位(USE)位元
2932‧‧‧動態預測器
2934‧‧‧預測器選擇器
2936‧‧‧靜態預測器
2982‧‧‧動態預測
2984‧‧‧預測選擇
2986‧‧‧靜態預測
2974‧‧‧歷史更新
2976‧‧‧誤預測
3044‧‧‧ALU微指令
3046‧‧‧條件移動微指令
3045‧‧‧具條件碼之條件ALU微指令
3047‧‧‧具條件碼之不操作微指令
a202,a212,a222,a252,a272‧‧‧操作碼欄位
a204,a224,a254,a274‧‧‧條件碼欄位
a206,a216,a256‧‧‧來源暫存器1與2之欄位
a208,a218,a232,a258‧‧‧目的暫存器欄位
a226‧‧‧來源暫存器1之欄位
a228‧‧‧來源暫存器2之欄位
3266‧‧‧立即運算元
3344‧‧‧ROR微指令
3346‧‧‧ALU微指令
3348‧‧‧立即ALU微指令
b202,b212,b222,b232‧‧‧操作碼欄位
b204,b214b234‧‧‧來源暫存器1之欄位
b235‧‧‧來源暫存器2之欄位
b206,b216,b226,b236‧‧‧目的暫存器欄位
b207‧‧‧立即欄位
b208,b228‧‧‧immed_8欄位
b209,b229‧‧‧rotate_imm欄位
b218‧‧‧immediate-32欄位
第1圖係本發明執行x86程式集架構與ARM程式集架構機器語言程式之微處理器一實施例之方塊圖。
第2圖係一方塊圖，詳細顯示第1圖之硬體指令轉譯器。
第3圖係一方塊圖，詳細顯示第2圖之指令格式化程式。
第4圖係一方塊圖，詳細顯示第1圖之執行管線。
第5圖係一方塊圖，詳細顯示第1圖之暫存器檔案。
第6圖係一流程圖(包括第6A圖和第6B圖)，顯示第1圖之微處理器之操作步驟。
第7圖係本發明一雙核心微處理器之方塊圖。
第8圖係本發明執行x86 ISA與ARM ISA機器語言程式之微處理器另一實施例之方塊圖。
第9圖係一方塊圖，詳細顯示部分第1圖之微處理器。
第10圖係一流程圖，顯示第1圖之硬體指令轉譯器轉譯條件ALU指令之操作步驟。
第11圖係一流程圖，顯示第4圖之執行單元執行一移位微指令之操作步驟。
第12圖係一流程圖，顯示第4圖之執行單元執行一條件ALU微指令之操作步驟。
第13圖係一流程圖，顯示第4圖之執行單元執行一條件移動微指令之操作步驟。
第14至20圖係方塊圖，顯示第1圖之執行管線112執行依據第10圖之轉譯操作所轉譯之各種形式的條件ALU指令之操作步驟。
第21圖係一流程圖，顯示第1圖之硬體指令轉譯器轉譯條件ALU指令，以指定來源暫存器之其中之一與目的暫存器係為同一之操作步驟。
第22至28圖係方塊圖，顯示第1圖之執行管線112執行依據第21圖之轉譯操作所轉譯之各種形式的條件ALU指令之操作步驟。
第29圖係一方塊圖，顯示本發明對於非條件分支指令進行預測之微處理器100之一實施例。
第30圖係一方塊示意圖，顯示第29圖之指令轉譯器對於條件ALU指令之轉譯之一實施例。
第31圖(包括第31A圖和第31B圖)係一流程圖顯示本發明第29圖之微處理器執行第30圖之一條件ALU指令之一實施例。
第32圖係一方塊圖，顯示本發明在轉譯過程中處理修正後立即常數之微處理器之一實施例。
第33圖係一方塊圖，顯示本發明將一立即運算元指令選擇性地轉譯為一個ROR微指令與一ALU微指令或是轉譯為一立即ALU微指令之一實施例。
第34圖(包括第34A圖和第34B圖)係一流程圖，顯示本發明第32圖之微處理器100執行第33圖之一立即運算元指令之操作之一實施例。
100‧‧‧微處理器
102‧‧‧指令快取
104‧‧‧硬體指令轉譯器
106‧‧‧暫存器檔案
108‧‧‧記憶體子系統
112‧‧‧執行管線
114‧‧‧指令擷取單元與分支預測器
116‧‧‧ARM程式計數器(PC)暫存器
118‧‧‧x86指令指標(IP)暫存器
122‧‧‧組態暫存器(configuration register)
124‧‧‧指令
126‧‧‧微指令
128‧‧‧結果
132‧‧‧指令模式指標(instruction mode indicator)
134‧‧‧擷取位址
136‧‧‧環境模式指標(environment mode indicator)
Claims (45)
- 一個微處理器，執行條件非分支指令，其中各該條件非分支指令係指定一條件，各該條件非分支指令在該條件滿足時指示該微處理器執行一操作，而在該條件不滿足該微處理器之條件旗標時不去執行該操作，該微處理器包含：一預測器，用以提供關於一條件非分支指令之預測；一指令轉譯器，用以：在該預測預測該條件將不會被滿足時，將該條件非分支指令轉譯為一不操作微指令；以及在該預測預測該條件將會被滿足時，將該條件非分支指令轉譯為一個或多個微指令構成之一微指令組以非條件地執行該操作；以及一執行管線，用以執行該不操作微指令或是由該指令轉譯器提供之該微指令組。
- 如申請專利範圍第1項之微處理器，其中該預測器包含：一靜態預測器，用以解譯該條件非分支指令，並基於對該條件非分支指令之解譯，提供該預測至該指令轉譯器。
- 如申請專利範圍第1項之微處理器，其中該預測器包含：一動態預測器，用以維持該條件在該條件非分支指令之前的執行歷程是否被滿足之一歷史資料，並基於該歷史資料提供該預測至該指令轉譯器。
- 如申請專利範圍第3項之微處理器，其中在該條件非分支指令係由位於該微處理器之一擷取位址之一指令快取擷取時，該動態預測器係用以提供對應於該擷取位址之該預測，並且不去解譯該條件非分支指令。
- 如申請專利範圍第1項之微處理器，其中該預測器包含：一靜態預測器，用以解譯該條件非分支指令，並基於對該條件非分支指令之解譯，提供一靜態預測至該指令轉譯器；一動態預測器，用以維持該條件在該條件非分支指令之前的執行歷程是否被滿足之一歷史資料，並基於該歷史資料，提供一動態預測至該指令轉譯器；以及一選擇器，用以維持該靜態與該動態預測器在該條件非分支指令之前的執行歷程之一準確度歷史資料，並基於該準確度歷史資料，提供一選擇以選擇該靜態預測或是該動態預測作為該預測。
- 如申請專利範圍第5項之微處理器，其中，在該條件非分支指令係由位於該微處理器之一擷取位址之一指令快取擷取時，該動態預測器係提供對應於該擷取位址之該預測，並且不去解譯該條件非分支指令；其中，在該條件非分支指令係由位於該擷取位址之該指令快取擷取時，該選擇器係提供對應於該擷取位址之該選擇，並且不去解譯該條件非分支指令。
- 如申請專利範圍第1項之微處理器，其中該指令轉譯器更用以：在該預測不預測是否該條件將會被滿足時，將該條件非分支指令轉譯為一個或多個微指令構成之一第二微指令組以條件執行該操作。
- 如申請專利範圍第1項之微處理器，其中，該不操作微指令或是由一個或多個微指令構成之該微指令組包含由該條件非分支指令指定之該條件； 其中，該執行管線係依據該條件與該條件旗標確認該預測是否是一誤預測，以執行該不操作微指令或是由該指令轉譯器提供之該微指令組，並且在該預測係該誤預測時，將該誤預測指定給該指令轉譯器；其中，對應於該誤預測之指定，該指令轉譯器更用以將該條件非分支指令再轉譯為一個或多個微指令構成之一第二微指令組以條件執行該操作。
- 如申請專利範圍第1項之微處理器，其中，該預測器係用以維持該條件在該條件非分支指令之前的執行歷程是否被滿足之一歷史資料，並基於該歷史資料，提供該預測至該指令轉譯器；其中，該不操作微指令或是一個或多個微指令構成之該微指令組包含由該條件非分支指令指定之該條件；其中，該執行管線係對於該條件旗標是否滿足該條件作出一決定，以執行該不操作微指令或是由該指令轉譯器提供之該微指令組，並且提供該決定至該預測器；其中，該預測器係依據來自該執行管線之該決定，更新該歷史資料。
- 如申請專利範第9項之微處理器，其中，該預測器包含：一靜態預測器，提供對應於該條件非分支指令之解譯之一靜態預測；一動態預測器，提供基於該歷史資料之一動態預測；以及一選擇器，選擇該靜態預測或是該動態預測；其中，該選擇器係用以維持該靜態與該動態預測器在該條件 非分支指令之前的執行歷程之一準確度歷史資料；其中，該選擇器係用以依據來自該執行管線之該決定，更新該準確度歷史資料。
- 如申請專利範圍第1項之微處理器，其中該條件非分支指令係由ARM指令集架構定義之指令。
- 如申請專利範圍第1項之微處理器，其中該條件非分支指令係由x86指令集架構定義之指令。
- 如申請專利範圍第1項之微處理器，其中，該指令轉譯器係將x86指令集架構程式之指令與ARM指令集架構之程式轉譯為由該微處理器之一微指令集定義之微指令，其中，該微指令係以不同於該x86指令集架構與ARM指令集架構之該些指令集所定義之該些指令之編碼方式進行編碼。
- 一種利用一微處理器執行條件非分支指令之方法，其中，各該條件非分支指令係指定一條件，各該條件非分支指令在該條件滿足時指示該微處理器執行一操作，而在該條件不滿足該微處理器之條件旗標時不去執行該操作，該方法包含：提供關於一條件非分支指令之預測；在該預測預測該條件將不會被滿足時，將該條件非分支指令轉譯為一不操作微指令；在該預測預測該條件將會被滿足時，將該條件非分支指令轉譯為一個或多個微指令構成之一微指令組以非條件地執行該操作；以及執行該不操作微指令或是由該指令轉譯器提供之該微指令組，該執行係由該微處理器之一硬體執行管線所執行。
- 如申請專利範圍第14項之方法，更包含： 解譯該條件非分支指令；其中，提供該預測之步驟包含基於對該條件非分支指令之解譯，提供該預測至該指令轉譯器。
- 如申請專利範圍第14項之方法，更包含：維持該條件在該條件非分支指令之前的執行歷程是否被滿足之一歷史資料；其中，提供該預測之步驟包含基於該歷史資料，提供該預測至該指令轉譯器。
- 如申請專利範圍第14項之方法，更包含：維持該條件在該條件非分支指令之前的執行歷程是否被滿足之一歷史資料；以及維持靜態預測與動態預測在該條件非分支指令之前的執行歷程之一準確度歷史資料；其中，提供該預測之步驟包含：基於對該條件非分支指令之解譯，提供該靜態預測；基於該條件在該條件非分支指令之前的執行歷程是否被滿足之該歷史資料，以提供該動態預測；以及基於該準確度歷史資料，選擇該靜態預測或是該動態預測作為該預測。
- 如申請專利範圍第14項之方法，更包含：在該預測不去預測該條件是否將被滿足時，將該條件非分支指令轉譯為一個或多個微指令構成之一第二微指令組以條件執行該操作。
- 如申請專利範圍第14項之方法，其中，該不操作微指令或是該一個或多個微指令構成之該微 指令組包含該條件非分支指令指定之該條件；其中，執行該不操作微指令或是由該指令轉譯器提供之該微指令組之步驟包含，依據該條件與該條件旗標確認該預測是否是一誤預測，並且在該預測係該誤預測時指定該誤預測；該方法更包含：對應於指定該誤預測之步驟，將該條件非分支指令再轉譯為一個或多個微指令構成之一第二微指令組以條件執行該操作。
- 如申請專利範圍第14項之方法，更包含：維持該條件在該條件非分支指令之前的執行歷程是否被滿足之一歷史資料；其中，提供關於該條件非分支指令之該預測之步驟包含提供基於該歷史資料之該預測；其中，該不操作微指令或是一個或多個微指令構成之該微指令集包含該條件非分支指令指定之該條件；其中，執行該不操作微指令或是由該指令轉譯器提供之該微指令組之步驟包含，作出該條件旗標是否滿足該條件之一決定，並提供該決定；該方法更包含：對應於作出該決定之步驟，更新該歷史資料。
- 如申請專利範圍第20項之方法，其中，提供關於該條件非分支指令之該預測之步驟包含：提供對應於解譯該條件非分支指令之一靜態預測；提供基於該歷史資料之一動態預測；以及 選擇該靜態預測或是該動態預測；其中，該方法更包含：維持該靜態與該動態預測在該條件非分支指令之前的執行歷程之一準確度歷史資料；以及對應於該決定，更新該準確度歷史資料。
- 一種電腦程式產品，一種電腦程式產品，編碼於至少一電腦可讀取儲存媒介，以使用於一運算裝置，該電腦程式產品包括：適用於該媒介之電腦可讀取程式碼，用以指定一微處理器以執行條件非分支指令，其中各該條件非分支指令係指定一條件，各該條件非分支指令在該條件滿足時指示該微處理器執行一操作，而在該條件不滿足該微處理器之條件旗標時不去執行該操作，該電腦可讀取程式碼包含：第一程式碼，指定一預測器，用以提供關於一條件非分支指令之預測；第二程式碼，指定一指令轉譯器，用以：在該預測預測該條件將不會被滿足時，將該條件非分支指令轉譯為一不操作微指令；以及在該預測預測該條件將會被滿足時，將該條件非分支指令轉譯為一個或多個微指令構成之一微指令組以非條件地執行該操作；以及第三程式碼，指定一執行管線，用以執行該不操作微指令或是由該指令轉譯器提供之該微指令組。
- 如申請專利範圍第22項之電腦程式產品，其中該至少一電腦可讀取儲存媒介係選自由碟片、磁帶、或是其他磁性、 光學或電子之儲存媒介以及網路、纜線、無線或其他通訊媒介所構成之一群組。
- 一種具有一指令集架構之微處理器，該指令集架構係定義有至少一指令，該指令包含一立即欄位，該立即欄位內具有一第一部分指定一第一數值與一第二部分指定一第二數值，該指令指示該微處理器執行一操作將一固定數值作為其中之一的來源運算元，該固定數值係將該第一數值基於該第二數值轉動/移動一定數量之位元而獲得，該微處理器包含：一指令轉譯器，將該至少一指令轉譯為一個或多個微指令，其中該微指令係以不同於該指令集架構所定義之指令編碼方式進行編碼；以及一執行管線，執行由該指令轉譯器所產生之該微指令，以產生一由該指令集架構定義之結果；其中該指令轉譯器，而非該執行管線，係依據該第一與該第二數值產生該固定數值作為至少一該微指令之一來源運算元，供該執行管線執行。
- 如申請專利範圍第24項之微處理器，其中該指令轉譯器係依據該立即欄位之一數值是否落於一預定之數值子集內，以將該指令轉譯為不同之微指令。
- 如申請專利範圍第24項之微處理器，其中該執行管線包含：複數個執行單元，執行該微指令以產生該結果；以及一發送單元，將該指令轉譯器產生之該固定數值發送給至少一個該執行單元，該固定數值係作為由該至少一該執 行管線執行之該至少一該微指令之該來源運算元。
- 如申請專利範圍第24項之微處理器，其中該執行管線包含：複數個執行單元，執行該微指令以產生該結果；其中，該微處理器更包含：一個或多個第一匯流排，將來自該執行單元之該微指令之執行結果傳送回該執行單元，作為其他微指令之來源運算元；以及一第二匯流排，提供由該指令轉譯器產生之該固定數值給該執行管線，其中該第二匯流排係不同於該一個或多個第一匯流排。
- 如申請專利範圍第27項之微處理器，更包含：多個暫存器，接收來自該執行單元之該微指令之執行結果，由該指令轉譯器產生之該固定數值不會被該微處理器寫入該暫存器。
- 如申請專利範圍第24項之微處理器，其中該固定數值係將該第一數值轉動/移動兩倍於該第二數值之數量之位元而獲得。
- 如申請專利範圍第24項之該微處理器，其中該至少一指令包含ARM指令集架構之資料處理指令，該資料處理指令指定一修正後立即常數。
- 如申請專利範圍第30項之微處理器，其中該ARM指令集架構之指定一修正後立即常數之該資料處理指令包含指定一修正後立即常數之條件ALU指令。
- 一種方法，由一具有一指令集架構之微處理器執行，該指 令集架構係定義有至少一指令，該指令包含一立即欄位，該立即欄位內具有一第一部分指定一第一數值與一第二部分指定一第二數值，該指令指示該微處理器執行一操作將一固定數值作為其中之一的來源運算元，該固定數值係將該第一數值基於該第二數值轉動/移動一定數量之位元而獲得，該方法包含：將該至少一指令轉譯為一個或多個微指令，其中該微指令係以不同於該指令集架構所定義之指令編碼方式進行編碼，其中，該轉譯步驟係由該微處理器之一指令轉譯器執行；以及執行由該指令轉譯器所產生之該微指令，以產生一由該指令集架構定義之結果，其中該執行步驟係由該微處理器之一執行管線執行；其中由該指令轉譯器而非該執行管線，依據該第一與該第二數值產生該固定數值作為至少一該微指令之一來源運算元，供該執行管線執行。
- 如申請專利範圍第32項之方法，其中該轉譯步驟包含依據該立即欄位之一數值是否落於一預定之數值子集內，將該指令轉譯為不同之微指令。
- 如申請專利範圍第32項之方法，其中該固定數值係將該第一數值轉動/移動兩倍於該第二數值之數量之位元而獲得。
- 如申請專利範圍第32項之方法，其中該至少一指令包含ARM指令集架構之資料處理指令，該資料處理指令指定一修正後立即常數。
- 如申請專利範圍第35項之方法，其中該至少一指令包含 ARM指令集架構之資料處理指令，該資料處理指令指定一修正後立即常數。
- 一種具有一指令集架構之微處理器，該指令集架構係定義有至少一指令，該指令包含一立即欄位，該立即欄內具有一第一部分指定一第一數值與一第二部分指定一第二數值，該指令指示該微處理器執行一操作將一固定數值作為其中之一的來源運算元，該固定數值係將該第一數值基於該第二數值轉動/移動一定數量之位元而獲得，該微處理器包含：一指令轉譯器，將該至少一指令轉譯為一個或多個微指令；以及一執行管線，執行由該指令轉譯器所產生之該微指令，以產生一由該指令集架構定義之結果；其中，當該立即欄位之一數值係落於一預定之數值子集內：該指令轉譯器將該指令轉譯為至少一個微指令；該指令轉譯器而非該執行管線，係依據該第一與該第二數值產生該固定數值；以及該執行管線利用該指令轉譯器產生之該固定數值作為其中之一的來源運算元，執行該至少一微指令；以及其中，當該立即欄位之該數值並不落於該預定之數值子集內：該指令轉譯器將該指令轉譯為至少第一與第二微指令；該執行管線而非該指令轉譯器，透過執行該第一微指令，產生該固定數值；以及該執行管線係透過利用該第一微指令執行產生之該固定 數值作為其中之一的來源運算元，以執行該第二微指令。
- 如申請專利範圍第37項之微處理器，其中該執行管線包含：一暫存器配置表，產生該第二微指令與該第一微指令執行產生之該固定數值之關聯性。
- 如申請專利範圍第37項之微處理器，其中該微指令係由該微處理器之一微架構所定義，並且係以不同於該指令集架構定義之指令編碼方式進行編碼。
- 如申請專利範圍第37項之微處理器，其中該第一微指令係一移位/轉動微指令。
- 一種方法，由具有一指令集架構之一微處理器執行，該指令集架構係定義有至少一指令，該指令包含一立即欄位，該立即欄位內具有一第一部分指定一第一數值與一第二部分指定一第二數值，該指令指示該微處理器執行一操作將一固定數值作為其中之一的來源運算元，該固定數值係將該第一數值基於該第二數值轉動/移動一定數量之位元而獲得，該微處理器並包含一指令轉譯器與一執行管線，該方法包含：利用該指令轉譯器，確認該立即欄位之一數值是否落於一預定之數值子集內；當該立即欄位之該數值係落於該預定之數值子集內：利用該指令轉譯器將該指令轉譯為至少一個微指令；利用該指令轉譯器而非該執行管線，依據該第一與該第二數值產生該固定數值；以及 利用該執行管線，將該指令轉譯器產生之該固定數值作為其中之一的來源運算元，來執行該至少一微指令；以及其中，當該立即欄位之該數值並不落於該預定之數值子集內：利用該指令轉譯器，將該指令轉譯為至少第一與第二微指令；利用該執行管線而非該指令轉譯器，透過執行該第一微指令，以產生該固定數值；以及利用該執行管線，透過利用該第一微指令執行產生之該固定數值作為其中之一的來源運算元，以執行該第二微指令。
- 如申請專利範圍第41項之方法，更包含：產生該第二微指令與該第一微指令執行產生之該固定數值之關聯性，其中產生該關聯性之步驟係由該微處理器之一暫存器配置表實現。
- 如申請專利範圍第41項之方法，其中該微指令係由該微處理器之一微架構所定義，並且係以不同於該指令集架構定義之指令編碼方式進行編碼。
- 一種電腦程式產品，編碼於至少一電腦可讀取儲存媒介，以使用於一運算裝置，該電腦程式產品包括：適用於該媒介之電腦可讀取程式碼，用以指定一微處理器，該微處理器具有一指令集架構，該指令集架構係定義有至少一指令，該指令包含一立即欄位，該立即欄位內具有一第一部分指定一第一數值與一第二部分指定一第二數值，該指令指示該微處理器執行一操作將一固定 數值作為其中之一的來源運算元，該固定數值係將該第一數值基於該第二數值轉動/移動一定數量之位元而獲得，該電腦可讀取程式碼包含：第一程式碼，指定一指令轉譯器，用以將該至少一指令轉譯為一個或多個微指令，其中，該微指令係以不同於該指令集架構所定義之指令編碼方式進行編碼；以及第二程式碼，指定一執行管線，用以執行由該指令轉譯器所產生之該微指令，以產生一由該指令集架構定義之結果；其中該指令轉譯器而非該執行管線，係依據該第一與該第二數值產生該固定數值作為至少一該微指令之一來源運算元，供該執行管線執行。
- 如申請專利範圍第44項之電腦程式產品，其中該至少一電腦可讀取儲存媒介係選自由碟片、磁帶、或是其他磁性、光學或電子之儲存媒介以及網路、纜線、無線或其他通訊媒介所構成之一群組。
Applications Claiming Priority (20)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161473062P | 2011-04-07 | 2011-04-07 | |
| US201161473069P | 2011-04-07 | 2011-04-07 | |
| US201161473067P | 2011-04-07 | 2011-04-07 | |
| US13/224,310 US8880851B2 (en) | 2011-04-07 | 2011-09-01 | Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| US201161537473P | 2011-09-21 | 2011-09-21 | |
| US201161541307P | 2011-09-30 | 2011-09-30 | |
| US201161547449P | 2011-10-14 | 2011-10-14 | |
| US201161555023P | 2011-11-03 | 2011-11-03 | |
| US13/333,520 US9032189B2 (en) | 2011-04-07 | 2011-12-21 | Efficient conditional ALU instruction in read-port limited register file microprocessor |
| US13/333,631 US8924695B2 (en) | 2011-04-07 | 2011-12-21 | Conditional ALU instruction condition satisfaction propagation between microinstructions in read-port limited register file microprocessor |
| US13/333,572 US8880857B2 (en) | 2011-04-07 | 2011-12-21 | Conditional ALU instruction pre-shift-generated carry flag propagation between microinstructions in read-port limited register file microprocessor |
| US201261604561P | 2012-02-29 | 2012-02-29 | |
| US13/413,300 US20120260073A1 (en) | 2011-04-07 | 2012-03-06 | Emulation of execution mode banked registers |
| US13/413,314 US9176733B2 (en) | 2011-04-07 | 2012-03-06 | Load multiple and store multiple instructions in a microprocessor that emulates banked registers |
| US13/412,904 US9317288B2 (en) | 2011-04-07 | 2012-03-06 | Multi-core microprocessor that performs x86 ISA and ARM ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| US13/412,914 US9146742B2 (en) | 2011-04-07 | 2012-03-06 | Heterogeneous ISA microprocessor that preserves non-ISA-specific configuration state when reset to different ISA |
| US13/413,346 US9043580B2 (en) | 2011-04-07 | 2012-03-06 | Accessing model specific registers (MSR) with different sets of distinct microinstructions for instructions of different instruction set architecture (ISA) |
| US13/413,258 US9274795B2 (en) | 2011-04-07 | 2012-03-06 | Conditional non-branch instruction prediction |
| US13/412,888 US9141389B2 (en) | 2011-04-07 | 2012-03-06 | Heterogeneous ISA microprocessor with shared hardware ISA registers |
| US13/416,879 US9128701B2 (en) | 2011-04-07 | 2012-03-09 | Generating constant for microinstructions from modified immediate field during instruction translation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201241747A TW201241747A (en) | 2012-10-16 |
| TWI470548B true TWI470548B (zh) | 2015-01-21 |
Family
ID=45926461
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101112254A TWI474191B (zh) | 2011-04-07 | 2012-04-06 | 控制暫存器對應於異質指令集架構處理器 |
| TW101112246A TWI470548B (zh) | 2011-04-07 | 2012-04-06 | 具有條件指令之微處理器、其處理方法及電腦程式產品 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101112254A TWI474191B (zh) | 2011-04-07 | 2012-04-06 | 控制暫存器對應於異質指令集架構處理器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9128701B2 (zh) |
| EP (1) | EP2508985B1 (zh) |
| CN (4) | CN102937889B (zh) |
| TW (2) | TWI474191B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI637319B (zh) * | 2016-11-15 | 2018-10-01 | 晶心科技股份有限公司 | 資料處理系統及控制執行流程的方法 |
| TWI712952B (zh) * | 2015-06-26 | 2020-12-11 | 美商英特爾股份有限公司 | 持續確定處理器、方法、系統及指令 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9645822B2 (en) | 2011-04-07 | 2017-05-09 | Via Technologies, Inc | Conditional store instructions in an out-of-order execution microprocessor |
| US9274795B2 (en) | 2011-04-07 | 2016-03-01 | Via Technologies, Inc. | Conditional non-branch instruction prediction |
| US9176733B2 (en) | 2011-04-07 | 2015-11-03 | Via Technologies, Inc. | Load multiple and store multiple instructions in a microprocessor that emulates banked registers |
| US9317288B2 (en) | 2011-04-07 | 2016-04-19 | Via Technologies, Inc. | Multi-core microprocessor that performs x86 ISA and ARM ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| US9146742B2 (en) | 2011-04-07 | 2015-09-29 | Via Technologies, Inc. | Heterogeneous ISA microprocessor that preserves non-ISA-specific configuration state when reset to different ISA |
| US8924695B2 (en) | 2011-04-07 | 2014-12-30 | Via Technologies, Inc. | Conditional ALU instruction condition satisfaction propagation between microinstructions in read-port limited register file microprocessor |
| US9043580B2 (en) | 2011-04-07 | 2015-05-26 | Via Technologies, Inc. | Accessing model specific registers (MSR) with different sets of distinct microinstructions for instructions of different instruction set architecture (ISA) |
| US9378019B2 (en) | 2011-04-07 | 2016-06-28 | Via Technologies, Inc. | Conditional load instructions in an out-of-order execution microprocessor |
| US9336180B2 (en) | 2011-04-07 | 2016-05-10 | Via Technologies, Inc. | Microprocessor that makes 64-bit general purpose registers available in MSR address space while operating in non-64-bit mode |
| US9898291B2 (en) | 2011-04-07 | 2018-02-20 | Via Technologies, Inc. | Microprocessor with arm and X86 instruction length decoders |
| US9032189B2 (en) | 2011-04-07 | 2015-05-12 | Via Technologies, Inc. | Efficient conditional ALU instruction in read-port limited register file microprocessor |
| US9292470B2 (en) | 2011-04-07 | 2016-03-22 | Via Technologies, Inc. | Microprocessor that enables ARM ISA program to access 64-bit general purpose registers written by x86 ISA program |
| US9244686B2 (en) | 2011-04-07 | 2016-01-26 | Via Technologies, Inc. | Microprocessor that translates conditional load/store instructions into variable number of microinstructions |
| US9141389B2 (en) | 2011-04-07 | 2015-09-22 | Via Technologies, Inc. | Heterogeneous ISA microprocessor with shared hardware ISA registers |
| US8880851B2 (en) | 2011-04-07 | 2014-11-04 | Via Technologies, Inc. | Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| US8880857B2 (en) | 2011-04-07 | 2014-11-04 | Via Technologies, Inc. | Conditional ALU instruction pre-shift-generated carry flag propagation between microinstructions in read-port limited register file microprocessor |
| US9733941B2 (en) * | 2012-10-09 | 2017-08-15 | Advanced Micro Devices, Inc. | Technique for translating dependent instructions |
| TWI573015B (zh) * | 2013-06-19 | 2017-03-01 | 祥碩科技股份有限公司 | 防超時方法及資料處理系統 |
| TWI482012B (zh) * | 2013-07-01 | 2015-04-21 | Wistron Corp | 電腦及其喚醒方法 |
| TWI569207B (zh) * | 2014-10-28 | 2017-02-01 | 上海兆芯集成電路有限公司 | 微處理器、微處理器的運作方法、及改善微處理器效能的方法 |
| US9785423B2 (en) | 2015-04-23 | 2017-10-10 | Google Inc. | Compiler for translating between a virtual image processor instruction set architecture (ISA) and target hardware having a two-dimensional shift array structure |
| US10169105B2 (en) * | 2015-07-30 | 2019-01-01 | Qualcomm Incorporated | Method for simplified task-based runtime for efficient parallel computing |
| GB201514522D0 (en) | 2015-08-14 | 2015-09-30 | Novelda As | High precision time measurement apparatus |
| GB2543304B (en) * | 2015-10-14 | 2020-10-28 | Advanced Risc Mach Ltd | Move prefix instruction |
| US9996329B2 (en) * | 2016-02-16 | 2018-06-12 | Microsoft Technology Licensing, Llc | Translating atomic read-modify-write accesses |
| US10235170B2 (en) | 2016-09-30 | 2019-03-19 | International Business Machines Corporation | Decimal load immediate instruction |
| TWI660307B (zh) | 2017-06-09 | 2019-05-21 | 國立交通大學 | 二元碼轉譯裝置及方法 |
| US20190102197A1 (en) * | 2017-10-02 | 2019-04-04 | Samsung Electronics Co., Ltd. | System and method for merging divide and multiply-subtract operations |
| US10649900B2 (en) * | 2017-11-06 | 2020-05-12 | Samsung Electronics Co., Ltd. | Method to avoid cache access conflict between load and fill |
| CN109344111A (zh) * | 2018-10-15 | 2019-02-15 | 北京电子工程总体研究所 | 一种基于双核arm的soc的数据传输系统和方法 |
| US10831479B2 (en) * | 2019-02-20 | 2020-11-10 | International Business Machines Corporation | Instruction to move data in a right-to-left direction |
| CN110806899B (zh) * | 2019-11-01 | 2021-08-24 | 西安微电子技术研究所 | 一种基于指令扩展的流水线紧耦合加速器接口结构 |
| US11928472B2 (en) | 2020-09-26 | 2024-03-12 | Intel Corporation | Branch prefetch mechanisms for mitigating frontend branch resteers |
| CN114691202A (zh) * | 2020-12-29 | 2022-07-01 | 上海兆芯集成电路有限公司 | 转换指令的方法及系统 |
| US20230056699A1 (en) * | 2021-08-23 | 2023-02-23 | Intel Corporation | Loop driven region based frontend translation control for performant and secure data-space guided micro-sequencing |
| CN117271437B (zh) * | 2023-11-21 | 2024-02-23 | 英特尔(中国)研究中心有限公司 | 一种处理器 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW504643B (en) * | 1999-12-17 | 2002-10-01 | Koninkl Philips Electronics Nv | Branch instructions with decoupled condition and address |
| US6611909B1 (en) * | 1997-12-02 | 2003-08-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for dynamically translating program instructions to microcode instructions |
| US7237098B2 (en) * | 2003-09-08 | 2007-06-26 | Ip-First, Llc | Apparatus and method for selectively overriding return stack prediction in response to detection of non-standard return sequence |
| TWI288351B (en) * | 2004-02-04 | 2007-10-11 | Via Tech Inc | Pipelined microprocessor, apparatus, and method for performing early correction of conditional branch instruction mispredictions |
| US7299343B2 (en) * | 2002-09-27 | 2007-11-20 | Verisilicon Holdings (Cayman Islands) Co. Ltd. | System and method for cooperative execution of multiple branching instructions in a processor |
| US7624256B2 (en) * | 2005-04-14 | 2009-11-24 | Qualcomm Incorporated | System and method wherein conditional instructions unconditionally provide output |
| TW201030610A (en) * | 2009-02-12 | 2010-08-16 | Via Tech Inc | Method for performing fast conditional branch instructions and executing two types of conditional branch instructions and related microprocessor, computer program product and pipelined microprocessor |
| TW201030612A (en) * | 2009-02-12 | 2010-08-16 | Via Tech Inc | Pipelined microprocessor with fast conditional branch instructions based on static exception state |
Family Cites Families (133)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235686A (en) | 1987-02-24 | 1993-08-10 | Texas Instruments Incorporated | Computer system having mixed macrocode and microcode |
| US6112287A (en) | 1993-03-01 | 2000-08-29 | Busless Computers Sarl | Shared memory multiprocessor system using a set of serial links as processors-memory switch |
| US5617574A (en) | 1989-05-04 | 1997-04-01 | Texas Instruments Incorporated | Devices, systems and methods for conditional instructions |
| US5307504A (en) | 1991-03-07 | 1994-04-26 | Digital Equipment Corporation | System and method for preserving instruction granularity when translating program code from a computer having a first architecture to a computer having a second reduced architecture during the occurrence of interrupts due to asynchronous events |
| US5226164A (en) | 1991-04-24 | 1993-07-06 | International Business Machines Corporation | Millicode register management and pipeline reset |
| US5438668A (en) | 1992-03-31 | 1995-08-01 | Seiko Epson Corporation | System and method for extraction, alignment and decoding of CISC instructions into a nano-instruction bucket for execution by a RISC computer |
| US5396634A (en) | 1992-09-30 | 1995-03-07 | Intel Corporation | Method and apparatus for increasing the decoding speed of a microprocessor |
| GB2282245B (en) | 1993-09-23 | 1998-04-15 | Advanced Risc Mach Ltd | Execution of data processing instructions |
| US6378062B1 (en) | 1994-01-04 | 2002-04-23 | Intel Corporation | Method and apparatus for performing a store operation |
| US5542059A (en) * | 1994-01-11 | 1996-07-30 | Exponential Technology, Inc. | Dual instruction set processor having a pipeline with a pipestage functional unit that is relocatable in time and sequence order |
| US5781457A (en) | 1994-03-08 | 1998-07-14 | Exponential Technology, Inc. | Merge/mask, rotate/shift, and boolean operations from two instruction sets executed in a vectored mux on a dual-ALU |
| US5574927A (en) | 1994-03-25 | 1996-11-12 | International Meta Systems, Inc. | RISC architecture computer configured for emulation of the instruction set of a target computer |
| DE69506623T2 (de) | 1994-06-03 | 1999-07-22 | Motorola, Inc., Schaumburg, Ill. | Datenprozessor mit einer Ausführungseinheit zur Durchführung von Ladebefehlen und Verfahren zu seinem Betrieb |
| US5481693A (en) | 1994-07-20 | 1996-01-02 | Exponential Technology, Inc. | Shared register architecture for a dual-instruction-set CPU |
| US5685009A (en) | 1994-07-20 | 1997-11-04 | Exponential Technology, Inc. | Shared floating-point registers and register port-pairing in a dual-architecture CPU |
| US5796981A (en) | 1994-09-16 | 1998-08-18 | Cirrus Logic, Inc. | Method and apparatus for providing register compatibility between non-identical integrated circuits |
| US6496922B1 (en) | 1994-10-31 | 2002-12-17 | Sun Microsystems, Inc. | Method and apparatus for multiplatform stateless instruction set architecture (ISA) using ISA tags on-the-fly instruction translation |
| US5638525A (en) | 1995-02-10 | 1997-06-10 | Intel Corporation | Processor capable of executing programs that contain RISC and CISC instructions |
| US5758141A (en) * | 1995-02-10 | 1998-05-26 | International Business Machines Corporation | Method and system for selective support of non-architected instructions within a superscaler processor system utilizing a special access bit within a machine state register |
| US5887152A (en) | 1995-04-12 | 1999-03-23 | Advanced Micro Devices, Inc. | Load/store unit with multiple oldest outstanding instruction pointers for completing store and load/store miss instructions |
| US5832297A (en) | 1995-04-12 | 1998-11-03 | Advanced Micro Devices, Inc. | Superscalar microprocessor load/store unit employing a unified buffer and separate pointers for load and store operations |
| JP3451595B2 (ja) | 1995-06-07 | 2003-09-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ |
| JP3505266B2 (ja) | 1995-06-15 | 2004-03-08 | 三洋電機株式会社 | プログラム実行装置 |
| US6643765B1 (en) | 1995-08-16 | 2003-11-04 | Microunity Systems Engineering, Inc. | Programmable processor with group floating point operations |
| US5926642A (en) | 1995-10-06 | 1999-07-20 | Advanced Micro Devices, Inc. | RISC86 instruction set |
| US6076155A (en) | 1995-10-24 | 2000-06-13 | S3 Incorporated | Shared register architecture for a dual-instruction-set CPU to facilitate data exchange between the instruction sets |
| US6185668B1 (en) | 1995-12-21 | 2001-02-06 | Intergraph Corporation | Method and apparatus for speculative execution of instructions |
| US5752014A (en) | 1996-04-29 | 1998-05-12 | International Business Machines Corporation | Automatic selection of branch prediction methodology for subsequent branch instruction based on outcome of previous branch prediction |
| US5838984A (en) * | 1996-08-19 | 1998-11-17 | Samsung Electronics Co., Ltd. | Single-instruction-multiple-data processing using multiple banks of vector registers |
| US5832205A (en) | 1996-08-20 | 1998-11-03 | Transmeta Corporation | Memory controller for a microprocessor for detecting a failure of speculation on the physical nature of a component being addressed |
| US6374346B1 (en) | 1997-01-24 | 2002-04-16 | Texas Instruments Incorporated | Processor with conditional execution of every instruction |
| US20030061471A1 (en) | 1999-07-23 | 2003-03-27 | Masahito Matsuo | Data processor |
| US5926646A (en) | 1997-09-11 | 1999-07-20 | Advanced Micro Devices, Inc. | Context-dependent memory-mapped registers for transparent expansion of a register file |
| US6438679B1 (en) | 1997-11-03 | 2002-08-20 | Brecis Communications | Multiple ISA support by a processor using primitive operations |
| US6178482B1 (en) | 1997-11-03 | 2001-01-23 | Brecis Communications | Virtual register sets |
| JP3570188B2 (ja) | 1997-12-25 | 2004-09-29 | 富士通株式会社 | 可変長符号処理機構を有するデータ処理装置 |
| US6353883B1 (en) | 1998-08-04 | 2002-03-05 | Intel Corporation | Method and apparatus for performing predicate prediction |
| US6684323B2 (en) | 1998-10-27 | 2004-01-27 | Stmicroelectronics, Inc. | Virtual condition codes |
| US7065633B1 (en) | 1999-01-28 | 2006-06-20 | Ati International Srl | System for delivering exception raised in first architecture to operating system coded in second architecture in dual architecture CPU |
| US7941647B2 (en) | 1999-01-28 | 2011-05-10 | Ati Technologies Ulc | Computer for executing two instruction sets and adds a macroinstruction end marker for performing iterations after loop termination |
| US8127121B2 (en) | 1999-01-28 | 2012-02-28 | Ati Technologies Ulc | Apparatus for executing programs for a first computer architechture on a computer of a second architechture |
| EP1050803B1 (en) | 1999-05-03 | 2007-01-17 | STMicroelectronics S.A. | Guarded computer instruction execution |
| GB2355084B (en) | 1999-07-21 | 2004-04-28 | Element 14 Ltd | Setting condition values in a computer |
| US6442679B1 (en) | 1999-08-17 | 2002-08-27 | Compaq Computer Technologies Group, L.P. | Apparatus and method for guard outcome prediction |
| US6880152B1 (en) | 1999-10-13 | 2005-04-12 | Transmeta Corporation | Method of determining a mode of code generation |
| US6651159B1 (en) | 1999-11-29 | 2003-11-18 | Ati International Srl | Floating point register stack management for CISC |
| JP2001195250A (ja) | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 命令トランスレータ、トランスレータ付命令メモリおよびそれらを用いたデータ処理装置 |
| US7124286B2 (en) | 2000-01-14 | 2006-10-17 | Advanced Micro Devices, Inc. | Establishing an operating mode in a processor |
| US7191310B2 (en) | 2000-01-19 | 2007-03-13 | Ricoh Company, Ltd. | Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers |
| US7353368B2 (en) | 2000-02-15 | 2008-04-01 | Intel Corporation | Method and apparatus for achieving architectural correctness in a multi-mode processor providing floating-point support |
| US6654875B1 (en) | 2000-05-17 | 2003-11-25 | Unisys Corporation | Dual microcode RAM address mode instruction execution using operation code RAM storing control words with alternate address indicator |
| US6647489B1 (en) | 2000-06-08 | 2003-11-11 | Ip-First, Llc | Compare branch instruction pairing within a single integer pipeline |
| US6571316B1 (en) | 2000-06-16 | 2003-05-27 | Transmeta Corporation | Cache memory array for multiple address spaces |
| US6871273B1 (en) | 2000-06-22 | 2005-03-22 | International Business Machines Corporation | Processor and method of executing a load instruction that dynamically bifurcate a load instruction into separately executable prefetch and register operations |
| US6877084B1 (en) | 2000-08-09 | 2005-04-05 | Advanced Micro Devices, Inc. | Central processing unit (CPU) accessing an extended register set in an extended register mode |
| US7162612B2 (en) * | 2000-08-16 | 2007-01-09 | Ip-First, Llc | Mechanism in a microprocessor for executing native instructions directly from memory |
| GB2367653B (en) | 2000-10-05 | 2004-10-20 | Advanced Risc Mach Ltd | Restarting translated instructions |
| GB2367654B (en) * | 2000-10-05 | 2004-10-27 | Advanced Risc Mach Ltd | Storing stack operands in registers |
| US7873814B1 (en) | 2000-12-22 | 2011-01-18 | Lsi Corporation | Microcode based hardware translator to support a multitude of processors |
| US7162621B2 (en) | 2001-02-21 | 2007-01-09 | Mips Technologies, Inc. | Virtual instruction expansion based on template and parameter selector information specifying sign-extension or concentration |
| US6889312B1 (en) | 2001-04-02 | 2005-05-03 | Advanced Micro Devices, Inc. | Selective zero extension based on operand size |
| US6666383B2 (en) | 2001-05-31 | 2003-12-23 | Koninklijke Philips Electronics N.V. | Selective access to multiple registers having a common name |
| US6807616B1 (en) | 2001-08-09 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory address checking in a proccesor that support both a segmented and a unsegmented address space |
| US7272622B2 (en) | 2001-10-29 | 2007-09-18 | Intel Corporation | Method and apparatus for parallel shift right merge of data |
| US20100274988A1 (en) | 2002-02-04 | 2010-10-28 | Mimar Tibet | Flexible vector modes of operation for SIMD processor |
| US6898697B1 (en) | 2002-03-29 | 2005-05-24 | Advanced Micro Devices, Inc. | Efficient method for mode change detection and synchronization |
| US7155598B2 (en) | 2002-04-02 | 2006-12-26 | Ip-First, Llc | Apparatus and method for conditional instruction execution |
| US7051190B2 (en) | 2002-06-25 | 2006-05-23 | Intel Corporation | Intra-instruction fusion |
| US6920546B2 (en) | 2002-08-13 | 2005-07-19 | Intel Corporation | Fusion of processor micro-operations |
| US6981131B2 (en) | 2002-09-04 | 2005-12-27 | Arm Limited | Early condition code evaluation at pipeline stages generating pass signals for controlling coprocessor pipeline executing same conditional instruction |
| JP3958662B2 (ja) | 2002-09-25 | 2007-08-15 | 松下電器産業株式会社 | プロセッサ |
| US20040064684A1 (en) | 2002-09-30 | 2004-04-01 | Kalluri Seshagiri P. | System and method for selectively updating pointers used in conditionally executed load/store with update instructions |
| US20040148496A1 (en) | 2003-01-27 | 2004-07-29 | Thimmannagari Chandra Mohan Reddy | Method for handling a conditional move instruction in an out of order multi-issue processor |
| EP1447742A1 (en) | 2003-02-11 | 2004-08-18 | STMicroelectronics S.r.l. | Method and apparatus for translating instructions of an ARM-type processor into instructions for a LX-type processor |
| US7437532B1 (en) | 2003-05-07 | 2008-10-14 | Marvell International Ltd. | Memory mapped register file |
| CN1216327C (zh) * | 2003-05-15 | 2005-08-24 | 复旦大学 | 采用双指令集的32位嵌入式微处理器 |
| GB2402510A (en) | 2003-06-05 | 2004-12-08 | Advanced Risc Mach Ltd | Predication instruction within a data processing system |
| US20040255103A1 (en) | 2003-06-11 | 2004-12-16 | Via-Cyrix, Inc. | Method and system for terminating unnecessary processing of a conditional instruction in a processor |
| US7260815B1 (en) | 2003-06-30 | 2007-08-21 | Vmware, Inc. | Method and apparatus for managing registers in a binary translator |
| TWI223756B (en) | 2003-10-09 | 2004-11-11 | Univ Nat Sun Yat Sen | Automatic register backup/restore system and method |
| US9977674B2 (en) | 2003-10-14 | 2018-05-22 | Intel Corporation | Micro-operation generator for deriving a plurality of single-destination micro-operations from a given predicated instruction |
| EP1687713A1 (en) | 2003-10-24 | 2006-08-09 | Microchip Technology Incorporated | Method and system for alternating instructions sets in a central processing unit |
| GB2411973B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | Constant generation in SMD processing |
| GB2409059B (en) | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
| US20050188185A1 (en) | 2004-02-20 | 2005-08-25 | Grochowski Edward T. | Method and apparatus for predicate implementation using selective conversion to micro-operations |
| US20050216714A1 (en) | 2004-03-25 | 2005-09-29 | Intel Corporation | Method and apparatus for predicting confidence and value |
| US7478388B1 (en) | 2004-04-21 | 2009-01-13 | Vmware, Inc. | Switching between multiple software entities using different operating modes of a processor in a computer system |
| US7647480B2 (en) | 2004-07-27 | 2010-01-12 | Arm Limited | Handling of conditional instructions in a data processing apparatus |
| US7146491B2 (en) * | 2004-10-26 | 2006-12-05 | Arm Limited | Apparatus and method for generating constant values |
| US20060155974A1 (en) | 2005-01-07 | 2006-07-13 | Moyer William C | Data processing system having flexible instruction capability and selection mechanism |
| US7210024B2 (en) | 2005-02-10 | 2007-04-24 | Qualcomm Incorporated | Conditional instruction execution via emissary instruction for condition evaluation |
| WO2006112045A1 (ja) | 2005-03-31 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | 演算処理装置 |
| US8082430B2 (en) | 2005-08-09 | 2011-12-20 | Intel Corporation | Representing a plurality of instructions with a fewer number of micro-operations |
| US7421566B2 (en) | 2005-08-12 | 2008-09-02 | International Business Machines Corporation | Implementing instruction set architectures with non-contiguous register file specifiers |
| JP4986431B2 (ja) | 2005-09-29 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | プロセッサ |
| US8904151B2 (en) | 2006-05-02 | 2014-12-02 | International Business Machines Corporation | Method and apparatus for the dynamic identification and merging of instructions for execution on a wide datapath |
| JP2008071130A (ja) | 2006-09-14 | 2008-03-27 | Ricoh Co Ltd | Ｓｉｍｄ型マイクロプロセッサ |
| US7925868B2 (en) | 2007-01-24 | 2011-04-12 | Arm Limited | Suppressing register renaming for conditional instructions predicted as not executed |
| US7827390B2 (en) | 2007-04-10 | 2010-11-02 | Via Technologies, Inc. | Microprocessor with private microcode RAM |
| US8555039B2 (en) | 2007-05-03 | 2013-10-08 | Qualcomm Incorporated | System and method for using a local condition code register for accelerating conditional instruction execution in a pipeline processor |
| US8166279B2 (en) | 2007-05-03 | 2012-04-24 | International Business Machines Corporation | Method for predictive decoding of a load tagged pointer instruction |
| US7793079B2 (en) | 2007-06-27 | 2010-09-07 | Qualcomm Incorporated | Method and system for expanding a conditional instruction into a unconditional instruction and a select instruction |
| US7818550B2 (en) | 2007-07-23 | 2010-10-19 | International Business Machines Corporation | Method and apparatus for dynamically fusing instructions at execution time in a processor of an information handling system |
| US7836278B2 (en) | 2007-07-25 | 2010-11-16 | Advanced Micro Devices, Inc. | Three operand instruction extension for X86 architecture |
| TWI403954B (zh) | 2007-08-17 | 2013-08-01 | O2Micro Int Ltd | 具有指令集之電子系統、微控制器及其指令執行方法 |
| US8069340B2 (en) | 2008-02-08 | 2011-11-29 | Via Technologies, Inc. | Microprocessor with microarchitecture for efficiently executing read/modify/write memory operand instructions |
| US8090931B2 (en) | 2008-09-18 | 2012-01-03 | Via Technologies, Inc. | Microprocessor with fused store address/store data microinstruction |
| US9274796B2 (en) | 2009-05-11 | 2016-03-01 | Arm Finance Overseas Limited | Variable register and immediate field encoding in an instruction set architecture |
| US8069339B2 (en) | 2009-05-20 | 2011-11-29 | Via Technologies, Inc. | Microprocessor with microinstruction-specifiable non-architectural condition code flag register |
| CN101866280B (zh) | 2009-05-29 | 2014-10-29 | 威盛电子股份有限公司 | 微处理器及其执行方法 |
| US8301865B2 (en) | 2009-06-29 | 2012-10-30 | Oracle America, Inc. | System and method to manage address translation requests |
| CN101930354B (zh) * | 2009-07-28 | 2014-03-12 | 威盛电子股份有限公司 | 微处理器及其执行指令的方法 |
| US9501286B2 (en) | 2009-08-07 | 2016-11-22 | Via Technologies, Inc. | Microprocessor with ALU integrated into load unit |
| CN101894009B (zh) * | 2009-08-07 | 2013-05-22 | 威盛电子股份有限公司 | 乱序执行的微处理器以及相关执行指令的方法 |
| US20110047357A1 (en) | 2009-08-19 | 2011-02-24 | Qualcomm Incorporated | Methods and Apparatus to Predict Non-Execution of Conditional Non-branching Instructions |
| GB2478726B (en) | 2010-03-15 | 2013-12-25 | Advanced Risc Mach Ltd | Mapping between registers used by multiple instruction sets |
| GB2480285A (en) | 2010-05-11 | 2011-11-16 | Advanced Risc Mach Ltd | Conditional compare instruction which sets a condition code when it is not executed |
| US8479176B2 (en) | 2010-06-14 | 2013-07-02 | Intel Corporation | Register mapping techniques for efficient dynamic binary translation |
| US20120124346A1 (en) | 2010-11-15 | 2012-05-17 | Arm Limited | Decoding conditional program instructions |
| US8880851B2 (en) | 2011-04-07 | 2014-11-04 | Via Technologies, Inc. | Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| US9032189B2 (en) | 2011-04-07 | 2015-05-12 | Via Technologies, Inc. | Efficient conditional ALU instruction in read-port limited register file microprocessor |
| US9176733B2 (en) | 2011-04-07 | 2015-11-03 | Via Technologies, Inc. | Load multiple and store multiple instructions in a microprocessor that emulates banked registers |
| US9292470B2 (en) | 2011-04-07 | 2016-03-22 | Via Technologies, Inc. | Microprocessor that enables ARM ISA program to access 64-bit general purpose registers written by x86 ISA program |
| US9146742B2 (en) | 2011-04-07 | 2015-09-29 | Via Technologies, Inc. | Heterogeneous ISA microprocessor that preserves non-ISA-specific configuration state when reset to different ISA |
| US9336180B2 (en) | 2011-04-07 | 2016-05-10 | Via Technologies, Inc. | Microprocessor that makes 64-bit general purpose registers available in MSR address space while operating in non-64-bit mode |
| US9141389B2 (en) | 2011-04-07 | 2015-09-22 | Via Technologies, Inc. | Heterogeneous ISA microprocessor with shared hardware ISA registers |
| US9317288B2 (en) | 2011-04-07 | 2016-04-19 | Via Technologies, Inc. | Multi-core microprocessor that performs x86 ISA and ARM ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
| US20120260073A1 (en) | 2011-04-07 | 2012-10-11 | Via Technologies, Inc. | Emulation of execution mode banked registers |
| US9274795B2 (en) | 2011-04-07 | 2016-03-01 | Via Technologies, Inc. | Conditional non-branch instruction prediction |
| US8880857B2 (en) | 2011-04-07 | 2014-11-04 | Via Technologies, Inc. | Conditional ALU instruction pre-shift-generated carry flag propagation between microinstructions in read-port limited register file microprocessor |
| US9043580B2 (en) | 2011-04-07 | 2015-05-26 | Via Technologies, Inc. | Accessing model specific registers (MSR) with different sets of distinct microinstructions for instructions of different instruction set architecture (ISA) |
| EP2695055B1 (en) | 2011-04-07 | 2018-06-06 | VIA Technologies, Inc. | Conditional load instructions in an out-of-order execution microprocessor |
| US8924695B2 (en) | 2011-04-07 | 2014-12-30 | Via Technologies, Inc. | Conditional ALU instruction condition satisfaction propagation between microinstructions in read-port limited register file microprocessor |
-
2012
- 2012-03-09 US US13/416,879 patent/US9128701B2/en active Active
- 2012-04-05 EP EP12163315.0A patent/EP2508985B1/en active Active
- 2012-04-06 TW TW101112254A patent/TWI474191B/zh active
- 2012-04-06 TW TW101112246A patent/TWI470548B/zh active
- 2012-04-09 CN CN201210103501.3A patent/CN102937889B/zh active Active
- 2012-04-09 CN CN201510303866.4A patent/CN104881270B/zh active Active
- 2012-04-09 CN CN201510074079.7A patent/CN104615411B/zh active Active
- 2012-04-09 CN CN201610126292.2A patent/CN105808208B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611909B1 (en) * | 1997-12-02 | 2003-08-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for dynamically translating program instructions to microcode instructions |
| TW504643B (en) * | 1999-12-17 | 2002-10-01 | Koninkl Philips Electronics Nv | Branch instructions with decoupled condition and address |
| US7299343B2 (en) * | 2002-09-27 | 2007-11-20 | Verisilicon Holdings (Cayman Islands) Co. Ltd. | System and method for cooperative execution of multiple branching instructions in a processor |
| US7237098B2 (en) * | 2003-09-08 | 2007-06-26 | Ip-First, Llc | Apparatus and method for selectively overriding return stack prediction in response to detection of non-standard return sequence |
| TWI288351B (en) * | 2004-02-04 | 2007-10-11 | Via Tech Inc | Pipelined microprocessor, apparatus, and method for performing early correction of conditional branch instruction mispredictions |
| US7624256B2 (en) * | 2005-04-14 | 2009-11-24 | Qualcomm Incorporated | System and method wherein conditional instructions unconditionally provide output |
| TW201030610A (en) * | 2009-02-12 | 2010-08-16 | Via Tech Inc | Method for performing fast conditional branch instructions and executing two types of conditional branch instructions and related microprocessor, computer program product and pipelined microprocessor |
| TW201030612A (en) * | 2009-02-12 | 2010-08-16 | Via Tech Inc | Pipelined microprocessor with fast conditional branch instructions based on static exception state |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI712952B (zh) * | 2015-06-26 | 2020-12-11 | 美商英特爾股份有限公司 | 持續確定處理器、方法、系統及指令 |
| US11210099B2 (en) | 2015-06-26 | 2021-12-28 | Intel Corporation | Persistent commit processors, methods, systems, and instructions |
| TWI637319B (zh) * | 2016-11-15 | 2018-10-01 | 晶心科技股份有限公司 | 資料處理系統及控制執行流程的方法 |
| US10120688B2 (en) | 2016-11-15 | 2018-11-06 | Andes Technology Corporation | Data processing system and method for executing block call and block return instructions |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105808208A (zh) | 2016-07-27 |
| CN105808208B (zh) | 2018-02-16 |
| CN104881270B (zh) | 2017-11-10 |
| US9128701B2 (en) | 2015-09-08 |
| TWI474191B (zh) | 2015-02-21 |
| CN104881270A (zh) | 2015-09-02 |
| TW201241747A (en) | 2012-10-16 |
| CN102937889A (zh) | 2013-02-20 |
| EP2508985B1 (en) | 2015-07-22 |
| TW201241644A (en) | 2012-10-16 |
| US20120260068A1 (en) | 2012-10-11 |
| CN104615411B (zh) | 2017-12-01 |
| CN102937889B (zh) | 2016-05-11 |
| EP2508985A1 (en) | 2012-10-10 |
| CN104615411A (zh) | 2015-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI470548B (zh) | 具有條件指令之微處理器、其處理方法及電腦程式產品 | |
| TWI450188B (zh) | 具有條件指令之微處理器、其處理方法及電腦程式產品 | |
| TWI450196B (zh) | 非循序執行微處理器之條件儲存指令 | |
| US9898291B2 (en) | Microprocessor with arm and X86 instruction length decoders | |
| CN107832083B (zh) | 具有条件指令的微处理器及其处理方法 | |
| US9274795B2 (en) | Conditional non-branch instruction prediction | |
| US8880857B2 (en) | Conditional ALU instruction pre-shift-generated carry flag propagation between microinstructions in read-port limited register file microprocessor | |
| US8880851B2 (en) | Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline | |
| US9317288B2 (en) | Multi-core microprocessor that performs x86 ISA and ARM ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline | |
| US8924695B2 (en) | Conditional ALU instruction condition satisfaction propagation between microinstructions in read-port limited register file microprocessor | |
| US9032189B2 (en) | Efficient conditional ALU instruction in read-port limited register file microprocessor | |
| US9146742B2 (en) | Heterogeneous ISA microprocessor that preserves non-ISA-specific configuration state when reset to different ISA | |
| US9244686B2 (en) | Microprocessor that translates conditional load/store instructions into variable number of microinstructions | |
| US9378019B2 (en) | Conditional load instructions in an out-of-order execution microprocessor | |
| TWI569205B (zh) | 一種微處理器及其操作方法 | |
| US20140122843A1 (en) | Conditional store instructions in an out-of-order execution microprocessor | |
| TWI478065B (zh) | 執行模式備份暫存器之模擬 |