TWI468538B - 屏蔽層製造方法 - Google Patents

屏蔽層製造方法 Download PDF

Info

Publication number
TWI468538B
TWI468538B TW100137252A TW100137252A TWI468538B TW I468538 B TWI468538 B TW I468538B TW 100137252 A TW100137252 A TW 100137252A TW 100137252 A TW100137252 A TW 100137252A TW I468538 B TWI468538 B TW I468538B
Authority
TW
Taiwan
Prior art keywords
layer
manufacturing
metal
vacuum
sputtering
Prior art date
Application number
TW100137252A
Other languages
English (en)
Other versions
TW201315827A (zh
Inventor
Yau Hung Chiou
Chao Lun Liu
Shu Hui Fan
Original Assignee
Chenming Mold Ind Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chenming Mold Ind Corp filed Critical Chenming Mold Ind Corp
Priority to TW100137252A priority Critical patent/TWI468538B/zh
Priority to US13/325,912 priority patent/US20130092527A1/en
Priority to CN2012100036023A priority patent/CN103050375A/zh
Publication of TW201315827A publication Critical patent/TW201315827A/zh
Application granted granted Critical
Publication of TWI468538B publication Critical patent/TWI468538B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/32—Vacuum evaporation by explosion; by evaporation and subsequent ionisation of the vapours, e.g. ion-plating
    • C23C14/325—Electric arc evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

屏蔽層製造方法
本發明是有關於一種屏蔽層製造方法，特別是有關於一種能夠以真空濺鍍法在單顆IC晶片上製造屏蔽層的方法。
隨著科技的進步，電子產品愈來愈小型化，但其功能卻是愈來愈強大。因此電子產品內部之積體電路(Integrated Circuit，IC)複雜度及密度日漸升高，其內部之傳輸導線及電源等部份，或電路板上其它具有較高之工作頻率之電子元件都會對外發出電磁波，如此使很容易與其它元件產生電磁干擾(Electromagnetic Interference，EMI)的情況，使得電路無法正常運作。因此，如何克服電磁干擾對電路的影響已經成為一個重要的議題。
一般來說，傳統的電路板中常看到以金屬外殼包覆住電路板的一部分，藉以保護電路板不受電磁干擾的影響。如第1圖所示，金屬外殼11包覆住電路板1之IC晶片12，以解決電磁干擾的問題，但由於金屬外殼11需要獨立的製作程序，且需要額外的人工將其組成於電路板1上，成本十分高昂。另外，金屬外殼1常以焊接或其它方式固定於電路板1上，如此則增大了電路板1的尺寸，如IC晶片12需要維修或替換時，需要拆裝金屬外殼11，十分不便且容易造成電路板1損壞。而散熱方面也是一個很大的問題。
請參閱第2圖，其係為另外一種常見的IC屏蔽層，此方式為在一有複數個IC晶片22之電路板2上形成一屏蔽層21。此方式需要於電路板2的製造過程中加入製作屏蔽層21的程序，已破壞了原本的製作程序，使用上十分不便。且此方式只能一次在複數個IC晶片上形成屏蔽層，再切割成單顆IC晶片使用，無法直接在單顆IC晶片上形成屏蔽層，彈性上也有其限制。因此，如何改善習知技藝中，IC金屬外殼之笨重、成本高昂、散熱不佳等問題及習知技藝中，於複數IC晶片上形成屏蔽層之使用不便及彈性不佳等問題即為本發明所欲解決之問題。
有鑑於上述習知技藝之問題，本發明之目的就是在提供一種屏蔽層製造方法，以解決習知技藝中IC金屬外殼之笨重、成本高昂、散熱不佳等問題及習知技藝中，於複數IC晶片上形成屏蔽層使用不便及彈性不佳等問題。
根據本發明之目的，提出一種屏蔽層製造方法，其包含下列步驟：以一遮蔽治具遮蔽該複數個IC晶片，並將其固定於一工件架上；將一腔室抽真空至一預處理真空度；當該腔室之真空度達到一工作真空度時，持續通入一可電漿化之氣體，並對複數個IC晶片之表面之封裝材料進行離子轟擊，使封裝材料上形成碳懸鍵銜接層；以複數種真空濺鍍法形成一第一鍍膜層、一第二鍍膜層及一第三鍍膜層；以及破真空，取出完成鍍膜之複數個IC晶片。
其中，該複數種真空鍍膜法包含中頻濺鍍、直流濺鍍或多弧離子鍍。
其中，該第一鍍膜層係為一金屬銜接層，其以中頻濺鍍或多弧離子鍍形成。
其中，該第二鍍膜層係為一金屬屏蔽層，其以中頻濺鍍或多弧離子鍍形成。
其中，該金屬屏蔽層更可以交替使用中頻濺鍍及多弧離子鍍以一混合鍍法形成。
其中，該混合鍍法包含金屬與非金屬混鍍、不同顆粒大小之同種金屬混鍍及兩種金屬混鍍。
其中，該第三鍍膜層係為一抗氧化層，其以直流濺鍍或中頻濺鍍形成。
其中，該可電漿化之氣體為氬氣。
其中，該預處理真空度1X10-5托耳(Torr)。
其中，該工作真空度1X10-3~10-4Torr。
承上所述，依本發明之屏蔽層製造方法，其可具有一或多個下述優點：
(1)此屏蔽層製造方法是直接在IC晶片上形成屏蔽層，因此沒有習知技藝中IC金屬外殼之笨重、成本高昂、散熱不佳等問題。
(2)此屏蔽層製造方法是直接在IC晶片上形成屏蔽層，因此不需要像習知技藝中，於複數IC晶片上形成屏蔽層時，需要於電路板的製造過程中加入製作屏蔽層的程序，因此其使用方便且彈性較佳。
(3)此屏蔽層製造方法不需要像習知技藝中，於一塊包含有複數IC晶片之電路板上形成屏蔽層時，需使用一”預切割”的程序，因此較為簡易。
(4)此屏蔽層製造方法在可以IC晶片表面一次形成EMI屏蔽層與保護層等具不同功效之膜層。
(5)此屏蔽層製造方法可在同一設備中執行離子轟擊、偏壓、直流濺鍍、中頻濺鍍及多弧離子鍍等PVD製程，且利用PVD製程可使鍍上之膜層更具有附著力。
1、2‧‧‧電路板
11‧‧‧金屬外殼
12、22‧‧‧IC晶片
21‧‧‧屏蔽層
31‧‧‧封裝材料
32‧‧‧碳懸鍵銜接層
33‧‧‧金屬銜接層
34‧‧‧金屬屏蔽層
35‧‧‧抗氧化層
S41~S47‧‧‧步驟流程
S51~S57‧‧‧步驟流程
61‧‧‧三個多弧靶
62‧‧‧四個多弧靶
63~66、69~72‧‧‧圓柱靶
67‧‧‧工件架傳動與偏壓系統
68‧‧‧工件架
第1圖 係為習知技藝之IC金屬外殼之示意圖。
第2圖 係為習知技藝之IC屏蔽層之示意圖。
第3圖 係為本發明之屏蔽層製造方法之一實施例之屏蔽層構造圖。
第4圖 係為本發明之屏蔽層製造方法之一實施例之流程圖。
第5圖 係為本發明之屏蔽層製造方法之一實施例之流程圖。
第6圖 係為本發明之屏蔽層製造方法之一實施例之設備示意圖。
以下將參照相關圖式，說明依本發明之屏蔽層製造方法之實施例，為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。
請一併參閱第3圖及第4圖，其分別為本發明之屏蔽層製造方法之一實施例之屏蔽層構造圖及本發明之屏蔽層製造方法之一實施例 之流程圖。
在步驟S41中，以遮蔽治具遮蔽複數個IC晶片，並將其固定於工件架上。
在步驟S42中，將腔室抽真空至預處理真空度中。
在步驟S43中，當該腔室之真空度達到一工作真空度時，持續通入一可電漿化之氣體，並對複數個IC晶片之表面之封裝材料進行離子轟擊，使封裝材料上形成碳懸鍵銜接層。
在步驟S44中，利用真空濺鍍法在碳懸鍵銜接層上形成金屬銜接層。
在步驟S45中，藉由真空濺鍍法在金屬銜接層上形成金屬屏蔽層。
在步驟S46，由真空濺鍍法在金屬屏蔽層上形成抗氧化層。
在步驟S47中，破真空，取出完成鍍膜之複數個IC晶片。
在步驟S41中，首先需替IC晶片加上真空濺鍍(Vacuum Sputtering)製程用之遮蔽治具，並置入工件架之轉軸之治具上。在步驟S42中，需抽真空至預處理真空度。當真空度達工作真空度時，則進入步驟43，此時需先通入可電漿化之氣體，例如氬氣(Ar)等，並對工件架施加偏壓，此時，可電漿化之氣體會轉變成為電漿，再對IC晶片上之封裝材料31進行離子轟擊約四至六分鐘。經過離子轟擊的封裝材料31上之碳氫鍵結或碳系鍵結會被打斷，而留下碳懸浮鍵，而形成碳懸鍵銜接層32。此方法可大大的提高金屬層對於塑膠基材的附著力，使得隨後鍍上之金屬膜層更 不易脫落。
在步驟S44中，使用者持續通入可電漿化之氣體進入腔室中作為工作氣體，並保持真空度在工作真空度。如第3圖所示，此步驟為形成金屬銜接層33於碳懸鍵銜接層32之上，係利用金屬靶材進行濺鍍，金屬靶材可為鐵(Fe)、鉻(Cr)、鋯(Zr)、矽(Si)、鎢(W)或鈦(Ti)等可碳化金屬材料，同時通入含碳之反應氣體並以真空濺鍍法進行濺鍍，而此真空濺鍍法可為中頻濺鍍。而含碳之反應氣體可為乙炔(C2H2)或甲烷(CH4)等氣體。
步驟S45則為形成一金屬屏蔽層34，如第3圖所示，此層位於金屬銜接層33之上，需鍍上高導電金屬以用來防護電磁干擾(Electromagnetic Interference，EMI)的現象，而高導電金屬可為銀(Ag)、銅(Cu)、鋁(Al)或銅銀合金(Cu-Ag)等，並且使用真空濺鍍法來進行鍍膜，而此真空濺鍍法可為中頻濺鍍或多弧離子鍍，或交替使用中頻濺鍍及多弧離子鍍，並以一混合鍍法鍍上此金屬屏蔽層，而混合鍍法可為混鍍二種不同之金屬、混鍍不同粗細的粒子及混鍍金屬與非金屬。
接下來則進入步驟S46，如第3圖所示，此步驟為形成抗氧化層35於金屬屏蔽層34之上，此層有防止金屬屏蔽層氧化的作用，並且可依需求鍍上各種不同的顏色，以達到美觀的效果。如第3圖所示，抗氧化層之材料可為金屬，如不鏽鋼(SUS)、鎳(Ni)、錫(Sn)、鉻(Cr)或鈦(Ti)等；或為非金屬，如碳化鈦(TiC)、氮化鈦(TiN)及碳氮化鈦(TiCN)等化合物。用於此層之真空濺鍍法可為直流濺鍍或中頻濺鍍。
最後則進入步驟S47，破真空，並取出完成鍍膜之複數個IC晶片。
值得一提的是，習知技藝之於一塊包含有複數IC晶片之電路板上形成屏蔽層的方法需要在電路板上進行一”預切割”的程序，待鍍上屏蔽層之後再進行切割。而本發明之方法可直接在單顆IC晶片上鍍屏蔽層，不需要經過”預切割”的程序，因此不會變更原來的生產流程。
請參閱第5圖，其係為本發明之屏蔽層製造方法之一實施例之流程圖。
在步驟S51中，以遮蔽治具遮蔽複數個IC晶片，並將其固定於工件架上。
在步驟S52中，將腔室抽真空至1X10-5托耳(Torr)。
在步驟S53中，當腔室之真空度至1X10-3~10-4Torr時，通入氬氣，並對工件架施加偏壓，再對複數個IC晶片之表面之封裝材料進行離子轟擊，使封裝材料上形成碳懸鍵銜接層。
在步驟S54中，通入乙炔(C2H2)/甲烷(CH4)，並混合碳化鈦/鈦(TiC/Ti)進行中頻濺鍍在碳懸鍵銜接層上形成金屬銜接層。
在步驟S55中，藉由多弧離子鍍在金屬銜接層上鍍銅(Cu)形成金屬屏蔽層。
在步驟S56中，由中頻濺鍍在金屬屏蔽層上鍍不鏽鋼(SUS)或鎳(Ni)以形成抗氧化層。
在步驟S57中，破真空，取出完成鍍膜之複數個IC晶片。
請同時參閱第5圖及第6圖，第6圖係為本發明之屏蔽層製造方法之一實施例之設備示意圖。
首先是步驟S51，以遮蔽治具遮蔽複數個IC晶片，並將其固定於工件架68上，通常在工件架68上架設轉軸，轉軸上設有治具，而IC晶片可置於治具上。
在步驟S52中，抽真空至1X10-5Torr。
此時進入步驟S53中，當真空度至1X10-3~10-4Torr時，通入氬氣，並以工件架傳動與偏壓系統67對工件架68施加偏壓，再對複數個IC晶片之表面之封裝材料進行離子轟擊，使封裝材料上形成碳懸鍵銜接層。
步驟S54利用工件架傳動與偏壓系統67將工件架68上之待鍍物體移動至圓柱靶63及64處，並通入乙炔(C2H2)/甲烷(CH4)，並以圓柱靶63及64(Ti靶)混合碳化鈦/鈦(TiC/Ti)進行中頻濺鍍形成金屬銜接層，其為一漸變鍍膜層，可增加附著力，而當然也可以利用多弧靶進行多弧離子鍍，端看實際應用需求及設備而定，本發明並不以此為限。
步驟S55利用工件架傳動與偏壓系統67將工件架68上之待鍍物體移動至三個多弧靶61處，並利用藉由三個多弧靶61執行多弧離子鍍，在金屬銜接層上鍍銅(Cu)形成金屬屏蔽層，當然也可以利用四個多弧靶62來進行多弧離子鍍，或兩者同時使用。同樣的，此步驟也可以使用圓柱靶來進行中頻濺鍍，或使用多弧靶及圓柱靶交替執行多弧離子鍍及中頻濺鍍，並以一混合鍍法來製備此金屬屏蔽層。例如，首先以圓柱靶(Cu靶)69、70、71及72進行中頻濺 鍍，其工作壓力約為4.8X10-1帕(Pa)，工作氣體為氬氣，氣體流量約為70~100標準狀態毫升/分(standard cubic centimeter per minute，sccm)，圓柱靶69、70、71及72電壓為662V，電流為8~13V，而頻率約為30~50KHz，並持續鍍鏌約15~30分鐘。完成鍍膜之後，利用工件架傳動與偏壓系統67移動工件架68，再利用四個多弧靶62來進行多弧離子鍍，其工作壓力約為1.7X10-0Pa，工作氣體為氬氣，氣體流量約為150~200sccm，而電流保持在約30~50A，電壓保持在約20V，並持續鍍鏌約15~60分鐘。完成鍍膜後，即可得到一粗顆粒及細顆粒混合之Cu層，以作為電磁屏蔽層。而當然也可以使用兩種不同之金屬或使用金屬及非金屬來進行上述的步驟。
步驟S56利用工件架傳動與偏壓系統67將工件架68上之待鍍物體移動至圓柱靶64、65處，並利用圓柱靶64、65進行中頻濺鍍，在金屬屏蔽層上鍍不鏽鋼(SUS)或鎳(Ni)，當然也可以利用直流濺鍍完成，端看實際應用需求及設備而定，本發明並不以此為限。
最後步驟S58，需先利用工件架傳動與偏壓系統67使工件架持續轉動數分鐘，以達到冷卻的效果，然後開始通入氣體至腔室以破真空，即可取出完成鍍膜之複數個IC晶片。
附帶一提的是，鍍在IC晶片上的膜層數也不限於三個，可依需求增加或減少，本發明並不以此為限。
綜上所述，本發明之屏蔽層製造方法改善了習知技藝中IC金屬外殼笨重、成本高昂且散熱不佳等缺點。另外，本發明可直接在單顆IC晶片上利用多種真空濺鍍法製作EMI防護層及抗氧化層等多 功能的結構，且不需要經過”預切割”的程序，不會破壞原來的生產程序。更可視情況更換或交替使用各種不同的真空濺鍍法來進行鍍膜的程序，因此使用上有很好的彈性。再者，本發明利用可碳化金屬及真空濺鍍法形成漸變鍍膜層，膜層之間的附著力較習知技藝為佳。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
S41~S47‧‧‧步驟流程

Claims (10)

  1. 一種屏蔽層製造方法，係由下列步驟所組成：以一遮蔽治具遮蔽複數個積體電路晶片，並將其固定於一工件架上；將一腔室抽真空至一預處理真空度；當該腔室之真空度達到一工作真空度時，通入一可電漿化之氣體，並對該複數個積體電路晶片之表面之一封裝材料直接進行離子轟擊，使該封裝材料之表面直接形成一碳懸鍵銜接層；在不須進行切割程序下以複數種真空濺鍍法在該碳懸鍵銜接層上形成一第一鍍膜層及對應每一該複數個積體電路晶片之一第二鍍膜層，其中該第一鍍膜層為一金屬銜接層，該第二鍍膜層為一金屬屏蔽層；以該複數種真空濺鍍法形成一第三鍍膜層於該第二鍍膜層之上；以及破真空，取出完成鍍膜之該複數個積體電路晶片。
  2. 如申請專利範圍第1項所述之屏蔽層製造方法，其中該複數種真空鍍膜法包含中頻濺鍍、直流濺鍍或多弧離子鍍，其中中頻濺鍍之頻率為30~50KHz。
  3. 如申請專利範圍第2項所述之屏蔽層製造方法，其中該第一鍍膜層係以中頻濺鍍或多弧離子鍍形成。
  4. 如申請專利範圍第2項所述之屏蔽層製造方法，其中該第二鍍膜層係以中頻濺鍍或多弧離子鍍形成。
  5. 如申請專利範圍第4項所述之屏蔽層製造方法，其中該金屬屏蔽層 更可以交替使用中頻濺鍍及多弧離子鍍以一混合鍍法形成。
  6. 如申請專利範圍第5項所述之屏蔽層製造方法，其中該混合鍍法包含金屬與非金屬混鍍、不同顆粒大小之同種金屬混渡及兩種金屬混鍍。
  7. 如申請專利範圍第1項所述之屏蔽層製造方法，其中該第三鍍膜層係為一抗氧化層，其以直流濺鍍或中頻濺鍍形成。
  8. 如申請專利範圍第1項所述之屏蔽層製造方法，其中該可電漿化之氣體為氬氣。
  9. 如申請專利範圍第1項所述之屏蔽層製造方法，其中該預處理真空度1X10-5托耳(Torr)。
  10. 如申請專利範圍第1項所述之屏蔽層製造方法，其中該工作真空度1X10-3~10-4托耳(Torr)。
TW100137252A 2011-10-14 2011-10-14 屏蔽層製造方法 TWI468538B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100137252A TWI468538B (zh) 2011-10-14 2011-10-14 屏蔽層製造方法
US13/325,912 US20130092527A1 (en) 2011-10-14 2011-12-14 Method for Manufacturing Shielding
CN2012100036023A CN103050375A (zh) 2011-10-14 2012-01-06 屏蔽层制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100137252A TWI468538B (zh) 2011-10-14 2011-10-14 屏蔽層製造方法

Publications (2)

Publication Number Publication Date
TW201315827A TW201315827A (zh) 2013-04-16
TWI468538B true TWI468538B (zh) 2015-01-11

Family

ID=48062976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137252A TWI468538B (zh) 2011-10-14 2011-10-14 屏蔽層製造方法

Country Status (3)

Country Link
US (1) US20130092527A1 (zh)
CN (1) CN103050375A (zh)
TW (1) TWI468538B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107653441B (zh) * 2017-09-01 2019-05-24 麦世枝 一种在塑胶上生产pvd防菌膜的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877505A (en) * 1987-08-26 1989-10-31 Balzers Aktiengesellschaft Method and apparatus for application of coatings on substrates
TWI247576B (en) * 2003-03-28 2006-01-11 Hon Hai Prec Ind Co Ltd Method of manufacturing electromagnetic interference shield
CN101221898B (zh) * 2007-01-08 2011-05-11 晶能光电（江西）有限公司 用于制造具有高质量表面的金属衬底的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493220B (en) * 2001-08-30 2002-07-01 Applied Materials Inc Method for improving adhesion between carbon doped oxide layer and thin film layer
US8434220B2 (en) * 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
CN201282618Y (zh) * 2008-09-08 2009-07-29 芜湖长信科技股份有限公司 一种抗emi电磁屏蔽膜片
TW201044963A (en) * 2010-06-25 2010-12-16 Linco Technology Co Ltd Method of forming EMI shield on plastic workpiece
CN102110674B (zh) * 2010-12-31 2012-07-04 日月光半导体制造股份有限公司 半导体封装件
EP2489759B1 (en) * 2011-02-21 2014-12-10 Applied Materials, Inc. System for utilization improvement of process chambers and method of operating thereof
TWI460843B (zh) * 2011-03-23 2014-11-11 Universal Scient Ind Shanghai 電磁屏蔽結構及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877505A (en) * 1987-08-26 1989-10-31 Balzers Aktiengesellschaft Method and apparatus for application of coatings on substrates
TWI247576B (en) * 2003-03-28 2006-01-11 Hon Hai Prec Ind Co Ltd Method of manufacturing electromagnetic interference shield
CN101221898B (zh) * 2007-01-08 2011-05-11 晶能光电（江西）有限公司 用于制造具有高质量表面的金属衬底的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
David L. Pappas, Jerome J. Cuomo, Krishna G. Sachedv, "Studies of adhesion of metal films to polyimide", Journal of Vacuum Science & Technology A, Vol. 9, Issue 5, 1991, page:Abstract. *

Also Published As

Publication number Publication date
CN103050375A (zh) 2013-04-17
US20130092527A1 (en) 2013-04-18
TW201315827A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
JP3791829B2 (ja) パーティクル発生の少ないスパッタリングターゲット
US20090045051A1 (en) Target designs and related methods for coupled target assemblies, methods of production and uses thereof
WO2015164593A1 (en) Metal core printed circuit board with insulation layer
CN113186493B (zh) 一种金刚石/金属碳化物复合耐磨涂层的制备方法
WO2003049180A1 (fr) Module de maintien electrostatique sans pince et systeme de refroidissement
CN109930125B (zh) 一种金刚石-铝复合材料的磁控溅射镀膜方法
US20080173541A1 (en) Target designs and related methods for reduced eddy currents, increased resistance and resistivity, and enhanced cooling
US20130098867A1 (en) Method for Selective Metallization on a Ceramic Substrate
TW201321542A (zh) 製造ic屏蔽鍍膜之設備及ic之金屬屏蔽膜層
WO2011013525A1 (ja) プラズマ処理装置及びプリント配線基板の製造方法
CN112979351A (zh) 一种多层金属覆膜氮化硅陶瓷基板及制备方法
JP3136390B2 (ja) 半田接合方法及びパワー半導体装置
CN102179970B (zh) 导热材料及其制备工艺,以及使用该导热材料的led线路板
JP2003293126A (ja) スパッタリングターゲット及びその製造方法
TWI468538B (zh) 屏蔽層製造方法
TW413848B (en) Semiconductor device with insulation film made of fluorine added-carbon film and method of manufacturing the same
CN103813642B (zh) 在绝缘金属基板上形成导电线路的方法
JP6048667B2 (ja) スパッタ装置
JPH0387357A (ja) 薄膜形成装置
KR100640694B1 (ko) 전자파 차폐용 필터 제조방법
CN101572994B (zh) 散热基板上真空溅镀形成导电线路的方法
US20130291445A1 (en) Diamond abrasive grain and electroplated tool having the same
TW201823495A (zh) 刀具複合塗層、刀具和刀具複合塗層的製備方法
TWM545139U (zh) 刀具複合塗層以及具有該複合塗層的刀具
JP5558020B2 (ja) 成膜方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees