TWI462269B - 一種結型場效應電晶體 - Google Patents

一種結型場效應電晶體 Download PDF

Info

Publication number
TWI462269B
TWI462269B TW099131422A TW99131422A TWI462269B TW I462269 B TWI462269 B TW I462269B TW 099131422 A TW099131422 A TW 099131422A TW 99131422 A TW99131422 A TW 99131422A TW I462269 B TWI462269 B TW I462269B
Authority
TW
Taiwan
Prior art keywords
doped region
effect transistor
field effect
coupled
resistor
Prior art date
Application number
TW099131422A
Other languages
English (en)
Other versions
TW201123418A (en
Inventor
Michael R Hsing
Martin E Garnett
Ognjen Milic
Original Assignee
Monolithic Power Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Monolithic Power Systems Inc filed Critical Monolithic Power Systems Inc
Publication of TW201123418A publication Critical patent/TW201123418A/zh
Application granted granted Critical
Publication of TWI462269B publication Critical patent/TWI462269B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

一種結型場效應電晶體
本發明涉及一種結型場效應電晶體(Junction Field Effect Transistor，JFET)，更具體地講，本發明涉及一種具有螺旋狀場板(Field Plate)的高壓場效應電晶體。
第1圖所示的電路可以表示多種類型的DC/DC電源轉換器。如第1圖所示，負載102通過從電源VIN獲取能量，使負載電壓穩定在一個低於VIN的數值。節點103提供回饋信號給控制器104。控制器104通過控制高端開關106和低端開關108的占空比調節負載電壓。電感110和電容112耦接於開關節點114和輸出負載102之間，組成低通濾波器，用以獲取平滑的負載電壓。在一個實施例中，除電感110、電容112、負載102和其他一些電阻、電容外，大多數器件都集成於同一晶粒之上。對於本領域技術人員來說，第1圖所示電路的工作原理已是眾所周知，因此無須在此重述。
在一些應用中，電源VIN的峰值高達幾百伏特。此時，開關106和108所承受的電壓也高達幾百伏特。因此，對於此類應用，開關106和108應當被設計為可承受幾百伏特電壓的器件。
在一個實施例中，包括控制器104在內的一些電路耦接至VIN，而所述電路一般採用僅可承受幾十伏電壓的低壓器件。為此，需要將所述低壓器件與電源VIN隔離以防止器件被擊穿(breakdown)。通常採用JFET從電源獲取能量，並輸出較低的電壓供給低壓器件。第1B圖示出應用JFET的一個實施例，JFET 116的漏極耦接至電源VIN，柵極耦接至地，源極耦接至負載118。用VS表示節點120(JFET的源極)的電壓，其中負載電流等於JFET 116的漏極至源極的電流。用IDS表示JFET 116漏極至源極的電流，則，IDS=f(VGS,VDS) (1)
其中VGS是柵源電壓，VDS是漏源電壓，根據耦接關係，可得，VGS=-VS；VDS=VIN-VS (2)
用IL表示負載電流，則，IL=Y(VS) (3)
JFET 116漏極至源極的電流IDS等於負載電流IL，將(2)代入(1)和(3)，f(-VS,VIN-VS)=Y(VS) (4)
JFET能夠承受數百伏特的漏源電壓，而使其源極電壓(相對於地電位)不超過幾十伏，可廣泛應用於DC/DC電源轉換器和其他電子電路中。
本發明的目的在於提供一種結型場效應電晶體，可以承受數百伏的漏源電壓，而使其源極電壓不超過幾十伏，以為需要更低的電源電壓的電子器件或電路提供電源輸出，而且可減輕其電晶體穿通現象，提高性能。
本發明的目的通過下述技術方案來實現：所述結型場效應電晶體包括：襯底；P型埋層，所述P型埋層毗鄰所述襯底；N型摻雜區域，所述N型摻雜區域毗鄰所述P型埋層和所述襯底，所述N型摻雜區域包括：第一N型摻雜區域，所述第一N型摻雜區域具有第一摻雜濃度；第二N型摻雜區域，所述第二N型摻雜區域毗鄰所述P型埋層並具有低於所述第一摻雜濃度的第二摻雜濃度；以及電阻，所述電阻耦接至所述第一N型摻雜區域和所述第二N型摻雜區域。
本發明在總體構思基礎上，同時給出了另一種結構的結型場效應電晶體，包括：襯底；具有摻雜梯度的N摻雜區域，所述具有摻雜梯度的N摻雜區域包括內部摻雜區域和外部摻雜區域，所述內部摻雜區域的摻雜濃度高於所述外部摻雜區域的摻雜濃度；P型埋層，所述P型埋層分佈於所述襯底並毗鄰所述外部摻雜區域；以及電阻，所述電阻耦接至所述內部摻雜區域和所述外部摻雜區域。
本發明給出的結型場效應電晶體的漏極可承受幾百伏的電壓，源極可以產生不超過幾十伏的電壓供給低壓電路，廣泛應用於各種電 子電路系統，而且其分級摻雜的結構，可以減少所述結型場效應電晶體的穿通現象，提高其性能。
102、118‧‧‧負載
103、114、120‧‧‧節點
104‧‧‧控制器
106、108‧‧‧開關
110‧‧‧電感
112‧‧‧電容
116‧‧‧JFET
202‧‧‧X軸
204‧‧‧Z軸
206‧‧‧Y軸
208‧‧‧P型襯底
210‧‧‧P型埋層
212、220、222、224‧‧‧區域
226‧‧‧氧化層
228‧‧‧螺旋狀電阻
230、232、234‧‧‧互聯結構
236‧‧‧P區
238‧‧‧N區
304、306、308、310‧‧‧虛線圓環
第1A圖示出了一款使用現有技術的DC/DC電源轉換器；第1B圖示出了應用JFET的一款電路；第2圖示出了本發明的一個垂直於Y軸的橫截面；第3圖示出了本發明的一個垂直於Z軸的橫截面。
在文獻中所述的特定實施例代表本發明的示例性實施例，並且本質上僅為演示而非限制。說明書中“一個實施例”或者“實施例”的引用意味著結合該實施例所描述的特定特徵，結構或者特性包括在本發明的至少一個實施例中。短語“在一個實施例中”在說明書中各個位置出現並不全部涉及相同的實施例，也不是相互排除其他實施例或者可變實施例。
第2圖示出本發明一個實施例的橫截面。為清晰展示本發明，未按照比例繪製第2圖，並以矩形表示各摻雜區域。第2圖同時示出一個坐標系統，其中坐標系統的X軸202和Z軸204平行於橫截面，Y軸206垂直於橫截面。
第3圖示出本發明一個實施例的另一橫截面。為清晰展示本發明，未按照比例繪製第3圖。第3圖同時示出了第2圖所示坐標系統，用以展現第2圖所示橫截面與第3圖所示橫截面間方向關係，第3圖所示的橫截面垂直於Z軸204。
參考第2圖，P型埋層210分佈於P型襯底208，區域212、220和222是N型摻雜區域。在第2圖和第3圖所示實施例中，N型摻雜區域220和222是環繞N型摻雜區域212的連續圓環，但由於第2圖所示為一橫截面，故第2圖中N型摻雜區域220和222顯示為不連續區域。參考第3圖，第3圖所示虛線圓環304和306分別對應第2圖所示的結304 和306，其中結304是分佈於N型摻雜區域212和220交界處，結306分佈於N型摻雜區域220和222交界處。
參考第2圖，N型摻雜區域220毗鄰並環繞N型摻雜區域212，其分佈於如第3圖所示的虛線圓環304和306之間。N型摻雜區域220的摻雜濃度低於N型摻雜區域212的摻雜濃度，故在第2圖中用N-表示。N型摻雜區域222毗鄰並環繞N型摻雜區域220，其分佈於如第3圖所示虛線圓環306和308之間。N型摻雜區域222的摻雜濃度低於N型摻雜區域220的摻雜濃度，故在第2圖中用N--表示。N型摻雜區域222分佈於P型埋層210上方，二者交界處產生一個NP結。P型摻雜區域224毗鄰N型摻雜區域222，其分佈於如第3圖所示的虛線圓環308和310之間。P型摻雜區域224可以是P型襯底208的一部分，在此，標記為不同的區域以便於討論。N型摻雜區域212、220、222和224可不採用或者不完全採用圓形，在其他實施例中，既可採用其他幾何形狀，也可採用不規則的形狀。
參考第2圖，標記為226的區域是一層絕緣材料，例如二氧化矽(以下稱氧化層226)。螺旋狀電阻228，也稱螺旋狀場板228，分佈於氧化層226內。第2圖用帶斜線的矩形表示螺旋狀電阻228，第3圖用螺旋狀實線228表示螺旋狀電阻228。為簡化圖紙，第3圖減少了第2圖所示的螺旋狀電阻228的環繞數圈，僅環繞3圈。此外，為簡便，第3圖使用相同寬度(在XY平面)的實線表示螺旋狀電阻228，而第2圖使用的帶斜線的矩形有尺寸差別；在第2圖和第3圖中各區域的尺寸不完全匹配。第3圖所示的橫截面為螺旋狀電阻228所在的XY平面，第3圖中其他結構低於或高於(沿Z軸方向)橫截面，故用虛線表示。
螺旋狀電阻器228的內端耦接至N型摻雜區域212。例如，第2圖和第3圖所示的實施例，螺旋狀電阻228的內端，通過高摻雜N區域234、一系列連接通孔(英文名稱為via)和互聯結構230(第2圖中帶交叉線的矩形，第3圖中用虛線表示的矩形)，耦接至N型摻雜區域212。高摻雜N區域234為螺旋狀電阻器228和N型摻雜區域212之間提供了良好的電連接，以使高摻雜N區域234與系列連接通孔、互聯結構230之間形成歐姆接觸(Ohmic Contact)和互聯線230，為螺旋狀電阻器228和N型摻雜區域212提供良好的電連接。從第3圖可見，螺旋狀電阻器228呈 環繞N型摻雜區域212的圖案。當部分螺旋狀電阻器228位於N型摻雜區域212的投影內時，也即部分螺旋狀電阻器228環繞N型摻雜區域212。
螺旋狀電阻器228的外端耦接至N型摻雜區域222。例如，第2圖和第3圖所示的實施例，螺旋狀電阻228外端，通過高摻雜N區238、一系列連接通孔和互聯結構232(第2圖中帶交叉線的矩形，第3圖中用虛線表示的矩形)，耦接至N摻雜區域212。高摻雜N區域238為螺旋狀電阻器228和N型摻雜區域222提供了良好的電連接，以使高摻雜N區域238與系列連接通孔、互聯結構234之間形成歐姆接觸(Ohmic Contact)。
螺旋狀電阻228可以不呈現標準的螺旋狀，在一些實施例中螺旋狀電阻228可完全不呈現螺旋狀，而是從N型摻雜區域212上蜿蜒至N型摻雜區域222上。在一些實施例中螺旋狀電阻228包括直線狀電阻，或呈帶拐角的多邊形電阻。因此，在一般情況下，描述性術語“螺旋狀電阻器”，並非限制耦接外側N型摻雜區域(如222)和內側N型摻雜區域(如212)的電阻必然是螺旋狀。
在一些實施例中，螺旋狀電阻228可由多晶矽製成。可使用眾所周知的技術製造螺旋狀電阻228，以達到所需的電阻值。例如，對於一些實施例，可使用方塊電阻(方塊電阻是指長、寬相等的半導體材料的電阻，理想情況下它等於該材料的電阻率除以厚度。半導體材料的電阻等於方塊電阻乘以方塊數量，其中方塊數量是半導體材料的長度與寬度的比值。一般而言，半導體材料的電阻率和厚度是固定的，可以通過靈活設置半導體材料的長度與寬度設定其電阻值)約為1~5KΩ/□(其中字元“□”表示單位電阻方塊)的多晶矽薄膜電阻製作螺旋狀電阻228。在一個實施例中螺旋狀電阻228電阻值約60MΩ。對於一些實施例，螺旋狀電阻228的典型彎曲的曲率半徑約為100~200微米。這些數值都是示例性的，其他實施例中可使用其他數值。
N型摻雜區域212、220和222的摻雜濃度具有梯度。為簡單起見，只顯示3個摻雜梯度，對其他實施例，可使用多個梯度或者連續變化的梯度。在一個實施例中，N型摻雜區域212摻雜濃度在1015cm-2到1016cm-2之間，N型摻雜區域220的摻雜濃度在N型摻雜區域212的十分之一左右，而N型摻雜區域222是220的十分之一左右。在此，各個摻雜濃 度僅是示例性的，其他實施例可以使用其他摻雜濃度。
如第2圖所示JFET為n型JFET，其中互聯結構230擔當漏極(標記為“D”)、互聯結構234擔當源極(標記為“S”)，以及P型襯底208擔當柵極(標記為“G”)，而高摻雜的P區236為柵極提供歐姆接觸。在實際應用中，漏極上會施加比較高的電壓，例如電源電壓VIN，柵極可能耦接至地，源極電壓一般不超過幾十伏。
螺旋狀電阻228兩端電壓差等於JFET的漏源電壓差，會在電阻上產生靜態電流。如果是螺旋狀電阻228阻值足夠大，所產生的電流可能被限制在一個較低的數值，以減少能耗和降低熱量。螺旋狀電阻器228設定N型摻雜區域212、220、222的表面電勢，以減輕會引起擊穿的高電場。N型摻雜區域212、220、222的分級摻雜優化了P襯底208和N摻地區212、220、222等之間的耗盡區，減小P摻雜區域224的耗盡區，從而減輕穿通(Punch-through)。
上述發明內容及具體實施方式意在證明本發明所提供技術方案的實際應用，不應解釋為對本發明保護範圍的限定。本領域技術人員在本發明的精神和原理內，當可作各種修改、等同替換、或改進。本發明的保護範圍以所附申請專利範圍為准。
202‧‧‧X軸
204‧‧‧Z軸
206‧‧‧Y軸
208‧‧‧P型襯底
210‧‧‧P型埋層
212、220、222、224‧‧‧區域
226‧‧‧氧化層
228‧‧‧螺旋狀電阻
230、232、234‧‧‧互聯結構
236‧‧‧P區
238‧‧‧N區
304、306、308、310‧‧‧虛線圓環

Claims (18)

  1. 一種結型場效應電晶體，包括：一襯底；一P型埋層，該P型埋層毗鄰該襯底；一N型摻雜區域，該N型摻雜區域毗鄰該P型埋層和該襯底，該N型摻雜區域包括：一第一N型摻雜區域，該第一N型摻雜區域具有一第一摻雜濃度；一第二N型摻雜區域，該第二N型摻雜區域毗鄰該P型埋層並具有低於該第一摻雜濃度的一第二摻雜濃度；一電阻，該電阻耦接至該第一N型摻雜區域和該第二N型摻雜區域；一漏極、一源極和一柵極；一漏極歐姆接觸，該漏極歐姆接觸耦接至該第一N型摻雜區域以提供該漏極；一源極歐姆接觸，該源極歐姆接觸耦接至該第二N型摻雜區域以提供該源極；以及一柵極歐姆接觸，該柵極歐姆接觸耦接至該襯底以提供該柵極。
  2. 如申請專利範圍第1項所述結型場效應電晶體，還包括一P型摻雜區域，該P型摻雜區域毗鄰該第二N型摻雜區域和該襯底。
  3. 如申請專利範圍第2項所述結型場效應電晶體，其中該P型摻雜區域是該襯底的一部分。
  4. 如申請專利範圍第1項所述結型場效應電晶體，還包括：一絕緣層，該絕緣層分佈於該N型摻雜區域頂部，該電阻分佈於該絕緣層內部；一第一歐姆接觸，用於耦接該電阻和該第一N型摻雜區域；以及 一第二歐姆接觸，用於耦接該電阻和該第二N型摻雜區域。
  5. 如申請專利範圍第4項所述結型場效應電晶體，其中，該第一歐姆接觸包括：一第一高摻雜N區，分佈於該第一N型摻雜區域；一第一連接通孔，分佈於該絕緣層並耦接至該第一高摻雜N區；一第一互聯結構，該第一互聯結構耦接至該第一連接通孔；以及一第二連接通孔，分佈於該絕緣層並耦接至該電阻和該第一互聯結構；以及該第二歐姆接觸包括：一第二高摻雜N區，分佈於該第二N型摻雜區域；一第三連接通孔，分佈於該絕緣層內並耦接至該第二高摻雜N區；一第二互聯結構，耦接至該第三連接通孔；以及一第四連接通孔，分佈於該絕緣層並耦接至該電阻和該第二互聯結構。
  6. 如申請專利範圍第1項所述結型場效應電晶體，其中該N型摻雜區域包括一第三N型摻雜區域，該第三N型摻雜區域毗鄰該第一N型摻雜區域和該襯底，該第三N型摻雜區域具有一第三摻雜濃度，該第三摻雜濃度低於該第一摻雜濃度並高於該第二摻雜濃度。
  7. 如申請專利範圍第1項所述結型場效應電晶體，其中部分該電阻環繞該第一N型摻雜區域。
  8. 如申請專利範圍第7項所述結型場效應電晶體，其中該電阻環繞該第一N型摻雜區域。
  9. 如申請專利範圍第7項所述結型場效應電晶體，其中該電阻呈螺旋狀。
  10. 如申請專利範圍第1項所述結型場效應電晶體，其中該第二N型摻雜區域環繞該第一N型摻雜區域。
  11. 一種結型場效應電晶體，包括：一襯底； 具有摻雜梯度的一N摻雜區域，包括一內部摻雜區域和一外部摻雜區域，該內部摻雜區域的摻雜濃度高於該外部摻雜區域的摻雜濃度；一P型埋層，分佈於該襯底並毗鄰該外部摻雜區域；以及一電阻，耦接至該內部摻雜區域和該外部摻雜區域。
  12. 如申請專利範圍第11項所述結型場效應電晶體，其中部分該電阻環繞該內部摻雜區域。
  13. 如申請專利範圍第12項所述結型場效應電晶體，其中該電阻環繞該內部摻雜區域。
  14. 如申請專利範圍第11項所述結型場效應電晶體，其中具有摻雜梯度的該N摻雜區域的摻雜濃度是階梯式變化。
  15. 如申請專利範圍第11項所述結型場效應電晶體，還包括：一漏極、一源極和一柵極；一漏極歐姆接觸，耦接至該內部摻雜區域以提供該漏極；一源極歐姆接觸，耦接至該外部摻雜區域以提供該源極；以及一柵極歐姆接觸，耦接至該襯底以提供該柵極。
  16. 如申請專利範圍第11項所述結型場效應電晶體，還包括：一絕緣層，該電阻分佈於該絕緣層內；一第一歐姆接觸，用於耦接該電阻和該內部摻雜區域；以及一第二歐姆接觸，用於耦接該電阻和該外部摻雜區域。
  17. 如申請專利範圍第16項所述結型場效應電晶體，其中，該第一歐姆接觸包括：一第一高摻雜N區，分佈於該內部摻雜區域；一第一連接通孔，分佈於該絕緣層並耦接至該內部摻雜區域；一 第一互聯結構，耦接至該第一連接通孔；以及一第二連接通孔，分佈於該絕緣層內並耦接至該電阻和該第一互聯結構；以及該第二歐姆接觸包括：一第二高摻雜N區，分佈於該外部摻雜區域；一第三連接通孔，分佈於該絕緣層並耦接至該第二高摻雜N區；一第二互聯結構，耦接至該第三連接通孔；以及一第四連接通孔，該第四連接通孔分佈於該絕緣層內並耦接至該電阻和該第二互聯結構。
  18. 如申請專利範圍第11項所述結型場效應電晶體，其中該電阻呈螺旋狀。
TW099131422A 2009-09-18 2010-09-16 一種結型場效應電晶體 TWI462269B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/562,328 US8598637B2 (en) 2009-09-18 2009-09-18 High voltage junction field effect transistor with spiral field plate

Publications (2)

Publication Number Publication Date
TW201123418A TW201123418A (en) 2011-07-01
TWI462269B true TWI462269B (zh) 2014-11-21

Family

ID=43755864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131422A TWI462269B (zh) 2009-09-18 2010-09-16 一種結型場效應電晶體

Country Status (3)

Country Link
US (1) US8598637B2 (zh)
CN (1) CN102034875B (zh)
TW (1) TWI462269B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587073B2 (en) * 2010-10-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor
JP5804812B2 (ja) * 2011-07-15 2015-11-04 トランスフォーム・ジャパン株式会社 駆動回路および半導体集積回路
US8759912B2 (en) 2011-08-01 2014-06-24 Monolithic Power Systems, Inc. High-voltage transistor device
US8748980B2 (en) 2011-08-23 2014-06-10 Monolithic Power Systems, Inc. U-shape RESURF MOSFET devices and associated methods of manufacturing
CN103633083B (zh) * 2012-08-15 2016-06-08 上海华虹宏力半导体制造有限公司 形成超高耐压电阻的版图结构
CN103219898B (zh) * 2013-04-02 2016-06-01 苏州博创集成电路设计有限公司 具有电流采样和启动结构的半导体装置
US8928043B2 (en) * 2013-04-25 2015-01-06 Monolithic Power Systems, Inc. High voltage FET device with voltage sensing
TWI489744B (zh) * 2013-06-03 2015-06-21 Richtek Technology Corp 交流對直流電源轉換器的控制電路
CN105845720B (zh) * 2016-03-30 2019-02-05 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
US11152356B2 (en) * 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US11588028B2 (en) 2021-01-15 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shielding structure for ultra-high voltage semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191401A (en) * 1989-03-10 1993-03-02 Kabushiki Kaisha Toshiba MOS transistor with high breakdown voltage
US5382826A (en) * 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144865B1 (en) * 1983-12-05 1991-06-26 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
EP0574643B1 (en) * 1992-05-28 1998-03-18 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Spiral resistor integrated on a semiconductor substrate
US5376816A (en) * 1992-06-24 1994-12-27 Nec Corporation Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
JP3077742B2 (ja) * 1997-03-03 2000-08-14 日本電気株式会社 半導体装置及びその製造方法
US6424005B1 (en) * 1998-12-03 2002-07-23 Texas Instruments Incorporated LDMOS power device with oversized dwell
TW510042B (en) * 1999-05-05 2002-11-11 Vanguard Int Semiconduct Corp Input/output driving circuit with low junction capacitance and its semiconductor structure
US7026669B2 (en) * 2004-06-03 2006-04-11 Ranbir Singh Lateral channel transistor
US20060049464A1 (en) * 2004-09-03 2006-03-09 Rao G R Mohan Semiconductor devices with graded dopant regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191401A (en) * 1989-03-10 1993-03-02 Kabushiki Kaisha Toshiba MOS transistor with high breakdown voltage
US5382826A (en) * 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping

Also Published As

Publication number Publication date
US8598637B2 (en) 2013-12-03
CN102034875B (zh) 2013-09-25
US20110068377A1 (en) 2011-03-24
TW201123418A (en) 2011-07-01
CN102034875A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
TWI462269B (zh) 一種結型場效應電晶體
TWI427767B (zh) 一種半導體裝置
TWI469308B (zh) 電源箝制靜電放電防護電路
US20060226464A1 (en) High voltage gain topology for analog circuits in short channel technologies
CN105590932B (zh) 一种基于柔性薄膜晶体管的cmos电路及其制作方法
Cui et al. Monolithic integration design of GaN-based power chip including gate driver for high-temperature DC–DC converters
KR20090064747A (ko) 멀티 핑거 타입의 반도체 소자
CN105702668B (zh) 同步开关变换器及用于同步开关变换器的集成半导体开关器件
US8552474B2 (en) Junction field effect transistor structure
CN103855156A (zh) 与finfet工艺相兼容的二极管结构
CN107316900A (zh) 双载流子接面晶体管布局结构
CN109742139B (zh) 一种基于ligbt的单栅控制电压电流采样器件
CN103208493B (zh) 半导体设备
JP2010225797A (ja) 半導体装置
CN103151386A (zh) 横向扩散金属氧化物半导体器件及其制造方法
JPS63500621A (ja) 安定な直流電圧を発生するための二つのｎｍｏｓ空乏層形トランジスタを備えた集積回路
JP2006024731A (ja) 半導体装置
TWI436437B (zh) 將半導體元件的供電壓作被動式穩定化的裝置
CN206742238U (zh) 功率芯片及其晶体管结构
CN113013036B (zh) 碳化硅半导体器件的制作方法
TWI463674B (zh) 適於應用於積體電路的電容結構
CN208538857U (zh) 功率晶体管元件
Gambhir et al. Designing of graphene based MOSFET and comparison of it with generalized MOSFET
Itoh et al. Loss analysis and optimum design of a highly efficient and compact CMOS DC–DC converter with novel transistor layout using 60 nm multipillar-type vertical body channel MOSFET
US7655990B2 (en) Voltage-clipping device with high breakdown voltage